

-20V、200mA、超低ノイズ、超高 PSRR、 負電圧のリニア電圧レギュレータ

特長

- 超低 RMS ノイズ: 0.8μV_{RMS} (10Hz~100kHz)
- 超低スポット・ノイズ: 10kHz で 2.2nV/√Hz
- 超高 PSRR: 1MHz で 73dB
- 出力電流: 200mA
- 広い入力電圧範囲: -1.8V~-20V
- 単一コンデンサによるノイズと PSRR の改善
- 100μA セット・ピン電流: ±1% の初期精度
- 単一抵抗による出力電圧の設定
- プログラマブルな電流制限
- 低ドロップアウト電圧: 190mV
- 出力電圧範囲: 0V~-19.5V
- プログラマブルなパワーグッドおよび高速起動
- バイポーラ高精度イネーブル/UVLO ピン
- VI OC ピンでのアップストリーム・レギュレータの制御による、消費電力の最小化と PSRR の最適化
- 最小出力コンデンサ: 4.7μF セラミック
- 12ピン MSOP パッケージおよび 3mm×3mm DFN パッケージ

アプリケーション

- RF 電源および高精度電源
- 超低ノイズ計測器
- 高速/高精度データ・コンバータ
- 医療用アプリケーション: 診断とイメージング
- スイッチング電源用のポスト・レギュレータ

概要


LT[®]3093 は高性能低ドロップアウトで負電圧のリニア電圧レギュレータです。アナログ・デバイセズの超低ノイズおよび超高 PSRR アーキテクチャを備え、ノイズにセンシティブなアプリケーションへ電力を供給します。このデバイスは簡単に並行動作できるので、ノイズを更に低減し、出力電流を高め、PCB 上の熱を放散させます。

LT3093 は 200mA の電流を 190mV (代表値) のドロップアウト電圧で供給します。動作時の静止電流は名目値で 2.35mA であり、シャットダウン時には 3μA まで低下します。デバイスの広い出力電圧範囲 (0V~-19.5V) の誤差アンプは、ユニティ・ゲインで動作します。また、プログラミングされた出力電圧に関係なく、ほぼ一定の出力ノイズ、PSRR、帯域幅、および負荷レギュレーションを実現します。追加機能は、バイポーラ・イネーブル・ピン、プログラマブルな電流制限、高速起動機能、および出力電圧レギュレーションを示すプログラマブルなパワーグッドです。このレギュレータには、上流の電源を制御するトラッキング機能が組み込まれています。これにより、LT3093 全体の電圧を一定に保ち、消費電力の最小化と PSRR の最適化を実現しています。

LT3093 は、最小 4.7μF のセラミック出力コンデンサを接続すれば動作が安定します。内蔵保護機能には、フの字電流制限とヒステリシスによる熱制限が含まれています。LT3093 には、熱特性が改善された 12 ピン MSOP パッケージと 3mm×3mm DFN パッケージが用意されています。

全ての登録商標および商標の所有権は、それぞれの所有者に帰属します。


標準的応用例



PIN NOT USED IN THIS CIRCUIT: VI OC

3093 TA01a

電源リップル除去比



3093 TA01b


目次

| | |
|--------------------|----|
| 特長 | 1 |
| アプリケーション | 1 |
| 標準的応用例 | 1 |
| 概要 | 1 |
| 絶対最大定格..... | 3 |
| ピン配置..... | 3 |
| 発注情報..... | 4 |
| 電気的特性..... | 4 |
| 代表的な性能特性 | 7 |
| ピン機能..... | 15 |
| ブロック図 | 16 |
| アプリケーション情報..... | 17 |
| 代表的なアプリケーション | 29 |
| パッケージ | 30 |
| 代表的なアプリケーション | 32 |
| 関連製品..... | 32 |

絶対最大定格 (Note 1)

| | |
|--|--|
| INピン電圧 GNDピンを基準..... -22V、0.3V | SETピン電流 (Note 4) ±10mA |
| EN/UVピン電圧 INピンを基準 (Note 2) -0.3V、30V | OUTSピン電圧 INピンを基準 (Note 2) -0.3V、22V |
| GNDピンを基準..... ±22V | GNDピンを基準..... ±22V |
| PGピン電圧 INピンを基準 (Note 2) -0.3V、30V | OUTSピン電流 (Note 4) ±10mA |
| GNDピンを基準..... -0.3V、22V | SET-OUTS間電圧差 (Note 5) ±22V |
| PGFBピン電圧 INピンを基準 (Note 2) -0.3V、30V | OUTピン電圧 INピンを基準 (Note 2) -0.3V、22V |
| GNDピンを基準..... ±22V | GNDピンを基準..... ±22V |
| I_{LIM} ピン電圧 INピンを基準 (Note 2) -0.3V、22V | OUT-OUTS間電圧差 (Note 6) ±22V |
| VIOCピン電圧 INピンを基準 (Note 2) -0.3V、22V | 出力短絡時間 無期限 |
| GNDピンを基準..... -22V、0.3V | 動作ジャンクション温度範囲 (Note 3) |
| SETピン電圧 INピンを基準 (Note 2) -0.3V、22V | E、Iグレード -40°C~125°C |
| GNDピンを基準..... ±22V | Hグレード..... -40°C~150°C |
| | 保存温度範囲..... -65°C~150°C |
| | ピン温度 (ハンダ処理、10秒) |
| | MSEパッケージのみ 300°C |

ピン配置



発注情報

| 鉛フリー仕上げ | テープ&リール | 製品マーキング* | パッケージ | 温度範囲 |
|----------------|------------------|----------|---------------------------------|----------------|
| LT3093EDD#PBF | LT3093EDD#TRPBF | LHJQ | 12-Lead (3mm × 3mm) Plastic DFN | -40°C to 125°C |
| LT3093IDD#PBF | LT3093IDD#TRPBF | LHJQ | 12-Lead (3mm × 3mm) Plastic DFN | -40°C to 125°C |
| LT3093HDD#PBF | LT3093HDD#TRPBF | LHJQ | 12-Lead (3mm × 3mm) Plastic DFN | -40°C to 150°C |
| LT3093EMSE#PBF | LT3093EMSE#TRPBF | 3093 | 12-Lead Plastic MSOP | -40°C to 125°C |
| LT3093IMSE#PBF | LT3093IMSE#TRPBF | 3093 | 12-Lead Plastic MSOP | -40°C to 125°C |
| LT3093HMSE#PBF | LT3093HMSE#TRPBF | 3093 | 12-Lead Plastic MSOP | -40°C to 150°C |

更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*温度グレードは出荷時のコンテナのラベルで識別されます。

テープ&リールの仕様。一部のパッケージは、#TRMPBF接尾部の付いた指定の販売経路を通じて500個入りのリールで供給可能です。

電気的特性

●は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 3)。

| PARAMETER | CONDITIONS | MIN | TYP | MAX | UNITS |
|--|---|-----------------------|-----------------------|--|--|
| Input Voltage Range | $I_{LOAD} = -200\text{mA}$ | ● -20 | | -2.3 | V |
| Minimum IN Pin Voltage (Note 8) | $I_{LOAD} = -200\text{mA}$, V_{IN} UVLO Rising V_{IN} UVLO Hysteresis | ● -2.3 | -1.8 130 | | V mV |
| SET Pin Current (I_{SET}) | $V_{IN} = -2.3\text{V}$, $I_{LOAD} = 1\text{mA}$, $V_{OUT} = -1.5\text{V}$ $-20\text{V} < V_{IN} < -2.3\text{V}$, $-19.5\text{V} < V_{OUT} < 0\text{V}$, $-1\text{mA} > I_{LOAD} > -200\text{mA}$ (Note 7) | ● 99 | 100 | 101 | μA μA |
| Fast Start-Up SET Pin Current | $V_{PGFB} = -286\text{mV}$, $V_{IN} = -2.3\text{V}$, $V_{SET} = -1.5\text{V}$ | | 1.8 | | mA |
| Output Offset Voltage V_{OS} ($V_{OUT} - V_{SET}$) (Note 9) | $V_{IN} = -2.3\text{V}$, $I_{LOAD} = 1\text{mA}$, $V_{OUT} = -1.5\text{V}$ $-20\text{V} < V_{IN} < -2.3\text{V}$, $-19.5\text{V} < V_{OUT} < 0\text{V}$, $-1\text{mA} > I_{LOAD} > -200\text{mA}$ (Note 7) | ● -1 | | 1 | mV mV |
| Line Regulation: ΔI_{SET} Line Regulation: ΔV_{OS} | $V_{IN} = -2.3\text{V}$ to -20V , $I_{LOAD} = -1\text{mA}$, $V_{OUT} = -1.5\text{V}$ $V_{IN} = -2.3\text{V}$ to -20V , $I_{LOAD} = -1\text{mA}$, $V_{OUT} = -1.5\text{V}$ (Note 9) | ● -5 | 0.5 | 5 | nA/V $\mu\text{V/V}$ |
| Load Regulation: ΔI_{SET} Load Regulation: ΔV_{OS} | $I_{LOAD} = -1\text{mA}$ to -200mA , $V_{IN} = -2.3\text{V}$, $V_{OUT} = -1.5\text{V}$ $I_{LOAD} = -1\text{mA}$ to -200mA , $V_{IN} = -2.3\text{V}$, $V_{OUT} = -1.5\text{V}$ (Note 9) | ● | 0.1 | 0.5 | nA mV |
| Change in I_{SET} with V_{SET} Change in V_{OS} with V_{SET} Change in I_{SET} with V_{SET} Change in V_{OS} with V_{SET} | $V_{SET} = -1.5\text{V}$ to -19.5V , $V_{IN} = -20\text{V}$, $I_{LOAD} = -1\text{mA}$ $V_{SET} = -1.5\text{V}$ to -19.5V , $V_{IN} = -20\text{V}$, $I_{LOAD} = -1\text{mA}$ (Note 9) $V_{SET} = 0\text{V}$ to -1.5V , $V_{IN} = -20\text{V}$, $I_{LOAD} = -1\text{mA}$ $V_{SET} = 0\text{V}$ to -1.5V , $V_{IN} = -20\text{V}$, $I_{LOAD} = -1\text{mA}$ (Note 9) | ● ● ● ● | 100 0.02 | 850 0.5 | nA mV nA mV |
| Dropout Voltage (Note 10) | $I_{LOAD} = -1\text{mA}$, -50mA $I_{LOAD} = -100\text{mA}$ $I_{LOAD} = -200\text{mA}$ | ● ● ● | 185 185 | 225 230 275 280 240 330 | mV mV mV mV |
| GND Pin Current $V_{IN} = V_{OUT(NOMINAL)}$ (Note 11) | $I_{LOAD} = -10\mu\text{A}$ $I_{LOAD} = -1\text{mA}$ $I_{LOAD} = -50\text{mA}$ $I_{LOAD} = -100\text{mA}$ $I_{LOAD} = -200\text{mA}$ | ● ● ● ● ● | 2.35 2.4 | 4 5.5 6.5 15 | mA mA mA mA mA |
| Output Noise Spectral Density (Notes 9, 12) | $I_{LOAD} = -200\text{mA}$, Frequency = 10Hz, $C_{OUT} = 4.7\mu\text{F}$, $C_{SET} = 0.47\mu\text{F}$, $V_{OUT} = -3.3\text{V}$ $I_{LOAD} = -200\text{mA}$, Frequency = 10Hz, $C_{OUT} = 4.7\mu\text{F}$, $C_{SET} = 4.7\mu\text{F}$, $-19.5\text{V} \leq V_{OUT} \leq -1.5\text{V}$ $I_{LOAD} = -200\text{mA}$, Frequency = 10kHz, $C_{OUT} = 4.7\mu\text{F}$, $C_{SET} = 0.47\mu\text{F}$, $-19.5\text{V} \leq V_{OUT} \leq -1.5\text{V}$ $I_{LOAD} = -200\text{mA}$, Frequency = 10kHz, $C_{OUT} = 4.7\mu\text{F}$, $C_{SET} = 0.47\mu\text{F}$, $-1.5\text{V} \leq V_{OUT} \leq 0\text{V}$ | | 700 70 2.2 6 | | nV/ $\sqrt{\text{Hz}}$ nV/ $\sqrt{\text{Hz}}$ nV/ $\sqrt{\text{Hz}}$ nV/ $\sqrt{\text{Hz}}$ |
| Output RMS Noise (Notes 9, 12) | $I_{LOAD} = -200\text{mA}$, BW = 10Hz to 100kHz, $C_{OUT} = 4.7\mu\text{F}$, $C_{SET} = 0.47\mu\text{F}$, $V_{OUT} = -3.3\text{V}$ $I_{LOAD} = -200\text{mA}$, BW = 10Hz to 100kHz, $C_{OUT} = 4.7\mu\text{F}$, $C_{SET} = 4.7\mu\text{F}$, $-19.5\text{V} \leq V_{OUT} \leq -1.5\text{V}$ $I_{LOAD} = -200\text{mA}$, BW = 10Hz to 100kHz, $C_{OUT} = 4.7\mu\text{F}$, $C_{SET} = 4.7\mu\text{F}$, $-1.5\text{V} \leq V_{OUT} \leq 0\text{V}$ | | 3 0.8 1.8 | | μVRMS μVRMS μVRMS |

電気的特性

●は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 3)。

| PARAMETER | CONDITIONS | MIN | TYP | MAX | UNITS | |
|--|--|------------------|-----------------------------|--------------------|----------------------------|--|
| Reference Current RMS Output Noise (Notes 9, 12) | BW = 10Hz to 100kHz | | 8 | | nA _{RMS} | |
| Ripple Rejection $-18\text{V} \leq V_{\text{OUT}} \leq -1.5\text{V}$ $V_{\text{IN}} - V_{\text{OUT}} = 2\text{V}$ (Avg) (Notes 9, 12) | $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 120\text{Hz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 4.7\mu\text{F}$ $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 10\text{kHz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 0.47\mu\text{F}$ $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 100\text{kHz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 0.47\mu\text{F}$ $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 1\text{MHz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 0.47\mu\text{F}$ $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 10\text{MHz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 0.47\mu\text{F}$ | | 108 94 75 74 45 | | dB dB dB dB dB | |
| Ripple Rejection $-1.5\text{V} \leq V_{\text{OUT}} \leq 0\text{V}$ $V_{\text{IN}} - V_{\text{OUT}} = 2\text{V}$ (Avg) (Notes 9, 12) | $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 120\text{Hz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 4.7\mu\text{F}$ $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 10\text{kHz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 0.47\mu\text{F}$ $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 100\text{kHz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 0.47\mu\text{F}$ $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 1\text{MHz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 0.47\mu\text{F}$ $V_{\text{RIPPLE}} = 500\text{mVp-p}$, $f_{\text{RIPPLE}} = 10\text{MHz}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{OUT}} = 4.7\mu\text{F}$, $C_{\text{SET}} = 0.47\mu\text{F}$ | | 108 90 72 78 45 | | dB dB dB dB dB | |
| EN/UV Pin Threshold | Positive EN/UV Trip Point Rising (Turn-On), $V_{\text{IN}} = -2.3\text{V}$ Negative EN/UV Trip Point Rising (Turn-On), $V_{\text{IN}} = -2.3\text{V}$ | ● ● | 1.20 -1.33 | 1.26 -1.26 | 1.35 -1.20 | V V |
| EN/UV Pin Hysteresis | Positive EN/UV Trip Point Hysteresis, $V_{\text{IN}} = -2.3\text{V}$ Negative EN/UV Trip Point Hysteresis, $V_{\text{IN}} = -2.3\text{V}$ | | | 200 215 | | mV mV |
| EN/UV Pin Current | $V_{\text{EN/UV}} = 0\text{V}$, $V_{\text{IN}} = -20\text{V}$ $V_{\text{EN/UV}} = -1.5\text{V}$, $V_{\text{IN}} = -20\text{V}$ $V_{\text{EN/UV}} = -20\text{V}$, $V_{\text{IN}} = -20\text{V}$ $V_{\text{EN/UV}} = 1.5\text{V}$, $V_{\text{IN}} = -20\text{V}$ $V_{\text{EN/UV}} = 20\text{V}$, $V_{\text{IN}} = 0\text{V}$ | ● ● ● ● | -1 -35 | -0.5 -18.5 8 | 1 | μA μA μA μA |
| Quiescent Current in Shutdown ($V_{\text{EN/UV}} = 0\text{V}$) | $V_{\text{IN}} = -6\text{V}$, $V_{\text{PG}} = \text{Open}$ | ● | | 3 | 8 10 | μA μA |
| Internal Current Limit (Note 14) | $V_{\text{IN}} = -2.3\text{V}$, $V_{\text{OUT}} = 0\text{V}$ $V_{\text{IN}} = -12\text{V}$, $V_{\text{OUT}} = 0\text{V}$ $V_{\text{IN}} = -20\text{V}$, $V_{\text{OUT}} = 0\text{V}$ | ● ● | 220 20 | 400 240 50 | | mA mA mA |
| Programmable Current Limit | Programming Scale Factor: $-20\text{V} < V_{\text{IN}} < -2.3\text{V}$ (Note 13) $V_{\text{IN}} = -2.3\text{V}$, $V_{\text{OUT}} = 0\text{V}$, $R_{\text{ILIM}} = 7.5\text{k}\Omega$ $V_{\text{IN}} = -2.3\text{V}$, $V_{\text{OUT}} = 0\text{V}$, $R_{\text{ILIM}} = 37.5\text{k}\Omega$ | ● ● | | 1.95 260 55 | | A • k Ω mA mA |
| PGFB Trip Point | PGFB Trip Point Rising | ● | 288 | 300 | 312 | mV |
| PGFB Hysteresis | PGFB Trip Point Hysteresis | | | 7 | | mV |
| PGFB Pin Current | $V_{\text{IN}} = -2.3\text{V}$, $V_{\text{PGFB}} = -300\text{mV}$ | | | 30 | 100 | nA |
| PG Output Low Voltage | $I_{\text{PG}} = 100\mu\text{A}$ | ● | | 17 | 50 | mV |
| PG Leakage Current | $V_{\text{PG}} = 20\text{V}$ | ● | | | 1 | μA |
| VI OC Amplifier Gain | $-20\text{V} \leq V_{\text{IN}} \leq -2.3\text{V}$, $V_{\text{OUT}} \leq -1.5\text{V}$ | | | 1 | | V/V |
| VI OC Sink Current | $V_{\text{IN}} - V_{\text{OUT}} = -2\text{V}$, $V_{\text{VI OC}} = -1\text{V}$ | ● | 100 | | | μA |
| VI OC Voltage for Low Output Voltages (Note 15) | $V_{\text{IN}} = -2.3\text{V}$, $V_{\text{OUT}} > -1.5\text{V}$ | | | -0.8 | | V |
| Minimum Load Current (Note 16) | $V_{\text{OUT}} > -1.5\text{V}$ | ● | | | 10 | μA |
| Thermal Shutdown | T_{J} Rising Hysteresis | | | 167 8 | | $^\circ\text{C}$ $^\circ\text{C}$ |
| Start-Up Time | $R_{\text{SET}} = 49.9\text{k}$, $V_{\text{OUT(NOM)}} = -5\text{V}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{SET}} = 0.47\mu\text{F}$, $V_{\text{IN}} = -6\text{V}$, $V_{\text{PGFB}} = -6\text{V}$ $R_{\text{SET}} = 49.9\text{k}$, $V_{\text{OUT(NOM)}} = -5\text{V}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{SET}} = 4.7\mu\text{F}$, $V_{\text{IN}} = -6\text{V}$, $V_{\text{PGFB}} = -6\text{V}$ $R_{\text{SET}} = 49.9\text{k}$, $V_{\text{OUT(NOM)}} = -5\text{V}$, $I_{\text{LOAD}} = -200\text{mA}$, $C_{\text{SET}} = 4.7\mu\text{F}$, $V_{\text{IN}} = -6\text{V}$, $R_{\text{PG1}} = 50\text{k}\Omega$, $R_{\text{PG2}} = 700\text{k}\Omega$ (with Fast Start-Up to 90% of V_{OUT}) | | | 55 550 10 | | ms ms ms |
| Thermal Regulation | 10ms Pulse | | | -0.01 | | %/W |

電气的特性

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2: EN/UV、I_{LIM}、PG、PGFB、SET、GND、VI_{OC}、OUTS、OUTピンとINピンの間には内部に寄生ダイオードが存在する。障害状態の間、これらのピンは0.3Vを超えてINピンを下回るまで駆動しないこと。通常動作中は、これらのピン電圧がINより正の方向に高くなるよう維持する必要がある。

Note 3: LT3093はT_JがT_Aにほぼ等しいパルス負荷条件のもとでテストされ、仕様が規定されている。LT3093Eは、T_A = 25°Cでテストされており、0°C~125°Cでの性能が確認されている。-40°C~125°Cの全動作温度範囲での性能は設計、特性評価および統計学的なプロセス・コントロールとの相関で確認されている。LT3093Iは、-40°C~125°Cの全動作ジャンクション温度範囲で確認されている。LT3093Hは、150°Cの動作温度で全数テストされている。ジャンクション温度が高いと、動作寿命は短くなる。125°Cを超えるジャンクション温度では動作寿命がデレレーティングされる。

Note 4: SETピンとOUTSピンは、ダイオードおよび2本の400Ω直列抵抗を使用してクランプされる。5ms未満のトランジェントでは、このクランプ回路は定格を超える電流を流すことができる。

Note 5: SETピンとOUTSピンの最大電流条件を満たす必要がある。

Note 6: OUT-OUTS間の最大電圧差は設計で確認されている。

Note 7: 動作条件は最大ジャンクション温度によって制限される。安定化された出力電圧の仕様は、入力電圧と出力電流の全ての可能な組合せに対して適用されるわけではない。特に、内部のFの字電流制限により、V_{OUT} - V_{IN} > 7Vになると電流制限が減少し始める。最大出力電流で動作しているときは、入力電圧範囲を制限する。最大入力電圧で動作しているときは、出力電流範囲を制限する。

Note 8: デバイスを確実に動作させるには、EN/UVピンの閾値を満たす必要がある。

Note 9: OUTSピンは直接OUTピンに接続する。

Note 10: ドロップアウト電圧とは、規定出力電流でレギュレーションを維持するのに必要な最小入出力間電圧差のことである。ドロップアウト電圧は出力がレギュレーションから1%外れたときに測定される。この定義では、V_{IN} = V_{OUT(NOMINAL)}のときに測定されるハード・ドロップアウトと比較してドロップアウト電圧が高くなる。出力電圧が0V~-1.8Vの場合、ドロップアウト電圧は最小入力電圧規格によって制限される。

Note 11: GNDピンの電流はV_{IN} = V_{OUT(NOMINAL)}および電流源負荷でテストされる。したがって、デバイスはドロップアウト電圧の条件で動作しているときにテストされる。これは最も厳しい条件下のGNDピン電流である。入力電圧が高くなると、GNDピン電流は減少する。GNDピン電流にはSETピン電流およびI_{LIM}ピン電流が含まれないが、静止電流には含まれることに注意。

Note 12: SETピンの抵抗にコンデンサを追加すると、出力電圧ノイズは減少する。このコンデンサを追加すると、SETピンの抵抗の熱ノイズおよびリファレンス電流のノイズがバイパスされる。こうすると、出力ノイズはエラー・アンプのノイズと等しくなる。SETピンにバイパス・コンデンサを使用すると、起動時間も増加する。










Note 13: 電流制限の設定スケール係数は、内部バックアップ電流制限がアクティブではない場合に規定される。V_{OUT} - V_{IN}の電圧差が7Vを超える場合、内部電流制限にはフォールドバック保護が存在することに注意すること。

Note 14: 内部のバックアップ電流制限回路には、V_{OUT} - V_{IN} > 7Vの場合に電流制限が減少するフォールドバック保護回路が組み込まれている。V_{OUT} - V_{IN}の全ての差動電圧で一定レベルの出力電流が供給される。電流制限とV_{IN} - V_{OUT}の関係については、代表的な性能特性のグラフを参照。










Note 15: VI_{OC}アンプは、V_{IN} - V_{OUT}またはV_{IN} + 1.5V (V_{OUT}が0V~-1.5Vの範囲の場合)に等しい電圧を出力する。詳細については、ブロック図およびアプリケーション情報を参照。

Note 16: 出力電圧が0V~-1.5Vの場合、LT3093を安定させるには最小10μAの負荷電流が必要である。

代表的な性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。




代表的な性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。




代表的な性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


最小入力電圧




負の EN/UV ターンオン閾値




正の EN/UV ターンオン閾値




EN/UV ピンのヒステリシス




EN/UV ピンの電流




内部の電流制限




内部の電流制限



内部の電流制限




プログラマブルな電流制限




代表的な性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


プログラマブルな電流制限




I_{LIM} ピン電圧




I_{LIM} ピンの電流




PGFB の立上がり閾値




PGFB のヒステリシス




低電圧の PG 出力




PG ピンのリーク電流



起動中の I_{SET}
(高速起動を有効にした場合)




起動中の I_{SET}
(高速起動を有効にした場合)




代表的な性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


出力オーバーシュート回復の
ソース電流




出力オーバーシュート回復の
ソース電流




VIOC 電圧




VIOC 電圧




VIOC ソース電流




電源リップル除去比



電源リップル除去比




電源リップル除去比




代表的な性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


エラー・アンプ入力対に応じた
電源リップル除去比




電源リップル除去比




積分RMS出カノイズ (10Hz~100kHz)




積分RMS出カノイズ
(10Hz~100kHz)




積分RMS出カノイズ
(10Hz~100kHz)



ノイズ・スペクトル密度




ノイズ・スペクトル密度




代表的な性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


ノイズ・スペクトル密度




エラー・アンプ入力対に於いた
ノイズ・スペクトル密度



ノイズ・スペクトル密度
(0.1Hz~10Hz)




出力ノイズ (10Hz~100kHz)




$V_{IN} = -5V$
 $R_{SET} = 33.2k$
 $C_{OUT} = 4.7\mu F$
 $C_{SET} = 4.7\mu F$
 $I_{LOAD} = -200mA$

出力電圧ノイズ
(0.1Hz~10Hz)




$V_{IN} = -5V$
 $R_{SET} = 33.2k$
 $C_{OUT} = 4.7\mu F$
 $C_{SET} = 4.7\mu F$
 $I_{LOAD} = -200mA$

出力電圧ノイズ (0.1Hz~10Hz)



$V_{IN} = -5V$
 $R_{SET} = 33.2k$
 $C_{OUT} = 4.7\mu F$
 $C_{SET} = 22\mu F$
 $I_{LOAD} = -200mA$


負荷過渡応答



$V_{IN} = -5V$
 $R_{SET} = 33.2k$
 $C_{OUT} = 4.7\mu F$
 $C_{SET} = 4.7\mu F$
 $\Delta I_L = -10mA \text{ TO } -200mA$


代表的な性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。

ライン過渡応答




$R_{SET} = 33.2k$
 $C_{OUT} = 4.7\mu F$
 $C_{SET} = 4.7\mu F$
 $\Delta V_{IN} = -4.5V \text{ TO } -5.5V$
 $I_L = -200mA$

大容量 C_{SET} での高速起動回路あり/なしでの起動時間



$V_{IN} = -5V$
 $R_{SET} = 33.2k$
 $C_{OUT} = 4.7\mu F$
 $C_{SET} = 4.7\mu F$
 $R_L = 16.5\Omega$

入力電源の上昇と下降



$V_{IN} = 0V \text{ TO } -5V$
 $V_{EN/UV} = V_{IN}$
 $R_{SET} = 33.2k$
 $C_{OUT} = 4.7\mu F$
 $C_{SET} = 4.7\mu F$
 $R_L = 16.5\Omega$

ピン機能

IN(ピン1、2、露出パッド・ピン13) : 入力。これらのピンは、レギュレータに電力を供給します。LT3093は、INピンにバイパス・コンデンサが必要です。一般に、バッテリーの出力インピーダンスは周波数と共に上昇するので、バッテリー電源アプリケーションにはバイパス・コンデンサを実装します。通常は4.7μFの入力バイパス・コンデンサで十分ですが、負荷過渡応答が大きいアプリケーションでは、入力電源電圧の低下を防ぐために、更に大きな入力容量が必要になる場合があります。入力コンデンサの正しい使用法と回路性能への影響については、アプリケーション情報のセクションを参照してください。

EN/UV(ピン3) : イネーブル/UVLO。LT3093のEN/UVピンをローにすると、デバイスがシャットダウンされます。シャットダウン中、静止電流は3μAまで低下し、出力電圧はターンオフされます。または、IN、EN/UV、GNDの間に接続した抵抗分圧器を使用して、EN/UVピンで入力電源の低電圧ロックアウト(UVLO)閾値を設定できます。EN/UVピンは双方向で、正電圧または負電圧のどちらかに切り替えることができます。LT3093は標準で、EN/UV電圧がグラウンドを1.26V上回る(立下がりエッジに200mVのヒステリシスあり)か、グラウンドを1.26V下回る(215mVのヒステリシスあり)場合にオンになります。EN/UVピンを使用しない場合にはINに接続します。EN/UVピンはフロート状態にしないでください。

PG(ピン4) : パワーグッド。PGは出力電圧レギュレーションを示すオープンコレクタ・フラグです。PGがローになるのは、PGFBが0V~300mVの範囲にある場合です。パワーグッド機能が必要でない場合は、PGピンをフロート状態にします。LT3093のシャットダウン中もPGフラグのステータスは有効で、PGピンはローになります。

PGFB(ピン5) : パワーグッドのフィードバック。立上がりエッジではPGFBの電圧が-300mVより低く、立下がりエッジでは7mVのヒステリシスがある場合、PGピンはハイになります。OUT、PGFB、およびGNDの間に外付け抵抗分圧器を接続すると、伝達関数 $-0.3V \cdot (1 + R_{PG1}/R_{PG2}) - I_{PGFB} \cdot R_{PG1}$ により、プログラマブルなパワーグッド閾値が設定されます。アプリケーション情報のセクションで説明したように、PGFBで高速起動回路を作動させることもできます。パワーグッド機能と高速起動機能が必要でない場合は、PGFBをINに接続します。

I_{LIM}(ピン6) : 電流制限の設定ピン。I_{LIM}とGNDの間に抵抗を接続することで、電流制限値を設定します。最高の精度を得るには、この抵抗をLT3093のGNDピンに直接ケルビン接続します。設定スケール・ファクタは、公称1.95A・kΩです。プログラム可能な電流制限機能が必要ない場合は、I_{LIM}をGNDに接続します。I_{LIM}ピンはフロート状態にしないでください。

VIOC(ピン7) : 入力-出力間の制御電圧。LT3093には、トラッキング機能が組み込まれており、電力供給回路を制御してLT3093全体の差動電圧を維持します。この回路によって効率とPSRR性能が最大になり、消費電力が最小限に抑えられます。詳細については、アプリケーション情報のセクションを参照してください。VIOCピンを使用しない場合はフロート状態にしてください。


SET(ピン8) : 設定ピン。このピンは、エラー・アンプの反転入力であり、LT3093のレギュレーション設定点です。SETピンは高精度の100μA電流を吸い込み、この電流はSETとGNDの間に接続した外付け抵抗を流れます。LT3093の出力電圧は $V_{SET} = I_{SET} \cdot R_{SET}$ によって決まります。出力電圧範囲は0V~19.5Vです。SETとGNDの間にコンデンサを追加すると、ノイズ、PSRR、および過渡応答が向上しますが、PGFBピンを介した高速起動機能を使用しない限り、代償として起動時間が長くなります。負荷レギュレーションを最適化するため、SETピンのグラウンド側を負荷に直接ケルビン接続します。

GND(ピン9) : グラウンド。

OUTS(ピン10) : 出力検出。このピンは、エラー・アンプの非反転入力です。最適なトランジェント性能および負荷レギュレーションを得るため、OUTSは出力コンデンサと負荷に直接ケルビン接続します。また、出力コンデンサおよびSETピン・コンデンサのGND接続箇所も互いに直接接続します。磁気結合の影響によりPSRRが低下する可能性があるため、出力コンデンサを基準とした入力コンデンサの位置に注意する必要があります。コンデンサの配置とボード・レイアウトの詳細については、アプリケーション情報のセクションを参照してください。LT3093のOUTSピンとINピンの間には寄生の基板ダイオードが存在します。通常動作時または障害状態時に、OUTSピンの電圧をINの電圧より0.3Vを超えて低い電圧に駆動しないようにする必要があります。

OUT(ピン11、12) : 出力。このピンは、負荷に電力を供給します。安定性を確保するため、ESRが30mΩ未満でESLが1.5nHより小さい、4.7μF以上の出力コンデンサを使用します。負荷過渡応答が大きい場合は、電圧トランジェントのピーク値を制限するために大きな値の出力容量が必要です。出力容量の詳細については、アプリケーション情報のセクションを参照してください。LT3093のOUTピンとINピンの間には寄生の基板ダイオードが存在します。通常動作時または障害状態時に、OUTピンをINの電圧より0.3V以上低い電圧に駆動しないようにする必要があります。

ブロック図



アプリケーション情報

LT3093は高性能低ドロップアウトで負電圧のリニア電圧レギュレータです。アナログ・デバイスサイズの超低ノイズ(10kHzで $2.2\text{nV}/\sqrt{\text{Hz}}$)および超高PSRR(1MHzで73dB)アーキテクチャを備え、ノイズにセンシティブなアプリケーションへの電力供給を実現します。後段に高性能のレールtoレール電圧バッファがある高精度電流リファレンスとして設計されているので、LT3093は並列接続が容易であり、ノイズの低減、出力電流の増大、PCB上での熱放散を更に向上することができます。このデバイスは更に、プログラマブルな電流制限、高速起動機能、およびプログラマブルなパワーグッドといった特長も備えています。

LT3093は使いやすく、高性能レギュレータに求められる保護機能を全て備えています。その他に、短絡保護回路、安全動作領域保護回路、およびヒステリシス付きサーマル・シャットダウン回路を内蔵しています。

出力電圧

LT3093はSETピンに流れる高精度の $100\mu\text{A}$ 電流リファレンスを内蔵しており、この電流リファレンスはエラー・アンプの反転入力にも接続されています。図1は、SETとグラウンドの間に抵抗を接続することでエラー・アンプのリファレンス電圧が発生することを示しています。このリファレンス電圧は、SETピンの電流とSETピンの抵抗の単なる積です。エラー・アンプのユニティ・ゲイン構成により、この電圧を低インピーダンス化した電圧が非反転入力(つまりOUTSピン)で生成されます。また、OUTSピンは外部でOUTピンに接続されます。LT3093の出力電圧は、 $V_{\text{SET}} = I_{\text{SET}} \cdot R_{\text{SET}}$ によって決まります。




図1. 基本的な調整可能レギュレータ

LT3093のレールtoレール・エラー・アンプと電流リファレンス・アーキテクチャにより、(抵抗が 0Ω の場合)0Vから(V_{IN} -ドロップアウト)までの広い出力電圧範囲が可能です。NPNベースの入力対は出力電圧が0V \sim -0.8Vのときにアクティブになり、PNPベースの入力対は出力電圧が-1.5Vを超えるとアクティブになります。2つの入力対の出力電圧が-0.8V \sim -1.5Vの範囲内で滑らかに遷移します。PNPベースの入力対は、最高の総合性能が得られるように設計されています。出力電圧および対応するアクティブ入力対に応じたオフセット電圧、SETピン電流、出力ノイズ、およびPSRRのばらつきの詳細については、電気的特性の表を参照してください。複数の一般的な出力電圧と、それに対応する1%精度の R_{SET} 抵抗を表1に示します。

表1. 一般的な出力電圧に対応する1%精度の抵抗

| V_{OUT} (V) | R_{SET} (k Ω) |
|----------------------|--------------------------------|
| -2.5 | 24.9 |
| -3.3 | 33.2 |
| -5 | 49.9 |
| -12 | 121 |
| -15 | 150 |

電流リファレンスを使用する利点は、従来のレギュレータで使用されている電圧リファレンスと比較すると、レギュレータが設定出力電圧と関係なく、常にユニティ・ゲイン構成で動作することです。これによって、LT3093のループ利得、周波数応答、および帯域幅を出力電圧から独立させることができます。その結果、ノイズ、PSRR、およびトランジェント性能が出力電圧によって変化しません。更に、SETピンの電圧が高い出力電圧に増幅するのにエラー・アンプの利得が必要ないので、出力負荷レギュレーションは出力電圧の固定パーセント値としてではなく、数百 μV レンジで厳しく規定しています。

温度係数ゼロの電流リファレンスは非常に正確なので、SETピンの抵抗が、精度を制限する要因になることがあります。そのため、高精度の抵抗を選ぶ必要があります。更に、SETピンに流出または流入するリーク電流の経路が存在する場合は、出力電圧に誤差が生じます。必要に応じて、高品質の絶縁材料(例えば、テフロン、Kel-F)を使用し、全ての絶縁表面を洗浄し、フラックスなどの残留物を除去します。高湿度の環境では、SETピンの表面をコーティングして、防湿層を形成することが必要になる場合があります。

アプリケーション情報

SETピンに近い電位で動作するガード・リングを使用してSETピンを囲み、基板のリーク電流を最小限に抑えます。できれば、ガード・リングをOUTピンに接続します。回路基板の両側をガードすることを推奨します。バルク・リーク電流の減少はガード・リングの幅に依存します。SETピンから流れる、またはSETピンに流れるリーク電流が100nAの場合、リファレンス電圧の誤差は0.1%になります。この大きさのリーク電流は、他のリーク電流源が加わって、特に動作温度範囲が広い場合に、出力電圧に著しい誤差を引き起こす場合があります。代表的なガード・リング・レイアウト技法を図2に示します。




図2. DFNガード・リングのレイアウト

SETピンは高インピーダンス・ノードなので、不要な信号がSETピンに結合して不安定動作を引き起こす可能性があります。これは、最小の出力コンデンサを使用して重負荷電流で動作する場合に、最も顕著になります。小容量でSETピンをグラウンドにバイパスすれば、この問題は解決します。10nFで十分です。

より高い精度または調整可能な出力電圧が必要なアプリケーションでは、100 μ Aを供給できる外部電圧源により、SETピンをアクティブに駆動できます。高精度電圧リファレンスをSETピンに接続すると、リファレンス電流とSETピンの抵抗の許容誤差により、出力電圧に存在する誤差を全て取り除くことができます。

出力検出と安定性

LT3093のOUTSピンは、出力へのケルビン検出接続機能を果たします。SETピンの抵抗のGND側が負荷のGND側のケルビン検出接続箇所になります。

更に、超高PSRRを得るため、LT3093の帯域幅は極めて高い値(約1MHz)になっているので、標準的な4.7 μ F(1206ケース・サイズ)のセラミック出力コンデンサの自己共振周波数(約2.3MHz)に非常に近い値になります。帰還ループの

外側に余計なインピーダンス(ESRおよびESL)が加わらないようにすることが非常に重要です。そのため、図3に示すように、OUTSピンをC_{OUT}に直接接続し、C_{SET}のGND側をC_{OUT}のGND側に直接接続すると共に、C_{IN}とC_{OUT}のGND側を適度に近づけることで、PCBパターンとハンダのインダクタンスの影響を最小限に抑えます。これらの要件を満たす推奨レイアウトの詳細については、LT3093評価用ボードのマニュアルを参照してください。推奨レイアウトに従わない場合でもLT3093は十分に堅牢なので発振しませんが、実際のレイアウトによっては、位相/利得の余裕、ノイズ、およびPSRR性能が低下することがあります。




図3. 最高の性能を得るためのC_{OUT}およびC_{SET}の接続

安定性と出力容量

LT3093を安定させるのに出力コンデンサが必要になります。帯域幅が広いことを考慮すると、アナログ・デバイスは低ESRで低ESLのセラミック・コンデンサを推奨します。安定性を確保するには、ESRが30m Ω 未満でESLが1.5nHより小さい4.7 μ F以上の出力容量が必要です。

4.7 μ Fのセラミック出力コンデンサ1個を使用して得られる高PSRR性能および低ノイズ性能を考慮すると、出力コンデンサの値を大きくしても性能の向上はごくわずかです。このレギュレータの帯域幅は出力容量が増大するにつれて減少するからです。そのため、4.7 μ Fの最小出力コンデンサより容量の大きなコンデンサを使用しても得られるものはほとんどありません。とはいえ、出力容量の値を大きくすると、負荷過渡応答時のピーク出力のずれは確実に減少します。LT3093が電力を供給する個々の部品のデカップリングに使用される

アプリケーション情報

バイパス・コンデンサによって、出力コンデンサの実効値が増加することに注意してください。

使用するセラミック・コンデンサの種類には、特に注意が必要です。セラミック・コンデンサは様々な誘電体を使用して製造されており、それぞれ温度や印加される電圧によって動作が異なります。最も広く使われている誘電体は、Z5U、Y5V、X5RおよびX7RのEIA温度特性コードによって規定されています。Z5UとY5Vの誘電体は小型パッケージで大容量を実現するには適していますが、図4および図5に示すように、電圧係数と温度係数が大きくなる傾向があります。5Vのレギュレータに使用する場合、16V、10 μ FのY5Vコンデンサは、印加されたDCバイアス電圧と動作温度範囲で1 μ F～2 μ Fの小さな実効値になる可能性があります。

X5RとX7Rの誘電体を使用すると、更に安定した特性になり、これらはLT3093での使用により適しています。X7Rの誘電体は全温度範囲にわたって安定性が優れており、X5Rタイプは安価で大きな値のものが入手可能です。それでも、X5RおよびX7Rコンデンサを使用する場合、注意する必要があります。X5RとX7Rのコードは、動作温度範囲と全温度範囲での最大容量変化のみを規定します。X5RとX7RのDCバイアスによる容量変化はY5VやZ5Uの誘電体に比べると小さいですが、それでも容量が十分なレベルを下回るほど変化することがあります。図6に示すように、コンデンサのDCバイアス特性は部品のケース・サイズが大きいほど向上する傾向がありますが、**動作電圧に必要な容量を検証することを強く推奨します。**

高振動環境

電圧係数と温度係数だけが問題になるわけではありません。セラミック・コンデンサの中には圧電効果を示すものがあります。圧電デバイスは、圧電マイクロフォンの動作原理と同様、機械的応力によって端子間に電圧を生じます。セラミック・コンデンサの場合、システムの機械的な振動や熱過渡によって応力が生じることがあります。

高振動環境でのLT3093アプリケーションには、3つの特異な圧電ノイズ発生源(入力と出力のセラミック・コンデンサ、SETピンのコンデンサ)があります。ただし、LT3093は広い周波数範囲にわたって出力インピーダンスが非常に小さいので、セラミック出力コンデンサを使用することで発生する出力ノイズは無視できます。同様に、LT3093はPSRRが非常に高いので、セラミック入力コンデンサを使用することで発




図4. セラミック・コンデンサのDCバイアス特性




図5. セラミック・コンデンサの温度特性




図6. 各種ケース・サイズでのコンデンサ電圧係数

アプリケーション情報

生ずる出力ノイズも無視できます。SETピンのインピーダンスが高いことを考慮した場合、SETピンのセラミック・コンデンサからの圧電応答があると、大きな出力ノイズ(ピークtoピークで数百 μV)が発生する場合があります。ただし、SETピンのコンデンサはESRとESLの許容範囲が広いので、非圧電応答性の(タンタル、電解、またはフィルム)コンデンサをSETピンに使用できます。電解コンデンサは1/fノイズが高くなる傾向があることに注意してください。いずれの場合でも、表面実装コンデンサを使用することを強く推奨します。

安定性と入力容量

LT3093は、INピンに最小4.7 μF のコンデンサを接続すれば動作が安定します。アナログ・デバイセズでは、低ESRのセラミック・コンデンサの使用を推奨します。電源からLT3093の入力端子およびグラウンド端子までのワイヤが長く、低ESRのセラミック入力コンデンサを使用するアプリケーションでは、電圧スパイク、信頼性上の懸念、アプリケーション固有の基板発振が発生しやすい傾向があります。ワイヤのインダクタンスを低ESRのセラミック入力コンデンサと組み合わせると、Qの高いLC共振タンク回路が形成されます。場合によっては、この共振周波数が出力電流のLDO帯域幅とぶつかり、安定した動作に干渉します。この原因は、ワイヤのインダクタンスと入力コンデンサによって形成されるLC共振タンク回路にあり、LT3093の不安定さにはありません。

ワイヤの自己インダクタンス(つまり、単独のインダクタンス)はその長さに正比例します。ワイヤの直径は、ワイヤの自己インダクタンスの主要因ではありません。例えば、単独の2-AWGワイヤ(直径 = 0.26インチ)の自己インダクタンスは、30-AWGワイヤ(直径 = 0.01インチ)の自己インダクタンスの約半分です。1フィートの30-AWGワイヤの自己インダクタンスは465nHです。

ワイヤの自己インダクタンスを減らすにはいくつかの方法があります。1つの方法は、LT3093に流れ込む電流を2つの並列な導体に分割することです。この場合、ワイヤが互いに遠く離れているほど自己インダクタンスが減少し、数インチ離すだけで最大50%減少します。ワイヤを分割すると、2つの等しいインダクタを並列に接続したことになります。しかし、それらを近接させると、ワイヤの相互インダクタンスが自己インダクタンスに加わるので、このような場合は50%の削減は不可能になります。全体のインダクタンスを減らす2番目の(最も効果的な)方法は、電流の往路と復路の両方の導体(入

力のワイヤとグラウンドのワイヤ)を近づけて配置することです。0.02インチ離れた2本の30-AWGワイヤを使用すると、1本の独立したワイヤを使用した場合に比べて全体の自己インダクタンスは約1/5に減少します。

近くに装着したバッテリーでLT3093に電力を供給する場合は、4.7 μF の入力コンデンサで十分に安定性を確保できます。ただし、遠く離れた電源からLT3093に電力を供給する場合は、より大きな値の入力コンデンサを使用してください。おおまかな目安としては、(4.7 μF の最小値とは別に)ワイヤの長さ6インチにつき1 μF を使用してください。アプリケーションを安定化するために必要な入力容量の最小値も、出力容量と負荷電流によって変動します。LT3093の出力容量を増やすことも効果的です。ただし、このためには追加の入力バイパス・コンデンサと比較して大幅に大きい容量が必要です。また、電源とLT3093の入力の間に直列抵抗を接続することもアプリケーションの安定化に役立ちます。わずか0.1 Ω ~0.5 Ω の小さな抵抗で十分です。このインピーダンスによってLCタンク回路の共振が減衰しますが、代償としてドロップアウト電圧が発生します。より優れた代替手段は、LT3093の入力に高ESRのタンタル・コンデンサまたは電解コンデンサを使用し、4.7 μF のセラミック・コンデンサと並列接続することです。

PSRRと入力容量

LT3093をスイッチング・コンバータのポスト・レギュレータとして使用するアプリケーションでは、LT3093の入力にコンデンサを直接接続すると、(スイッチング周波数の)AC電流がLT3093の近くを流れます。この比較的周波数の高いスイッチング電流により、LT3093の出力に結合する磁界が発生するので、実効PSRRが低下します。PCBレイアウト、スイッチング・プリレギュレータ、入力コンデンサの大きさなどに大きく依存しますが、PSRRの低下は1MHzで30dBを容易に超えることがあります。この低下は、LT3093のハンダを基板から除去した場合でも残ります。プリント回路基板自体のPSRRが低下するからです。PSRRが低い従来のLDOでは無視できますが、超高PSRRのLT3093では、レギュレータが備えている最大限の性能を引き出すために、高次の寄生成分に注意する必要があります。

スイッチング・コンバータの出力コンデンサがLT3093から1インチより遠く離れて配置されていれば、LT3093の近くを流れる高周波のスイッチング電流を低減するために、入力コ

アプリケーション情報

ンデンサを完全に取り除くことができます。距離が長くなるにつれて、磁気結合は急激に減少します。それでも、スイッチング・レギュレータの場所がLT3093から離れすぎると(控えめに見て数インチ以上離れていると)、入力コンデンサの欠如により、LT3093の入力に高いインピーダンスが生じ、発振が起きる場合があります。レギュレータの入力を一定の容量でバイパスすることは、たいていは一般的な(更に言えば望ましい)やり方です。したがって、このオプションは範囲が極めて限定されており、最善の解決策ではありません。

そのため、アナログ・デバイスでは、実現できる最高レベルのPSRR性能が得られるように、LT3093評価用ボードのレイアウトを参照することを推奨します。レイアウトが不適切な場合にPSRRを改善する要因は主に2つあります。寄生パターン・インダクタンスと低ESRのセラミック入力コンデンサを組み合わせると、駆動電源の出力よりもLDOの入力でリップルが高くなる場合があります。また、物理的なループにより、入力から出力までを結合する磁界が形成されます。LT3093評価用ボードは、パターンでの寄生インダクタンスと磁気ループの結合を最小化するレイアウト技法を利用することで、PSRRの低下を防止しながら入力コンデンサを維持します。

高周波スパイクのフィルタリング

LT3093をスイッチング・コンバータのポスト・レギュレーションに使用するアプリケーションでは、高PSRRにより、スイッチング周波数(標準で100kHz~4MHz)に存在する高調波成分を実質的に抑えることができます。ただし、スイッチャのパワー・スイッチ遷移時間に対応した、LT3093の帯域幅を超える超高周波(数百MHz)スパイクが発生し、ほぼそのまま出力まで通過します。出力コンデンサには、これらのスパイクを吸収する目的も多少ありますが、こうした周波数ではその能力がESLによって制限されます。フェライト・ビーズ、または遷移周波数での低インピーダンスのコンデンサと組み合わせた短い(例:0.5インチ)PCBパターンに伴うインダクタンスでも、これらの超高周波スパイクを抑えるLCフィルタとして機能できます。

出力ノイズ

LT3093は、ノイズ性能に関して多くのメリットを提供します。従来のリニア電圧レギュレータには、複数のノイズ発生源があります。従来のレギュレータの最も重要なノイズ発生源は、電圧リファレンス、エラー・アンプ、および出力電圧設定

用の抵抗分圧器回路網から発生するノイズ、更にこの抵抗分圧器で設定されるノイズ利得です。多くの低ノイズ・レギュレータでは、電圧リファレンスをピンから出力しているため、リファレンス電圧をバイパスすることによってノイズを低減できます。

LT3093は大半のリニア電圧レギュレータとは異なり、電圧リファレンスを使用しませんが、代わりに100 μ Aの電流リファレンスを使用します。この電流リファレンスは、27pA/ $\sqrt{\text{Hz}}$ (10Hz~100kHzの帯域幅で8nARMS)の標準ノイズ電流レベルで動作します。発生する電圧ノイズは電流ノイズと抵抗値の積に等しくなり、これにエラー・アンプのノイズと抵抗自体のジョンソン・ノイズである $\sqrt{4kTR}$ がRMSで合計され、正味出力ノイズになります。ここで、kはボルツマン定数(=1.38 \cdot 10⁻²³J/K)であり、Tは絶対温度です。

従来のリニア電圧レギュレータが直面する1つの問題は、抵抗分圧器が設定する出力電圧利得によって、リファレンス・ノイズが増加することです。対照的に、LT3093のユニティ・ゲイン・フォロワ・アーキテクチャでは、SETピンと出力の間に利得が存在しません。したがって、SETピンの抵抗をコンデンサでバイパスすると、出力電圧ノイズは設定出力電圧に依存しなくなります。その場合、発生する出力ノイズはエラー・アンプのノイズだけで決まります。これは、SETピンのコンデンサとして4.7 μ Fを使用した場合、1kHz~1MHzでは標準で2nV/ $\sqrt{\text{Hz}}$ となり、10Hz~100kHzの帯域幅では0.8 μ V_{RMS}となります。複数のLT3093を並列に接続すると、ノイズは更に \sqrt{N} (Nは並列レギュレータの数)だけ減少します。

ノイズ・スペクトル密度と、様々な負荷電流およびSETピン容量でのRMS積分ノイズ性能については、代表的な性能特性のセクションを参照してください。

SETピン(バイパス)の容量:ノイズ、PSRR、過渡応答、およびソフトスタート

SETピンにバイパス・コンデンサを使用すると、出力ノイズが低減するだけでなく、PSRRとトランジェントの性能も向上します。ただし、バイパス・コンデンサにリーク電流があるとLT3093のDCレギュレーションが低下するので注意してください。コンデンサに100nAのリーク電流があるだけで、0.1%のDC誤差が発生します。そのため、品質の良い低リーク電流のセラミック・コンデンサを使用することを推奨します。

また、SETピンのバイパス・コンデンサを使用すると、出力がソフトスタートして、突入電流が制限されます。SETピンの

アプリケーション情報

抵抗とコンデンサによって設定されるRC時定数によって、ソフトスタート時間を制御します。高速起動機能を使用しない場合、公称 V_{OUT} の0~90%の上昇率は次の式で表されます。

$$t_{SS} \approx 2.3 \cdot R_{SET} \cdot C_{SET} \text{ (高速起動ディスエーブル時)}$$

高速起動

1/fノイズ(100Hz未満の周波数でのノイズ)を低く抑えることが必要な超低ノイズ・アプリケーションでは、SETピンのコンデンサの値を大きくすることが必要です(最大22 μ F)。こうすると、通常はレギュレータの起動時間が大幅に長くなりますが、LT3093は起動時にSETピンの電流を約1.8mAまで増やす高速起動回路を内蔵しています。

ブロック図に示すように、PGFBの電圧が-300mVより低い間は1.8mAの電流源が作動状態を維持します。ただし、レギュレータが電流制限状態、ドロップアウト状態、サーマル・シャットダウン状態のいずれでもなく、入力電圧が V_{IN} の最小値より低くないことが前提です。

高速起動機能を使用しない場合は、PGFBをINまたはOUTに接続して、出力電圧を-300mVより高くします。こうすると、パワーグッド機能もディスエーブルされることに注意してください。

イネーブル/UVLO

EN/UVピンは、レギュレータをマイクロパワー・シャットダウン状態にするために使用します。LT3093のEN/UVピンのターンオン閾値は正確な-1.26Vであり、215mVのヒステリシスがあります。この閾値を入力電源から接続されている抵抗分圧器と組み合わせて使うことで、レギュレータの低電圧ロックアウト(UVLO)の正確な閾値を定めることができます。抵抗分圧器回路網の値を計算する場合、閾値でのEN/UVピン電流(I_{EN})を考慮する必要があります。EN/UVピンの性能については、代表的な性能曲線と、電気的特性の表を参照してください。REN1が100kより小さい場合は、EN/UVピン電流を無視できます。次式を使用して抵抗分圧値を計算できます(代表的なアプリケーションのセクションの低電圧ロックアウトの設定を参照)。

$$V_{IN(UVLO)} = -1.26V \cdot (1 + R_{EN2} / R_{EN1}) - I_{EN} \cdot R_{EN2}$$

EN/UVピンは双方向なので、1.26Vより高くすることでもLT3093をオンにできます。バイポーラ電源アプリケーションでは、正のEN/UV閾値を使用して、正電圧レギュレータをオンした後、LT3093のターンオンをシーケンスすることができます。EN/UVピンを使用しない場合、INに接続します。

高効率リニア電圧レギュレータ - 入力-出力間の電圧制御

VIOCピンは、上流のスイッチング・コンバータを制御するために使用し、システム効率を最大にするデザイン・ソリューションを容易にします。同時に、LT3093の出力電圧に関係なく、デバイス全体で一定の電圧を維持することで、優れた過渡応答、低ノイズ、高PSRRを実現します。これは、アプリケーション条件によって出力電圧が変動するアプリケーションに有効です。このレギュレーション・ループにより、障害状態での合計消費電力が最小限に抑えられます。出力が短絡され、LT3093の電流が制限される場合、VIOCアンプはスイッチング・レギュレータの出力電圧を引き下げ、LT3093の消費電力を制限します。

VIOCピンは、INとOUTSまたは-1.5Vのどちらか低い方との電圧差を測定する高速ユニティ・ゲイン・アンプの出力です。通常、フィードバック・ノード、またはほとんどのLTC®スイッチング・レギュレータまたはLTM®パワー・モジュールの抵抗分圧器に接続して、100 μ A以上の電流を吸い込みます。入力から出力までの電圧差として-1Vをターゲットにすることで、消費電力とPSRRに関して最適なトレードオフが実現します。VIOCアンプの最大出力振幅は、入力電圧によってのみ制限されます。したがって、出力は V_{IN} の最大値まで供給され続けます。複数のLT3093を並列接続する場合、いずれか1つのデバイスのVIOCピンを上流のスイッチング・コンバータのフィードバック・ピンに接続し、残りのVIOCピンはフロート状態にします。

VIOCアンプは電流を吸い込むように設計されており、グラウンドへの内部インピーダンスを介してのみ電流を吐き出します。VIOCピンのグラウンドへのインピーダンスは標準で120k \pm 15%です。最大入力電圧構成を使用するか、LT3093をディスエーブルする場合、これを考慮に入れることが重要です。

VIOCバッファは高帯域幅で動作するので、VIOCバッファがスイッチング・コンバータの帰還ループ内にある間、スイッチング・コンバータの周波数補償を調整する必要はありません。VIOCバッファでの位相遅延は、100kHzまでの周波数では通常は4°未満です。そのため、スイッチング・コンバータの帯域幅(通常は100kHzより非常に低い)の範囲内では、VIOCバッファはトランスペアレントになり、理想的なワイヤのように動作します。例えば、100kHz未満の帯域幅および50°の位相マージンを持つスイッチング・コンバータの場合、VIOCバッファを使用すると、位相マージンが最大で4°低下します。したがって、(VIOCピンを使用する)スイッチング・コンバータの正味の位相マージンは、46°以上になります。VIOCバッファがスイッチング・コンバータの帰還ループ内に

アプリケーション情報

あることを前提として、VIOCピンの合計容量を20pF未満にする必要があります。

$0 \geq V_{OUT} \geq -1.5V$ の場合、 $V_{IN} = V_{VIOC(NOM)} - 1.5V$ 。 $V_{OUT} \leq -1.5V$ の場合、 $V_{IN} = V_{OUT} + V_{VIOC(NOM)}$ 。VIOCピンの電圧(および入出力間の電圧差)は、 $-0.33V$ (レギュレータのドロップアウト電圧)から入力電圧までの任意の値に設定できます。図7に示すように、入出力間の電圧差は、次の式を使用して簡単に設定できます。

$$V_{LD0IN} - V_{LD0OUT} = V_{VIOC(NOM)} = V_{FBSWITCHER} \cdot \frac{R1 + R2}{R1}$$

SETピンが開放回路障害状態にある場合、LT3093の入力電圧がスイッチング・コンバータの最大出力電圧まで上昇し、LT3093の V_{IN} の絶対最大定格に違反する可能性があります。これを防ぐために、レギュレータのVIOCピンとINピンの間にオプションの抵抗(R3)を追加すると、次の式を使用して最大電圧を設定できます。

$$V_{LD0IN(MAX)} = V_{FBSWITCHER} \frac{R1 + R2 + R3}{R1} + V_{VIOC(NOM)} \frac{R3}{120k}$$

標準的なVIOCアプリケーション

図8に示すアプリケーションは、LT3093に電力を供給する反転レギュレータとして構成されたLT8330を使用して、 $-3.3V$ を出力します。LT3093が $-3.3V$ を出力しているとき、ここに示した抵抗がLT8330のFBXピンを $-0.8V$ に駆動して $-4.3V$ を出力します。LT3093がディスエーブルされているとき、出力は $-5V$ になります。




図8. LT8330を使用したVIOC接続は、LT3093の動作時に $-4.3V$ を供給し、ディスエーブル時に $-5V$ を供給

もう1つの反転レギュレータの構成を図9に示します。今回はLT8580を使用します。LT8580のFBXピンは、このピンから流れる $83.3\mu A$ の電流(I_{FBX})を使用して $3mV$ (代表値)に調




図9. LT8580を使用したVIOC接続




図7. 標準的なVIOCアプリケーション

アプリケーション情報

整します。このため、FBXピンとVIOCピンの間に必要になるのは1本の抵抗のみです(図7では、R2のみが必要で、R1は不要です)。この場合の抵抗は、次式で計算されます。

$$V_{LDOIN} - V_{LDOOUT} = V_{VIOC(NOM)} = V_{FBX} - R2 \cdot I_{FBX}$$

オプションの最大電圧構成では、R3が追加され、LT3093への最大入力電圧は次式で計算されます。

$$V_{LDOIN(MAX)} = V_{VIOC(NOM)} + V_{VIOC(NOM)} \frac{R3}{120k} - R3 \cdot I_{FBX}$$

この場合も、LT3093が-3.3Vを出力しているとき、これらの抵抗がスイッチャの出力を-4.3Vにし、デバイスがディスエーブルされているときは-5Vを出力するように設定されています。図9の回路を使用して、LT3093のEN/UVピンにパルスを供給した場合のLDOの入力電圧および出力電圧を図10に示します。この図からわかるように、LDOがディスエーブルされた場合、LDOの入力電圧が、VIOCピンの抵抗分圧器によって設定された最大入力電圧になります。VIOCバッファを使用するLT8580の負荷ステップ応答を図11に示します。SETピンへの電圧を-3Vから-4Vにステップした場合の、LDOの入力電圧および出力電圧の応答を図12に示します。SETピンの電圧が0Vから-4.5Vに下降している間のLDOの入力電圧と出力電圧を図13に示します。この図からわかるように、LT8580の出力電圧は、LT3093の出力電圧が-1.5Vよりも低い場合、この電圧に追従し、VIOCピンの抵抗分圧器で設定された最大電圧に制限します。最後に、LT3093の入力および出力でのノイズ・スペクトル密度を図14に示します。




図10. LT3093のEN/UVパルス




図11. VIOCバッファを使用した負荷ステップ応答




図12. -3Vから-4Vへ(その後再び-3Vへ)のV_SETのステップ




図13. 0Vから-4.5Vへ(その後再び0Vへ)のV_SETのランプ




図14. LT3093の入力および出力でのノイズ・スペクトル密度

アプリケーション情報

プログラム可能なパワーグッド

ブロック図に示すように、パワーグッド閾値は、2つの外付け抵抗 (R_{PG1} および R_{PG2}) の比を使用してプログラムが可能です。

$$V_{OUT(PG_THRESH)} = -0.3V(1 + R_{PG1}/R_{PG2}) - I_{PGFB} \cdot R_{PG1}$$

PGFB ピンの電圧が -300mV より低くなると、オープンコレクタの PG ピンはデアサートされ、高インピーダンスになります。パワーグッド・コンパレータのヒステリシスは 7mV であり、デグリッチ時間は $5\mu\text{s}$ です (いずれも代表値)。抵抗分圧器回路網の値を決定する場合、PGFB ピン電流 (I_{PGFB}) を考慮する必要がありますが、 R_{PG2} が 30k より小さい場合は無視できます。パワーグッド機能を使用しない場合は、PG ピンをフロート状態にします。プログラム可能なパワーグッド機能および高速起動機能は、出力電圧が $0\text{V} \sim -300\text{mV}$ の範囲にあるときはディスエーブルされることに注意してください。

PCB 上に PG と PGFB のパターンをレイアウトする場合は注意が必要です。PG ピンと PGFB ピンが一定の距離 (通常は 2 インチ以上) で互いに近接している場合、パターン間の浮遊容量により PG 信号が高インピーダンスの PGFB 信号に結合されます。PG の位相は PGFB と一致していないので、この場合は発振が生じます。これを防止するには、相互に近接する 2 つのパターンの距離を最小化し、PGFB 分圧器に低い値の抵抗を使用することで、PGFB ピンのインピーダンスを下げることが有効です。

外部でプログラム可能な電流制限

I_{LIM} ピンは内部で -300mV に安定化されます。 I_{LIM} とグラウンドの間に抵抗を接続すると、 I_{LIM} ピンに流れる電流が設定され、LT3093 の電流制限値が設定されます。 $1.95\text{k}\Omega \cdot \text{A}$ の設定倍率を使用すると、電流制限値は次のように計算できます。

$$\text{電流制限値} = 1.95\text{k}\Omega \cdot \text{A} / R_{ILIM}$$

例えば、 9.76k の抵抗を接続すると電流制限値は 200mA に設定され、 15k の抵抗を接続すると電流制限値は 130mA に設定されます。優れた精度を得るには、この抵抗を LT3093 の GND ピンにケルビン接続します。

IN-OUT 間の電圧差が 7V を超えた場合、LT3093 のフォールドバック回路によって内部電流制限値は減少します。その結果、外部で設定された電流制限よりも内部電流制限値が優先され、LT3093 を安全動作領域 (SOA) 内に維持できます。代表的な性能特性セクションの内部電流制限と入出

力間電圧差のグラフを参照してください。使用しない場合は、 I_{LIM} を GND に接続します。

出力オーバーシュートからの回復

重負荷から無負荷 (または非常に軽い負荷) への負荷ステップ時には、レギュレータが応答してパワー・トランジスタをオフにする前に出力電圧がオーバーシュートします。無負荷 (または非常に軽い負荷) の場合、出力コンデンサを放電するのに長い時間がかかります。

LT3093 は、OUTS の電圧が SET の電圧より高くなった場合に電流源をオンしてコンデンサを放電するオーバーシュート回復回路を内蔵しています。この電流は標準で約 1.8mA です。

OUTS の電圧が SET の電圧より高い電圧に外部から保持されている場合は、電流源がオンして、OUTS の電圧を設定電圧に戻そうとします。外部回路が OUTS を解放するまで、電流源はオンのままです。

直接の並列接続による大電流への対応

複数の LT3093 を並列接続することで、より大量の出力電流を供給できます。全ての SET ピンを互いに接続し、全ての IN ピンを互いに接続します。少量の PCB パターンを使用して OUT ピンを互いに接続し (バラスト抵抗として使用)、LT3093 に流れる電流を均一にします。PCB パターンの抵抗を $\text{m}\Omega/\text{インチ}$ 単位で表 2 に示します。

表 2. PC 基板のパターン抵抗

| 重さ (オンス) | 10 ミル幅 | 20 ミル幅 |
|----------|--------|--------|
| 1 | 54.3 | 27.1 |
| 2 | 27.1 | 13.6 |

パターン抵抗は $\text{m}\Omega/\text{インチ}$ で測定

並列接続された各 LT3093 の最も厳しい条件のオフセットはわずか 2mV なので、必要なバラスト抵抗の値は最小限に抑えられます。最大負荷のとき、精度が 20% より高い出力電流分担を 2 つの LT3093 (それぞれ $50\text{m}\Omega$ の PCB パターン・バラスト抵抗を使用) で実現する例を図 15 に示します。2 つの $50\text{m}\Omega$ 外付け抵抗による出力レギュレーションの低下量は、 1A の最大電流時にわずか 10mV です。 -3.3V 出力の場合、これによってレギュレーション精度に加わる誤差はわずか 0.3% です。前述したように、OUTS ピンは出力コンデンサに直接接続します。




図 15. デバイスの並列接続

3つ以上のLT3093を並列接続することで、更に出力電流を増やして出力ノイズを低減することができます。複数のLT3093を並列に接続すると、PCB上の熱を分散するのも役立ちます。入出力間電圧差が大きいアプリケーションの場合は、入力直列抵抗を使用するか、LT3093と並列に接続した抵抗を使用すると、熱を更に分散することができます。

PCBレイアウトに関する検討事項

LT3093の広い帯域幅と超高PSRRを考慮すると、デバイスの性能を最大限に発揮するにはPCBレイアウトに注意を払う必要があります。レギュレータの性能を最大限に引き出す推奨レイアウトを図16に示します。詳細については、LT3093のDC2952A評価用ボードのマニュアルを参照してください。

熱に関する検討事項

LT3093は、過負荷状態でデバイスを保護する電力制限回路および熱制限回路を内蔵しています。サーマル・シャット

ダウン温度は名目上167°Cで、約8°Cのヒステリシスが組み込まれています。通常の連続負荷条件では、最大ジャンクション温度(EグレードとIグレードでは125°C、Hグレードでは150°C)を超えないようにしてください。接合部から周囲までの全ての熱抵抗について検討することが重要です。熱抵抗には、接合部-ケース間、ケース-ヒートシンク接続部間、アプリケーションによって決まるヒートシンク抵抗(つまり回路基板-周辺間)があります。更に、LT3093のごく近くの熱抵抗を全て検討します。

DFNパッケージとMSOPパッケージの下側には、露出した金属部分がリード・フレームからダイ・アタッチにわたって存在します。これら2つのパッケージでは、ダイの接合部からPCBの金属部分に熱を直接伝達し、最大動作ジャンクション温度を制限できます。デュアルインラインのピン配置により、PCBの上面(部品側)にあるパッケージの端を超えて金属部分を伸ばすことができます。

アプリケーション情報

表面実装デバイスの場合、PCBとその銅パターンの熱分散能力を利用して放熱を実現します。レギュレータが発生する熱を分散するのに、銅基板硬化材とメッキ・スルーホールを利用することもできます。

一定の基板寸法の銅箔面積に対する熱抵抗を表3と表4に示します。全ての測定は、静止空気中で、1オンスの切れ目のない内部プレーンと2オンスの上下プレーンを有し、合計のボード厚が1.6mmの4層FR-4ボードで行いました。4つの層にはサーマル・ビアが存在せず、電気的に絶縁されていました。PCBの層数、銅箔の重量、基板レイアウトおよびサーマル・ビアが熱抵抗の値に影響を与えます。熱抵抗と高熱伝導性テスト・ボードの詳細については、JEDEC規格のJESD51、特にJESD51-7およびJESD51-12を参照してくだ

さい。低い熱抵抗を実現するには、細部にわたって注意深くPCBレイアウトを設計する必要があります。

表3. DFNパッケージでの熱抵抗測定値

| 銅面積 | | 基板面積 | 熱抵抗 |
|---------------------|---------------------|---------------------|--------|
| 上面* | 底面 | | |
| 2500mm ² | 2500mm ² | 2500mm ² | 34°C/W |
| 1000mm ² | 2500mm ² | 2500mm ² | 34°C/W |
| 225mm ² | 2500mm ² | 2500mm ² | 35°C/W |
| 100mm ² | 2500mm ² | 2500mm ² | 36°C/W |

*デバイスは上面に実装される




図16. 推奨のDFNレイアウト

アプリケーション情報

表 4. MSOP パッケージでの熱抵抗測定値

| 銅面積 | | 基板面積 | 熱抵抗 |
|---------------------|---------------------|---------------------|--------|
| 上面* | 底面 | | |
| 2500mm ² | 2500mm ² | 2500mm ² | 33°C/W |
| 1000mm ² | 2500mm ² | 2500mm ² | 33°C/W |
| 225mm ² | 2500mm ² | 2500mm ² | 34°C/W |
| 100mm ² | 2500mm ² | 2500mm ² | 35°C/W |

*デバイスは上面に実装される

ジャンクション温度の計算

例: 出力電圧が-3.3V、入力電圧が-5V±5%、出力電流範囲が1mA~200mA、最大周囲温度が85°Cとすると、最大ジャンクション温度は何度でしょうか。

LT3093の消費電力は、次式で求められます。

$$I_{OUT(MAX)} \cdot (V_{IN(MAX)} - V_{OUT}) + I_{GND} \cdot V_{IN(MAX)}$$

ここで、

$$I_{OUT(MAX)} = -200\text{mA}$$

$$V_{IN(MAX)} = -5.25\text{V}$$

$$I_{GND} \text{ (at } I_{OUT} = 200\text{mA and } V_{IN} = -5.25\text{V)} = -5.8\text{mA}$$

したがって次のようになります。

$$P_{DISS} = -0.2\text{A} \cdot (-5.25\text{V} + 3.3\text{V}) + 5.8\text{mA} \cdot 5.25\text{V} = 0.42\text{W}$$

DFN パッケージを使う場合、熱抵抗の範囲は、銅の面積に応じて34°C/W~36°C/Wになります。したがって、周囲温度を超えるジャンクション温度の上昇分はおよそ次のようになります。

$$0.42\text{W} \cdot 35^\circ\text{C/W} = 14.7^\circ\text{C}$$

最大ジャンクション温度は、最大周囲温度と周囲温度を超える接合部の最大上昇温度の和に等しく、次のようになります。

$$T_{J(MAX)} = 85^\circ\text{C} + 14.7^\circ\text{C} = 99.7^\circ\text{C}$$

過負荷状態からの回復

多くのICパワー・レギュレータと同様、LT3093は安全動作領域(SOA)の保護機能を内蔵しています。SOA保護回路は、入出力間の差動電圧が7Vを超えると作動します。SOA保護回路により、入出力間電圧差が増加するにつれて電流

制限値が減少し、パワー・トランジスタは、入出力間電圧の全ての値についてLT3093の絶対最大定格まで安全動作領域内に保たれます。LT3093は、入出力間の差動電圧の全ての値について、一定レベルの出力電流を供給します。代表的な性能特性セクションの電流制限の曲線を参照してください。電源が初めて投入されて入力電圧が上昇すると、出力は入力に追従して入出力間電圧差は小さい値に保たれ、レギュレータは大量の出力電流を供給し、大電流負荷に対して起動できます。

ただし、フの字電流制限により、出力電圧が低く、負荷電流が大きい場合、高い入力電圧で問題が発生することがあります。このような状況が発生するのは、短絡状態が解消された後か、入力電圧が既に投入された後にEN/UVピンをハイにした場合です。このような場合の負荷曲線は出力電流のプロファイルと2点で交わります。このときには、レギュレータの動作点が安定する箇所が2点存在します。このように2つの交点があるので、出力を回復するには、入力電源を一旦0Vにしてから再度立ち上げることが必要な場合があります。フの字電流制限保護回路を内蔵した他のリニア電圧レギュレータ(LT3090、LT1964、LT1175など)もこの現象を示すので、LT3093に特有の状況ではありません。


保護機能

LT3093は、センシティブなアプリケーション向けにいくつかの保護機能を搭載しています。高精度の電流制限機能および熱過負荷保護機能により、LT3093は出力での過負荷状態および障害状態に対して保護されます。通常動作を確保するため、ジャンクション温度が125°C(Eグレード、Iグレード)または150°C(Hグレード)を超えないようにしてください。


LT3093は出力がグラウンドより高い電圧になっても損傷を受けることはありません。INがオープン・サーキットのままか、または接地されている場合、OUTはGNDより20V上げることができます。この状態では、最大25mAの電流がOUTピンに流れ、またGNDピンから流れます。電圧源からINに電力が供給されている場合、OUTはLT3093の(フォールドバック)短絡電流を吸い込み、熱制限によってデバイスを保護します。ただし、この場合にEN/UVピンを接地するとデバイスがオフになり、OUTによる短絡電流の吸い込みが停止します。

代表的なアプリケーション



低電圧ロックアウトの設定



DD Package
12-Lead Plastic DFN (3mm × 3mm)
 (Reference LTC DWG # 05-08-1725 Rev A)




RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS
 APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED



- 注:
1. 図はJEDECのパッケージ外形ではない
 2. 図は実寸とは異なる
 3. 全ての寸法はミリメートル
 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。
モールドのバリは(もしあれば)各サイドで0.15mmを超えないこと
 5. 露出パッドとタイ・バーはハンダ・メッキとする
 6. 灰色の部分はパッケージの上面と底面の1番ピンの位置の参考に過ぎない

パッケージ


MSE Package
12-Lead Plastic MSOP, Exposed Die Pad
 (Reference LTC DWG # 05-08-1666 Rev G)



- 注:
1. 寸法はミリメートル(インチ)
 2. 図は実寸とは異なる
 3. 寸法にはモールドのバリ、突出部、またはゲートのバリを含まない。
モールドのバリ、突出部、またはゲートのバリは、各サイドで0.152mm(0.006")を超えないこと
 4. 寸法には、リード間のバリまたは突出部を含まない。
リード間のバリまたは突出部は、各サイドで0.152mm(0.006")を超えないこと
 5. リードの平坦度(整形後のリードの底面)は最大0.102mm(0.004")であること
 6. 露出パッドの寸法にはモールドのバリを含む。露出パッド上のモールドのバリは、各サイドで0.254mm(0.010インチ)を超えないこと

代表的なアプリケーション

デバイスの並列接続



PINS NOT USED IN THIS CIRCUIT: PG, VIOC

関連製品

| 製品番号 | 説明 | 注釈 |
|--------|--|--|
| LT3094 | -20V、500mA、超低ノイズ、超高PSRR、負電圧のリニア電圧レギュレータ | ノイズ: 0.8µVRMS、PSRR: 74dB (1MHz時)、VIN = -1.8V ~ -20V、ドロップアウト電圧: 235mV、プログラマブルな電流制限およびパワーグッド、3mm × 3mm DFNおよびMSOPパッケージ |
| LT3045 | 20V、500mA、超低ノイズ、超高PSRRのリニア電圧レギュレータ | ノイズ: 0.8µVRMS、PSRR: 75dB (1MHz時)、VIN = 1.8V ~ 20V、ドロップアウト電圧: 260mV、3mm × 3mm DFNおよびMSOPパッケージ |
| LT3042 | 20V、200mA、超低ノイズ、超高PSRRのリニア電圧レギュレータ | ノイズ: 0.8µVRMS、PSRR: 79dB (1MHz時)、VIN = 1.8V ~ 20V、ドロップアウト電圧: 350mV、プログラマブルな電流制限およびパワーグッド、3mm × 3mm DFNおよびMSOPパッケージ |
| LT3090 | -36V、600mA、負電圧のリニア電圧レギュレータ、プログラマブル電流制限付き | ドロップアウト電圧: 300mV、低ノイズ: 18µVRMS、VIN: -1.5V ~ -36V、単一抵抗出力、DFN、MSOPパッケージ |
| LT3091 | -36V、1.5A、負電圧のリニア電圧レギュレータ | ドロップアウト電圧: 300mV、低ノイズ: 18µVRMS、VIN: -1.5V ~ -36V、単一抵抗出力、DFN、TSSOP、TO-220、DD-Pakパッケージ |
| LT1175 | 500mA、負電圧のマイクロパワー低ドロップアウト・レギュレータ | ドロップアウト電圧: 500mV、VIN = -4.5V ~ -20V、N8、S8、DD-PAK、TO-220、SOT-223パッケージ |
| LT1964 | 200mA、負電圧の低ノイズ、低ドロップアウト・レギュレータ | ドロップアウト電圧: 340mV、低ノイズ: 30µVRMS、VIN = -1.9V ~ -20V、DFNおよびSOT-23パッケージ |
| LT3015 | 1.5A、高速過渡応答、負電圧のLDOレギュレータ | ドロップアウト電圧: 310mV、低ノイズ: 60µVRMS、VIN = -2.3V ~ -30V、DFN、MSOP、TO-220、DD-PAKパッケージ |
| LT3080 | 1.1A、並列接続可能、低ノイズ、低ドロップアウトのリニア電圧レギュレータ | ドロップアウト電圧: 350mV (2電源動作)、低ノイズ: 40µVRMS、VIN: 1.2V ~ 36V、単一抵抗出力、DFN、MSOP、TO-220、DD、SOT-223パッケージ |
| LT3085 | 500mA、並列接続可能、低ノイズ、低ドロップアウトのリニア電圧レギュレータ | ドロップアウト電圧: 275mV (2電源動作)、低ノイズ: 40µVRMS、VIN: 1.2V ~ 36V、単一抵抗出力、DFN、MSOPパッケージ |