

特長

小型 20 ピン QSOP パッケージを採用
アイソレーション定格: 1000 V rms

安全性と規制の認定 (申請中)

UL 認定(申請中)

1,000 V rms、1 分間の UL 1577 規格に準拠

低消費電力動作

3.3 V 動作

0 Mbps~1 Mbps でチャンネルあたり最大 1.6 mA

25 Mbps でチャンネルあたり最大 7.8 mA

5 V 動作

0 Mbps~1 Mbps でチャンネルあたり最大 2.2 mA

25 Mbps でチャンネルあたり最大 11.2 mA

双方向通信

最大データレート: 25 Mbps (NRZ)

3 V/5 V のレベル変換

高温動作: 105°C

高い同相モード・トランジェント耐性: 15 kV/μs 以上

アプリケーション

汎用のマルチチャンネル・アイソレーション

SPI インターフェース/データ・コンバータのアイソレーション

RS-232/RS-422/RS-485 トランシーバ

工業用フィールド・バスのアイソレーション

概要

ADuM7640/ADuM7641/ADuM7642/ADuM7643¹ は、アナログ・デバイセズの iCoupler® 技術を採用した 6 チャンネルのデジタル・アイソレータです。これらの 1 kV デジタル・アイソレーション・デバイスは、小型の 20 ピン QSOP パッケージを採用し、スペース削減の他に、機能的なアイソレーションのみを必要とする場合には 2.5 kV または 5 kV のアイソレータ・ソリューションより低価格を提供します。

このファミリーのアイソレータは、アナログ・デバイセズの他の多くのアイソレータと同様に、消費電力が非常に小さく、他のデジタル・アイソレータに比べて 1/10~1/6 の消費電力で済み、両側の電源電圧範囲は 3.0 V ~ 5.5 V です。ADuM7640/ADuM7641/ADuM7642/ADuM7643 は低消費電力ですが、パルス幅歪みが小さく(C グレードで 6 ns 以下)デバイス外部ノイズから保護するチャンネル間グリッチ・フィルタを内蔵しています。1 Mbps または 25 Mbps の最大データレートで、4 通りのチャンネル方向組み合わせが可能です。すべての製品で、入力電源がないときのデフォルト出力状態はハイ・レベルになります。

機能ブロック図




図 1. ADuM7640




図 2. ADuM7641




図 3. ADuM7642




図 4. ADuM7643

¹ 米国特許 5,952,849; 6,873,065; 7,075,329 で保護されています。その他の特許は申請中です。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許その他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

目次

特長.....	1	絶対最大定格.....	10
アプリケーション.....	1	ESD の注意.....	10
概要.....	1	ピン配置およびピン機能説明.....	11
機能ブロック図.....	1	代表的な性能特性.....	15
改訂履歴.....	2	アプリケーション情報.....	17
仕様.....	3	プリント回路ボードのレイアウト.....	17
電気的特性—5 V 動作.....	3	伝搬遅延に関するパラメータ.....	17
電気的特性—3.3 V 動作.....	5	DC の再現.....	17
電気的特性—ミックスド 5 V/3.3 V 動作.....	7	磁界耐性.....	18
電気的特性—ミックスド 3.3 V/5 V 動作.....	8	消費電力.....	19
パッケージ特性.....	9	絶縁寿命.....	19
適用規格.....	9	外形寸法.....	20
絶縁および安全性関連の仕様.....	9	オーダー・ガイド.....	20
推奨動作条件.....	9		

改訂履歴

9/12—Revision 0: Initial Version

仕様

電気的特性—5 V 動作

特に指定がない限り、すべての typ 仕様は $T_A = 25^\circ\text{C}$ および $V_{DD1} = V_{DD2} = 5\text{ V}$ で規定します。最小/最大仕様は、 $4.5\text{ V} \leq V_{DD1} \leq 5.5\text{ V}$ 、 $4.5\text{ V} \leq V_{DD2} \leq 5.5\text{ V}$ 、 $-40^\circ\text{C} \leq T_A \leq +105^\circ\text{C}$ の推奨動作範囲に適用されます。特に指定がない限り、スイッチング規定値は、 $C_L = 15\text{ pF}$ と CMOS 信号レベルでテストされます。

表 1.

Parameter	Symbol	A Grade			C Grade			Unit	Test Conditions/Comments
		Min	Typ	Max	Min	Typ	Max		
SWITCHING SPECIFICATIONS									
Pulse Width	PW	250			40			ns	Within PWD limit
Data Rate				1			25	Mbps	Within PWD limit
Propagation Delay	t_{PHL} , t_{PLH}			75	28	40	50	ns	50% input to 50% output
Pulse Width Distortion	PWD			25		2	6	ns	$ t_{PLH} - t_{PHL} $
Change vs. Temperature			5			3		ps/ $^\circ\text{C}$	
Propagation Delay Skew ¹	t_{PSK}			20			14	ns	
Channel Matching									
Codirectional ²	t_{PSKCD}			25		6	12	ns	
Opposing Directional ³	t_{PSKOD}			30		7	12	ns	
Jitter			2			2		ns	

¹ t_{PSK} は、 t_{PHL} または t_{PLH} におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

² 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。

³ 反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。

表 2.

Parameter	Symbol	1 Mbps—A and C Grades			25 Mbps—C Grade			Unit	Test Conditions/Comments
		Min	Typ	Max	Min	Typ	Max		
SUPPLY CURRENT									
ADuM7640	I_{DD1}		5.7	7.0		44	54	mA	No load
	I_{DD2}		4.4	5.9		11	13	mA	
ADuM7641	I_{DD1}		5.5	6.8		38	46	mA	
	I_{DD2}		4.6	5.7		15	19	mA	
ADuM7642	I_{DD1}		5.2	6.3		31	38	mA	
	I_{DD2}		4.8	6.0		19	24	mA	
ADuM7643	I_{DD1}		4.8	6.0		24	30	mA	
	I_{DD2}		5.0	6.3		22	29	mA	

表 3.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
DC SPECIFICATIONS						
Input Voltage Threshold						
Logic High	V_{IH}	$0.7 V_{DDx}$			V	
Logic Low	V_{IL}			$0.3 V_{DDx}$	V	
Output Voltages						
Logic High	V_{OH}	$V_{DDx} - 0.1$	5.0		V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
		$V_{DDx} - 0.4$	4.8		V	$I_{Ox} = -4 mA, V_{Ix} = V_{IxH}$
Logic Low	V_{OL}		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 mA, V_{Ix} = V_{IxL}$
Input Current per Channel	I_I	-10	+0.01	+10	μA	$0 V \leq V_{Ix} \leq V_{DDx}$
Supply Current per Channel						
Quiescent Supply Current						
Input	$I_{DDI(Q)}$		0.95	1.16	mA	
Output	$I_{DDO(Q)}$		0.73	0.98	mA	
Dynamic Supply Current						
Input	$I_{DDI(D)}$		0.26		mA/Mbps	
Output	$I_{DDO(D)}$		0.04		mA/Mbps	
AC SPECIFICATIONS						
Output Rise/Fall Time	t_R/t_F		2.0		ns	10% to 90%
Common-Mode Transient Immunity ¹	$ CM $	15	25		kV/ μs	$V_{Ix} = V_{DDx}, V_{CM} = 1000 V$, transient magnitude = 800 V
Refresh Rate	f_r		600		kHz	DC data inputs

¹ |CM|は、 $V_{OL} < 0.8 \times V_{DDLx}$ または $V_{OH} > 0.7 \times V_{DDLx}$ を維持している間に維持できる同相モード電圧の最大スルーレートです。同相モード電圧スルーレートは、立上がりおよび立下がりの両同相モード電圧エッジに適用されます。

電气的特性—3.3 V 動作

特に指定がない限り、すべての typ 仕様は $T_A = 25^\circ\text{C}$ および $V_{DD1} = V_{DD2} = 3.3\text{ V}$ で規定します。最小/最大仕様は、 $3.0\text{ V} \leq V_{DD1} \leq 3.6\text{ V}$ 、 $3.0\text{ V} \leq V_{DD2} \leq 3.6\text{ V}$ 、 $-40^\circ\text{C} \leq T_A \leq +105^\circ\text{C}$ の推奨動作範囲に適用されます。特に指定がない限り、スイッチング規定値は、 $C_L = 15\text{ pF}$ と CMOS 信号レベルでテストされます。

表 4.

Parameter	Symbol	A Grade			C Grade			Unit	Test Conditions/Comments
		Min	Typ	Max	Min	Typ	Max		
SWITCHING SPECIFICATIONS									
Pulse Width	PW	250			40			ns	Within PWD limit
Data Rate				1			25	Mbps	Within PWD limit
Propagation Delay	t_{PHL} , t_{PLH}			85	33	49	66	ns	50% input to 50% output
Pulse Width Distortion	PWD			25		2	6	ns	$ t_{PLH} - t_{PHL} $
Change vs. Temperature			5			3		ps/°C	
Propagation Delay Skew ¹	t_{PSK}			20			14	ns	
Channel Matching									
Codirectional ²	t_{PSKCD}			25		6	12	ns	
Opposing Directional ³	t_{PSKOD}			30		6	15	ns	
Jitter			2			2		ns	

¹ t_{PSK} は、 t_{PHL} または t_{PLH} におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

² 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。

³ 反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。

表 5.

Parameter	Symbol	1 Mbps—A and C Grades			25 Mbps—C Grade			Unit	Test Conditions/Comments
		Min	Typ	Max	Min	Typ	Max		
SUPPLY CURRENT									
ADuM7640	I_{DD1}		4.1	5.2		32	38	mA	No load
	I_{DD2}		3.3	4.3		7.2	8.7	mA	
ADuM7641	I_{DD1}		3.9	4.9		27	33	mA	
	I_{DD2}		3.4	4.2		11	13	mA	
ADuM7642	I_{DD1}		3.7	4.7		23	27	mA	
	I_{DD2}		3.5	4.4		14	16	mA	
ADuM7643	I_{DD1}		3.5	4.4		18	21	mA	
	I_{DD2}		3.6	4.5		16	20	mA	

表 6.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
DC SPECIFICATIONS						
Input Voltage Threshold						
Logic High	V_{IH}	$0.7 V_{DDx}$			V	
Logic Low	V_{IL}			$0.3 V_{DDx}$	V	
Output Voltages						
Logic High	V_{OH}	$V_{DDx} - 0.2$	3.3		V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
		$V_{DDx} - 0.5$	3.1		V	$I_{Ox} = -4 mA, V_{Ix} = V_{IxH}$
Logic Low	V_{OL}		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 mA, V_{Ix} = V_{IxL}$
Input Current per Channel	I_I	-10	+0.01	+10	μA	$0 V \leq V_{Ix} \leq V_{DDx}$
Supply Current per Channel						
Quiescent Supply Current						
Input	$I_{DDI(Q)}$		0.68	0.87	mA	
Output	$I_{DDO(Q)}$		0.55	0.72	mA	
Dynamic Supply Current						
Input	$I_{DDI(D)}$		0.19		mA/Mbps	
Output	$I_{DDO(D)}$		0.03		mA/Mbps	
AC SPECIFICATIONS						
Output Rise/Fall Time	t_R/t_F		2.8		ns	10% to 90%
Common-Mode Transient Immunity ¹	$ CM $	15	20		kV/ μs	$V_{Ix} = V_{DDx}, V_{CM} = 1000 V,$ transient magnitude = 800 V
Refresh Rate	f_r		550		kHz	DC data inputs

¹ |CM|は、 $V_{OL} < 0.8 \times V_{DDLx}$ または $V_{OH} > 0.7 \times V_{DDIx}$ を維持している間に維持できる同相モード電圧の最大スルーレートです。同相モード電圧スルーレートは、立上がりおよび立下がりの両同相モード電圧エッジに適用されます。

電気的特性—ミックスド 5 V/3.3 V 動作

特に指定がない限り、すべての typ 仕様は $T_A = 25^\circ\text{C}$ 、 $V_{DD1} = 5\text{ V}$ 、 $V_{DD2} = 3.3\text{ V}$ で規定します。最小/最大仕様は、 $4.5\text{ V} \leq V_{DD1} \leq 5.5\text{ V}$ 、 $3.0\text{ V} \leq V_{DD2} \leq 3.6\text{ V}$ 、 $-40^\circ\text{C} \leq T_A \leq +105^\circ\text{C}$ の推奨動作範囲に適用されます。特に指定がない限り、スイッチング規定値は、 $C_L = 15\text{ pF}$ と CMOS 信号レベルでテストされます。

表 7.

Parameter	Symbol	A Grade			C Grade			Unit	Test Conditions/Comments
		Min	Typ	Max	Min	Typ	Max		
SWITCHING SPECIFICATIONS									
Pulse Width	PW	250			40			ns	Within PWD limit
Data Rate			1			25		Mbps	Within PWD limit
Propagation Delay	t_{PHL} , t_{PLH}		80		30	42	58	ns	50% input to 50% output
Pulse Width Distortion	PWD		25			2	6	ns	$ t_{PLH} - t_{PHL} $
Change vs. Temperature			5			3		ps/°C	
Propagation Delay Skew ¹	t_{PSK}		20				14	ns	
Channel Matching									
Codirectional ²	t_{PSKCD}		25			5	15	ns	
Opposing Directional ³	t_{PSKOD}		30			8	15	ns	
Jitter			2			2		ns	

¹ t_{PSK} は、 t_{PHL} または t_{PLH} におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

² 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。

³ 反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。

表 8.

Parameter	Symbol	1 Mbps—A, C Grades			25 Mbps—C Grade			Unit	Test Conditions/Comments
		Min	Typ	Max	Min	Typ	Max		
SUPPLY CURRENT									
ADuM7640	I_{DD1}		5.7	7.0		44	54	mA	No load
	I_{DD2}		3.3	4.1		7.5	8.7	mA	
ADuM7641	I_{DD1}		5.4	6.8		38	46	mA	
	I_{DD2}		3.4	4.0		11	13	mA	
ADuM7642	I_{DD1}		5.1	6.3		31	38	mA	
	I_{DD2}		3.5	4.3		14	16	mA	
ADuM7643	I_{DD1}		4.8	6.0		24	30	mA	
	I_{DD2}		3.6	4.3		16	20	mA	

表 9.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
DC SPECIFICATIONS						
Input Voltage Threshold						
Logic High	V_{IH}	0.7 V_{DDx}			V	
Logic Low	V_{IL}			0.3 V_{DDx}	V	
Output Voltages						
Logic High	V_{OH}	$V_{DDx} - 0.1$	V_{DDx}		V	$I_{Ox} = -20\ \mu\text{A}$, $V_{Ix} = V_{IxH}$
		$V_{DDx} - 0.5$	$V_{DDx} - 0.2$		V	$I_{Ox} = -4\ \text{mA}$, $V_{Ix} = V_{IxH}$
Logic Low	V_{OL}		0.0	0.1	V	$I_{Ox} = 20\ \mu\text{A}$, $V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4\ \text{mA}$, $V_{Ix} = V_{IxL}$
Input Current per Channel	I_I	-10	+0.01	+10	μA	$0\ \text{V} \leq V_{Ix} \leq V_{DDx}$
AC SPECIFICATIONS						
Output Rise/Fall Time	t_R/t_F		2.5		ns	10% to 90%
Common-Mode Transient Immunity ¹	$ CM $	15	20		kV/ μs	$V_{Ix} = V_{DDx}$, $V_{CM} = 1000\ \text{V}$, transient magnitude = 800 V
Refresh Rate	f_r		600		kHz	DC data inputs

¹ $|CM|$ は、 $V_{OL} < 0.8 \times V_{DDLx}$ または $V_{OH} > 0.7 \times V_{DDIx}$ を維持している間に維持できる同相モード電圧の最大スルーレートです。同相モード電圧スルーレートは、立上がりとし下がりの両同相モード電圧エッジに適用されます。

電気的特性—ミックスド 3.3 V/5 V 動作

特に指定がない限り、すべての typ 仕様は $T_A = 25^\circ\text{C}$ 、 $V_{DD1} = 3.3\text{ V}$ 、 $V_{DD2} = 5\text{ V}$ で規定します。最小/最大仕様は、 $3.0\text{ V} \leq V_{DD1} \leq 3.6\text{ V}$ 、 $4.5\text{ V} \leq V_{DD2} \leq 5.5\text{ V}$ 、 $-40^\circ\text{C} \leq T_A \leq +105^\circ\text{C}$ の推奨動作範囲に適用されます。特に指定がない限り、スイッチング規定値は、 $C_L = 15\text{ pF}$ と CMOS 信号レベルでテストされます。

表 10.

Parameter	Symbol	A Grade			C Grade			Unit	Test Conditions/Comments
		Min	Typ	Max	Min	Typ	Max		
SWITCHING SPECIFICATIONS									
Pulse Width	PW	250			40			ns	Within PWD limit
Data Rate			1			25		Mbps	Within PWD limit
Propagation Delay	t_{PHL} , t_{PLH}		80		29	46	60	ns	50% input to 50% output
Pulse Width Distortion	PWD		25		2	6		ns	$ t_{PLH} - t_{PHL} $
Change vs. Temperature			5			3		ps/°C	
Propagation Delay Skew ¹	t_{PSK}		20			14		ns	
Channel Matching									
Codirectional ²	t_{PSKCD}		25		6	13		ns	
Opposing Directional ³	t_{PSKOD}		30		9	18		ns	
Jitter			2		2			ns	

¹ t_{PSK} は、 t_{PHL} または t_{PLH} におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

² 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。

³ 反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。

表 11.

Parameter	Symbol	1 Mbps—A, C Grades			25 Mbps—C Grade			Unit	Test Conditions/Comments
		Min	Typ	Max	Min	Typ	Max		
SUPPLY CURRENT									
ADuM7640	I_{DD1}	4.1	4.9		32	38		mA	No load
	I_{DD2}	4.5	5.9		11	13		mA	
ADuM7641	I_{DD1}	3.9	4.7		27	33		mA	
	I_{DD2}	4.6	5.7		15	19		mA	
ADuM7642	I_{DD1}	3.7	4.4		23	27		mA	
	I_{DD2}	4.8	6.0		19	24		mA	
ADuM7643	I_{DD1}	3.5	4.2		18	21		mA	
	I_{DD2}	5.0	6.2		22	29		mA	

表 12.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
DC SPECIFICATIONS						
Input Voltage Threshold						
Logic High	V_{IH}	$0.7 V_{DDx}$			V	
Logic Low	V_{IL}			$0.3 V_{DDx}$	V	
Output Voltages						
Logic High	V_{OH}	$V_{DDx} - 0.1$	V_{DDx}		V	$I_{Ox} = -20\ \mu\text{A}$, $V_{Ix} = V_{IxH}$
		$V_{DDx} - 0.5$	$V_{DDx} - 0.2$		V	$I_{Ox} = -4\ \text{mA}$, $V_{Ix} = V_{IxH}$
Logic Low	V_{OL}		0.0	0.1	V	$I_{Ox} = 20\ \mu\text{A}$, $V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4\ \text{mA}$, $V_{Ix} = V_{IxL}$
Input Current per Channel	I_I	-10	+0.01	+10	μA	$0\text{ V} \leq V_{Ix} \leq V_{DDx}$
AC SPECIFICATIONS						
Output Rise/Fall Time	t_r/t_f		2.5		ns	10% to 90%
Common-Mode Transient Immunity ¹	$ CM $	15	20		kV/ μs	$V_{Ix} = V_{DDx}$, $V_{CM} = 1000\text{ V}$, transient magnitude = 800 V
Refresh Rate	f_r		550		kHz	DC data inputs

¹ $|CM|$ は、 $V_{OL} < 0.8 \times V_{DDLx}$ または $V_{OH} > 0.7 \times V_{DDIx}$ を維持している間に維持できる同相モード電圧の最大スルーレートです。同相モード電圧スルーレートは、立上がりとし下がりの両同相モード電圧エッジに適用されます。

パッケージ特性

表 13.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
Resistance (Input to Output) ¹	R _{I-O}		10 ¹³		Ω	f = 1 MHz
Capacitance (Input to Output) ¹	C _{I-O}		2		pF	
Input Capacitance ²	C _I		4.0		pF	
IC Junction-to-Ambient Thermal Resistance	θ _{JA}		76		°C/W	Thermocouple located at center of package underside

¹ デバイスは 2 端子デバイスと見なします。すなわち、ピン 1～ピン 10 を相互に接続し、ピン 11～ピン 20 を相互に接続します。

² 入力容量は任意の入力データ・ピンとグラウンド間。

適用規格

ADuM7640/ADuM7641/ADuM7642/ADuM7643 は、表 14 に記載する組織の認定を受けています。特定のクロスアイソレーション波形と絶縁レベルに対する推奨最大動作電圧については、表 18 と絶縁寿命のセクションを参照してください。

表 14.

UL (Pending)

Recognized Under UL 1577 Component Recognition Program¹

Single Protection, 1000 V rms Isolation Voltage

File E274400

¹ UL1577 に従い、絶縁テスト電圧 1,200 V rms 以上を 1 秒間加えて各 ADuM7640/ADuM7641/ADuM7642/ADuM7643 を確認テストします(リーク電流検出規定値 = 5μA)。

絶縁および安全性関連の仕様

表 15.

Parameter	Symbol	Value	Unit	Test Conditions/Comments
Rated Dielectric Insulation Voltage		1000	V rms	1 minute duration
Minimum External Air Gap (Clearance)	L(I01)	3.8	mm min	Measured from input terminals to output terminals, shortest distance through air
Minimum External Tracking (Creepage)	L(I02)	2.8	mm min	Measured from input terminals to output terminals, shortest distance path along body
Minimum Internal Gap (Internal Clearance)		2.6	μm min	Insulation distance through insulation
Tracking Resistance (Comparative Tracking Index)	CTI	>400	V	DIN IEC 112/VDE 0303 Part 1
Isolation Group		II		Material Group (DIN VDE 0110, 1/89, Table 1)




図 5. 温度ディレーティング・カーブ、DIN V VDE V 0884-10 による安全な規定値のケース温度に対する依存性

推奨動作条件

表 16.

Parameter	Symbol	Min	Max	Unit
Operating Temperature	T _A	-40	+105	°C
Supply Voltages ¹	V _{DD1} , V _{DD2}	3.0	5.5	V
Input Signal Rise and Fall Times			1.0	ms

¹ すべての電圧はそれぞれのグラウンドを基準とします。外部磁界耐性については、DC 再現エラー! ブックマーク名が指定されていません。のセクションを参照してください。

絶対最大定格

特に指定のない限り、 $T_A = 25^\circ\text{C}$ 。

表 17.

Parameter	Rating
Storage Temperature (T_{ST}) Range	-65°C to $+150^\circ\text{C}$
Ambient Operating Temperature (T_A)	-40°C to $+105^\circ\text{C}$
Supply Voltages (V_{DD1} , V_{DD2})	-0.5 V to $+7.0\text{ V}$
Input Voltages (V_{IA} , V_{IB} , V_{IC} , V_{ID} , V_{IE} , V_{IF}) ^{1,2}	-0.5 V to $V_{DD1} + 0.5\text{ V}$
Output Voltages (V_{OA} , V_{OB} , V_{OC} , V_{OD} , V_{OE} , V_{OF}) ^{1,2}	-0.5 V to $V_{DD0} + 0.5\text{ V}$
Average Output Current per Pin ³	
Side 1 (I_{O1})	-10 mA to $+10\text{ mA}$
Side 2 (I_{O2})	-10 mA to $+10\text{ mA}$
Common-Mode Transients ³	$-100\text{ kV}/\mu\text{s}$ to $+100\text{ kV}/\mu\text{s}$

¹ V_{DD1} と V_{DD0} は、それぞれチャンネルの入力側と出力側の電源電圧を表します。プリント回路ボードのレイアウトのセクションを参照してください。

² 種々の温度に対する最大定格電流値については図 5 を参照してください。

³ 絶縁障壁にまたがる同相モードを表します。絶対最大定格を超える同相モード過渡電圧は、ラッチアップまたは永久故障の原因になります。

表 18.最大連続動作電圧¹

Parameter	Max	Unit	Constraint
AC Voltage, Bipolar Waveform	420	V peak	50-year minimum lifetime
AC Voltage, Unipolar Waveform			
Basic Insulation	420	V peak	50-year minimum lifetime
DC Voltage			
Basic Insulation	420	V peak	50-year minimum lifetime

¹ アイソレーション障壁に加わる連続電圧の大きさを意味します。詳細については、絶縁寿命のセクションを参照してください。

表 19.真理値表(正論理)

V_{IX} Input ¹	V_{DD1} State ²	V_{DD0} State ³	V_{OX} Output ¹	Description
H	Powered	Powered	H	Normal operation; data is high.
L	Powered	Powered	L	Normal operation; data is low.
X	Unpowered	Powered	H	Input unpowered. Output pins are in the default high state. Outputs return to input state within $1.6\ \mu\text{s}$ of V_{DD1} power restoration. See the pin function descriptions (Table 20 through Table 23) for more information.
X	Powered	Unpowered	Z	Output unpowered. Output pins are in high impedance state. Outputs return to input state within $1.6\ \mu\text{s}$ of V_{DD0} power restoration. See the pin function descriptions (Table 20 through Table 23) for more information.

¹ V_{IX} と V_{OX} は、それぞれチャンネル(A、B、C、D、E、F)の入力信号と出力信号を表します。

² V_{DD1} は、与えられたチャンネル(A、B、C、D、E、F)の入力側の電源電圧を表します。

³ V_{DD0} は、与えられたチャンネル(A、B、C、D、E、F)の出力側の電源電圧を表します。


上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

ESD の注意



ESD (静電放電) の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能説明



*PIN 2 AND PIN 10 ARE INTERNALLY CONNECTED. CONNECTING BOTH PINS TO PCB SIDE 1 GROUND IS RECOMMENDED. PIN 11 AND PIN 19 ARE INTERNALLY CONNECTED. CONNECTING BOTH PINS TO PCB SIDE 2 GROUND IS RECOMMENDED.


1044B-006

図 6.ADuM7640 のピン配置

表 20.ADuM7640 のピン機能説明

ピン番号	記号	説明
1	V _{DD1A}	アイソレータ・サイド1の電源電圧A、3.0 V～5.5 V。ピン1は外部でピン7へ接続する必要があります。V _{DD1A} (ピン1)とGND ₁ (ピン2)の間に0.01 μF～0.1 μFのコンデンサを接続してください。
2	GND ₁	アイソレータ・サイド1のグラウンド基準。ピン2とピン10は内部で接続されており、両ピンをPCBのグラウンド・プレーンへ接続することが推奨されます。
3	V _{IA}	ロジック入力A。
4	V _{IB}	ロジック入力B。
5	V _{IC}	ロジック入力C。
6	V _{ID}	ロジック入力D。
7	V _{DD1B}	アイソレータ・サイド1の電源電圧B、3.0 V～5.5 V。ピン7は外部でピン1へ接続する必要があります。V _{DD1B} (ピン7)とGND ₁ (ピン10)の間に0.01 μF～0.1 μFのコンデンサを接続してください。
8	V _{IE}	ロジック入力E。
9	V _{IF}	ロジック入力F。
10	GND ₁	アイソレータ・サイド1のグラウンド基準。ピン2とピン10は内部で接続されており、両ピンをPCBのグラウンド・プレーンへ接続することが推奨されます。
11	GND ₂	アイソレータ・サイド2のグラウンド基準。ピン11とピン19は内部で接続されており、両ピンをPCBのグラウンド・プレーンへ接続することが推奨されます。
12	V _{OF}	ロジック出力F。
13	V _{OE}	ロジック出力E。
14	V _{DD2B}	アイソレータ・サイド2の電源電圧B、3.0 V～5.5 V。ピン14は外部でピン20へ接続する必要があります。V _{DD2B} (ピン14)とGND ₂ (ピン11)の間に0.01 μF～0.1 μFのコンデンサを接続してください。
15	V _{OD}	ロジック出力D。
16	V _{OC}	ロジック出力C。
17	V _{OB}	ロジック出力B。
18	V _{OA}	ロジック出力A。
19	GND ₂	アイソレータ・サイド2のグラウンド基準。ピン11とピン19は内部で接続されており、両ピンをPCBのグラウンド・プレーンへ接続することが推奨されます。
20	V _{DD2A}	アイソレータ・サイド2の電源電圧A、3.0 V～5.5 V。ピン20は外部でピン14へ接続する必要があります。V _{DD2A} (ピン20)とGND ₂ (ピン19)の間に0.01 μF～0.1 μFのコンデンサを接続してください。

特定のレイアウトのガイドラインについては [AN-1109](#) アプリケーション・ノートを参照してください。



*PIN 2 AND PIN 10 ARE INTERNALLY CONNECTED. CONNECTING BOTH PINS TO PCB SIDE 1 GROUND IS RECOMMENDED. PIN 11 AND PIN 19 ARE INTERNALLY CONNECTED. CONNECTING BOTH PINS TO PCB SIDE 2 GROUND IS RECOMMENDED.


10448-007

図 7.ADuM7641 のピン配置

表 21.ADuM7641 のピン機能説明

ピン番号	記号	説明
1	V _{DD1A}	アイソレータ・サイド1の電源電圧 A、3.0 V～5.5 V。ピン1は外部でピン7へ接続する必要があります。V _{DD1A} (ピン1)と GND ₁ (ピン2)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
2	GND ₁	アイソレータ・サイド1のグラウンド基準。ピン2とピン10は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
3	V _{IA}	ロジック入力 A。
4	V _{IB}	ロジック入力 B。
5	V _{IC}	ロジック入力 C。
6	V _{ID}	ロジック入力 D。
7	V _{DD1B}	アイソレータ・サイド1の電源電圧 B、3.0 V～5.5 V。ピン7は外部でピン1へ接続する必要があります。V _{DD1B} (ピン7)と GND ₁ (ピン10)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
8	V _{OE}	ロジック出力 E。
9	V _{IF}	ロジック入力 F。
10	GND ₁	アイソレータ・サイド1のグラウンド基準。ピン2とピン10は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
11	GND ₂	アイソレータ・サイド2のグラウンド基準。ピン11とピン19は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
12	V _{OF}	ロジック出力 F。
13	V _{IE}	ロジック入力 E。
14	V _{DD2B}	アイソレータ・サイド2の電源電圧 B、3.0 V～5.5 V。ピン14は外部でピン20へ接続する必要があります。V _{DD2B} (ピン14)と GND ₂ (ピン11)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
15	V _{OD}	ロジック出力 D。
16	V _{OC}	ロジック出力 C。
17	V _{OB}	ロジック出力 B。
18	V _{OA}	ロジック出力 A。
19	GND ₂	アイソレータ・サイド2のグラウンド基準。ピン11とピン19は内部で接続されています。両ピンを PCB グラウンド・プレーンへ接続することが推奨されます。
20	V _{DD2A}	アイソレータ・サイド2の電源電圧 A、3.0 V～5.5 V。ピン20は外部でピン14へ接続する必要があります。V _{DD2A} (ピン20)と GND ₂ (ピン19)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。

特定のレイアウトのガイドラインについては [AN-1109](#) アプリケーション・ノートを参照してください。



*PIN 2 AND PIN 10 ARE INTERNALLY CONNECTED. CONNECTING BOTH PINS TO PCB SIDE 1 GROUND IS RECOMMENDED. PIN 11 AND PIN 19 ARE INTERNALLY CONNECTED. CONNECTING BOTH PINS TO PCB SIDE 2 GROUND IS RECOMMENDED.


10448-008

図 8.ADuM7642 のピン配置

表 22.ADuM7642 のピン機能説明

ピン番号	記号	説明
1	V _{DD1A}	アイソレータ・サイド1の電源電圧 A、3.0 V～5.5 V。ピン1は外部でピン7へ接続する必要があります。V _{DD1A} (ピン1)と GND ₁ (ピン2)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
2	GND ₁	アイソレータ・サイド1のグラウンド基準。ピン2とピン10は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
3	V _{IA}	ロジック入力 A。
4	V _{IB}	ロジック入力 B。
5	V _{IC}	ロジック入力 C。
6	V _{OD}	ロジック出力 D。
7	V _{DD1B}	アイソレータ・サイド1の電源電圧 B、3.0 V～5.5 V。ピン7は外部でピン1へ接続する必要があります。V _{DD1B} (ピン7)と GND ₁ (ピン10)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
8	V _{OE}	ロジック出力 E。
9	V _{IF}	ロジック入力 F。
10	GND ₁	アイソレータ・サイド1のグラウンド基準。ピン2とピン10は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
11	GND ₂	アイソレータ・サイド2のグラウンド基準。ピン11とピン19は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
12	V _{OF}	ロジック出力 F。
13	V _{IE}	ロジック入力 E。
14	V _{DD2B}	アイソレータ・サイド2の電源電圧 B、3.0 V～5.5 V。ピン14は外部でピン20へ接続する必要があります。V _{DD2B} (ピン14)と GND ₂ (ピン11)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
15	V _{ID}	ロジック入力 D。
16	V _{OC}	ロジック出力 C。
17	V _{OB}	ロジック出力 B。
18	V _{OA}	ロジック出力 A。
19	GND ₂	アイソレータ・サイド2のグラウンド基準。ピン11とピン19は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
20	V _{DD2A}	アイソレータ・サイド2の電源電圧 A、3.0 V～5.5 V。ピン20は外部でピン14へ接続する必要があります。V _{DD2A} (ピン20)と GND ₂ (ピン19)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。

特定のレイアウトのガイドラインについては [AN-1109](#) アプリケーション・ノートを参照してください。



*PIN 2 AND PIN 10 ARE INTERNALLY CONNECTED. CONNECTING BOTH PINS TO PCB SIDE 1 GROUND IS RECOMMENDED. PIN 11 AND PIN 19 ARE INTERNALLY CONNECTED. CONNECTING BOTH PINS TO PCB SIDE 2 GROUND IS RECOMMENDED.

10448-009

図 9.ADuM7643 のピン配置

表 23.ADuM7643 のピン機能説明

ピン番号	記号	説明
1	V _{DD1A}	アイソレータ・サイド1の電源電圧 A、3.0 V～5.5 V。ピン1は外部でピン7へ接続する必要があります。V _{DD1A} (ピン1)と GND ₁ (ピン2)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
2	GND ₁	アイソレータ・サイド1のグラウンド基準。ピン2とピン10は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
3	V _{IA}	ロジック入力 A。
4	V _{IB}	ロジック入力 B。
5	V _{OC}	ロジック出力 C。
6	V _{OD}	ロジック出力 D。
7	V _{DD1B}	アイソレータ・サイド1の電源電圧 B、3.0 V～5.5 V。ピン7は外部でピン1へ接続する必要があります。V _{DD1B} (ピン7)と GND ₁ (ピン10)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
8	V _{OE}	ロジック出力 E。
9	V _{IF}	ロジック入力 F。
10	GND ₁	アイソレータ・サイド1のグラウンド基準。ピン2とピン10は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
11	GND ₂	アイソレータ・サイド2のグラウンド基準。ピン11とピン19は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
12	V _{OF}	ロジック出力 F。
13	V _{IE}	ロジック入力 E。
14	V _{DD2B}	アイソレータ・サイド2の電源電圧 B、3.0 V～5.5 V。ピン14は外部でピン20へ接続する必要があります。V _{DD2B} (ピン14)と GND ₂ (ピン11)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。
15	V _{ID}	ロジック入力 D。
16	V _{IC}	ロジック入力 C。
17	V _{OB}	ロジック出力 B。
18	V _{OA}	ロジック出力 A。
19	GND ₂	アイソレータ・サイド2のグラウンド基準。ピン11とピン19は内部で接続されており、両ピンを PCB のグラウンド・プレーンへ接続することが推奨されます。
20	V _{DD2A}	アイソレータ・サイド2の電源電圧 A、3.0 V～5.5 V。ピン20は外部でピン14へ接続する必要があります。V _{DD2A} (ピン20)と GND ₂ (ピン19)の間に 0.01 μF～0.1 μF のコンデンサを接続してください。

特定のレイアウトのガイドラインについては [AN-1109](#) アプリケーション・ノートを参照してください。

代表的な性能特性




図 10. 5 V および 3.3 V 動作でのデータレート対入力チャンネルあたりの電源電流




図 13. 5 V および 3.3 V 動作でのデータレート対 ADuM7640 V_{DD1} 電源電流




図 11. 5 V および 3.3 V 動作でのデータレート対出力チャンネルあたりの電源電流(出力無負荷)




図 14. 5 V および 3.3 V 動作でのデータレート対 ADuM7640 V_{DD2} 電源電流




図 12. 5 V および 3.3 V 動作でのデータレート対出力チャンネルあたりの電源電流(15 pF 出力負荷)




図 15. 5 V および 3.3 V 動作でのデータレート対 ADuM7641 V_{DD1} 電源電流




図 16. 5 V および 3.3 V 動作でのデータレート対 ADuM7641 V_{DD2} 電源電流




図 18. 5 V および 3.3 V 動作でのデータレート対 ADuM7642 の V_{DD2} 電源電流




図 17. 5 V および 3.3 V 動作でのデータレート対 ADuM7642 の V_{DD1} 電源電流




図 19. 5 V および 3.3 V 動作でのデータレート対 ADuM7643 の V_{DD1} または V_{DD2} 電源電流

アプリケーション情報

プリント回路ボードのレイアウト

ADuM7640/ADuM7641/ADuM7642/ADuM7643 デジタル・アイソレータには、ロジック・インターフェース用の外付けインターフェース回路は不要です。入力電源ピンと出力電源ピンには電源バイパス・コンデンサを接続することが推奨されます(図 20 参照)。V_{DD1A} に対してはピン 1 とピン 2 の間に、V_{DD1B} に対してはピン 7 とピン 10 の間に、V_{DD2B} に対してはピン 11 とピン 14 の間に、V_{DD2A} に対してはピン 19 とピン 20 の間に、合計 4 個のバイパス・コンデンサをそれぞれ接続してください。V_{DD1A} 電源ピンと V_{DD1B} 電源ピンを接続し、さらに V_{DD2B} 電源ピンと V_{DD2A} 電源ピンを接続してください。コンデンサ値は、0.01 μ F ~ 0.1 μ F とする必要があります。コンデンサの両端と電源ピンとの間のパターン長は 20 mm 以下にする必要があります。




図 20. プリント回路ボードの推奨レイアウト

高い同相モード過渡電圧が発生するアプリケーションでは、アイソレーション障壁を通過するボード結合が最小になるようにすることが重要です。さらに、如何なる結合もデバイス側のすべてのピンで等しく発生するようにボード・レイアウトをデザインしてください。この注意を怠ると、ピン間で発生する電位差がデバイスの絶対最大定格を超えてしまい、ラッチアップまたは恒久的な損傷が発生することがあります。

ADuM7640/ADuM7641/ADuM7642/ADuM7643 は PCB を適切にデザインすると、CISPR 22 クラス A (および FCC クラス A) 放出規格を容易に満たすことができ、またシールドなし環境でさらに厳しい CISPR 22 クラス B (および FCC クラス B) 規格を満たすことができます。ボード・レイアウト問題や積層問題などの PCB 関連の EMI 軽減技術については AN-1109 を参照してください。

伝搬遅延に関するパラメータ

伝搬遅延時間は、ロジック信号がデバイスを通すのに要する時間を表すパラメータです。ハイ・レベルからロー・レベル変化の入出力間伝搬遅延は、ロー・レベルからハイ・レベル変化の伝搬遅延と異なることがあります。




図 21. 伝搬遅延パラメータ

パルス幅歪みとはこれら 2 つの遅延時間の間の最大の差を意味し、入力信号のタイミングが保存される精度を表します。

チャンネル間マッチングとは、1 つの ADuM7640/ADuM7641/ADuM7642/ADuM7643 デバイス内にある複数のチャンネル間の伝搬遅延差の最大値を意味します。

伝搬遅延スキューは、同じ条件で動作する複数の ADuM7640/ADuM7641/ADuM7642/ADuM7643 デバイス間での伝搬遅延差の最大値を表します。

DC の再現

アイソレータ入力での正および負のロジック変化により、狭いパルス(約 1 ns)がトランスを経由してデコーダに送られます。デコーダは双安定であるため、パルスによるセットまたはリセットにより入力ロジックの変化が表されます。約 1 μ s 以上入力にロジック変化がない場合、正常な入力状態を表す周期的なリフレッシュ・パルスのセットを送信して、出力での DC を正常に維持します。デコーダが約 5 μ s 間以上この内部パルスを受信しないと、入力側が電源オフであるか非動作状態にあると見なされ、ウォッチドッグ・タイマ回路によりアイソレータ出力が強制的にデフォルトのハイ・レベル状態にされます。

磁界耐性

ADuM7640/ADuM7641/ ADuM7642/ADuM7643 の磁界耐性は磁界の変化により決定されます。この磁界により、トランスの受信コイルに電圧が発生して、デコーダを誤ってセットまたはリセットさせてしまうほど大きくなる場合があります。この状態が発生する条件を以下の解析により求めます。ADuM7640/ADuM7641/ADuM7642/ADuM7643 の 3 V 動作は最も感度の高い動作モードであるため、この条件を調べます。

トランス出力でのパルスは 1.0 V 以上の振幅を持っています。デコーダは約 0.5 V の検出スレッシュホールドを持つので、誘導電圧に対しては 0.5 V の余裕を持っています。受信側コイルへの誘導電圧は次式で与えられます。

$$V = (-d\beta/dt) \sum \pi r_n^2; n = 1, 2, \dots, N$$

ここで、

β は磁束密度 (gauss)。

r_n は受信側コイル巻数 n 回目の半径 (cm)。

N は受信側コイルの合計巻数。

ADuM7640/ ADuM7641/ADuM7642/ADuM7643 受信側コイルの形状が与えられ、かつ誘導電圧がデコーダにおける 0.5 V 余裕の最大 50%であるという条件が与えられると、与えられた周波数での最大許容磁界を計算することができます。この結果を図 22 に示します。

前述の磁束密度値は、ADuM7640/ ADuM7641/ADuM7642/ADuM7643 トランスから与えられた距離だけ離れた特定の電流値に対応します。図 23 に、周波数の関数としての許容電流値を与えられた距離に対して示します。図 23 から読み取れるように、ADuM7640/ ADuM7641/ADuM7642/ADuM7643 の耐性は極めて高く、影響を受けるのは、高周波でかつ部品に非常に近い極めて大きな電流の場合に限られます。前の 1 MHz の例では、デバイス動作に影響を与えるためには、1.2 kA の電流を ADuM7640/ADuM7641/ ADuM7642/ADuM7643 から 5 mm の距離まで近づける必要があります。




図 23.様々な電流値と ADuM7640/ADuM7641/ADuM7642/ADuM7643 までの距離に対する最大許容電流

強い磁界と高周波が組合わさると、プリント回路ボードのパターンで形成されるループに十分大きな誤差電圧が誘導されて、後段回路のスレッシュホールドがトリガされてしまうことに注意が必要です。パターンのレイアウトでは、このようなことが発生しないように注意する必要があります。




図 22.最大許容外部磁束密度

例えば、磁界周波数= 1 MHz で、最大許容磁界= 0.5 Kgauss の場合、受信側コイルでの誘導電圧は 0.25 V になります。この電圧は検出スレッシュホールドの約 50%であるため、出力変化の誤動作はありません。同様に、仮にこのような条件が送信パルス内に存在しても(さらに最悪ケースの極性であっても)、受信パルスが 1.0 V 以上から 0.75V へ減少されるため、デコーダの検出スレッシュホールド 0.5 V に対してなお余裕を持っています。

消費電力

ADuM7640/ ADuM7641/ADuM7642/ADuM7643 アイソレータ内にあるチャンネルの電源電流は、電源電圧、チャンネルのデータレート、チャンネルの出力負荷の関数になっています。

各入力チャンネルに対して、電源電流は次式で与えられます。

$$I_{DD1} = I_{DD1(Q)} \quad f \leq 0.5 f_r$$

$$I_{DD1} = I_{DD1(D)} \times (2f - f_r) + I_{DD1(Q)} \quad f > 0.5 f_r$$

各出力チャンネルに対して、電源電流は次式で与えられます。

$$I_{DDO} = I_{DDO(Q)} \quad f \leq 0.5 f_r$$

$$I_{DDO} = (I_{DDO(D)} + (0.5 \times 10^{-3}) \times C_L \times V_{DDO}) \times (2f - f_r) + I_{DDO(Q)} \quad f > 0.5 f_r$$

ここで、

$I_{DD1(D)}$ と $I_{DDO(D)}$ は、それぞれチャンネル当たりの入力ダイナミック電源電流と出力ダイナミック電源電流です (mA/Mbps)。

$I_{DD1(Q)}$ と $I_{DDO(Q)}$ は、入力と出力の規定静止電源電流 (mA)。

f は入力ロジック信号周波数 (MHz) であり、入力データ・レートの 1/2 で、単位は Mbps。

f_r は入力ステージ・リフレッシュ・レート (Mbps)。

C_L は出力負荷容量 (pF)。

V_{DDO} = 出力電源電圧 (V)

V_{DD1} と V_{DD2} の電源電流を計算するために、 V_{DD1} と V_{DD2} に対応するチャンネルの各入力と各出力の電源電流を計算して合計します。図 10 と図 11 に、無負荷状態の出力に対して、データレートの関数としてのチャンネル当たりの電源電流を示します。

図 12 に、15 pF 負荷の出力に対して、データレートの関数としてのチャンネル当たりの電源電流を示します。図 13 ~ 図 17 に、ADuM7640/ ADuM7641/ADuM7642/ADuM7643 のチャンネル構成に対するデータレートの関数としての V_{DD1} と V_{DD2} の合計電源電流を示します。

絶縁寿命

すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブレイクダウンします。絶縁性能の低下率は、絶縁に加えられる電圧波形の特性に依存します。アナログ・デバイセズは、規制当局が行うテストの他に、広範囲なセットの評価を実施して ADuM7640/ADuM7641/ADuM7642/ ADuM7643 の絶縁構造の寿命を測定しています。

アナログ・デバイセズは、定格連続動作電圧より高い電圧レベルを使った加速寿命テストを実施しています。複数の動作条件に対する加速ファクタを求めました。これらのファクタを使うと、実際の動作電圧での故障までの時間を計算することができます。表 18 に、バイポーラ AC 動作条件での 50 年のサービス寿命に対するピーク電圧と最大動作電圧を示します。多くのケースで、実証された動作電圧は 50 年サービス寿命の電圧より高くなっています。これらの高い動作電圧での動作は、ケースによって絶縁寿命を短くすることがあります。

ADuM7640/ADuM7641/ ADuM7642/ADuM7643 の絶縁寿命は、アイソレーション障壁に加えられる電圧波形のタイプに依存します。iCoupler 絶縁構造の性能は、波形がバイポーラ AC、ユニポーラ AC、DC のいずれであるかに応じて、異なるレートで低下します。図 24、図 25、図 26 に、これらの様々なアイソレーション電圧波形を示します。

バイポーラ AC 電圧は最も厳しい環境です。AC バイポーラ条件での 50 年動作寿命の目標により、アナログ・デバイセズが推奨する最大動作電圧が決定されています。

ユニポーラ AC またはユニポーラ DC 電圧の場合、絶縁に加わるストレスは大幅に少なくなります。このために高い動作電圧での動作が可能になり、さらに 50 年のサービス寿命を実現することができます。表 18 に示す動作電圧は、ユニポーラ AC 電圧またはユニポーラ DC 電圧のケースに適合する場合、50 年最小寿命に適用することができます。図 25 または図 26 に適合しない絶縁電圧波形は、バイポーラ AC 波形として扱う必要があり、ピーク電圧は表 18 に示す 50 年寿命電圧値に制限する必要があります。

図 25 に示す電圧は、説明目的のためにのみ正弦波としています。すなわち、0 V とある規定値との間で変化する任意の電圧波形とすることができます。規定値は正または負となることができませんが、電圧は 0 V を通過することはできません。




図 24. バイポーラ AC 波形




図 25. ユニポーラ AC 波形





図 26. DC 波形

外形寸法



COMPLIANT TO JEDEC STANDARDS MO-137-AD
 CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS
 (IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR
 REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

08-19-2008-A

図 27.20 ピン・シュリンク・スモール・アウトライン・パッケージ [QSOP]
 (RQ-20)
 寸法表示:インチ(mm)

オーダー・ガイド

Model ¹	Number of Inputs, V _{DD1} Side	Number of Inputs, V _{DD2} Side	Maximum Data Rate	Maximum Propagation Delay, 5 V	Maximum Pulse Width Distortion	Temperature Range	Package Description	Package Option
ADuM7640ARQZ	6	0	1 Mbps	20 ns	75 ns	-40°C to +105°C	20-Lead QSOP	RQ-20
ADuM7640ARQZ-RL7	6	0	1 Mbps	20 ns	75 ns	-40°C to +105°C	20-Lead QSOP, 7" Tape and Reel	RQ-20
ADuM7640CRQZ	6	0	25 Mbps	14 ns	50 ns	-40°C to +105°C	20-Lead QSOP	RQ-20
ADuM7640CRQZ-RL7	6	0	25 Mbps	14 ns	50 ns	-40°C to +105°C	20-Lead QSOP, 7" Tape and Reel	RQ-20
ADuM7641ARQZ	5	1	1 Mbps	20 ns	75 ns	-40°C to +105°C	20-Lead QSOP	RQ-20
ADuM7641ARQZ-RL7	5	1	1 Mbps	20 ns	75 ns	-40°C to +105°C	20-Lead QSOP, 7" Tape and Reel	RQ-20
ADuM7641CRQZ	5	1	25 Mbps	14 ns	50 ns	-40°C to +105°C	20-Lead QSOP	RQ-20
ADuM7641CRQZ-RL7	5	1	25 Mbps	14 ns	50 ns	-40°C to +105°C	20-Lead QSOP, 7" Tape and Reel	RQ-20
ADuM7642ARQZ	4	2	1 Mbps	20 ns	75 ns	-40°C to +105°C	20-Lead QSOP	RQ-20
ADuM7642ARQZ-RL7	4	2	1 Mbps	20 ns	75 ns	-40°C to +105°C	20-Lead QSOP, 7" Tape and Reel	RQ-20
ADuM7642CRQZ	4	2	25 Mbps	14 ns	50 ns	-40°C to +105°C	20-Lead QSOP	RQ-20
ADuM7642CRQZ-RL7	4	2	25 Mbps	14 ns	50 ns	-40°C to +105°C	20-Lead QSOP, 7" Tape and Reel	RQ-20
ADuM7643ARQZ	3	3	1 Mbps	20 ns	75 ns	-40°C to +105°C	20-Lead QSOP	RQ-20
ADuM7643ARQZ-RL7	3	3	1 Mbps	20 ns	75 ns	-40°C to +105°C	20-Lead QSOP, 7" Tape and Reel	RQ-20
ADuM7643CRQZ	3	3	25 Mbps	14 ns	50 ns	-40°C to +105°C	20-Lead QSOP	RQ-20
ADuM7643CRQZ-RL7	3	3	25 Mbps	14 ns	50 ns	-40°C to +105°C	20-Lead QSOP, 7" Tape and Reel	RQ-20

¹ Z = RoHS 準拠製品。