



20 V、200 mA、低ノイズ、 CMOS LDO リニア・レギュレータ

データシート

ADP7118

特長

低ノイズ: 11 $\mu\text{V rms}$ (固定出力電圧に無関係)

$V_{\text{OUT}} \leq 5\text{ V}$ 、 $V_{\text{IN}} = 7\text{ V}$ での PSRR: 10 kHz で 88 dB、100 kHz で 68 dB、1 MHz で 50 dB

入力電圧範囲: 2.7 V~20 V

最大出力電流: 200 mA

初期精度: $\pm 0.8\%$

電源ライン、負荷、温度に対する精度

$\pm 1.1\%$ 、 $T_J = -40^\circ\text{C} \sim +85^\circ\text{C}$

$\pm 1.8\%$ 、 $T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$

低ドロップアウト電圧: 200 mV (typ) (200 mA 負荷、 $V_{\text{OUT}} = 5\text{ V}$)

ソフト・スタートがユーザー設定可能 (LFCSP と SOIC の場合)

低静止電流: $I_{\text{GND}} = 50\ \mu\text{A}$ (typ)、無負荷

低シャットダウン電流: $V_{\text{IN}} = 5\text{ V}$ で 1.8 μA 、 $V_{\text{IN}} = 20\text{ V}$ で 3.0 μA

2.2 μF の小型セラミック出力コンデンサで安定

固定出力電圧オプション: 1.8 V、2.5 V、3.3 V、5.0 V

1.2 V~5.0 V の 16 種類の標準電圧が使用可能

1.2 V~ $V_{\text{IN}} - V_{\text{DO}}$ の範囲で出力が調整可能、出力は初期設定電圧より上で調整可能

高精度イネーブルを装備

2 mm x 2 mm の 6 ピン LFCSP、8 ピン SOIC、5 ピン TSOT パッケージを採用

アプリケーション

ノイズに敏感なアプリケーションに対するレギュレーション

ADC 回路と DAC 回路、高精度アンプ、VCO V_{TUNE} 制御用の電源

通信およびインフラストラクチャ

医用および健康管理

工業用および計装機器

ADIsimPower ツールのサポート

概要

ADP7118 は 2.7 V~20 V で動作し、最大 200 mA の出力電流を持つ低ドロップアウト (LDO) CMOS リニア・レギュレータです。この高入力電圧の LDO は、20 V~1.2 V の電源電圧で動作する高性能アナログ回路とミックスド・シグナル回路に最適です。このデバイスは当社独自の最新アーキテクチャを採用し、高い電源変動除去比と低ノイズを提供し、小型の 2.2 μF セラミック出力コンデンサを使うだけで、優れたライン過渡応答と負荷過渡応答を実現します。ADP7118 レギュレータの出力ノイズは 11 $\mu\text{V rms}$ で、5 V 以下の固定オプション出力電圧に依存しません。

ADP7118 には 16 種類の固定出力電圧オプションがあります。標準在庫品の電圧範囲は、1.2 V (調整可能)、1.8 V、2.5 V、3.3 V、5.0 V です。特注品の電圧範囲は、1.5 V、1.85 V、2.0 V、2.2 V、2.75 V、2.8 V、2.85 V、3.8 V、4.2 V、4.6 V です。

代表的なアプリケーション回路




図 1. 5 V 固定出力電圧の ADP7118




図 2. 5 V 出力を 6 V に調整した ADP7118

各固定出力電圧は、外付け帰還分圧器を使って初期設定ポイントより上で調整することができます。これにより、ADP7118 は 1.2 V~ $V_{\text{IN}} - V_{\text{DO}}$ の出力電圧を高 PSRR と低ノイズで提供することができます。

LFCSP と SOIC パッケージでは、外付けコンデンサによるユーザー設定が可能なソフト・スタートを使用することができます。

ADP7118 は、6 ピンの 2 mm x 2 mm LFCSP パッケージを採用しているため、非常に小型なソリューションであるだけでなく、小型なフットプリントで 200 mA までの出力電流を必要とするアプリケーションに対して優れた熱性能も提供します。ADP7118 では、5 ピン TSOT または 8 ピン SOIC パッケージでも提供しています。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. A

©2014 Analog Devices, Inc. All rights reserved.

アナログ・デバイセズ株式会社

本 社 / 〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03 (5402) 8200
大阪営業所 / 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06 (6350) 6868

目次

特長.....	1	動作原理.....	13
アプリケーション.....	1	アプリケーション情報.....	14
代表的なアプリケーション回路.....	1	ADIsimPower 設計ツール.....	14
概要.....	1	コンデンサの選択.....	14
改訂履歴.....	2	プログラマブルな高精度イネーブル.....	15
仕様.....	3	ソフト・スタート.....	15
入力容量と出力容量の推奨仕様.....	4	調整可能モードでの ADP7118 のノイズ削減.....	16
絶対最大定格.....	5	電流制限および熱過負荷保護.....	16
熱データ.....	5	熱に対する考慮事項.....	17
熱抵抗.....	5	プリント回路ボード・レイアウトでの考慮事項.....	20
ESD の注意.....	5	外形寸法.....	22
ピン配置およびピン機能説明.....	6	オーダー・ガイド.....	23
代表的な性能特性.....	7		

改訂履歴

12/14—Rev. 0 to Rev. A

Changes to Figure 36 to Figure 41.....12

Changes to Figure 44.....14

9/14—Revision 0: Initial Version

仕様

特に指定がない限り、 $V_{IN} = V_{OUT} + 1\text{ V}$ または 2.7 V (いずれか大きい方)、 $V_{OUT} = 5\text{ V}$ 、 $EN = V_{IN}$ 、 $I_{OUT} = 10\text{ mA}$ 、 $C_{IN} = C_{OUT} = 2.2\text{ }\mu\text{F}$ 、 $C_{SS} = 0\text{ pF}$ 、typ 仕様では $T_A = 25^\circ\text{C}$ 、最小/最大仕様では $T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$ 。

表 1.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT VOLTAGE RANGE	V_{IN}		2.7		20	V
OPERATING SUPPLY CURRENT	I_{GND}	$I_{OUT} = 0\text{ }\mu\text{A}$ $I_{OUT} = 10\text{ mA}$ $I_{OUT} = 200\text{ mA}$		50 80 180	140 190 320	μA μA μA
SHUTDOWN CURRENT	I_{GND-SD}	$EN = GND$ $EN = GND, V_{IN} = 20\text{ V}$ $EN = GND$		1.8 3.0		μA μA μA
OUTPUT VOLTAGE ACCURACY Output Voltage Accuracy	V_{OUT}	$I_{OUT} = 10\text{ mA}, T_J = 25^\circ\text{C}$ $100\text{ }\mu\text{A} < I_{OUT} < 200\text{ mA}, V_{IN} = (V_{OUT} + 1\text{ V}) \text{ to } 20\text{ V}, T_J = -40^\circ\text{C to } +85^\circ\text{C}$ $100\text{ }\mu\text{A} < I_{OUT} < 200\text{ mA}, V_{IN} = (V_{OUT} + 1\text{ V}) \text{ to } 20\text{ V}$	-0.8 -1.2		+0.8 +1.5	% %
LINE REGULATION	$\Delta V_{OUT}/\Delta V_{IN}$	$V_{IN} = (V_{OUT} + 1\text{ V}) \text{ to } 20\text{ V}$	-0.015		+0.015	%/V
LOAD REGULATION ¹	$\Delta V_{OUT}/\Delta I_{OUT}$	$I_{OUT} = 100\text{ }\mu\text{A to } 200\text{ mA}$		0.002	0.004	%/mA
SENSE INPUT BIAS CURRENT	$SENSE_{I-BIAS}$	$100\text{ }\mu\text{A} < I_{OUT} < 200\text{ mA}, V_{IN} = (V_{OUT} + 1\text{ V}) \text{ to } 20\text{ V}$		10	1000	nA
DROPOUT VOLTAGE ²	$V_{DROPOUT}$	$I_{OUT} = 10\text{ mA}$ $I_{OUT} = 200\text{ mA}$		30 200	60 420	mV mV
START-UP TIME ³	$t_{START-UP}$	$V_{OUT} = 5\text{ V}$		380		μs
SOFT START SOURCE CURRENT	$SS_{I-SOURCE}$	$SS = GND$		1.15		μA
CURRENT-LIMIT THRESHOLD ⁴	I_{LIMIT}		250	360	460	mA
THERMAL SHUTDOWN Thermal Shutdown Threshold Thermal Shutdown Hysteresis	TS_{SD} TS_{SD-HYS}	T_J rising		150 15		$^\circ\text{C}$ $^\circ\text{C}$
UNDERVOLTAGE THRESHOLDS Input Voltage Rising Input Voltage Falling Hysteresis	$UVLO_{RISE}$ $UVLO_{FALL}$ $UVLO_{HYS}$		2.2		2.69	V V mV
PRECISION EN INPUT Logic High Logic Low Logic Hysteresis Leakage Current Delay Time	EN_{HIGH} EN_{LOW} EN_{HYS} I_{EN-LKG} t_{EN-DLY}	$2.7\text{ V} \leq V_{IN} \leq 20\text{ V}$ $EN = V_{IN} \text{ or } GND$ From EN rising from 0 V to V_{IN} to $0.1 \times V_{OUT}$	1.15 1.06	1.22 1.12	1.30 1.18	V V mV μA μs
OUTPUT NOISE	OUT_{NOISE}	10 Hz to 100 kHz, all output voltage options		11		$\mu\text{V rms}$
POWER SUPPLY REJECTION RATIO	PSRR	1 MHz, $V_{IN} = 7\text{ V}, V_{OUT} = 5\text{ V}$ 100 kHz, $V_{IN} = 7\text{ V}, V_{OUT} = 5\text{ V}$ 10 kHz, $V_{IN} = 7\text{ V}, V_{OUT} = 5\text{ V}$		50 68 88		dB dB dB

¹ 100 μA 負荷と 200 mA 負荷を使用した端点計算を使用。1 mA 以下の負荷に対する負荷レギュレーション性能(typ)については図 7 を参照してください。

² ドロップアウト電圧は、入力電圧を公称出力電圧に設定したときの入力電圧—出力電圧間の電位差として定義されます。ドロップアウトは、2.7 V を超える出力電圧に対してのみ適用されます。

³ スタートアップ時間は、EN の立ち上がりエッジから OUT が公称値の 90% になるまでの時間として定義されます。

⁴ 電流制限閾値は、出力電圧が規定 typ 値の 90% に低下する電流値として定義されます。例えば、5.0 V 出力電圧の電流制限値は、出力電圧が 5.0 V の 90% すなわち 4.5 V に低下する電流値として定義されます。

入力容量と出力容量の推奨仕様

表 2.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT AND OUTPUT CAPACITANCE						
Minimum Capacitance ¹	C _{MIN}	T _A = -40°C to +125°C	1.5			μF
Capacitor Effective Series Resistance (ESR)	R _{ESR}	T _A = -40°C to +125°C	0.001		0.3	Ω

¹ 最小入力容量と最小出力容量は、全動作範囲で 1.5 μF より大きい必要があります。最小容量規定値を確実に満たすようにするため、デバイス選択時にアプリケーションの全動作範囲を考慮する必要があります。X7R タイプと X5R タイプのコンデンサの使用が推奨されます。Y5V コンデンサと Z5U コンデンサはすべての LDO に推奨できません。

絶対最大定格

表 3.

Parameter	Rating
VIN to GND	-0.3 V to +24 V
VOOUT to GND	-0.3 V to VIN
EN to GND	-0.3 V to +24 V
SENSE/ADJ to GND	-0.3 V to +6 V
SS to GND	-0.3 V to VIN or +6 V (whichever is less)
Storage Temperature Range	-65°C to +150°C
Junction Temperature (T _J)	150°C
Operating Ambient Temperature (T _A) Range	-40°C to +125°C
Soldering Conditions	JEDEC J-STD-020

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上での製品動作を定めたものではありません。製品を長時間絶対最大定格状態に置くと製品の信頼性に影響を与えます。

熱データ

絶対最大定格は、組み合わせではなく個別に適用されます。ジャンクション温度を超えると ADP7118 は損傷を受けることがあります。周囲温度をモニタしても、T_J が規定温度範囲内にあることを保証できません。消費電力が大きいかつ熱抵抗が大きいアプリケーションでは、最大周囲温度を下げる必要があります。

中程度の消費電力で、プリント回路ボード(PCB)の熱抵抗が低いアプリケーションでは、ジャンクション温度が規定値内にある限り、最大周囲温度はこの最大値を超えても問題はありません。デバイスのジャンクション温度は、周囲温度、デバイス消費電力(P_D)、パッケージのジャンクション-周囲間の熱抵抗 (θ_{JA}) に依存します。

最大 T_J は次式を使って T_A と P_D から計算されます。

$$T_J = T_A + (P_D \times \theta_{JA}) \quad (1)$$

パッケージの θ_{JA} は 4 層ボードを使用したモデルと計算に基づいています。θ_{JA} は、アプリケーションとボード・レイアウトに強く依存します。最大消費電力が大きいアプリケーションでは、ボードの熱設計に注意が必要です。θ_{JA} の値は、PCB の材料、レイアウト、環境条件に応じて変わります。θ_{JA} の規定値は、4 層、4 インチ × 3 インチの回路ボードに基づきます。ボード構造については JESD51-7 と JESD51-9 を参照してください。

Ψ_{JB} はジャンクション-ボード間のサーマル・キャラクタライゼーション・パラメータであり、単位は°C/W です。パッケージの Ψ_{JB} は、4 層ボードを使ったモデルと計算に基づいています。JESD51-12 「Guidelines for Reporting and Using Electronic Package Thermal Information」には、サーマル・キャラクタライゼーション・パラメータは熱抵抗と同じではないと記載されています。Ψ_{JB} は、熱抵抗 (θ_{JB}) の場合のように 1 つのパスではなく、複数のサーマル・パスを経由する成分を表します。したがって、Ψ_{JB} サーマル・パスには、パッケージ上面からの対流、パッケージからの放射、実際のアプリケーションで Ψ_{JB} を有効にしているファクタが含まれます。最大 T_J は次式を使ってボード温度 (T_B) と P_D から計算されます。

$$T_J = T_B + (P_D \times \Psi_{JB}) \quad (2)$$

Ψ_{JB} の詳細については、JESD51-8 と JESD51-12 を参照してください。

熱抵抗

θ_{JA}、θ_{JC}、Ψ_{JB} はワーストケース条件で規定。すなわち表面実装パッケージの場合、デバイスを回路ボードにハンダ付けした状態で規定。

表 4. 熱抵抗

Package Type	θ _{JA}	θ _{JC}	Ψ _{JB}	Unit
6-Lead LFCSP	72.1	42.3	47.1	°C/W
8-Lead SOIC	52.7	41.5	32.7	°C/W
5-Lead TSOT	170	N/A ¹	43	°C/W


¹ N/A=適用なし。

ESD の注意




ESD (静電放電) の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵していますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能説明



NOTES
1. THE EXPOSED PAD ON THE BOTTOM OF THE PACKAGE ENHANCES THERMAL PERFORMANCE AND IS ELECTRICALLY CONNECTED TO GND INSIDE THE PACKAGE. IT IS RECOMMENDED THAT THE EXPOSED PAD CONNECT TO THE GROUND PLANE ON THE BOARD.

11849-003



NOTES
1. THE EXPOSED PAD ON THE BOTTOM OF THE PACKAGE ENHANCES THERMAL PERFORMANCE AND IS ELECTRICALLY CONNECTED TO GND INSIDE THE PACKAGE. IT IS RECOMMENDED THAT THE EXPOSED PAD CONNECT TO THE GROUND PLANE ON THE BOARD.

11849-105

図 3.6 ピン LFCSP のピン配置

図 5.8 ピン SOIC のピン配置




図 4.5 ピン TSOT のピン配置

表 5. ピン機能の説明

ピン番号			記号	説明
6ピン LFCSP	8ピン SOIC	5ピン TSOT		
1	1、2	5	VOUT	レギュレーションされた出力電圧。2.2 μ F 以上のコンデンサで VOUT を GND へバイパスしてください。
2	3	4	SENSE/ADJ	検出入力 (SENSE)。負荷に接続。固定出力電圧 (ADJ) より高い出力電圧を設定するときは、外付け抵抗分圧器を使ってください。
3	4	2	GND	グラウンド。
4	5	3	EN	このイネーブル・ピンは、LDO 動作を制御します。EN をハイ・レベルにすると、レギュレータがオンします。EN をロー・レベルにすると、レギュレータがオフします。自動スタートアップの場合は、EN と VIN を接続します。
5	6	—	SS	ソフトスタート。このピンに接続するコンデンサがソフトスタート時間を決めます。320 μ s (typ) のスタートアップ時間の間、このピンをオープンにします。このピンは、グラウンドに接続しないでください。
6	7、8	1	VIN	レギュレータ入力電源。VIN と GND との間に 2.2 μ F 以上のコンデンサを接続してバイパスしてください。
			EP	エクスポーズド・パッド。パッケージ底面のエクスポーズド・パッドは熱性能を強化し、パッケージ内部で GND に電気的に接続されています。エクスポーズド・パッドはボードのグラウンド・プレーンに接続することが推奨されます。

代表的な性能特性

特に指定がない限り、 $V_{IN} = V_{OUT} + 1$ V または 2.7 V (いずれか大きい方)、 $V_{OUT} = 5$ V、 $I_{OUT} = 10$ mA、 $C_{IN} = C_{OUT} = 2.2$ μ F、 $T_A = 25^\circ$ C。




図 6. ジャンクション温度対出力電圧 (V_{OUT})




図 9. ジャンクション温度対グラウンド電流




図 7. 負荷電流 (I_{LOAD}) 対出力電圧 (V_{OUT})




図 10. 負荷電流 (I_{LOAD}) 対グラウンド電流




図 8. 入力電圧 (V_{IN}) 対出力電圧 (V_{OUT})




図 11. 入力電圧 (V_{IN}) 対グラウンド電流




図 12. 様々な入力電圧でのシャットダウン電流の温度特性




図 15. ドロップアウト時入力電圧 (V_{IN}) 対グラウンド電流 $V_{OUT} = 5V$




図 13. 負荷電流 (I_{LOAD}) 対ドロップアウト電圧 $V_{OUT} = 5V$




図 16. ジャンクション温度対出力電圧 (V_{OUT}) $V_{OUT} = 3.3V$




図 14. ドロップアウト時入力電圧 (V_{IN}) 対出力電圧 (V_{OUT}) $V_{OUT} = 5V$




図 17. 負荷電流 (I_{LOAD}) 対出力電圧 (V_{OUT}) $V_{OUT} = 3.3V$




図 18. 入力電圧 (V_{IN}) 対出力電圧 (V_{OUT})、 $V_{OUT} = 3.3\text{ V}$




図 21. 入力電圧 (V_{IN}) 対グラウンド電流、 $V_{OUT} = 3.3\text{ V}$




図 19. ジャンクション温度対グラウンド電流、 $V_{OUT} = 3.3\text{ V}$




図 22. 負荷電流 (I_{LOAD}) 対ドロップアウト電圧、 $V_{OUT} = 3.3\text{ V}$




図 20. 負荷電流 (I_{LOAD}) 対グラウンド電流、 $V_{OUT} = 3.3\text{ V}$




図 23. ドロップアウト時入力電圧 (V_{IN}) 対出力電圧 (V_{OUT})、 $V_{OUT} = 3.3\text{ V}$




図 24. ドロップアウト時入力電圧 (V_{IN}) 対グラウンド電流
 $V_{OUT} = 3.3V$




図 27. 様々な周波数でのヘッドルーム電圧対
電源変動除去比 (PSRR)
 $V_{OUT} = 1.8V$




図 25. 様々な入力電圧でのソフト・スタート (SS) 電流の
温度特性、 $V_{OUT} = 5V$




図 28. 様々なヘッドルーム電圧での電源変動除去比 (PSRR) の
周波数特性、 $V_{OUT} = 3.3V$




図 26. 様々なヘッドルーム電圧での電源変動除去比 (PSRR) の周
波数特性、 $V_{OUT} = 1.8V$




図 29. 様々な周波数でのヘッドルーム電圧対電源変動除去比
(PSRR)、 $V_{OUT} = 3.3V$




図 30. 様々なヘッドルーム電圧での電源変動除去比 (PSRR) の周波数特性、 $V_{OUT} = 5V$




図 33. 出力ノイズ・スペクトル密度の周波数特性
 $I_{LOAD} = 10mA$




図 31. 様々な周波数でのヘッドルーム電圧対電源変動除去比 (PSRR)、 $V_{OUT} = 5V$




図 34. 様々な負荷での出力ノイズ・スペクトル密度の周波数特性




図 32. 負荷電流対 RMS 出力ノイズ




図 35. 様々な出力電圧での出力ノイズ・スペクトル密度の周波数特性




図 36. 負荷過渡応答、 $I_{LOAD} = 1\text{ mA} \sim 200\text{ mA}$ 、 $V_{OUT} = 5\text{ V}$
 $V_{IN} = 7\text{ V}$ 、CH1 負荷電流、CH2 V_{OUT}




図 39. ライン過渡応答、 $I_{LOAD} = 200\text{ mA}$ 、 $V_{OUT} = 3.3\text{ V}$
CH1 V_{IN} 、CH2 V_{OUT}




図 37. ライン過渡応答、 $I_{LOAD} = 200\text{ mA}$ 、 $V_{OUT} = 5\text{ V}$
CH1 V_{IN} 、CH2 V_{OUT}




図 40. 負荷過渡応答、 $I_{LOAD} = 1\text{ mA} \sim 200\text{ mA}$ 、 $V_{OUT} = 1.8\text{ V}$
 $V_{IN} = 3\text{ V}$ 、CH1 負荷電流、CH2 V_{OUT}




図 38. 負荷過渡応答、 $I_{LOAD} = 1\text{ mA} \sim 200\text{ mA}$ 、 $V_{OUT} = 3.3\text{ V}$
 $V_{IN} = 5\text{ V}$ 、CH1 負荷電流、CH2 V_{OUT}




図 41. ライン過渡応答、 $I_{LOAD} = 200\text{ mA}$ 、 $V_{OUT} = 1.8\text{ V}$
CH1 V_{IN} 、CH2 V_{OUT}

動作原理

ADP7118は2.7V～20Vで動作し、最大200mAの出力電流を持つ低静止電流のLDOリニア・レギュレータです。ADP7118は、フル負荷での静止電流が180μA (typ)と小さいためポータブル機器向けに最適です。シャットダウン消費電流は室温で3μA (typ)以下です。

ADP7118は2.2μFの小型セラミック・コンデンサを使用するように最適化されているため、優れた過渡性能を提供します。




図 42. 内部ブロック図

内部的には、ADP7118は、リファレンス電圧、エラー・アンプ、帰還分圧器、PMOSパス・トランジスタから構成されています。出力電流は、エラー・アンプから制御されるPMOSパス・デバイスを介して供給されます。エラー・アンプは、リファレンス電圧と出力からの帰還電圧を比較して、その差を増幅します。帰還電圧がリファレンス電圧より低い場合、PMOSデバイスのゲート電位が低くなるので、通過する電流が大きくなり、出力電圧が上昇します。帰還電圧がリファレンス電圧より高い場合は、PMOSデバイスのゲート電位が高くなるので、通過する電流が小さくなり、出力電圧が低下します。

ADP7118には1.2V～5.0Vの16種類の固定出力電圧オプションがあります。このADP7118アーキテクチャでは、外付け分圧器を使ってすべての固定出力電圧を高い電圧に設定することができます。例えば、固定5V出力を次式に従って6V出力に設定することができます。

$$V_{OUT} = 5V(1 + R1/R2) \quad (3)$$

ここで、R1とR2は図43に示す出力分圧器の抵抗です。

調整可能なADP7118の出力電圧を設定するときは、式3の5Vを1.2Vで置き換えます。




図 43. 調整可能出力電圧の代表的なアプリケーション図

R2の値は200kΩより小さくして、SENSE/ADJピンの入力電流から発生する出力電圧誤差を小さくすることが推奨されます。例えば、R1 = R2 = 200kΩでデフォルト出力電圧が1.2Vの場合、調整済み出力電圧は2.4Vです。25°CでのSENSE/ADJピン入力電流を10nA (typ)とすると、SENSE/ADJピンの入力電流で生ずる出力電圧誤差は1mV (=0.04%)です。

ADP7118ではENピンを使って、通常動作状態でVOUTピンをイネーブル/ディスエーブルします。ENがハイ・レベルのときVOUTがオンし、ENがロー・レベルのとき、VOUTがオフします。自動スタートアップの場合は、ENとVINを接続することができます。

アプリケーション情報

ADIsimPower 設計ツール

ADP7118 は、ADIsimPower™設計ツール・セットによりサポートされています。ADIsimPower は、特定の設計目標に対して最適化された電源設計回路を生成するツールです。このツールを使うと、回路図、部品表、詳細な計算結果生成することができます。ADIsimPower は、動作条件、IC の制限、実際のすべての外付け部品を考慮して、コスト、面積、効率、部品数について設計を最適化することができます。詳細と ADIsimPower 設計ツールの取得については、www.analog.com/ADIsimPower をご覧ください。

コンデンサの選択

出力コンデンサ

ADP7118 は、小型で省スペースのセラミック・コンデンサで動作するように設計されていますが、実効直列抵抗(ESR)値に注意すれば汎用コンデンサで動作することもできます。出力コンデンサの ESR は、LDO 制御ループの安定性に影響を与えます。ADP7118 の安定性のためには、 0.3Ω 以下の ESR を持つ最小 $2.2 \mu\text{F}$ のコンデンサの使用が推奨されます。負荷電流の変化に対する過渡応答も出力容量の影響を受けます。大きな値の出力容量を使用すると、負荷電流の大きな変化に対する ADP7118 過渡応答を向上させることができます。図 44 に、 $2.2 \mu\text{F}$ の出力容量値に対する過渡応答を示します。




図 44. 出力過渡応答、 $V_{\text{OUT}} = 5 \text{ V}$ 、 $C_{\text{OUT}} = 2.2 \mu\text{F}$
CH1 負荷電流、CH2 V_{OUT}

入力バイパス・コンデンサ

VIN ピンと GND の間に $2.2 \mu\text{F}$ のコンデンサを接続すると、特に入力パターンが長いソース・インピーダンスが高い場合に、PCB のレイアウトに対する回路の感受性を小さくすることができます。 $2.2 \mu\text{F}$ より大きい出力容量が必要な場合は、出力容量に合わせて入力コンデンサを大きくすることが推奨されます。

入力コンデンサと出力コンデンサの特性

最小容量と最大 ESR 条件を満たすかぎり、ADP7118 に任意の高品質セラミック・コンデンサを使うことができます。セラミック・コンデンサは様々な誘電体を使って製造されて、各々は温度と加えられる電圧に対して異なる動作をします。

コンデンサは、必要とされる温度範囲と DC バイアス条件で最小容量を確保できる十分な誘電体を持つ必要があります。電圧定格 $6.3 \text{ V} \sim 100 \text{ V}$ の X5R または X7R 誘電体の使用が推奨されます。Y5V 誘電体と Z5U 誘電体は温度特性と DC バイアス特性が十分でないため推奨されません。

図 45 に、0805、 $2.2 \mu\text{F}$ 、 10 V の X5R コンデンサについて電圧バイアス対容量特性を示します。コンデンサの電圧安定性は、コンデンサのサイズと電圧定格の影響を大きく受けます。一般に、コンデンサのパッケージが大きいほど、または電圧定格が大きいほど、優れた安定性を示します。X5R 誘電体の温度変動は、 $-40^\circ\text{C} \sim +85^\circ\text{C}$ の温度範囲で約 $\pm 15\%$ であり、パッケージ・サイズまたは電圧定格の関数になっていません。




図 45. 電圧対容量特性

式 1 を使うと、温度、部品許容誤差、電圧に対するコンデンサの変動を考慮した、ワーストケース容量を求めることができます。

$$C_{\text{EFF}} = C_{\text{BIAS}} \times (1 - \text{TEMPCO}) \times (1 - \text{TOL}) \quad (4)$$

ここで、

C_{BIAS} は動作電圧での実効容量。

TEMPCO は最悪時のコンデンサ温度係数です。

TOL は最悪時の部品許容誤差です。

この例では、 $-40^\circ\text{C} \sim +85^\circ\text{C}$ でのワーストケース温度係数 (TEMPCO) を、X5R 誘電体では 15% と想定しています。図 45 に示すように、コンデンサの許容誤差 (TOL) は 10% 、かつ 5 V で $C_{\text{BIAS}} = 2.09 \mu\text{F}$ としています。

式 1 のこれらの値から、

$$C_{\text{EFF}} = 2.09 \mu\text{F} \times (1 - 0.15) \times (1 - 0.1) = 1.59 \mu\text{F} \quad (5)$$

したがって、この例で選択したコンデンサは、選択した出力電圧で、温度と許容誤差に対する LDO の最小容量条件を満たします。

ADP7118 の性能を保証するためには、コンデンサ動作に対する DC バイアス、温度、許容誤差の影響を各アプリケーションごとに評価することが不可欠です。

電圧設定が可能な高精度イネーブル

ADP7118 では EN ピンを使って、通常の動作状態で V_{OUT} ピンをオン/オフします。図 46 に示すように、EN ピンの電圧上昇が 1.2 V(typ)の上側閾値を超えると、V_{OUT} がオンします。EN の電圧が 1.1 V(typ)の下側閾値を下回ると、V_{OUT} がオフします。EN 閾値のヒステリシスは約 100 mV です。




図 46.EN ピン動作に対する代表的な V_{OUT} 応答

上限と下限の閾値は、2本の抵抗を使って 1.2 V(typ)の閾値より高く設定することができます。抵抗値 R_{EN1} と R_{EN2} は次式で決定することができます。

$$R_{EN2} = 10 \text{ k}\Omega \sim 100 \text{ k}\Omega(\text{推奨}) \quad (6)$$

$$R_{EN1} = R_{EN2} \times (V_{IN} - 1.2 \text{ V}) / 1.2 \text{ V} \quad (7)$$

ここで、

V_{IN} は設定したいオン電圧。

ヒステリシス電圧は、(R_{EN1} + R_{EN2}) / R_{EN1} 倍になります。図 47 に示す例では、オン電圧閾値は 3.6 V で、ヒステリシスは 300 mV です。




図 47.EN ピンの代表的な分圧器

図 46 に、EN ピンの代表的なヒステリシスを示します。このヒステリシスは、EN ピンが閾値を通過するときにノイズにより発生するオン/オフ発振を防止します。

ADP7118 では内部ソフト・スタート (SS ピン・オープン) を使って、出力をオンしたときの突入電流を制限します。3.3 V オプションでのスタートアップ時間は、EN ハイ・レベル閾値を通過してから出力が最終値の 90% に到達するまでとして約 380 µs です。図 48 に示すように、スタートアップ時間は出力電圧の設定に依存します。




図 48.代表的なスタートアップ動作

ソフト・スタート

SS ピンに接続するコンデンサがソフトスタート時間を決めます。SS ピンは、380 µs (typ)のスタートアップ時間の間オープンのままにすることができます。このピンは、グラウンドに接続しないでください。外付けソフト・スタート・コンデンサ (C_{SS}) を使用する場合、ソフト・スタート時間は次式で決定されます。

$$SS_{TIME} (\mu s) = 380 \mu s + 0.6 \times C_{SS} \quad (8)$$

ここで、C_{SS} の単位は F。




図 49.様々な C_{SS} での代表的なソフト・スタート動作

調整可能モードでの ADP7118 のノイズ削減

ADP7118 の超低出力ノイズは、LDO エラーアンプをユニティ・ゲインに維持し、リファレンス電圧と出力電圧を一致させることにより実現されています。このアーキテクチャは、従来型の調整可能出力電圧 LDO では動作しません。ただし、ADP7118 アーキテクチャでは、すべての固定出力電圧を外付け分圧器を使って高い電圧に設定することができます。例えば、固定 5 V 出力を式 3 に従って 10 V 出力に設定することができます (図 50 参照)。

$$V_{OUT} = 5 V(1 + R1/R2)$$

ADP7118 をこの方法で使用する欠点は、出力電圧ノイズが出力電圧に比例することです。このため、出力ノイズの増加を小さくするためには、ターゲット電圧に近い固定出力電圧を選択することが最適です。

調整可能 LDO 回路は、固定出力 ADP7118 の出力電圧ノイズに近いレベルまで出力電圧ノイズを下げるため変更することができます。図 50 に示す回路では、出力電圧設定抵抗分圧器に部品を 2 個追加しています。C_{NR} と R_{NR} が R1 に並列に追加されて、エラーアンプの AC ゲインを小さくしています。R_{NR} は R2 に比較して小さくなるように選択します。R_{NR} が R2 値の 1%~10% の場合、エラーアンプの最小 AC ゲインは約 0.1 dB~0.8 dB になります。実際のゲインは、R_{NR} と R1 の並列接続で決定されます。このゲインにより、エラーアンプは常にユニティ・ゲインより少し高いゲインで動作できるようになります。

1 Hz~50 Hz の周波数で C_{NR} のリアクタンスが R1 - R_{NR} に等しくなるように設定することにより、C_{NR} の値を選択します。この設定により、エラーアンプの AC ゲインが DC ゲインより 3 dB 低くなる周波数が設定されます。




図 50. ノイズ削減の変更

固定出力 LDO のノイズを約 11 µV とすると、調整可能な LDO のノイズは、次式から求めることができます。

$$\text{ノイズ} = 11 \mu\text{V} \times (R_{PAR} + R2)/R2 \tag{9}$$

ここで、R_{PAR} は R1 と R_{NR} の並列接続。

図 50 に示す部品値を使用した場合、ADP7118 の特性は次のようになります。

- DC ゲイン = 10 (20 dB)
- 3 dB ロールオフ周波数 = 1.75 Hz
- 高周波 AC ゲイン = 1.099 (0.82 dB)
- 理論ノイズ削減係数 = 9.1 (19.2 dB)
- ノイズ削減なしの調整可能 LDO の rms ノイズ測定値 = 70 µV rms
- ノイズ削減ありの調整可能 LDO の rms ノイズ測定値 = 12 µV rms
- ノイズ削減測定値 = 約 15.3 dB

ノイズ削減測定値はノイズ削減理論値より小さいことに注意してください。図 51 に、ノイズ削減回路ありと、なしの場合について、6 V と 12 V に設定された調整可能 ADP7118 のノイズ・スペクトル密度を示します。ノイズ削減回路ありの出力ノイズは、特に 100 Hz より上で両電圧でほぼ同じです。ノイズ削減回路なしでの、6 V 出力と 12 V 出力のノイズは、約 20 kHz まで 2 倍の差があります。40 kHz より上では、エラーアンプのクロード・ループ・ゲインは、オープン・ループ・ゲイン特性により制限されます。このため、20 kHz~100 kHz のノイズ成分は、エラーアンプの帯域幅が無限の場合のノイズ成分より小さくなっています。これが、DC ゲインに基いて単純に予想されるノイズ値より小さくなる理由に、すなわち 110 µV rms に対して 70 µV rms になっている理由になっています。




図 51. ノイズ削減回路あり/なしでの 6 V 出力電圧と 12 V 出力電圧

電流制限および熱過負荷保護

ADP7118 は、過電流保護回路と熱過負荷保護回路により大きな消費電力による損傷から保護されています。ADP7118 は、出力負荷が 400 mA (typ) に到達したとき、電流を制限するように設計されています。出力負荷が 400 mA を超えると、出力電圧を下げ一定の電流限界値を維持します。

ジャンクション温度を最大 150°C (typ)に制限する熱過負荷保護機能も内蔵しています。極限状態(周囲温度が高く、消費電力が大きい)で、ジャンクション温度が 150°C を超え始めると、出力がオフされて、出力電流がゼロになります。ジャンクション温度が 135°C を下回ると、出力が再びオンして、出力電流が動作値に戻ります。

VOUT がグラウンドへ短絡するケースを考えます。まず、ADP7118 は短絡電流が 400 mA を超えないように電流制限します。ジャンクションの自己発熱が大きくなると温度が 150°C を超えるので、サーマル・シャットダウンが起動されて、出力がオフされ、出力電流がゼロになります。ジャンクション温度が 135°C を下回ると、出力がオンして短絡に 400 mA が流れて、再びジャンクション温度が 150°C を超えます。135°C と 150°C の間のこの熱的発振により、400 mA と 0 mA の間の電流発振が発生して、出力に短絡が残っている間この発振が続きます。

電流制限機能と熱過負荷保護機能は、偶発的な過負荷状態に対してデバイスを保護します。信頼度の高い動作を得るためには、外付けからデバイス消費電力を制限して、ジャンクション温度が 125°C を超えないようにする必要があります。

熱に対する考慮事項

入力-出力間電位差が低いアプリケーションでは、ADP7118 の発熱は大きくなりませんが、周囲温度が高く、かつ入力電圧が高いアプリケーションでは、パッケージの発熱が大きくなって、チップのジャンクション温度が最大ジャンクション温度 125°C を超えるようになります。

ジャンクション温度が 150°C を超えると、コンバータはサーマル・シャットダウンします。永久的な損傷を防止するため、ジャンクション温度が 135°C を下回るまで回復しません。したがって、すべての条件で信頼度の高い性能を保証するためには、アプリケーションの熱解析が非常に重要です。式 2 に示すように、チップのジャンクション温度は、周囲温度と電力消費によるパッケージの温度上昇の和です。

信頼度の高い動作を保証するためには、ADP7118 のジャンクション温度が 125°C を超えないようにする必要があります。ジャンクション温度をこの最大値より低く維持するためには、ジャンクション温度の変化に寄与するパラメータを知っておく必要があります。これらのパラメータとしては、周囲温度、パワー・デバイスの消費電力、ジャンクション-周囲間の熱抵抗 (θ_{JA}) などがあります。 θ_{JA} 値は、パッケージ組み立て材料とパッケージの GND ピンを PCB へハンダ付けする際に使用する銅の量に依存します。

表 6 に、種々の PCB 銅サイズに対する 8 ピン SOIC、6 ピン LFCSP、5 ピン TSOT パッケージの θ_{JA} 値 (typ)を示します。表 7 に、8 ピン SOIC、6 ピン LFCSP、5 ピン TSOT の Ψ_{JB} 値 (typ)を示します。

表 6. θ_{JA} 値 (typ)

Copper Size (mm ²)	θ_{JA} (°C/W)		
	LFCSP	SOIC	TSOT
25 ¹	182.8	N/A ²	N/A ²
50	N/A ²	181.4	152
100	142.6	145.4	146
500	83.9	89.3	131
1000	71.7	77.5	N/A ²
6400	57.4	63.2	N/A ²

¹ デバイスは最小サイズのピン・パターンにハンダ付け。

² N/A=適用なし。

表 7. Ψ_{JB} 値 (typ)

Model	Ψ_{JB} (°C/W)
6-Lead LFCSP	24
8-Lead SOIC	38.8
5-Lead TSOT	43

ADP7118 のジャンクション温度を計算するときは、式 1 を使います。

$$T_J = T_A + (P_D \times \theta_{JA})$$

ここで、

T_A は周囲温度。

P_D はチップの消費電力で、次式で与えられます。

$$P_D = [(V_{IN} - V_{OUT}) \times I_{LOAD}] + (V_{IN} \times I_{GND}) \quad (10)$$

ここで、

V_{IN} と V_{OUT} は、それぞれ入力電圧と出力電圧。

I_{LOAD} は負荷電流。

I_{GND} はグラウンド電流。

グラウンド電流による消費電力は小さいため無視できます。このため、ジャンクション温度の式は次のように簡単になります。

$$T_J = T_A + \{[(V_{IN} - V_{OUT}) \times I_{LOAD}] \times \theta_{JA}\} \quad (11)$$

式 4 に示すように、与えられた周囲温度に対して、ジャンクション温度が 125°C を超えないようにするため、入力と出力間の電位差、連続負荷電流、最小銅サイズ条件が PCB に対して存在します。図 52~図 60 に、様々な周囲温度、消費電力、PCB 銅面積に対するジャンクション温度計算を示します。




図 52.LFCSP、TA = 25°C

11849-049




図 55.SOIC、TA = 25°C

11849-052




図 53.LFCSP、TA = 50°C

11849-050




図 56.SOIC、TA = 50°C

11849-055




図 54.LFCSP、TA = 85°C

11849-051




図 57.SOIC、TA = 85°C

11849-056




図 58. TSOT、 $T_A = 25^\circ\text{C}$

11849-157




図 59. TSOT、 $T_A = 50^\circ\text{C}$

11849-158




図 60. TSOT、 $T_A = 85^\circ\text{C}$

11849-159

Ψ_{JB} の typ 値は、8 ピン LFCSP パッケージの場合 $24^\circ\text{C}/\text{W}$ に、8 ピン SOIC パッケージの場合 $38.8^\circ\text{C}/\text{W}$ に、5 ピン TSOT パッケージの場合 $43^\circ\text{C}/\text{W}$ に、それぞれなります。




図 61. 様々なボード温度での LFCSP ジャンクション温度上昇

11849-160




図 62. 様々なボード温度での SOIC ジャンクション温度上昇

11849-161




図 63. 様々なボード温度での TSOT ジャンクション温度上昇

11849-162

ボード温度が既知の場合、サーマル・キャラクタライゼーション・パラメータ Ψ_{JB} を使ってジャンクション温度上昇を計算することができます(図 61、図 62、図 63 参照)。式 2 を使って最大ジャンクション温度を計算します。

$$T_J = T_B + (P_D \times \Psi_{JB})$$

プリント回路ボード・レイアウトでの考慮事項

ADP7118 のピンに接触する銅の量を増やすとパッケージからの放熱を改善することができますが、表 6 に示すように、限界点に到達して、それ以上銅サイズを増やしても熱放散を大きく改善できません。

入力コンデンサは VIN ピンと GND ピンのできるだけ近くに配

置します。出力コンデンサは VOUT ピンと GND ピンのできるだけ近くに配置します。0805 または 1206 サイズのコンデンサと抵抗を使うと、面積が制限されているボード上で最小のフットプリント・ソリューションが実現できます。




図 64. LFCSP PCB のレイアウト例




図 65. SOIC PCB のレイアウト例




図 66. TSOT PCB のレイアウト例

表 8. 非常に小さいノイズ動作に対する推奨 LDO

Device Number	V _{IN} Range (V)	V _{OUT} Fixed (V)	V _{OUT} Adjust (V)	I _{OUT} (mA)	I _Q at I _{OUT} (μA)	I _{IGND-SD} Max (μA)	Soft Start	P _{GOOD}	Noise (Fixed) 10 Hz to 100 kHz (μV rms)	PSRR 100 kHz (dB)	PSRR 1 MHz	Package
ADP7102	3.3 to 20	1.5 to 9	1.22 to 19	300	750	75	No	Yes	15	60	40 dB	3 × 3mm 8-lead LFCSP, 8-lead SOIC
ADP7104	3.3 to 20	1.5 to 9	1.22 to 19	500	900	75	No	Yes	15	60	40 dB	3 × 3mm 8-lead LFCSP, 8-lead SOIC
ADP7105	3.3 to 20	1.8, 3.3, 5	1.22 to 19	500	900	75	Yes	Yes	15	60	40 dB	3 × 3mm 8-lead LFCSP, 8-lead SOIC
ADP7118	2.7 to 20	1.2 to 5	1.2 to 19	200	160	10	Yes	No	11	68	50 dB	2 × 2mm 6-lead LFCSP, 8-lead SOIC, 5-lead TSOT
ADP7142	2.7 to 40	1.2 to 5	1.2 to 39	200	160	10	Yes	No	11	68	50 dB	2 × 2mm 6-lead LFCSP, 8-lead SOIC, 5-lead TSOT
ADP7182	-2.7 to -28	-1.8 to -5	-1.22 to -27	-200	-650	-8	No	No	18	45	45 dB	2 × 2mm 6-lead LFCSP, 3 × 3mm 8-lead LFCSP, 5-lead TSOT

表 9. 関連デバイス

Model	Input Voltage (V)	Output Current (mA)	Package
ADP7142CP	2.7 to 40	200	6-Lead LFCSP
ADP7142RD	2.7 to 40	200	8-Lead SOIC
ADP7142UJ	2.7 to 40	200	5-Lead TSOT
ADP7112CB	2.7 to 20	200	4-Lead WLCSP

外形寸法





図 67.6 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_UD]
2.00 mm x 2.00 mm ボディ、超薄型、デュアルリード
(CP-6-3)
寸法: mm



COMPLIANT TO JEDEC STANDARDS MS-012-AA

図 68.8 ピン標準スモール・アウトライン・パッケージ、エクスポーズド・パッド付き[SOIC_N_EP]
ナロー・ボディ
(RD-8-1)
寸法: mm




図 69.5 ピン薄型スモール・アウトライン・トランジスタ・パッケージ[TSOT]
(UJ-5)
寸法: mm

オーダー・ガイド

Model ¹	Temperature Range	Output Voltage (V) ^{2, 3}	Package Description	Package Option	Branding
ADP7118ACPZN-R7	-40°C to +125°C	Adjustable (1.2 V)	6-Lead LFCSP_UD	CP-6-3	LP9
ADP7118ACPZN-1.8-R7	-40°C to +125°C	1.8	6-Lead LFCSP_UD	CP-6-3	LPA
ADP7118ACPZN-2.5-R7	-40°C to +125°C	2.5	6-Lead LFCSP_UD	CP-6-3	LPB
ADP7118ACPZN-3.3-R7	-40°C to +125°C	3.3	6-Lead LFCSP_UD	CP-6-3	LPC
ADP7118ACPZN-5.0-R7	-40°C to +125°C	5	6-Lead LFCSP_UD	CP-6-3	LPD
ADP7118ARDZ	-40°C to +125°C	Adjustable (1.2 V)	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-R7	-40°C to +125°C	Adjustable (1.2 V)	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-1.8	-40°C to +125°C	1.8	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-1.8-R7	-40°C to +125°C	1.8	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-2.5	-40°C to +125°C	2.5	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-2.5-R7	-40°C to +125°C	2.5	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-3.3	-40°C to +125°C	3.3	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-3.3-R7	-40°C to +125°C	3.3	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-5.0	-40°C to +125°C	5	8-Lead SOIC_N_EP	RD-8-1	
ADP7118ARDZ-5.0-R7	-40°C to +125°C	5	8-Lead SOIC_N_EP	RD-8-1	
ADP7118AUJZ-R2	-40°C to +125°C	Adjustable (1.2 V)	5-Lead TSOT	UJ-5	LP9
ADP7118AUJZ-R7	-40°C to +125°C	Adjustable (1.2 V)	5-Lead TSOT	UJ-5	LP9
ADP7118AUJZ-1.8-R7	-40°C to +125°C	1.8	5-Lead TSOT	UJ-5	LPA
ADP7118AUJZ-2.5-R7	-40°C to +125°C	2.5	5-Lead TSOT	UJ-5	LPB
ADP7118AUJZ-3.3-R7	-40°C to +125°C	3.3	5-Lead TSOT	UJ-5	LPC
ADP7118AUJZ-5.0-R7	-40°C to +125°C	5	5-Lead TSOT	UJ-5	LPD
ADP7118UJ-EVALZ		3.3	TSOT Evaluation Board		
ADP7118CP-EVALZ		3.3	LFCSP Evaluation Board		
ADP7118RD-EVALZ		3.3	SOIC Evaluation Board		

¹ Z = RoHS 準拠製品。

² その他の電圧オプションについては、最寄りのアナログ・デバイス販売代理店へご連絡ください。

³ 評価用ボードは、調整可能 ADP7118 で予め設定されています。