



6.5 V、1 A、超低ノイズ、高 PSRR 高速過渡応答 CMOS LDO

データシート

ADM7171

特長

- 入力電圧範囲: 2.3 V~6.5 V
- 最大負荷電流: 1 A
- 低ノイズ: 5 $\mu\text{V rms}$ (100 Hz~100 kHz、出力電圧に無関係)
- 高速過渡応答: 1.5 μs (1 mA→500 mA の負荷ステップ)
- PSRR: 60 dB(100 kHz)
- 低ドロップアウト電圧: 42 mV(500 mA 負荷、 $V_{\text{OUT}} = 3\text{ V}$)
- 初期精度: -0.5% (最小)、+1% (最大)
- 電源ライン、負荷、温度に対する精度: $\pm 1.5\%$
- 静止電流、 $I_{\text{GND}} = 0.7\text{ mA}$ 、無負荷
- 低シャットダウン電流: 0.25 μA ($V_{\text{IN}} = 5\text{ V}$)
- 小型の 4.7 μF セラミック出力コンデンサで安定
- 調整可能および固定の出力電圧オプション: 1.2 V~5.0 V
- 1.2 V~($V_{\text{IN}} - V_{\text{DO}}$)の範囲で出力調整可能
- 高精度イネーブルを装備
- 調整可能なソフトスタート
- 3 mm x 3 mm の 8 ピン LFCSP パッケージを採用
- ADIsimPower ツールのサポート

アプリケーション

- ノイズに敏感なアプリケーションに対するレギュレーション:
ADC 回路、DAC 回路、高精度アンプ、PLL/VCO、クロッキング IC
- 通信インフラ
- 医用および健康管理
- 工業用および計装機器

概要

ADM7171 は 2.3 V~6.5 V で動作し、最大 1 A の出力電流を持つ低ドロップアウト (LDO) CMOS リニア・レギュレータです。この高出力電流 LDO は、6 V~1.2 V の電源電圧で動作する高性能アナログ回路とミックスド・シグナル回路に最適です。このデバイスは当社独自の最新アーキテクチャを採用し、高い電源変動除去比と低ノイズを提供し、小型の 4.7 μF セラミック出力コンデンサを使うだけで、優れたライン過渡応答と負荷過渡応答を実現します。負荷過渡応答は、1 mA から 500 mA への負荷ステップに対して 1.5 μs (typ) です。

ADM7171 では 17 種類の固定出力電圧オプションを提供しています。1.3 V、1.8 V、2.5 V、3.0 V、3.3 V、4.2 V、5.0 V の電圧は在庫品です。1.5 V、1.85 V、2.0 V、2.2 V、2.7 V、2.75 V、2.8 V、2.85 V、3.8 V、4.6 V の電圧は特別注文品です。外付け帰還分圧器で 1.2 V~($V_{\text{IN}} - V_{\text{DO}}$)の出力電圧範囲を持つ調整可能なオプションも提供しています。

ソフトスタート・ピンを使ってスタートアップ時間を調整すると、突入電流を制御することができます。1 nF のソフトスタート・コンデンサによるスタートアップ時間は 1.0 ms (typ) です。

代表的なアプリケーション回路




図 1. 3.3 V 固定出力電圧の ADM7171

ADM7171 レギュレータの出力ノイズは 5 $\mu\text{V rms}$ で、出力電圧に依存しません。ADM7171 は、8 ピンの 3 mm x 3 mm LFCSP パッケージを採用しているため、非常に小さなソリューションであるだけでなく、小さなフットプリントで 1 A までの出力電流を必要とするアプリケーションに対して優れた熱性能も提供します。




図 2. 過渡応答特性 1 mA から 500 mA の負荷ステップ

表 1. 関連デバイス

Device	Input Voltage	Output Current	Package
ADM7170	2.3 V to 6.5 V	500 mA	8-lead LFCSP
ADM7172	2.3 V to 6.5 V	2 A	8-lead LFCSP

アナログ・デバイス社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイス社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. B

©2015 Analog Devices, Inc. All rights reserved.

アナログ・デバイス株式会社

本社 / 〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03 (5402) 8200
大阪営業所 / 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06 (6350) 6868

目次

特長.....	1	アプリケーション情報.....	17
アプリケーション.....	1	ADIsimPower 設計ツール.....	17
概要.....	1	コンデンサの選択.....	17
代表的なアプリケーション回路.....	1	プログラマブルな高精度イネーブル.....	18
改訂履歴.....	2	低電圧入力保護機能.....	18
仕様.....	3	ソフトスタート.....	18
入力コンデンサと出力コンデンサの推奨仕様.....	4	調整可能モードでの ADM7171 のノイズ削減.....	19
絶対最大定格.....	5	電流制限および熱過負荷保護.....	19
熱データ.....	5	熱に対する考慮事項.....	20
熱抵抗.....	5	代表的なアプリケーション回路.....	21
ESD の注意.....	5	プリント回路ボード・レイアウトでの考慮事項.....	22
ピン配置およびピン機能説明.....	6	外形寸法.....	23
代表的な性能特性.....	7	オーダー・ガイド.....	23
動作原理.....	16		

改訂履歴

12/14—Rev. A to Rev. B

Changes to Figure 2.....	1
Changes to Figure 48 to Figure 51.....	14
Changes to Figure 52 to Figure 53.....	15
Changes to Figure 56.....	17

8/14—Rev. 0 to Rev. A

Changes to Ordering Guide.....	23
--------------------------------	----

7/14—Revision 0: Initial Version

仕様

特に指定がない限り、 $V_{IN} = (V_{OUT} + 0.5 \text{ V})$ または 2.3 V (いずれか大きい方)、 $EN = V_{IN}$ 、 $I_{LOAD} = 10 \text{ mA}$ 、 $C_{IN} = C_{OUT} = 4.7 \mu\text{F}$ 、typ 仕様では $T_A = 25^\circ\text{C}$ 、最小/最大仕様では $T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$ 。

表 2.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT VOLTAGE RANGE	V_{IN}		2.3		6.5	V
LOAD CURRENT	I_{LOAD}				1	A
OPERATING SUPPLY CURRENT	I_{GND}	$I_{LOAD} = 0 \mu\text{A}$		0.7	2.0	mA
		$I_{LOAD} = 1 \text{ A}$		4.0	6.3	mA
SHUTDOWN CURRENT	I_{GND-SD}	$EN = GND, V_{IN} = 5 \text{ V}$		0.25	3.8	μA
OUTPUT VOLTAGE ACCURACY	V_{OUT}	$I_{LOAD} = 10 \text{ mA}, T_J = 25^\circ\text{C}$	-0.5		+1	%
		$100 \mu\text{A} < I_{LOAD} < 1 \text{ A}, V_{IN} = (V_{OUT} + 0.5 \text{ V}) \text{ to } 6.5 \text{ V}$	-1.5		+1.5	%
Adjustable Output Voltage Accuracy	V_{SENSE}	$I_{LOAD} = 10 \text{ mA}$	1.194	1.200	1.212	V
		$10 \text{ mA} < I_{LOAD} < 2 \text{ A}, V_{IN} = (V_{OUT} + 0.5 \text{ V}) \text{ to } 6.5 \text{ V}$	1.182		1.218	V
REGULATION	$\Delta V_{OUT}/\Delta V_{IN}$	$V_{IN} = (V_{OUT} + 0.5 \text{ V}) \text{ to } 6.5 \text{ V}$	-0.1		+0.1	%/V
		$I_{LOAD} = 100 \mu\text{A} \text{ to } 1 \text{ A}$		0.1	0.4	%/A
SENSE INPUT BIAS CURRENT	$SENSE_{I-BIAS}$	$100 \mu\text{A} < I_{LOAD} < 1 \text{ A}, V_{IN} = (V_{OUT} + 0.5 \text{ V}) \text{ to } 6.5 \text{ V}$		1		nA
DROPOUT VOLTAGE ¹	$V_{DROPOUT}$	$I_{LOAD} = 500 \text{ mA}, V_{OUT} = 3 \text{ V}$		42	70	mV
		$I_{LOAD} = 1 \text{ A}, V_{OUT} = 3 \text{ V}$		84	135	mV
OUTPUT NOISE	OUT_{NOISE}	10 Hz to 100 kHz, all fixed output voltages		6		$\mu\text{V rms}$
		100 Hz to 100 kHz, all fixed output voltages		5		$\mu\text{V rms}$
		100 Hz, all fixed output voltages		110		nV/ $\sqrt{\text{Hz}}$
		1 kHz, all fixed output voltages		40		nV/ $\sqrt{\text{Hz}}$
		10 kHz, all fixed output voltages		20		nV/ $\sqrt{\text{Hz}}$
		100 kHz, all fixed output voltages		12		nV/ $\sqrt{\text{Hz}}$
POWER SUPPLY REJECTION RATIO	PSRR	$100 \text{ kHz}, V_{IN} = 4.0 \text{ V}, V_{OUT} = 3 \text{ V}, I_{LOAD} = 1 \text{ A}, C_{SS} = 0 \text{ nF}$		60		dB
		$100 \text{ kHz}, V_{IN} = 3.5 \text{ V}, V_{OUT} = 3 \text{ V}, I_{LOAD} = 1 \text{ A}, C_{SS} = 0 \text{ nF}$		53		dB
		$100 \text{ kHz}, V_{IN} = 3.3 \text{ V}, V_{OUT} = 3 \text{ V}, I_{LOAD} = 1 \text{ A}, C_{SS} = 0 \text{ nF}$		42		dB
		$1 \text{ MHz}, V_{IN} = 4.0 \text{ V}, V_{OUT} = 3 \text{ V}, I_{LOAD} = 1 \text{ A}, C_{SS} = 0 \text{ nF}$		31		dB
		$1 \text{ MHz}, V_{IN} = 3.5 \text{ V}, V_{OUT} = 3 \text{ V}, I_{LOAD} = 1 \text{ A}, C_{SS} = 0 \text{ nF}$		30		dB
		$1 \text{ MHz}, V_{IN} = 3.3 \text{ V}, V_{OUT} = 3 \text{ V}, I_{LOAD} = 1 \text{ A}, C_{SS} = 0 \text{ nF}$		20		dB
TRANSIENT LOAD RESPONSE	t_{TR-REC}	Time for output voltage to settle within $\pm V_{SETTLE}$ from V_{DEV} for a 1 mA to 500 mA load step, load step rise time = 400 ns		1.5		μs
	V_{DEV}	Output voltage deviation due to 1 mA to 500 mA load step		35		mV
	V_{SETTLE}	Output voltage deviation after transient load response time (t_{TR-REC}) has passed, $V_{OUT} = 5 \text{ V}, C_{OUT} = 4.7 \mu\text{F}$		0.1		%
START-UP TIME ²	$t_{START-UP}$	$V_{OUT} = 5 \text{ V}, C_{SS} = 0 \text{ nF}$		380		μs
		$V_{OUT} = 5 \text{ V}, C_{SS} = 1 \text{ nF}$		1.0		ms
SOFT START CURRENT	I_{SS}	$V_{IN} = 5 \text{ V}$	0.5	1	1.5	μA
CURRENT-LIMIT THRESHOLD ³	I_{LIMIT}		1.3	2.1	2.7	A
V_{OUT} PULL-DOWN RESISTANCE	$V_{OUT-PULL}$	$EN = 0 \text{ V}, V_{OUT} = 1 \text{ V}$		11		k Ω
THERMAL SHUTDOWN	TS_{SD}	T_J rising		150		$^\circ\text{C}$
	TS_{SD-HYS}			15		$^\circ\text{C}$
UNDERVOLTAGE THRESHOLDS	$UVLO_{RISE}$				2.28	V
	$UVLO_{FALL}$		1.94			V
	$UVLO_{HYS}$			200		mV

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
EN INPUT STANDBY		$2.3\text{ V} \leq V_{\text{IN}} \leq 6.5\text{ V}$				
EN Input Logic High	$EN_{\text{STBY-HIGH}}$		1.1			V
EN Input Logic Low	$EN_{\text{STBY-LOW}}$				0.4	V
EN Input Logic Hysteresis	$EN_{\text{STBY-HYS}}$			80		mV
EN INPUT PRECISION		$2.3\text{ V} \leq V_{\text{IN}} \leq 6.5\text{ V}$				
EN Input Logic High	EN_{HIGH}		1.11	1.2	1.27	V
EN Input Logic Low	EN_{LOW}		1.01	1.1	1.16	V
EN Input Logic Hysteresis	EN_{HYS}			100		mV
EN Input Leakage Current	$I_{\text{EN-LKG}}$	$EN = V_{\text{IN}}$ or GND		0.1	1.0	μA
EN Input Delay Time	$TI_{\text{EN-DLY}}$	From EN rising from 0 V to V_{IN} to $0.1\text{ V} \times V_{\text{OUT}}$		130		μs

¹ ドロップアウト電圧は、入力電圧を公称出力電圧に設定したときの入力電圧—出力電圧間の電位差として定義されます。ドロップアウトは、2.3 Vを超える出力電圧に対してのみ適用されます。

² スタートアップ時間は、ENの立ち上がりエッジから VOUTが公称値の90%になるまでの時間として定義されます。

³ 電流制限閾値は、出力電圧が規定 typ 値の90%に低下する電流値として定義されます。例えば、5.0 V出力電圧の電流制限値は、出力電圧が5.0 Vの90%すなわち4.5 Vに低下する電流値として定義されます。

入力コンデンサと出力コンデンサの推奨仕様

表 3.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
MINIMUM INPUT AND OUTPUT CAPACITANCE ¹	C_{MIN}	$T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$	3.3			μF
CAPACITOR ESR	R_{ESR}	$T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$	0.001		0.05	Ω

¹ 最小入力容量と最小出力容量は、全動作範囲で $3.3\ \mu\text{F}$ より大きい必要があります。最小容量規定値を確実に満たすようにするため、デバイス選択時にアプリケーションの全動作範囲を考慮する必要があります。X7RタイプとX5Rタイプのコンデンサの使用が推奨されます。Y5VコンデンサとZ5UコンデンサはすべてのLDOに推奨できません。

絶対最大定格

表 4.

Parameter	Rating
VIN to GND	-0.3 V to +7 V
VOU to GND	-0.3 V to V _{IN}
EN to GND	-0.3 V to +7 V
SS to GND	-0.3 V to V _{IN}
SENSE to GND	-0.3 V to +7 V
Storage Temperature Range	-65°C to +150°C
Operating Junction Temperature Range	-40°C to +125°C
Soldering Conditions	JEDEC J-STD-020

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上での製品動作を定めたものではありません。製品を長時間絶対最大定格状態に置くと製品の信頼性に影響を与えます。

熱データ

絶対最大定格は、組み合わせではなく個別に適用されます。ジャンクション温度を超えると ADM7171 は損傷を受けることがあります。周囲温度をモニタしても、T_J が規定温度範囲内にあることを保証できません。消費電力が大きいかつ熱抵抗が高いアプリケーションでは、最大周囲温度を下げる必要があります。

中程度の消費電力で、プリント回路ボード(PCB)の熱抵抗が低いアプリケーションでは、ジャンクション温度が規定値内にある限り、最大周囲温度はこの最大値を超えても問題はありません。デバイスのジャンクション温度(T_J)は、周囲温度(T_A)、デバイス消費電力(P_D)、パッケージのジャンクション—周囲間熱抵抗(θ_{JA})に依存します。

最大ジャンクション温度(T_J)は、次式を使って周囲温度(T_A)と消費電力(P_D)から計算されます。

$$T_J = T_A + (P_D \times \theta_{JA})$$

パッケージのジャンクション—周囲間の熱抵抗(θ_{JA}) は 4 層ボードを使用したモデルと計算に基づいています。ジャンクション—周囲間の熱抵抗は、アプリケーションとボード・レイアウトに強く依存します。最大消費電力が大きいアプリケーションでは、ボードの熱設計に注意が必要です。θ_{JA} の値は、PCB の材料、レイアウト、環境条件に応じて変わります。θ_{JA} の規定値は、4 層、4 インチ × 3 インチの回路ボードに基づきます。ボード構造につ

いては JESD51-7 と JESD51-9 を参照してください。その他の情報については、アプリケーション・ノート AN-617 「MicroCSP™ Wafer Level Chip Scale Package」を参照してください。

Ψ_{JB} はジャンクション—ボード間サーマル・キャラクタライゼーション・パラメータであり、単位は°C/W です。パッケージの Ψ_{JB} は、4 層ボードを使ったモデルと計算に基づいています。JESD51-12 「Guidelines for Reporting and Using Electronic Package Thermal Information」には、サーマル・キャラクタライゼーション・パラメータは熱抵抗と同じではないと記載されています。Ψ_{JB} は、熱抵抗(θ_{JB})の場合のように 1 つのパスではなく、複数のサーマル・パスを経由する成分を表します。したがって、Ψ_{JB} サーマル・パスには、パッケージ上面からの対流、パッケージからの放射、実際のアプリケーションで Ψ_{JB} を有効にしているファクタが含まれます。最大ジャンクション温度(T_J)は、次式を使ってボード温度(T_B)と消費電力(P_D)から計算されます。

$$T_J = T_B + (P_D \times \Psi_{JB})$$

Ψ_{JB} の詳細については、JESD51-8 と JESD51-12 を参照してください。

熱抵抗

θ_{JA}、θ_{JC}、Ψ_{JB} はワーストケース条件で規定。すなわち表面実装パッケージの場合、デバイスを回路ボードにハンダ付けした状態で規定。

表 5.熱抵抗


Package Type	θ _{JA}	θ _{JC}	Ψ _{JB}	Unit
8-Lead LFCSP	36.4	23.5	13.3	°C/W

ESD の注意



ESD (静電放電) の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能説明



NOTES

1. THE EXPOSED PAD ENHANCES THERMAL PERFORMANCE AND IS ELECTRICALLY CONNECTED TO GND INSIDE THE PACKAGE. CONNECT THE EXPOSED PAD TO THE GROUND PLANE ON THE BOARD TO ENSURE PROPER OPERATION.

12298-003

図 3. ピン配置

表 6. ピン機能の説明

ピン番号	記号	説明
1	VOUT	出力電圧。このピンと GND との間に 4.7 μ F 以上のコンデンサを接続してください。
2	VOUT	出力電圧。このピンは内部でピン 1 と接続されています。
3	SENSE	センス入力。最適な負荷レギュレーションのためには、このピンを負荷のできるだけ近くに接続してください。固定出力電圧より高い出力電圧を設定するときは、外付け抵抗分圧器を使ってください。
4	SS	ソフトスタート。1 nF の外付けコンデンサを SS に接続すると、スタートアップ時間は 1.0 ms になります。
5	EN	レギュレータ・イネーブル。EN をハイ・レベルにするとレギュレータがオンし、ロー・レベルにするとレギュレータがオフします。自動スタートアップの場合は、EN と VIN (ピン 7 またはピン 8) を接続します。
6	GND	グラウンド。
7	VIN	レギュレータ入力電源。このピンと GND との間に 4.7 μ F 以上のコンデンサを接続してください。
8	VIN	レギュレータ入力電源。このピンは内部でピン 7 と接続されています。
9	EP	エクスポーズド・パッド。エクスポーズド・パッドはパッケージ底面にあります。エクスポーズド・パッドは熱性能を強化し、パッケージ内部で GND に電気的に接続されています。このエクスポーズド・パッドは、正常動作のためには回路ボードのグラウンド・プレーンへ接続する必要があります。

代表的な性能特性

特に指定がない限り、 $V_{IN} = 5.5\text{ V}$ 、 $V_{OUT} = 5\text{ V}$ 、 $I_{LOAD} = 10\text{ mA}$ 、 $C_{IN} = C_{OUT} = 4.7\text{ }\mu\text{F}$ 、 $T_A = 25^\circ\text{C}$ 。




図 4. ジャンクション温度対出力電圧 (V_{OUT})




図 7. ジャンクション温度対グラウンド電流




図 5. 負荷電流 (I_{LOAD}) 対出力電圧 (V_{OUT})




図 8. 負荷電流 (I_{LOAD}) 対グラウンド電流




図 6. 入力電圧 (V_{IN}) 対出力電圧 (V_{OUT})




図 9. 入力電圧 (V_{IN}) 対グラウンド電流




図 10. 様々な入力電圧でのシャットダウン電流の温度特性




図 13. ドロップアウト時入力電圧 (V_{IN}) 対グラウンド電流 $V_{OUT} = 5V$




図 11. 負荷電流 (I_{LOAD}) 対ドロップアウト電圧、 $V_{OUT} = 5V$




図 14. ジャンクション温度対出力電圧 (V_{OUT})、 $V_{OUT} = 3V$




図 12. ドロップアウト時入力電圧 (V_{IN}) 対出力電圧 (V_{OUT}) $V_{OUT} = 5V$




図 15. 負荷電流 (I_{LOAD}) 対出力電圧 (V_{OUT})、 $V_{OUT} = 3V$




図 16. 入力電圧 (V_{IN}) 対出力電圧 (V_{OUT})、 $V_{OUT} = 3\text{ V}$




図 19. 入力電圧 (V_{IN}) 対グラウンド電流、 $V_{OUT} = 3\text{ V}$




図 17. ジャンクション温度対グラウンド電流、 $V_{OUT} = 3\text{ V}$




図 20. 負荷電流 (I_{LOAD}) 対ドロップアウト電圧、 $V_{OUT} = 3\text{ V}$




図 18. 負荷電流 (I_{LOAD}) 対グラウンド電流、 $V_{OUT} = 3\text{ V}$




図 21. ドロップアウト時入力電圧 (V_{IN}) 対出力電圧 (V_{OUT})
 $V_{OUT} = 3\text{ V}$




図 22. ドロップアウト時入力電圧 (V_{IN}) 対グラウンド電流
 $V_{OUT} = 3 V$




図 25. 入力電圧 (V_{IN}) 対出力電圧 (V_{OUT})
調整可能バージョン、 $V_{OUT} = 1.2 V$




図 23. ジャンクション温度対出力電圧 (V_{OUT})
調整可能バージョン、 $V_{OUT} = 1.2 V$




図 26. ジャンクション温度対グラウンド電流
調整可能バージョン、 $V_{OUT} = 1.2 V$




図 24. 負荷電流 (I_{LOAD}) 対出力電圧 (V_{OUT})
調整可能バージョン、 $V_{OUT} = 1.2 V$




図 27. 負荷電流 (I_{LOAD}) 対グラウンド電流
調整可能バージョン、 $V_{OUT} = 1.2 V$




図 28. 入力電圧 (V_{IN}) 対グラウンド電流調整可能バージョン、 $V_{OUT} = 1.2 V$




図 31. 様々な周波数でのヘッドルーム対電源変動除去比(PSRR) $V_{OUT} = 3 V$ 、 $1 A$ 負荷電流、




図 29. 様々な入力電圧でのソフトスタート電流の温度特性 $V_{OUT} = 5 V$




図 32. 電源変動除去比(PSRR)の周波数特性 800 mV ヘッドルーム、 $V_{OUT} = 3 V$




図 30. 様々なヘッドルーム電圧での電源変動除去比 (PSRR) の周波数特性 $V_{OUT} = 3 V$ 、 $1 A$ 負荷電流




図 33. 電源変動除去比(PSRR)の周波数特性 400 mV ヘッドルーム、 $V_{OUT} = 3 V$




図 34.電源変動除去比(PSRR)の周波数特性 300 mV ヘッドルーム、 $V_{OUT} = 3 V$




図 37.電源変動除去比(PSRR)の周波数特性 800 mV ヘッドルーム、 $V_{OUT} = 5 V$




図 35.様々なヘッドルーム電圧での電源変動除去比 (PSRR) の周波数特性、 $V_{OUT} = 5 V$ 、1 A 負荷電流




図 38.電源変動除去比(PSRR)の周波数特性 400 mV ヘッドルーム、 $V_{OUT} = 5 V$




図 36.様々な周波数でのヘッドルーム対電源変動除去比(PSRR) $V_{OUT} = 5 V$ 、1 A 負荷電流




図 39.電源変動除去比(PSRR)の周波数特性 300 mV ヘッドルーム、 $V_{OUT} = 5 V$




図 40. 負荷電流 (I_{LOAD}) 対 RMS 出力ノイズ
調整可能バージョン、 $V_{OUT} = 1.2 V$




図 43. 出力電圧対 RMS 出力ノイズ、負荷電流 = 100 mA




図 41. 負荷電流 (I_{LOAD}) 対 RMS 出力ノイズ、 $V_{OUT} = 3 V$




図 44. 出力ノイズ・スペクトル密度調整可能バージョン
 $V_{OUT} = 1.2 V$




図 42. 負荷電流 (I_{LOAD}) 対 RMS 出力ノイズ、 $V_{OUT} = 5 V$




図 45. 出力ノイズ・スペクトル密度、 $V_{OUT} = 3 V$




図 46.出力ノイズ・スペクトル密度、 $V_{OUT} = 5\text{ V}$




図 49.負荷過渡応答、 $I_{LOAD} = 10\text{ mA} \sim 500\text{ mA}$ 、 $V_{OUT} = 5\text{ V}$
 $V_{IN} = 5.5\text{ V}$ 、 $CH1 = I_{LOAD}$ 、 $CH2 = V_{OUT}$




図 47.様々な出力電圧での出力ノイズ・スペクトル密度
負荷電流 = 100 mA




図 50.負荷過渡応答、 $I_{LOAD} = 10\text{ mA} \sim 1\text{ A}$
調整可能バージョン、 $V_{OUT} = 1.2\text{ V}$ 、 $V_{IN} = 2.5\text{ V}$
 $CH1 = I_{LOAD}$ 、 $CH2 = V_{OUT}$




図 48.負荷過渡応答、 $I_{LOAD} = 10\text{ mA} \sim 1\text{ A}$ 、 $V_{OUT} = 5\text{ V}$
 $V_{IN} = 5.5\text{ V}$ 、 $CH1 = I_{LOAD}$ 、 $CH2 = V_{OUT}$




図 51.負荷過渡応答、 $I_{LOAD} = 10\text{ mA} \sim 500\text{ mA}$
調整可能バージョン、 $V_{OUT} = 1.2\text{ V}$ 、 $V_{IN} = 2.5\text{ V}$
 $CH1 = I_{LOAD}$ 、 $CH2 = V_{OUT}$




図 52. ライン過渡応答、6 V~6.5 V、 $I_{LOAD} = 1$ A、 $V_{OUT} = 5$ V、
 CH1 = V_{IN} 、CH2 = V_{OUT}




図 53. ライン過渡応答、2.5 V~3 V、 $I_{LOAD} = 1$ A
 調整可能バージョン、 $V_{OUT} = 1.2$ V
 CH1 = V_{IN} 、CH2 = V_{OUT}

動作原理

ADM7171 は 2.3 V～6.5 V で動作し、最大 1 A の出力電流を持つ低静止電流低ドロップアウトのリニア・レギュレータです。ADM7171 は、最大負荷での静止電流が 4.0 mA (typ) と小さいためポータブル機器向けに最適です。シャットダウン消費電流は室温で 0.25 μ A (typ) です。

ADM7171 は 4.7 μ F の小型セラミック・コンデンサを使用するように最適化されているため、優れた過渡性能を提供します。




図 54.内部ブロック図

内部的には、ADM7171 は、リファレンス電圧、エラーアンプ、帰還分圧器、PMOS パス・トランジスタから構成されています。出力電流は、エラーアンプから制御される PMOS パス・デバイスを経由して供給されます。エラーアンプは、リファレンス電圧と出力からの帰還電圧を比較して、その差を増幅します。帰還電圧がリファレンス電圧より低い場合、PMOS デバイスのゲート電位が低くなるので、通過する電流が大きくなり、出力電圧が上昇します。帰還電圧がリファレンス電圧より高い場合は、PMOS デバイスのゲート電位が高くなるので、通過する電流が小さくなり、出力電圧が低下します。

ADM7171 では 1.2V～5V の 17 種類の固定出力電圧オプション

を提供しています。ADM7171 アーキテクチャでは、すべての固定出力電圧を外付け分圧器を使って高い電圧に設定することができます。例えば、固定 5 V 出力の ADM7171 を次式に従って 6 V 出力に設定することができます。

$$V_{OUT} = 5 \text{ V}(1 + R1/R2)$$




図 55.調整可能出力電圧の代表的なアプリケーション図

R2 の値は 200 k Ω より小さくして、SENSE ピンの入力電流から発生する出力電圧誤差を小さくする必要があります。例えば、R1 = R2 = 200 k Ω でデフォルト出力電圧が 1.2 V の場合、調整済み出力電圧は 2.4 V です。25 $^{\circ}$ C での SENSE ピン入力バイアス電流を 1 nA (typ) とすると、SENSE ピンの入力電流で生ずる出力電圧誤差は 0.1 mV (= 0.004%) です。

ADM7171 では EN ピンを使って、通常の動作状態で VOUT ピンをオン/オフします。EN がハイ・レベルのとき VOUT がオンし、EN がロー・レベルのとき、VOUT がオフします。自動スタートアップの場合は、EN と VIN (ピン 7 またはピン 8) を接続します。

アプリケーション情報

ADIsimPower 設計ツール

ADM7171 は、ADIsimPower™設計ツールによりサポートされています。ADIsimPower は、特定の設計目標に対して最適化された電源回路設計を生成するツールです。このツールを使うと、回路図、部品表、詳しい計算性能を生成することができます。ADIsimPower は、動作条件、IC の制限、実際のすべての外付け部品を考慮して、コスト、面積、効率、部品数について設計を最適化することができます。詳細と ADIsimPower 設計ツールの取得については、<http://www.analog.com/jp/ADIsimPower> をご覧ください。

コンデンサの選択

積層セラミック・コンデンサ (MLCC) は、小型サイズ、低実効直列抵抗 (ESR)、低 ESL、広い動作温度範囲であるため、バイパス・コンデンサに最適です。ただし、制約があります。絶縁体材料に応じて、容量は温度、DC バイアス、AC 信号レベルの変化に対して大幅に変化します。そのため、正しいコンデンサを選択すると、最適な回路性能が得られます。

出力コンデンサ

ADM7171 は、小型で省スペースのセラミック・コンデンサで動作するように設計されていますが、ESR 値に注意すれば一般的に使用されているコンデンサで動作することもできます。出力コンデンサの ESR は、LDO 制御ループの安定性に影響を与えません。ADM7171 の安定性のためには、 0.05Ω 以下の ESR を持つ最小 $4.7 \mu\text{F}$ のコンデンサの使用が推奨されます。負荷電流の変化に対する過渡応答も出力容量の影響を受けます。大きな値の出力容量を使用すると、負荷電流の大きな変化に対する ADM7171 過渡応答を向上させることができます。図 56 に、 $4.7 \mu\text{F}$ の出力容量値に対する過渡応答を示します。




図 56. 出力過渡応答、 $V_{\text{OUT}} = 5 \text{ V}$ 、 $C_{\text{OUT}} = 4.7 \mu\text{F}$

入力バイパス・コンデンサ

VIN ピンと GND の間に $4.7 \mu\text{F}$ のコンデンサを接続すると、特に入力パターンが長いカソード・インピーダンスが高い場合に、PCB のレイアウトに対する回路の感受性を小さくすることができます。 $4.7 \mu\text{F}$ より大きい出力容量が必要な場合は、出力容量に合わせて入力コンデンサを大きくすることが推奨されます。

入力コンデンサと出力コンデンサの特性

最小容量と最大 ESR 条件を満たすかぎり、ADM7171 に任意の高品質セラミック・コンデンサを使用することができます。セラミック・コンデンサは様々な誘電体を使って製造されて、各々は温度と加えられる電圧に対して異なる動作をします。コンデンサは、必要とされる温度範囲と DC バイアス条件で最小容量を確保できる十分な誘電体を持つ必要があります。電圧定格 $6.3 \text{ V} \sim 100 \text{ V}$ の X5R または X7R 誘電体の使用が推奨されます。Y5V 誘電体と Z5U 誘電体は温度特性と DC バイアス特性が十分でないため推奨されません。

図 57 に、0805、 $4.7 \mu\text{F}$ 、 16 V の X5R コンデンサについて DC 電圧バイアス対容量を示します。コンデンサの電圧安定性は、コンデンサのサイズと電圧定格の影響を大きく受けます。一般に、コンデンサのパッケージが大きいほど、または電圧定格が大きいほど、優れた安定性を示します。X5R 誘電体の温度変動は、 $-40^\circ\text{C} \sim +85^\circ\text{C}$ の温度範囲で約 $\pm 15\%$ であり、パッケージ・サイズまたは電圧定格の関数になっていません。




図 57. DC バイアス電圧対容量

式 1 を使うと、温度、部品許容誤差、電圧に対するコンデンサの変動を考慮した、ワーストケース容量を求めることができます。

$$C_{\text{EFF}} = C_{\text{BIAS}} \times (1 - \text{TEMPCO}) \times (1 - \text{TOL}) \quad (1)$$

ここで、

C_{BIAS} は動作電圧での実効容量。

TEMPCO は最悪時のコンデンサ温度係数です。

TOL は最悪時の部品許容誤差です。

この例では、 $-40^\circ\text{C} \sim +85^\circ\text{C}$ でのワーストケース温度係数 (TEMPCO) を、X5R 誘電体では 15% と想定しています。

図 57 に示すように、コンデンサの許容誤差 (TOL) は 10%、かつ 3.0 V で $C_{BIAS} = 4.35 \mu\text{F}$ としています。

これらの値を式 1 に代入すると、

$$C_{EFF} = 4.35 \mu\text{F} \times (1 - 0.15) \times (1 - 0.1) = 3.33 \mu\text{F}$$

したがって、この例で選択したコンデンサは、選択した出力電圧 3.0 V で、温度と許容誤差に対する LDO の最小容量条件を満たします。

ADM7171 の性能を保証するためには、コンデンサ動作に対する DC バイアス、温度、許容誤差の影響を各アプリケーションごとに評価することが不可欠です。

プログラマブルな高精度イネーブル

ADM7171 では EN ピンを使って、通常の動作状態で VOUT ピンをオン/オフします。図 58 に示すように、EN の電圧上昇が 1.2 V (typ) の上限閾値を超えると、VOUT がオンします。EN の電圧が 1.1 V (typ) の下限閾値を下回ると、VOUT がオフします。EN 閾値のヒステリシスは約 100 mV です。




図 58. EN ピン動作に対する代表的な VOUT 応答

上限と下限の閾値は、2本の抵抗を使って公称 1.2 V 閾値より高く設定することができます。抵抗値 R_{EN1} と R_{EN2} は次式で決定することができます。

$$R_{EN1} = R_{EN2} \times (V_{IN} - 1.2 \text{ V}) / 1.2 \text{ V}$$

ここで、

R_{EN2} は公称 10 kΩ~100 kΩ。

V_{IN} は所望のオン電圧。

ヒステリシス電圧は次の倍率で大きくなります。

$$(R_{EN1} + R_{EN2}) / R_{EN1}$$

図 59 に示す例では、イネーブル閾値は 3.6 V で、ヒステリシスは 300 mV です。




図 59. EN ピンの代表的な分圧器

図 58 に、EN ピンの代表的なヒステリシスを示します。このヒステリシスは、EN ピンが閾値を通過するときにノイズにより発生するオン/オフ発振を防止します。

低電圧入力保護機能

また、ADM7171 は入力電圧がレギュレータの最小入力電圧定格を下回るとき出力電圧をオフする内部低電圧入力保護回路も内蔵しています。上側と下側の閾値は、約 200 mV のヒステリシスを持つように内部で固定されています。このヒステリシスは、入力電圧が閾値を通過するときにノイズにより発生するオン/オフ発振を防止します。

ソフトスタート

ADM7171 では内部ソフトスタート (SS ピン・オープン) を使って、出力をイネーブルしたときの突入電流を制限します。5.0 V オプションでのスタートアップ時間は、EN ハイ・レベル閾値を通過してから出力が最終値の 90% に到達するまでとして約 380 μs です。図 60 に示すように、スタートアップ時間は出力電圧の設定にほぼ無関係です。




図 60. 代表的なスタートアップ動作

SS ピンに接続した外付けコンデンサがソフトスタート時間を決めます。SS ピンは、380 μs (typ) のスタートアップ時間の間オープンのままにすることができます。このピンは、グラウンドに接続しないでください。外付けソフトスタート・コンデンサを使用する場合、ソフトスタート時間は次式で決定されます。

$$SS_{TIME} (\mu\text{s}) = 380 \mu\text{s} + (0.6 \times C_{SS}) \mu\text{s}$$

ここで C_{SS} は nF。




図 61.様々な C_{SS} 値での代表的なソフトスタート動作

調整可能モードでの ADM7171 のノイズ削減

ADM7171 の超低出力ノイズは、LDO エラーアンプをユニティ・ゲインに維持し、リファレンス電圧と出力電圧を一致させることにより実現されています。このアーキテクチャは、従来型の調整可能出力電圧 LDO では動作しません。ただし、ADM7171 アーキテクチャでは、すべての固定出力電圧を外付け分圧器を使って高い電圧に設定することができます。例えば、調整可能出力 (ユニティ・ゲインで 1.2 V) の ADM7171 を次式に従って 6 V 出力に設定することができます。

$$V_{OUT} = 1.2 V(1 + R1/R2)$$

ADM7171 をこの方法で使用する際の欠点は、出力電圧ノイズが出力電圧に比例することです。このため、出力ノイズの増加を小さくするためには、目標の電圧に近い固定出力電圧を選択することが最適です。

電圧調整可能な LDO 回路は、固定出力 ADM7171 の出力電圧ノイズに近いレベルまで出力電圧ノイズを下げるように変更することができます。図 62 に示す回路では、出力電圧設定抵抗分圧器に部品を 2 個追加しています。C_{NR} と R_{NR} が R_{FB1} に並列に追加されて、エラーアンプの AC ゲインを小さくしています。R_{NR} は R_{FB2} に比較して小さくなるように選択します。R_{NR} が R_{FB2} 値の 1%~10% の場合、エラーアンプの最小 AC ゲインは約 0.1 dB~0.8 dB になります。実際のゲインは、R_{NR} と R_{FB1} の並列接続で決定されます。これにより、エラーアンプは常にユニティ・ゲインより少し高いゲインで動作できるようになります。

0.5 Hz~10 Hz の周波数で C_{NR} のリアクタンスが R_{FB1} - R_{NR} に等しくなるように設定することにより、C_{NR} の値を選択します。これにより、エラーアンプの AC ゲインが DC ゲインより 3 dB 低くなる周波数が設定されます。




図 62.ノイズ削減の変更

固定出力 LDO のノイズを約 5 μV として、次式を使って調整可能 LDO のノイズを求めます。

$$\text{ノイズ} = 5 \mu\text{V} \times (R_{PAR} + R_{FB2})/R_{FB1}$$

ここで、R_{PAR} は R_{FB1} と R_{NR} の並列接続。

図 62 に示す部品値を使用した場合、ADM7171 の特性は次のようになります。

- DC ゲイン = 5 (14 dB)
- 3 dB ロールオフ周波数 = 0.8 Hz
- 高周波 AC ゲイン = 1.09 (0.75 dB)
- ノイズ削減係数 = 4.42 (12.91 dB)
- ノイズ削減なしの調整可能 LDO の RMS ノイズ = 25 μV rms
- ノイズ削減ありの調整可能 LDO の RMS ノイズ = 5.5 μV rms (固定電圧オプション = 5 μV rms とした場合)

電流制限および熱過負荷保護

ADM7171 は、電流制限回路と熱過負荷保護回路により大きな消費電力による損傷から保護されています。ADM7171 は、出力負荷が 3 A (typ) に到達したとき、電流を制限するように設計されています。出力負荷が 3 A を超えると、出力電圧を下げた一定の電流限界値を維持します。

ジャンクション温度を最大 150°C (typ) に制限する熱過負荷保護機能も内蔵しています。極限状態 (周囲温度が高く、消費電力が大きい) で、ジャンクション温度が 150°C を超え始めると、出力がオフされて、出力電流がゼロになります。ジャンクション温度が 135°C を下回ると、出力が再びオンして、出力電流が動作値に戻ります。

V_{OUT} がグラウンドへ短絡するケースを考えます。まず、ADM7171 は短絡電流が 3 A を超えないように電流制限します。ジャンクションの自己発熱が大きくなると温度が 150°C を超えるので、サーマル・シャットダウンが起動されて、出力がオフされ、出力電流がゼロになります。ジャンクション温度が 135°C を下回ると、出力がオンして短絡に 3 A が流れて、再びジャンクション温度が 150°C を超えます。135°C と 150°C の間のこの熱的発振により、3 A と 0 mA の間の電流発振が発生して、出力に短絡が残っている間この発振が続きます。

電流制限機能と過熱制限機能は、偶発的な過負荷状態に対してデバイスを保護することを目的としています。信頼度の高い動作を得るためには、外付けからデバイス消費電力を制限して、ジャンクション温度が 125°C を超えないようにする必要があります。

熱に対する考慮事項

入力-出力間電位差が低いアプリケーションでは、ADM7171 の発熱は大きくなりませんが、周囲温度が高く、かつ入力電圧が高いアプリケーションでは、パッケージの発熱が大きくなって、チップのジャンクション温度が最大ジャンクション温度 125 °C を超えるようになります。

ジャンクション温度が 150°C を超えると、コンバータはサーマル・シャットダウンします。永久的な損傷を防止するため、ジャンクション温度が 135°C を下回るまで回復しません。したがって、すべての条件で信頼度の高い性能を保証するためには、アプリケーションの熱解析が非常に重要です。式 2 に示すように、チップのジャンクション温度は、周囲温度と電力消費によるパッケージの温度上昇の和です。

信頼度の高い動作を保証するためには、ADM7171 のジャンクション温度が 125°C を超えないようにする必要があります。ジャンクション温度をこの最大値より低く維持するためには、ジャンクション温度の変化に寄与するパラメータを知っておく必要があります。これらのパラメータとしては、周囲温度、パワー・デバイスの消費電力、ジャンクション-周囲間の熱抵抗 (θ_{JA}) などがあります。 θ_{JA} 値は、パッケージ組み立て材料とパッケージの GND ピンを PCB へハンダ付けする際に使用する銅の量に依存します。

表 7 に、PCB の銅サイズに対する 8 ピン LFCSP パッケージの θ_{JA} 値 (typ) を示します。 Ψ_{JB} の typ 値は、8 ピン LFCSP パッケージの場合 15.1°C/W になります。

表 7. θ_{JA} 値 (typ)

Copper Size (mm ²)	θ_{JA} (°C/W) of LFCSP
25 ¹	165.1
100	125.8
500	68.1
1000	56.4
6400	42.1

¹ デバイスは最小サイズのピン・パターンにハンダ付け。

ADM7171 のジャンクション温度は次式で計算できます。

$$T_J = T_A + (P_D \times \theta_{JA}) \tag{2}$$

ここで、

T_A は周囲温度。

P_D はチップの消費電力で、次式で与えられます。

$$P_D = [(V_{IN} - V_{OUT}) \times I_{LOAD}] + (V_{IN} \times I_{GND}) \tag{3}$$

ここで、

I_{LOAD} は負荷電流。

I_{GND} はグラウンド電流。

V_{IN} と V_{OUT} は、それぞれ入力電圧と出力電圧。

グラウンド電流による消費電力は小さいため無視できます。このため、ジャンクション温度の式は次のように簡単になります。

$$T_J = T_A + (((V_{IN} - V_{OUT}) \times I_{LOAD}) \times \theta_{JA}) \tag{4}$$

式 4 に示すように、与えられた周囲温度に対して、ジャンクション温度が 125°C を超えないようにするため、入力と出力間の電位差、連続負荷電流、最小銅サイズ条件が PCB に対して存在します。図 63 ~ 図 65 に、様々な周囲温度、消費電力、PCB 銅面積に対するジャンクション温度計算を示します。




図 63.LFCSP、 $T_A = 25^\circ\text{C}$




図 64.LFCSP、 $T_A = 50^\circ\text{C}$




図 65.LFCSP、TA = 85°C

ボード温度が既知の場合、サーマル・キャラクタリゼーション・パラメータ Ψ_{JB} を使ってジャンクション温度上昇を計算してください。最大ジャンクション温度(T_J)は、次式を使ってボード温度(T_B)と消費電力(P_D)から計算されます。

$$T_J = T_B + (P_D \times \Psi_{JB}) \quad (5)$$




図 66.様々なボード温度での LFCSP 消費電力

代表的なアプリケーション回路




図 67.クロック・ドライバ電源




図 68.RF PLL/VCO 電源

プリント回路ボード・レイアウトでの考慮事項

ADM7171 のピンに接触する銅の量を増やすとパッケージからの放熱を改善することができますが、表 7 に示すように、限界点に到達して、それ以上銅サイズを増やしても熱放散を大きく改善できません。

入力コンデンサは VIN ピンと GND ピンのできるだけ近くに配置します。出力コンデンサは VOUT ピンと GND ピンのできるだけ近くに配置します。0805 または 1206 サイズのコンデンサと抵抗を使うと、面積が制限されているボード上で最小のフットプリント・ソリューションが実現できます。




図 69. LFCSP PCB のレイアウト例

外形寸法




図 70.8 ピン・リードフレーム・チップ・スケール・パッケージ [LFCSP_WD]
 3 mm × 3 mm ボディ、極薄、デュアル・リード
 (CP-8-21)
 寸法: mm

オーダー・ガイド

Model ¹	Temperature Range	Output Voltage (V) ^{2, 3}	Package Description	Package Option	Branding
ADM7171ACPZ-1.3-R7	-40°C to +125°C	1.3	8-Lead LFCSP_WD	CP-8-21	LPX
ADM7171ACPZ-1.8-R7	-40°C to +125°C	1.8	8-Lead LFCSP_WD	CP-8-21	LPY
ADM7171ACPZ-2.5-R7	-40°C to +125°C	2.5	8-Lead LFCSP_WD	CP-8-21	LR3
ADM7171ACPZ-3.0-R7	-40°C to +125°C	3.0	8-Lead LFCSP_WD	CP-8-21	LPZ
ADM7171ACPZ-3.3-R7	-40°C to +125°C	3.3	8-Lead LFCSP_WD	CP-8-21	LQ0
ADM7171ACPZ-4.2-R7	-40°C to +125°C	4.2	8-Lead LFCSP_WD	CP-8-21	LQX
ADM7171ACPZ-5.0-R7	-40°C to +125°C	5.0	8-Lead LFCSP_WD	CP-8-21	LQ1
ADM7171ACPZ-R7	-40°C to +125°C	Adjustable (1.2 V)	8-Lead LFCSP_WD	CP-8-21	LQ2
ADM7171ACPZ-R2	-40°C to +125°C	Adjustable (1.2 V)	8-Lead LFCSP_WD	CP-8-21	LQ2
ADM7171CP-EVALZ		Evaluation Board			

¹ Z = RoHS 準拠製品。

² その他の電圧オプションについては、最寄りのアナログ・デバイス販売代理店へご連絡ください。

³ 評価用ボードは、3.0 V ADM7171 に対する調整可能電圧(1.2 V)に予め設定されています。