



5.7kV 実効値、信号絶縁型 基本 CAN FD トランシーバー

データシート

ADM3050E

特長

5.7kV 実効値の信号絶縁型 CAN FD トランシーバー

ロジック側：1.7V~5.5V の電源およびレベル

バス側：4.5V~5.5V の電源

ISO 11898-2:2016 準拠の CAN FD

最大データ・レート：12Mbps (CAN FD)

低い最大ループ伝搬遅延：145ns

拡張コモンモード電圧範囲：±25V

バス障害保護 (CANH、CANL)：±40V

6dB で EN 55022 クラス B に合格

安全性と規制に対する認定

VDE 適合性認定、VDE V 0884-10 (申請中)

UL：1分間で 5700V 実効値、UL 1577 規格に準拠 (申請中)

CSA Component Acceptance 5A (5.7kV 実効値)

IEC 60950、IEC 61010 (申請中)

高いコモンモード過渡耐圧：75kV/μs 超

工業用動作温度範囲：-40°C~+12°C

アプリケーション

CANOpen、DeviceNet、その他の CAN バスの実装

工業用オートメーション

プロセス制御とビルディング制御

輸送およびインフラストラクチャ

概要

ADM3050E は、高性能の基本的な機能一式を備えた 5.7kV 実効値の絶縁型コントローラ・エリア・ネットワーク (CAN) 物理層トランシーバーです。このデバイスは、CAN フレキシブル・データ・レート (CAN FD) ISO 11898-2:2016 の条件を十分に満たすだけでなく、12Mbps もの高いデータ・レートにも対応することができます。

また、アナログ・デバイセズの iCoupler® 技術を使用して、2 チャンネル・アイソレータと CAN トランシーバーを 1 つのスマート・アウトライン集積回路 (SOIC) 表面実装パッケージにまとめています。ADM3050E は、CAN および CAN FD のアプリケーションに十分適した絶縁ソリューションです。CAN コントローラと物理層バスを絶縁し、5.7kV 実効値の耐電圧、849V_{PEAK} 動作電圧、12.8kV サージ試験に対する安全と規制に関する認定 (申請中) により、アプリケーションの絶縁条件を確実に満たします。

機能ブロック図




図 1.

低ループ伝搬遅延と±25V の拡張コモンモード電圧範囲により、長いバス・ケーブルでの堅牢な通信をサポートします。ドミナント・タイムアウト機能は故障時にバスをロックアップから保護し、電流制限およびサーマル・シャットダウン機能は出力短絡から保護します。CAN バスの入力ピンおよび出力ピンは、誤って 24V バス電源に接続しても耐えられるように±40V まで保護されています。このデバイスは、-40°C~+125°C の工業用温度範囲ですべて仕様規定されています。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

©2019 Analog Devices, Inc. All rights reserved.

アナログ・デバイセズ株式会社

本社 / 〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F
電話 03 (5402) 8200
大阪営業所 / 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F
電話 06 (6350) 6868
名古屋営業所 / 〒451-6038 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F
電話 052 (569) 6300

目次

特長.....	1	動作原理.....	14
アプリケーション.....	1	CAN トランシーバーの動作.....	14
機能ブロック図.....	1	信号のアイソレーション.....	14
概要.....	1	統合済みの公認 IEC 電磁両立性 (EMC) ソリューション.....	14
改訂履歴.....	2	±40V 誤配線の保護.....	14
仕様.....	3	ドミナント・タイムアウト.....	14
タイミング仕様.....	5	フェイルセーフ機能.....	14
タイミング図.....	5	サーマル・シャットダウン.....	15
絶縁および安全性関連の仕様.....	6	アプリケーション情報.....	16
パッケージ特性.....	6	EMI 放射と PCB レイアウト.....	16
適用規格.....	6	PCB レイアウト.....	16
DIN V VDE V 0884-10 (VDE V 0884-10) 絶縁特性 (申請中)	7	熱解析.....	16
.....	7	絶縁寿命.....	16
絶対最大定格.....	8	表面トラッキング.....	16
熱抵抗.....	8	絶縁疲労.....	16
ESD に関する注意.....	8	計算とパラメータ使用の例.....	17
ピン配置およびピン機能の説明.....	9	外形寸法.....	18
動作の真理値表.....	9	オーダー・ガイド.....	18
代表的な性能特性.....	10		
試験回路.....	12		
用語の定義.....	13		

改訂履歴

10/2018—Revision 0: Initial Version

仕様

特に指定のない限り、すべての電圧値はそれぞれのグラウンドを基準とし、 $1.7V \leq V_{DD1} \leq 5.5V$ 、 $4.5V \leq V_{DD2} \leq 5.5V$ 、 $-40^{\circ}C \leq T_A \leq +125^{\circ}C$ 。
特に指定のない限り、仕様の代表値は、 $T_A = 25^{\circ}C$ 、 $V_{DD1} = V_{DD2} = 5V$ での値です。

表 1.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments	
SUPPLY CURRENT							
Bus Side	I_{DD2}						
Recessive State			5.3	7	mA	TXD high, load resistance (R_L) = 60 Ω	
Dominant State			63	75	mA	Limited by transmit dominant timeout (t_{DT}), see the Theory of Operation section, $R_L = 60 \Omega$	
					73	mA	Limited by t_{DT} , $R_L = 60 \Omega$, $4.75 V \leq V_{DD2} \leq 5.25 V$
70% Dominant/30% Recessive							Worst case, see the Theory of Operation section, $R_L = 60 \Omega$
1 Mbps				45	58	mA	
5 Mbps			49	60	mA		
12 Mbps			58	65	mA		
Logic Side \bar{i} Coupler Current	I_{DD1}			5.5	mA	TXD high, low, or switching	
DRIVER							
Differential Outputs						See Figure 18	
Recessive State Voltage						TXD high, R_L , and common-mode filter capacitor (C_F) open	
CANH, CANL	V_{CANL} , V_{CANH}	2.0		3.0	V		
Differential Output	V_{OD}	-500		+50	mV		
Dominant State Voltage						TXD low, C_F open	
CANH	V_{CANH}	2.75		4.5	V	$50 \Omega \leq R_L \leq 65 \Omega$	
CANL	V_{CANL}	0.5		2.0	V	$50 \Omega \leq R_L \leq 65 \Omega$	
Differential Output	V_{OD}	1.5		3.0	V	$50 \Omega \leq R_L \leq 65 \Omega$	
		1.4		3.3	V	$45 \Omega \leq R_L \leq 70$	
		1.5		5.0	V	$R_L = 2240 \Omega$	
Output Symmetry ($V_{DD2} - V_{CANH}$ to V_{CANL})	V_{SYM}	-0.55		+0.55	V	$R_L = 60 \Omega$, $C_F = 4.7 nF$	
Short-Circuit Current	$ I_{sc} $					R_L open	
Absolute							
CANH				115	mA	$V_{CANH} = -3 V$	
CANL				115	mA	$V_{CANL} = 18 V$	
Steady State							
CANH				115	mA	$V_{CANH} = -24 V$	
CANL				115	mA	$V_{CANL} = 24 V$	
Logic Input TXD							
Input Voltage							
High	V_{IH}	$0.65 \times V_{DD1}$			V		
Low	V_{IL}			$0.35 \times V_{DD1}$	V		
Complementary Metal-Oxide Semiconductor (CMOS) Logic Input Currents	$ I_{IH} , I_{IL} $			10	μA	Input high or low	
RECEIVER							
Differential Inputs							
Differential Input Voltage Range	V_{ID}					See Figure 19, RXD capacitance (C_{RXD}) open, $-25 V < V_{CANL}, V_{CANH} < +25 V$	
Recessive		-1.0		+0.5	V		
Dominant		0.9		5.0	V		
Input Voltage Hysteresis	V_{HYS}		150		mV		

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
Unpowered Input Leakage Current	$ I_{IN(OFF)} $			10	μA	$V_{CANH}, V_{CANL} = 5\text{ V}, V_{DD2} = 0\text{ V}$
Input Resistance						
CANH, CANL	R_{INH}, R_{INL}	6		25	$\text{k}\Omega$	
Differential	R_{DIFF}	20		100	$\text{k}\Omega$	
Input Resistance Matching	m_R	-0.03		+0.03		$m_R = 2 \times (R_{INH} - R_{INL}) / (R_{INH} + R_{INL})$
CANH, CANL Input Capacitance	C_{INH}, C_{INL}		35		pF	
Differential Input Capacitance	C_{DIFF}		12		pF	
Logic Output (RXD)						
Output Voltage						
Low	V_{OL}		0.2	0.4	V	Output impedance (I_{OUT}) = 2 mA
High	V_{OH}	$V_{DD1} - 0.2$			V	$I_{OUT} = -2\text{ mA}$
Short-Circuit Current	I_{OS}	7		85	mA	Output voltage (V_{OUT}) = GND_1 or V_{DD1}
COMMON-MODE TRANSIENT IMMUNITY ¹						Common-mode voltage (V_{CM}) $\geq 1\text{ kV}$, transient magnitude $\geq 800\text{ V}$
Input High, Recessive	$ CM_H $	75	100		$\text{kV}/\mu\text{s}$	Input voltage (V_{IN}) = V_{DD1} (TXD) or CANH/CANL recessive
Input Low, Dominant	$ CM_L $	75	100		$\text{kV}/\mu\text{s}$	$V_{IN} = 0\text{ V}$ (TXD) or CANH/CANL dominant

¹ $|CM_H|$ は、CANH/CANL がリセッシブまたは、 $RXD \geq V_{DD1} - 0.2\text{V}$ の状態を維持しながら持続可能な最大コモンモード電圧スルー・レートです。 $|CM_L|$ は、CANH/CANL がドミナントまたは $RXD \leq 0.4\text{V}$ の状態を維持しながら持続可能な最大コモンモード電圧スルー・レートです。コモンモード電圧スルー・レートは、立上がりりと立下がりの両方のコモンモード電圧エッジに適用されます。

タイミング仕様

特に指定のない限り、すべての電圧値はそれぞれのグラウンドを基準とし、 $1.7V \leq V_{DD1} \leq 5.5V$ 、 $4.5V \leq V_{DD2} \leq 5.5V$ 、 $-40^{\circ}C \leq T_A \leq +125^{\circ}C$ 。
特に指定のない限り、仕様の代表値は、 $T_A = 25^{\circ}C$ 、 $V_{DD1} = V_{DD2} = 5V$ での値です。

表 2.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
DRIVER						
Maximum Data Rate		12			Mbps	See Figure 2 and Figure 18, $t_{BIT_TXD} = 200\text{ ns}$, $R_L = 60\ \Omega$, $C_L = 100\text{ pF}$
Propagation Delay from TXD to Bus (Recessive to Dominant)	t_{TXD_DOM}		35	60	ns	
Propagation Delay from TXD to Bus (Dominant to Recessive)	t_{TXD_REC}		45	70	ns	
Transmit Dominant Timeout	t_{DT}	1175		4000	μs	TXD low, see Figure 3
RECEIVER						
Falling Edge Loop Propagation Delay (TXD to RXD)	t_{LOOP_FALL}			145	ns	See Figure 2 and Figure 20, $t_{BIT_TXD} = 200\text{ ns}$, $R_L = 60\ \Omega$, $C_L = 100\text{ pF}$, $C_{RXD} = 15\text{ pF}$
Rising Edge Loop Propagation Delay (TXD to RXD)	t_{LOOP_RISE}			145	ns	
Loop Delay Symmetry (Minimum Recessive Bit Width)	t_{BIT_RXD}					
2 Mbps		450		550	ns	$t_{BIT_TXD} = 500\text{ ns}$
5 Mbps		160		220	ns	$t_{BIT_TXD} = 200\text{ ns}$
8 Mbps		85		140	ns	$t_{BIT_TXD} = 125\text{ ns}$
12 Mbps		50		91.6	ns	$t_{BIT_TXD} = 83.3\text{ ns}$

タイミング図




図 2. トランシーバーのタイミング図




図 3. ドミナント・タイムアウト、 t_{DT}

絶縁および安全性関連の仕様

詳細については www.analog.com/jp/icouplersafety を参照してください。

表 3.

パラメータ	記号	値	単位	試験条件/補足
Rated Dielectric Insulation Voltage		5700	V rms	持続時間：1分
Minimum External Air Gap (Clearance)	L (I01)	7.8	mm min	入力端子から出力端子に向け空中の最短距離で測定
Minimum External Tracking (Creepage)	L (I02)	7.8	mm min	入力端子から出力端子に向けチップ表面の最短距離で測定
Minimum Clearance in the Plane of the Printed Circuit Board (PCB) Clearance	L (PCB)	8.3	mm min	PCB マウント面で入力端子から出力端子に向け空中の直線距離で測定
Minimum Internal Gap (Internal Clearance)		25.5	μm min	絶縁物を通しての絶縁距離
Tracking Resistance (Comparative Tracking Index)	CTI	>600	V	DIN IEC 112/VDE 0303 Part 1
Material Group		I		材料グループ (DIN VDE 0110, 1/89, Table 1)

パッケージ特性

表 4.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
Resistance (Input to Output) ¹	R _{I-O}		10 ¹³		Ω	
Capacitance (Input to Output) ¹	C _{I-O}		1.1		pF	f = 1 MHz
Input Capacitance ²	C _I		4.0		pF	

¹ デバイスは 2 端子デバイスとみなします。すなわち、ピン 1～ピン 8 を相互に短絡させ、ピン 9～ピン 16 を相互に短絡させます。

² 入力容量は任意の入力データ・ピンとグラウンドの間の値です。

適用規格

特定のクロス・アイソレーション波形と絶縁レベルに対する推奨最大動作電圧については、表 9 および絶縁寿命のセクションを参照してください。ADM3050E は、表 5 に記載された機関の認定を申請中または取得済みです。

表 5.

UL (Pending)	CSA (Pending)	VDE (Pending)	CQC (Pending)
UL 1577 Component Recognition Program ¹	Approved under CSA Component Acceptance Notice 5A	DIN V VDE V 0884-10 (VDE V 0884-10):2006-12 ²	Certified under CQC11-471543-2012
Single Protection, 5700 V rms Isolation Voltage	CSA 60950-1-07+A1+A2 and IEC 60950-1, second edition, +A1+A2: Basic insulation at 780 V rms (1103 V _{PEAK}) Reinforced insulation at 390 V rms (552 V _{PEAK}) IEC 60601-1 Edition 3.1: Basic insulation (1 MOPP), 490 V rms (686 V _{PEAK}) Reinforced insulation (2 MOPP), 238 V rms (325 V _{PEAK}) CSA 61010-1-12 and IEC 61010-1 third edition: Basic insulation at: 300 V rms mains, 780 V secondary (1103 V _{PEAK}) Reinforced insulation at: 300 V rms mains, 390 V secondary (552 V _{PEAK})	Reinforced insulation, 849 V _{PEAK} , V _{IOTM} = 8 kV _{PEAK}	GB4943.1-2011 Basic insulation at 780 V rms (1103 V _{PEAK}) Reinforced insulation at 390 V rms (552 V _{PEAK})
File E214100	File 205078	File 2471900-4880-0001	File (pending)

¹ UL 1577 に従い、それぞれの ADM3050E には 6840 V rms 以上の絶縁試験電圧を 1 秒間加える耐電圧試験を実施しています。

² DIN V VDE V 0884-10 に従い、各製品には、1592V peak 以上の絶縁試験電圧を 1 秒間加える耐電圧試験を実施しています（部分放電検出の規定値 = 5pC）。デバイス表面のアスタリスク (*) は、DIN V VDE V 0884-10 認定製品であることを示します。

DIN V VDE V 0884-10 (VDE V 0884-10) 絶縁特性 (申請中)

これらのアイソレータは、安全限界データ範囲内の強化絶縁にのみ適しています。保護回路を使用すれば、安全データが確実に維持されます。

表 6.

説明	試験条件/補足	記号	特性値	単位
Installation Classification per DIN VDE 0110 For Rated Mains Voltage ≤ 150 V rms For Rated Mains Voltage ≤ 300 V rms For Rated Mains Voltage ≤ 600 V rms Climatic Classification Pollution Degree per DIN VDE 0110, Table 1 Maximum Working Insulation Voltage Reinforced Basic, DC Working Voltage			I to IV I to IV I to IV 40/125/21 2	
	AC バイポーラ、AC ユニポーラ、DC 電圧の最大連続動作電圧、基本および強化絶縁、1%劣化までの 50 年寿命については、絶対最大定格のセクションおよび表 9 を参照してください。	V_{IORM} $V_{IORM(DC)}$	849 1500	V_{PEAK} V_{DC}
Input to Output Test Voltage, Method B1	$V_{IORM} \times 1.875 = V_{pd(m)}$ 、100%出荷テスト、 $t_{ini} = t_m = 1$ 秒、部分放電 < 5pC	$V_{pd(m)}$	1592	V_{PEAK}
Input to Output Test Voltage, Method A After Environmental Tests Subgroup 1 After Input and/or Safety Test Subgroup 2 and Subgroup 3	$V_{IORM} \times 1.5 = V_{pd(m)}$ 、 $t_{ini} = 60$ 秒、 $t_m = 10$ 秒、部分放電 < 5pC $V_{IORM} \times 1.2 = V_{pd(m)}$ 、 $t_{ini} = 60$ 秒、 $t_m = 10$ 秒、部分放電 < 5pC	$V_{pd(m)}$	1274 1019	V_{PEAK} V_{PEAK}
Highest Allowable Overvoltage Impulse	1.2μs の立上がり時間、50μs で 50% の立下がり時間 (優先シーケンスで気中放電)	V_{IOTM} $V_{IMPULSE}$	8000 8000	V_{PEAK} V_{PEAK}
Surge Isolation Voltage Basic	$V_{PEAK} = 12.8kV$ 、1.2μs の立上がり時間、50μs で 50% の立下がり時間	V_{IOSM}	12000	V_{PEAK} V_{PEAK}
Reinforced	$V_{PEAK} = 12.8kV$ 、1.2μs の立上がり時間、50μs で 50% の立下がり時間	V_{IOSM}	8000	V_{PEAK}
Safety Limiting Values Maximum Junction Temperature Total Power Dissipation at 25°C Insulation Resistance at T_s	故障発生時に許容可能な最大値 (図 4 参照) 試験電圧 = 500V	T_s P_s R_s	150 2.08 >10 ⁹	°C W Ω




図 4. 熱デレーティング曲線、DIN V VDE V 0884-10 による安全限界電力の周囲温度への依存性 (詳細は熱抵抗のセクションを参照)

絶対最大定格

特に指定のない限り、GND₁を基準とするピン電圧はGND₁と、GND₂を基準とするピン電圧はGND₂と同じ側です。

表 7.

Parameter	Rating
V _{DD1} /V _{DD2}	-0.5 V to +6 V
Logic Side Input and Output: TXD, RXD CANH, CANL	-0.5 V to V _{DD1} + 0.5 V -40 V to +40 V
Operating Temperature Range	-40°C to +125°C
Storage Temperature Range	-65°C to +150°C
Maximum Junction Temperature (T _J)	150°C
Electrostatic Discharge (ESD), IEC 61000-4-2, CANH/CANL	
Across Isolation Barrier with Respect to GND ₁	±8 kV
Contact Discharge with Respect to GND ₂	±8 kV typical
Air Discharge with Respect to GND ₂	±15 kV
Human Body Model (HBM), All Pins, 1.5 kΩ, 100 pF	±4 kV
Moisture Sensitivity Level (MSL)	3

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

表 9. 最大連続動作電圧¹

Parameter	Insulation Rating (20-Year Lifetime) ²	VDE 0884-11 Lifetime Conditions Fulfilled
AC Voltage		
Bipolar Waveform		
Basic Insulation	849 V _{PEAK}	Lifetime limited by insulation lifetime per VDE-0884-11
Reinforced Insulation	707 V _{PEAK}	Lifetime limited by insulation lifetime per VDE-0884-11
Unipolar Waveform		
Basic Insulation	1697 V _{PEAK}	Lifetime limited by insulation lifetime per VDE-0884-11
Reinforced Insulation	1275 V _{PEAK}	Lifetime limited by package creepage per IEC 60664-1
DC Voltage		
Basic Insulation	1560 V _{PEAK}	Lifetime limited by package creepage per IEC 60664-1
Reinforced Insulation	780 V _{PEAK}	Lifetime limited by package creepage per IEC 60664-1

¹ 最大連続動作電圧は、絶縁バリアの両端にかかる連続電圧の大きさを指します。詳細については、絶縁寿命のセクションを参照してください。

² 沿面距離制限を考慮しない絶縁能力。動作電圧は、PCBにハンダ処理を行った部品の実効値電圧（最大1250V（実効値）の材料グループIを想定）を考慮する場合はPCBの沿面距離で、材料グループIIの実効値電圧を考慮する場合はSOIC_Wパッケージの7.8mmという沿面距離で制限されます。

熱抵抗

熱性能は、PCBの設計と動作環境に直接関連します。PCBの熱設計には、細心の注意を払う必要があります。

表 8. 熱抵抗

Package Type ¹	θ _{JA}	Unit
RW-16	60	°C/W

¹ 熱電対をパッケージ裏面の中央に配置し、薄膜パターン層の4層基板で試験を行いました。熱モデルの定義については熱解析のセクションを参照してください。

ESDに関する注意



ESD（静電放電）の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術であるESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明




図 5. ピン配置

表 10. ピン機能の説明

ピン番号	記号	説明
1	V _{DD1}	電源、ロジック側、1.7V~5.5V。このピンには0.1μFのデカップリング・コンデンサが必要です。
2, 7, 8	GND ₁	グラウンド、ロジック側。
3	RXD	レシーバー出力データ。
4, 5, 11, 14	NC	接続なし。ICへの内部接続なし。
6	TXD	ドライバ入力データ。
9, 10, 15	GND ₂	グラウンド、バス側。
12	CANL	CANのロー入出力。
13	CANH	CANのハイ入出力。
16	V _{DD2}	電源、バス側、4.5V~5.5V。このピンには0.1μFのデカップリング・コンデンサが必要です。

動作の真理値表

表 11. 真理値表

V _{DD1}	V _{DD2}	TXD	Mode	RXD	CANH/CANL
On	On	Low	Normal	Low	Dominant (limited by t _{DT})
On	On	High	Normal	High per bus	Recessive and set by bus
Off	On	Don't care	Normal	Indeterminate	Recessive and set by bus
On	Off	Don't care	Transceiver off	High	High-Z

代表的な性能特性




図 6. 電源電流 (I_{DD1}) とデータ・レートの関係




図 9. t_{TXD_DOM} の温度特性




図 7. 電源電流 (I_{DD2}) とデータ・レートの関係




図 10. t_{TXD_REC} の温度特性




図 8. レシーバーの入力ヒステリシスの温度特性




図 11. t_{LOOP_RISE} の温度特性




図 12. $t_{\text{LOOP_FALL}}$ の温度特性

14871-112




図 15. 電源電流 (I_{DD1}) の温度特性

14871-115




図 13. 差動出力電圧の温度特性、 $R_L = 60\Omega$

14871-113




図 16. 電源電流 (I_{DD2}) の温度特性

14871-116




図 14. 差動出力電圧と電源電圧 (V_{DD2}) の関係、 $R_L = 60\Omega$

14871-114




図 17. ドミナント・タイムアウト (t_{DT}) の温度特性

14871-117

試験回路




図 18. ドライバ電圧の測定

14971-005




図 21. リセツシブ状態で測定した R_{DIFF} と C_{DIFF} (バスは未接続)

14971-008




図 19. レシーバー電圧の測定

14971-006





図 22. リセツシブ状態で測定した入力抵抗 (R_{INx}) と入力容量 (C_{INx}) (バスは未接続)

14971-009



NOTES
1. 1% TOLERANCE FOR ALL RESISTORS AND CAPACITORS.

図 20. スイッチング特性の測定

14971-007

用語の定義

I_{DD1}

I_{DD1} は、V_{DD1} ピンから出力される電流。

I_{DD2}

I_{DD2} は、V_{DD2} ピンから出力される電流。

V_{OD} および V_{ID}

V_{OD} および V_{ID} は、CANH および CANL ピンのトランスミッタまたはレシーバーでの差動電圧。

t_{TXD_DOM}

t_{TXD_DOM} は、バスをドミナント状態に遷移する TXD のロー信号の伝搬遅延。

t_{TXD_REC}

t_{TXD_REC} は、バスをリセッピブ状態に遷移する TXD のハイ信号の伝搬遅延。

t_{LOOP_FALL}

t_{LOOP_FALL} は、TXD ピンのロー信号のドミナントなバスへの伝搬遅延。t_{ON_LOOP} は RXD ピンでローに遷移します。

t_{LOOP_RISE}

t_{LOOP_RISE} は、TXD のハイ信号のリセッピブなバスへの伝搬遅延。t_{OFF_LOOP} は RXD ピンでハイに遷移します。

t_{BIT_TXD}

t_{BIT_TXD} は、CAN コントローラによって送信される TXD ピンのビット時間。レベルの定義については、図 2 を参照してください。

t_{BIT_BUS}

t_{BIT_BUS} は、トランシーバーによって送信されるバスのビット時間。その時の t_{BIT_TXD} と比較すると、TXD のデジタル・アイソレーション・チャンネルと CAN トランシーバーとのビット対称性の測定値が定まります。レベルの定義については、図 2 を参照してください。

t_{BIT_RXD}

t_{BIT_RXD} は、RXD 出力ピンのビット時間で、t_{BIT_TXD} と比較することで、TXD デジタル・アイソレーション・チャンネルおよび CAN トランシーバーを経て再び RXD アイソレーション・チャンネルに戻るまでの一周回のパルス幅歪みの測定ができます。

動作原理

CAN トランシーバーの動作

ADM3050E によって、CAN コントローラと CAN バスとの間の通信が容易になります。CAN コントローラと ADM3050E との通信は標準的な、1.8V、2.5V、3.3V、5.0V の CMOS レベルで行われます。内蔵のトランシーバーによって、CMOS レベルと CAN バスの変換が行われます。

CAN バスにはドミナントとリセッシブの2つの状態があります。バスがリセッシブ状態になるのは、CANH と CANL の差動電圧が 0.5V 未満の場合です。リセッシブ状態では、CANH ピンと CANL ピンのどちらも高インピーダンスになり、2.5V のシングルエンド電圧に緩やかにバイアスされています。バスがドミナント状態になるのは、CANH と CANL の差動電圧が 1.5V を超える場合です。トランシーバーは、CANH ラインのシングルエンド電圧を 3.5V に、CANL ピンを 1.5V に駆動することでドミナント状態を伝達します。RXD ピンと TXD ピンでは、リセッシブ状態は CMOS ハイに、ドミナント状態は CMOS ローに対応します。

他のノードからのドミナント状態によって、バスのリセッシブ状態は上書きされます。アービトラージョン・フェーズの間、長いドミナント・ビット列を使用して CAN フレームを高い優先順位にセットすることで、CAN バスの支配権を得ることができます。送信中、CAN トランシーバーはバスの状態のリード・バックも行います。アービトラージョン時、CAN コントローラがドミナント状態を受信する一方でリセッシブ状態を送信しているような場合、CAN コントローラは、ドミナント状態を送信し続けているノードにバスを明け渡します。アービトラージョン・フェーズの間支配権を得ているノードは、自身の送信のみをリード・バックします。リセッシブ状態とドミナント状態のこの相互作用によって、競合するノードがバスの制御を適切に処理でき、ノード間の衝突を回避することができます。

工業用アプリケーションではケーブル長が長くなる場合があります。そのように長くなると場所によってアース電位が異なる場合があります。各ノードに用いられる電源が異なることもあります。ADM3050E トランシーバーは、 $\pm 25V$ のコモンモード電圧範囲 (CMR) を持ち、これは ISO11898-2 の条件を超えるもので、グラウンドの変動に対する耐性も増加しています。

CAN の詳細については AN-1123 アプリケーション・ノートを参照してください。

信号のアイソレーション

ADM3050E デバイスは、インターフェースのロジック側にガルバニックな信号絶縁が施されています。RXD チャンネルと TXD チャンネルは、伝搬遅延の短いオン/オフ・キーイング (OOK) アーキテクチャと *iCoupler* デジタル・アイソレーション技術を採用することで絶縁されています。

短い伝搬遅延、敏速なトランシーバー変換、統合されたフォーム・ファクタは、長いケーブル、高いデータ・レート、ソリューションの全ボード面積の削減のためには、必須事項です。ADM3050E 絶縁トランシーバーによって、ボード面積を削減できると共に、ディスクリートのフォトカプラとトランシーバーのソリューション全般にわたりデータ転送レートを増大させることができます。

統合済みの公認 IEC 電磁両立性 (EMC) ソリューション

一般的に設計者は、過酷な動作環境に対する保護対策を補うと同時に、可能な限り製品を小型化する必要があります。ボード面積を縮小し、システム・レベルで ESD 規格を満たすのに必要な設計努力を減らすために、ADM3050E 絶縁トランシーバーでは、CANH ラインと CANL ラインに堅牢な保護回路が実装されています。

$\pm 40V$ 誤配線の保護

高電圧の誤配線が最もよく発生するのは、アセンブリの際に電源を CANH と CANL のバス・ラインに直接接続してしまう場合です。また、システムの動作中、電源が偶発的な事故によりフィールド・バス・ケーブルに短絡してしまう場合もあります。誘導性のキックバックとスイッチング効果を考慮して、ADM3050E 絶縁トランシーバーの CAN バス・ラインは、最大 24V (公称値) の電源を持つシステムでの誤配線や短絡に対して保護されています。CANH と CANL の信号ラインは、 GND_2 や CAN バス・ラインへの電源の継続的な短絡に対し、損傷することなく耐えることができます。この保護レベルは、デバイスがパワーオン状態でもオフ状態でも維持されます。

ドミナント・タイムアウト

ADM3050E にはドミナント・タイムアウト (図 3 の t_{DT}) 機能があります。TXD ラインがグラウンドに短絡している、あるいは、CAN コントローラが誤作動している場合、1 つのノードがその先のバス・トラフィックを無期限に止めてしまう例です。 t_{DT} は、トランシーバーが CAN バスにドミナント状態を送信できる時間の長さを制限するものです。TXD の機能は、ラインがロジック・ローになると回復します。

また、 t_{DT} が最小のとき、本質的にデータ・レートも最小になります。通常の動作において、CAN プロトコルは同じ極性の 5 連続ビットを許可してから、反対の極性の 1 ビットを送信ビット・シーケンスに挿入します。エラーが検出されると、CAN コントローラは意図的にこのビット挿入ルールを破り、連続する 6 個のドミナント・ビットを生成します。どのようなデータ・レートであっても、CAN コントローラは、11 個もの連続するドミナント・ビットを送信して、ADM3050E の最小データ・レートを効率的に 9600bps に制限します。

フェイルセーフ機能

TXD ピンがフロートになりバス・トラフィックの中断ができなくなる場合に備え、TXD 入力チャンネルには V_{DD1} ピンへのプルアップが内蔵されています。このプルアップによって、トランシーバーはリセッシブ状態に維持されます。

サーマル・シャットダウン

このトランシーバーはサーマル・シャットダウン回路を内蔵するよう設計されており、デバイスが故障状態の間に消費電力が過剰になることを防止します。ドライバの出力が低インピーダ

ンス源に短絡すると、高いドライバ電流が発生します。サーマル・センシング回路は、この状態でのダイ温度の上昇を検出し、ドライバ出力を停止します。この回路でドライバ出力が停止されるのは、温度が 175°C に達した場合です。ダイが冷却されるとドライバは動作可能になります。

アプリケーション情報

EMI 放射と PCB レイアウト

DC/DC コンバータ内蔵の ADM3050E 絶縁 CAN トランシーバーは、簡素な 2 層 PCB の設計で、EN 55022 のクラス B 規格に 6dB 分の余裕を持って合格しています。この放射レベルを満たすためには、スティッチング・コンデンサも高電圧表面実装 (SMT) セーフティ・コンデンサも必要ありません。

PCB レイアウト

ADM3050E 絶縁 CAN トランシーバーに、ロジック・インターフェース用の外付けインターフェース回路は不要です。ただし、ロジック入力電源 (V_{DD1}) および CAN トランシーバーとデジタル・アイソレータの共有電源ピン (V_{DD2}) に、電源のバイパスが必要です。推奨バイパス・コンデンサ値は 0.1 μ F です。なお、等価直列抵抗 (ESR) の低いバイパス・コンデンサを、チップ・パッドに可能な限り近接して設置する必要があります。コンデンサの両端と入力電源ピンの間の合計リード長は 10mm 以下にする必要があります。パッケージの左右それぞれの側でグラウンド・ペアがパッケージのすぐ近くで接続されていない限り、ピン 1、ピン 7、ピン 8 の間およびピン 16、ピン 10、ピン 9 の間でバイパスすることも考慮してください。

高いコモンモード過渡電圧が発生するアプリケーションでは、絶縁バリアをまたぐボード結合を最小限に抑えてください。更に、発生するすべての結合がデバイス側のすべてのピンに等しく影響を生じるように基板レイアウトを設計する必要があります。この注意を怠ると、ピン間で生じる電位差がデバイスの絶対最大定格を超えてしまい、ラッチアップまたは恒久的な損傷が発生することがあります。




図 23. 推奨プリント回路基板 (PCB) レイアウト

熱解析

ADM3050E は、分割リード・フレームに取り付けた 3 個の内部ダイから構成されています。熱解析ではダイを 1 つのサーマル・ユニットとして扱い、最高ジャンクション温度には表 8 の θ_{JA} の値を反映させます。 θ_{JA} の値は、細いパターンを使った JEDEC 規格の 4 層ボードにデバイスを実装し、自然空冷で測定した値に基づいています。

絶縁寿命

すべての絶縁構造は、十分長い時間にわたり電圧ストレスを加えると、最終的には破壊されます。絶縁性能の低下率は、絶縁体に加える電圧波形の特性だけでなく、材料自体や材料の境界面にも依存します。

絶縁劣化には、空気にさらされる表面に沿った破壊と絶縁疲労という注目すべき 2 つのタイプがあります。表面の破損は表面トラッキング現象で、システム・レベルの規格に定められた沿面距離条件を決定する主要な要素となります。絶縁疲労とは、チャージ・インジェクションまたは絶縁材料内部の変位電流により、長時間にわたり絶縁の劣化が生じる現象です。

表面トラッキング

電気安全規格では、表面トラッキングは動作電圧、環境条件、絶縁材料の特性に基づいて表面の最小沿面距離を定めることによって決定されます。安全性規制当局は、部品の表面絶縁について特性評価テストを行い、部品を様々な材料グループに分類しています。材料グループ等級が低いものほど表面トラッキングに対する耐性が高いため、小さい沿面距離で十分に長い寿命を実現できます。特定の動作電圧と材料グループに対する最小沿面距離は、各システム・レベル規格の範囲内にあります。この値は、絶縁をまたぐ合計実効値電圧、汚染度、材料グループに基づいています。

16 ピンのワイド・ボディ SOIC パッケージに収納した ADM3050E アイソレータの材料グループと沿面距離を、表 3 に示します。

絶縁疲労

疲労による絶縁寿命は、厚さ、材料特性、加わる電圧ストレスによって決まります。アプリケーション動作電圧での製品寿命が十分なことを確認することが重要です。アイソレータがサポートしている耐疲労動作電圧は、耐トラッキング動作電圧と異なる場合があります。トラッキングに適用される動作電圧は、ほとんどの規格で仕様規定されています。

テストとモデリングにより、長期間にわたる性能低下の主な要因は、増分型損傷を引き起こすポリイミド絶縁体内の変位電流であることが判明しています。絶縁体にかかるストレスには様々なものがあります。例えば、DC ストレスは変位電流が存在しないため、疲労がほとんど発生しません。一方、AC 成分の時間と共に変化する電圧ストレスでは疲労が発生します。

認定ドキュメントに記載する定格は、通常 60Hz の正弦波ストレスに基づいています。これは、正弦波ストレスにライン電圧からのアイソレーションが反映されるためです。ただし、多くの実用的なアプリケーションでは、バリアをまたぐ 60Hz の AC 電圧と DC 電圧の組み合わせが使用されます (式 1 を参照)。ストレスの AC 部分のみが疲労を発生させるため、AC の実効値電圧を求めるように式を組み替えることができます (式 2 を参照)。これらの製品で使用されるポリイミド材料の絶縁疲労については、AC の実効値電圧が製品寿命を決定します。

$$V_{RMS} = \sqrt{V_{ACRMS}^2 + V_{DC}^2} \quad (1)$$

または

$$V_{ACRMS} = \sqrt{V_{RMS}^2 - V_{DC}^2} \quad (2)$$

ここで、

V_{RMS} は合計実効値動作電圧、

V_{ACRMS} は、動作電圧の時間と共に変化する部分、

V_{DC} は、動作電圧の DC オフセット。

計算とパラメータ使用の例

一般的な電力変換アプリケーションの例を以下に示します。絶縁バリアの一方に AC 実効値が 240V のライン電圧が存在し、他方に 400V_{DC} のバス電圧が存在するとします。絶縁材料はポリイミドです。デバイスの沿面距離、クリアランス、および寿命を求める際のクリティカル電圧を決めるには、図 24 と以下の式を参照してください。




図 24. 臨界電圧の例

式 1 のバリアの両端にかかる動作電圧は、

$$V_{RMS} = \sqrt{V_{ACRMS}^2 + V_{DC}^2}$$

$$V_{RMS} = \sqrt{240^2 + 400^2}$$

$$V_{RMS} = 466V$$

この V_{RMS} 値は、システムの規格で要求される沿面距離を求める際に、材料グループおよび汚染度と組み合わせて使用する動作電圧です。

寿命が十分かどうかを判断するには、動作電圧の時間と共に変化する部分を求めます。AC の実効値電圧を求めるには、式 2 を使用します。

$$V_{ACRMS} = \sqrt{V_{RMS}^2 - V_{DC}^2}$$


$$V_{ACRMS} = \sqrt{466^2 - 400^2}$$

$$V_{ACRMS} = 240V \text{ rms}$$

この場合、AC の実効値電圧は 240V rms のライン電圧です。この計算は、波形がサイン波でない場合は更に精度が向上します。60Hz 未満の正弦波に対する寿命を予測するために、この値を表 9 に示す動作電圧の制限値と比較すると、50 年のサービス寿命に対する制限値の範囲内に十分入っています。

DC 動作電圧の制限値は、IEC 60664-1 で規定されているパッケージの沿面距離によって定められています。この値は、特定のシステム・レベル規格と異なる場合があります。

外形寸法



COMPLIANT TO JEDEC STANDARDS MS-013-AA
 CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
 (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
 REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

03-27-2007-B

図 25. 16 ピン、標準 SOP (スモール・アウトライン・パッケージ) [SOIC_W]
 ワイド・ボディ
 (RW-16)
 寸法 : mm (括弧内はインチ)

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option
ADM3050EBRWZ	-40°C to +125°C	16-Lead Standard Small Outline Package [SOIC_W]	RW-16
ADM3050EBRWZ-RL	-40°C to +125°C	16-Lead Standard Small Outline Package [SOIC_W]	RW-16
EVAL-ADM3050EEBZ		Evaluation Board	

¹ Z = RoHS 準拠製品