

正誤表

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。 この正誤表は、2011 年 5 月 12 日現在、アナログ・デバイセズ株式会社で確認した誤りを 記したものです。 なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日: 2011 年 5 月 12 日

製品名:AD9789

対象となるデータシートのリビジョン**(Rev)** : Rev. 0 訂正箇所 :

1) P.24 右上から6行目

「後続のバイトではアドレスがインクリメントされます」は「デクリメント」の誤記です。

2) P.42 右の式 9 下 3 行目

「0xC80000」は「0xC88000」の誤記です。

3) P.44 左下の BPF_Center_Freq の式

式の分母が fbac/2 で割られていますが、/2 は誤記で、正しくは分母が fbacのみになります。

4) P.47 左下から9行目

「DUT 入力」と記述してありますが、この DUT は本製品のことを指しております。

5) P. 49 図 96

本文の記述と、図示してある DSC のエッジ関係が適切ではありませんが、この図 96 は DCO が何サ イクル必要かを主に示しており、タイミングについては実スケールではありません。ついては本文の 記述(SDR では入力データは DSC の立下がりでサンプリング)を正としてご覧ください。

6) P.49 左下から 4 行目

「パリティ・カウンタを用いれば、データ有効ウィンドウのエッジ位置の確定に役立てることができ ます」の記述は、適切なセットアップ・ホールド時間が満足されない場合に、パリティ・エラーにな りますので、パリティ・カウンタをうまく活用すれば、適切なタイミングを設定できます、という意 図です。

ANALOG 14ビット、2400 MSPS、RF用DAC、 **DEVICES** 4チャンネル信号処理回路付き

AD9789

特長

DOCSIS 3.0 の性能:4本の QAM キャリア 全帯域(47 MHz~1 GHz)での ACLR -75 dBc @ f_{OUT} = 200 MHz -72 dBc @ four = 800 MHz (ノイズ) -67 dBc @ four = 800 MHz (高調波) イコライジング無しにて MER = 42 dB 内蔵の機能 (バイパスも可能) 4 個の QAM エンコーダ (SRRC フィルタ付き)、16~512 倍イン ターポレーション、レート・コンバータ、モジュレータ 柔軟なデータ・インターフェース: 4/8/16/32 ビット幅(パリティ付 き) 消費電力: 1.6 W (I_{FS} = 20 mA、f_{DAC} = 2.4 GHz、LVDSインターフェー ス時) fsミックス・モードによりダイレクトRF合成に対応 内蔵セルフテスト(BIST)に対応 入力の接続状態のテスト ランダム・データ発生機能を内蔵

アプリケーション

ブロードバンド通信システム CMTS/DVB 携帯電話インフラストラクチャ ポイント to ポイント無線

概要

AD9789は、柔軟に活用できる QAM エンコーダ/インターポレー タ/アップコンバータと、高性能な 2400 MSPS、14 ビット RF 用 D/A コンバータ (DAC) を組み合わせた製品です。柔軟なデジタ ル・インターフェースは、最大 4 チャンネルの複素数 (IQ) デー タを入力することができます。QAM エンコーダは、すべての規 格に合致する SRRC フィルタ係数をもち 16、32、64、128、256 のコンスタレーションに対応します。 またオンチップのレート・コンバータで、固定のDACクロック でも広範なボーレートに対応できます。デジタル・アップコン バータにより 0~0.5 × f_{DAC} のチャンネル周波数を設定できるた め、4つの隣接するチャンネルを合成したうえで、DCから $f_{DAC}/2$ までのどこの周波数でも信号を生成できます。

また AD9789 は、デバイス設定とステータス・レジスタ読出し用 に、SPI (シリアル・ペリフェラル・インターフェース)を内蔵 しています。高い柔軟性をもつデジタル・インターフェースは4、 8、16、32 ビットのデータ・バス幅に設定できます。さらに実数 データでも複素数データでも入力することができます。

AD9789は1.5V、1.8V、3.3V電源で動作し、全消費電力は1.6W です。熱抵抗が低く、パッケージによる寄生成分の少ない164 ピンのチップ・スケール・パッケージ・ボール・グリッド・アレ イで供給しています。特別な電源投入シーケンスは必要ありませ ん。クロック受信回路は電源投入時に、スタートアップ時のノイ ズを生じさせないようにするためにミュート状態になります。

製品のハイライト

- 高集積かつ設定を変更可能な QAM マッパー、インターポ レータ、アップコンバータにより、ブロック内で DOCSIS/DVB 互換の1~4つのチャンネルを直接合成
- 低ノイズかつ優れた相互変調歪み (IMD) 特性により、1 GHz までの信号を高品質で合成可能
- SFDR 特性を改善できる LVDS 入力や、要求の厳しくないア プリケーション向けの CMOS 入力に対応する、柔軟なデー タ・インターフェース
- 4. インターフェースは4ビット・ニブルから32ビット・ワー ドまで設定可能であり、最大150 MHzのCMOS/LVDSダブ ル・データレート(DDR)で動作可能
- 5. CMOS プロセスで製造される AD9789 は、独自のスイッチン グ技術を採用したことでダイナミック性能を強化



アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用に よって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利 の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標 は、各社の所有に属します。※日本語資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2009 Analoq Devices, Inc. All rights reserved.

Rev. 0

アナログ・デバイセズ株式会社

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06 (6350) 6868

機能ブロック図

目次

特長1
アプリケーション1
概要1
製品のハイライト1
機能ブロック図1
改訂履歷2
詳細な機能ブロック図3
仕様4
DC 仕様
デジタル仕様5
AC仕様6
絶対最大定格
熱抵抗
ESDに関する注意8
ピン配置とピン機能の説明9
代表的な性能特性12
用語の説明
シリアル制御ポート23
シリアル制御ポート・ピンの説明23
シリアル制御ポートの一般的な動作
命令ワード(16ビット)24
MSB/LSBファースト転送
SPIレジスタ・マップ

改訂履歴

4/09—Revision 0: Initial Version

SPIレジスタの説明	29
動作原理	39
データパス信号処理	39
デジタル・ブロック・アップコンバータ	43
デジタル・インターフェース・モード	45
アナログ動作モード	54
アナログ制御レジスタ	55
電圧リファレンス	56
DAC出力段	56
AD9789 のクロック駆動	57
ミュー遅延コントローラ	58
割込み要求	61
推奨起動シーケンス	62
カスタマBISTモード	63
内部PRNジェネレータを使用してQAM出力AC性能を テストする方法	63
内蔵セルフテスト(BIST)を使用してデジタル・データ 入力の接続状態をテストする方法	63
QAMコンスタレーション・マップ	65
CMOSとLVDSに対するチャネライザ・モードのピン・	
マッピング	68
外形寸法	74
オーダー・ガイド	74

詳細な機能ブロック図



図2. デジタル信号処理機能のブロック図



図 3. チャンネル 0~3 のデータパス・ブロックの詳細(IパスとQパスは同じであるため、一方だけを示しています)

仕様

DC 仕様

特に指定のない限り、AVDD33 = DVDD33 = 3.3 V、CVDD18 = DVDD18 = 1.8 V、DVDD15 = 1.5 V、 f_{DAC} = 2.4 GHz、 I_{FS} = 20 mA。

表 1.

Parameter	Min	Тур	Max	Unit
DAC RESOLUTION		14		Bits
ANALOG OUTPUTS				
Offset Error		6.5		% FSR
Gain Error (with Internal Reference)		3.5		% FSR
Full-Scale Output Current (Monotonicity Guaranteed)	8.66	20.2	31.66	mA
Output Compliance Range	-1.0		+1.0	V
Output Resistance		70		Ω
Output Capacitance		1		pF
TEMPERATURE DRIFT				
Gain		135		ppm/°C
Reference Voltage		25		ppm/°C
REFERENCE				
Internal Reference Voltage		1.2		V
Output Resistance ¹		5		kΩ
ANALOG SUPPLY VOLTAGES				
AVDD33	3.14	3.3	3.47	V
CVDD18	1.71	1.8	1.89	V
DIGITAL SUPPLY VOLTAGES				
DVDD33	3.14	3.3	3.47	V
DVDD18	1.71	1.8	1.89	V
DVDD15	1.43	1.5	1.58	V
SUPPLY CURRENTS AND POWER DISSIPATION				
f_{DAC} = 2.4 GSPS, f_{OUT} = 930 MHz, I_{FS} = 25 mA, Four Channels Enabled				
I _{AVDD33}		45		mA
I _{DVDD18}		72		mA
I _{CVDD18}		180		mA
I _{DVDD33}				
CMOS Interface		42		mA
LVDS Interface		16		mA
I _{DVDD15}		640		mA
f_{DAC} = 2.0 GSPS, f_{OUT} = 70 MHz, I_{FS} = 20 mA, CMOS Interface				
I _{AVDD33}		37.4	38.5	mA
I _{DVDD18}		67.3	70.5	mA
I _{CVDD18}		155.4	180	mA
I _{DVDD33}		40.3	50.7	mA
I _{DVDD15} (Four Channels Enabled, All Signal Processing Enabled)		517	556	mA
I _{DVDD15} (One Channel Enabled, 16× Interpolation Only)		365	391	mA
Power Dissipation				
f_{DAC} = 2.4 GSPS, f_{OUT} = 930 MHz, I_{FS} = 25 mA, Four Channels Enabled				
CMOS Interface		1.7		W
LVDS Interface		1.63		W

1 外付けのアンプを使用して、すべての外部負荷を駆動します。

デジタル仕様

特に指定のない限り、AVDD33 = DVDD33 = 3.3 V、CVDD18 = DVDD18 = 1.8 V、DVDD15 = 1.5 V、f_{DAC} = 2.4 GHz、I_{FS} = 20 mA、LVDSド ライバおよびレシーバはIEEE Std 1596.3-1996 振幅制限LVDSに適合。

Parameter	Min	Тур	Max	Unit
CMOS DATA INPUTS (D[31:0], P0, P1)				
Input Voltage High, $V_{\rm H}$	2.0	3.3		V
Input Voltage Low, V_{II}		0	0.8	V
Input Current High, I _{IH}	-10		+10	μA
Input Current Low, I _{IL}	-10		+10	μA
Input Capacitance		2		, pF
Setup Time, CMOS Data Input to CMOS DCO ¹	5.3			ns
Hold Time, CMOS Data Input to CMOS DCO	-1.4			ns
CMOS OUTPUTS (CMOS FS, CMOS DCO)				
Output Voltage High, V_{OH}	2.4		3.3	V
Output Voltage Low, Vol.	0		0.4	V
Output Current High, I _{OH}		12		mA
Output Current Low, I _{OL}		12		mA
Maximum Clock Rate (CMOS DCO)	150			MHz
CMOS DCO to CMOS FS Delay	0.28		0.85	ns
LVDS DATA INPUTS (D[15:0]P, D[15:0]N, PARP, PARN)				
Input Voltage Range, V_{IA} or V_{IB}	825		1575	mV
Input Differential Threshold, V_{IDTH}	-100		+100	mV
Input Differential Hysteresis, VIDTHI, VIDTHI		25		mV
Input Differential Input Impedance, R _{IN}	80		120	Ω
Maximum LVDS Input Rate	150			MSPS
Setup Time, LVDS Differential Input Data to Differential DCOx ²	1.41			ns
Hold Time. LVDS Differential Input Data to Differential DCOx	0.24			ns
LVDS OUTPUTS (DCOP. DCON. FSP. FSN)				
DCOP, FSP = V_{OA} ; DCON, FSN = V_{OB} ; 100 Ω Termination				
Output Voltage High, V_{OA} or V_{OB}			1375	mV
Output Voltage Low, V_{OA} or V_{OB}	1025			mV
Output Differential Voltage, V _{OD}	150	200	250	mV
Output Offset Voltage, V _{OS}	1150		1250	mV
Output Impedance, Single Ended, Ro	40		140	Ω
R_0 Mismatch Between A and B, ΔR_0			10	%
Change in $ V_{OD} $ Between 0 and 1, $ \Delta V_{OD} $			25	mV
Change in V_{OS} Between 0 and 1, ΔV_{OS}			25	mV
Output Current—Driver Shorted to Ground, I _{SA} , I _{SB}			20	mA
Output Current—Drivers Shorted Together, ISAB			4	mA
Power-Off Output Leakage, $ I_{XA} $, $ I_{XB} $			10	mA
Maximum Clock Rate (DCOP, DCON)	150			MHz
DCOx to FSx Delay	0.12		0.37	ns
DAC CLOCK INPUT (CLKP, CLKN) ³				
Differential Peak Voltage	1.4	1.8		V
Common-Mode Voltage		900		mV
Maximum Clock Rate	2400			MHz
SERIAL PERIPHERAL INTERFACE				
Maximum Clock Rate (f_{SCLK} , $1/t_{SCLK}$)			25	MHz
Minimum Pulse Width High, t _{PWH}	20			ns
Minimum Pulse Width Low, t _{PWL}	20			ns
Minimum SDIO and \overline{CS} to SCLK Setup, t_{DS}		10		ns

Parameter	Min	Тур	Max	Unit
Minimum SCLK to SDIO Hold, t _{DH}		5		ns
Maximum SCLK to Valid SDIO and SDO, $t_{\rm DV}$		20		ns
Minimum SCLK to Invalid SDIO and SDO, t _{DNV}		5		ns
INPUTS (SDIO, SCLK, \overline{CS})				
Input Voltage High, V _{IH}	2.0	3.3		V
Input Voltage Low, V _{IL}		0	0.8	V
Input Current High, I _{IH}	-10		+10	μΑ
Input Current Low, I _{IL}	-10		+10	μΑ
OUTPUTS (SDO, SDIO)				
Output Voltage High, V _{OH}	2.4		3.6	V
Output Voltage Low, V _{OL}	0		0.4	V
Output Current High, I _{OH}		4		mA
Output Current Low, IoL		4		mA

詳細については、「CMOSインターフェースのタイミング」の項を参照してください。
詳細については、「LVDSインターフェースのタイミング」の項を参照してください。
詳細については、「クロック位相ノイズがAC性能に与える影響」の項を参照してください。

AC仕様

特に指定のない限り、AVDD33=DVDD33=3.3 V、CVDD18=DVDD18=1.8 V、DVDD15=1.5 V、f_{DAC}=2.4 GHz、I_{FS}=20 mA、デジタル・ スケール= $0 \, dBFS_{\circ}$

表 3.

Parameter	Test Conditions/Comments	Min Typ Ma	x Unit
DYNAMIC PERFORMANCE			
Maximum Update Rate		2400	MSPS
Output Settling Time (t _{ST})	То 0.025%	13	ns
SPURIOUS-FREE DYNAMIC RANGE (SFDR)			
$f_{DAC} = 2000 \text{ MSPS}$			
$f_{OUT} = 100 \text{ MHz}$		70	dBc
$f_{OUT} = 316 \text{ MHz}$		63	dBc
$f_{OUT} = 550 \text{ MHz}$		58	dBc
$f_{DAC} = 2400 \text{ MSPS}$			
$f_{OUT} = 100 \text{ MHz}$		70	dBc
$f_{OUT} = 316 \text{ MHz}$		70	dBc
$f_{OUT} = 550 \text{ MHz}$		60	dBc
$f_{OUT} = 850 \text{ MHz}$		60	dBc
TWO-TONE INTERMODULATION DISTORTION (IMD)	$f_{OUT2} = f_{OUT1} + 1.25 \text{ MHz}$		
$f_{DAC} = 2000 \text{ MSPS}$			
$f_{OUT} = 100 \text{ MHz}$		86	dBc
$f_{OUT} = 316 \text{ MHz}$		73	dBc
$f_{OUT} = 550 \text{ MHz}$		62	dBc
$f_{DAC} = 2400 \text{ MSPS}$			
$f_{OUT} = 100 \text{ MHz}$		86	dBc
$f_{OUT} = 316 \text{ MHz}$		74	dBc
$f_{OUT} = 550 \text{ MHz}$		66	dBc
$f_{OUT} = 850 \text{ MHz}$		66	dBc
NOISE SPECTRAL DENSITY (NSD)			
1-Channel QAM	$f_{DAC} = 2400 \text{ MSPS}$		
$f_{OUT} = 100 \text{ MHz}$	$P_{OUT} = -14.5 \text{ dBm}$	-167	dBm/Hz
$f_{OUT} = 316 \text{ MHz}$	$P_{OUT} = -15.5 \text{ dBm}$	-166.5	dBm/Hz
$f_{OUT} = 550 \text{ MHz}$	$P_{OUT} = -18 \text{ dBm}$	-166.5	dBm/Hz
$f_{OUT} = 850 \text{ MHz}$	$P_{OUT} = -18.5 \text{ dBm}$	-166.5	dBm/Hz

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
ADJACENT CHANNEL LEAKAGE RATIO (ACLR)	f_{DAC} = 2293.76 MSPS measured in 6 MHz channels				
1-Channel QAM					
$f_{OUT} = 200 \text{ MHz} (\text{Harmonics})$			-76		dBc
$f_{OUT} = 200 \text{ MHz}$ (Noise Floor)			-82		dBc
$f_{OUT} = 500 \text{ MHz} (\text{Harmonics})$			-74.5		dBc
$f_{OUT} = 500 \text{ MHz}$ (Noise Floor)			-78		dBc
$f_{OUT} = 800 \text{ MHz} (\text{Harmonics})$			-69		dBc
$f_{OUT} = 800 \text{ MHz}$ (Noise Floor)			-78		dBc
2-Channel QAM					
$f_{OUT} = 200 \text{ MHz}$ (Harmonics)			-77.5		dBc
$f_{OUT} = 200 \text{ MHz}$ (Noise Floor)			-81		dBc
$f_{OUT} = 500 \text{ MHz} \text{ (Harmonics)}$			-68		dBc
$f_{OUT} = 500 \text{ MHz}$ (Noise Floor)			-76		dBc
$f_{OUT} = 800 \text{ MHz} \text{ (Harmonics)}$			-66		dBc
$f_{OUT} = 800 \text{ MHz}$ (Noise Floor)			-76		dBc
4-Channel QAM					
$f_{OUT} = 200 \text{ MHz}$ (Harmonics)			-75		dBc
$f_{OUT} = 200 \text{ MHz}$ (Noise Floor)			-76		dBc
$f_{OUT} = 500 \text{ MHz} \text{ (Harmonics)}$			-69		dBc
$f_{OUT} = 500 \text{ MHz}$ (Noise Floor)			-72		dBc
$f_{OUT} = 800 \text{ MHz} \text{ (Harmonics)}$			-67		dBc
$f_{OUT} = 800 \text{ MHz}$ (Noise Floor)			-72		dBc
WCDMA ACLR	f_{DAC} = 2304 MSPS, mix mode second Nyquist zone				
Single Carrier	$f_{OUT} = 1850 \text{ MHz}$				
First Adjacent Channel			-70		dBc
Second Alternate Channel			-72.5		dBc
Third Alternate Channel			-74		dBc
Single Carrier	$f_{OUT} = 2100 \text{ MHz}$				
First Adjacent Channel			-68		dBc
Second Alternate Channel			-70.4		dBc
Third Alternate Channel			-72.7		dBc
Four Carrier	$f_{OUT} = 2100 \text{ MHz}$				
First Adjacent Channel			-63.5		dBc
Second Alternate Channel			-65.1		dBc
Third Alternate Channel			-66.9		dBc

絶対最大定格

表 4.

	r
Parameter	Rating
AVDD33 to AVSS	-0.3 V to +3.6 V
DVDD18 to DVSS	-0.3 V to +1.98 V
DVDD33 to DVSS	-0.3 V to +3.6 V
DVDD15 to DVSS	-0.3 V to +1.98 V
CVDD18 to AVSS	-0.3 V to +1.98 V
AVSS to DVSS	-0.3 V to +0.3 V
CLKP, CLKN to AVSS	-0.3 V to CVDD18 + 0.3 V
FS, DCO to DVSS	-0.3 V to DVDD33 + 0.3 V
CMOS and LVDS Data Inputs to DVSS	-0.3 V to DVDD33 + 0.3 V
IOUTN, IOUTP to AVSS	-1.0 V to AVDD33 + 0.3 V
1120, VREF, IPTAT to AVSS	-0.3 V to AVDD33 + 0.3 V
IRQ, CS, SCLK, SDO, SDIO, RESET	-0.3 V to DVDD33 + 0.3 V
to DVSS	
Junction Temperature	150°C
Storage Temperature Range	-65°C to +150°C

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格の みを指定するものであり、この仕様の動作セクションに記載する 規定値以上でのデバイス動作を定めたものではありません。デバ イスを長時間絶対最大定格状態に置くと、デバイスの信頼性に影 響を与えることがあります。

熱抵抗

θ_{JA}は最悪の条件、つまり回路ボードに表面実装パッケージをハ ンダ付けした状態で規定しています。

表 5. 熱抵抗

Package Type	θ_{JA}	θ_{JB}	θ _{JC}	Unit	Notes
164-Ball	25.5	14.4	6.8	°C/W	4-layer board, no vias
CSP_BGA	24.4			°C/W	4-layer board, 4 PCB vias
	19.0			°C/W	8-layer board, 4 PCB vias
	17.2			°C/W	8-layer board, 16 PCB vias

ESDに関する注意



ESD(静電放電)の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知されな いまま放電することがあります。本製品は当社独自 の特許技術であるESD保護回路を内蔵してはいます が、デバイスが高エネルギーの静電放電を被った場 合、損傷を生じる可能性があります。したがって、 性能劣化や機能低下を防止するため、ESDに対する適 切な予防措置を講じることをお勧めします。

ピン配置とピン機能の説明







(14) +LVDS (14) -LVDS

DCON

07852-007

図 7. LVDS モードのデータ入力ピン(上面図)

表 6. ピン機能の説明

ピン番号	記号	説明
A1, A2, A3, A6, A9, A10, A11, B1, B2, B3, B6, B7, B8, B9, B10, B11, C2, C3, C6, C7, C8, C9, C10, C11, D2, D3, D6, D7, D8, D9, D10, D11, E1, E2, E3, E4, E13, E14, F1, F2, F3, F4, F11, F12, F13, F14	AVSS	アナログ電源グラウンド
A4, A5, B4, B5, C4, C5, D4, D5	CVDD18	18Vのクロック雷源
A7	IOUTN	DACの負側出力電流
A8	IOUTP	DACの正側出力電流
A12, A13, B12, B13, C12, C13, D12, D13	AVDD33	3.3 Vのアナログ電源
A14	NC	無接続。開放状態のまま
B14	1120	このピンを 10 kΩの抵抗でアナログ・グラウンドに接続することで、120 μA のリファレンス 電流を生成
C1	CLKN	DAC クロック入力の負側(DACCLK)
C14	VREF	バンドギャップ・リファレンス入出力。1 nF コンデンサでアナログ・グラウンドにデカップ リング。出力インピーダンスは約 5 kΩ
D1	CLKP	DAC クロック入力の正側(DACCLK)
D14	IPTAT	工場テスト用ピン。出力電流(絶対温度に比例)は25°Cのとき約10µA、勾配は約20nA/°C
E11, E12	DVDD18	1.8 V のデジタル電源
G1, G2, G3, G4, G7, G8, G11, G12, G13, G14	DVDD15	1.5 V のデジタル電源
H1, H2, H3, H4, H7, H8, H11, H12, H13, H14, J1, J2, J3, J4, J11, J12, J13, J14	DVSS	デジタル電源グラウンド
K1, K2, K3, K4, K11, K12, K13, K14	DVDD33	3.3 V のデジタル電源
L1	CS	SPI用のアクティブ・ローのチップ・セレクト
L2, L3, M2, M3, N3, N4, P3, P4	NC	未使用。開放状態のまま
L4	P1/PARP	CMOS/LVDS パリティ・ビット
L5	D31/D15P	CMOS/LVDS データ入力
L6	D27/D13P	CMOS/LVDS データ入力
L7	D23/D11P	CMOS/LVDS データ入力
L8	D19/D9P	CMOS/LVDS データ入力
L9	D15/D7P	CMOS/LVDS データ入力
L10	D11/D5P	CMOS/LVDS データ入力
L11	D7/D3P	CMOS/LVDS データ入力
L12	D3/D1P	CMOS/LVDS データ入力
L13	FSP	データ・バス用 LVDS フレーム同期の正側(FSP)
L14	CMOS_BUS	アクティブ・ハイでデータ・バスを CMOS 入力に設定。ローでは LVDS 入力に設定
M1	SCLK	SPI用クロック
M4	P0/PARN	CMOS/LVDS パリティ・ビット
M5	D30/D15N	CMOS/LVDS データ入力
M6	D26/D13N	CMOS/LVDS データ入力
M7	D22/D11N	CMOS/LVDS データ入力
M8	D18/D9N	CMOS/LVDS データ入力
M9	D14/D7N	CMOS/LVDS データ入力
M10	D10/D5N	CMOS/LVDS データ入力
M11	D6/D3N	CMOS/LVDS データ入力
M12	D2/D1N	CMOS/LVDS データ入力
M13	FSN	データ・バス用 LVDS フレーム同期の負側(FSN)

ピン番号	記号	説明
M14	CMOS_CTRL	アクティブ・ハイで CMOS_DCO および CMOS_FS 信号が有効、DCOP/DCON および FSP/FSN 信号が無効。ローでは CMOS_DCO および CMOS_FS 信号が無効、DCOP/DCON および FSP/FSN 信号が有効
N1	SDO	SPI用シリアル・データ出力
N2	RESET	アクティブ・ハイで AD9789をリセット
N5	D29/D14P	CMOS/LVDS データ入力
N6	D25/D12P	CMOS/LVDS データ入力
N7	D21/D10P	CMOS/LVDS データ入力
N8	D17/D8P	CMOS/LVDS データ入力
N9	D13/D6P	CMOS/LVDS データ入力
N10	D9/D4P	CMOS/LVDS データ入力
N11	D5/D2P	CMOS/LVDS データ入力
N12	D1/D0P	CMOS/LVDS データ入力
N13	DCOP	データ・バス用 LVDS データ・クロック出力の正側(DCOP)
N14	CMOS_FS	データ・バス用 CMOS フレーム同期
P1	SDIO	SPI用シリアル・データ入出力
P2	IRQ	アクティブ・ローのオープンドレイン割込み要求出力。10 kΩ抵抗により DVDD33 にプルアップ
P5	D28/D14N	CMOS/LVDS データ入力
P6	D24/D12N	CMOS/LVDS データ入力
P7	D20/D10N	CMOS/LVDS データ入力
P8	D16/D8N	CMOS/LVDS データ入力
Р9	D12/D6N	CMOS/LVDS データ入力
P10	D8/D4N	CMOS/LVDS データ入力
P11	D4/D2N	CMOS/LVDS データ入力
P12	D0/D0N	CMOS/LVDS データ入力
P13	DCON	データ・バス用 LVDS データ・クロック出力の負側(DCON)
P14	CMOS_DCO	データ・バス用 CMOS データ・クロック出力

代表的な性能特性



図 8. SFDR、f_{OUT}、f_{DAC}の特性:フルスケール電流=20 mA、デジ タル・スケール=0 dBFS、温度=25°C



図 9. 2 次高調波、f_{OUT}、デジタル・フルスケールの特性: f_{DAC} = 2.4 GHz、フルスケール電流 = 20 mA、温度 = 25°C



図 10. SFDR、f_{OUT}、フルスケール電流の特性:f_{DAC} = 2.4 GHz、 デジタル・スケール = 0 dBFS、温度 = 25°C



図 11. SFDR、f_{OUT}、デジタル・フルスケールの特性: f_{DAC} = 2.4 GHz、フルスケール電流 = 20 mA、温度 = 25°C



図 12. 3 次高調波、f_{OUT}、デジタル・フルスケールの特性: f_{DAC} = 2.4 GHz、フルスケール電流 = 20 mA、温度 = 25°C



図 13. SFDR、f_{OUT}、温度の特性:f_{DAC} = 2.4 GHz、 フルスケール電流 = 20 mA、デジタル・スケール = 0 dBFS



図 14. 3 次IMD、f_{OUT}、f_{DAC}の特性:フルスケール電流=20 mA、デ ジタル・スケール=0 dBFS、温度=25°C



図 15. 3 次IMD、f_{OUT}、フルスケール電流の特性:f_{DAC} = 2.4 GHz、 デジタル・スケール = 0 dBFS、温度 = 25°C



図 16. NSD、f_{OUT}、f_{DAC}の特性:1 チャンネルQAM、フル スケール電流 = 20 mA



図 17. 3 次IMD、f_{OUT}、デジタル・フルスケールの特性: f_{DAC} = 2.4 GHz、フルスケール電流 = 20 mA、温度 = 25℃



図 18. 3 次IMD、f_{OUT}、温度の特性:f_{DAC} = 2.4 GHz、 フルスケール電流 = 20 mA、デジタル・スケール = 0 dBFS



図 19. NSD、f_{OUT}、温度の特性:1チャンネルQAM、 f_{DAC} = 2.4 GHz、フルスケール電流 = 20 mA



図 20. ACLR性能の温度特性:1チャンネルQAM、f_{DAC} = 2.3 GHz、 フルスケール電流 = 20 mA、f_{OUT} = 200 MHz、 サム・スケール= 48 (DOCSIS仕様は-73 dBc、高調波では-63 dBc)



図 21. 2 次高調波性能、f_{OUT}、温度の関連特性:1 チャンネルQAM、 f_{DAC} = 2.3 GHz、フルスケール電流 = 20 mA、 サム・スケール = 48 (DOCSIS仕様は-73 dBc、高調波では-63 dBc)



図 22. ノイズ・フロア、f_{OUT}、温度の関連特性(ACLRは 30 MHz 超で測定):1 チャンネルQAM、f_{DAC} = 2.3 GHz、 フルスケール電流 = 20 mA、サム・スケール = 48 (DOCSIS仕様は-73 dBc)



図 23. ACLR性能の温度特性:1 チャンネルQAM、 f_{DAC} = 2.3 GHz、フルスケール電流 = 20 mA、f_{OUT} = 800 MHz、 サム・スケール = 48(DOCSIS仕様は-73 dBc)



図 24. 3 次高調波性能、f_{OUT}、温度の関連特性:1 チャンネルQAM、 f_{DAC} = 2.3 GHz、フルスケール電流 = 20 mA、 サム・スケール = 48 (DOCSIS仕様は-73 dBc、高調波では-63 dBc)



図 25. ACLR性能 対f_{DAC}: 1 チャンネルQAM、f_{OUT} = 850 MHz、 フルスケール電流 = 20 mA、温度 = 25°C、 サム・スケール = 48 (DOCSIS仕様は-73 dBc)



図 26. CMOSおよびLVDSインターフェースのACLR性能:1 チャンネルQAM、f_{OUT} = 840 MHz、f_{DAC} = 2.4 GHz、 フルスケール電流 = 20 mA、サム・スケール = 48 (DOCSIS仕様は-73 dBc)



図 27. ACLR性能の温度特性:2 チャンネルQAM、 f_{OUT} = 800 MHz、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 32 (DOCSIS仕様は-70 dBc)



図 28. 3 次高調波性能、f_{OUT}、温度の関連特性: 2 チャンネルQAM、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 32 (DOCSIS仕様は-70 dBc、高調波では-63 dBc)



図 29. ACLR性能の温度特性:2 チャンネルQAM、 f_{OUT} = 200 MHz、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 32 (DOCSIS仕様は-70 dBc、高調波では-63 dBc)



図 30. 2 次高調波性能、f_{OUT}、温度の関連特性: 2 チャンネルQAM、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 32 (DOCSIS仕様は-70 dBc、高調波では-63 dBc)



図 31. ノイズ·フロア、f_{OUT}、温度の関連特性(ACLRは 30 MHz 超で測定): 2 チャンネルQAM、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 32 (DOCSIS仕様は-70 dBc)



図 32. ACLR性能の温度特性:4 チャンネルQAM、 f_{OUT} = 200 MHz、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 20 (DOCSIS仕様は-67 dBc、高調波では-63 dBc)



図 33. 2 次高調波性能、f_{OUT}、温度の関連特性: 4 チャンネルQAM、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 20 (DOCSIS仕様は-67 dBc、高調波例外は-63 dBc)



図 34. ノイズ·フロア、f_{OUT}、温度の関連特性 (ACLRは 30 MHz 超で測定) : 4 チャンネルQAM、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 20 (DOCSIS仕様は-67 dBc)



図 35. ACLR性能の温度特性:4 チャンネルQAM、 f_{OUT} = 800 MHz、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 20 (DOCSIS仕様は-67 dBc)



図 36. 3 次高調波性能、f_{OUT}、温度の関連特性: 4 チャンネルQAM、f_{DAC} = 2.3 GHz、 フルスケール電流 = 25 mA、サム・スケール = 20 (DOCSIS仕様は-67 dBc、高調波では-63 dBc)



図 37. ACLR性能のf_{DAC}特性:4 チャンネルQAM、f_{OUT} = 850 MHz、フルスケール電流 = 25 mA、温度 = 25°C、 サム・スケール = 20 (DOCSIS仕様は-67 dBc)



図 38. 1 チャンネルQAMのACLR: f_{OUT} = 840 MHz、 温度 = 25°C、サム・スケール = 48、 フルスケール電流 = 20 mA、スパン= 42 MHz



図 39. 2 チャンネルQAMのACLR: f_{OUT} = 840 MHz、 サム・スケール = 32、 フルスケール電流 = 25 mA、 スパン= 42 MHz、チャンネル 1



図 40. 1 チャンネルQAMのACLR: f_{OUT} = 840 MHz、 温度 = 25°C、サム・スケール = 48、 フルスケール電流 = 20 mA、スパン= 18 MHz



図 41. 2 チャンネルQAMのACLR: f_{OUT} = 840 MHz、 サム・スケール = 32、 フルスケール電流 = 25 mA、 スパン= 42 MHz、チャンネル 2



図 42. 2 チャンネルQAMのACLR: f_{OUT} = 840 MHz、 サム・スケール = 32、 フルスケール電流 = 25 mA、 スパン = 18 MHz、チャンネル 1



図 43. 4 チャンネルQAMのACLR: f_{OUT} = 840 MHz、 温度 = 25°C、サム・スケール = 20、 フルスケール電流 = 25 mA、スパン = 42 MHz、 チャンネル 1



図 44. 2 チャンネルQAMのACLR: f_{OUT} = 840 MHz、 サム・スケール = 32、 フルスケール電流 = 25 mA、 スパン = 18 MHz、チャンネル 2



図 45. 4 チャンネルQAMのACLR、f_{OUT} = 840 MHz、 温度 = 25°C、 サム・スケール = 20、 フルスケール電流 = 25 mA、スパン = 42 MHz、 チャンネル 4



図 46. 4 チャンネルQAMのACLR、f_{OUT} = 840 MHz、温度 = 25°C、 サム・スケール = 20、フルスケール電流 = 25 mA、 スパン = 18 MHz、チャンネル 1



図 47. 変調誤差比:等化後、1 チャンネル 256 QAM、 f_{DAC} = 2.29376 GHz、フルスケール電流 = 20 mA、 サム・スケール = 48 (スペクトル・アナライザの復調 ツールボックスのイコライゼーション・フィルタを使用)



図 48. 変調誤差比:等化前、1 チャンネル 256 QAM、 f_{DAC} = 2.29376 GHz、フルスケール電流 = 20 mA、 サム・スケール = 48



図 49. 4 チャンネルQAMのACLR: f_{OUT} = 840 MHz、温度 = 25°C、 サム・スケール = 20、フルスケール電流 = 25 mA、 スパン = 18 MHz、チャンネル 4



図 50. 変調誤差比:等化後、4 チャンネル 256 QAM、 f_{DAC} = 2.29376 GHz、フルスケール電流 = 25 mA、 サム・スケール = 20 (スペクトル・アナライザの復調 ツールボックスのイコライゼーション・フィルタを使用)



図 51. 変調誤差比:等化前、4 チャンネル 256 QAM、 f_{DAC} = 2.29376 GHz、フルスケール電流 = 25 mA、 サム・スケール = 20



図 52. SFDR対f_{OUT}:ミックス・モード、f_{DAC} = 2.4 GHz、 フルスケール電流 = 20 mA(2 次ナイキスト領域の性能)



図 53. 相互変調歪み 対f_{OUT}: ミックス・モード、f_{DAC} = 2.4 GHz、 フルスケール電流 = 20 mA(2 次ナイキスト領域の性能)



図 54. ACLR対f_{OUT}:1キャリアWCDMAによるミックス・ モード、f_{DAC}=2304 MHz、フルスケール電流=20 mA (2 次ナイキスト領域の性能)



図 55. 1 キャリアWCDMAのACLR:ミックス・モード、 f_{OUT} = 2.1 GHz、 f_{DAC} = 2304 MHz、 フルスケール電流 = 20 mA



図 56. 4 キャリアWCDMAのACLR:ミックス・モード、 f_{out} = 2.1 GHz、 f_{DAC} = 2304 MHz、 フルスケール電流 = 20 mA



図 57. 電源別の消費電力 対f_{DAC}:4 チャンネルDOCSIS、 f_{OUT} = 915 MHz、フルスケール電流 = 25 mA (データパス設定:QAMエンコーダON、SRRCフィルタ ON、4 つの2倍インターポレーション・フィルタON)



図 58. 電源別の消費電力 対f_{DAC}:16 倍インターポレーション、 1 チャンネル・イネーブル、f_{OUT} = 70 MHz、 フルスケール電流 = 20 mA





図 60. 全消費電力 対f_{DAC}:4 チャンネルDOCSIS、f_{OUT} = 915 MHz、 フルスケール電流 = 25 mA(データパス設定: QAMエンコーダON、SRRCフィルタON、4 つの2 倍 インターポレーション・フィルタON)



図 61. 全消費電力 対f_{DAC}:16 倍インターポレーション、 1 チャンネル・イネーブル、f_{OUT} = 70 MHz、 フルスケール電流 = 20 mA

用語の説明

単調増加性

DAC が単調増加性であれば、デジタル入力が増加すると、アナ ログ出力が増加するか一定になります。

オフセット誤差

理想的なゼロからの実際の出力電流の偏差をいいます。IOUTP の場合、すべての入力を0に設定したときの本来の出力は0mA です。IOUTN の場合、すべての入力を1に設定したとき0mA です。

ゲイン誤差

理想的な出力スパンと実際のスパンとの偏差をいいます。実際の スパンは、すべての入力を1に設定したときの出力から、すべて の入力を0に設定したときの出力を引いた値になります。

温度ドリフト

室温(25℃)での値からT_{MIN}またはT_{MAX}での値までの最大変化と して規定されます。オフセット、ゲイン、リファレンス・ドリフ トの場合、ドリフトは1℃当たりのppm値で表されます。

電源電圧変動除去比 (PSR)

電源電圧が公称から最小と最大の規定電圧まで変化したときの フルスケール出力の最大変化をいいます。

出力コンプライアンス・レンジ

電流出力 DAC の出力における許容電圧範囲です。コンプライア ンス・レンジの最大限界を超えて動作させると、出力段の飽和や ブレークダウンを招いて線形性が失われるおそれがあります。

スプリアスフリー・ダイナミック・レンジ (SFDR)

出力信号のピーク振幅値と規定帯域内のスプリアス信号のピーク振幅値との差をいい、dB 値で表します。

ノイズ・スペクトル密度(NSD)

単位帯域幅当たりのコンバータのノイズ電力です。通常、0dBm のフルスケール信号が出力された状態で、dBm/Hz単位で規定さ れます。

隣接チャンネル漏洩率(ACLR)

希望チャンネル内の電力測定値と隣接チャンネル内の電力測定 値の比を dBc で表した値です。

変調誤差比 (MER)

変調信号は、コンスタレーションと呼ばれる離散出力値の集合を 作成します。各シンボルは、コンスタレーション上の1点に対応 する出力信号になります。MER はシンボル平均出力振幅と個々 のシンボルの rms 誤差振幅との比です。

相互変調歪み(IMD)

相互変調歪みは、複数の信号がさまざまな周波数で混合されることにより生じます。多くの製品では式 $af_1 \pm bf_2$ に基づいて求められています(ここで、aとbは整数値です)。

シリアル制御ポート

AD9789 のシリアル制御ポートは、高い柔軟性をもつ同期シリア ル通信ポートであるため、多くの業界標準マイクロコントローラ やマイクロプロセッサと容易にインターフェースすることがで きます。AD9789 のシリアル制御ポートは、Motorola SPI®プロト コルや Intel® SSR プロトコルなど、多くの同期転送フォーマット と互換性があります。このシリアル制御ポートを使用して、 AD9789 を設定する全レジスタとの間で読出し/書込みをおこな います。MSB ファーストや LSB ファーストの転送フォーマット のみでなく、シングルバイト転送やマルチバイト転送にも対応し ています。AD9789 のシリアル制御ポートは、1本の双方向 I/O ピ ン (SDIO のみ)または2本の単方向 I/O ピン (SDIO/SDO)とし て設定できます。デフォルトでは、AD9789 は単方向のロング命 令モードになっています (ロング命令モードのみのサポートで す)。

シリアル制御ポート・ピンの説明

SCLK (シリアル・クロック) ピンは、シリアル・シフト・クロッ クです。このピンは入力専用です。SCLK は、シリアル制御ポー トの読出しと書込みの同期をとるために使われます。書込みデー タ・ビットはこのクロックの立上がりエッジでレジスタに格納さ れ、読出しデータ・ビットは立下がりエッジでレジスタから出力 されます。このピンは 30 kΩの抵抗により内部でグラウンドにプ ルダウンされています。

SDIO (シリアル・データ入出力) は 2 つの機能を持つピンで、 入力専用 (単方向モード) または入出力 (双方向モード) として 機能します。AD9789 では、デフォルトで単方向 I/O モード (レ ジスタ 0x00[7]=0) に設定されています。

SDO(シリアル・データ出力)ピンは、データ・リードバック用 の独立した出力ピンとして、単方向 I/O モードのみで使用されま す。

 \overline{CS} (チップ・セレクト・バー) は、読出しサイクルと書込みサ イクルをゲーティングするアクティブ・ロー・コントロールです。 \overline{CS} がハイのとき、SDOとSDIOはハイ・インピーダンス状態にな ります。このピンは 30 k Ω の抵抗により内部でDVDD33 にプル アップされています。



図 62. シリアル制御ポート

シリアル制御ポートの一般的な動作

AD9789への書込みまたは読出し動作は、CSをローレベルにする ことで開始します。3バイト以下のデータ(と命令)を転送する モードでは、CSストール・ハイ(休止動作)がサポートされて います(表7を参照)。このモードでは、すべてのバイト境界で CSを一時的にハイレベルに戻すことができるため、システム・ コントローラが次のバイトを処理する時間を確保できます。CS はバイト境界でのみハイレベルにすることができ、また転送内の 命令またはデータのいずれの区間でもハイレベルにすることが できます。

CSストール・ハイ・モードでは、シリアル制御ポートのステート・マシンが待ち状態に入り、すべてのデータが送信されるまで この状態が続きます。システム・コントローラが全データを送信 する前に転送を中止したい場合、残りの転送を完了させるか、ま たはSCLKの1サイクル以上(ただし8SCLKサイクル未満)にわ たってCSをローレベルに戻すことによって、ステート・マシン をリセットする必要があります。バイトの境界ではないところで CSをハイレベルにすると、シリアル転送が停止し、バッファが クリアされます。

ストリーミング・モード(表7を参照)では、任意数のデータ・ バイトを1つの連続ストリームとして転送できます。レジスタ・ アドレスは自動的にインクリメントまたはデクリメントされま す(「MSB/LSBファースト転送」を参照)。転送される最終バ イトの終わりで CSをハイレベルにして、ストリーミング・モー ドを終了させる必要があります。

通信サイクル―命令とデータ

AD9789との通信サイクルには2つのフェーズがあります。最初 のフェーズでは、16 個の SCLK 立上がりエッジに同期して16 ビットの命令ワードが AD9789 に書き込まれます。この命令ワー ドで、データ転送フェーズに関する情報(通信サイクルの2番目 のフェーズに関する情報)が AD9789 のシリアル制御回路に与え られます。命令ワードでは、次のデータ転送フェーズが読出し/ 書込みか、そしてデータ転送のバイト数、データ転送の先頭バイ トが書き込みされる開始レジスタ・アドレスを指定します。

書込み

命令ワードで書込み動作を指定した場合、通信サイクルの2番目 のフェーズは AD9789 のシリアル制御バッファに対するデータ 転送になります。データ・ビットはSCLKの立上がりエッジでレ ジスタに格納されます。

転送長(1/2/3 バイトまたはストリーミング・モード)は、命令 バイト中の2ビット(N1とN0)で指定します。転送長が(スト リーミング・モードではなく)1、2、3バイトのいずれかである とき、8ビットの各シーケンスの後でCSをハイレベルにしてバス を休止させることができます(ただし、サイクルが終了する最終 バイトは除く)。バスが休止しているときにCSをローレベルに すると、シリアル転送が再開されます。バイト境界では無いとこ ろでCSをハイレベルにすると、シリアル制御ポートがリセット されます。ストリーミング・モードでは、書込み時に予備レジス タやブランク・レジスタをスキップできません。したがって、デ バイスを正常に動作させるためには、ユーザは予備レジスタに書 き込むビット・パターンを知っておく必要があります。ブラン ク・レジスタには、どんな値が書き込まれても問題ありません。

大半の制御レジスタへの書き込みは、デバイスをすぐに再設定します。しかしレジスタ 0x16~0x1Dは、デバイス動作をすぐに設定しません。これらのレジスタは、事前に書き込まれたデータに対し追加操作が必要です。必要な操作を実行することでデバイスの設定が変更されます。レジスタ 0x16~0x1Dへの更新が有効になるには、FREQNEW ビット(レジスタ 0x1E[7])を1にセットする必要があります(このビットは自動的にクリアされます)。このためレジスタを更新する前であれば、任意のバイト数のデータを変更できます。FREQNEW ビットをセットするとレジスタ 0x16~0x1D が同時に更新されます。

同様にレジスタ 0x22 とレジスタ 0x23 を変更する場合は、 PARMNEW (レジスタ 0x24[7]) をローからハイにトグルしなけ れば、新しい値が有効になりません。FREQNEW ビットとは異な り、PARMNEW は自動的にクリアされません。

読出し

命令ワードが読出し動作の場合、次のN×8 SCLKサイクルで、命 令ワードで指定したアドレスのデータが出力されます(N=1~3、 ビット[N1:N0]で指定)。N=4の場合、読出し動作はストリーミ ング・モードであり、CSがハイになるまで続行します。ストリー ミング・モードでは、予備レジスタやブランク・レジスタをスキッ プできません。読出しデータは、SCLKの立下がりエッジで切り 替わります。

AD9789 シリアル制御ポートのデフォルトのモードは、単方向 モードです。単方向モードでは、読出しデータは SDO ピンに出 力されます。SDIO_DIR ビット (レジスタ 0x00[7])を使用して、 AD9789を双方向モードに設定することもできます。双方向モー ドでは、データの書込みと読出しには SDIO ピンを用います。

読出し要求では、シリアル制御ポートのバッファ領域内のデータ またはアクティブなレジスタ内のデータが読み出されます(図 63を参照)。

AD9789 はロング命令モードにのみ対応しています。したがって レジスタ 0x00[4:3]は11になります(この2ビットは相互にミラー、 つまり折り返されています)。ロング命令モードは電源投入時ま たはリセット時のデフォルトであり、これらのビットへ書込みし ても無効です。

AD9789はレジスタ・アドレス 0x00~0x55を使用します。



図 63. AD9789 のシリアル制御ポート・バッファ・レジスタと アクティブ・レジスタの関係

命令ワード(16 ビット)

命令ワードのMSBはR/Wであり、これは読出し命令か書込み命令 かを表します。次の2ビットはN1とN0であり、転送バイト長を 表します。最後の13ビット(ビット[A12:A0])は、読出し/書 込み動作の開始アドレスになります。

書込みの場合、命令ワードの後にデータ・バイト数を示す[N1:N0] ビットが続きます(表7を参照)。

表7. 転送バイト数

N1	N0	Bytes to Transfer
0	0	1
0	1	2
1	0	3
1	1	Streaming mode

ビット[A12:A0]は、通信サイクルのデータ転送で書込みまたは読 出しを行う、レジスタ・マップ内のアドレスを指定します。 AD9789で使用している 0x55 の範囲のレジスタをビット[A6:A0] で指定します。ビット[A12:A7]は常に 0 であることが必要です。 マルチバイト転送の場合、このアドレスは開始バイトのアドレス です。MSB ファースト・モードでは、後続のバイトではアドレ スがインクリメントされます。

MSB/LSBファースト転送

AD9789 の命令ワードとバイト・データは MSB ファーストまた は LSB ファーストで転送することができます。レジスタ 0x00 へ 書き込まれるすべてのデータは、上位4ビット([7:4])を下位4ビッ ト([3:0])にミラーする(折り返す)必要があります。これにより、 このレジスタ上で LSB ファーストか MSB ファーストであるかが 無関係になります。このミラーリング(折り返し)の例として、 レジスタ 0x00[7:0]のデフォルト値は 0x18 であり、ビット4とビッ ト 3 が相互にミラーされています。これにより、デフォルトかつ 唯一サポートされているモードである、ロング命令モードが設定 されます。AD9789 のデフォルトは MSB ファーストです。

レジスタ 0x00[1]とレジスタ 0x00[6]で LSB ファーストを設定す ると、この設定は直ちに有効になります。そのためマルチバイト 転送では、シリアル・ポート設定の変更をした場合、後続のバイ トはこの設定の影響をうけるようになります。

MSB ファーストが有効だと、命令とデータ・バイトは、MSB からLSB への順序で書き込む必要があります。MSB ファーストのフォーマットでのマルチバイトのデータ転送は、最上位のデータ・バイトのレジスタ・アドレスの命令バイトから開始します。後続のデータ・バイトは、上位アドレスから下位アドレスの順で転送します。MSB ファースト・モードでは、シリアル制御ポートの内部アドレス生成器は、マルチバイト転送サイクルのデータ・バイトごとにデクリメントされます。

LSBファーストが有効だと、命令とデータ・バイトは、LSBから MSBへの順序で書き込む必要があります。LSBファーストの フォーマットでのマルチバイトのデータ転送は、最下位のデー タ・バイトのレジスタ・アドレスの命令バイトから開始し、後続 のデータ・バイトが続きます。シリアル制御ポートの内部バイ ト・アドレス生成器は、マルチバイト転送サイクルのデータ・バ イトごとにインクリメントされます。

マルチバイト転送動作では、MSB ファーストが有効(デフォル ト)だと、AD9789のシリアル制御ポートのレジスタ・アドレス は、書き込まれたレジスタ・アドレスから 0x00 に向かってデク リメントされます。LSB ファーストが有効だと、マルチバイト転 送動作では、シリアル制御ポートのレジスタ・アドレスは、書き 込まれたアドレスから 0x55 に向かってインクリメントされます。

ストリーミング・モードでは、アドレス 0x2F に到達すると必ず 終了します。マルチバイト転送動作時には、未使用アドレスはス キップされないことに注意してください。

表8. ストリーミング・モード(アドレスはスキップされません)

Write Mode	Address Direction	Stop Sequence
LSB First	Increment	0x02D, 0x02E, 0x02F, stop
MSB First	Decrement	0x001, 0x000, 0x02F, stop

表 9.	シリアル	制御ポー	- ト、16 ŀ	ニット命	令ワード	、MSB フ	'ァースト								
MSB	T		1			1		1		T					LSB
115	114	113	112	111	110	19	18	17	16	15	14	13	12	11	10
R/W	N1	N0	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
-															
CS -	Instruction Header Register (N) DATA Register (N - 1) DATA Register (N - 1) DATA Register (N - 1) DATA 図 64. シリアル制御ポートの書込みーMSB ファースト、16 ビット命令、2 バイトのデータ														
		CARE												DON	T CARE
SDIO		1 N0 A12 A11	A10 A9 A8 A7	A6 A5 A4	A3 A2 A1 A0	Κ									<u>\</u>
SDO	DON'T CARE					D7 D6 D5	D4 D3 D2 D1	D0 D7 D6 D	05 D4 D3 D2	D1 D0 D7 D	6 D5 D4 D3	D2 D1 D0 D	7 D6 D5 D4	D3 D2 D1 D0	K ^ž
		16-BIT	INSTRUCTIO	ON HEADER	2	REGIST	ER (N) DAT	A REGIS	TER (N – 1)	DATA REG	SISTER (N -	2) DATA	REGISTER (I	N – 3) DATA	
	図 65. シリアル制御ポートの読出しーMSB ファースト、16 ビット命令、4 バイトのデータ														
				SCL# SDIC SDC	3 3 ≤ 67. ≥	DATA B リアル制行	t _{DV}	DATA BIT	<u>N-1</u> 読出しの		 グ				
CS SCLK SDIO	CS														



図 69. シリアル制御ポートのタイミングー書込み

表 10. シリアル制御ポートのタイミング

パラメータ	説明
t _{DS}	データ転送から SCLK の立上がりエッジまでのセットアップ時間
t _{DH}	データ転送から SCLK の立上がりエッジまでのホールド時間
t _{CLK}	クロックの周期
ts	CS立下がりエッジからSCLK立上がりエッジ(通信サイクルの開始)までのセットアップ時間
t _c	SCLK立上がりエッジからCS立上がりエッジ(通信サイクルの終了)までのセットアップ時間
t _{HI}	SCLK をロジック・ハイの状態に保持する必要のある最小期間
t _{LO}	SCLK をロジック・ローの状態に保持する必要のある最小期間
t _{DV}	SCLKから有効なSDIOとSDOまでの時間(図 67を参照)

SPIレジスタ・マップ

特に指定のない限り、次のレジスタには書き込まないでください:レジスタ 0x34、レジスタ 0x35、レジスタ 0x37、レジスタ 0x3B、レジ スタ 0x3F、レジスタ 0x40~0x55。

表 11. レジスタ・マップ

アドレス	レジスタ名	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	デフォルト	
0x00	SPI制御	SDIO_DIR	LSBFIRST	RESET	LNG_INST					0x18	
0x01	飽和カウンタ				SATCNT[7:	0]				0x00	
0x02	パリティ・ カウンタ		PARCNT[7:0]								
0x03	割込みイネーブル	PARERR	BISTDONE	PARMSET	PARMCLR	LOCKACQ	LOCKLOST	SATERR	予備	0x00	
0x04	割込みステータス/ クリア	PARERR	BISTDONE	PARMSET	PARMCLR	LOCKACQ	LOCKLOST	SATERR	予備	0x00	
0x05	チャンネル・ イネーブル		予偵	Ħ	1		CHANEN	[3:0]	1	0x00	
0x06	バイパス	QAM	SRRC	予備			INT[4:0]			0x00	
0x07	QAM/SRRC 設定	予備	前	ALPH	IA[1:0]	予備	М	APPING[2:0]		0x01	
0x08	サミング・ノード・ スケーリング				SUMSCALE[7:0]				0x0D	
0x09	入力スケーリング				INSCALE[7:	:0]				0x20	
0x0A	NCO 0 周波数同調				FTW0[7:0]]				0x00	
0x0B	ワード				FTW0[15:8	3]				0x00	
0x0C					FTW0[23:10	6]				0x00	
0x0D	NCO1 周波数同調				FTW1[7:0]]				0x00	
0x0E	ワード				FTW1[15:8	3]				0x00	
0x0F					FTW1[23:10	6]				0x00	
0x10	NCO2周波数同調				FTW2[7:0]]				0x00	
0x11	ワード				FTW2[15:8	5]				0x00	
0x12					FTW2[23:10	6]				0x00	
0x13	NCO3周波数同調				FTW3[7:0]]				0x00	
0x14	ワード				FTW3[15:8	3]				0x00	
0x15					FTW3[23:10	6]				0x00	
0x16	レート・				Q[7:0]					0x00	
0x17	コンバータ分母				Q[15:8]					0x00	
0x18	(Q)				Q[23:16]					0x80	
0x19	レート・				P[7:0]					0x00	
0x1A	コンバータ分子 (D)				P[15:8]					0x00	
0x1B	(P)				P[23:16]					0x80	
0x1C	補間 BPF 中心				FC[7:0]					0x00	
0x1D	向波奴		1		FC[15:8]					0x00	
0x1E	周波数更新	FREQNEW				予備				0x00	
0x1F	ハードウェア・ バージョン		予備	第	1		VER[3:	0]		0x03	
0x20	インターフェース 設定	CMOS_BUS	CMOS_ CTRL	予備	DCO_INV	IF_MODE	CHANPRI	PAR	[1:0]	0xC8	
0x21	データ制御	BIN	BUSWI	DTH[1:0]	DATWDTH	CMPLX	Ι	TNCY[2:0]		0x61	
0x22	DCO 周波数	予備 DCODIV[2:0] ONES[3:0]						0x1F			
0x23	内部クロック 位相調整	DSCPHZ[3:0] SNCPHZ[3:0]							0x85		
0x24	パラメータ更新	PARMNEW 予備						0x00			
0x25	チャンネル 0 ゲイン		1		CHAN0GAIN	[7:0]				0x80	
0x26	チャンネル1 ゲイン				CHAN1GAIN	[7:0]				0x80	

アドレス	レジスタ名	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	デフォルト
0x27	チャンネル2 ゲイン				CHAN2GAIN	[7:0]				0x80
0x28	チャンネル3 ゲイン				CHAN3GAIN	[7:0]				0x80
0x29	スペクトル・ シェーピング				予備				SPEC_INV	0x00
0x2F	ミュー遅延 制御1	SEARCH_ TOL	EARCH_ SEARCH_ TRACK_ GUARDBAND[4:0] OL ERR ERR							0x0B
0x30	ミュー制御デュー ティ・サイクル	デューティ・ サイクル補正 イネーブル	デューティ・ INC_DEC MANUAL_ADJ[5:0] サイクル補正 (工場) (工場テスト専用) イネーブル (工場テスト専用) (工場テスト専用)							0x40
0x31	クロック・ レシーバ1		CLKN_C	ML[3:0]			予備			0xF0
0x32	クロック・ レシーバ2	CLK_DIS	予備	PSIGN		CLKP_CN	1L[3:0]		NSIGN	0x3F
0x33	ミュー遅延 制御 2	MU_CLKDIS	SLOPE	MOI	DE[1:0]	MUSAMP	GAIN	[1:0]	MU_EN	0x42
0x34	予備				予備					0x00
0x35	予備				予備					0xCA
0x36	DACバイアス	PDBIAS			予備			MSE	L[1:0]	0x03
0x37	予備				予備					0x00
0x38	DAC デコーダ			予侦	# #			DACデ モ	コーダ・ ード	0x00
0x39	ミュー遅延 制御3	MUDLY[0]	SEARCH	H_DIR[1:0]		Ν	IUPHZ[4:0]			0x40
0x3A	ミュー遅延 制御 4				MUDLY[8:	1]				0x00
0x3B	予備				予備					0x00
0x3C	フルスケール 電流1				FSC[7:0]					0x00
0x3D	フルスケール 電流2			予侦	# #			FSC	2[9:8]	0x02
0x3E	位相検出器制御	PHZ_PD	予備	CMP_BST	AUTO_ CAL		PHZ_DET_B	IAS[3:0]		0x18
0x3F	予備			•	予備	•				0x00
0x40	BIST 制御	CLKSHDN	INPUTSEL	予備	BENABLE		BMODE[[3:0]		0x00
0x41	BIST ステータス	BDONE			BS	TATUS[6:0]				0x00
0x42	BIST ゼロ詰め長				PADLEN[7:	.0]				0x00
0x43					PADLEN[15	:8]				0x00
0x44	BIST ベクトル長				VECTLEN[7	':0]				0x00
0x45	-				VECTLEN[1:	5:8]				0x00
0x46					VECTLEN[23	:16]				0x00
0x47	BIST クロック 調整		BCLKD	IV[3:0]			BCLKPHZ	2[3:0]		0x00
0x48	符号0制御	S0ENABL	SORDEN	S0PRNG	S0ZERO	SONEG	S0FNLCH	SOSE	L[1:0]	0x00
0x49	符号0クロック 調整	S0CLKDIV[3:0] S0CLKPHZ[3:0]							0x00	
0x4A	符号1制御	S1ENABL	S1RDEN	S1PRNG	S1ZERO	S1NEG	S1FNLCH	S1SE	L[1:0]	0x00
0x4B	符号1クロック 調整	SICLKDIV[3:0] SICLKPHZ[3:0]						0x00		
0x4C	RegFnl0Freq			最終レ	ート/オフセッ	ト制御0[7:0]				0x00
0x4D	RegFnl1Freq	最終レート/オフセット制御1[7:0] (0x00	
0x50	BIST				SGN0[7:0]]				0x00
0x51	シグネチャ0				SGN0[15:8	3]				0x00
0x52					SGN0[23:10	6]				0x00
0x53	BIST				SGN1[7:0]]				0x00
0x54	シグネチャ1				SGN1[15:8	3]				0x00
0x55		SGN1[23:16] 0x0							0x00	

SPIレジスタの説明

表 12.	SPI 制御レジスタ	(アドレス 0x00)
-------	------------	-------------

ビット	ビット名	説明
7	SDIO_DIR	このビットで、SDIO ピンを入力専用ピンまたは双方向入出力ピンとして設定します。いずれの場合も SPI 規格に準拠 します。 0=入力専用。 1=双方向(入出力)。
6	LSBFIRST	このビットで、SPIインターフェースを MSB ファーストまたは LSB ファーストのモードに設定します。いずれの場合 も SPI 規格に準拠します。 0 = MSB ファースト。 1 = LSB ファースト。
5	RESET	このビットが1にセットされたとき、デバイスがリセットされます。デバイスがリセットされた後、このビットには次 のサイクルで0が書き込まれます。 0=リセットなし。 1=ソフトウェア・リセット。
4	LNG_INST	このビットで、SPIをロング命令モードに設定します。有効な値は1のみです。
[3:0]		これらのビットは、ビット[7:4]をミラーします。ビット3はビット4を、ビット2はビット5を、ビット1はビット6 を、ビット0はビット7を、それぞれミラーして設定します。

表 13. 飽和カウンタ・レジスタ(アドレス 0x01)

ビット	ビット名	説明
[7:0]	SATCNT[7:0]	この読出し専用レジスタは、飽和カウンタを読み出します。このレジスタでは、SUMSCALE ゲイン・ブロックの出力に おいてデータパスがオーバーレンジになり、デジタル的にクリップされたサンプル数が得られます。このカウンタをク リアオスには、レジスタ 0x04 のビット1に1を書き込みます

表 14. パリティ・カウンタ・レジスタ(アドレス 0x02)

ビット	ビット名	説明
[7:0]	PARCNT[7:0]	この読出し専用レジスタは、入力データのパリティ・エラー・カウンタを読み出します。このカウンタをクリアするには、レジスタ 0x04 のビット7に1を書き込みます。

表 15. 割込みイネーブル・レジスタ(アドレス 0x03)

ビット	名称	説明
7	PARERR	このビットに1を設定すると、PARERRフラグが割込み要求を生成できます。割込み要求を生成すると、レジスタ 0x04
		の割込みビット7がセットされ、IRQ ビンがローレベルになります。
6	BISTDONE	このビットに1を設定すると、BISTDONEフラグが割込み要求を生成できます。割込み要求を生成すると、レジスタ 0x04の割込みビット6がセットされ、IROピンがローレベルにたります
-	DADMORT	
5	PARMSEI	このビットに1を設定すると、PARMS_SETファクが割込み要求を生成できます。割込み要求を生成すると、レジスタ 0x04の割込みビット5がセットされ、IRQ ピンがローレベルになります。
4	PARMCLR	このビットに1を設定すると、PARMS_CLRフラグが割込み要求を生成できます。割込み要求を生成すると、レジスタ
		0x04 の割込みビット 4 がセットされ、IRQ ピンがローレベルになります。
3	LOCKACQ	このビットに1を設定すると、LOCKACQフラグが割込み要求を生成できます。割込み要求を生成すると、レジスタ0x04の割込みビット3がセットされ、IRQピンがローレベルになります。
2	LOCKLOST	このビットに1を設定すると、LOCKLOSTフラグが割込み要求を生成できます。割込み要求を生成すると、レジスタ 0x04の割込みビット2がセットされ、IRQピンがローレベルになります。
1	SATERR	このビットに1を設定すると、SATERR(16×インターポレータへのオーバーフロー)フラグが割込み要求を生成できます。割込み要求を生成すると、レジスタ0x04の割込みビット1がセットされ、IROピンがローレベルになります。
0	予備	予備。

表 16. 割込みステータス/クリア・レジスタ(アドレス 0x04)

ビット	名称	説明
7	PARERR	1つまたは複数のパリティ・エラーが発生した場合、このビットが1にセットされます。このビットに1を書き込むと、 割込みがクリアされます。
6	BISTDONE	BIST が最終状態に到達した場合、このビットが1にセットされます。このビットに1を書き込むと、割込みがクリア されます。
5	PARMSET	パラメータ更新レジスタ(アドレス 0x24)が更新された場合、このビットが1にセットされます。このビットに1を 書き込むと、割込みがクリアされます。
4	PARMCLR	パラメータ更新レジスタ(アドレス 0x24)がクリアされた場合、このビットが1にセットされます。このビットに1を書き込むと、割込みがクリアされます。
3	LOCKACQ	デジタル・エンジンと DAC コアの間で適切なデータ受け渡しが行われている場合、このビットが1にセットされます。
2	LOCKLOST	デジタル・エンジンと DAC コアの間で適切なデータ受け渡しが失われた場合、このビットが1にセットされます。このビットに1を書き込むと、割込みがクリアされます。
1	SATERR	1つまたは複数の飽和エラー(16×インターポレータへのオーバーフロー)が発生した場合、このビットが1にセット されます。このビットに1を書き込むと、割込みがクリアされます。
0	予備	予備。

表 17. チャンネル・イネーブル・レジスタ(アドレス 0x05)

ビット	ビット名	説明	
[7:4]	予備	予備。	
[3:0]	CHANEN[3:0]	どのビット位置のロジック「1」でも、対応するチャンネルがイネーブルになります。0000は全チャンネルがディス エーブルにされることを意味します。	
		設定	イネーブルにされるチャンネル
		0000	全チャンネルがディスエーブル。
		0001	チャンネル0がイネーブル。
		0010	チャンネル1がイネーブル。
		0011	チャンネル0とチャンネル1がイネーブル。
		1110	チャンネル1、チャンネル2、チャンネル3がイネーブル。
		1111	全チャンネルがイネーブル。

表 18. バイパス・レジスタ(アドレス 0x06)

ビット	ビット名	説明		
7	QAM	このビットに1が設定	された場合、QAM マッパーはバイパスされます。	
6	SRRC	このビットに1が設定	された場合、平方根レイズド・コサイン(SRRC)フィルタはバイパスされます。	
5	予備	予備。		
[4:0]	INT[4:0]	どのビット位置のロシ ション・フィルタをパ パスします(以降も同	^ジ ック「1」でも、対応するインターポレーション・フィルタはバイパスされます。インターポレー バイパスするための良好な手順としては、まずフィルタ0をバイパスし、次にフィルタ1をバイ 1様)。	
		設定	バイパスされるインターポレーション・フィルタ	
		00000	全インターポレーション・フィルタがイネーブル。	
		00001	インターポレーション・フィルタ0をバイパス。	
		00010	インターポレーション・フィルタ1をバイパス。	
		00011	インターポレーション・フィルタ0とインターポレーション・フィルタ1をバイパス。	
		01111	インターポレーション・フィルタ 0、インターポレーション・フィルタ 1、インターポレーショ ン・フィルタ 2、インターポレーション・フィルタ 3 をバイパス。	
		11111	全インターボレーション・フィルタをバイパス。	

ビット	ビット名	説明	
[7:6]	予備	予備。	
[5:4]	ALPHA[1:0]	これらのビットは、SRRC フィル	レタのアルファ値を設定します。
		設定	アルファ・フィルタ
		00	0.12
		01	0.18
		10	0.15
		11	0.13
3	予備	予備。	
[2:0]	MAPPING[2:0]	これらのビットは、QAM エンコ	ューディングを設定します。
		設定	QAM エンコーディング
		000	DOCSIS 64-QAM
		001	DOCSIS 256-QAM
		010	DVB 16-QAM
		011	DVB 32-QAM
		100	DVB 64-QAM
		101	DVB 128-QAM
		110	DVB 256-QAM
		111	未使用。

表 19. QAM/SRRC 設定レジスタ(アドレス 0x07)

表 20. サミング・ノード・スケーリング・レジスタ(アドレス 0x08)

ビット	ビット名	説明	
[7:0]	SUMSCALE[7:0]	このレジスタは、チャンネル・サミング・ノードの出力に適用される 2.6 乗算器の値を設定します。	
		設定 2.6 乗算器	
		00000000 0	
		0000001	0.015625
		00000010	0.03125
		00001101	0.203125(デフォルト)
		11111110	3.96875
		11111111	3.984375

表 21. 入力スケーリング・レジスタ(アドレス 0x09)

ビット	ビット名	説明	
[7:0]	INSCALE[7:0]	このレジスタは、入力データに適用される 3.5 乗算器の値を設定します。このスケーリング・ブロックは、QAM エン コーダ・ブロックと並列に置かれ、QAM エンコーダ・ブロックのバイパス時に使用されます。	
		設定 3.5 乗算器	
		0000000	0
		00000001 0.03125	
		00000010 0.0625	
		00100000	1(デフォルト)
		11111110	7.9375
		11111111	7.96875

3 バイトのNCO 0 周波数同調ワード・レジスタは、NCO 0 用の 24 ビットの周波数同調ワードになります。これらのレジスタのプログラミングの詳細については、「ベースバンド・デジタル・アップコンバータ」の項を参照してください。

アドレス	ビット名	説明
0x0A	FTW0[7:0]	NCO 0、ビット[7:0]の周波数同調ワード
0x0B	FTW0[15:8]	NCO 0、ビット[15:8]の周波数同調ワード
0x0C	FTW0[23:16]	NCO 0、ビット[23:16]の周波数同調ワード

表 22. NCO 0 周波数同調ワード・レジスタ(アドレス 0x0A~0x0C)

3バイトのNCO1周波数同調ワード・レジスタは、NCO1用の24ビットの周波数同調ワードになります。これらのレジスタのプログラミングの詳細については、「ベースバンド・デジタル・アップコンバータ」の項を参照してください。

アドレス	ビット名	説明
0x0D	FTW1[7:0]	NCO1、ビット[7:0]の周波数同調ワード
0x0E	FTW1[15:8]	NCO1、ビット[15:8]の周波数同調ワード
0x0F	FTW1[23:16]	NCO1、ビット[23:16]の周波数同調ワード

表 23. NCO 1 周波数同調ワード・レジスタ(アドレス 0x0D~0x0F)

3 バイトのNCO 2 周波数同調ワード・レジスタは、NCO 2 用の 24 ビットの周波数同調ワードになります。これらのレジスタのプログラミングの詳細については、「ベースバンド・デジタル・アップコンバータ」の項を参照してください。

表 24. NCO 2 周波数同調ワード・レジスタ(アドレス 0x10~0x12)

アドレス	ビット名	説明
0x10	FTW2[7:0]	NCO 2、ビット[7:0]の周波数同調ワード
0x11	FTW2[15:8]	NCO 2、ビット[15:8]の周波数同調ワード
0x12	FTW2[23:16]	NCO 2、ビット[23:16]の周波数同調ワード

3バイトのNCO3周波数同調ワード・レジスタは、NCO3用の24ビットの周波数同調ワードになります。これらのレジスタのプログラミングの詳細については、「ベースバンド・デジタル・アップコンバータ」の項を参照してください。

表 25. NCO 3 周波数同調ワード・レジスタ(アドレス 0x13~0x15)

アドレス	ビット名	説明
0x13	FTW3[7:0]	NCO3、ビット[7:0]の周波数同調ワード
0x14	FTW3[15:8]	NCO 3、ビット[15:8]の周波数同調ワード
0x15	FTW3[23:16]	NCO3、ビット[23:16]の周波数同調ワード

3 バイトのレート・コンバータ分母(Q) レジスタは、レート・コンバータのデシメーション比を設定する 24 ビットの分母になります。こ れらのレジスタのプログラミングの詳細については、「サンプル・レート・コンバータ」の項を参照してください。

表 26. レート・コンバータ分母(Q)レジスタ(アドレス 0x16~0x18)

アドレス	ビット名	説明
0x16	Q[7:0]	レート・コンバータ分母、ビット[7:0]
0x17	Q[15:8]	レート・コンバータ分母、ビット[15:8]
0x18	Q[23:16]	レート・コンバータ分母、ビット[23:16]

3 バイトのレート・コンバータ分子(P)レジスタは、レート・コンバータのデシメーション・レシオ比を設定する 24 ビットの分子になります。これらのレジスタのプログラミングの詳細については、「サンプル・レート・コンバータ」の項を参照してください。

表 27. レート・コンバータ分子(P) レジスタ(アドレス 0x19~0x1B)

アドレス	ビット名	説明
0x19	P[7:0]	レート・コンバータ分子、ビット[7:0]
0x1A	P[15:8]	レート・コンバータ分子、ビット[15:8]
0x1B	P[23:16]	レート・コンバータ分子、ビット[23:16]

2 バイトの補間BPF中心周波数レジスタは、16 倍バンドパス・インターポレーション・フィルタの 16 ビットの中心周波数になります。これらのレジスタのプログラミングの詳細については、「デジタル 16 倍チューナブル・バンドパス・フィルタ」の項を参照してください。

表 28.	補間 BPF 中心周波数レジスタ	(アドレス 0x1C とアドレス 0x1D)
-------	------------------	------------------------

アドレス	ビット名	説明
0x1C	FC[7:0]	中心周波数、ビット[7:0]
0x1D	FC[15:8]	中心周波数、ビット[15:8]

表 29. 周波数更新レジスタ(アドレス 0x1E)

7 FREQNEW このビットを1にセットすると、AD9789内の派生的なレジスタ群が更新されます。レジスタ0x16~0x1Dへの変更を 効にするには、このビットをセットする必要があります。派生レジスタ群が更新された後、このビットはセルフクリ	ビット	Name	説明
効にするには、このビットをセットする必要があります。派生レジスタ群が更新された後、このビットはセルフクリ	7	FREQNEW	このビットを1にセットすると、AD9789内の派生的なレジスタ群が更新されます。レジスタ 0x16~0x1D への変更を有
			効にするには、このビットをセットする必要があります。派生レジスタ群が更新された後、このビットはセルフクリア
し、0にリセットされます。			し、0にリセットされます。
[6:0] 予備 予備。	[6:0]	予備	予備。

表 30. ハードウェア・バージョン・レジスタ(アドレス 0x1F)

ビット	Name	説明
[7:4]	予備	予備。
[3:0]	VER[3:0]	この読出し専用レジスタは、チップのバージョンを示します(0011)。

表 31. インターフェース設定レジスタ(アドレス 0x20)

ビット	ビット名	説明		
7	CMOS_BUS	このビットは、CMOS_BUSピン(L14)の状態を反映します。		
6	CMOS_CTRL	このビットは、CMOS_CTRLピン(M14)の状態を反映します。		
5	予備	予備。		
4	DCO_INV	1を設定すると、DCOピンは反転されます。		
3	IF_MODE	このビットは、データ・インターフェース・モードを設定します。 0=チャネライザ・モード。使用可能なすべてのインターフェース幅と8ビット/16ビットのワード幅に対応します。 f _{DAC} /48の最大f _{BAUD} に対応します。 1=直交デジタル・アップコンバータ(QDUC)モード。32ビット・インターフェース、16ビット・ワード・モードにのみ対応します。f _{DAC} /16の最大f _{BAUD} に対応します。		
2	CHANPRI	このビットは、チャンネル優先順位値(チャネライザ・モードでのみ使用)を選択します。 0=デバイスは、イネーブルにされたチャンネルについてのみ入力サンプルがあるものとします。 1=デバイスは4チャンネルすべてからのデータがあるものとします。ディスエーブルにされたチャンネルのデータも 想定されるため、このデータを入力する必要があります。しかし AD9789 はこのデータは破棄します。		
[1:0]	PAR[1:0]	これらのビットは、パリティ・チェックを設定します。詳細については、「パリティ」の項を参照してください。		
		設定	パリティ・チェック	
		00	パリティ・チェックは無効です	
		01	IQ パリティ(I チャンネルでは値 0 が想定され、Q チャンネルでは値 1 が想定されます)	
		10	偶数パリティ	
		11	奇数パリティ	

表 32. データ制御レジスタ(アドレス 0x21)

ビット	ビット名	説明			
7	BIN	このビットは、デバイスのコーディングを選択します。			
		0=2の補数コーディン 1=ストレート・バイン	ノグ。 ナリ・コーディング		
[6:5]	BUSWDTH[1:0]	これらのビットは テ	1= ストレート・ハイリリ・コーアインク。		
[0.5]	Best Binging	設定			
		00			
		01	8 ビット		
		10	16 E y b		
		11	32 ビット		
4	DATWDTH	このビットは、データパスに送信されるデータワード幅を設定します。			
		0=8ビット・データワード。			
		1=16ビット・データワード。			
3	CMPLX	このビットは、実数または複素数データのデータパスを設定します。			
		0= 実数ケータ。 1= 複素数データ。			
[2:0]	LTNCY[2:0]	これらのビットは、FSパルスから内部データ・サンプリング時間までのターンアラウンド遅延を設定します。詳細 についてけ 「遅延レジスタ」の項を参照してください			
		設定			
		000	入力データのサンプリングは、FS がローレベルになった後の DCO の最初の立上がりエッジ の前後で始まります。		
		001	入力データのサンプリングは、FS がローレベルになった後の DCO の 2 番目の立上がりエッジの前後で始まります。		
		 111	… 入力データのサンプリングは、FS がローレベルになった後の DCO の 8 番目の立上がりエッ ジの前後で始まります。		

表 33. DCO 周波数レジスタ(アドレス 0x22)

ビット	ビット名	説明			
7	予備	予備。			
[6:4]	DCODIV[2:0]	これらのビットは、テ	これらのビットは、データ・クロック出力 (DCO) 周波数を設定します。		
		設定	DCO クロック周波数		
		000	DCO クロックがディスエーブル		
		001	f _{DACCLK} /16		
		010	f _{dacclk} /32		
		011	無効		
		100	f _{dacclk} /64		
		101	無効		
		11x	無効		
[3:0]	ONES[3:0]	これらのビットは、常	に1111として読み出されます。		

表 34. 内部クロック位相調整レジスタ(アドレス 0x23)

ビット	ビット名	説明	説明		
[7:4]	DSCPHZ[3:0]	データ・サンプリング・クロック (DSC) は、入力データのサンプリングに用いられる内部クロックです。このクロッ クを16ある位相のうちの1つに合わせることで、データ・インターフェースのセットアップとホールドのタイミング を最適化することができます。			
		設定	選択される位相		
		0000	最も進んだクロック位相		
		0001	DSCの1/16サイクル後に発生する2番目に進んだクロック位相		
		1111	使用可能な最後のクロック位相		
[3:0]	SNCPHZ[3:0]	同期クロック (SNC) は、デジタル・データパス・クロックと DAC クロックの同期をとるために用いられる内部クロッ クです。このクロックを 16 ある位相のうちの 1 つに合わせることで、DAC とデータパスとのタイミングを最適化す ることができます。			
		設定	選択される位相		
		0000	最も進んだクロック位相		
		0001	DSC の 1/16 サイクル後に発生する 2 番目に進んだクロック位相		
		1111	使用可能な最後のクロック位相		

表 35. パラメータ更新レジスタ(アドレス 0x24)

ビット	名称	説明
7	PARMNEW	レジスタ 0x22 とレジスタ 0x23 への変更を有効にするには、このビットを 0 から1 に遷移させる必要があります。こ のビットは事前に0 に設定されていた場合、このビットに1を書き込むことによって、チップ状態がビットのリード バック値に反映されます。(チップ状態はきわめて短時間で更新されるため、低速な SPI 環境では、更新後に0を読 み出すことができません)。 0 = 値は更新されていません。 1 = 値は更新されました。
[6:0]	予備	予備。

表 36. チャンネル・ゲイン・レジスタ(アドレス 0x25~0x28)

アドレス	レジスタ名	ビット名	説明	
0x25 0x26 0x27 0x28	チャンネル0ゲイン チャンネル1ゲイン チャンネル2ゲイン チャンネル3ゲイン	CHAN0GAIN[7:0] CHAN1GAIN[7:0] CHAN2GAIN[7:0] CHAN3GAIN[7:0]	これらのレジスタは、SUMSCALEブロック れる1.7乗算器の値を設定します。チャン り、ステップ・サイズは0.0078125です。 ケール係数に0を設定します。	ク前段にある、個々のチャンネルに適用さ ネル・ゲインのレンジは 0~1.9921875 であ 個々のチャンネルをミュートするには、ス
			設定	チャンネル・ゲイン
			0000000	0
			00000001	0.0078125
			11111111	1.9921875

表 37. スペクトル・シェーピング・レジスタ(アドレス 0x29)

ビット	Name	説明
[7:1]	予備	予備。
0	SPEC_INV	このビットに1を設定すると、信号のスペクトル反転が行われ、Qデータが実質的に-1倍にできます。
表 38. ミュー遅延制御1レジスタ(アドレス 0x2F)

ビット	ビット名	説明		
7	SEARCH_TOL	このビットは位相検索の精度を指定します。このビットの最適値は1です。 0=低い正確度:所望位相として設定した2つの値の範囲内の位相を検出します。 1=高い正確度:設定した値の正確な位相を検出します。		
6	SEARCH_ERR	このビットは、エラーが検出された場合の検索動作を設定します。 0=エラーで停止。 1=エラーで再試行。		
5	TRACK_ERR	このビットは、コントローラが所望の位相を検出しない場合のトラッキング動作を設定します。このビットの最適 値は0です。 0=エラーで続行。 1=エラーでリセット。		
[4:0]	GUARDBAND[4:0]	これらのビットはガード・バンド値を設定します。ガード・バンドは次のように定義されます。 GUARDBAND[4:0]×8=終了点からのガード・バンドのミュー遅延コードの数 検索モードが「上下交互」である場合、ガード・バンドの上下のいずれかのポイントに到達するまで、検索はそれ ぞれの方向に進められます。ガード・バンドに到達すると、検索は反対方向に向かって続行します。2回目の方向 で、反対側のガード・バンドに到達するまでに、所望の位相が見つからない場合、検索は交互モードに戻り、ガー ド・バンド内での検索が続行されます。ミュー遅延値が終了点に到達した場合、検索は失敗とみなされます。詳細 については「ミュー遅延ュントローラ」の頂を参照してください		
		設定 ガード・バンド		
		00000	0	
		 01011	 11(デフォルト)	
		 11111	 31	

表 39. ミュー制御デューティ・サイクル・レジスタ(アドレス 0x30)

ビット	ビット名	説明
7	デューティ・ サイクル補正 イネーブル	このビットに1を設定すると、ミュー制御デューティ・サイクル補正回路がオンされます。この機能をオンしてから、 ミュー・コントローラを有効にします。位相コンパレータ・ブースト(レジスタ 0x3E[5]で有効)とともに、この機能 によって、ミュー・コントローラはデバイスの動作速度全域で、より安定した動作が可能になります。
6	INC_DEC	予備(工場使用専用)。
[5:0]	MANUAL_ADJ[5:0]	予備(工場使用専用)。

表 40. クロック・レシーバ 1 レジスタ(アドレス 0x31)

ビット	ビット名	説明
[7:4]	CLKN_CML[3:0]	これらのビットは、CLKN ピンでのコモンモード・レベルを調整します。これらのビットと CLKP_CML[3:0]ビッ
		トに対する推奨値は 0xF です。詳細については、「クロック信号同相電圧の最適化」の項を参照してください。
[3:0]	予備	予備。

表 41. クロック・レシーバ 2 レジスタ(アドレス 0x32)

ビット	ビット名	説明
7	CLK_DIS	このビットはクロック・レシーバを有効/無効にします。クロックなしの状態でパワーアップ時に発生する大きな 出力ノイズを防止するため、このビットには AD9789 のパワーアップ時に 0 が設定されます。DAC クロックが安定 したら、このビットに 1 を設定します。 0 = 無効。 1 = 有効。
6	予備	予備(工場使用専用、デフォルト値のままにしておく)。
5	PSIGN	このビットは CLKP_CML ビットの符号を指定します。 0=負(推奨)。 1=正。
[4:1]	CLKP_CML[3:0]	これらのビットは、CLKP ピンでのコモンモード・レベルを調整します。これらのビットと CLKN_CML[3:0]ビッ トに対する推奨値は 0xF です。詳細については、「クロック信号同相電圧の最適化」の項を参照してください。
0	NSIGN	このビットは CLKN_CML ビットの符号を指定します。 0=負(推奨)。 1=正。

表 42. ミュー遅延制御 2 レジスタ(アドレス 0x33)

ビット	ビット名	説明
7	MU_CLKDIS	このビットは、ミュー遅延コントローラへのクロックを有効/無効にします。 0=有効。 1=無効。
6	SLOPE	このビットは、ミュー遅延の位相測定用に所望のスロープを設定します。所望の位相が測定されると、位相測定のス ロープが計算され、このビットの値と比較されます。最適な AC 性能が得られるように検索させる最善の設定は、正 のスロープと位相値 14 です。 0=負。 1=正。
[5:4]	MODE[1:0]	これらのビットは、ミュー・コントローラの動作モードを設定します。 00 = 検索とトラッキング(推奨)。 01 = トラッキングのみ。 10 = 検索のみ。 11 = 無効。
3	MUSAMP	このビットを0から1に遷移させると、ユーザは、コントローラがロックしたミュー遅延値(レジスタ0x39とレジス タ0x3AのMUDLYビット)と位相(レジスタ0x39のMUPHZビット)をリードバックできます。 0=アクションなし。 1=0から1への遷移によって、ミュー・コントローラの位相と遅延のリードバックをキャプチャします。
[2:1]	GAIN[1:0]	これらのビットは、ミュー・コントローラのトラッキング・レートを設定します。 00 = 最も遅いトラッキング。 01 = 公称トラッキング(推奨)。 10 = 最速のトラッキング。 11 = 無効(使用しません)。
0	MU_EN	このビットはミュー・コントローラを有効/無効にします。ミュー・コントローラを有効にする前に、位相コンパレー タ・ブースト (レジスタ 0x3E[5]) と、ミュー制御デューティ・サイクル補正回路 (レジスタ 0x30[7]) をターンオン します。この2つの機能によって、ミュー・コントローラはデバイスの動作速度全域で、より安定した動作が可能に なります。 0=ミュー・コントローラはオフ (手動モード)。 1=ミュー・コントローラはオン (自動モード)。

表 43. DAC バイアス・レジスタ(アドレス 0x36)

ビット	ビット名	説明
7	PDBIAS	このビットに1を設定すると、DAC 回路がパワーダウンされます。
[6:2]	予備	予備。
[1:0]	MSEL[1:0]	これらのビットは、ミラーのロールオフ周波数制御を設定するため、内部の電流ミラーから発生するノイズを調整して1/fノイズの最適化に使用できます。 00 = ミラーのロールオフ周波数制御をバイパス。 01 = 最も狭い帯域幅。 10 = 中間的な帯域幅。 11 = 最も広い帯域幅。

表 44. DAC デコーダ・レジスタ(アドレス 0x38)

ビット	ビット名	説明
[7:2]	予備	予備。
[1:0]	DAC デコーダ・ モード	これらのビットは、DACのデコーダ・モードを設定します。ノーマル・モード(デフォルト)の使用を推奨します。 00=ノーマル・モード。 01=ゼロ・リターン (RZ) モード。 10=ミックス・モード。
		11=無効。

表 45. ミュー遅延制御 3 レジスタ(アドレス 0x39)

ビット	ビット名	説明
7	MUDLY[0]	このビットはミュー遅延値の LSB です。レジスタ 0x3A のビット[7:0]とともに、このビットで、ミュー遅延をプログラム設定できます。検索アルゴリズムは、この指定されたミュー遅延値から始まります。手動モードでは、 MUDLY ビットに書き込むことができます。トラッキング・モードでは、サンプリングされた MUDLY 値をリー ドバックできます。この遅延値は9ビットの分解能がありますが、最大許容ミュー遅延は431 (0x1AF)です。 最適な検索の開始点はこの遅延値の中央、つまり約 216 (0xD8)です。
[6:5]	SEARCH_DIR[1:0]	これらのビットは、選択されたミュー遅延値から始まる検索方向を設定します。 00 = 下方向検索。 01 = 上方向検索。 10 = 上下方向検索(最適)。 11 = 無効。
[4:0]	MUPHZ[4:0]	これらのビットは、最大許容位相を16(10000)として、測定される位相を指定します。16より大きな値がロード された場合、コントローラはロックしません。所望の位相が測定されると、この位相測定でのスロープが計算さ れ、レジスタ 0x33[6]の SLOPE ビットで指定されたスロープと比較されます。最適な AC 性能が得られるように 検索させる最善の設定は、正のスロープと位相値 14 (01110)です。

表 46. ミュー遅延制御 4 レジスタ(アドレス 0x3A)

ビット	ビット名	説明
[7:0]	MUDLY[8:1]	レジスタ 0x39 のビット7とともに、これらのビットで、ミュー遅延をプログラム設定できます。検索アルゴリズムは、この指定されたミュー遅延値から始まります。手動モードでは、MUDLYビットに書き込むことができます。トラッキング・モードでは、サンプリングされた MUDLY 値をリードバックできます。この遅延値は9
		ビットの分解能がありますが、最大許容ミュー遅延は431(0x1AF)です。最適な検索の開始点はこの遅延値の 中央、つまり約216(0xD8)です。

表 47. フルスケール電流 1 レジスタ(アドレス 0x3C)

ビット	ビット名	説明		
[7:0]	FSC[7:0]	レジスタ 0x3D のビット[1:0]とともに、このレジスタで、DAC のフルスケール電流を設定します。詳細については、「電圧リファレンス」の項を参照してください。		
		設定(レジスタ 0x3D[1:0]を含む)	フルスケール電流(mA)	
		000000000	8.6	
		100000000	20(デフォルト)	
		1011010000	25	
		1111111111	32.1	

表 48. フルスケール電流 2 レジスタ(アドレス 0x3D)

ビット	ビット名	説明
[7:2]	予備	予備。
[1:0]	FSC[9:8]	レジスタ 0x3CのFSC[7:0]ビットとともに、これらのビットで、DACのフルスケール電流を設定します。詳細に ついては、表 47と「電圧リファレンス」の項を参照してください。

表 49. 位相検出器制御レジスタ(アドレス 0x3E)

ビット	ビット名	説明
7	PHZ_PD	位相検出器をパワーダウンします。このビットは工場使用専用です。このビットは0に設定してください。
6	予備	予備。
5	CMP_BST	コンパレータ・ブースト。このビットは工場使用専用です。このビットは常に1に設定してください。
4	AUTO_CAL	このビットは工場使用専用です。このビットは常に1に設定してください。
[3:0]	PHZ_DET_BIAS[3:0]	これらのビットは、バイナリで重みづけされた電流量を表示します。これらのビットには書き込まないでくだ
		さい (上場使用時用)。

動作原理

AD9789は、2400 MSPSの高性能な14ビットDACが組み合わされ た柔軟性の高いデジタル・シグナル・プロセッシング (DSP) エ ンジンです(図 70)。DSPブロックにはQAMエンコーダ、2 倍 アップサンプリングの平方根レイズド・コサイン (SRRC) フィ ルタ、16~512 倍の範囲で選択可能なインターポレータ、レー ト・コンバータ、複素 (IQ)変調器が内蔵されています。デジタ ル・インターフェースは、最大4チャンネルの複素数 (IQ) デー タを受けられます。QAMエンコーダは16、32、64、128、256の コンスタレーション数に対応します。また内蔵のレート・コン バータにより、固定のDACサンプリング・クロックでも、柔軟 性の高いボーレートが実現できます。デジタル・アップコンバー タでは、入力信号をDC~0.5×f_{DAC}の範囲に変換できます。アナ ログ・ミックス・モードでは、出力スペクトルを2次と3次ナイ キスト領域で増大可能です。

AD9789 の機能はシリアル・ペリフェラル・インターフェース (SPI) を介して制御します。



図 70. トップレベルの機能ブロック図

データパス信号処理

AD9789に内蔵されているDSPブロックは、2つのセクションに分けられます。1つめはデータパス信号処理です。4つの同一のデータパス(チャンネル)を使用できます。1チャンネルぶんのブロック図を図71に示します。データパス内の各DSPブロックの有効/ 無効設定は、すべてのチャンネルで共通です。各チャンネルのスケーリングと周波数配置は個別に制御できます。



図 71. データパスのブロック図

以下のセクションでは、データパスに組み込まれた各DSPブロックについて説明します。

QAMエンコーダ

QAMエンコーダは、標準規格に準拠した 7 種類のマッピングに 対応しています。(対応するマッピングについては、「QAMコ ンスタレーション・マップ」の項を参照してください)。QAM エンコーダは、8 ビット幅の入力データを受け取り、16、32、64、 128、256 ポイントのコンスタレーションにマッピングします。 これにより、5 ビット複素数のQAM変調された値を出力します。 QAMエンコーダの動作モードは、QAM/SRRC設定レジスタ(レ ジスタ 0x07[2:0])を介して設定します。



表 50に、使用可能なQAMマッパー・モードとともに、対応する 入力ビットと出力レンジを示します。DOCSIS 64-QAMモードに 設定されたQAMエンコーダの動作については、このセクション で説明します。他のモードでのQAMエンコーダの動作も概念的 には同じです。異なるのは、入力データのビット・エンコーディ ングとスケーリング係数だけです。

DOCSIS 64-QAMコンスタレーションを図 73に示します。このコ ンスタレーションは、QAMエンコーダ入力がQAMコンスタレー ションにどうマッピングされるかを示しています。たとえば 111111 という入力データワードは、64-QAMコンスタレーション の右上隅のコンスタレーション・ポイントにマッピングされます。

					C5 (C4 C3, C	2 C1 C0	
110,111	111,011	010,111	011,011	100,101	101,111	110,101	111,111	
110,100	111,000	010,100	011,000	100,000	101,010	110,000	111,010	
100,111	101,011	000,111	001,011	000,101	001,111	010,101	011,111	
100,100	101,000	000,100	001,000	000,000	001,010	010,000	011,010	
010,011	011,001	000,011	001,001	000,001	001,101	100,001	101,101	
010,110	011,100	000,110	001,100	000,010	001,110	100,010	101,110	
110,011	111,001	100,011	101,001	010,001	011,101	110,001	111,101	
110,110	111,100	100,110	101,100	010,010	011,110	110,010	111,110	
	1	1				1		

図 73. DOCSIS 64-QAM コンスタレーション

ITU-T J.83 Annex	Description	SPI Register 0x07, MAPPING[2:0] Bits	Bit Range at Output	Input Bits B7 B6 B5 B4 B3 B2 B1 B0 ¹
В	DOCSIS 64-QAM	000	-14 to +14	X X C5 C4 C3 C2 C1 C0
В	DOCSIS 256-QAM	001	-15 to +15	C7 C6 C5 C4 C3 C2 C1 C0
А	DVB 16-QAM	010	-15 to +15	X X X X C3 C2 C1 C0
А	DVB 32-QAM	011	-15 to +15	X X X C4 C3 C2 C1 C0
A and C	DVB 64-QAM	100	-14 to +14	X X C5 C4 C3 C2 C1 C0
A and C	DVB 128-QAM	101	-11 to +11	X C6 C5 C4 C3 C2 C1 C0
A and C	DVB 256-QAM	110	-15 to +15	C7 C6 C5 C4 C3 C2 C1 C0
	Unused	111		

表 50. QAM マッパーの入出力レンジ 対 モード

 1 X = $\mathbb{k} \times \mathbb{k} \cdot \mathcal{T}_{\circ}$

各コンスタレーション・ポイントは、図 74に示すように、IとQ の座標に対応します。この図では、64-QAMコンスタレーション のうちI=14、Q=14 (ペア1)とI=6、Q=-10 (ペア2)という 2つのシンボル位置が強調表示されています。

I および Q の座標ポイント (5 ビット)を示すために、2 の補数 を使用しています。たとえば QAM エンコーダへの 011101 とい う入力は、QAM-64 コンスタレーションの I=6、Q=-10 という 位置にマッピングされ、I=00110、Q=10110 という出力が得ら れます。



図 74. |とQのシンボル・マッピング



図 75. QAM マッパーと SRRC フィルタの詳細(I と Q の パスは同一のため、一方だけを示しています)

入力スケーリング

入力スケーリング・ブロックは、QAM マッパーがバイパスされ たときのみ有効です。INSCALE[7:0]の値はレジスタ 0x09[7:0]で 設定します。入力データに適用されるスケーリング係数は、次の ように計算されます。



この係数により、入力データは0から7.96875の範囲で0.03125 ずつスケーリングできます。デフォルト値0x20では、スケーリ ング係数が1になります。図76に示すように、入力スケーリン グ・ブロックの出力は、最も近い16ビット値に丸められます。 出力が最大または最小値を超えた場合は、正側または負側のフル スケール(0x7FFFまたは0x8000)でクリップされます。



図 76. 入力スケーリング・ブロック

SRRCフィルタ

平方根レイズド・コサイン (SRRC) フィルタは、入力データに 対して 2 倍のインターポレーションとフィルタリングを行いま す。SRRCフィルタは DOCSIS、Euro-DOCSIS、DVB の各規格に 従って、パスバンド、遷移域、ストップバンドの各条件を備えて います。

すべての規格をカバーするため、 α は 0.12、0.13、0.15、0.18の いずれにも設定できます。この値はレジスタ 0x07[5:4]で設定で きます。周波数 (f_N)は、入力データのボーレートで決定します。 SRRCフィルタの特性を図 77に示します。

SRRC フィルタはその入力で5ビットだけが用いられます。また このフィルタをバイパスすることもできます(レジスタ 0x06[6])。 SRRC フィルタがデータパス内で最初に有効にしたブロックで ある場合、これらの5ビットは、8ビット・ワードの上位5ビッ トになります。



図 77. SRRC フィルタの特性

SRRCフィルタが使用された場合、少なくとも4個の2倍インター ポレーション・フィルタを有効にする必要があります。SRRCフィ ルタが正しく機能するためには、サンプル当たりf_{DAC}/16のレー トで最低12クロック・サイクルが必要なためです。

ハーフバンド・インターポレーション・フィルタ

AD9789は、バイパス可能な5つのハーフバンド・インターポレーション・フィルタのデータパスを経由して、1~32倍のインター ポレーションが実現できます。ハーフバンド・インターポレー ション・フィルタは、レジスタ 0x06[4:0]で制御します。消費電 力低減の観点から、これらのフィルタをバイパスするための良好 な手順としては、まずフィルタ0をバイパスし、次にフィルタ1 をバイパスします(以降も同様)。ローパス・フィルタの周波数 応答を図79~図82に示します。すべてのフィルタは0.8×f_{INPUT} のパスバンドを持っています。ここでf_{INPUT}は各フィルタの入力 でのデータレートです。すべてのフィルタでのパスバンド平坦性 は0.01 dB以内です。ストップバンド減衰量はフィルタ0、フィ ルタ1、フィルタ2では85 dBを上回り、フィルタ3とフィルタ4 では75 dBを上回っています。



図 78. 2 倍ハーフバンド・インターポレーション・フィルタの 概念ブロック図



図 79. 2倍ハーフバンド・インターポレーション・フィルタ 0 の応答



図 80. 2倍ハーフバンド・インターポレーション・フィルタ1の応答



図 81. 2倍ハーフバンド・インターポレーション・フィルタ2の応答



図 82. 2 倍ハーフバンド・インターポレーション・フィルタ 3 と 4 の応答

サンプル・レート・コンバータ

サンプル・レート・コンバータ (SRC) により、入力ボーレート とDAC更新レートの比関係に柔軟性を持たせることができます。 4チャネルのデータパスには、それぞれ 0.5~1.0 のレンジでデー タレートを変換できるSRCが内蔵されています。レート変換係数 は2つの24ビット値 (PとQ)の比で設定できます。図83はSRC の概念的なブロック図で、インターポレーション・ブロックの後 に、フィルタ・ブロックとデシメーション・ブロックが接続され ているものとみなすことができます。



図 83. サンプル・レート・コンバータの概念ブロック図

PとQの値は、アドレス 0x16~0x1B にあるレジスタ P[23:0]と Q[23:0]によって設定します。

表 51. サンプル・レート・コンバータのレジスタ位置

Bits	Numerator (P)	Denominator (Q)
[23:16] (Byte 2)	Register 0x1B	Register 0x18
[15:8] (Byte 1)	Register 0x1A	Register 0x17
[7:0] (Byte 0)	Register 0x19	Register 0x16

PとQの値は、所望のボーレート(fBAUD)とDACクロック周波数 (f_{DAC})に対して、次の式を満たすように選択します。

$$f_{DAC} = I \times \frac{P}{Q} \times 16 \times f_{BAUD} \tag{1}$$

ここで Iは、SRRC フィルタと 5 つのハーフバンド・インターポ レーション・フィルタの合計のインターポレーション比率です。

式1が正しく満たされた場合、ボーレート(fBAUD)はズレなく 正しく維持されます。このレート変換プロセスによって、残留周 波数オフセット誤差が生じることはありません。

PとQの値は、次の制約条件のもとで選択する必要があります。

$$0.5 \le \frac{P}{Q} \le 1.0 \tag{2}$$

$$Q[23] = 1$$

式3は、QのMSBが1にセットされるように、Qの値をシフト する必要があることを示します。

ほとんどのシステムでは、ボーレートは既定値です。そのため信 号帯域幅と出力周波数の条件に対応できる、充分高い周波数の DAC サンプル・レートを選択します。多くの場合、DAC クロッ ク・レートをシステム・クロック・レートの倍数に設定すること が推奨されます。次の例で、このようなシステムでの P と Q の 選択方法を示します。

選択と設定の例

1

DOCSISアプリケーションでは、周波数 f_{MASTER}で動作するマス ター・クロックがあります。複数のチャンネル・ボーレートに対 応でき、そのいずれもマスター・クロックの分数である必要があ り、次の式によって示されます。

$$f_{BAUD} = \frac{M}{N} \times f_{MASTER} \tag{4}$$

fBAUDの値を正確に維持するには、式1を満足する必要がありま す。これを実現するため、DACサンプリング周波数には、信号 帯域幅と出力周波数の条件を満足する、f_{MASTER}の倍数を選択しま す。f_{MASTER} = 10.24 MHz、信号帯域幅条件が 32 MHz以上、対応す る出力周波数帯域が最大1GHzの場合、次のようにDACサンプリ ング周波数を選択できます。

$$f_{DAC} = 224 \times f_{MASTER} = 2293.76 \text{ MHz}$$
 (5)

式4と式5を式1に代入すると、式6が得られます。

$$224 \times f_{MASTER} = I \times \frac{P}{Q} \times 16 \times \frac{M}{N} \times f_{MASTER}$$
(6)

SRRC フィルタと4つのハーフバンド・インターポレーション・ フィルタを有効にすると、合計補間係数Iは32になります。Iに 32を代入して式6を簡単にすると、式7が得られます。

$$\frac{P}{Q} = \frac{N}{M} \times \frac{7}{16} \tag{7}$$

NとMは、必要なボーレートによって決まることを思い出して ください。たとえば M=401 と N=812 から得られる 5.0569 MHz のボーレートを想定してみます。

$$f_{BAUD} = \frac{401}{812} \times 10.24 \,\mathrm{MHz} = 5.0569 \,\mathrm{MHz} \tag{8}$$

PとQは、式9の分子と分母から計算できます。

$$\frac{P}{Q} = \frac{812}{401} \times \frac{7}{16} = \frac{5684}{6416} = \frac{0x1634}{0x1910} \tag{9}$$

Oの値は MSB 側に詰める必要があるため、両方の数値を 11 ビッ トぶんシフトすると、最終的なPとOの値は、それぞれ 0xB1A000 と0xC80000になります。

ベースバンド・デジタル・アップコンバータ

デジタル・アップコンバータにより、各ベースバンド・チャンネ ルはDC~f_{DAC}/16のどこにでも配置できます。4つのチャンネル の中心周波数はそれぞれ、24ビットの周波数同調ワード(FTW0 ~FTW3)を介してレジスタで設定できます。個々のチャンネル で所望の中心周波数を得るには、FTWを次のように計算します。

$$FTW = \frac{f_{CENTER}}{\left(\frac{f_{DAC}}{16}\right)} \times \left(2^{24} - 1\right)$$

(3)

チャンネルごとに計算したFTWは、表 52に示すレジスタ位置に 書き込んでください。

FTW	Channel 0	Channel 1	Channel 2	Channel 3
[23:16]	Reg. 0x0C	Reg. 0x0F	Reg. 0x12	Reg. 0x15
[15:8]	Reg. 0x0B	Reg. 0x0E	Reg. 0x11	Reg. 0x14
[7:0]	Reg 0x0A	Reg 0x0D	Reg 0x10	Reg 0x13

表 52. チャンネルごとの FTW のレジスタ位置

FTWは、数値制御発振器(NCO)で生成する正弦波/余弦波信号の複素周波数を設定します。NCOからの複素数周波数出力と、入力データパス信号を乗算することで、所望の出力周波数変調波が得られます。ベースバンド・デジタル・アップコンバータの概念ブロック図を図84に示します。



図 84. ベースバンド・デジタル・アップコンバータの 概念ブロック図

個々のチャンネル・スケーリング

データパスの最後のブロックは、サンプリングやハードウェア・ ロールオフで生じうる、考えられるすべてのスケーリング補償を 目的とする、8ビット・スケーリング(レジスタ 0x25~0x28)で す。各チャンネルに適用されるスケール係数は、次のように計算 されます。

```
ScaleFactor = \frac{CHANxGAIN[7:0]}{128}
```

チャンネル・ゲインのレンジは 0~1.9921875 であり、ステップ・ サイズは 0.0078125 です。必要があれば、スケール係数に 0 を設 定すれば、個々のチャンネルを容易かつ迅速にミュートすること ができます。

表 53. チャンネル・ゲイン・スケーリングのレジスタ位置

CHANxGAIN	Channel 0	Channel 1	Channel 2	Channel 3
[7:0]	Reg. 0x25	Reg. 0x26	Reg. 0x27	Reg. 0x28

チャンネル・ゲインのデフォルト値では、スケール係数は1にな ります。図 85に示すように、入力スケーリング・ブロックの出 力は、最も近い16ビット値に丸められます。出力が最大または 最小値を超えた場合は、正側または負側のフルスケール(0x7FFF または0x8000)にクリップされます。



図 85. 個々のチャンネル・ゲイン制御

デジタル・ブロック・アップコンバータ

AD9789のDSP エンジンの後段では、4本のデータパスの出力が 1つに合成され、合成されたチャンネルがスケーリングされます。 さらにフルDACレートまで16倍のインターポレーションと、バ ンドパス・フィルタ動作が実行されるため、チャンネルのブロッ クをDACのナイキスト帯域幅のどこにでも配置できます。



図 86. デジタル・ブロック・アップコンバータの機能ブロック図

以下のセクションでは、デジタル・ブロック・アップコンバータ 内の各ブロックについて、さらに詳しく説明します。

サミング・ジャンクション・スケーリング

サミング・ジャンクション・スケーリング・ブロックは、4つの チャンネルの和に対して作用します。SUMSCALE[7:0]の値は、 レジスタ 0x08 で設定します。データに適用されるスケーリング (サム・スケール) 係数は、次のように計算されます。

ScaleFactor = <u>SUMSCALE[7:0]</u>

64

この係数は、0.015625のステップ・サイズで入力データに対して 0~3.984375のスケーリング範囲になります。0x0Dのデフォルト 値では、スケーリング係数は 0.203125 になります。チャンネル が加算されるとき、その値が最大または最小のフルスケール値 (0x7FFF または 0x8000)を超えた場合、サミング・ジャンクショ ン・スケーリング・ブロックの出力でクリップされることに注意 してください。各チャンネルで 16 ビット・レンジいっぱいに使 用される場合、クリッピングの可能性を避けるため、このスケー リング係数(サム・スケール)値には 0x10 (0.25)を設定してく ださい。



図 87. サミング・ジャンクション・スケーリングのブロック図

実際には、サム・スケール係数を大きめにし、若干のクリッピン グを許容することで、チャンネルの S/N比(SNR)を改善できま す。クリッピングが短時間かつ少ない頻度である場合、信号振幅 を大きくすれば S/N比を改善することができます。

表 54にQAMマッパー・モードごとのサム・スケールの推奨値を 示します。MER/EVMの測定値とスペクトル純度を基準として、 この推奨サム・スケール値を決定しました。クリッピングでイン パルス性のノイズが発生し、出力スペクトルで出力ノイズ・フロ アが瞬時増加します。これらの推奨サム・スケール値は、ノイズ・ フロアの瞬時増加が最小になるように選択してあります。なおこ れらのテストは、約850 MHzの周波数で1、2、3、4本のキャリ ア出力で行いました。DACの後に続くRF信号経路でもクリッピ ングが生じることもあるため、サム・スケール値の選択基準に BERテストを追加し、システム・レベルでこれらの値をさらに検 証してください。

表 54. すべての QAM マッパー・モードとチャンネル数に対す る推奨サム・スケール値

QAM	Sum Scale Value (Decimal)				
Mode	1 Channel	2 Channels	3 Channels	4 Channels	
DVB 16-QAM	48	28	22	16	
DVB 32-QAM	54	34	26	20	
DVB 64-QAM	54	34	26	20	
DVB 128-QAM	80	50	38	30	
DVB 256-QAM	54	34	26	20	
DOCSIS 64-QAM	54	34	26	20	
DOCSIS 256-QAM	54	34	26	20	

デジタル 16 倍チューナブル・バンドパス・フィルタ

デジタル・バンドパス・フィルタは、固定の16倍インターポレー タと連動して機能します(図88を参照)。この16倍インターポ レーション・フィルタは、DACのナイキスト帯域内にベースバ ンド信号の16本のイメージを作成します。この場合、デジタル・ バンドパス・フィルタは、希望波以外の15個のイメージを除去 するように同調させる必要があります。バンドパス・フィルタの 中心周波数は、DC~f_{DAC}/2のどこにでも配置できます。バンド パス・フィルタの中心周波数の同調ワードは、次のように計算し ます。

 $BPF_Center_Freq = \frac{f_{CENTER}}{\left(\frac{f_{DAC}}{2}\right)} \times \left(2^{16} - 1\right)$

結果として得られる同調ワードは16ビット値であり、上位バイトをレジスタ 0x1D[7:0]に書き込み、下位バイトをレジスタ 0x1C[7:0]に書き込みます。



図 88. 16 倍チューナブル・バンドパス・フィルタの 概念ブロック図

フィルタのストップバンド幅は、約f_{DAC}/64 に固定のため、実効 パスバンドはf_{DAC}/64 です。図 89~図 91から類推できるように、 同調ミスで所望の信号にほとんど(あるいはまったく)影響を与 えない程度のイメージが出現することがあります。



図 89. バンドパス・フィルタ応答(200 MHz、f_{DAC} = 2.4 GHz)



図 90. バンドパス・フィルタ応答(1 GHz、f_{DAC} = 2.4 GHz)



図 91. バンドパス・フィルタのパスバンド詳細(f_{DAC} = 2.4 GHz)

デジタル・インターフェース・モード

AD9789 は、2 つのデジタル・インターフェース動作モードに設 定できます。

- チャネライザ・モード
- 直交デジタル・アップコンバータ (QDUC) モード

チャネライザ・モード (レジスタ 0x20[3] = 0) では、インター フェースは4~32ビット・バス幅に設定できます。最大4チャン ネルの複素数データを処理することができ、デジタル・データパ ス内のすべての信号処理ブロックが使用できます。チャネライ ザ・モードでサポートされる最大ボーレートはf_{DAC}/48です。

QDUCモード (レジスタ 0x20[3]=1) では、インターフェースは、 32 ビットのバス幅と 1 チャンネルの複素数データに固定されま す。使用可能な信号処理方式は、インターポレーション (16~512 倍)、レート変換 (0.5~1.0)、複素 (IQ) 変調です。QDUCモー ドでサポートされる最大ボーレートは $f_{DAC}/16$ です。

いずれのモードでも、入力データ・バスは、CMOS_BUS ピン(L14) を介して LVDS または CMOS 入力に設定できます。CMOS_BUS を 3.3 V に接続した場合、データ・バスは CMOS 入力 (D[31:0]、 P0、P1) に設定されます。CMOS_BUS を 0 V に接続した場合、 バスは LVDS 入力 (D[15:0]P、D[15:0]N、PARP、PARN) に設定 されます。

AD9789 に入力データを与えるために、2 つの出力信号を用いま す。1 つはデータ・クロック出力信号 (DCO) であり、データを デジタル・データ信号源からクロッキングするために用いられま す。DCO は DACCLK を分周した周波数になります。もう 1 つは フレーム同期信号 (FS) で、新しいデータワードを要求するた めに用いられます。FS 信号の平均周波数は、データのシンボル・ レートまたはボーレートに等しくなります。入力データ・バスと 同様に DCO 信号と FS 信号は、CMOS_CTRL ピン (M14) を介 して LVDS または CMOS 出力に設定できます。CMOS_CTRL が 3.3 V に接続された場合、DCO と FS は、P14 ピンと N14 ピン (CMOS_DCO と CMOS_FS) に CMOS 信号としてそれぞれ出力 されます。CMOS_CTRL が 0 V に接続された場合、DCO と FS は、 N13、P13、L13、M13 ピン (DCOP、DCON、FSP、FSN) に LVDS 信号としてそれぞれ出力されます。

チャネライザ・モード

チャネライザ・モードでは、デジタル・インターフェースのバス 幅、データ幅、データ・フォーマットを指定できます。バス幅 (AD9789の入力でのデジタル・データ・バスの物理的な幅)は4、 8、16、32ビット幅のインターフェースに設定できます。データ 幅 (デジタル・データパス入力でのデータの内部的な幅)は8 ビットまたは16ビット・ワードに設定できます。データ・フォー マットは、実数または複素数データを設定できます。サポートさ れるインターフェース・モードの一覧を表 55に示します。



表 55. チャネライザ・モードでサポートされるインターフェー ス設定

First Input Block Enabled	Bus Width Reg. 0x21[6:5]	Data Width Reg. 0x21[4]	Data Format Reg. 0x21[3]
QAM Encoder	32 bits	8 bits	Real
	16 bits	8 bits	Real
	8 bits	8 bits	Real
	4 bits	8 bits	Real
SRRC Filter	32 bits	8 bits	Complex
	16 bits	8 bits	Complex
	8 bits	8 bits	Complex
	4 bits	8 bits	Complex
Interpolation	32 bits	16 bits	Complex
Filter	16 bits	16 bits	Complex
	8 bits	16 bits	Complex

データパス内で有効にした最初のブロックがQAMエンコーダで ある場合、8ビット・ワードのデータ幅と実数データ・フォーマッ トに設定します。SRRCフィルタを最初のブロックとしてデータ パス内で有効にした場合、8ビット・ワードのデータ幅と複素数 データ・フォーマットに設定します。QAMエンコーダとSRRC フィルタの両方がバイパスされた場合、16ビット・ワードのデー タ幅と複素数データ・フォーマットに設定します。

チャネライザ・モードでのピン・マッピング

CMOSモード(CMOS_BUSピンとCMOS_CTRLピン = 3.3 V) で は、表 56に示すように、AD9789の入力ピンに対して、さまざま なインターフェース幅のマッピングが可能です。

表 56. さまざまなインターフェース幅に対する CMOS ピン配置

Interface Width	Pin Assignments	BUSWDTH[1:0]
4 bits	D[3:0]	00
8 bits	D[7:0]	01
16 bits	D[15:0]	10
32 bits	D[31:0]	11

LVDSモードでは、表 57に示すようにAD9789入力ピンに対して、 さまざまなインターフェース幅のマッピングが可能です。LVDS モードでインターフェース幅を 32 ビットに設定すると、イン ターフェースはダブル・データレート (DDR) になります。DDR モードでは、最初の 16 ビットはデータ・サンプリング・クロッ ク (DSC:これはDCOに同期)の立上がりエッジでサンプリング され、2番目の 16 ビットはDSCの立下がりエッジでサンプリング されます。他のすべてのインターフェース幅はシングル・データ レート (SDR) であり、入力データはDSCの立下がりエッジでサ ンプリングされます。

表 57. さ	さまざまなイ	ン	ターフェー	ス幅に対する	LVDS	ピン配置
---------	--------	---	-------	--------	------	------

Interface Width	Pin Assignments	BUSWDTH[1:0]
4 bits	D[3:0]P, D[3:0]N	00
8 bits	D[7:0]P, D[7:0]N	01
16 bits	D[15:0]P, D[15:0]N	10
32 bits	D[15:0]P, D[15:0]N rising	11
	edge and falling edge	

ニブルまたはバイトでロードする方法では、最上位のニブルまた はバイトを最初にロードします。チャンネル0のデータを最初に ロードし、その後にチャンネル1、チャンネル2、チャンネル3 のデータをロードします。複素数データ・フォーマットでは、デー タワードの同相(I)項をロードしてから、直交(Q)項をロード します。内部で各チャンネルのデータが組み立てられる際に、 データ・バス上ではLSB側に詰められます。以下に、いろいろな 設定に対するインターフェースのマッピング方法の例を示しま す。特定の設定でのマッピング方法の詳細については、「CMOS とLVDSに対するチャネライザ・モードのピン・マッピング」の 項を参照してください。

例 1

32 ビットのバス幅、8 ビットのデータ幅、実数データ・フォーマッ トで、4 チャンネルをイネーブルにしたCMOSインターフェース の場合、データが要求されたときの入力ポートでは、表 58のデー タが想定されています。

表 58. バス幅 = 32 ビット、データ幅 = 8 ビット、データ・フォー マット = 実数、4 チャンネルの場合のCMOSピン・マッ ピング¹

DCO	D[31:24]	D[23:16]	D[15:8]	D[7:0]
1	R3	R2	R1	R0

Rは所定のチャンネルにロードされる実数データを示します。Rの後にはチャンネル番号が続いています

例 2

32 ビットのバス幅、8 ビットのデータ幅、複素数データ・フォー マットで、4 チャンネルをイネーブルにしたCMOSインター フェースの場合、データが要求されたときの入力ポートでは、表 59のデータが想定されています。

表 59. バス幅=32ビット、データ幅=8ビット、データ・フォー マット=複素数、4チャンネルの場合のCMOSピン・マッ ピング¹

DCO	D[31:24]	D[23:16]	D[15:8]	D[7:0]
1	Q1	I1	Q0	10
2	Q3	13	Q2	I2

¹ Iは所定のチャンネルにロードされる複素数データの同相項を示し、Qは直交 項を示します。IまたはQの後にはチャンネル番号が続いています

例 3

16 ビットのバス幅、8 ビットのデータ幅、複素数データ・フォー マットで、4 チャンネルをイネーブルにしたLVDSインター フェースの場合、データが要求されたときの入力ポートでは、表 60のデータが想定されています。

表 60. バス幅 = 16 ビット、データ幅 = 8 ビット、データ・フォー マット = 複素数、4 チャンネルの場合のLVDSピン・マッ ピング¹

DCO	D[15:8]P, D[15:8]N	D[7:0]P, D[7:0]N
1	Q0	IO
2	Q1	I1
3	Q2	I2
4	Q3	13

¹ Iは所定のチャンネルにロードされる複素数データの同相項を示し、Qは直交 項を示します。IまたはQの後にはチャンネル番号が続いています

例 4

32 ビットのバス幅、8 ビットのデータ幅、複素数データ・フォー マットで、4 チャンネルをイネーブルにしたLVDSインター フェースの場合、データが要求されたときの入力ポートでは、表 61のデータが想定されています。

表 61. バス幅 = 32 ビット、データ幅 = 8 ビット、データ・フォー マット = 複素数、4 チャンネルの場合のLVDSピン・マッ ピング¹

DCO ²	D[15:8]P, D[15:8]N	D[7:0]P, D[7:0]N
1 rise	Q0	IO
1 fall	Q1	I1
2 rise	Q2	12
2 fall	Q3	13

¹ Iは所定のチャンネルにロードされる複素数データの同相項を示し、Qは直交 項を示します。IまたはQの後にはチャンネル番号が続いています

² "rise"はデータがDCOx立上がりエッジで読み込まれることを意味します。また "fall"はデータがDCOx立下がりエッジで読み込まれることを意味します

チャネライザ・モードでのDCOレートとFSレート

DCO信号は、デジタル・データ信号源からデータをクロッキン グするためのデータ・クロック出力です。DCOはDACクロック を分周した信号になります。FS信号は新しいデータワードを要 求するための出力です。FS信号の平均周波数 (f_{FS}) は、データ のシンボル・レートまたはボーレート (f_{BAUD}) にちょうど等し くなります。FSはリクエスト信号になりますので、タイミング はDCOからとってください。DCO信号 (f_{DCO})、ボーレート (f_{BAUD})、 DACクロック (f_{DAC})の周波数は、次の2つの式に示される関係 にあります。

$$f_{DAC} = I \times \frac{P}{Q} \times 16 \times f_{BAUD} \tag{1}$$

$$f_{DCO} = f_{DAC} / (16 \times N) \tag{2}$$

ここで、

Iは補間係数であり、1~64の範囲です。

P/Qはレート変換係数(0.5~1.0)です。

*N*は設定可能な DCO 除算係数で、レジスタ 0x22[6:4]の DCODIV[2:0]ビットを使用します。

DCODIV[2:0]には1、2、4のいずれかを設定します。0を設定するとDCOが無効になります。DCODIV値を3に設定しても機能しません。DSC信号の周波数は常にDCOに等しくなります。

インターフェース設定を選択する前に、システムで使用するボー レートの最大周波数でDCO周波数を割り算し、結果を切り捨てま す。これによりFSパルス間のDCOサイクル数(cycles_{AVAIL})が得られます。

$$cycles_{AVAIL} = floor\left(\frac{f_{DCO}}{\max f_{BAUD}}\right)$$

すべてのチャンネルにデータを正しくロードするには、各イン ターフェース設定において FS パルス間で適切な数の DCO サイ クル数が必要です。この数は次の式から計算します。

$$cycles_{INTERFACE} = N \times F \times \frac{DW}{BW}$$

ここで、

Nはイネーブルにされるチャンネル数(1~4)です。チャンネル 優先順位が1に設定された場合、Nは常に4に等しくなります(「 チャンネルの優先順位付け」を参照)。

Fはデータ・フォーマットを示します。データ・フォーマットが 実数の場合はF=1、データ・フォーマットが複素数の場合はF=2 です。

DWはビット数で表したデータ幅(8または16)です。

BWはビット数で表したバス幅(4、8、16、32のいずれか)です。

インターフェースを正しく設計するには、FS パルス間の DCO サ イクル数は、インターフェースが要求する DCO サイクル数より 大きくなければなりません。

設計例

この例ではシステムのボーレートは $f_{FS} = 6.4 \text{ MHz}$ です。実数デー タ・フォーマットで8ビットのデータ幅を持つ4チャンネルに対 して、4ビット幅のインターフェースが必要な場合、選択する f_{DCO} は8× f_{FS} 以上にしてください。まず式1と式2を使用して、N=1、 P/Q = 0.7、I = 32によりインターフェース速度を評価します。

 $f_{DAC} = 32 \times 0.7 \times 16 \times 6.4$ MHz = 2293.76 MHz

$f_{DCO} = 2293.76 \text{ MHz}/(16 \times 1) = 143.36 \text{ MHz}$

f_{DCO}/f_{BAUD}比=22.4になります。N=2が選択された場合、使用可能なDCOサイクル数は11に減少します。遅延値を考慮すると、このオプションは実現できない場合もあります。遅延の詳細については、「遅延がチャネライザ・モードに与える影響」の項を参照してください。

チャンネルの優先順位付け

チャンネルがイネーブル/ディスエーブルにされることで、入力 インターフェースのマッピングに影響を与えることがあります。 「チャンネル優先順位」(レジスタ 0x20[2])を0に設定した場合、 デバイスはイネーブルにしたチャンネルにのみ、入力があると想 定します。この設定ではDUT入力での物理的なチャンネル・マッ ピングは、イネーブルにしたチャンネル数に基づいて移動するこ とがあります。ここで最高の優先順位はチャンネル 0 です (イ ネーブルにされていれば位置は変わりません)。「チャンネル優 先順位」を1に設定した場合、4チャンネル全てにデータがある ことを想定します。しかしディスエーブルに設定されたチャンネ ルのデータは内部で無視されます。チャンネルのイネーブル/ ディスエーブルによって入力データ・バス上で位置が移動しない ため、この方法を推奨します。

イネーブルにしたチャンネル数が常に4未満であり、ユーザがダ イナミックにチャンネルをイネーブル/ディスエーブルにする ことがない場合、「チャンネル優先順位」は0に設定することが 最善です。入力データ転送に必要なクロックやピン数を抑えられ ることが理由です。

チャンネル優先順位を0に設定した例を表62に示します。この例 では、データ・インターフェースは32ビットのバス幅、8ビット のデータ幅、実数データ・フォーマット、CMOSに設定しています。

表 62. 入力マッピングとイネーブルにしたチャンネルの関係、 チャンネル優先順位 = 0

	CMOS Bit Mapping							
Channels	[D31:D24]	[D23:D16]	[D15:D8]	[D7:D0]				
4 Channels Enabled	Channel 3	Channel 2	Channel 1	Channel 0				
Channel 0 Disabled		Channel 3	Channel 2	Channel 1				
Channel 0, Channel 2 Disabled			Channel 3	Channel 1				

表 63のようにチャンネル優先順位を1に設定すると、同じ例で も動作が異なります。

表 63. 入力マッピングとイネーブルにしたチャンネルの関係、 チャンネル優先順位 = 1

	CMOS Bit Mapping							
Channels	[D31:D24]	[D23:D16]	[D15:D8]	[D7:D0]				
4 Channels Enabled	Channel 3	Channel 2	Channel 1	Channel 0				
Channel 0 Disabled	Channel 3	Channel 2	Channel 1					
Channel 0, Channel 2 Disabled	Channel 3		Channel 1					

直交デジタル・アップコンパータ(QDUC)モード

QDUC モード (レジスタ 0x20[3] = 1) では、データ・インター フェースは 32 ビットのバス幅、16 ビットのデータ幅、複素数デー タ・フォーマットに固定されます。QDUC モードでは、1 チャン ネルのみをイネーブルにします。複数のチャンネルをイネーブル にした場合、イネーブルにされた各チャンネルに同じ I と Q の データが転送されます。データパスでは、QAM マッパーと SRRC フィルタをバイパスする必要があります (レジスタ 0x06[7:6] = 11)。



QDUCモードでのピン・マッピング

CMOSモードでは、AD9789の入力ピンは表 64に示すようにマッ ピングされます。

表 64. QDUC モードでの CMOS インターフェースのピン・マッ ピング

Data Bit	Description	Pin No.
D31	MSB of I data	L5
D16	LSB of I data	P8
D15	MSB of Q data	L9
D0	LSB of Q data	P12
P1	Parity for D[31:16]	L4
PO	Parity for D[15:0]	M4



図 94. CMOS データ入力のピン・マッピング

LVDSモードでは、AD9789の入力ピンは表 65のようにマッピン グされます。

表 65.	QDUCモードでのLVDSインターフェースのピン・マッ
	ピング ¹

Data Bit	Description	Pin No.
D15P, D15N rising	MSB of I data	L5, M5
D0P, D0N rising	LSB of I data	N12, P12
D15P, D15N falling	MSB of Q data	L5, M5
D0P, D0N falling	LSB of Q data	N12, P12
PARP, PARN rising	Parity for D[15:0]P, D[15:0]N rising	L4, M4
PARP, PARN falling	Parity for D[15:0]P, D[15:0]N falling	L4, M4

¹ "rising"は、データがDCOxの立上がりエッジで読み込まれることを意味しま す。"falling"は、データがDCOxの立下がりエッジで読み込まれることを意味 します



QDUCモードでのDCOレートとFSレート

QDUCモードでは、DCODIVを常に1 に設定します(レジスタ 0x22[6:4]=001)。DCOクロック周期は、DACクロックの16 周期 になります。16 倍のインターポレーション動作だけが必要で、 レート・コンバータを使用しない場合、インターフェースのデー タレートはfpcoになります。

データパスにおいて、さらにインターポレーションやレート変換 を有効にした場合、インターフェースのデータレートはf_{BAUD}に なります。FSの平均レートf_{FS}はボーレートf_{BAUD}に等しくなりま す。ボーレートは次の式で指定します。

$$f_{BAUD} = \frac{f_{DCO}}{2^N \times \frac{P}{Q}}$$

ここで、

*N*は有効にした2倍インターポレーション・フィルタの数です。 *P/O*はレート・コンバータの比率です。

FS信号は、DCO クロックをゲーティングするデータ・リクエス ト信号になり、正確なボーレートでのデータ送信を保証できます。 P/Q=1およびN=0の場合、DCO はボーレートで動作し、FS は 必要ありません。この場合、FS は非アクティブになります(常 にハイレベル)。データ信号源からデータを得るための一定レー トのクロックとして DCO 信号を使用できます。



設計例

この例では、システムのDACレートは1600 MHz、ボーレートは 15 MHzです。 $f_{DCO} = f_{DAC}/16 = 100$ MHzなので、 $f_{DCO}/f_{FS} = 6.667$ です。 $P/Qが 0.5 \sim 1.0$ になる条件を満足するには、8 倍という補間係数を適用する必要があるため、N=3 になります。P/Qについて求めると 5/6 が得られます。.

したがって、20個のDCOクロック・エッジのうち3個で、デー タがデバイスにロードされます ($f_{FS}/f_{DCO} = 3/20$ の比率)。図96 は、この例でのインターフェース動作のタイミング図です。この タイミング図で t_{PD} は、FSの立上がりエッジから転送データの最 初のサンプルがAD9789にサンプリングされるまでの伝搬遅延に 相当します。なお t_{PD} は1DCOサイクルを超えて変動することが あります。

リタイミング動作

AD9789には3段のレジスタによるリタイミング回路があります。 最初の2段のレジスタには、DACクロックから得られる16相の 信号のいずれか1本をクロックとして供給します。最後のレジス タのクロックは、第15相のクロックに固定されています。デジ タル・サンプル・クロック (DSC) とシンクロナイザ・クロック (SNC)が、プログラム可能なレジスタ・クロックです。さまざ まな位相を選択することで、データ信号源の遅延に合わせて、サ ンプリング・タイミングを微調整できます。レジスタ 0x23[7:4] はDSCフェーズ(DSCPHZ)で、レジスタ 0x23[3:0]はSNCフェー ズ (SNCPHZ)で、それぞれ 16相のいずれかに設定します。従 属接続の最後のレジスタには、常に第15相からのクロックが供 給されます。

パリティ・カウンタを用いれば、データ有効ウィンドウのエッジ 位置の確定に役立てることができます。図 97と図 98から分かる ように、CMOSモードでの動作は、LVDSモードでの動作とよく 似ています。



図 97. CMOS リタイミング・レジスタ



図 98. LVDS では DSC レジスタの構成が変わる

レジスタ 0x23 と以降に示すレジスタ 0x21[2:0]により、きわめて 低ジッタでタイミングを調整できますが、以下の安全な推奨値に 設定することもできます。

- LVDSモードではDSCPHZ=0、SNCPHZ=3、LTNCY=0(「遅 延レジスタ」も参照)
- CMOSモードではDSCPHZ=0、SNCPHZ=7、LTNCY=0(「 遅延レジスタ」も参照)

このタイミングの調整は、FPGAなどのデータ・ソース側でも同様に行うことができます。

なお、SNCPHZ に第 14 相または第 15 相を選択するとタイミング 違反になります。CMOS モードでは、DSCPHZ と SNCPHZ とを 同じに(または1ステップ後に)設定してもタイミング違反にな ります。

遅延レジスタ

レジスタ 0x21[2:0]を介して制御される遅延レジスタは、3 段のレ ジスタによるリタイミング回路の後段となり、データを 1 DCO クロック単位で最大 7 DCO クロックまで遅延できます。重要な リタイミング動作は前の 3 段のレジスタで済んでいるため、遅延 値に誤りがあってもタイミング違反にはなりません。この遅延値 により、どのデータが転送上の最初のデータかを決定し、その データを適切なチャンネルにルーティングします。この遅延は、 FS がハイになってから最初のデータがリタイミング回路から出 力されるまでの往復遅延時間の影響を受けます。デバイスに設定 した遅延レジスタ値が誤っていた場合、入力データは内部で正し く構成できません。

AD9789 012345678 32 16 24 40 48 56 64 72 DCO FS LVDS DDR SAMPLE LVDS SDR SAMPLE SAMPLE SAMPLE SAMPLE SAMPLE смоз SAMPLE SAMPLE SAMPLE SAMPLE SAMPLE 07852-1 図 99. 遅延 = 0 でのサンプリング・ポイント

リタイミングおよび遅延ルックアップ・テーブル

実用上では、リタイミングと遅延のパラメータは、検証済みかつ 保証済みの表から値を得ることができます。これは0から100を 超えるDACクロック範囲において、最適なサンプル・ポイント となる遅延値を与えるものです。LVDS DDR、LVDS SDR、CMOS それぞれのインターフェース・モードでのサンプリング・ポイン トを図99に示します(遅延=0の場合)。図99でDCO信号の上 にある番号は、表66と表67でのDACクロック・サイクルの遅 延値(Delay)に対応しています。

なおピンでの遅延分も考慮する必要があります。この遅延は、出 力遅延800ps、入力遅延800psで、合計1.6nsです。つまり2.4 GHz のDACクロックでは、DCOとデータ有効ウィンドウの中心との 間の「真のゼロ遅延」は、表66の遅延(Delay)4で得られます。 また1.2 GHzのDACクロックで真のゼロ遅延は、遅延(Delay)2 で得られます。

表 66と表 67を使用するために、AD9789でFS、DCO、データ入 力信号を実際に観測します。これらの信号をオシロスコープに表 示させながら、FSの立上がりエッジと最初のデータ・サンプリ ングの開始との間の遅延を測定し、この値にピン遅延1.6 nsを加 算します。この合計遅延をDACクロックの1周期に正規化します。 インターフェース・モードごとに、この測定値から表 66と表 67の 遅延 (Delay) に対応する最適なサンプリング・ポイントをDAC クロック・サイクル数として見つけることができます。 LVDS DDR では、

$$Delay_{OPTIMAL} = \frac{Delay_{MEASURED} + 1.6 \,\mathrm{ns}}{t_{DCO} / 16} + 16$$

LVDS SDR では、

$$Delay_{OPTIMAL} = \frac{Delay_{MEASURED} + 1.6 \text{ ns}}{t_{DCO} / 16} + 8$$

CMOS では、

$$Delay_{OPTIMAL} = \frac{Delay_{MEASURED} + 1.6 \text{ ns}}{t_{DCO} / 16} + 8$$

最適な有効サンプリング・ウィンドウを得るため、データ入力の セットアップ/ホールド時間に基づいて、サンプリング・ポイン トを微調整してください。セットアップ/ホールド時間がDCO エッジに対して対称である場合、データの中心タイミングにサン プリング・ポイントを設定すると、最適な有効サンプリング・ウィ ンドウが得られます。入力データのセットアップ/ホールド時間 の詳細については、「CMOSインターフェースのタイミング」ま たは「LVDSインターフェースのタイミング」の項を参照してく ださい。

表 66または 表 67での最適なサンプリング・ポイントのLAT値、 SNC値、DSC値は、それぞれレジスタ 0x21[2:0]のLTNCY[2:0]ビッ ト、レジスタ 0x23[3:0]のSNCPHZ[3:0]ビット、レジスタ 0x23[7:4] のDSCPHZ[3:0]ビットに書き込んでください。

	- 17							
Delay	0	1	2	3	4	5	6	7
LAT	0	0	0	0	0	0	1	1
SNC	7	8	9	9	10	10	2	3
DSC	8	9	10	11	12	13	14	15
Delay	8	9	10	11	12	13	14	15
LAT	1	1	1	1	1	1	1	1
SNC	3	4	4	5	5	6	6	7
DSC	0	1	2	3	4	5	6	7
Delay	16	17	18	19	20	21	22	23
LAT	1	1	1	1	1	1	2	2
SNC	7	8	9	9	10	10	2	3
DSC	8	9	10	11	12	13	14	15
Delay	24	25	26	27	28	29	30	31
LAT	2	2	2	2	2	2	2	2
SNC	3	4	4	5	5	6	6	7
DSC	0	1	2	3	4	5	6	7
Delay	32	33	34	35	36	37	38	39
LAT	2	2	2	2	2	2	3	3
SNC	7	8	9	9	10	10	2	3
DSC	8	9	10	11	12	13	14	15
Delay	40	41	42	43	44	45	46	47
LAT	3	3	3	3	3	3	3	3
SNC	3	4	4	5	5	6	6	7
DSC	0	1	2	3	4	5	6	7
Delay	48	49	50	51	52	53	54	55
LAT	3	3	3	3	3	3	4	4
SNC	7	8	9	9	10	10	2	3
DSC	8	9	10	11	12	13	14	15
Delay	56	57	58	59	60	61	62	63
LAT	4	4	4	4	4	4	4	4
SNC	3	4	4	5	5	6	6	7
DSC	0	1	2	3	4	5	6	7
Delay	64	65	66	67	68	69	70	71
LAT	4	4	4	4	4	4	5	5
SNC	7	8	9	9	10	10	2	3
DSC	8	9	10	11	12	13	14	15
Delay	72	73	74	75	76	77	78	79
LAT	5	5	5	5	5	5	5	5
SNC	3	4	4	5	5	6	6	7
DSC	0	1	2	3	4	5	6	7
Delay	80	81	82	83	84	85	86	87
LAT	5	5	5	5	5	5	6	6
SNC	7	8	9	9	10	10	2	3
DSC	8	9	10	11	12	13	14	15
Delay	88	89	90	91	92	93	94	95
LAT	6	6	6	6	6	6	6	6
SNC	3	4	4	5	5	6	6	7
DSC	0	1	2	3	4	5	6	7

表 66. すべての遅延値に対する推奨リタイミング設定(LVDS モード)

Delay	96	97	98	99	100	101	102	103
LAT	6	6	6	6	6	6	7	7
SNC	7	8	9	9	10	10	2	3
DSC	8	9	10	11	12	13	14	15
Delay	104	105	106	107	108	109	110	111
LAT	7	7	7	7	7	7	7	7
SNC	3	4	4	5	5	6	6	7
DSC	0	1	2	3	4	5	6	7
Delay	112	113	114	115	116	117	Х	Х
LAT	7	7	7	7	7	7	Х	Х
SNC	7	8	9	9	10	10	Х	Х
DSC	8	9	10	11	12	13	Х	Х

表 67. すべての遅延値に対する推奨リタイミング設定(CMOS モード)

Delay	0	1	2	3	4	5	6	7
LAT	0	0	0	0	0	0	1	1
SNC	7	8	8	9	9	2	2	3
DSC	0	1	2	3	4	5	6	7
Delay	8	9	10	11	12	13	14	15
LAT	1	1	1	1	1	1	1	1
SNC	3	4	4	5	5	6	6	7
DSC	8	9	10	11	12	13	14	15
Delay	16	17	18	19	20	21	22	23
LAT	1	1	1	1	1	1	2	2
SNC	7	8	8	9	9	2	2	3
DSC	0	1	2	3	4	5	6	7
Delay	24	25	26	27	28	29	30	31
LAT	2	2	2	2	2	2	2	2
SNC	3	4	4	5	5	6	6	7
DSC	8	9	10	11	12	13	14	15
Delay	32	33	34	35	36	37	38	39
LAT	2	2	2	2	2	2	3	3
SNC	7	8	8	9	9	2	2	3
DSC	0	1	2	3	4	5	6	7
Delay	40	41	42	43	44	45	46	47
LAT	3	3	3	3	3	3	3	3
SNC	3	4	4	5	5	6	6	7
DSC	8	9	10	11	12	13	14	15
Delay	48	49	50	51	52	53	54	55
LAT	3	3	3	3	3	3	4	4
SNC	7	8	8	9	9	2	2	3
DSC	0	1	2	3	4	5	6	7
Delay	56	57	58	59	60	61	62	63
LAT	4	4	4	4	4	4	4	4
SNC	3	4	4	5	5	6	6	7
DSC	8	9	10	11	12	13	14	15
Delay	64	65	66	67	68	69	70	71
LAT	4	4	4	4	4	4	5	5
SNC	7	8	8	9	9	2	2	3
DSC	0	1	2	3	4	5	6	7

	1	1	r	r	r	1	1	1
Delay	72	73	74	75	76	77	78	79
LAT	5	5	5	5	5	5	5	5
SNC	3	4	4	5	5	6	6	7
DSC	8	9	10	11	12	13	14	15
Delay	80	81	82	83	84	85	86	87
LAT	5	5	5	5	5	5	6	6
SNC	7	8	8	9	9	2	2	3
DSC	0	1	2	3	4	5	6	7
Delay	88	89	90	91	92	93	94	95
LAT	6	6	6	6	6	6	6	6
SNC	3	4	4	5	5	6	6	7
DSC	8	9	10	11	12	13	14	15
Delay	96	97	98	99	100	101	102	103
LAT	6	6	6	6	6	6	7	7
SNC	7	8	8	9	9	2	2	3
DSC	0	1	2	3	4	5	6	7
Delay	104	105	106	107	108	109	110	111
LAT	7	7	7	7	7	7	7	7
SNC	3	4	4	5	5	6	6	7
DSC	8	9	10	11	12	13	14	15
Delay	112	113	114	115	116	117	Х	Х
LAT	7	7	7	7	7	7	Х	Х
SNC	7	8	8	9	9	2	Х	Х
DSC	0	1	2	3	4	5	Х	Х

遅延がチャネライザ・モードに与える影響

チャネライザ・モードにインターフェース設定を選択するとき、 FSパルス間のDCOサイクル数(cycles_{AVAIL})は、インターフェー ス設定で要求されるDCOサイクル数(cycles_{INTERFACE})より大き いことが必要です。FS間で使用可能なこのDCOサイクルの一部 が、この遅延により使われます。DCOサイクルのこのような使 用可能数の減少は、デバイスの内部遅延に加えて、AD9789のFS 出力からAD9789の入力でのデータ・サンプリングまでの往復伝 搬遅延(LTNCY[2:0])により生じます。

正しいインターフェース設計では、次の条件を満たす必要があり ます。

 $cycles_{AVAIL} \ge cycles_{INTERFACE} + LTNCY[2:0] + 2$

CMOSインターフェースのタイミング

CMOSインターフェースにAD9789を設定すると(CMOS_CTRL= CMOS_BUS=3.3 V)、データ信号源からデータをクロッキング するために、CMOSデータ・クロック出力信号DCOが出力します。 この出力信号は入力データレート(DCODIV=1のときf_{DAC}/16 になります)で動作します。バス上のCMOSレベルのデータは、 内部サンプリング・クロック(DSC)の立上がりエッジでサンプ リングされます。なお、DCO周波数はDSC周波数に等しく、DCO とDSCの位相関係はDSCPHZ(レジスタ0x23[7:4])により決定し ます。 入力データのタイミングは、DSCでの特定の位相でのDCOを基準 とします。温度に対するCMOSデータ入力タイミングを、 DCO_INV = 0(レジスタ 0x20[4])、DSCPHZ = 0(レジスタ 0x23[7:4])、DCODIV = 1(レジスタ 0x22[6:4])の例として、表 68に示します。表 68にはデータ有効ウィンドウ(DVW)も示し ています。データ有効ウィンドウDVWは、インターフェースの セットアップ/ホールド時間の合計です。このデータ有効ウィン ドウは、適切なデータの取り込みを保証するための、デバイスに 有効なデータを供給する必要最小時間です。

表 68. DCO を基準とした CMOS データ入力タイミング

Temperature	Min t _s (ns)	Min t _H (ns)	Min DVW (ns)
-40°C	4.9	-1.4	3.5
+25°C	5.1	-1.6	3.5
+85°C	5.3	-1.7	3.6
-40°C to +85°C	5.3	-1.4	3.9

0より大きいDSCPHZの任意の値に対して、 $t_{DCO}/16$ 単位でセット アップ/ホールド時間がシフトします (t_{DCO} はデータ・クロック の周期です)。

 $t_S = 5.3 \text{ ns} - ((t_{DCO}/16) \times DSCPHZ)$

 $t_H = 0.24 \text{ ns} + ((t_{DCO}/16) \times DSCPHZ)$



インターフェース・モードによっては、DCOの立上がりエッジ からFSの立上がりエッジまでの遅延時間が既知である必要があ ります。この遅延と温度の関係を表 69に要約します。



表 69.	CMOS	DCO 5	CMOS	_FS 間のタイ	ミング遅延
-------	------	-------	------	----------	-------

Temperature	$t_{\text{D, MAX}}$ DCO to FS (ns)	$t_{\text{D, MIN}}$ DCO to FS (ns)
-40°C	0.64	0.28
+25°C	0.71	0.4
+85°C	0.85	0.49
-40°C to +85°C	0.85	0.28

LVDSインターフェースのタイミング

LVDSインターフェースにAD9789 を設定すると(CMOS_CTRL = CMOS_BUS=0V)、データ信号源からデータをクロッキングする ために、LVDSデータ・クロック出力信号DCOが出力します。LVDS インターフェースは、バス幅の設定に応じて、シングル・データ レート(SDR)またはダブル・データレート(DDR)に設定でき ます。SDRでは、データは内部サンプリング・クロック(DSC) の立下がりエッジでのみサンプリングされます。DCO周波数は DSC周波数に等しいため、実効データレートはDCO周波数に等し くなります。DCOとDSCの位相関係は、DSCPHZ(レジスタ 0x23[7:4])で決定します。DDRでは、データはDSCの立上がりと 立下がりの両方のエッジでサンプリングされるため、実効データ レートはDCO周波数の2倍になります。バス幅が 32ビットのとき、 インターフェースはDDRのみです。DCODIV=1のとき、DCO周波 数はf_{DAC}/16になります。

入力データのタイミングは、DSCでの特定の位相でのDCOを基準 とします。温度に対するLVDS入力データ・タイミングを DCO_INV = 0 (レジスタ 0x20[4])、DSCPHZ = 0 (レジスタ 0x23[7:4])、DCODIV = 1 (レジスタ 0x22[6:4])の例として、表 70に示します。

表 70. DCO を基準とした LVDS データ入力タイミング

Temperature	Min t _s (ns)	Min t _H (ns)	Min DVW (ns)
-40°C	1.04	0.24	1.28
+25°C	1.23	0.16	1.39
+85°C	1.41	0.03	1.44
-40°C to +85°C	1.41	0.24	1.65

これらのセットアップ/ホールド時間は、DDR モードでは DCO の両エッジで適用する必要があります。SDR モードでは DCO の 立下がりエッジで適用する必要があります。

0より大きいDSCPHZの任意の値に対して、 $t_{DCO}/16$ 単位でセット アップ/ホールド時間がシフトします (t_{DCO} はデータ・クロック の周期です)。

 $t_S = 1.41 \text{ ns} - ((t_{DCO}/16) \times DSCPHZ)$

 $t_H = 0.24 \text{ ns} + ((t_{DCO}/16) \times DSCPHZ)$

SINGLE DATA RATE (SDR)



インターフェース・モードによっては、DCOの立上がりエッジ からFSの立上がりエッジまでの遅延時間が既知である必要があ ります。この遅延と温度の関係を表 71に要約します。



図 103. LVDS DCO から FS までの遅延

表 71. LVDS DCO と FS とのタイミング遅延

Temperature	$t_{\text{D, MAX}}$ DCO to FS (ns)	$t_{D, MIN}$ DCO to FS (ns)
-40°C	0.37	0.21
+25°C	0.35	0.16
+85°C	0.32	0.12
-40°C to +85°C	0.37	0.12

パリティ

AD9789は入力データ・バスでのパリティ・チェック機能をもっ ています。偶数パリティ、奇数パリティ、IQ パリティの3つの パリティ・チェック・モードがあります。IQ パリティ・モード では、Iチャンネルでは値0が常に想定され、Qチャンネルでは 値1が常に想定されます。なお、一般的にIQパリティ・モード が役立つのは、LVDS インターフェースが使用されるときだけで す。これらのモードは、レジスタ0x20[1:0]を介して制御します。

表 72. パリティ・モードの SPI 設定

Parity Mode	Register 0x20[1:0]
Deactivates Parity Checking	00
IQ Parity	01
Even Parity	10
Odd Parity	11

パリティ・チェック機能を使用する場合、FS に関係なく、AD9789 に転送される各データワードには、パリティ・ビットを付加する 必要があります。言い換えると、全ての DCO のエッジでパリティ が有効なことが必要です。パリティ・ビットは、ピン L4 とピン M4 です。インターフェースを CMOS モードで動作させるときは、 入力パリティ・ビットは、それぞれ P1 および P0 と呼びます。イ ンターフェースを LVDS モードで動作させるときは、入力パリ ティ・ビットは、それぞれ PARP および PARN と呼びます。

LVDS インターフェースは、バス幅設定に応じて、シングル・デー タレート (SDR) またはダブル・データレート (DDR) にできる ことを思い出してください。バス幅が 32 ビットのときのみ、イ ンターフェースは DDR になります。

QDUCモードでは、インターフェースが 32 ビット・バス幅に固定され、パリティ動作は単純明快です(表 73を参照)。

衣 13. QDUU モートのハリノイ動作	表	73.	QDUC ·	モー	ドのパ	IJ	ティ	動作	Ξ
-----------------------	---	-----	--------	----	-----	----	----	----	---

Inter- face	Bus Width	Even/Odd Parity	IQ Parity
CMOS	32 bits	P1 checks D[31:16]	P1 = 0
		P0 checks D[15:0]	P0 = 1
LVDS ¹ (DDR)	32 bits	[PARP, PARN] rising checks D[15:0]P, D[15:0]N rising	PARP rising = 0 PARN rising = 1
		[PARP, PARN] falling checks D[15:0]P, D[15:0]N falling	PARP falling = 1 PARN falling = 0

¹ "rising"では、DSCの立上がりエッジでデータがサンプリングされます"falling" では、DSCの立下がりエッジでデータがサンプリングされます

チャネライザ・モードでは、さまざまなバス幅、データ幅、デー タ・フォーマットにインターフェースを設定でき、パリティ・ビッ トでバス上のデータワードをチェックします。

たとえば、バス幅が4、データ幅が8、データ・フォーマットが 実数であるチャネライザ・モードの設定を考えてみます。この場 合、目的のボーレートで4チャンネルに相当するすべてのデータ を転送するには、8クロック・サイクルが必要です。偶数パリティ または奇数パリティ・モードでは、各クロックで1つのパリ ティ・ビットと4ビットのデータ・ビットを転送します。パリ ティ・ビットは、この4ビットのデータ・ビットをチェックする ことで、すべてのデータがインターフェース間で正しく伝送され たことを確認できます。

表74では、すべてのインターフェース・モードでの、2本のパリ ティ・ピンの動作と、データとの相互関係を要約しています。

	Bus		
Inter-face	Width	Even/Odd Parity	IQ Parity
CMOS	4 bits	P1 ignored	P1 = 0
		P0 checks D[3:0]	P0 = 1
CMOS	8 bits	P1 ignored	P1 = 0
		P0 checks D[7:0]	P0 = 1
CMOS	16 bits	P1 ignored	P1 = 0
		P0 checks D[15:0]	P0 = 1
CMOS	32 bits	P1 checks D[31:16]	P1 = 0
		P0 checks D[15:0]	P0 = 1
LVDS (SDR) ¹	4 bits	[PARP, PARN] falling checks D[3:0]P, D[3:0]N falling	Not supported
LVDS (SDR) ¹	8 bits	[PARP, PARN] falling checks D[7:0]P, D[7:0]N falling	Not supported
LVDS (SDR) ¹	16 bits	[PARP, PARN] falling checks D[15:0]P, D[15:0]N falling	Not supported
LVDS (DDR) ¹	32 bits	[PARP, PARN] rising checks D[15:0]P, D[15:0]N rising	PARP rising = 0 PARN rising = 1
		[PARP, PARN] falling checks D[15:0]P, D[15:0]N falling	PARP falling = 1 PARN falling = 0

表74. チャネライザ・モードでのパリティ動作

¹ "rising"では、DSCの立上がりエッジでデータがサンプリングされます"falling" では、DSCの立下がりエッジでデータがサンプリングされます パリティ・エラーが発生すると、パリティ・カウンタ(レジスタ 0x02[7:0])がインクリメントします。パリティ・カウンタは、ク リアされるか、最大値の 255 に到達するまで累計し続けます。カ ウンタをクリアするには、レジスタ 0x04[7]に1を書き込みます。

レジスタ 0x03[7]に 1 を書き込むことで、パリティ・エラー発生 時に、IRQ によるトリガを有効にできます。IRQ のステータスを 判定するには、レジスタ 0x04[7]または IRQ ピン (ピン P2) が使 用できます。IRQ ピンを使用し、複数の IRQ を有効にした場合、 レジスタ 0x04 を調べ、いつ IRQ イベントが発生したかをチェッ クし、その IRQ がパリティ・エラーに起因するものかどうかを 判断する必要があります。IRQ はレジスタ 0x04[7]に 1 を書き込 んでもクリアできます。

アナログ動作モード

AD9789で採用されているクワッドスイッチ・アーキテクチャは、 SPIインターフェースを介して3つのモード(ノーマル・モード、 RZ モード、ミックス・モード)のいずれかで動作するように設 定できます。

クワッドスイッチ・アーキテクチャは、従来の2スイッチDAC で発生する、コード依存のグリッチを軽減できます。図104に、 従来のDACとクワッドスイッチDACの波形を示します。従来の2 スイッチ構成でD1とD2が異なる大きさの場合、スイッチ遷移に よってグリッチが生じます。なおD1とD2が同じ大きさなら、ス イッチではグリッチが生じません。このようなコード依存のグ リッチでDACでの歪みが増加します。クワッドスイッチ・アー キテクチャでは、コードに関係せず、半クロック周期ごとに2 つのスイッチが常に切り替わります。これによりコード依存のグ リッチはなくなります(2×f_{DAC}のレートで一定のグリッチは発 生してしまいます)。



クワッドスイッチ・アーキテクチャでは、アナログ・ミックス・ モードまたはゼロ・リターン(RZ)モードで動作するように、 簡単に設定できます。ミックス・モードでは、出力は DAC サン

プル・レートでチョッピングされます。

RZモードはミックス・モードに似ていますが、中間のデータ値 が、反転値の代わりにミッド・スケール値で置き換えられます。 図 105にミックス・モードとRZモードのDAC波形を示します。



図 105. ミックス・モードと RZ モードの DAC 波形

アナログ・モード間で切り替えると、モードごとに固有のsinc ロールオフがDAC出力で形成されます。図 106に示すように、3 つのナイキスト領域における性能と最大振幅は、キャリアをどこ に配置するかに応じて、このsincロールオフの影響を受けます。



 $(f_s = 2 \times DACCLK)$

レベルが低くてもフラットな応答特性を持つ RZ モードは、シス テム周波数応答の簡易チェックにとても便利なことがあります。

アナログ制御レジスタ

AD9789は、アナログ性能を最適化するためのレジスタを内蔵しています。これらには、出力カレント・ミラー回路のノイズ削減やヘッドルーム調整を行うレジスタなどがあります。

カレント・ミラーのロールオフ周波数制御

MSEL[1:0]ビット (レジスタ 0x36[1:0]) を使用して、内部のカレ ント・ミラーで発生するノイズを調整し、1/fノイズを最適化で きます。図 107は、50 Ωの抵抗に対して 20 mAのフルスケール電 流を出力する場合の、MSELビットの設定値ごとでの 1/fノイズ特 性を示しています。



図 107. MSEL ビット設定値ごとの 1/f ノイズ特性

電圧リファレンス

図 108に示すように、AD9789 の出力電流は、デジタル制御ビットと1120 リファレンス電流とを組み合わせて設定します。



図 108. 電圧リファレンス回路

リファレンス電流を得るには、I120(B14ピン)とグラウンドの 間に10k Ω の抵抗を外付けし、そこにバンドギャップ電圧が生じ るように設定します。公称値が1.2 Vであるバンドギャップ電圧 (VREF、C14ピン)により、10k Ω の抵抗で120 μ Aのリファレン ス電流を生成します。FSC[7:0](レジスタ0x3C[7:0])とFSC[9:8] (レジスタ0x3D[1:0])とでデジタル的に変更することで、この電 流を調整し、次の式から求められるフルスケール出力電流I_{FS}(ミ リアンペア単位)を設定できます。

 $I_{FS} = 0.023 \times FSC/9:07 + 8.58$

0x000 から 0x3FFまでのレジスタ値の範囲でのフルスケール出力 電流範囲は、およそ 8.6~32.1 mAです。0x200 のデフォルト値を 適用すると、フルスケール出力電流は 20 mAになります。図 109 にこの標準的なレンジを示します。



図 109. DAC のゲイン・コード対フルスケール電流

常に 10 kΩの抵抗を I120 ピンとグラウンド間に外付けし、デジ タル制御手法を用いてフルスケール電流を調整するようにして ください。AD9789 は乗算型 DAC ではないため、アナログ信号 を I120 ピンに加えることはできません。 **VREF**(C14ピン)に1nFのコンデンサを接続して、グラウンド 間で必ずバイパスしてください。バンドギャップ電圧はこのピン に現れるため、このピンをバッファリングして外部回路で使用で きます。出力インピーダンスの typ 値は 5 kΩ 付近です。必要に 応じて外部リファレンスを VREF ピンに接続することで、内部リ ファレンスを無効にできます。

IPTAT (D14 ピン) は工場でのテスト目的に使用されます。この ピンは開放したままにしてください。IPTAT は、絶対温度に比例 した電流出力です。出力電流は 25°C では約 10 μ A であり、約 20 nA/°C の勾配です。

最適なDOCSIS 3.0 のACLR性能を得るには、表 75に示すフルス ケール出力電流の設定を推奨します。

表 75.	推奨フルス	ケール	∠電流設定 対	l QAM	チャ	ン	ネル	レ数
-------	-------	-----	---------	-------	----	---	----	----

Number of QAM Channels	Recommended I _{FS} (mA)	FSC[9:0]
1	20	512
2	25	720
3	25	720
4	25	720

DAC出力段

試作評価で AD9789 を正しく測定・評価するために、異なる 3 つの出力結合回路が使用できます。

サイン波出力で、SFDRや相互変調歪み性能など、従来から規定 されているDAC性能特性を測定するときに最適な、出力結合回 路を図 110に示します。



図 110. シングルトーン/マルチトーン測定用の 推奨トランス出力段

ミックス・モードで信号を測定するとき(2次または3次ナイキ スト領域)に最適な出力結合回路を図111に示します。セン ター・タップ方式のトランスの帯域幅では、ミックス・モード出 力に対応できないため、広帯域バランを単独で使用することが最 善のソリューションになります。



図 111. ミックス・モード用の推奨トランス出力段

CMTSやその他のデジタルTVアプリケーションでの性能を測定 するときには、DACコアから見えるインピーダンスをうまく制 御するために、DACとトランス間に1dB、1.2 GHzのチェビシェ フ・ローパス・フィルタを挿入することを推奨します。これは高 い周波数での出力時に生じる、折り返し高調波の低減に役立ちま す。CMTS測定に最適なトランスはJTX-2-10Tで、バランとセン ター・タップ・トランスがシングル・パッケージで提供されてい ます。この出力段を図112に示します。



図 112. CMTS 測定用の推奨トランス出力段

不必要な寄生成分が生じるのを避けるため、DACからトランス へのパターンは、図 110と図 112の構成ではグラウンドに対して それぞれ 50 Ωの特性インピーダンス、図 111の構成ではグラウン ドに対してそれぞれ 25 Ωとしてください。

AD9789 のクロック駆動

AD9789 内蔵のクロック・レシーバに必要な信号振幅を印加する には、外部にクロック・バッファICを用意してCLKP入力とCLKN 入力を駆動することが必要です。このような高レベル、高スルー レートの信号は、プリント基板上で長く引き回さないでください。 この用途で推奨されるクロック・バッファはADCLK914 です。 この超高速クロック・バッファは、V_{CC}(3.3 V)に終端された 50 Ω負荷をそれぞれの側で1.9 Vで駆動して合計3.8 Vの差動振幅 を実現できます。 このバッファは、プリント基板上で良く使われる振幅レベルの低 いPECLやCMLなどの低レベル信号で簡単に駆動できます。また このバッファは、きわめて低い100fsのランダム・ジッタ性能も もっています。これは最適なAC性能をAD9789から引き出すため に重要なことです。ADCLK914のブロック図を図113に示します。 図114は、ADCLK914/AD9789インターフェース推奨回路です。 詳細については、ADCLK914のデータシートを参照してください。 DAC出力のノイズ・フロアが、このデータシートにある仕様を 満たせない場合は、クロック系統を精査してみてください。



図 113. ADCLK914 の機能ブロック図

ADCLK914内部の入力部分にある 50 Ω の抵抗は、PECLまたは CMLドライバからの電流を流せるようになっています。 V_T ピン は V_{cc} 、PECL電流シンク、または内部 V_{REF} に接続しますが、信 号源によっては開放のままにもできます。ADCLK914のコモン・ モード入力電圧範囲はLVDSの電圧レベルを含んでいないため、 その場合にはAC結合が必要です。



図 114. クロック源として使用する ADCLK914/AD9789 のインターフェース回路

クロック信号同相電圧の最適化

信号の受け渡しタイミングを最適化できる回路に加えて、クロッ ク信号の同相電圧を設定できる回路も内蔵しています。この回路 を使用してCLKP信号とCLKN信号がクロスする電圧ポイントを 正しく設定すれば、クロックのデューティ・サイクルを正しく維 持できます。図 115にCLKPとCLKNの同相電圧の設定方法を示し ます。CLKP、CLKNの両方に、CLKP_CMLビット(レジスタ 0x32[4:1]) とCLKN CMLビット(レジスタ 0x31[7:4]) で制御さ れる 8 つのスイッチがあります。制御していく方向は、PSIGN ビットとNSIGNビット (レジスタ 0x32、ビット 5 とビット 0) に よって決定されます。PSIGNとNSIGNがローの場合、同相電圧は CLKP_CML/CLKN_CML値とともに減少します。PSIGNとNSIGN がハイの場合、図 116に示すように、同相電圧は CLKP_CML/CLKN_CML値とともに増加します。CLKP_CMLと CLKN_CMLをいずれも0に設定すると、内部の帰還経路によっ て同相電圧は約0.9Vに設定されます。CLKPとCLKNの両方のオ フセット・ビットを-15 に設定したとき、最適なAC性能が得ら れます。



図 115. クロックの同相制御



クロック位相ノイズがAC性能に与える影響

ADCLK914を駆動するクロック源の品質により、AD9789で達成 できるACLR性能が決定します。表 76はさまざまな位相ノイズ・ プロファイルに対して、900 MHzでの4キャリアDOCSIS信号の 近接ACLRをまとめたものです(ACLR値の単位はdBc)。 表 76. さまざまな位相ノイズ・プロファイルに対する 4 キャリ ア DOCSIS の近接 ACLR 性能(900 MHz)

	Phase Noise (dBc)					
Band	Profile 1	Profile 2	Profile 3	Profile 4	Spec	
750 kHz to 6 MHz	-71	-67.2	-62.4	-59.1	-60	
6 MHz to 12 MHz	-70.9	-70.3	-67	-63.8	-63	
12 MHz to 18 MHz	-71	-70.8	-70.8	-70.8	-65	

表 77にプロファイルごと、さまざまなオフセットでの位相ノイズを示します(位相ノイズ値の単位はdBc/Hz)。

表 77. プロファイルごとの位相ノイズの要約

	Phase Noise (dBc/Hz)						
Offset ¹	Profile 1	Profile 2	Profile 3	Profile 4			
2 kHz	-114.8	-112.8	-111.7	-111.2			
20 kHz	-117.8	-115.5	-114.6	-113.8			
200 kHz	-128.3	-118.9	-118.3	-116.8			
2 MHz	-148.5	-127.9	-122.2	-117.9			
20 MHz	-152.5	-149.9	-148	-145.7			

¹ 500 kHz未満のオフセットでは、計測装置自体が位相ノイズ測定の支配的要因 になります

4 キャリア DOCSIS での近接 ACLR の条件を満たすには、プロ ファイル 3 の位相ノイズ特性が最低限の必要条件になります。

ミュー遅延コントローラ

デジタル・ブロックとアナログ・ブロック間のタイミングを、 ミュー遅延で調整します。ミュー遅延コントローラは、デジタ ル・クロック領域とアナログ・クロック領域間での位相関係の情 報を利用します。制御システムは、ミュー遅延を絶えず調整する ことにより、デジタル部分とアナログ部分の間で、所望の位相関 係を維持できます。DAC内のミュー遅延コントローラのブロッ ク図を図 117に示します。



図 117. ミュー遅延コントローラのブロック図

ミュー遅延コントローラには、2つの動作モード(初期位相検索と 位相トラッキング)があります。コントローラは初期位相検索モー ドで、トラッキング・モードで使用する初期ミュー遅延値を検索 してから、トラッキング・モードに入ります。トラッキング・モー ドでは、コントローラはこの初期ミュー遅延値を基準として、所 望の値に位相を維持します。初期位相検索が必要な理由は、複数 のミュー遅延設定によって所望の位相が実現できても、ミュー遅 延値によってはデバイスが正常に動作しないこともあるからです。

ミュー・コントローラの自動モード動作

ミュー・コントローラは、レジスタ 0x33[0]で有効にします。コ ントローラを有効にすると、位相検索モードが開始されます。コ ントローラを有効にする前に、位相コンパレータ・ブースト(レ ジスタ 0x3E[5])と、ミュー制御デューティ・サイクル補正回路 (レジスタ 0x30[7])をオンすることが重要です。この2つの機能 によって、ミュー・コントローラはデバイスの動作速度全域で、 より安定した動作が可能になります。ミュー・コントローラの3 つの動作モードを、次のようにレジスタ 0x33[5:4]の MODE[1:0] ビットによって規定することができます。

- 検索とトラッキング(00)(最適設定)
- トラッキングのみ (01)
- 検索のみ(10)

検索アルゴリズムは、MUDLY[8:0]ビットで設定した指定の ミュー遅延値から始まります。ここで LSB はレジスタ 0x39[7]に なり、MSB はレジスタ 0x3A[7:0]になります。この遅延値には9 ビットの分解能がありますが、最大許容ミュー遅延は 431 (10 進)です。最適な検索の開始点はこの遅延値の中央、つまり約 216です。初期検索アルゴリズムは、所望の位相が得られるまで、 さまざまなミュー遅延値すべてを順番に探索するように機能し ます。この所望位相量はレジスタ 0x39[4:0]の MUPHZ[4:0]ビット を使用して指定し、許容できる最大位相量は16です。16より大 きな値がロードされた場合、コントローラはロックしません。所 望の位相が測定されると、この位相測定でのスロープ方向が計算 され、レジスタ 0x33[6]の SLOPE ビットで指定される所望のス ロープ方向と比較されます。最適な AC 性能が得られるように検 索させる最善の設定は、正のスロープと位相値 14 です。位相と スロープ方向が設定した値と一致した場合、検索アルゴリズムは 終了します。SEARCH TOL ビット (レジスタ 0x2F[7]) を使用し て、次のように検索の精度を指定できます。

- 低い正確度(0): 所望位相として設定した2つの値の範囲内の位相を検出します
- 高い正確度(1):設定した値の正確な位相を検出します

図 118は、2.4 GSPSにおけるミュー位相とミュー遅延値の代表的 なグラフです。選択されたミュー遅延値から始まる検索の方向は、 レジスタ 0x39[6:5]のSEARCH_DIR[1:0]ビットで指定できます。 検索には次のように3つの選択肢があります。

- 下方向専用(00)
- 上方向専用(01)
- 上下交互(10)(最適設定)

検索方向が「上下交互」である場合、レジスタ 0x2F[4:0]の GUARDBAND[4:0]ビットで指定した、ガード・バンドの上下の いずれかのポイントに到達するまで、検索はそれぞれの方向に進 められます。ガード・バンドに到達すると、検索は反対方向に向 かって続行します。2回目の方向で、反対側のガード・バンドに 到達するまでに、所望の位相が見つからない場合、検索は交互 モードに戻り、ガード・バンド内での検索が続行されます。

ミュー遅延値が終了点に到達した場合、検索は失敗とみなされま す。コントローラが検索中に所望の位相を見つけられなかった場 合、TRACK_ERR ビット (レジスタ 0x2F[5]) により是正処理が 次のように決まります。

- 続行(0):検索を続行します(最適設定)
- リセット(1)



検索が正しいスロープ方向であるかどうかを判定するため、以下 のいずれかのイベントが発生するまで、コントローラは、まず ミュー遅延値をインクリメントし、次にデクリメントすることに よって、スロープ方向を測定します。

- 位相が2だけ変化する
- 位相が 16(最大値) に等しくなる
- 位相が0(最小値)に等しくなる
- ミュー遅延が431(最大値)
- ミュー遅延が0(最小値)

ミュー遅延値をインクリメントし、デクリメントした後で、測定 した位相の値を比較して、このスロープ方向が所望のスロープ方 向と一致するかどうかを判定します。スロープが有効と見なされ るには、正方向に進む位相と負方向に進む位相の部分が、目的の 位相位置の向かい合った両端にあることが必要です。有効な位相 選択と無効な位相選択の例を図119と図120に示します。





検索アルゴリズムで初期ミュー遅延値が得られると、トラッキン グ・モードが有効になります。トラッキング・モードは簡単な制 御ループを使用して、測定した位相に応じて、ミュー遅延値を1 だけインクリメントするか、1だけデクリメントするか、または 変更しないように動作します。得られたスロープ方向を使用して、 制御ループはミュー遅延をインクリメントするかデクリメント するかを判断します。実際のスロープ状態については、その変化 の有無やそれが有効かどうかの判定は行われません。

制御ループが正常に動作しているかを知るために、2つのステー タス・ビット、LOCKACQ (レジスタ 0x04[3]) と LOCKLOST (レ ジスタ 0x04[2]) を使用できます。現在の位相が所望の位相から 6 ステップ以上離れており、前もって LOCKACQ ビットがセット されていた場合、LOCKACQ ビットがクリアされ、LOCKLOST 割込みビットがセットされます。さらにロックが失われてしまっ た場合、コントローラはトラッキング・ループのままを維持した り、リセットして再び検索を開始したりすることができます。

MUSAMPビット(レジスタ 0x33[3])をロー状態からハイに設定 し、MUDLYビット(レジスタ 0x39[7]とレジスタ 0x3A[7:0])を 読み出すことで、コントローラが得たミュー遅延値をリードバッ クできます。また MUPHZ[4:0]ビット(レジスタ 0x39[4:0])から ロックした位相もリードバックできます。これらのビットは、検 索が開始された時の値や所望の位相をリードバックできません が、コントローラがロックしたミュー遅延値と位相をリードバッ クできます。 表 78にコントローラをロックアップさせるための、レジスタ書 込みと読出し手順を示します。このプログラムは、クロック受信 回路がすでに有効になっており、また何も無い状態から安定に ロックアップしていくことを想定しています。ミュー・コント ローラの代表的なロック時間は約 180,000 DACサイクルです(2 GSPSでは約 75 us)。

表 78. AD9789 のミュー遅延コントローラ・ルーチン

アドレス	データ	R/W	説明
0x30	0x80	書込み	デューティ・サイクル補正を有効に します。
0x31	0xF0	書込み	CLKN のコモンモード・レベルを設 定 : CLKN_CML = 0xF
0x32	0x9E	書込み	CLKP のコモンモード・レベルを設 定:CLKP_CML = 0xF CLKP_CML と CLKN_CMLの方向を 設定:PSIGN = 0、NSIGN = 0 クロック・レシーバを有効にしま す:CLK_DIS = 1
0x3E	0x38	書込み	位相コンパレータ・ブーストを設定 (AUTO_CALには、そのデフォルト 値である1の設定が必要)。
0x24	0x00	書込み	デジタル・クロックを有効にします。
0x24	0x80	書込み	
0x2F	0xCE	書込み	終了点から 98 コードのガード・バン ドを設定し、正確な位相を検索。
0x33	0x42	書込み	検索スロープを正に設定。
0x39	0x4E	書込み	検索位相を 14 に設定し、上下方向に 検索。
0x3A	0x6C	書込み	検索の始点をミュー遅延ラインの中 間点(コード 216)に設定。
0x03	0x00	書込み	ロックおよびロック喪失インジケー タを無効にします。
0x04	0xFE	書込み	ロックおよびロック喪失インジケー タをクリアします。
0x03	0x0C	書込み	ロックおよびロック喪失インジケー タを有効にします。
0x33	0x43	書込み	ミュー遅延コントローラを有効に し、検索/トラック・ルーチンを起 動します。
0x33	0x4B	書込み	ミュー位相読出しビットをハイレベ ルに設定します。
0x33	0x43	書込み	ミュー位相読出しビットをローレベ ルに設定します。
0x04		読出し	ロックおよびロック喪失ビットの チェック: LOCKACQをオンにします。 LOCKLOSTをオフにします。
0x39		読出し	位相リードバックをチェックします (14に等しいことが必要)。

ミュー・コントローラの手動モード動作

図 118のように、手動モードでは、ユーザはすべてのミュー遅延 値を全体にわたって指定し、MUDLYのそれぞれの値で位相値を 記録する必要があります。MUDLY値がステップで進められるた びに、MUSAMPビットをローレベルからハイレベルにトグルさ せて、指定のミュー遅延値に対応する位相を読み出す必要があり ます。このビットをハイレベルに維持したままで位相値を連続で リードバックすることはできません。自動モードと同様に、最適 なAC性能は正方向のスロープと位相 14 で得られます。したがっ て位相曲線の全体が把握できたら、この条件に対応するMUDLY 値を選択し、その値をMUDLY[8:0]ビット(レジスタ 0x39[7]とレ ジスタ 0x3A)に書き込みます。

ミュー遅延ラインのステップ・サイズの計算

すべてのミュー遅延値を 1 ステップずつ指定し、ミュー位相と ミュー遅延の関係を計測、描画していけば、最適なミュー遅延値 を見つけ出せるだけでなく、ミュー遅延のステップ・サイズを決 定することもできます。ステップ・サイズを計算するには、ミュー 位相曲線の周期全体を用いて、DACクロック周期をこの1周期に 相当する差分数で割り算します。図 118から 2 つの遷移点は約 56 と 270 であり、約 214 のステップ差分量が得られます。したがっ て次の式に示すように、ミュー遅延のステップ・サイズは約 2 ps/ ステップになります。



ミュー・コントローラを有効にした場合、この値を用いて、DAC クロック周期に対してのシステム内の温度ドリフト量をピコ秒 単位で計算できます。

割込み要求

以下に示す割込み要求 (IRQ) は、さまざまな内部機能の状態に ついての補足情報を得たり、検証に使用したりできます。

- PARERR—データ・バス上で1つまたは複数のパリティ・エラーが発生したときにトリガされます
- PARMSET—PARMNEW がセットされ、内部に登録されたときにトリガされます
- PARMCLR— PARMNEW がクリアされ、内部に登録された ときにトリガされます
- LOCKACQ―ミュー・コントローラが、ユーザが規定した位相にロックしたときにトリガされます
- LOCKLOST―ミュー・コントローラのロックが外れたとき にトリガされます(あらかじめ LOCKACQ ビットがセット されていた場合)
- SATERR—1つまたは複数の飽和エラーが発生したときにト リガされます

各 IRQ は、割込みイネーブル・レジスタ(レジスタ 0x03)のイ ネーブル・ビットを使用して有効にします。IRQ のステータスは、 SPI を介して割込みステータス/クリア・レジスタ(レジスタ 0x04)を、あるいは IRQ ピン(P2 ピン)を使用してチェックで きます。

ピンを使用して割込み発生を判断する場合、レジスタ 0x04 を チェックして、どのビットが割込みを発生させたかを判断するこ とが必要です。なぜならピンは、割込みの発生のみしか示さない ためです。IRQ をクリアするには、レジスタ 0x04 の割込みに対 応するビットに1を書き込む必要があります。

推奨起動シーケンス

デバイス性能を最適化し、出力波形を生成するために必要なステップを表 79に示します。

表 79. 推奨システム起動シーケンス

ステップ	説明	レジスタ	データ
0	AD9789をパワーアップします。		
0	クロックを印加します。		
1	クロック・レシーバを有効にし、クロック CMLを設定します。	0x32	0x9E
1	デューティ・サイクル補正を有効にします。	0x30	0x80
2	デジタル・クロックを有効にします。	0x24	0x00
3		0x24	0x80
4	ミュー・コントローラをセットアップします。	0x2F	0xCE
4		0x33	0x42
4		0x39	0x4E
4		0x3A	0x6C
5	すべての割込みを無効にします。	0x03	0x00
6	すべての割込みをクリアします。	0x04	0xFE
7	ミュー制御割込みを有効にします。	0x03	0x0C
8	ミュー遅延コントローラを有効にします。	0x33	0x43
9	デジタル・データパスをセットアップします。	0x06~0x15	
9	レート・コンバータをセットアップします。	0x16~0x1B	
9	BPF 中心周波数をセットアップします。	0x1C~0x1D	
9	インターフェースをセットアップします。	0x20~0x23	
9	チャンネル・ゲインをセットアップします。	0x25~0x28	
9	スペクトル反転をセットアップします。	0x29	
9	フルスケール電流をセットアップします。	0x3C~0x3D	
10	ミュー遅延コントローラがロックされるまで待ちます(SPI読出	0x04	0x08
11		0-15	0
11	レート・コンハータと BPF を更新します。	OXIE	0.80
12	インターフェース・クロックを更新します。	0x24	0x00
13		0x24	0x80
14	チャンネルをイネーブルにします。	0x05	
15	必要に応じて他の割込みを有効にします。	0x03	

¹ ミュー・コントローラの代表的なロック時間は、約 180,000 DACサイクルです(@2 GSPS、~75 µs)

カスタマBISTモード

内部PRNジェネレータを使用してQAM出力AC性 能をテストする方法

AD9789は、内蔵の疑似乱数(PRN)ジェネレータを動作させる ことができます。PRN 出力はデータパスの入り口に接続され、 データパスは入力ピンから切断されます。PRN ジェネレータを 内蔵 QAM エンコーダとともに使用することで、QAM 信号を生 成できます。PRN ジェネレータを用いることで、ユーザは外部 にデータ信号源がなくても、DAC 出力で QAM 信号の AC 性能を 測定できます。シリアル・ポートを介して内蔵の PRN ジェネレー タを有効にするには、以下のステップで行います。

 表 80のレジスタに表中の値を設定することで、クロックを 有効にし、クロックのコモン・モード電圧レベルを最適な 値に設定します。

表 80. クロックを設定するためのレジスタ設定

Register	Data	Description
0x30	0x80	Enable duty cycle correction.
0x31	0xF0	Set the common-mode level of CLKN: CLKN_CML = $0xF$.
0x32	0x9E	Set the common-mode level of CLKP: CLKP_CML = 0xF. Set PSIGN = 0, NSIGN = 0. Enable clock receiver (CLK_DIS = 1).

 表 81のレジスタに表中の値を設定することで、PRN生成用 BISTモードを設定し、入力ピンから切断します。

表 81. PRN 生成を設定するためのレジスタ設定

Register	Setting
0x42	0x10
0x43	0x00
0x44	0x10
0x45	0x00
0x46	0x00
0x47	0x10
0x49	0x16
0x4B	0x17
0x4C	0x4E
0x4D	0x1F
0x05	0x0F

- 3. レジスタ 0x24 に 0x00 を設定し、次にレジスタ 0x24 に 0x80 を設定することで、PARMNEW ビットをトグルしハイにし てデジタル・クロックを有効にします。
- 4. 表 82のレジスタに表中の値を設定することによって、PRN の生成を開始します。

表 82. PRN 生成を開始するためのレジスタ設定

Register	Setting
0x48	0Xab
0x4A	0Xab
0x40	0x56

PRN ジェネレータが起動されたら、レジスタ 0x40~0x55 を変更 しない限り、ユーザはデータパスに対して所望のテスト設定値を 自由に設定できます。

PRN ジェネレータを無効にするには、レジスタ 0x40 に 0x00 を書き込みます。

内蔵セルフテスト(BIST)を使用してデジタル・ データ入力の接続状態をテストする方法

AD9789の内蔵セルフテスト(built-in self-test; BIST)エンジンは、 入ってきたデータから、シリアル・ポートでリードバックできる シグネチャ(読み出し)値を生成します。BIST 機能を設定する ことにより、デジタル・データ入力ピン(L4~L12、M4~M12、 N5~N12、P5~P12)の静的な状態を読み出し、シグネチャ・レ ジスタ(レジスタ 0x50~0x55)を介してこれらのピンの状態を 出力として得ることができます。このようにして、ユーザはデジ タル・データ入力の接続状態を検証することができます。

LVDSインターフェース・モードの接続テスト

LVDS インターフェース・モードにおいて、デジタル・データ入 カピンの接続状態をテストするには、以下のステップに従います。

 表 83のレジスタに表中の値を設定することによって、ク ロックを有効にし、クロックのコモン・モード電圧レベル を最適な状態に設定します。

	表 83.	クロック	を設定する	るためのレジ	スタ設定
--	-------	------	-------	--------	------

Register	Data	Description
0x30	0x80	Enable duty cycle correction.
0x31	0xF0	Set the common-mode level of CLKN: CLKN_CML = 0xF.
0x32	0x9E	Set the common-mode level of CLKP: CLKP_CML = 0xF. Set PSIGN = 0, NSIGN = 0. Enable clock receiver (CLK_DIS = 1).

- レジスタ 0x24 に 0x00 を設定し、次にレジスタ 0x24 に 0x80 を設定することで、PARMNEW ビットをトグルしハイにし てデジタル・クロックを有効にします。
- 3. 表 84のレジスタに表中の値を設定することによって、LVDS インターフェースを高速、16ビット・バス幅、16ビット・ データ幅の動作として設定します。

表 84. LVDS インターフェース用のレジスタ設定

Register	Setting
0x20	0x08
0x21	0x41
0x22	0x1F
0x23	0x87

 表 85のレジスタに表中の値を設定することによって、ピン 動作モードに設定します。

表 85. ピ	ン動作モー	ドを設定す	るためのレ	・ジスタ設定

Register	Setting
0x42	0x00
0x43	0x08
0x44	0x00
0x45	0x08
0x46	0x00
0x47	0x10
0x49	0x1C
0x4B	0x1C
0x4C	0x00
0x4D	0x00

- 5. レジスタ 0x24 に 0x00 を設定し、次にレジスタ 0x24 に 0x80 を設定することで、PARMNEW ビットをトグルしハイにし てインターフェース設定を更新します。
- 6. 静的な LVDS データを入力ポートに入力します。
- 表 86のレジスタに表中の値を設定することによって、BIST によるピン・テストを有効にします。

表 86. BIST によるピン・テストをするためのレジスタ設定

Register	Setting	
0x48	0x80	
0x4A	0x80	
0x40	0x55	

 シグネチャ・レジスタ (レジスタ 0x50~0x55) をリードバッ クしてピンの状態をチェックします(表 87を参照)。

表 87. シグネチャ・レジスタの設定

Register	Associated LVDS Pairs
0x50	Data bits D[7:0]
0x51	Data bits D[15:8]
0x52	Parity PAR
0x53	Data bits D[7:0] (repeated)
0x54	Data bits D[15:8] (repeated)
0x55	Parity PAR (repeated)

CMOSインターフェース・モードの接続テスト

CMOS インターフェース・モードでデジタル・データ入力ピンの 接続をテストするには、以下のステップに従います。

 表 88のレジスタに表中の値を設定することによって、ク ロックを有効にし、クロックのコモン・モード電圧レベル を最適な状態に設定します。

表88. クロックを設定するためのレジスタ設定

Register	Data	Description
0x30	0x80	Enable duty cycle correction.
0x31	0xF0	Set the common-mode level of CLKN: CLKN_CML = $0xF$.
0x32	0x9E	Set the common-mode level of CLKP: CLKP_CML = 0xF. Set PSIGN = 0, NSIGN = 0. Enable clock receiver (CLK_DIS = 1).

- 2. レジスタ 0x24 に 0x00 を設定し、次にレジスタ 0x24 に 0x80 を設定することで、PARMNEW ビットをトグルしハイにし てデジタル・クロックを有効にします。
- 3. 表89のレジスタに表中の値を設定することによって、CMOS インターフェースを高速、32 ビット・バス幅、16 ビット・ データ幅の動作として設定します。

表 89. CMOS インターフェース用のレジスタ設定

Register	Setting
0x20	0x08
0x21	0x61
0x22	0x1F
0x23	0x87

表 90のレジスタに表中の値を設定することによって、ピン・モードを設定します。

表 90. ピン・モードを設定するためのレジスタ設定

Register	Setting
0x42	0x00
0x43	0x08
0x44	0x00
0x45	0x08
0x46	0x00
0x47	0x10
0x49	0x1C
0x4B	0x1C
0x4C	0x00
0x4D	0x00

- 5. レジスタ 0x24 に 0x00 を設定し、次にレジスタ 0x24 に 0x80 を設定することで、PARMNEW ビットをトグルしハイにし てインターフェース設定を更新します。
- 6. 静的な CMOS データを入力ポートに入力します。
- 表 91のレジスタに表中の値を設定することによって、BIST によるピン・テストを有効にします。

表 91. BIST ピンをテストするためのレジスタ設定

Register	Setting
0x48	0x80
0x4A	0x80
0x40	0x55

 シグネチャ・レジスタ (レジスタ 0x50~0x55) をリードバッ クしてピンの状態をチェックします(表 92を参照)。

表 92. シグネチャ・レジスタの設定

Register	Associated CMOS Pairs
0x50	Data bits D[23:16]
0x51	Data bits D[31:24]
0x52	Parity P1
0x53	Data bits D[7:0]
0x54	Data bits [D15:8]
0x55	Parity P0

QAMコンスタレーション・マップ

			Q				
I _K Q _K :	= 10 1011 O	1001 O	0010 O	0011 O	I _K Q _K = 00		
	1010 O	1000 O	0000 O	0001 O			
	1101 O	1100 O	0100 O	0110 O		I	
	1111 O	1110 O	0101 O	0111 O			
I _K Q _K	= 11				I _K Q _K = 01		-086
I _K Q _K A	RE THE T	NO MSI	Bs IN E	ACH Q	UADRANT.		07852

				Q							
I _K Q _K = 10		10111 O	10011 O	00110 O	00010 O		I _K Q _K = 00				
	10010 O	10101 O	10001 O	00100 O	00101 O	00111 O					
	10110 O	10100 O	10000 O	00000 O	00001 O	00011 O					
	11011 O	11001 O	11000 O	01000 O	01100 O	01110 O		I	•		
	11111 O	11101 O	11100 O	01001 O	01101 O	01010 O					
I _K Q _K = 11		11010 O	11110 O	01011 O	01111 O		I _K Q _K = 01		087		
۱ _K G	$I_{K}Q_{K}$ ARE THE TWO MSBs IN EACH QUADRANT.										

図 123. DVB 32-QAM コンスタレーション

	11 –	11010 0	11011 0	01011 0	01010 O	I _K Q	_K = 00	
	9-	11000 O	11001 0	01001 O	01000 O			
I _K Q _K = 10	7-	10000 O	10001 O	10101 0	10100 O	11100 0	11101 0	
π/2 ROTATION	5-	10010 O	10011 0	10111 0	10110 0	11110 0	11111 0	
	3 –	00010 O	00011	00111 0	00110 O	01110 0	01111 0	
	1-	00000	00001 O	00101 0	00100 O	01100 O	01101 O	
		1	3	5	7	9	11	
I _K Q _K = 11 π ROTATION				I _K Q _ł 3π/2 R	_{<} = 01 OTATION	4		

					Q				
	101100 O	101110 O	100110 O	100100 O	001000 O	001001 O	001101 O	001100 O	
I _K Q _K = 10	101101 O	101111 O	100111 O	100101 O	001010 O	001011 O	001111 O	001110 O	I _K Q _K = 00
	101001 O	101011 O	100011 O	100001 O	000010 O	000011 O	000111 O	000110 O	
	101000 O	101010 O	100010 O	100000 O	000000 O	000001 O	000101 O	000100 O	
	110100 O	110101 O	110001 O	110000 O	010000 O	010010 O	011010 O	011000 O	I
	110110 O	110111 O	110011 O	110010 O	010001 O	010011 O	011011 O	011001 O	
Ι _ν Ο _ν = 11	111110 O	111111 O	111011 O	111010 O	010101 O	010111 O	011111 O	011101 O	I _K Q _K = 01
	111100 O	111101 O	111001 O	111000 O	010100 O	010110 O	011110 O	011100 O	
	١ĸ٥		THE T	wo ms	l Bs IN E	ACH QI	JADRA	NT.	

図 122. DVB 64-QAM コンスタレーション

図 124. DVB 128-QAM コンスタレーション

07852-089

 $I_{K}Q_{K}$ are the two MSBs in each quadrant.

07852-088

図 121. DVB 16-QAM コンスタレーション



図 125. DVB 256-QAM コンスタレーション



図 126. DOCSIS 64-QAM コンスタレーション

								2								C7 C6 C5 C4
1110,	1111,	1110,	1111,	1110,	1111,	1110,	1111,	0000,	0011,	0100,	0111,	1000,	1011,	1100,	1111,	
1111	1101	1011	1001	0111	0101	0011	0001	1111	1111	1111	1111	1111	1111	1111	1111	
1100,	1101,	1100,	1101,	1100,	1101,	1100,	1101,	0000,	0011,	0100,	0111,	1000,	1011,	1100,	1111,	
1110	1100	1010	1000	0110	0100	0010	0000	1100	1100	1100	1100	1100	1100	1100	1100	
1010,	1011,	1010,	1011,	1010,	1011,	1010,	1011,	0000,	0011,	0100,	0111,	1000,	1011,	1100,	1111,	
1111	1101	1011	1001	0111	0101	0011	0001	1011	1011	1011	1011	1011	1011	1011	1011	
1000,	1001,	1000,	1001,	1000,	1001,	1000,	1001,	0000,	0011,	0100,	0111,	1000,	1011,	1100,	1111,	
1110	1100	1010	1000	0110	0100	0010	0000	1000	1000	1000	1000	1000	1000	1000	1000	
0110,	0111,	0110,	0111,	0110,	0111,	0110,	0111,	0000,	0011,	0100,	0111,	1000,	1011,	1100,	1111,	
1111	1101	1011	1001	0111	0101	0011	0001	0111	0111	0111	0111	0111	0111	0111	0111	
0100,	0101,	0100,	0101,	0100,	0101,	0100,	0101,	0000,	0011,	0100,	0111,	1000,	1011,	1100,	1111,	
1110	1100	1010	1000	0110	0100	0010	0000	0100	0100	0100	0100	0100	0100	0100	0100	
0010,	0011,	0010,	0011,	0010,	0011,	0010,	0011,	0000,	0011,	0100,	0111,	1000,	1011,	1100,	1111,	
1111	1101	1011	1001	0111	0101	0011	0001	0011	0011	0011	0011	0011	0011	0011	0011	
0000,	0001,	0000,	0001,	0000,	0001,	0000,	0001,	0000,	0011,	0100,	0111,	1000,	1011,	1100,	1111,	
1110	1100	1010	1000	0110	0100	0010	0000	0000	0000	0000	0000	0000	0000	0000	0000	
1110,	1101,	1010,	1001,	0110,	0101,	0010,	0001,	0000,	0001,	0000,	0001,	0000,	0001,	0000,	0001,	
0001	0001	0001	0001	0001	0001	0001	0001	0001	0011	0101	0111	1001	1011	1101	1111	
1110,	1101,	1010,	1001,	0110,	0101,	0010,	0001,	0010,	0011,	0010,	0011,	0010,	0011,	0010,	0011,	
0010	0010	0010	0010	0010	0010	0010	0010	0000	0010	0100	0110	1000	1010	1100	1110	
1110,	1101,	1010,	1001,	0110,	0101,	0010,	0001,	0100,	0101,	0100,	0101,	0100,	0101,	0100,	0101,	
0101	0101	0101	0101	0101	0101	0101	0101	0001	0011	0101	0111	1001	1011	1101	1111	
1110,	1101,	1010,	1001,	0110,	0101,	0010,	0001,	0110,	0111,	0110,	0111,	0110,	0111,	0110,	0111,	
0110	0110	0110	0110	0110	0110	0110	0110	0000	0010	0100	0110	1000	1010	1100	1110	
1110,	1101,	1010,	1001,	0110,	0101,	0010,	0001,	1000,	1001,	1000,	1001,	1000,	1001,	1000,	1001,	
1001	1001	1001	1001	1001	1001	1001	1001	0001	0011	0101	0111	1001	1011	1101	1111	
1110,	1101,	1010,	1001,	0110,	0101,	0010,	0001,	1010,	1011,	1010,	1011,	1010,	1011,	1010,	1011,	
1010	1010	1010	1010	1010	1010	1010	1010	0000	0010	0100	0110	1000	1010	1100	1110	
1110,	1101,	1010,	1001,	0110,	0101,	0010,	0001,	1100,	1101,	1100,	1101,	1100,	1101,	1100,	1101,	
1101	1101	1101	1101	1101	1101	1101	1101	0001	0011	0101	0111	1001	1011	1101	1111	
1110,	1101,	1010,	1001,	0110,	0101,	0010,	0001,	1110,	1111,	1110,	1111,	1110,	1111,	1110,	1111,	
1110	1110	1110	1110	1110	1110	1110	1110	0000	0010	0100	0110	1000	1010	1100	1110	

図 127. DOCSIS 256-QAM コンスタレーション

CMOSとLVDSに対するチャネライザ・モードのピン・マッピング

表 93に、AD9789をチャネライザ・モードにしたときの、データ 入力設定パラメータについて、使用可能な組合せを示します。こ れらの設定のうちの多くは、全チャンネルをロードするために複 数のクロックが必要です。これらの設定の詳細については、表 96と表 97を参照してください。

表 94と表 95に、図 128と図 129とともに、CMOSとLVDSのデー タ入力ピンのマッピングを示します。CMOSモードは、常にシン グル・データレートであり、DSCの立上がりエッジでサンプリン グされます。LVDSモードは、4~16 ビットのバス幅ではシング ル・データレート (SDR) であり、32 ビットのバス幅ではダブ ル・データレート (DDR) です。

表 93. チャネライザ・モード用のデータ入力設定

Bus Width	Data Width	Data Format
4	8	Real
4	8	Complex
8	8	Real
8	8	Complex
8	16	Complex
16	8	Real
16	8	Complex
16	16	Complex
32	8	Real
32	8	Complex
32	16	Complex

表 94.	さまざまなイ	ンターフ	ェース幅に対する) CMOS ピン配置
-------	--------	------	----------	-------------

Interface Width	Pin Assignments	BUSWDTH[1:0]
4 bits	D[3:0]	00
8 bits	D[7:0]	01
16 bits	D[15:0]	10
32 bits	D[31:0]	11

表 95.	さまざまなイ	ンター	フェー	ス幅に対す	ର LVDS	ピン配置
-------	--------	-----	-----	-------	--------	------

Interface Width	Pin Assignments	BUSWDTH[1:0]
4 bits	D[3:0]P, D[3:0]N	00
8 bits	D[7:0]P, D[7:0]N	01
16 bits	D[15:0]P, D[15:0]N	10
32 bits	D[15:0]P, D[15:0]N rising	11
	edge and falling edge	



表 96で、"R"は所定のチャンネルにロードされる実数データを示し、"I"は複素数データの同相項を示し、"Q"は直交項を示します。R、I、 またはQの後にはチャンネル番号が続いています。

Datapath Configuration					CN	IOS Pin Mappi	ng					
BW	DW	Format	DCO	[D31:D28]	[D27:D24]	[D23:D20]	[D19:D16]	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
4	8	Real	1								R0	
			2								R0	
			3								R1	
			4								R1	
			5								R2	
			6								R2	
			7								R3	
			8								R3	
Datapath Configuration		CMOS Pin Mapping										
BW	DW	Format	DCO	[D31:D28]	[D27:D24]	[D23:D20]	[D19:D16]	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
4	8	Complex	1								I0	
			2								I0	
			3								Q0	
			4								Q0	
			5								I1	
			6								I1	
			7								Q1	
			8								Q1	
			9								I2	
			10								I2	
			11								Q2	
			12								Q2	
			13								I3	
			14								I3	
			15								Q3	
			16								Q3	
Datap	ath Confi	guration				CN	IOS Pin Mappi	ng	-		-	
BW	DW	Format	DCO	[D31:D28]	[D27:D24]	[D23:D20]	[D19:D16]	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
8	8	Real	1							F	R0	
			2							ŀ	R1	
			3							ŀ	R2	
			4							ŀ	83	
Datap	ath Confi	guration		-		CN	IOS Pin Mappi	ng	•			
BW	DW	Format	DCO	[D31:D28]	[D27:D24]	[D23:D20]	[D19:D16]	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
8	8	Complex	1]	0	
			2			ļ				(20	
			3							1	[1	
			4							(21	
			5							1	2	
			6							(22	
			7			ļ				1	[3	
			8			1					13	

表 96. チャネライザ・モードの設定とチャンネル構造: CMOS インターフェース、チャンネル優先順位=1

Datap	ath Confi	guration		CMOS Pin Mapping							
BW	DW	Format	DCO	[D31:D28]	[D27:D24]	[D23:D20]	[D19:D16]	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]
8	16	Complex	1								IO
		_	2								IO
			3								Q0
			4								Q0
			5								I1
			6								I1
			7								01
			8								01
			9								12
			10								12
			11								02
			12								02
			13								13
			14								13
			15								03
			16								03
Datap	ath Confi	guration	10			C	IOS Pin Mappi	na			×-
BW		Format	DCO	[D31·D28]	[D27·D24]	[D23·D20]	[D19·D16]	ID15:D121	[D11·D8]	[D7·D4]	[D3·D0]
16	8	Real	1	[501.520]	[821.821]	[820.820]	[510.510]	[B101B12]	1	[81.81]	R0
10	0	itteur	2					R	3		R2
Datan	ath Confi	auration				L	I IOS Pin Manni	na	5		112
BW		Format	DCO	[D31·D28]	[D27·D24]	[D23·D20]		ID15:D121	[D11:D8]	[D7·D4]	[D3·D0]
16	8	Complex	1	[001:020]		[020.020]	[010.010]	[010.012]	0		10
10	0	complex	2					0	1		I0 I1
			3					Q 0	2		12
			1					0	3		12
Datan	ath Confi	auration	-				I IOS Pin Manni	ng 🤨	5		15
BW		Format	DCO	[D31·D28]	[D27·D24]	[D23·D20]	ID19·D161	ID15:D121	[D11·D8]	[D7·D4]	[D3·D0]
16	16	Complex	1	[501.520]	[821.821]	[820.820]	[510.510]	[010:012]	10	[81.84]	[20.20]
10	10	compion	2						00		
			3						<u></u>		
			4					01			
			5						12		
			6						02		
			7						13		
			8						03		
Datan	ath Confi	ouration	0			L CN	I IOS Pin Manni	na	4 5		
BW		Format	DCO	[D31·D28]	[D27·D24]	[D23·D20]		ID15:D121	[D11·D8]	[D7·D4]	[D3·D0]
32	8	Real	1	[001.020]	23	[D20.D20]	22	[D10.D12]	1		R0
Datan	ath Confi	auration		1	0		∽ IOS Pin Manni	na	1		110
BW		Format	DCO					ID15:D121	[D11:D8]	[D7·D4]	[D3·D0]
32	8	Compley	1)1				0		10
52	0	Complex	2)3		3	0	2		10
Datan	Datapath Configuration					 109 Pin Manni	ng	2		12	
BW/		Format			[D23·D20]		ייש [D15:D12] [D11:D8] [D1:D4] [II]		[D3·D0]		
32	16	Compley	1	[201.020]					10		[20.20]
22	10	complex	2			<u>~</u>)1		10 T1			
			3	02				11			
			4			<u>~~</u>)3		12			
	I	l	4 Q3					13			

DDR モードで、"rise"は DSC の立上がりエッジでサンプリングされるデータ、"fall"は DSC の立下がりエッジでサンプリングされるデータに に対応します。

Datapath Configuration					LVDS Pin Mapping					
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]			
4	8	Real	1				R0			
			2				R0			
			3				R1			
			4				R1			
			5				R2			
			6				R2			
			7				R3			
			8				R3			
Datapath Configuration			LVDS Pin Mapping							
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]			
4	8	Complex	1				IO			
			2				IO			
			3				Q0			
			4				Q0			
			5				I1			
			6				I1			
			7				Q1			
			8				Q1			
			9				12			
			10				I2			
			11				Q2			
			12				Q2			
			13				13			
			14				13			
			15				Q3			
			16				Q3			
Datapath C	Configuration				LVDS Pin Mapping		~			
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]			
8	8	Real	1			R	.0			
			2			R	.1			
			3			R	2			
			4			R	3			
Datapath C	Configuration				LVDS Pin Mapping	0				
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]			
8	8	Complex	1			I	0			
	-	· · ·	2			00				
			3		1					
			4		1	01				
			5		1					
			6		1	02				
			7			13				
			8				3			
			5	1		23				

表 97. チャネライザ・モードの設定とチャンネル構造:LVDS インターフェース、チャンネル優先順位=1
AD9789

Datapath C	Jatapath Configuration			LVDS Pin Mapping				
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
8	16	Complex	1				IO	
		-	2				IO	
			3				O0	
			4				00	
			5				11	
			6				I1	
			7				01	
			8				01	
			9				12	
			10				12	
			11				02	
			12				02	
			13				13	
			14				13	
			15				03	
			16				03	
Datapath Configuration			10		I VDS Pin Mapping	QJ		
BW		Format	DCO	[D15·D12]		[D7·D4]	[D3·D0]	
16	8	Real	1	[210.212]		[81.81]	R0	
	-		2	R	3		R2	
Datapath Configuration			2	L VDS Pin Manning			112	
BW		Format	DCO	[D15·D12]		[D7·D4]	[D3·D0]	
16	8	Complex	1					
	-		2	()1	10 11		
			3	0)2	12		
			4	03		13		
Datapath Configuration				LVDS Pin Manning				
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
16	16	Complex	1				[]	
-			2	00				
			3	 				
			4		01	Q1 12		
			5	12				
			6		02			
			7		I3			
			8		03			
Datapath Configuration			-	I VDS Pin Mapping				
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
32	8	Real	1 rise	R			R0	
			1 fall	R3		R2		
Datapath Configuration			LVDS Pin Mapping					
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
32	8	Complex	1 rise		00		10	
	~		1 fall	01		 I1		
			2 rise	02		12		
			2 fall		2 -)3		13	
			2 1a11		<i>i</i> 2		1.5	

AD9789

Datapath Configuration			LVDS Pin Mapping					
BW	DW	Format	DCO	[D15:D12]	[D11:D8]	[D7:D4]	[D3:D0]	
32	16	Complex	1 rise	Ю				
			1 fall Q0					
			2 rise		I1			
			2 fall		Q1			
			3 rise		I2			
			3 fall		Q2			
			4 rise		I3			
			4 fall		Q3			

AD9789

外形寸法



(BC-164-1) 寸法単位:mm

オーダー・ガイド

Model	Temperature Range	Package Description	Package Option
AD9789BBCZ ¹	-40°C to +85°C	164-Ball Chip Scale Package Ball Grid Array (CSP_BGA)	BC-164-1
AD9789BBCZRL ¹	-40°C to +85°C	164-Ball Chip Scale Package Ball Grid Array (CSP_BGA)	BC-164-1
AD9789BBC	-40°C to +85°C	164-Ball Chip Scale Package Ball Grid Array (CSP_BGA)	BC-164-1
AD9789BBCRL	-40°C to +85°C	164-Ball Chip Scale Package Ball Grid Array (CSP_BGA)	BC-164-1
AD9789-EBZ ¹		Evaluation Board for CMTS and Normal Mode Evaluation	
AD9789-MIX-EBZ ¹		Evaluation Board for Mix Mode Evaluation	

¹ Z = RoHS準拠製品