

10MHz、20V/µs、ゲイン 1/10/100/1000に 設定可能な*i*CMOS 計装アンプ

AD8253

特長

小型パッケージ: 10 ピン MSOP 設定可能なゲイン: 1、10、100、1000 デジタル設定またはピン設定可能なゲイン 広い電源電圧範囲: ±5 V~±15 V 優れた DC 性能 高い CMRR: 100 dB (最小)、G = 100 低ゲイン・ドリフト: 10 ppm/°C (最大) 低オフセット・ドリフト: 1.2 µV/°C (最大)、G = 1000 優れた AC 性能 高速セトリング・タイム: 0.001%へ 780 ns (最大) 高いスルー・レート: 20 V/µs (最小) 低歪み: 1 kHz、10 V 振幅で−110 dB THD 全周波数で高い CMRR : 20 kHz まで 100 dB (最小) 低ノイズ: 10 nV/√Hz、G = 1000 (最大) 低消費電力: 4 mA

アプリケーション

データ・アクイジッション 生物医学解析 テストおよび計測

概要

AD8253 は、デジタル的に設定可能なゲインを持つ計装アンプ であり、ギガオーム (GΩ) の入力インピーダンス、低出力ノイ ズ、低歪みを持つため、センサーとのインターフェースや高い サンプル・レートの A/D コンバータ (ADC)の駆動に適していま す。

また、10 MHz の広い帯域幅、−110 dB の低 THD、0.001% ~ 780 ns (最大)の高速セトリング・タイムを持っています。オフセット・ドリフトとゲイン・ドリフトは、G = 1000 でそれぞれ 1.2 µV^oC と 10 ppm^oC が保証されています。広い入力同相電圧範囲の他に、G = 1000、DC~20 kHz で 100 dB の高い同相モード除去比を持っています。AD8253 は、高精度 DC 性能と高速機能の組み合わせにより、データ・アクイジションでの優れた候補になっています。さらに、このモノリシック・ソリューションはデザインと製造を簡素化し、内部抵抗とアンプの厳格なマッチングを維持することにより、計装性能を強化します。

AD8253 のユーザ・インターフェースは、2 つの方法でゲインの 設定を可能にするパラレル・ポートから構成されています(機能 ブロック図は図 1 参照)。バスを経由して送信された 2 ビット・ ワードは、WR 入力を使ってラッチされます。もう 1 つは、ト ランスペアレント・ゲイン・モードを使用する方法で、ゲイ ン・ポートのロジック・レベルの状態でゲインを指定します。

AD8253 は 10 ピン MSOP パッケージを採用し、-40℃~+85℃ の温度範囲で仕様が規定されているため、サイズと実装密度が 重要なアプリケーションに対する優れたソリューションになっています。





図 2.ゲインの周波数特性

General Purpose	Zero Drift	Mil Grade	Low Power	High Speed PGA
AD8220 ¹	AD8231 ¹	AD620	AD627 ¹	AD8250
AD8221	AD8553 ¹	AD621	AD623 ¹	AD8251
AD8222	AD8555 ¹	AD524	AD8223 ¹	AD8253
AD8224 ¹	AD8556 ¹	AD526		
AD8228	AD8557 ¹	AD624		

¹レール to レール出力。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©**2008** Analog Devices, Inc. All rights reserved.

Rev. A

アナログ・デバイセズ株式会社

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2号 電話 06 (6350) 6868

目次

特長1
アプリケーション1
概要1
機能ブロック図1
改訂履歷2
仕様3
タイミング図5
絶対最大定格
最大消費電力6
ESD の注意6
ピン配置およびピン機能説明7
代表的な性能特性
動作原理16
ゲインの選択16

1	電源のレギュレーションとバイパス	. 18
	入力バイアス電流のリターン・パス	. 18
	入力保護	. 18
	リファレンス・ピン	. 19
	司相モード入力電圧範囲	. 19
	レイアウト	. 19
l	RF干涉	. 19
1	A/D コンバータの駆動	. 20
ア	プリケーション情報	.21
3	差動出力	.21
	マイクロコントローラによるゲイン設定	. 21
3	データ・アクイジション	. 22
外别	形寸法	. 23
;	オーダー・ガイド	.23

改訂履歴

8/08—Rev.	0 to Rev. A	
Changes to	Ordering Guide2	3

7/08—Revision 0: Initial Version

仕様

特に指定のない限り、+V_S = +15 V、-V_S = -15 V、V_{REF} = 0 V、T_A = 25°C、G = 1、R_L = 2 k Ω_{\circ}

表 2.

Parameter	Conditions	Min	Тур	Max	Unit
COMMON-MODE REJECTION RATIO (CMRR)					
CMRR to 60 Hz with 1 k Ω Source Imbalance	+IN = -IN = -10 V to +10 V				
G = 1		80	100		dB
G = 10		96	120		dB
G = 100		100	120		dB
G = 1000		100	120		dB
CMRR to 20 kHz ¹	+IN = -IN = -10 V to +10 V				
G = 1		80			dB
G = 10		96			dB
G = 100		100			dB
G = 1000		100			dB
NOISE					· · · · ·
Voltage Noise, 1 kHz, RTI					
G = 1				45	nV/√Hz
G = 10				12	nV/√Hz
G = 100				11	nV/√Hz
G = 1000				10	nV/√Hz
0.1 Hz to 10 Hz RTI				10	11 0 / 1112
G=1				2.5	иV n-n
G = 10				1	uV n-n
G = 100				0.5	uV n-n
G = 1000				0.5	μν p-p uV n-n
Current Noise, 1 kHz			5	0.5	nA/\/Hz
Current Noise, 0.1 Hz to 10 Hz			5		pA n-n
			00		pr p-p
Officit PTLV	G = 1 10 100 1000			+150 + 000/C	чV
	G = 1, 10, 100, 1000			$\pm 130 \pm 900/G$	μv
Assessed TC	$T = -40^{\circ}C t_0 + 85^{\circ}C$			$\pm 210 \pm 900/G$	μν
Average TC	1 = -40 C 10 + 83 C			$\pm 1.2 \pm 3/G$	$\mu V / C$
NIDUT CURDENT	$\mathbf{v}_{\mathrm{S}} = \pm 5 \mathbf{v} \ \mathrm{to} \pm 15 \mathbf{v}$			$\pm 3 + 23/G$	μν/ν
INPUT CURRENT			-	50	
Input Blas Current	T 1000 + +0500	40	5	50	nA
Over Temperature ²	$I = -40^{\circ}C$ to $+85^{\circ}C$	40		60	nA
Average IC	$I = -40^{\circ}C \text{ to } +85^{\circ}C$		-	400	pA/°C
Input Offset Current	T. 1000		5	40	nA
Over Temperature	$T = -40^{\circ}C \text{ to } +85^{\circ}C$			40	nA
Average TC	$T = -40^{\circ}C \text{ to } +85^{\circ}C$			160	pA/°C
DYNAMIC RESPONSE					
Small-Signal –3 dB Bandwidth					
G = 1		10			MHz
G = 10		4			MHz
G = 100		550			kHz
G = 1000		60			kHz
Settling Time 0.01%	$\Delta OUT = 10 V \text{ step}$				
$\mathbf{G} = 1$				700	ns
G = 10				680	ns
G = 100				1.5	μs
G = 1000				14	μs
Settling Time 0.001%	$\Delta OUT = 10 V \text{ step}$				
G = 1				780	ns
G = 10				880	ns
G =100				1.8	μs

Parameter	Conditions	Min	Тур	Max	Unit
G = 1000				1.8	μs
Slew Rate					•
G = 1		20			V/us
G = 10		20			V/us
G = 100		12			V/us
G = 1000		2			V/us
Total Harmonic Distortion + Noise	$f = 1 \text{ kHz}$ $R_1 = 10 \text{ kO} \pm 10 \text{ V}$	2	-110		dB
	G = 1, 10 Hz to 22 kHz band-pass filter				
GAIN					
Gain Range	G = 1, 10, 100, 1000	1		1000	V/V
Gain Error	$OUT = \pm 10 V$				
G = 1				0.03	%
G = 10, 100, 1000				0.04	%
Gain Nonlinearity	OUT = -10 V to +10 V				
G = 1	$R_L = 10 \text{ k}\Omega, 2 \text{ k}\Omega, 600 \Omega$			5	ppm
G = 10	$R_L = 10 \text{ k}\Omega, 2 \text{ k}\Omega, 600 \Omega$			3	ppm
G = 100	$R_L = 10 \text{ k}\Omega, 2 \text{ k}\Omega, 600 \Omega$			18	ppm
G = 1000	$R_L = 10 \text{ k}\Omega, 2 \text{ k}\Omega, 600 \Omega$			110	ppm
Gain vs. Temperature	All gains		3	10	ppm/°C
INPUT					
Input Impedance					
Differential			4 1.25		GΩ∥pF
Common Mode			1 5		GΩ∥pF
Input Operating Voltage Range	$V_s = \pm 5 V$ to $\pm 15 V$	$-V_{S} + 1$		$+V_{S} - 1.5$	V
Over Temperature ³	$T = -40^{\circ}C \text{ to } +85^{\circ}C$	$-V_{S} + 1.2$		$+V_{S} - 1.7$	V
OUTPUT					
Output Swing		-13.7		+13.6	V
Over Temperature ⁴	T = -40°C to $+85$ °C	-13.7		+13.6	v
Short-Circuit Current			37		mA
REFERENCE INPUT					
R _{IN}			20		kΩ
I _{IN}	+IN, -IN, REF = 0			1	μΑ
Voltage Range		$-V_s$		$+V_{S}$	V
Gain to Output			1 ± 0.0001		V/V
DIGITAL LOGIC					
Digital Ground Voltage, DGND	Referred to GND	$-V_{s} + 4.25$	0	$+V_{S} - 2.7$	V
Digital Input Voltage Low	Referred to GND	DGND		1.2	V
Digital Input Voltage High	Referred to GND	1.5		$+V_{S}$	V
Digital Input Current			1		μA
Gain Switching Time ⁵				325	ns
t _{SU}	See Figure 3 timing diagram	15			ns
t _{HD}		30			ns
t WP LOW		20			ns
		15			ns
Operating Range		+5		+15	v
Oujescent Current +I			4.6	5.3	mA
Ouiescent Current $-I_s$			4.5	53	mA
Over Temperature	$T = -40^{\circ}C$ to $+85^{\circ}C$		T.J	6	mA
				5	
Specified Performance		-40		+85	°C
Spontou i oronnanou	l			105	- C

¹周波数に対する代表的性能の詳細については、図 20の CMRR 対周波数を参照してください。

2温度に対する入力バイアス電流:高温で最大、低温で最小。

³入力電圧制限値対電源電圧および温度については、図 30を参照してください。

4 さまざまな負荷での出力電圧振幅対電源電圧および温度については図 32、図 33、図 34を参照してください。

⁵ ゲイン変更の合計時間を計算するときは、出力のスリューとセトリングに必要な時間を加算します。

タイミング図



図 3. ラッチ・ゲイン・モードのタイミング図 (ラッチ・ゲイン・モードのタイミングのセクション参照)

絶対最大定格

表 3.

Parameter	Rating
Supply Voltage	±17 V
Power Dissipation	See Figure 4
Output Short-Circuit Current	Indefinite ¹
Common-Mode Input Voltage	$\pm V_S$
Differential Input Voltage	$\pm V_S$
Digital Logic Inputs	$\pm V_S$
Storage Temperature Range	-65°C to +125°C
Operating Temperature Range ²	-40°C to +85°C
Lead Temperature (Soldering 10 sec)	300°C
Junction Temperature	140°C
θ_{JA} (4-Layer JEDEC Standard Board)	112°C/W
Package Glass Transition Temperature	140°C

1負荷は電源中央値を基準とします。

² 性能規定の温度は -40℃~+85℃。 +125℃ の性能については、代表的 な性能特性 のセクションを参照してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作の節に記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信 頼性に影響を与えます。

最大消費電力

AD8253 のパッケージ内での安全な最大消費電力は、チップのジャンクション温度(T_J)上昇により制限されます。チップをプラスチック封止すると、局所的にジャンクション温度に到達します。約 140℃のガラス遷移温度で、プラスチックの属性が変わります。この温度規定値を一時的に超えた場合でも、パッケージからチップに加えられる応力が変化して、AD8253 のパラメータ性能を永久的にシフトさせてしまうことがあります。140℃のジャンクション温度を長時間超えると、シリコン・デバイス内に変化が発生して、故障の原因になることがあります。

パッケージと PCB (θ_{IA})の自然空冷時の熱特性、周囲温度(T_A)、 パッケージ(P_D)内の合計消費電力によって、チップのジャンク ション温度が決定されます。ジャンクション温度は次式で計算 されます。

$$T_J = T_A + \left(P_D \times \theta_{JA}\right)$$

パッケージ内の消費電力(PD)は、静止消費電力と全出力での負 荷駆動に起因するパッケージ内の消費電力との和になります。 静止電力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算して 計算されます。負荷(R_L)は電源電圧の中点を基準とすると仮定 すると、合計駆動電力は $V_S/2 \times I_{OUT}$ になり、この電力がパッケ ージ内と負荷($V_{OUT} \times I_{OUT}$)で消費されます。

合計駆動電力と負荷電力の差が、パッケージ内で消費される駆動電力です。

P_D=静止電力+(合計駆動電力-負荷電力)

$$P_D = \left(V_S \times I_S\right) + \left(\frac{V_S}{2} \times \frac{V_{OUT}}{R_L}\right) - \frac{V_{OUT}^2}{R_L^2}$$

-Vs を基準とする R_L を使う単電源動作では、ワースト・ケース は $V_{OUT} = V_S/2$ となります。

強制空冷により熱放散が大きくなるため、 θ_{IA} が小さくなります。 また、メタル・パターン、スルー・ホール、グラウンド・プレ ーン、電源プレーンとパッケージ・ピンが直接接触する場合、 これらのメタルによっても θ_{IA} が小さくなります。

図4に、パッケージ内の安全な最大消費電力とJEDEC標準4層ボードの周囲温度との関係を示します。



図 4.最大消費電力対周囲温度

ESD の注意



ESD(静電放電)の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知 されないまま放電することがあります。本製品は 当社独自の特許技術である ESD 保護回路を内蔵 してはいますが、デバイスが高エネルギーの静電 放電を被った場合、損傷を生じる可能性がありま す。したがって、性能劣化や機能低下を防止する ため、ESD に対する適切な予防措置を講じるこ とをお勧めします。

ピン配置およびピン機能説明



図 5.10 ピン MSOP (RM-10)のピン配置

ピン番号	記号	説明
1	-IN	反転入力ピン。偽差動入力。
2	DGND	デジタル・グラウンド。
3	$-V_S$	負電源ピン。
4	A0	ゲイン設定ピン (LSB)。
5	A1	ゲイン設定ピン (MSB)。
6	WR	ライト・イネーブル。
7	出力	出力ピン。
8	$+V_S$	正電源ピン。
9	REF	リファレンス電圧ピン。
10	+IN	非反転入力ピン。真差動入力。

表 4.ピン機能の説明

代表的な性能特性

特に指定のない限り、 $T_A = 25^{\circ}C$ 、 $+V_S = +15 V$ 、 $-V_S = -15 V$ 、 $R_L = 10 k\Omega_{\circ}$





図 8.入力バイアス電流(Typ)の分布



図 9.入力オフセット電流(Typ)の分布



図 10.電圧スペクトル密度ノイズの周波数特性



図 11.0.1 Hz~10 Hz の RTI 電圧ノイズ、G=1



図 12.0.1 Hz~10 Hz の RTI 電圧ノイズ、G = 1000



図 13.電流ノイズ・スペクトル密度の周波数特性



図 14.0.1 Hz~10 Hz の電流ノイズ



図 15.入力オフセット電圧変化対ウォームアップ時間、G=1000





図 17.負 PSRR の周波数特性、RTI



図 18.入力バイアス電流およびオフセット電流対同相モード電圧



図 19.入力バイアス電流およびオフセット電流の温度特性



図 20.CMRR の周波数特性



図 21.CMRR の周波数特性、1 kΩ ソース不平衡



図 22.CMRR の温度特性、G = 1



図 23.ゲインの周波数特性



図 24.ゲイン非直線性、G = 1、 R_L = 10 kΩ、2 kΩ、600 Ω



図 25. ゲイン非直線性、G = 10、 R_L = 10 k Ω 、2 k Ω 、600 Ω



図 26.ゲイン非直線性、G = 100、 R_L = 10 k Ω 、2 k Ω 、600 Ω



図 27.ゲイン非直線性、G = 1000、RL = 10 k Ω 、2 k Ω 、600 Ω



図 28.入力同相モード電圧範囲対出力電圧、G=1



図 29.入力同相モード電圧範囲対出力電圧、G = 1000



図 30.入力電圧制限値対電源電圧、G = 1、V_{REF} = 0 V、R_L = 10 k Ω



図 31.故障電流対入力電圧、G = 1000、RL = 10 kΩ



図 32.出力電圧振幅対電源電圧、G = 1000、 R_L = 2 k Ω



図 33.出力電圧振幅対電源電圧、G =1000、RL = 10 kΩ



図 34.出力電圧振幅対負荷抵抗



図 35.出力電圧振幅対出力電流



図 36.さまざまな容量負荷での小信号過渡応答、G=1



図 37.大信号パルス応答とセトリング・タイム、G = 1、R_L = 10 kΩ



図 38.大信号パルス応答とセトリング・タイム, G = 10、R_L = 10 kΩ



図 39.大信号パルス応答とセトリング・タイム, $G = 100, R_L = 10 k\Omega$



図 40.大信号パルス応答とセトリング・タイム, G = 1000、 R_L = 10 k Ω



図 41.小信号応答、 G = 1、R_L = 2 kΩ、C_L = 100



図 45.セトリング・タイム対ステップ・サイズ $G=1,\ R_L=10\ k\Omega$



図 46.セトリング・タイム対ステップ・サイズ G = 10、 R_L = 10 k Ω



図 47.セトリング・タイム対ステップ・サイズ G = 100、R_L = 10 kΩ

-						
20mV	/DIV	 	 	 	2µs	/DIV

図 42.小信号応 G = 10、R_L = 2 kΩ、C_L = 100 pF

図 43.小信号応答 G = 100、R_L = 2 kΩ、C_L = 100 pF



図 44.小信号応答 G = 1000、R_L = 2 kΩ、C_L = 100 pF



図 48.セトリング・タイム対ステップ・サイズ G = 1000、 R_L = 10 kΩ



図 50.総合高調波歪みの周波数特性 10 Hz~500 kHz のバンドパス・フィルタ、2 kΩ 負荷



図 49.総合高調波歪みの周波数特性、 10 Hz~22 kHz のバンドパス・フィルタ、2 kΩ 負荷

動作原理



図 51.簡略化した回路図

AD8253 は従来型の3 オペアンプ構成をベースとするモノリシック計装アンプです(図 51 参照)。アナログ・デバイセズの独自な iCMOS®プロセスにより製造され、高精度の直線性と強固なデジ タル・インターフェースを提供します。パラレル・インターフ ェースを使うと、デジタル的に1、10、100、1000のゲインを設 定することができます。ゲイン制御は、内部の高精度抵抗アレ イ内で抵抗を切り替えることにより行われます(図 51 参照)。

すべての内部アンプは歪み相殺回路を採用しているため、高い 直線性と極めて低い THD を実現しています。抵抗のレーザー・ トリムにより、最大ゲイン誤差は G = 1 で 0.03%以下、最小 CMRR は G = 1000 で 100 dB を実現しています。周波数に対して 高い CMRR になるようにピン配置が最適化されているため、 AD8253 は周波数に対して 20 kHz (G = 1) で 80 dB の最小 CMRR を保証します。バランスのとれた入力により、これまで CMRR 性能に悪影響を与えていた寄生を減少させています。

ゲインの選択

このセクションでは、AD8253 の基本動作を設定する方法について説明します。ロジック・ロー・レベルとハイ・レベルの電 圧規定値の一覧を仕様のセクションに記載します。一般に、ロ ジック・ロー・レベルは 0 V で、ロジック・ハイ・レベルは 5 V です。両電圧は DGND を基準として測定されます。DGND の 許容電圧範囲については、仕様の表(表 2)を参照してください。 AD8253 のゲインは、トランスペアレント・ゲイン・モードと ラッチ・ゲイン・モードの 2 つの方法で設定することができま す。モードに無関係に、A0 ピンと A1 ピンの電圧を決めるため には、プルアップ抵抗またはプルダウン抵抗を使用する必要が あります。

トランスペアレント・ゲイン・モード

ゲインを設定する最も容易な方法は、ロジック・ハイ・レベル またはロジック・ロー・レベル電圧を A0 と A1 に直接設定する ことです。 図 52 に、このゲイン設定方法の例を示します。この 方法をこのデータシートではトランスペアレント・ゲイン・モ ードと呼びます。 WRを負電源に接続して、トランスペアレン ト・ゲイン・モードを維持します。このモードでは、A0 と A1 に加えられた電圧がロジック・ロー・レベルとロジック・ハ イ・レベルの間で変化すると、直ちにゲインが変化します。 表 5 にトランスペアレント・ゲイン・モードの真理値を、図 52 に トランスペアレント・ゲイン・モードで設定された AD8253 を、 それぞれ示します。



図 52.トランスペアレント・ゲイン・モード、AO および A1 = High、 G = 1000

表 5.トランスペアレント・ゲイン・モードのロジック・レベル 真理値表

WR	A1	A0	Gain
$-V_S$	Low	Low	1
$-V_S$	Low	High	10
$-V_S$	High	Low	100
$-V_S$	High	High	1000

ラッチ・ゲイン・モード

アプリケーションによっては、マルチプレクサやその他のプロ グラマブルなゲインを持つ計装アンプなどのプログラマブルな デバイスを同じ PCB 上に複数持つ場合があります。このような 場合、デバイスはデータ・バスを共用することができます。 AD8253 のゲインは、WRをラッチとして使って設定することが できので、他のデバイスと AO および A1 を共用することができ ます。図 53 に、この方法を使った回路図を示します。この方法 をラッチ・ゲイン・モードと呼びます。WR がロジック・ハ イ・レベルまたはロジック・ロー・レベル(それぞれ 5 Vと 0 V) のとき、AD8253 はこのモードになります。WR 信号がロジッ ク・ハイ・レベルからロジック・ロー・レベルへ変化するとき の立ち下がりエッジで、AO と A1 の電圧が読み出されます。こ れにより、AO と A1 のロジック・レベルをラッチして、ゲイン が変化します。これらのゲイン変化の詳細については、表 6 の 真理値表を参照してください。





表 6.ラッチ・ゲイン・モードのロジック・レベル真理値表

WR	A1	A0	Gain
High to Low	Low	Low	Change to 1
High to Low	Low	High	Change to 10
High to Low	High	Low	Change to 100
High to Low	High	High	Change to 1000
Low to Low	X^1	\mathbf{X}^1	No change
Low to High	\mathbf{X}^{1}	\mathbf{X}^1	No change
High to High	\mathbf{X}^{1}	\mathbf{X}^{1}	No change

¹ X = don't care.

パワーアップ時、ラッチ・ゲイン・モードで AD8253 はデフォ ルトでゲイン = 1 に設定されます。これに対して、トランスペ アレント・ゲイン・モードで AD8253 を設定する場合は、パワ ーアップ時に AO と A1 の電圧レベルで指定されたゲインで動作 を開始します。

ラッチ・ゲイン・モードのタイミング

ラッチ・ゲイン・モードでは、A0 と A1 のロジック・レベルを 最小セットアップ・タイム tsu間維持した後、WR 立ち下がりエ ッジでゲインをラッチします。同様に、WR の立ち下がりエッ ジの後、両信号を最小ホールド・タイム tHD 間維持して、ゲイン が正しくラッチされるようにする必要があります。tHD 後、A0 と A1 はロジック・レベルを変化させることができますが、ゲイ ンはWR の次の立ち下がりエッジまで変化させることはできませ ん。WR をハイ・レベルに維持できる最小継続時間は twr HIGH で、 twr LOW は WR をロー・レベルに維持できる最小継続時間 です。デジタル・タイミング仕様を 表 2 に示します。ゲイン変 化に必要な時間は、アンプのセトリング・タイムにより支配さ れます。タイミング図を図 54 に示します。

データ・バスを他のデバイスと共用する場合、これらのデバイスに加えられるロジック・レベルが AD8253 の出力に混入する可能性があります。ロジック信号のエッジ・レートを小さくすることにより、この混入を減少させることができます。さらに、 PCB を注意深くレイアウトすると、ボードのデジタル部分とアナログ部分の間の結合も小さくすることができます。



図 54. ラッチ・ゲイン・モードのタイミング図

電源のレギュレーションとバイパス

AD8253 は高い PSRR を持っていますが、最適性能を得るために は、安定な DC 電圧を使って、計装アンプに電源を供給する必 要があります。電源ピンのノイズは性能に悪影響を与えること があります。すべてのリニア回路の場合と同様に、バイパス・ コンデンサを使ってアンプをデカップリングする必要がありま す。

0.1 μF のコンデンサを、各電源ピンのできるだけ近くに配置する 必要があります。10 μF のタンタル・コンデンサはデバイスから 離れて配置することができますが(図 55 参照)、多くの場合、他 の高精度 IC と共用することができます。.



図 55.グラウンドを基準とする電源デカップリング、REF、出力

入力バイアス電流のリターン・パス

AD8253 の入力バイアス電流には、ローカル・アナログ・グラ ウンドへのリターン・パスが必要です。熱電対のように信号源 がリターン電流パスを持っていない場合には、図 56に示すよう に設けてやる必要があります。



入力保護

AD8253 のすべてのピンは、ESD に対して保護されています。 外付け抵抗を入力に直列に接続して、電源レールを 0.5 V 以上 超える電圧に対する電流を制限する必要があります。このよう な場合、AD8253 は室温で連続 6 mA の電流を安全に処理するこ とができます。AD8253 に非常に大きな過負荷電圧が入力される アプリケーションの場合には、外付け直列抵抗と、BAV199L、 FJH1100、または SP720 のような低リーク・ダイオード・クラ ンプを使う必要があります。

リファレンス・ピン

リファレンス・ピン REF は、10 kΩ 抵抗の片端になっています (図 51 参照)。計装アンプの出力は、REF ピンの電圧を基準にし ています。これは、出力信号をローカル・アナログ・グラウン ド以外の電圧にオフセットさせる際に便利です。例えば、電圧 源を REF ピンに接続して、AD8253 が単電源の ADC とインター フェースできるように、出力をレベル・シフトさせることがで きます。許容リファレンス電圧範囲は、ゲイン、同相モード入 力、電源電圧の関数になります。REF ピンは、+Vs または-Vs を 0.5 V 以上超えることはできません。

最適性能を得るためには、特に出力が REF ピンを基準として測 定されない場合は、REF ピンへ接続されるソース・インピーダ ンスを小さく維持して、寄生抵抗が CMRR とゲイン精度に悪影 響を与えないようにする必要があります。



図 57.リファレンス電圧ピンの駆動

同相モード入力電圧範囲

AD82538 の 3 オペアンプ・アーキテクチャをゲインに使用して、 同相モード電圧を除去しています。このため、AD8253 の内部 ノードを増幅された信号と同相モード信号の組み合わせが通過 します。この組み合わせ信号は、各々の入力信号と出力信号が 存在しない場合でも、電圧電源により制限することができます。 図 28 と 図 29に、種々の出力電圧と電源電圧に対する許容同相 モード入力電圧範囲を示します。

レイアウト

グラウンド接続

ミックスド・シグナル回路では、低レベル・アナログ信号をノ イズの多いデジタル環境からアイソレーションする必要があり ます。これは AD8253 でも同様です。電源電圧はアナログ・グ ラウンドを基準とします。デジタル回路はデジタル・グラウン ドを基準とします。両グラウンドを 1 つのグラウンド・プレー ンに接続することは便利ですが、グラウンド配線と PC ボード を通過する電流が数百ミリボルトの誤差を発生させることがあ ります。したがって、アナログ・グラウンド・プレーンとデジ タル・グラウンド・プレーンを分離する必要があります。1 点 のスター・グラウンドでのみ、アナログ・グラウンドとデジタ ル・グラウンドが接続される必要があります。

AD8253 の出力電圧は、リファレンス・ピンの電位を基準にし て発生されます。REF を該当するローカル・アナログ・グラウ ンドに接続するか、またはローカル・アナログ・グラウンドを 基準とする電圧に接続するように注意する必要があります。

ノイズの混入

AD8253 へのノイズ混入を防止するため、次のガイドラインに 従ってください。

デバイスの下をデジタル・ラインが通過しないようにします。

- AD8253の下にアナログ・グラウンド・プレーンを配置します。
- 高速なスイッチング信号は、デジタル・グラウンドでシー ルドしてボードの他の部分に対するノイズの放射を防止し ます。また、これらの信号はアナログ信号パスの近くを通 過しないようにします。
- デジタル信号とアナログ信号の交差は回避する必要があり ます。
- デジタル・グラウンドとアナログ・グラウンドを1点(一般に ADC の下)でのみ接続します。
- 電源ラインに太いパターンを使って、低インピーダンス・ パスにします。デカップリングが必要です。電源のレギュ レーションとバイパスのセクションに記載するガイドラ インに従います。

同相モード除去比

AD8253 は広い範囲の周波数に対して高い CMRR を持っている ため、ライン・ノイズとその高調波のような外乱に対する耐性 が、約 200 Hz で CMRR が低下する一般的な計装アンプより優 れています。これらのアンプにはこの欠点を補償するため入力 に同相モード・フィルタが必要となることがあります。AD8253 は広い周波数範囲で CMRR を阻止できるため、フィルタの必要 性は少なくなっています。

最大のシステム性能を得るためにはボード・レイアウトを注意 深く行う必要があります。周波数に高い CMRR を対して維持す るためには、入力パターンを対称にレイアウトする必要がありま す。パターンの抵抗と容量のバランスを維持します。入力ピン とパターンの下に PCB メタル層を追加するとこれに役立ちます。 ソース抵抗と容量はできるだけ入力の近くに配置する必要があ ります。パターンが別の層からの入力と交差する場合には、入 力パターンと直交するように配置します。

RF 干渉

アンプが強い RF 信号が存在するアプリケーションで使われる 場合には、RF の整流がしばしば問題になります。外乱が小さい DC オフセット電圧として現れることがあります。高周波信号は、 計装アンプの入力にローパス RC 回路を接続して除去すること ができます(図 58 参照)。このフィルタは、次式の関係を使って 入力信号の帯域幅を制限します。

$$FilterFreq_{DIFF} = \frac{1}{2\pi R(2C_D + C_C)}$$

$$FilterFreq_{CM} = \frac{1}{2\pi RC_C}$$

ここで、 $C_D \ge 10 C_{C_0}$



図 58.RFIの除去

R と C_{c} の値は、RFI を小さくするように選択する必要がありま す。正側入力の R×CC と負側入力の R×CC との不一致は、 AD8253 の CMRR の性能を低下させます。 C_{c} の値の 10 倍の C_{D} 値を使うと、不一致の影響は小さくなるので、性能が改善され ます。

A/D コンバータの駆動

CMRR を確保するために A/D コンバータの前に計装アンプがし ばしば使われます。一般に、計装アンプには ADC を駆動するバ ッファが必要ですが、AD8253 は、低出力ノイズ、低歪み、小 さいセトリング・タイムを持つため、優れた ADC ドライバに なっています。

この例では、1 nF のコンデンサと 49.9 Ω の抵抗により AD7612 に対する折り返し防止フィルタを構成しています。この 1 nF の コンデンサは、ADC のスイッチド・キャパシタ入力に対して必 要な電荷の保持と供給も行っています。49.9 Ω の直列抵抗はア ンプから 1 nF 負荷を削減し、AD7612 のスイッチ・キャパシタ入 力から流出するキックバック電流からアイソレーションします。 小さすぎる抵抗を選択すると、AD8253 出力の電圧と AD7612 入 力の電圧との間の相関を良くしますが、AD8253 は不安定にな ってしまいます。精度を維持する小さい抵抗の選択と安定性を 維持する大きい抵抗の選択との間のトレードオフを行う必要が あります。



アプリケーション情報

差動出力

アプリケーションによっては、差動信号の発生が必要なことが あります。多くの高分解能の A/D コンバータでは差動入力が必 要です。あるいは、長距離伝送で干渉に対する耐性を向上させる ために差動信号が必要とされます。

図 61 に、AD8253 で差動信号を出力させる方法を示します。オ ペアンプ AD8675 は、差動電圧を発生する反転回路で使ってい ます。V_{REF} は、図に示す式に従って出力中心を設定します。オ ペアンプの誤差は両出力共通であるため、同相モードになりま す。同様に、不一致抵抗からの誤差により、同相モードに DC オフセット誤差が発生します。このような誤差は、差動入力 ADC や計装アンプによる差動信号処理により除去されます。

この回路を使って差動 ADC を駆動する場合、V_{RFF}を ADC リフ アレンスからの抵抗分圧器を使って設定することにより、ADC での電源に比例する出力が可能になります。

マイクロコントローラによるゲイン設定



図 60.マイクロコントローラによるゲイン設定



図 61.レベルシフト付きの差動出力

データ・アクイジション

AD8253 は、データ・アクイジション・システムでの使用に対 して優れた計装アンプになっています。広い帯域幅、低歪み、 低セトリング・タイム、低ノイズにより、さまざまな 6 ビット ADC の前で信号コンディショニングが可能です。

図 63 に、データ・アクイジション・システムの一部としての AD825x を示します。AD8253 の高速なスルー・レートを使うと、 マルチプレクスされた入力からの高速信号のコンディショニング が可能です。FPGA から AD7612、AD8253、ADG1209 を制御し ています。さらに、メカニカル・スイッチとジャンパを使うと、 トランスペアレント・ゲイン・モードでゲインをピン設定する ことができます。

このシステムはテスト時に、1 kHz で-116 dB の THD と 91 dB の信号対ノイズ比を実現しています(図 62 参照)。



図 62.AD8253 の 1 kHz 信号を使った総合データ・アクイジッショ ン・システムでの AD825x の FFT



図 63. 総合データ・アクイジッション・システムで使用した ADG1209、AD8253、AD7612、AD825xの回路図

外形寸法



COMPLIANT TO JEDEC STANDARDS MO-187-BA

図 64.10 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP] (RM-10) 寸法: mm

オーダー・ガイド

Model	Temperature Range	Package Description	Package Option	Branding
AD8253ARMZ ¹	-40°C to +85°C	10-Lead MSOP	RM-10	Y0K
AD8253ARMZ-RL ¹	-40°C to +85°C	10-Lead MSOP	RM-10	Y0K
AD8253ARMZ-R71	-40°C to +85°C	10-Lead MSOP	RM-10	Y0K
AD8253-EVALZ ¹		Evaluation Board		

¹Z=RoHS 準拠製品

Rev. A