

特長

完全差動

超低消費電流 (パワーダウン機能付き)

無負荷時電源電流: 2.6mA (@5V)

パワーダウン・モード時の消費電流: 450μA (@5V)

高速性能

大信号3dB帯域幅: 110MHz@ゲイン=1

スルーレート: 450V/μs

SFDR性能: 12ビット@500kHz

高速セトリング時間: 100ns (0.02%に対して)

低入力オフセット電圧: ±2.6mV (max)

低入力オフセット電流: 0.45μA (max)

差動入出力

差動/差動またはシングルエンド/差動変換動作

レールtoレール出力

調整可能な出力同相電圧

外部で調整可能なゲイン

広い電源電圧範囲: 2.7~12V

小型サイズのSOICパッケージ

アプリケーション

12ビットADCドライバ

携帯型計測器

バッテリー駆動アプリケーション

シングルエンド/差動変換器

差動アクティブ・フィルタ

ビデオ・アンプ

レベル・シフタ

概要

レールtoレール出力を備えた低価格差動ドライバAD8137は、低消費電力と低コストが要求されるシステムでの12ビットA/Dコンバータ (ADC) の駆動に最適です。AD8137は簡単に利用でき、しかも内部に同相帰還アーキテクチャを採用しているため、1本のピンに印加する電圧で出力同相電圧を制御できます。さらに、内部帰還ループによって、平衡した出力を供給するとともに、偶数次の高調波歪み成分も抑えます。AD8137では、完全差動およびシングルエンド/差動変換のゲイン設定が簡単にできます。4つの抵抗で構成される外部帰還ネットワークで、アンプのクローズド・ループ・ゲインを決定します。パワーダウン機能は、低消費電力がきわめて重要なアプリケーションで役に立ちます。

機能ブロック図




図1




図2. さまざまなゲインでの小信号応答性

AD8137は、アナログ・デバイセズ独自の第2世代XFCBプロセスで製造されており、非常に低い消費電力で高レベルの性能を実現できます。

AD8137は、小型サイズの8ピンSOICパッケージで提供しています。-40~+125°Cの拡張工業用温度範囲 (3) で定格性能が規定されています。

AD8137

目次

仕様	3
絶対最大定格	6
熱抵抗値	6
ESDに関する注意	6
ピン配置とピン機能の説明	7
代表的な性能特性	8
動作理論	17
アプリケーション	18
R_F および R_G のマッチング・ネットワークを使用した	
代表的なアプリケーションの解析	18
マッチングされた帰還ネットワークによる	
ノイズ、ゲイン、帯域幅の概算	18
12ビット以上の分解能を備えたADCの駆動	22
外形寸法	24
オーダー・ガイド	24

REVISION HISTORY

8/04—Data Sheet Changed from a Rev. 0 to Rev. A.

Added 8-Lead LFCSP	Universal
Changes to Layout	Universal
Changes to Product Title	1
Changes to Figure 1	1
Changes to Specifications	3
Changes to Absolute Maximum Ratings	6
Changes to Figure 4 and Figure 5	7
Added Figure 6, Figure 20, Figure 23, Figure 35, Figure 48, and Figure 58; Renumbered Successive Figures	7
Changes to Figure 32	12
Changes to Figure 40	13
Changes to Figure 55	16
Changes to Table 7 and Figure 63	18
Changes to Equation 19	19
Changes to Figure 64 and Figure 65	20
Changes to Figure 66	22
Added Driving an ADC with Greater Than 12-Bit Performance Section	22
Changes to Ordering Guide	24
Updated Outline Dimensions	24

5/04—Revision 0: Initial Version

仕様

表1. $V_S = \pm 5V$ 、 $V_{OCM} = 0V$ （特に指定のない限り、 $25^\circ C$ 、差動ゲイン=1、 $R_{L, dm} = R_F = R_G = 1k\Omega$ 、 $T_{MIN} \sim T_{MAX} = -40 \sim +125^\circ C$ ）

パラメータ	条件	Min	Typ	Max	単位
差動入力性能					
動的性能					
−3dB小信号帯域幅	$V_{O, dm} = 0.1V$ p-p	64	76		MHz
−3dB大信号帯域幅	$V_{O, dm} = 2V$ p-p	79	110		MHz
スルーレート	$V_{O, dm} = 2V$ ステップ		450		V/ μs
セトリング時間 (0.02%に対して)	$V_{O, dm} = 3.5V$ ステップ		100		ns
オーバードライブ復帰時間	$G = 2$ 、 $V_{i, dm} = 12V$ p-p三角波		85		ns
ノイズ/高調波性能					
SFDR	$V_{O, dm} = 2V$ p-p、 $f_C = 500kHz$		90		dB
	$V_{O, dm} = 2V$ p-p、 $f_C = 2MHz$		76		dB
入力電圧ノイズ	$f = 50kHz \sim 1MHz$		8.25		nV/ \sqrt{Hz}
入力電流ノイズ	$f = 50kHz \sim 1MHz$		1		pA/ \sqrt{Hz}
DC性能					
入力オフセット電圧	$V_{IP} = V_{IN} = V_{OCM} = 0V$	−2.6	± 0.7	+2.6	mV
入力オフセット電圧ドリフト	$T_{MIN} \sim T_{MAX}$		3		$\mu V/^\circ C$
入力バイアス電流	$T_{MIN} \sim T_{MAX}$		0.5	1	μA
入力オフセット電流			0.1	0.45	μA
オープン・ループ・ゲイン			91		dB
入力特性					
入力同相電圧範囲		−4		+4	V
入力抵抗値	差動		800		k Ω
	同相		400		k Ω
入力容量	同相		1.8		pF
CMRR	$\Delta V_{ICM} = \pm 1V$	66	79		dB
出力特性					
出力電圧振幅	各シングルエンド出力、 $R_{L, dm} = 1k\Omega$	$V_{S-} + 0.55$		$V_{S+} - 0.55$	V
出力電流			20		mA
出力平衡誤差	$f = 1MHz$		−64		dB
$V_{OCM} \sim V_{O, cm}$ の電圧性能					
V_{OCM}の動的性能					
−3dB帯域幅	$V_{O, cm} = 0.1V$ p-p		58		MHz
スルーレート	$V_{O, cm} = 0.5V$ p-p		63		V/ μs
ゲイン		0.992	1.000	1.008	V/V
V_{OCM}の入力特性					
入力電圧範囲		−4		4	V
入力抵抗値			35		k Ω
入力オフセット電圧		−28	± 11	+28	mV
入力電圧ノイズ	$f = 100kHz \sim 1MHz$		18		nV/ \sqrt{Hz}
入力バイアス電流			0.3	1.1	μA
CMRR	$\Delta V_{O, dm} / \Delta V_{OCM}$ 、 $\Delta V_{OCM} = \pm 0.5V$	62	75		dB
電源					
動作電圧範囲		+2.7		± 6	V
無負荷時電源電流			3.2	3.6	mA
無負荷時電源電流、ディスエーブル時	パワーダウン=ローレベル		750	900	μA
PSRR	$\Delta V_S = \pm 1V$	79	91		dB
PDピン					
スレッシュホールド電圧		$V_{S-} + 0.7$		$V_{S+} + 1.7$	V
入力電流	パワーダウン=ハイレベル/ローレベル		150/210	170/240	μA
動作温度範囲					
		−40		+125	$^\circ C$

AD8137

表2. $V_S=5V$ 、 $V_{OCM}=2.5V$ (特に指定のない限り、 $25^\circ C$ 、差動ゲイン=1、 $R_{L, dm}=R_F=R_G=1k\Omega$ 、 $T_{MIN}\sim T_{MAX}=-40\sim+125^\circ C$)

パラメータ	条件	Min	Typ	Max	単位
差動入力性能					
動的性能					
−3dB小信号帯域幅	$V_{O, dm}=0.1V$ p-p	63	75		MHz
−3dB大信号帯域幅	$V_{O, dm}=2V$ p-p	76	107		MHz
スルーレート	$V_{O, dm}=2V$ ステップ		375		V/ μs
セトリング時間 (0.02%に対して)	$V_{O, dm}=3.5V$ ステップ		110		ns
オーバードライブ復帰時間	$G=2$ 、 $V_{I, dm}=7V$ p-p三角波		90		ns
ノイズ/高調波性能					
SFDR	$V_{O, dm}=2V$ p-p、 $f_C=500kHz$		89		dB
	$V_{O, dm}=2V$ p-p、 $f_C=2MHz$		73		dB
入力電圧ノイズ	$f=50kHz\sim 1MHz$		8.25		nV/\sqrt{Hz}
入力電流ノイズ	$f=50kHz\sim 1MHz$		1		pA/\sqrt{Hz}
DC性能					
入力オフセット電圧	$V_{IP}=V_{IN}=V_{OCM}=0V$	−2.7	± 0.7	+2.7	mV
入力オフセット電圧ドリフト	$T_{MIN}\sim T_{MAX}$		3		$\mu V/^\circ C$
入力バイアス電流	$T_{MIN}\sim T_{MAX}$		0.5	0.9	μA
入力オフセット電流			0.1	0.45	μA
オープン・ループ・ゲイン			89		dB
入力特性					
入力同相電圧範囲		1		4	V
入力抵抗値	差動		800		$k\Omega$
	同相		400		$k\Omega$
入力容量	同相		1.8		pF
CMRR	$\Delta V_{ICM}=\pm 1V$	64	90		dB
出力特性					
出力電圧振幅	各シングルエンド出力、 $R_{L, dm}=1k\Omega$	$V_{S-}+0.45$		$V_{S+}-0.45$	V
出力電流			20		mA
出力平衡誤差	$f=1MHz$		−64		dB
$V_{OCM}\sim V_{O, cm}$の電圧性能					
V_{OCM}の動的性能					
−3dB帯域幅	$V_{O, cm}=0.1V$ p-p		60		MHz
スルーレート	$V_{O, cm}=0.5V$ p-p		61		V/ μs
ゲイン		0.980	1.000	1.020	V/V
V_{OCM}の入力特性					
入力電圧範囲		1		4	V
入力抵抗値			35		$k\Omega$
入力オフセット電圧		−25	± 7.5	+25	mV
入力電圧ノイズ	$f=100kHz\sim 5MHz$		18		nV/\sqrt{Hz}
入力バイアス電流			0.25	0.9	μA
CMRR	$\Delta V_{O, dm}/\Delta V_{OCM}$ 、 $\Delta V_{OCM}=\pm 0.5V$	62	75		dB
電源					
動作電圧範囲		+2.7		± 6	V
無負荷時電源電流			2.6	2.8	mA
無負荷時電源電流、デイスエーブル時	パワーダウン=ローレベル		450	600	μA
PSRR	$\Delta V_S=\pm 1V$	79	91		dB
PDピン					
スレッシュホールド電圧		$V_{S-}+0.7$		$V_{S+}+1.5$	V
入力電流	パワーダウン=ハイレベル/ローレベル		50/110	60/120	μA
動作温度範囲		−40		+125	$^\circ C$

表3. $V_S=3V$ 、 $V_{OCM}=1.5V$ (特に指定のない限り、 $25^\circ C$ 、差動ゲイン=1、 $R_{L, dm}=R_F=R_G=1k\Omega$ での値。 $T_{MIN}\sim T_{MAX}=-40\sim+125^\circ C$)

パラメータ	条件	Min	Typ	Max	単位
差動入力性能					
動的性能					
−3dB小信号帯域幅	$V_{O, dm}=0.1V$ p-p	61	73		MHz
−3dB大信号帯域幅	$V_{O, dm}=2V$ p-p	62	93		MHz
スルーレート	$V_{O, dm}=2V$ ステップ		340		V/ μs
セトリング時間 (0.02%に対して)	$V_{O, dm}=3.5V$ ステップ		110		ns
オーバードライブ復帰時間	$G=2$ 、 $V_{L, dm}=5V$ p-p三角波		100		ns
ノイズ/高調波性能					
SFDR	$V_{O, dm}=2V$ p-p、 $f_C=500kHz$ $V_{O, dm}=2V$ p-p、 $f_C=2MHz$		89 71		dB dB
入力電圧ノイズ	$f=50kHz\sim 1MHz$		8.25		nV/\sqrt{Hz}
入力電流ノイズ	$f=50kHz\sim 1MHz$		1		pA/\sqrt{Hz}
DC性能					
入力オフセット電圧	$V_{IP}=V_{IN}=V_{OCM}=0V$	−2.75	± 0.7	+2.75	mV
入力オフセット電圧ドリフト	$T_{MIN}\sim T_{MAX}$		3		$\mu V/^\circ C$
入力バイアス電流	$T_{MIN}\sim T_{MAX}$		0.5	0.9	μA
入力オフセット電流			0.1	0.4	μA
オープン・ループ・ゲイン			87		dB
入力特性					
入力同相電圧範囲		1		2	V
入力抵抗値	差動 同相		800 400		$M\Omega$ $M\Omega$
入力容量	同相		1.8		pF
CMRR	$\Delta V_{ICM}=\pm 1V$	64	80		dB
出力特性					
出力電圧振幅	各シングルエンド出力、 $R_{L, dm}=1k\Omega$		$V_{S-}+0.37$	$V_{S+}-0.37$	V
出力電流			20		mA
出力平衡誤差	$f=1MHz$		−64		dB
$V_{OCM}\sim V_{O, cm}$ の電圧性能					
V_{OCM} の動的性能					
−3dB帯域幅	$V_{O, cm}=0.1V$ p-p		61		MHz
スルーレート	$V_{O, cm}=0.5V$ p-p		59		V/ μs
ゲイン		0.96	1.00	1.04	V/V
V_{OCM} の入力特性					
入力電圧範囲		1.0		2.0	V
入力抵抗値			35		$k\Omega$
入力オフセット電圧		−25	± 5.5	+25	mV
入力電圧ノイズ	$f=100kHz\sim 5MHz$		18		nV/\sqrt{Hz}
入力バイアス電流			0.3	0.7	μA
CMRR	$\Delta V_{O, dm}/\Delta V_{OCM}$ 、 $\Delta V_{OCM}=\pm 0.5V$	62	74		dB
電源					
動作電圧範囲		+2.7		± 6	V
無負荷時電源電流			2.3	2.5	mA
無負荷時電源電流、ディスエーブル時	パワーダウン=ローレベル		345	460	μA
PSRR	$\Delta V_S=\pm 1V$	78	90		dB
PDピン					
スレッシュホールド電圧		$V_{S-}+0.7$		$V_{S+}+1.5$	V
入力電流	パワーダウン=ハイレベル/ローレベル		8/65	10/70	μA
動作温度範囲		−40		+125	$^\circ C$

AD8137

絶対最大定格

表4

パラメータ	定格値
電源電圧 V_{OCM}	12V
消費電力	$V_{S+} \sim V_{S-}$ 図3を参照
入力同相電圧	$V_{S+} \sim V_{S-}$
保存温度	-65 ~ +125°C
動作温度範囲	-40 ~ +125°C
リード温度範囲 (ハンダ付け、10秒)	300°C
ジャンクション温度	150°C

絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗値

θ_{JA} は、最悪時の条件、すなわち静止空气中で回路基板にデバイスをハンダ付けした状態で規定しています。

表5. 熱抵抗値

パッケージのタイプ	θ_{JA}	θ_{JC}	単位
SOIC-8/2層	157	56	°C/W
SOIC-8/4層	125	56	°C/W
LFCSP/4層	70	56	°C/W

最大消費電力

AD8137のパッケージの最大安全消費電力は、ダイ上のジャンクション温度 (T_J) が電力に伴って上昇することによって制限されます。ガラス遷移温度である約150°Cで、プラスチックの特性が変化します。この温度限界値を一時的に超過しても、パッケージがダイに加える応力が変化し、AD8137のパラメータ性能が恒久的に変化します。長時間にわたりジャンクション温度が175°Cを超えると、シリコン・デバイスの特性が変化し、動作不良が生じる可能性が高くなります。

注意

ESD (静電放電) の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

パッケージ内部で消費される電力 (P_D) は、すべての出力に対する負荷の駆動によってパッケージ内部で消費される電力と無負荷時の消費電力を加えた合計値です。無負荷時の電力は、電源ピン上の電圧 (V_S) に無負荷時電源電流 (I_S) を乗じた値の範囲内にあります。負荷電流は、負荷に流れる差動電流と同相電流、および外部の帰還ネットワークと内部の同相帰還ループを通過して流れる電流で構成されます。同相帰還ループに使用する内部抵抗タップにより、出力に1k Ω の差動負荷がかかります。AC信号を扱う場合は、RMS出力電圧に配慮する必要があります。

θ_{JA} は気流によって低下しますが、そのほかに金属製のパターン配線、スルーホール、グラウンド、電源プレーンがパッケージのピンに直接接触する割合が高くなることによって、 θ_{JA} が低下します。

図3に、周囲温度に対するパッケージの最大安全消費電力の特性を示します。これは、JEDEC規格に適合する4層の回路基板に8ピンSOICパッケージ (125°C/W)、またはLFCSP ($\theta_{JA} = 70^\circ\text{C/W}$) を実装した場合で、 θ_{JA} は概算値です。




図3. 4層の回路基板を使用した場合の最大消費電力の温度特性



ピン配置とピン機能の説明




図4. ピン配置

表6. ピン機能の説明

ピン番号	名称	説明
1	-IN	反転入力
2	V _{OCM}	アンプの動作の直線性が維持されていれば、内部帰還ループが出力同相電圧をV _{OCM} ピンに印加される電圧に等しくなるように駆動します。
3	V _{S+}	正の電源電圧
4	+OUT	正側の差動出力
5	-OUT	負側の差動出力
6	V _{S-}	負の電源電圧
7	$\overline{\text{PD}}$	パワーダウン
8	+IN	非反転入力




図5. 基本的なテスト回路




図6. 容量性負荷のテスト回路 (G=1)

AD8137

代表的な性能特性

特に指定のない限り、差動ゲイン=1、 $R_G=R_F=R_{L, dm}=1k\Omega$ 、 $V_S=5V$ 、 $T_A=25^\circ C$ 、 $V_{OCM}=2.5V$ 。各パラメータについては、図5の「基本的なテスト回路」を参照してください。




図7. さまざまなゲインでの小信号周波数応答性




図10. さまざまなゲインでの大信号周波数応答性




図8. さまざまな電源での小信号周波数応答性




図11. さまざまな電源での大信号周波数応答性




図9. さまざまな温度での小信号周波数応答性




図12. さまざまな温度での大信号周波数応答性




図13. さまざまな負荷での小信号周波数応答性




図16. さまざまな負荷での大信号周波数応答性




図14. さまざまなCFでの小信号周波数応答性




図17. さまざまなCFでの大信号周波数応答性




図15. さまざまなV_OCMでの小信号周波数応答性




図18. さまざまな出力振幅に対する周波数応答性

AD8137




図19. さまざまな R_F での小信号周波数応答性




図22. さまざまな R_F での大信号周波数応答性




図20. 周波数および電源 対 2次高調波歪み




図23. 周波数および電源 対 3次高調波歪み




図21. 出力振幅および電源 対 高調波歪み ($F_C=500\text{kHz}$)




図24. 出力振幅および電源 対 高調波歪み ($F_C=2\text{MHz}$)




図25. さまざまな負荷での2次高調波歪み




図28. さまざまな負荷での3次高調波歪み




図26. さまざまなゲインでの2次高調波歪み




図29. さまざまなゲインでの3次高調波歪み




図27. さまざまな R_F での2次高調波歪み




図30. さまざまな R_F での3次高調波歪み

AD8137




図31. V_{OCM} 対 高調波歪み ($V_S = +5V$)




図34. V_{OCM} 対 高調波歪み ($V_S = +3V$)




図32. 入力電圧ノイズの周波数特性




図35. V_{OCM} 電圧ノイズの周波数特性




図33. CMRRの周波数特性




図36. V_{OCM} CMRRの周波数特性




図37. オーバードライブ復帰特性




図40. セトリング時間 (0.02%)




図38. さまざまな帰還コンデンサ使用時の小信号過渡応答性




図41. さまざまな帰還コンデンサ使用時の大信号過渡応答性




図39. さまざまな容量性負荷に対する小信号過渡応答性




図42. さまざまな容量性負荷に対する大信号過渡応答性

AD8137




図43. PSRRの周波数特性




図46. シングルエンド出力インピーダンスの周波数特性




図44. さまざまな電源でのV_{OCM}の小信号周波数応答性




図47. V_{OCM}の大信号過渡応答性




図45. 出力負荷 対 出力飽和電圧




図48. 出力飽和電圧の温度特性




図49. オフセット電圧の温度特性




図52. 電源電流の温度特性




図50. 入力同相電圧V_{ACM} 対 入力バイアス電流




図53. V_{OCM}入力電圧 対 V_{OCM}入力バイアス電流




図51. 入力バイアス電流と入力オフセット電流の温度特性




図54. V_{OCM}バイアス電流の温度特性

AD8137




図55. V_{OCM} 入力電圧 対 $V_{O,cm}$




図58. パワーダウンの過渡応答性




図56. PD電圧 対 PD電流




図59. パワーダウンのターンオン時間




図57. PD電圧 対 電源電流




図60. パワーダウンのターンオフ時間

動作理論

AD8137は低消費電力、低価格、完全差動の電圧帰還型アンプです。レールtoレール出力段、同相のリファレンス電圧を内部で生成する同相回路、バイアス・シャットダウン回路を備えています。このアンプは2つの帰還ループを使用して、差動の帰還と同相の帰還を別々に制御します。差動ゲインは従来のアンプと同じように外付けの抵抗を用いて設定しますが、出力同相電圧は内部帰還ループによって設定します。この内部帰還ループは、外部の V_{OCM} 入力で制御します。このアーキテクチャにより、出力同相電圧レベルを任意に設定することが簡単にでき、アンプの差動ゲインに影響を及ぼすことはありません。




図61. ブロック図

図61に示すように、入力トランスコンダクタンス段はHブリッジになっており、その出力電流は高インピーダンスのノードCPとCNにミラー化されています。出力段はHブリッジで駆動する従来方式の回路であり、コモン・エミッタ・デバイスによって+OUTと-OUTの各ノードを駆動します。アンプの3dBポイント、以下の式によって表すことができます。

$$BW = \frac{g_m}{2\pi \times C_c}$$

ここで、 g_m は入力段のトランスコンダクタンスで、 C_c はノードCP/CNの合計容量です（CPとCNの容量はマッチングされています）。AD8137では、入力段の g_m は約1mA/V、 C_c の容量は3.5pF、アンプのクロスオーバー周波数は41MHzとなっています。一般的にはこの周波数でアンプのユニティ・ゲイン帯域幅が決まりますが、AD8137の場合は、クローズド・ループ帯域幅が帰還抵抗の数値にも依存します（図19を参照）。オープン・ループ・ゲインと位相のシミュレーションを図62に示します。




図62. オープン・ループ・ゲインと位相

図61では、同相帰還アンプ A_{CM} が出力同相電圧をサンプリングし、負の帰還によって V_{OCM} 入力に印加される電圧に等しくなるように強制設定されます。要するに、帰還ループが出力同相電圧を V_{OCM} 入力に加える電圧のサーボ・ループとなっています。内部バイアス発生器の V_{OCM} のレベルを電源中央値にほぼ等しい電圧に設定するので、 V_{OCM} 入力がフローティング状態のときに、出力同相電圧はほぼ電源中央値に等しい値に設定されます。内部バイアス発生器の信号源抵抗値が大きいため、出力抵抗値が比較的小さい信号源から供給する外部電圧によって簡単に無効にできます。 V_{OCM} 入力は同相帰還ループの動作の直線性を維持して、電源レールの約1V以内まで駆動できます。

AD8137内部の同相帰還ループは、それほどマッチングのとれていない部品を外付けしても、広い周波数範囲で高度に平衡した出力を生成します。これは、出力同相電圧の信号成分をゼロに強制設定するためです。その結果、振幅が同じで、しかも位相が正確に180°ずれた、ほぼ完全に平衡した出力が得られます。

AD8137

アプリケーション

R_FおよびR_Gのマッチング・ネットワークを使用した代表的なアプリケーションの解析

代表的な接続と用語の定義

図63に、マッチングしたR_F/R_Gネットワークを外付けしたAD8137の代表的な接続を示します。AD8137の差動入力端子V_{AP}とV_{AN}をサミング・ジャンクションとして使用します。V_{OCM}端子に加えられる外部リファレンス電圧によって、出力同相電圧を設定します。V_{OP}とV_{ON}の2本の出力端子上の電圧は、1つの入力信号に対応して平衡を保ちながらそれぞれ逆位相となります。




図63. 代表的な接続

差動出力電圧は、以下の式によって表すことができます。

$$V_{O, dm} = V_{OP} - V_{ON} \quad (1)$$

同相電圧は、2つの電圧を平均した電圧です。出力同相電圧は、以下の式によって表すことができます。

$$V_{O, cm} = \frac{V_{OP} + V_{ON}}{2} \quad (2)$$

出力平衡

出力平衡は、V_{OP}とV_{ON}の振幅がどの程度良好にマッチングしているか、また2つの位相がどの程度の精度で180°ずれているかを判断するための目安になります。出力同相電圧の信号成分をゼロの方向に強制的に設定する内部同相帰還ループであるため、振幅が同じで、位相が正確に180°異なっている、ほぼ完全に平衡した差動出力が得られます。出力平衡性能のためにそれほどマッチングした部品を使用しなくてもすみ、各ループの帰還係数を互いに等しくする必要もありません。低周波数での出力平衡は、内部の分圧器の mismatching によって最終的に制限されます。

出力平衡を測定するには、マッチングの優れた抵抗分圧器を差動出力の間に接続し、この分圧器のミッドポイント信号を差動出力の振幅と比較します。以下の式に示すように、出力平衡は出力同相電圧の変化の大きさを出力差動電圧の変化の大きさと割った値になります。

$$\text{出力平衡} = \left| \frac{\Delta V_{O, cm}}{\Delta V_{O, dm}} \right| \quad (3)$$

差動負帰還は、サミング・ジャンクションV_{AN}とV_{AP}の電圧をこの2つが基本的に等しくなるように駆動します。

$$V_{AN} = V_{AP} \quad (4)$$

同相帰還ループは、図61の2本の内部同相タップ抵抗のミッドポイントでサンプリングされる出力同相電圧が、V_{OCM}端子に設定される電圧に等しくなるように駆動します。

$$V_{OP} = V_{OCM} + \frac{V_{O, dm}}{2} \quad (5)$$

および

$$V_{ON} = V_{OCM} - \frac{V_{O, dm}}{2} \quad (6)$$

マッチングされた帰還ネットワークによるノイズ、ゲイン、帯域幅の概算

出力ノイズ電圧と帯域幅の概算

出力ノイズの合計値は、互いに依存していないいくつかの信号源のノイズの2乗和平方根の合計値に相当します。信号源が互いに依存していないため、各信号源のノイズ成分を別々に2乗和平方根の計算に入れる必要があります。表7に、さまざまなクロズド・ループ・ゲインに対する推奨抵抗値と、帯域幅と出力差動電圧ノイズの概算値を示します。ほとんどのアプリケーションにおいて、1%の抵抗で十分です。

表7. さまざまなクロズド・ループ・ゲインに対する推奨抵抗値と概算合計出力ノイズ

ゲイン	R _G (Ω)	R _F (Ω)	3dB帯域幅 (MHz)	合計出力ノイズ (nV/√Hz)
1	1k	1k	72	18.6
2	1k	2k	40	28.9
5	1k	5k	12	60.1
10	1k	10k	6	112.0

差動出力電圧ノイズには、AD8137の入力電圧ノイズと入力電流ノイズの成分のほか、外部帰還ネットワークから生じるノイズ成分が含まれます。

入力電圧ノイズのスペクトル密度に由来するノイズ成分は、以下の式で求めることができます。

$$V_{o_n1} = v_n \left(1 + \frac{R_f}{R_G} \right) \text{ または } v_n / \beta \quad (7)$$

ここで、 v_n は入力換算の差動電圧ノイズです。この式は、従来のオペアンプのものと同じです。

各入力の入力電流ノイズに由来する成分は、以下の式で求めることができます。

$$V_{o_n2} = i_n (R_f) \quad (8)$$

ここで、 i_n は1つの入力の入力ノイズ電流です。2つの入力電流は統計上独立したプロセスになるため、各入力を別々に扱う必要があります。

各 R_G に由来するノイズ成分は、以下の式で求めることができます。

$$V_{o_n3} = \sqrt{4kTR_G} \left(\frac{R_f}{R_G} \right) \quad (9)$$

この結果は、各 R_G に差動ゲイン値を乗じた熱ノイズということがわかります。

各 R_f に由来するノイズ成分は、以下の式で求めることができます。

$$V_{o_n4} = \sqrt{4kTR_f} \quad (10)$$

電圧ゲイン

シングルエンド入力差動出力構成のノード電圧の特性は、信号の定義と図63から導出できます。図63 ($C_F=0$)を参照し、 $V_{IN}=0$ に設定すると、以下の式が得られます。

$$\frac{V_{IP} - V_{AP}}{R_G} = \frac{V_{AP} - V_{ON}}{R_f} \quad (11)$$

$$V_{AN} = V_{AP} = V_{OP} \left[\frac{R_G}{R_f + R_G} \right] \quad (12)$$

この2つの式を計算し、 V_{IP} を V_i に設定すると、 $V_{O, dm}/V_i$ のゲイン関係式が得られます。

$$V_{OP} - V_{ON} = V_{O, dm} = \frac{R_f}{R_G} V_i \quad (13)$$

入力信号を V_{IN} に印加し、 $V_{IP}=0$ を設定するだけで、ゲインが同じ反転構成になります。平衡した差動入力の場合には、 $V_{IN, dm}$ から $V_{O, dm}$ までのゲインも R_f/R_G に等しくなります。ここで $V_{IN, dm} = V_{IP} - V_{IN}$ です。

帰還係数の使用

差動ドライバを使用する場合は、帰還係数 β を利用すると便利です。これは、以下のように定義できます。

$$\beta \equiv \frac{R_G}{R_f + R_G} \quad (14)$$

帰還係数 β は従来の帰還解析に矛盾することなく、特に2つの帰還ループがマッチングしないときに用いると非常に便利です。

入力同相電圧

V_{AN} と V_{AP} の各端子の直線性の範囲は、正または負の電源レールの約1V以内まで拡張されています。基本的に V_{AN} と V_{AP} は互いに等しいため、ともにアンプの入力同相電圧に等しい値になります。その電圧範囲は、仕様の表に入力同相電圧範囲として記載されています。図63の接続図の V_{AN} と V_{AP} の電圧は、以下の式で表すことができます。

$$V_{AN} = V_{AP} = V_{ACM} = \left(\frac{R_f}{R_f + R_G} \times \frac{(V_{IP} + V_{IN})}{2} \right) + \left(\frac{R_G}{R_f + R_G} \times V_{OCM} \right) \quad (15)$$

ここで、 V_{ACM} はアンプの入力端子に存在する同相電圧です。

β を用いると、式15は次のように書き表すことができます。

$$V_{ACM} = \beta V_{OCM} + (1 - \beta) V_{ICM} \quad (16)$$

あるいは

$$V_{ACM} = V_{ICM} + \beta (V_{OCM} - V_{ICM}) \quad (17)$$

ここで、 V_{ICM} は入力信号の同相電圧です。これは、次の式で求めることができます。

$$V_{ICM} \equiv \frac{V_{IP} + V_{IN}}{2}$$

正しい動作のためには、 V_{AN} と V_{AP} の電圧をそれぞれの直線性の範囲内に維持する必要があります。

入力インピーダンスの計算

図63に示す回路の入力インピーダンスは、シングルエンドまたは差動のいずれの信号源でアンプを駆動しているかによって異なります。差動入力信号が平衡している場合、差動入力インピーダンス ($R_{IN, dm}$) は次のような単純なものになります。

$$R_{IN, dm} = 2R_G \quad (18)$$

シングルエンド信号の場合には (たとえば、 V_{IN} がグラウンドに接続され、入力信号が V_{IP} を駆動する場合)、入力インピーダンスは以下ようになります。

$$R_{IN} = \frac{R_G}{1 - \frac{R_f}{2(R_G + R_f)}} \quad (19)$$

DC誤差の概算

AD8137で発生する主要な差動出力オフセット誤差は、主に3つの誤差源に由来します。すなわち、入力オフセット電圧、帰還ネットワークの抵抗値と相互作用する V_{AN} と V_{AP} の入力電流間のオフセット、帰還ネットワークのマッチング誤差に関連して発生する入力および出力同相電圧間のDC電圧差に起因するオフセットです。

最初の出力誤差成分は、以下の式で求めることができます。

$$V_{o_e1} = V_{IO} \left(\frac{R_F + R_G}{R_G} \right) \text{ または } V_{IO} / \beta \quad (21)$$

ここで、 V_{IO} は入力オフセット電圧です。

2番目の誤差は、以下の式で求めることができます。

$$V_{o_e2} = I_{IO} \left(\frac{R_F + R_G}{R_G} \right) \left(\frac{R_G R_F}{R_F + R_G} \right) = I_{IO} (R_F) \quad (22)$$

ここで、 I_{IO} は2つの入力バイアス電流間のオフセットです。

3番目の誤差電圧は、以下の式で求めることができます。

$$V_{o_e3} = \Delta enr \times (V_{ICM} - V_{OCM}) \quad (23)$$

ここで、 Δenr は2個の帰還抵抗間のわずかな mismatch 誤差です。

差動オフセット誤差全体の値は、上記3つの誤差源を合計した値になります。

帰還ネットワークの mismatching によるその他の影響

内部同相帰還ネットワークは、 R_F/R_G の帰還ネットワークに mismatching が生じていても、強制的に出力電圧を平衡状態に保ちます。しかし、この場合、帰還ネットワークの mismatching に比例してゲイン誤差が生じます。

従来のオペアンプを使用した4つの抵抗による差動アンプの場合とまったく同じように、外部抵抗比にマッチング誤差があると、 V_{AN} と V_{IN} の入力端子の同相信号を除去する能力が低下します。さらに、抵抗比のマッチング誤差にともなって、差動出力成分 (V_{OCM} 入力電圧に帰還係数 (β) 同士の差を乗じた値) が生じます。1%の抵抗を使用する大部分のアプリケーションでは、この成分は出力の差動DCオフセット値に相当するため、無視できるほどの小さい値です。

容量性負荷の駆動

純粋な容量性負荷は、AD8137のボンディング・ワイヤとピンのインダクタンスと相互に作用するため、過渡応答に高周波数のリングングが発生し、位相マージンが失われます。この影響を最小限に抑える1つの方法は、値の小さい抵抗を各出力と直列に接続し、負荷容量をバッファすることです。抵抗と負荷容量が1次のローパス・フィルタになるため、抵抗値はできる限り小さくしてください。場合によっては、ADCの入力に小さい値の直列抵抗を追加しなければならないことがあります。

図39と図42に、容量性負荷に対する過渡応答性を示します。この2つの図では、各出力に直列抵抗を接続し、差動の容量性負荷を使用しています。

レイアウトに関する注意事項

AD8137を使用して設計する場合は、標準的な高速PCボードのレイアウト方法に従ってください。グラウンド・プレーンの使用を推奨します。また、適切な電源のデカップリング・ネットワークを電源ピンにできるだけ近い場所に接続する必要があります。

サミング・ノードの浮遊容量を最小限に抑えるために、サミング・ノードに接続したすべてのパターン配線とパッドの下のあらゆる層から銅を取り除いてください。サミング・ノードに少しでも浮遊容量が存在すると、周波数応答でピーキングが発生し、浮遊容量が大きければ、動作が不安定になる可能性があります。サミング・ノードの浮遊容量がどうしてもいくら残る場合は、帰還抵抗と並列に容量の小さいコンデンサを接続することによってその影響を補償できます。

シングルエンド入力の終端

大部分の高速信号アプリケーションでは、インピーダンスのマッチングが考慮され、少なくとも1つの終端抵抗が必要となります。アナログ信号のアプリケーションでは、一般にマッチングのとれた終端抵抗を負荷に近接した伝送ラインの終端部に配置します。ここでは、AD8137のシングルエンド入力を正しく終端する方法について説明します。

AD8137の入力回路による入力抵抗は終端抵抗と並列と考えることができるため、その負荷の影響を考慮に入れる必要があります。さらに、ドライバのテブナン等価回路、その信号源抵抗値、終端抵抗値もすべて計算に入れなければなりません。この問題を的確に解決するにはいくつかの代数式を同時に解く必要があり、本データシートの範囲を超えています。反復法による解決も可能であり、特に標準的な抵抗値が一般に使用されるということを考えれば、このほうが簡単な方法といえます。

図66に、AD8137のユニティ・ゲイン構成回路を示し、50Ωの環境で正しい終端を行う方法について説明します。

AD8137




図66. 終端入力を行ったAD8137

AD8137回路の1kΩの入力抵抗と並列に52.3Ωの終端抵抗 R_T を接続することにより、信号源から見ると全体として50Ωの入力抵抗が生じます。マッチングした帰還ループを得るには、各ループに同じ R_F を使用していれば、同じ R_G を使用する必要があります。入力（上側）ループでは、 R_G は（+）入力と直列に接続される1kΩ抵抗に R_T と50Ωの信号源抵抗の並列接続を合わせた抵抗値になります。したがって、上側のループで使用される R_G の値は1.03kΩになります。これに最も近い標準値は1.02kΩであるため、この値を下側のループの R_G として使用します。

帰還抵抗の値を決定するときは、もう少し複雑です。信号源発生器 V_{IN} の振幅は、50Ωで終端するとき、出力信号の振幅の2倍になります。したがって、 V_S からの4Vp-pの振幅によって2Vp-pの終端振幅が発生します。クローズド・ループ・ゲインを計算するときは、信号源と R_T のテブナン等価回路を使用する必要があります。これは、上側ループの R_G が信号源の方に向いているテブナン抵抗と1kΩ抵抗との間で分割されるためです。 R_T は常に50Ωよりも大きくなければならないため、50Ωの終端では信号源のテブナン電圧が信号源の出力電圧よりも高くなります。この場合、 R_T が52.3Ω、テブナン電圧と抵抗値はそれぞれ2.04Vp-pと25.6Ωです。ここでは、上側の入力ブランチを1.03kΩの抵抗と直列に接続された2.04Vp-pの信号源とみなすことができます。これはユニティ・ゲインのアプリケーションに相当するので、2Vp-pの差動出力が必要になり、そのため R_F の値は1.03kΩ×(2/2.04)=1.01kΩ≒1kΩにしなければなりません。この例では、 R_F と R_G が R_T よりも大きくなると、 R_G

の増加によって生じるゲインの低下は、 R_F が信号源の出力抵抗よりも大きくなることによって生じるテブナン電圧の増加によって基本的に相殺されます。一般に、終端アプリケーションで R_F と R_G の値が小さくなると、 R_G の増加を補償するために、 R_F の値を大きくする必要があります。

「代表的な性能特性」のデータでは、計測のキャリブレーションを実施し、クローズド・ループ・ゲインに対する終端の影響を考慮に入れています。

パワーダウン

AD8137には、デバイスを使用していないときに消費される無負荷時電源電流を最少にするためにPDピンが用意されています。PDをアサートするには、ロジック・ローレベルを7番ピンに加えます。ロジック・ハイレベルとロジック・ローレベル間のスレッシュホールドの公称値は、負の電源レールよりも1.1V高い値になります。このスレッシュホールド値については、仕様の表を参照してください。

12ビット以上の分解能を備えたADCの駆動

AD8137は12ビットのシステムに最適であることから、12ビット以上の直線性をもつシステムでアンプの性能を測定することが必要です。特に、有効ビット数（ENOB）がもっとも重要です。16ビット、250KSPSを備えたAD7687は、AD8137の12ビットでの性能を確認するのに理想的なデバイスといえます。

このアプリケーションの場合、AD8137はゲイン=2に設定され、20kHzのバンドパス・フィルタを通してシングルエンドで駆動されますが、出力はAD7687に差動で入力されます（図67）。この回路ではRGインピーダンスはマッチングしていないため、差動出力にDCオフセット成分が現れます。オフセット成分は、AD8137の性能を図示するためのテスト回路として入れてありますが、実際のアプリケーションでは、帰還ネットワークはマッチングしたものを使用してください。

−1.82dBFSの最大入力範囲でAD7687を使用する場合、AD8137の電源は単電源の5Vを V_{S+} に印可し、 V_{S-} をグラウンドに接続します。AD7687の入力範囲を−0.45dBFSに広げた場合には、AD8137の電源電圧を+6Vと−1Vに増やします。どちらの場合も V_{OCM} ピンは2.5Vでバイアスし、PDピンは開放のままにします。電源電圧はすべて0.1μFのコンデンサでデカップリングします。図68は−1.82dBFSのセットアップでの性能、図69は−0.45dBFSのセットアップでの性能を示しています。




図67. 16ビット、250KSPSのADC、AD7687を駆動するAD8137




図68. AD8137の性能 (単電源5V、 -1.82dBFS)





図69. AD8137の性能 (電源: 6Vと-1V、 -0.45dBFS)

AD8137

外形寸法



JEDEC規格MS-012AAに準拠

管理寸法はミリメートルの単位で表記しています。カッコ内に示すインチ単位の寸法はミリメートル値に基づく概数で、参考のためにのみ記載しています。設計ではこの値を使用しないでください。

図70. 8ピン標準SOIC
ナロー・ボディ (R-8)
寸法単位: mm (インチ)




図71. 8ピンLFCSP
3mm×3mmボディ (CP-8-2)
寸法単位: mm

オーダー・ガイド

製品	パッケージの温度範囲	パッケージの説明	パッケージ・オプション	マーキング
AD8137YR	-40°C ~ +125°C	8ピンSOIC	R-8	
AD8137YR-REEL	-40°C ~ +125°C	8ピンSOIC	R-8	
AD8137YR-REEL7	-40°C ~ +125°C	8ピンSOIC	R-8	
AD8137YRZ ¹	-40°C ~ +125°C	8ピンSOIC	R-8	
AD8137YRZ-REEL ¹	-40°C ~ +125°C	8ピンSOIC	R-8	
AD8137YRZ-REEL7 ¹	-40°C ~ +125°C	8ピンSOIC	R-8	
AD8137YCP-R2	-40°C ~ +125°C	8ピンLFCSP	CP-8-2	HFB
AD8137YCP-REEL	-40°C ~ +125°C	8ピンLFCSP	CP-8-2	HFB
AD8137YCP-REEL7	-40°C ~ +125°C	8ピンLFCSP	CP-8-2	HFB
AD8137YCPZ-R2 ¹	-40°C ~ +125°C	8ピンLFCSP	CP-8-2	HGB
AD8137YCPZ-REEL ¹	-40°C ~ +125°C	8ピンLFCSP	CP-8-2	HGB
AD8137YCPZ-REEL7 ¹	-40°C ~ +125°C	8ピンLFCSP	CP-8-2	HGB

¹ Z=鉛フリー製品