# **ANALOG DEVICES**

### データシート

# 電圧出力DAC

AD5780

### 特長

真の 18 ビット電圧出力 DAC、±1 LSB INL 出力ノイズ・スペクトル密度: 8 nV/√Hz 直線性誤差の長時間安定性: 0.025 LSB ゲイン誤差温度係数: ±0.018 ppm/°C 出力電圧セトリング・タイム: 2.5 µs ミッドスケール・グリッチ・インパルス: 3.5 nV-sec 高精度リファレンス・バッファを内蔵 動作温度範囲: −40°C~+125°C 4 mm × 5 mm の LFCSP パッケージを採用 広い電源範囲: 最大±16.5 V 35 MHz のシュミット・トリガ付きデジタル・インターフェース 1.8 V 互換のデジタル・インターフェース

### アプリケーション

医療計測機器
 テスト機器と計測機器
 工業用制御
 科学計装機器と航空宇宙計装機器
 データ・アクイジション・システム
 ゲインとオフセットのデジタル調整
 電源制御

#### 概要

AD5780<sup>1</sup>は、バッファなし電圧出力の真の 18 ビット DAC で、最 大 33 Vの両電源で動作します。AD5780 には 5 V~V<sub>DD</sub> - 2.5 Vの 正リファレンス入力範囲と V<sub>SS</sub> + 2.5 V~0 V の負リファレンス入 力範囲を入力することができます。両リファレンス入力にはバッ ファが付いているため、外付けバッファは不要です。AD5780 は 最大±1 LSB の相対精度仕様を提供し、±1 LSB DNL の最大値仕様 で単調性動作を保証しています。

このデバイスは、最大 35 MHz のクロック・レートで動作し、か つ標準 SPI、QSPI™、MICROWIRE™、DSP の各インターフェース 規格と互換性を持つ多機能 3 線式シリアル・インターフェースを 採用しています。このデバイスは、パワーオン・リセット回路を 内蔵しており、この回路がパワーアップ時に DAC 出力を0V に して既知の出力インピーダンス状態を維持するため、デバイスに 対する有効な書込みが行われるまでこの状態を維持することがで きます。このデバイスは、出力を所定の負荷状態にする出力クラ ンプ機能を内蔵しています。

1米国特許 No. 7,884,747 と 8,089,380 により保護されています。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 @2011-2012 Analog Devices, Inc. All rights reserved.

Rev. **C** 

アナログ・デバイセズ株式会社

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー

電話 06(6350) 6868



即使用可能な18ビット、±1 LSB INLの

図 1.

表 1.関連デバイス

Part No.	Description
AD5790	20-bit, 2 LSB accurate DAC
AD5791	20-bit, 1 ppm accurate DAC
AD5781	18-bit, 0.5 LSB accurate DAC
AD5541A/AD5542A	16-bit, 1 LSB accurate 5 V DAC
AD5760	16-bit, 0.5 LSB accurate DAC

### 製品のハイライト

- 1. 真の18ビット精度
- 2. 広い電源範囲:最大±16.5 V。
- 3. -40°C~+125°Cの動作温度範囲。
- 4. 低ノイズ: 8 nV/√Hz
- 5. 低いゲイン誤差温度係数: ±0.018 ppm/°C

#### 関連製品

出力アンプ・バッファ: AD8675、ADA4898-1、ADA4004-1 外付けリファレンス電圧: ADR445

DC/DC デザイン・ツール: ADIsimPower<sup>TM</sup>

その他の関連製品については AD5780 製品ページをご覧ください。

# 目次

特長1
アプリケーション1
機能ブロック図1
概要1
製品のハイライト1
関連製品1
改訂履歴2
仕様3
タイミング特性5
絶対最大定格
ESD の注意8
ピン配置およびピン機能説明9
代表的な性能特性10
用語18
動作原理19

### 改訂履歴

3/12—Rev. B to Rev. C
Changes to Data Sheet Title and added Patent 8,089,3801
2/12—Rev. A to Rev. B
Deleted Linearity Compensation Section
12/11—Rev. 0 to Rev. A
Edits to Table 2
Changes to Figure 4817
Changes to DAC Register Section21
Changes to Table 10 and Table 1122
11/11—Revision 0: Initial Version

シリアル・インターフェース       19         ハードウェア・コントロール・ピン       20         内部レジスタ       21         AD5780の特長       24         0 V へのパワーオン・リセット       24         AD5780の設定       24         DAC の出力状態       24         ガアンプの構成       24         アプリケーション情報       26         代表的な動作回路       26         評価用ボード       27         外形寸法       28         オーダー・ガイド       28	DAC アーキテクチャ	19
ハードウェア・コントロール・ピン	シリアル・インターフェース	19
内部レジスタ21AD5780の特長240 V へのパワーオン・リセット24AD5780の設定24DACの出力状態24世力アンプの構成24アプリケーション情報26代表的な動作回路26評価用ボード27外形寸法28オーダー・ガイド28	ハードウェア・コントロール・ピン	20
AD5780の特長	内部レジスタ	
0 V へのパワーオン・リセット	AD5780 の特長	
AD5780の設定       24         DACの出力状態       24         出力アンプの構成       24         アプリケーション情報       26         代表的な動作回路       26         評価用ボード       27         外形寸法       28         オーダー・ガイド       28	0 V へのパワーオン・リセット	
DAC の出力状態       24         出力アンプの構成       24         アプリケーション情報       26         代表的な動作回路       26         評価用ボード       27         外形寸法       28         オーダー・ガイド       28	AD5780の設定	
出力アンプの構成	<b>DAC</b> の出力状態	
<ul> <li>アプリケーション情報</li></ul>	出力アンプの構成	
<ul> <li>代表的な動作回路</li></ul>	アプリケーション情報	
評価用ボード	代表的な動作回路	
外形寸法	評価用ボード	27
オーダー・ガイド	外形寸法	
	オーダー・ガイド	

### 仕様

特に指定がない限り、 $V_{DD}$  = 12.5 V~16.5 V、 $V_{SS}$  = -16.5 V~-12.5 V、 $V_{REFP}$  = 10 V、 $V_{REFN}$  = -10 V、 $V_{CC}$  = 2.7 V~5.5 V、 $IOV_{CC}$  = 1.71 V~5.5 V、 $R_L$  = 無負荷、 $C_L$  = 無負荷、 $T_{MIN}$ ~ $T_{MAX_o}$ 

表 2.

	A, B Versions <sup>1</sup>				
Parameter	Min	Тур	Max	Unit	Test Conditions/Comments
STATIC PERFORMANCE <sup>2</sup>					
Resolution	18			Bits	
Integral Nonlinearity Error (Relative Accuracy)	-0.85		+0.85	LSB	B grade, $V_{REFP} = +10 \text{ V}$ , $V_{REFN} = -10 \text{ V}$ , $T_A = 25^{\circ}\text{C}$
	-1		+1	LSB	B grade, $V_{REFx} = \pm 10 \text{ V}$ , $\pm 10 \text{ V}$ , and $\pm 5 \text{ V}$
	-2		+2	LSB	A grade, $V_{REFx} = \pm 10 \text{ V}$ , $\pm 10 \text{ V}$ , and $\pm 5 \text{ V}$
Differential Nonlinearity Error	-0.25		+0.75	LSB	B grade, $V_{REFx} = \pm 10 \text{ V}$ , $\pm 10 \text{ V}$ , and $\pm 5 \text{ V}$
	-1		+1	LSB	A grade, $V_{REFx} = \pm 10 \text{ V}$ , $\pm 10 \text{ V}$ , and $\pm 5 \text{ V}$
Long-Term Linearity Error Stability <sup>3</sup>		0.025		LSB	After 750 hours at $T_A = 135^{\circ}C$
Full-Scale Error	-3	±0.95	+3	LSB	$V_{REFP} = +10 \text{ V}, V_{REFN} = -10 \text{ V}$
	-5.5	±0.675	+0.5	LSB	$V_{\text{REFP}} = 10 \text{ V}, V_{\text{REFN}} = 0 \text{ V}$
	-10	±0.45	+10	LSB	$V_{REFP} = 5 V, V_{REFN} = 0 V$
Full-Scale Error Temperature Coefficient		±0.026		ppm/°C	$V_{REFP} = +10 \text{ V}, V_{REFN} = -10 \text{ V}$
Zero-Scale Error	-4.8	±0.325	+4.8	LSB	$V_{REFP} = +10 \text{ V}, V_{REFN} = -10 \text{ V}$
	-10	±0.175	+10	LSB	$V_{\text{REFP}} = 10 \text{ V}, V_{\text{REFN}} = 0 \text{ V}$
	-20.5	±0.225	+20.5	LSB	$V_{\text{REFP}} = 5 \text{ V}, V_{\text{REFN}} = 0 \text{ V}$
Zero-Scale Error Temperature Coefficient		±0.025		ppm/°C	$V_{REFP} = +10 \text{ V}, V_{REFN} = -10 \text{ V}$
Gain Error	-19	±2.3	+19	ppm FSR	$V_{REFP} = +10 \text{ V}, V_{REFN} = -10 \text{ V}$
	-35	±1.9	+35	ppm FSR	$V_{\text{REFP}} = 10 \text{ V}, V_{\text{REFN}} = 0 \text{ V}$
	-68	±0.9	+68	ppm FSR	$V_{\text{REFP}} = 5 \text{ V}, V_{\text{REFN}} = 0 \text{ V}$
Gain Error Temperature Coefficient		±0.018		ppm/°C	$V_{REFP} = +10 \text{ V}, V_{REFN} = -10 \text{ V}$
R1, R <sub>FB</sub> Matching		0.015		%	
OUTPUT CHARACTERISTICS					
Output Voltage Range	V <sub>REFN</sub>		$V_{REFP}$	v	
Output Voltage Settling Time		2.5		μs	10 V step to 0.02%, using the ADA4898-1 buffer in unity-gain mode
		3.5		μs	500 code step to $\pm 1 \text{ LSB}^4$
Output Noise Spectral Density		8		nV/√Hz	At 1 kHz, DAC code = midscale
		8		nV/√Hz	At 10 kHz, DAC code = midscale
Output Voltage Noise		1.1		μV p-p	DAC code = midscale, 0.1 Hz to 10 Hz bandwidth
Midscale Glitch Impulse <sup>4</sup>		14		nV-sec	$V_{REFP} = +10 \text{ V}, V_{REFN} = -10 \text{ V}$
		3.5		nV-sec	$V_{\text{REFP}} = 10 \text{ V}, V_{\text{REFN}} = 0 \text{ V}$
		4		nV-sec	$V_{\text{REFP}} = 5 \text{ V},  V_{\text{REFN}} = 0 \text{ V}$
MSB Segment Glitch Impulse <sup>4</sup>		14		nV-sec	$V_{\text{REFP}} = +10 \text{ V}, V_{\text{REFN}} = -10 \text{ V}, \text{ see Figure 43}$
		3.5		nV-sec	$V_{REFP} = 10 V$ , $V_{REFN} = 0 V$ , see Figure 44
		4		nV-sec	$V_{REFP} = 5 V, V_{REFN} = 0 V$ , see Figure 45
Output Enabled Glitch Impulse		57		nV-sec	On removal of output ground clamp
Digital Feedthrough		0.27		nV-sec	
DC Output Impedance (Normal Mode)		3.4		kΩ	
Clamped to Ground)		0		к12	

A, B Versions <sup>1</sup>					
Parameter	Min	Тур	Max	Unit	Test Conditions/Comments
REFERENCE INPUTS					
V <sub>REFP</sub> Input Range	5		$V_{DD} - 2.5$	V	
V <sub>REFN</sub> Input Range	$V_{SS} + 2.5$		0	v	
Input Bias Current	-20	-0.63	+20	nA	
	-4	-0.63	+4		$T_A = 0^{\circ}C$ to $105^{\circ}C$
Input Capacitance		1		pF	V <sub>REFP</sub> , V <sub>REFN</sub>
LOGIC INPUTS					
Input Current <sup>5</sup>	-1		+1	μΑ	
Input Low Voltage, V <sub>IL</sub>			$0.3 \times IOV_{\rm CC}$	v	$IOV_{CC} = 1.71 V \text{ to } 5.5 V$
Input High Voltage, V <sub>IH</sub>	$0.7 \times IOV_{\rm CC}$			V	$IOV_{CC} = 1.71 V \text{ to } 5.5 V$
Pin Capacitance		5		pF	
LOGIC OUTPUT (SDO)					
Output Low Voltage, V <sub>OL</sub>			0.4	v	$IOV_{CC} = 1.71 V$ to 5.5 V, sinking 1 mA
Output High Voltage, V <sub>OH</sub>	$IOV_{CC} - 0.5$			v	$IOV_{CC} = 1.71 V$ to 5.5 V, sourcing 1 mA
High Impedance Leakage Current			$\pm 1$	μA	
High Impedance Output Capacitance		3		pF	
POWER REQUIREMENTS					All digital inputs at DGND or IOV <sub>CC</sub>
V <sub>DD</sub>	7.5		$V_{SS} + 33$	V	
V <sub>SS</sub>	$V_{\rm DD}-33$		-2.5	v	
V <sub>CC</sub>	2.7		5.5	V	
IOV <sub>CC</sub>	1.71		5.5	v	$IOV_{CC} \le V_{CC}$
I <sub>DD</sub>		10.3	14	mA	
I <sub>SS</sub>		-10	-14	mA	
I <sub>CC</sub>		600	900	μA	
IOI <sub>CC</sub>		52	140	μΑ	SDO disabled
DC Power Supply Rejection Ratio		±7.5		$\mu V/V$	$\Delta V_{DD} \pm 10\%$ , $V_{SS} = -15$ V
		±1.5		$\mu V/V$	$\Delta V_{SS}\pm 10\%,V_{DD}=15~V$
AC Power Supply Rejection Ratio		90		dB	$\Delta V_{\text{DD}} \pm 200$ mV, 50 Hz/60 Hz, $V_{\text{SS}} = -15$ V
		90		dB	$\Delta V_{SS} \pm 200$ mV, 50 Hz/60 Hz, $V_{DD} = 15$ V

 <sup>1</sup> 温度範囲: -40°C~+125°C、typ 値条件: T<sub>A</sub> = 25°C、V<sub>DD</sub> = +15 V、V<sub>SS</sub> = -15 V、V<sub>REFP</sub> = +10 V、V<sub>REFP</sub> = -10 V。
 <sup>2</sup> AD8675ARZ 出力バッファを使用して性能をキャラクタライズ。
 <sup>3</sup> 直線性誤差は INL 誤差と DNL 誤差を意味します。いずれのパラメータも規定時間経過後に規定量だけドリフトすることが予想されます。
 <sup>4</sup> AD5780 はユニティ・ゲイン・モードに設定され、出力に RC ローパス・フィルタを使用しています。 R = 300 Ω、C = 143 pF (出力バッファから見た合計容量および 端子容量など)。

5各ロジック・ピンに流入する電流。

### タイミング特性

特に指定のない限り、 $V_{CC} = 2.7 \sim 5.5 V$ ; すべての仕様は  $T_{MIN} \sim T_{MAX}$ で規定。

#### 表 3.

	Limit <sup>1</sup>			
Parameter	$IOV_{CC}$ = 1.71 V to 3.3 V	$IOV_{CC} = 3.3 V$ to 5.5 V	Unit	Test Conditions/Comments
$t_1^2$	40	28	ns min	SCLK cycle time
	92	60	ns min	SCLK cycle time (readback and daisy-chain modes)
$t_2$	15	10	ns min	SCLK high time
t <sub>3</sub>	9	5	ns min	SCLK low time
$t_4$	5	5	ns min	SYNC to SCLK falling edge setup time
t5	2	2	ns min	SCLK falling edge to SYNC rising edge hold time
t <sub>6</sub>	48	40	ns min	Minimum SYNC high time
t <sub>7</sub>	8	6	ns min	SYNC rising edge to next SCLK falling edge ignore
t <sub>8</sub>	9	7	ns min	Data setup time
t9	12	7	ns min	Data hold time
t <sub>10</sub>	13	10	ns min	LDAC falling edge to SYNC falling edge
t <sub>11</sub>	20	16	ns min	$\overline{\text{SYNC}}$ rising edge to $\overline{\text{LDAC}}$ falling edge
t <sub>12</sub>	14	11	ns min	LDAC pulse width low
t <sub>13</sub>	130	130	ns typ	LDAC falling edge to output response time
t <sub>14</sub>	130	130	ns typ	$\overline{\text{SYNC}}$ rising edge to output response time ( $\overline{\text{LDAC}}$ tied low)
t <sub>15</sub>	50	50	ns min	CLR pulse width low
t <sub>16</sub>	140	140	ns typ	CLR pulse activation time
t <sub>17</sub>	0	0	ns min	SYNC falling edge to first SCLK rising edge
t <sub>18</sub>	65	60	ns max	$\overline{\text{SYNC}}$ rising edge to SDO tristate (C <sub>L</sub> = 50 pF)
t <sub>19</sub>	62	45	ns max	SCLK rising edge to SDO valid ( $C_L = 50 \text{ pF}$ )
t <sub>20</sub>	0	0	ns min	SYNC rising edge to SCLK rising edge ignore
t <sub>21</sub>	35	35	ns typ	RESET pulse width low
t <sub>22</sub>	150	150	ns typ	RESET pulse activation time

<sup>1</sup> すべての入力信号は  $t_R = t_F = 1 \text{ ns/V}$  (IOV<sub>CC</sub>の 10%から 90%)で規定し、(V<sub>IL</sub> + V<sub>IH</sub>)/2 の電圧レベルからの時間とします。 <sup>2</sup> 最大 SCLK 周波数は、書込モードでは 35 MHz に、リードバック・モードとディジーチェーン・モード では 16 MHz に、それぞれなります。



図 3.リードバック・モードのタイミング図

データシート



図 4.ディジーチェーン・モードのタイミング図

データシート

### AD5780

### 絶対最大定格

特に指定のない限り、 $T_A = 25 \ \mathbb{C}$ 。最大 100 mA までの過渡電流で は SCR ラッチ・アップは生じません。

#### 表 4.

Parameter	Rating
V <sub>DD</sub> to AGND	-0.3 V to +34 V
V <sub>SS</sub> to AGND	-34 V to +0.3 V
$V_{DD}$ to $V_{SS}$	-0.3 V to +34 V
V <sub>CC</sub> to DGND	-0.3 V to +7 V
IOV <sub>CC</sub> to DGND	-0.3 V to V <sub>CC</sub> + 3 V or +7 V (whichever is less)
Digital Inputs to DGND	-0.3 V to IOV <sub>CC</sub> + 0.3 V or +7 V (whichever is less)
V <sub>OUT</sub> to AGND	$-0.3~V$ to $V_{\rm DD}+0.3~V$
V <sub>REFP</sub> to AGND	$-0.3\ V$ to $V_{\rm DD}+0.3\ V$
V <sub>REFN</sub> to AGND	$V_{SS} - 0.3$ V to +0.3 V
DGND to AGND	-0.3 V to +0.3 V
Operating Temperature Range, T <sub>A</sub>	
Industrial	-40°C to +125°C
Storage Temperature Range	-65°C to +150°C
Maximum Junction Temperature, $T_J$ max	150°C
Power Dissipation	$(T_J max - T_A)/\theta_{JA}$
LFCSP Package	
$\theta_{JA}$ Thermal Impedance	31.0°C/W
Lead Temperature	JEDEC industry standard
Soldering	J-STD-020
ESD (Human Body Model)	1.6 kV

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久 的な損傷を与えることがあります。この規定はストレス定格の規 定のみを目的とするものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼 性に影響を与えます。

このデバイスは、1.6 kVの ESD 定格を持ち、ESD に敏感な高性能 集積回路です。取り扱いと組み立てでは適切な注意が必要です。

#### ESD の注意



ESD(静電放電)の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。

## ピン配置およびピン機能説明



図 5.ピン配置

#### 表 5.ピン機能の説明

ピン番号	記号	説明
1	V <sub>OUT</sub>	アナログ出力電圧。
2	V <sub>REFP</sub>	正のリファレンス電圧入力。5 V~V <sub>DD</sub> -2.5 V の電圧範囲をこのピンへ接続することができます。
3、5	$V_{\text{DD}}$	正のアナログ電源接続。7.5 V~16.5 V の電圧範囲をこのピンへ接続することができます。V <sub>DD</sub> ピンは AGND にデカップ リングする必要があります。
4	RESET	アクティブ・ローのリセット。このピンをアサートすると、AD5780 はパワーオン状態に戻ります。
6	CLR	アクティブ・ロー入力。このピンをアサートすると、DAC レジスタはユーザ指定値に設定され(表 12 参照)、DAC 出力 が更新されます。出力値は、使用される DAC レジスタ・コーディング(バイナリまたは 2 の補数)に依存します。
7	LDAC	アクティブ・ローのロード DAC ロジック入力。DACレジスタの更新に使われ、DACレジスタが更新されるとアナログ 出力が変化します。このピンをロー・レベルに固定すると、出力がSYNCの立上がりエ <u>ッジで</u> 更新されます。書込みサイ クルでLDACをハイ・レベルにすると、入力レジスタが更新されますが、出力の更新はLDACの立下がりエッジまで待た されます。LDACピンは未接続のままにしないでください。
8	V <sub>CC</sub>	デジタル電源。電圧範囲は 2.7 V~5.5 V。V <sub>cc</sub> ピンは DGND にデカップリングする必要があります。
9	IOV <sub>CC</sub>	デジタル・インターフェース電源。デジタル・スレッショールド・レベルは、このピンに入力される電圧を基準とします。電圧範囲は 1.71 V~5.5 V。
10、21、 22、23	DNC	接続なし。これらのピンは接続しないでください。
11	SDO	シリアル・データ出力。
12	SDIN	シリアル・データ入力。このデバイスは、24ビットの入力シフトレジスタを内蔵しています。データは、シリアル・クロック入力の立下がりエッジでレジスタに入力されます。
13	SCLK	シリアル・クロック入力。データは、シリアル・クロック入力の立下がりエッジでシフトレジスタに入力されます。デ ータは最大 35 MHz のレートで転送できます。
14	SYNC	レベル・トリガの制御入力(アクティブ・ロー)。これは、入力データに対するフレーム同期信号です。 <b>SYNC</b> がロー・レベルにな <u>ると、</u> 入力シフトレジスタがイネーブルされ、データは後続のクロックの立下がりエッジで入力されます。 DACは、 <b>SYNC</b> の立上がりエッジで更新されます。
15	DGND	デジタル回路のグラウンド基準ピン。
16	V <sub>REFN</sub>	負のリファレンス電圧入力。
17、18	V <sub>SS</sub>	負のアナログ電源接続。-16.5 V~-2.5 Vの電圧範囲をこのピンへ接続することができます。V <sub>ss</sub> は AGND にデカップリン グする必要があります。
19	AGND	アナログ回路のグラウンド基準ピン。
20	R <sub>FB</sub>	外付けアンプの帰還接続。詳細については、AD5780の特長のセクションを参照してください。
24	INV	外付けアンプに対する反転入力接続。詳細については、AD5780の特長のセクションを参照してください。
EPAD	V <sub>SS</sub>	負のアナログ電源接続 (V <sub>ss</sub> )。-16.5 V~-2.5 V の電圧範囲をこのピンへ接続することができます。V <sub>ss</sub> は AGND にデカップリングする必要があります。電源接続が V <sub>ss</sub> ピンで行われる場合は、このパドルを電気的に接続しないでおくことができます。熱性能強化のために、パドルを銅プレーンへ熱的に接続することが推奨されます。

代表的な性能特性

### AD5780





図 11.DAC コード対微分非直線性誤差、10 V 範囲



ータシート





図 26.電源電圧対ゲイン誤差、±10 V 範囲













### AD5780







ータシート



図 48.ノイズ・スペクトル密度の周波数特性



図 49.出力クランプなしのグリッチ・インパルス

### 用語

#### 相対精度

相対精度すなわち積分非直線性(INL)は、DAC 伝達関数の上下両端を結ぶ直線からの最大乖離(LSB 数で表示)を表します。INL 誤差(typ)対コードのプロットを図6に示します。

#### 微分非直線性(DNL)

微分非直線性(DNL)は、隣接する2つのコードの間における測定 された変化と理論的な1LSB変化との差をいいます。最大±1LSB の微分非直線性の規定により、単調性が保証されます。このDAC は単調性が保証されています。DNL 誤差(typ)対コードのプロット を図10に示します。

#### 直線性誤差長時間安定性

直線性誤差長時間安定性は、長時間でのDAC 直線性の安定度を表わします。周囲温度を上げた 500 時間と 1000 時間に対して LSB 数で規定されます。

#### ゼロスケール誤差

ゼロスケール誤差は、ゼロスケール・コード(0x00000)を DAC レジスタにロードしたときの出力誤差として測定されます。理論的には出力電圧は  $V_{REFN}$ である必要があります。ゼロスケール誤差は LSB 数で表わされます。

#### ゼロスケール誤差の温度係数

ゼロスケール誤差温度係数は、温度変化に対するゼロスケール誤差の変化を意味し、ppm FSR/℃で表されます。

#### フルスケール誤差

フルスケール誤差は、フルスケール・コード(0x3FFFF)を DAC レ ジスタにロードしたときの出力誤差として測定されます。理論的 には、出力電圧は  $V_{REFP}$ -1LSB である必要があります。フルスケ ール誤差は LSB 数で表わされます。

#### フルスケール誤差温度係数

フルスケール誤差温度係数は、温度変化に対するフルスケール誤 差の変化を意味し、ppm FSR/℃で表されます。

#### ゲイン誤差

ゲイン誤差は DAC のスパン誤差を表します。理論値からの実際の DAC 伝達特性の傾きの差をフルスケール範囲の ppm 値で表したものです。

#### ゲイン誤差の温度係数

ゲイン誤差温度係数は、温度変化に対するゲイン誤差の変化を表し、ppm FSR/℃で表されます。

#### ミッドスケール誤差

ミッドスケール誤差は、ミッドスケール・コード(0x20000)を DAC レジスタにロードしたときの出力誤差を表わします。理論的 には、出力電圧は( $V_{REFP} - V_{REFN}$ )/2 +  $V_{REFN}$ である必要があります。 ミッドスケール誤差は LSB 数で表わされます。

#### 出力電圧セトリング・タイム

規定の電圧変化に対して、出力電圧が規定のレベルまでに安定す るために要する時間を表します。高速セトリング・アプリケーシ ョンの場合、AD5780の3.4 kΩ出力インピーダンスから負荷をバ ッファするために高速バッファ・アンプが必要です。この場合、 セトリング・タイムを決めるのがこのアンプになります。

#### デジタルからアナログへのグリッチ・インパルス

デジタルからアナログへのグリッチ・インパルスは、DAC レジス タ内の入力コードが変化したときに、アナログ出力に混入するイ ンパルスを表します。これは nV-sec で表すグリッチの面積として 規定され、主要キャリ変化時に、デジタル入力コードが 1 LSB だ け変化したときに測定されます(図 49 参照)。

#### 出力イネーブル時グリッチ・インパルス

これは、DAC 出力でグラウンドへのクランプを除いたときに、ア ナログ出力に混入するインパルスを表します。グリッチの面積を 表す単位 nV-sec で表わされます(図 49 参照)。

#### デジタル・フィードスルー

デジタル・フィードスルーは、DAC 出力の更新が行われていない ときに、DAC のデジタル入力から DAC のアナログ出力に注入さ れるインパルスを表します。nV-sec で規定され、データ・バス上 でのフルスケール・コード変化時、すなわち全ビット0から全ビ ット1への変化、またはその逆の変化のときに測定されます。

#### 全高調波歪み(THD)

総合高調波歪みは、DAC 出力の高調波の rms 値総和と基本波の比 です。2 次~5 次高調波のみを含みます。

#### DC 電源除去比

DC 電源除去比は、DAC へ加えた電源のDC 変化に対応する出力 電圧の除去能力を表わします。電源電圧の与えられたDC 変化に 対して測定され、 $\mu V/V$ で表わされます。

#### AC 電源除去比(AC PSRR)

AC電源除去比は、DAC へ加えた電源の AC 変化に対応する出力 電圧の除去能力を表わします。電源電圧の与えられた振幅と周波 数の変化に対して測定され、デシベルで表わされます。

### 動作原理

AD5780 は高精度、高速セトリング、18 ビット、シリアル入力、 電圧出力の 1 チャンネル DAC です。このデバイスは 7.5 V~16.5 V の V<sub>DD</sub>電源と、-16.5 V~-2.5 V の V<sub>SS</sub>電源で動作します。データ は、3 線式のシリアル・インターフェースを使って 24 ビット・ワ ード・フォーマットで AD5780 に書込まれます。AD5780 は、 DAC 出力をゼロにし、かつ V<sub>OUT</sub> ピンを約 6 k $\Omega$ の内蔵抵抗を介し て AGND にクランプしてパワーアップするパワーオン・リセット 回路を採用しています。

### DAC アーキテクチャ

AD5780 のアーキテクチャは、2 つの一致した DAC セクションか ら構成されています。簡略化した回路図を図 50 に示します。18 ビット・データ・ワードの上位 6 ビットはデコードされて、63 個 のスイッチ(E0~E62)を駆動します。これらの各スイッチは、63 個の一致した抵抗の 1 つをバッファ付き  $V_{REFP}$ またはバッファ付き  $V_{REFN}$ 電圧に接続します。データ・ワードの残りの 12 ビットは、12 ビット電圧モード R-2R ラダー回路のスイッチ(S0~S11)を駆動しま す。



図 50.DAC ラダー構造シリアル・インターフェース

### シリアル・インターフェース

AD5780 は、SPI、QSPI、MICROWIRE、大部分のDSPの各インタ ーフェース規格と互換性を持つ 3 線式シリアル・インターフェー ス(SYNC、SCLK、SDIN)を内蔵しています (タイミング図につい ては図 2参照)。

#### 入力シフトレジスタ

入力シフトレジスタは24ビット幅です。データは、シリアル・ク ロック入力SCLK (最大 35 MHz)の制御のもとで24ビット・ワー ドとしてMSBファーストでデバイスに入力されます。入力レジス タは、R/Wビット、3ビットのアドレス・ビット、20ビットのデー タビットで構成されています(表 6 参照)。図2に、動作タイミン グ図を示します。

表 6.入力シフトレジスタのフォーマット

MSB				LSB
DB23	DB22	DB21	DB20	DB19 to DB0
R/W		Register address	Register data	

#### 表 7.入力シフトレジスタのデコーディング

R/W	Register Address		SS	Description
$\mathbf{X}^1$	0	0 0		No operation (NOP). Used in readback operations.
0	0	0	1	Write to the DAC register.
0	0	1	0	Write to the control register.
0	0	1	1	Write to the clearcode register.
0	1	0	0	Write to the software control register.
1	0	0	1	Read from the DAC register.
1	0	1	0	Read from the control register.
1	0	1	1	Read from the clearcode register.

 $^{1}$  X = don't care<sub>o</sub>

#### スタンドアロン動作

このシリアル・インターフェースは、連続および非連続シリア ル・<u>クロッ</u>クで動作します。正しいクロック・サイクル数 間、**SYNC**をロー・レベルに維持することが可能な場合にのみ、 連続SCLKソースを使用することができます。

ゲーティド・クロック・モードでは、所定数のクロック・サイク ルを含むバースト・クロックを使い、最終クロックの後にSYNC をハイ・レベルにしてデータをラッチする必要がありま す。SYNCの最初の立下がりエッジで書込みサイクルが開始され ます。SYNCをハイ・レベルに戻す前に、24 個の立下がりクロッ ク・エッジをSCLKに入力する必要があります。24 番目の立下が りSCLKエッジの前にSYNCをハイ・レベルにすると、書込まれた データは無効になります。SYNCをハイ・レベルにする前に、24 個より多くの立下がりSCLKエッジを入力した場合も、入力デー タは無効になります。

入力シフトレジスタは、SYNCの立上がりエッジで更新されます。 次のシリアル転送を行うときは、SYNCをロー・レベルに戻す必 要があります。シリアル・データ転送の終了後、データは自動的 に入力シフトレジスタからアドレス指定されたレジスタへ転送さ れま<u>す。</u>書込みサイクルが完了した後、SYNCがハイ・レベルの 間にLDACをロー・レベルにすることにより、出力を更新するこ とができます。

#### ディジーチェーン動作

複数のデバイスを使うシステムでは、SDOピンを使って複数のデ バイスをディジーチェーン接続することができます。このディジ ーチェーン・モードは、システム診断とシリアル・インターフェ ースのライン数の削減に有効です。SYNCの最初の立下がりエッ ジで書込みサイクルが開始されます。SCLKはSYNCがロー・レベ ルのとき、連続的に入力シフトレジスタに入力されます。24個を 超えるクロック・パルスが入力されると、データはシフトレジス タからはみ出して、SDOピンに出力されます。データはSCLKの 立上がりエッジで出力され、SCLKの立下がりエッジで有効にな ります。最初のデバイスのSDOをチェーン内にある次のデバイス のSDIN入力に接続すると、複数デバイスのインターフェースが構 成されます。システム内の各デバイスは、24個のクロック・パル スを必要とします。したがって、必要な合計クロック・サイクル 数は24×Nになります。ここで、Nはチェーン内のAD5780の合計デ バイス数です。すべてのデバイスに対するシリアル転送が完了し たら、SYNCをハイ・レベルにします。この動作により、ディジ ーチェーン内にある各デバイス内の入力データがラッチされて、 入力シフトレジスタにさらにデータが入力されるのを防止します。 シリアル・クロックとしては、連続クロックまたは不連続クロッ クが可能です。

正しいクロック・サイクル数間、SYNCをロー・レベルに維持す ることが可能な場合にのみ、連続SCLKソースを使用することが できます。ゲーティド・クロック・モードでは、所定数のクロッ ク・サイクルを含むバースト・クロックを使い、最終クロックの 後にSYNCをハイ・レベルにしてデータをラッチする必要があり ます。

すべてのディジーチェーン・シーケンスで、DACレジスタへの書 込みと他のレジスタへの書込みをミックスすることはできません。 ディジーチェーン接続されたデバイスに対するすべての書込みは、 DACレジスタへの書込みか、またはコントロール・レジスタ、ク リア・コード・レジスタ、ソフトウェア・コントロール・レジス タへの書込みである必要があります。



図 51.ディジーチェーン・ブロック図

#### リードバック

すべての内蔵レジスタ値は、SDOピンを使ってリードバックする ことができます。表7に、レジスタのデコード方法を示します。 レジスタ読出しのアドレスを指定すると、次の24クロック・サイ クルでデータがSDOピンに出力されます。クロ<u>ックは、SYNC</u>が ロー・レベルの間に入力する必要があります。SYNCがハイ・レ ベルに戻ると、SDOピンはスリー・ステートになります。1個の レジスタを読出すときは、NOP機能を使ってデータを出力するこ とができます。複数のレジスタを読出すときは、アドレス指定さ れた最初のレジスタのデータを出力すると同時に、2番目に読出 すレジスタのアドレス指定を行うことができます。リードバック 動作を完了させるためにはSDOピンをイネーブルする必要があり ます。SDOピンはデフォルトでイネーブルされています。

#### ハードウェア・コントロール・ピン

#### ロード DAC 機能 (LDAC)

データがDACの入力レジスタへ転送された後、DACレジスタと DAC出力を更新する方法は2つあります。SYNCとLDACの状態に 応じて、同期DAC更新または非同期DAC更新を選択することがで きます。

#### 同期 DAC 更新

このモードでは、データを入力シフトレジスタへ入力中にLDAC をロー・レベルにします。DAC出力は、SYNCの立上がりエッジ で更新されます。

### AD5780

### AD5780

LSB

#### 非同期 DAC 更新

このモードでは、データを入力シフトレジスタへ入力中LDACを ハイ・レベルに維持します。SYNCをハイ・レベルにした後 にLDACをロー・レベルにすると、DAC出力が非同期的に更新さ れます。更新は、LDACの立下がりエッジで行われるようになり ます。

#### リセット機能(RESET)

AD5780 をパワーオン状態にリセットときは、RESETピンをアサートするか、ソフトウェア・コントロール・レジスタ内のリセット機能を使うことができます(表 13 参照)。RESETピンを使用しない場合は、IOVcc~接続してください。

#### 非同期クリア機能(CLR)

CLRピンはアクティブ・ローのクリアで、このピンを使って出力 をユーザ指定値にクリアすることができます。18 ビットのクリ ア・コード値をクリア・コード・レジスタに書込みます(表 12 参 照)。動作を完了するためには、CLRを最小時間ロー・レベルに維 持する必要があります(図 2参照)。CLR信号がハイ・レベルに戻っ ても、新しい値が設定されるまで出力はクリア値を維持します 表 8.ハードウェア・コントロール・ピンの真理値表 ( LDAC がハイ・レベルの場合)。 CLR ピンがロー・レベルの間、 出力は新しい値で更新できません。また、クリア動作はソフトウ ェア・コントロール・レジスタのCLRビットを設定することによ り実行することもできます(表 13 参照)。

#### 内部レジスタ

#### DAC レジスタ

表9に、DACレジスタに対するデータの読み書き方法を示します。 次式でDACの理論伝達関数が表わされます。

$$V_{OUT} = \frac{\left(V_{REFP} - V_{REFN}\right) \times D}{2^{18}} + V_{REFN}$$

ここで、

 $V_{REFN}$ は  $V_{REFN}$ 入力ピンに入力される負電圧。  $V_{REFP}$ は  $V_{REFP}$ 入力ピンに入力される正電圧。 Dは DAC に書込まれる 18 ビット・コード。

LDAC	CLR	RESET	Function
$\mathbf{X}^1$	$\mathbf{X}^{1}$	0	The AD5780 is in reset mode. The device cannot be programmed.
$\mathbf{X}^1$	$\mathbf{X}^{1}$	Ĺ	The AD5780 is returned to its power-on state. All registers are set to their default values.
0	0	1	The DAC register is loaded with the clearcode register value, and the output is set accordingly.
0	1	1	The output is set according to the DAC register value.
1	0	1	The DAC register is loaded with the clearcode register value, and the output is set accordingly.
ļ	1	1	The output is set according to the DAC register value.
ļ	0	1	The output remains at the clearcode register value.
Ĺ	1	1	The output remains set according to the DAC register value.
t	0	1	The output remains at the clearcode register value.
1	Ţ	1	The DAC register is loaded with the clearcode register value and the output is set accordingly.
0	l	1	The DAC register is loaded with the clearcode register value and the output is set accordingly.
1	t	1	The output remains at the clearcode register value.
0	Ĺ	1	The output is set according to the DAC register value.

 $^{1}$  X = don't care<sub>o</sub>

#### 表 9.DAC レジスタ

#### MSB

DB23	DB22	DB21	DB20	DB19 to DB2	DB1	DB0
R/W	Register address		DAC register data			
R/W	0	0	1	18 bits of data	$\mathbf{X}^{1}$	$\mathbf{X}^{1}$

 $^{1}$  X = don't care<sub>o</sub>

タシート

力となる値を設定します。出力値は、使用されるDACコーディン

グ(バイナリまたは2の補数)に依存します。デフォルト・レジス

#### コントロール・レジスタ

コントロール・レジスタは、AD5780 の動作モードを制御します。

#### クリア・コード・レジスタ

クリア・コード・レジスタは、CLRピンまたはCLRビット(ソフト ウェア・コントロール・レジスタ)がアサートされたときにDAC出

#### 表 10.コントロール・レジスタ

#### MSB

DB19 to DB19 to DB10 DB10 DB10 DB10 DB10 DB10 DB10 DB10					DD10 to				
DB23 DB22 DB21 DB20 DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 L	DD8 DD7 DD0 DD5 DD4 DD5	9 DB8 DB7	DB9	DB10	DB1910 DB11	DB20	DB21	DB22	DB23
R/W   Register address   Control register data	Control register data						gister add	Reg	R/W
R/W 0 1 0 Reserved Reserved 0000 SDODIS BIN/2sC DACTRI OPGND R	0000 SDODIS BIN/2sC DACT	0000		Reserved	Reserved	0	1	0	R/W

タ値は0です。

#### 表 11.コントロール・レジスタ機能

Bit Name	Description
Reserved	These bits are reserved and should be programmed to zero.
RBUF	Output amplifier configuration control.
	0: the internal amplifier, A1, is powered up and Resistors $R_{FB}$ and R1 are connected in series as shown in Figure 54. This allows an external amplifier to be connected in a gain of two configuration. See the AD5780 Features section for further details.
	1: (default) the internal amplifier, A1, is powered down and Resistors $R_{FB}$ and R1 are connected in parallel, as shown in Figure 53, so that the resistance between the $R_{FB}$ and INV pins is 3.4 k $\Omega$ , equal to the resistance of the DAC. This allows the $R_{FB}$ and INV pins to be used for input bias current compensation for an external unity-gain amplifier. See the AD5780 Features section for further details.
OPGND	Output ground clamp control.
	0: the DAC output clamp to ground is removed, and the DAC is placed in normal mode.
	1: (default) the DAC output is clamped to ground through a $\sim 6 k\Omega$ resistance, and the DAC is placed in tristate mode. Resetting the part puts the DAC in OPGND mode, where the output ground clamp is enabled and the DAC is tristated. Setting the OPGND bit to 1 in the control register overrules any write to the DACTRI bit
DACTRI	DAC tristate control.
	0: the DAC is in normal operating mode.
	1: (default) the DAC is in tristate mode.
BIN/2sC	DAC register coding selection.
	0: (default) the DAC register uses twos complement coding.
	1: the DAC register uses offset binary coding.
SDODIS	SDO pin enable/disable control.
	0: (default) the SDO pin is enabled.
	1: the SDO pin is disabled (tristate).
R/W	Read/write select bit.
	0: AD5780 is addressed for a write operation.
	1: AD5780 is addressed for a read operation.

#### 表 12.クリア・コード・レジスタ

#### MSB

MSB						
DB23	DB22	DB21	DB20	DB19 to DB2	DB1	DB0
R/W	Register address			Clearcode register data		
R/W	0	1	1	18 bits of data	$X^1$	$\mathbf{X}^1$

 $^{1}$  X = don't care<sub>o</sub>

#### ソフトウェア・コントロール・レジスタ

書込み専用レジスタであり、特定のビットに1を書込むと、対応するピンでロー・パルスを発生することと同じ効果を持ちます。

#### 表 13.ソフトウェア・コントロール・レジスタ

MSB

MSB							LSB
DB23	DB22	DB21	DB20	DB19 to DB3	DB2	DB1	DB0
$R/\overline{W}$	Register address			Software control register data			
0	1	0	0	Reserved	Reset	CLR <sup>1</sup>	LDAC <sup>2</sup>

<sup>1</sup> $\overline{\text{LDAC}}$ ピンがロー・レベルのとき、CLR 機能は無効になります。 <sup>2</sup> $\overline{\text{CLR}}$ ピンがロー・レベルのとき、LDAC 機能は無効になります。

#### 表 14.ソフトウェア・コントロール・レジスタ機能

Bit Name	Description
LDAC	Setting this bit to 1 updates the DAC register and consequently the DAC output.
CLR	Setting this bit to 1 sets the DAC register to a user defined value (see Table 12) and updates the DAC output. The output value depends on the DAC register coding that is being used, either binary or twos complement.
Reset	Setting this bit to 1 returns the AD5780 to its power-on state.

### AD5780の特長

#### 0 V へのパワーオン・リセット

AD5780 は、パワーアップ時に出力電圧を制御し、さらにすべて のレジスタをデフォルト値に設定するパワーオン・リセット回路 を内蔵しています。パワーオン時、DAC はスリー・ステートにな り(リファレンス入力は切断)、出力は約 6 kΩ の抵抗を介して AGND ヘクランプされます。DAC は、コントロール・レジスタを 使って別の指定が行われるまでこの状態を維持します。この機能 は、デバイスのパワーアップ時の DAC 出力状態が既知である必 要のあるアプリケーションで特に便利です。

#### AD5780の設定

パワーオン後、出力を書込む前に AD5780 を通常の動作モードに 設定する必要があります。このためには、コントロール・レジス タに書込みを行う必要があります。DACTRI ビットをクリアする と、DAC はスリー・ステートから抜け出し、OPGND ビットをク リアすると、出力クランプが解除されます。この時点で、DAC レ ジスタに別の値が書込まれていないかぎり、出力が V<sub>REFN</sub> になり ます。

### DAC の出力状態

DAC 出力は、コントロール・レジスタの DACTRI ビットと OPGND ビットで選択される 3 つの状態に設定することができま す(表 15 参照)。

#### 表 15.出力状態の真理値表

DACTRI	OPGND	Output State
0	0	Normal operating mode.
0	1	Output is clamped via ~6 k $\Omega$ to AGND.
1	0	Output is in tristate.
1	1	Output is clamped via ~6 k $\Omega$ to AGND.

#### 出力アンプの構成

出力アンプを AD5780 に接続する方法は、入力するリファレンス 電圧と所要出力電圧振幅に応じて多数あります。

#### ユニティ・ゲイン構成

図 52 に、ゲイン = 1 の出力アンプを示します。この構成では、出 力振幅は  $V_{REFN} \sim V_{REFP}$ になります。



図 52.ユニティ・ゲイン構成の出力アンプ

出力アンプの2つ目のユニティ・ゲイン構成は、アンプの入力バ イアス電流からオフセットを除去する構成です。これは、アンプ の帰還パスに DAC の出力抵抗に等しい抵抗を挿入することによ り実現されます。DAC 出力抵抗は 3.4 kQ です。R1 と R<sub>B</sub>を並列 接続することにより、チップ上で DAC 抵抗に等しい抵抗を得る ことができます。抵抗はすべて1つのシリコン・チップ上にある ため、温度係数が一致しています。この動作モードをイネーブル するときは、コントロール・レジスタの RBUF ビットをロジック 1に設定する必要があります。図53に、出力アンプをAD5780へ 接続する方法を示します。この構成で、出力アンプはユニティ・ ゲインで、出力振幅は V<sub>REFN</sub>~V<sub>REFP</sub> になります。このユニティ・ ゲイン構成を使うと、コンデンサをアンプ帰還パスに接続してダ イナミック性能を向上させることができます。



図 53.アンプ入力バイアス電流補償付きの ユニティ・ゲイン出力アンプ

### ゲイン=2の構成(×2ゲイン・モード)

図 54 に、ゲイン=2の出力アンプを示します。ゲインは、一致す る内蔵 6.8 kΩ 抵抗で設定されます。これらの抵抗は DAC 抵抗の 正確に 2 倍であるため、外付けアンプの入力バイアス電流からオ フセットを除去する効果を持っています。この構成では、出力振 幅は 2 ×  $V_{REFN} = V_{REFP} \sim V_{REFP}$ になります。この構成を使用すると、  $V_{REFN} = 0 V のシングルエンド・リファレンス入力でバイポーラ出$ 力振幅を発生することができます。この動作モードをイネーブルするときは、コントロール・レジスタの RBUF ビットをロジック0 に設定する必要があります。



図 54.ゲイン=2の出力アンプ

データシート

### アプリケーション情報

代表的な動作回路



図 55.代表的な動作回路

### AD5780

図 55 に、AD5780 の代表的な動作回路を示します。この回路では、 AD8675 を出力バッファとして使っています。AD5780 の出力イン ピーダンスは 3.4 kΩ であるため、低抵抗高容量の負荷を駆動する ときは出力バッファが必要です。

### 評価用ボード

デバイスの高性能を最小の労力で評価することを支援するために AD5780の 評価用ボード を提供しています。この AD5780 評価キ ットには、実装/テスト済みの AD5780 プリント回路ボード (PCB) が含まれています。評価用ボードは、PC の USB ポートにインタ ーフェースされます。評価用ボードでは、AD5780 の設定を容易 にするソフトウェアを使うことができます。このソフトウェアは、 Microsoft® Windows® XP (SP2)、Vista (32 ビットまたは 64 ビット) または Windows 7 をインストールした PC 上で動作します。評価 用ボードの動作を詳しく説明する AD5780 のユーザー・ガイド UG-256 を提供しています。

### 外形寸法



(CP-24-5) 寸法: mm

### オーダー・ガイド

Model <sup>1</sup>	Temperature Range	INL	Package Description	Package Option
AD5780ACPZ	-40°C to +125°C	±2 LSB	24-Lead LFCSP_VQ	CP-24-5
AD5780ACPZ-REEL7	-40°C to +125°C	±2 LSB	24-Lead LFCSP_VQ	CP-24-5
AD5780BCPZ	-40°C to +125°C	±1 LSB	24-Lead LFCSP_VQ	CP-24-5
AD5780BCPZ-REEL7	-40°C to +125°C	±1 LSB	24-Lead LFCSP_VQ	CP-24-5
EVAL-AD5780SDZ			Evaluation Board	

 $^{1}Z = RoHS 準拠製品。$