

特長

64ポジション

OTP(ワンタイム・プログラマブル)セット&フォーゲット抵抗値
設定 EEMEMの低価格代替品

OTPアクティブの前に無制限に調整可能

5k、10k、50k、100kのエンド・ツー・エンド抵抗値

低温度係数: 5ppm/ (ポテンシオメータ・モード時)

低温度係数: 35ppm/ (レオスタット・モード時)

コンパクトな標準8ピンSOT-23パッケージ

低消費電力: $I_{DD} = 10 \mu A$ (max)

高速セトリング時間: パワーアップ時で $t_s = 5 \mu s$ (typ)

I²C互換のデジタル・インターフェース

工場でのプログラミングを可能とするコンピュータ・
ソフトウェア(マイクロコントローラ不要)

ワイパー・レジスタの完全な読出し / 書き込み動作

I²Cデバイス・アドレス・ピンを追加装備

パワーオン時にミッドスケールにプリセット

6VのOTP電圧

2.7~5.5Vの低動作電圧

OTPバリデーション・チェック機能

温度範囲: -40~+125

アプリケーション

システム・キャリブレーション

電子回路のレベル設定

機械式ポテンシオメータおよびトリマー[®]からの置換え

各種車載電子回路の調整

ゲイン制御およびオフセット調整

トランスデューサ回路調整

最大1.5MHz帯域のプログラマブル・フィルタ

概要

AD5171は、ヒューズ・リンク技術を利用して抵抗値の設定を永久に記憶できる、64ポジションのワンタイム・プログラマブル(OTP)・デジタル・ポテンシオメータ²です。OTPはEEMEM方式より費用効果に優れた代替手法で、デジタル・ポテンシオメータで新たに抵抗値を再設定する必要がありません。このデバイスは、ほとんどの機械式トリマーおよび可変抵抗器と同じ電子調整機能を実行します。AD5171のプログラミング設定は、2線式のI²C互換のデジタル制御を用いて行います。これにより、抵抗値を永久に設定する前に無制限の調整が可能です。OTPがアクティブのときは、最終値が決定された後で永続的なヒューズ溶断コマンドが送信され、ワイパー位置が所与の設定にフリーズされます(これは機械式トリマーにエポキシを接着する方法と似ています)。永久設定が完了すると、通常の動作条件下での電源変動または環境上のストレスに

よる値の変化は起きません。永久プログラミング設定が正しく実行されたかを検証する目的で、アナログ・デバイスではOTPバリデーションをパターン化したため、読出しモード時に2個のバリデーション・ビットからヒューズのステータスを識別できます。

AD5171のプログラミング設定を工場で行うために、Windows NT[®]を含むWindows[®] 95からXP[®]までのプラットフォームで動作するデバイス・プログラミング・ソフトウェアをアナログ・デバイスは提供しています。このソフトウェア・アプリケーションは、外部I²Cコントローラやホスト・プロセッサの代わりに利用できるため、開発時間を大幅に短縮できます。

AD5171には、工場でのプログラミング設定を可能とするソフトウェア、コネクタおよびケーブルを装備した評価用キットが用意されています。

AD5171はコンパクトな8ピンのSOT-23パッケージで提供され、すべて-40~+125の拡張工業用温度範囲(3)での動作が保証されています。AD5171は独自のOTP機能に加えて、温度性能、小型サイズ、低価格という特長も備えているので、他の汎用のデジタル・ポテンシオメータ・アプリケーションにも適しています。




図1. 機能ブロック図



図2. ピン配置

¹ ワンタイム・プログラマブル(OTP) 永久設定を行う前に無制限に調整が可能。

² デジタル・ポテンシオメータとRDACの用語は、同じ意味で使用しています。

アナログ・デバイス社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイス社の特許または特許の権利の使用を明示的または暗示的に許諾するものではありません。本紙記載の商標および登録商標は、各社の所有に属します。

* 日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。
©2004 Analog Devices, Inc. All rights reserved.

AD5171

目次

電気的特性	3	ソフトウェア・プログラミング	14
絶対最大定格	5	I ² Cコントローラのプログラミング	15
ESDに関する注意	5	1つのバス上にある2個のデバイスの制御	16
ピン配置および機能の説明	6	アプリケーション	17
代表的な性能特性	7	DAC	17
動作理論	11	ゲイン制御補償	17
ワンタイム・プログラミング (OTP)	11	ブースト出力を備えるプログラマブル電圧源	17
電源に関する留意事項	11	異なる電圧動作に対応するレベル・シフト	17
ESD保護	12	抵抗値のスケーリング	17
ピン電圧動作範囲	12	分解能の向上	18
パワーアップ/パワーダウン・シーケンス	12	RDAC回路のシミュレーション・モデル	18
可変抵抗値と電圧の決定	12	AD5171評価用ボード	19
レオスタット (可変抵抗器) ・モード動作	12	外形寸法	20
ポテンショメータ・モード動作	13	オーダー・ガイド	20
AD5171の制御	14		

改訂履歴

リビジョン0: 初版

電気的特性

特に指定のない限り、5k、10k、50k、および100kバージョン、 $V_{DD} = 3 \sim 5V \pm 10\%$ 、 $V_A = V_{DD}$ 、 $V_B = 0V$ 、 $-40 < T_A < +125$

表1

パラメータ	記号	条件	Min	Typ ¹	Max	単位
レオスタット(可変抵抗器)モードのDC特性						
抵抗の微分非直線性 ²	R-DNL	R_{WB} 、 $V_A =$ 無接続 $R_{AB} = 10k$ 、 $50k$ 、 $100k$	- 0.5	± 0.1	+ 0.5	LSB
抵抗の積分非直線性 ²	R-INL	R_{WB} 、 $V_A =$ 無接続、 $R_{AB} = 5k$ R_{WB} 、 $V_A =$ 無接続 $R_{AB} = 10k$ 、 $50k$ 、 $100k$ R_{WB} 、 $V_A =$ 無接続、 $R_{AB} = 5k$	- 1 - 1.5	± 0.25 ± 0.35	+ 1 + 1.5	LSB LSB
公称抵抗許容誤差 ³	R_{AB}/R_{AB}		- 1.5	± 0.5	+ 1.5	LSB
抵抗温度係数	(R_{AB}/R_{AB}) T		- 30		+ 30	%
ワイパー抵抗値	R_W	$V_{DD} = 5V$		35		ppm/
				60	115	
DC特性 ポテンショメータ・デバイダ・モード (この仕様はすべてのRDACに適用)						
分解能	N				6	ビット
微分非直線性 ⁴	DNL		- 0.5	± 0.1	+ 0.5	LSB
積分非直線性 ⁴	INL		- 1	± 0.2	+ 1	LSB
分圧器の温度係数	(V_W/V_W) T	コード = 0×20		5		ppm/
フルスケール誤差	V_{WFSE}	コード = $0 \times 3F$ 、 $R_{AB} = 10k$ 、 $50k$ 、 $100k$	- 1	- 0.5	0	LSB
フルスケール誤差	V_{WFSE}	コード = $0 \times 3F$ 、 $R_{AB} = 5k$	- 1.5		0	LSB
ゼロスケール誤差	V_{WZSE}	コード = 0×00 、 $R_{AB} = 10k$ 、 $50k$ 、 $100k$ コード = 0×00 、 $R_{AB} = 5k$	0	0.5	1	LSB
			0		2	LSB
抵抗ピン						
電圧範囲 ⁵	$V_{A, B, W}$	GND基準			V_{DD}	V
A、Bピンの容量 ⁶	$C_{A, B}$	$f = 1MHz$ 、GND間で測定、 コード = 0×20		25		pF
Wピンの容量 ⁶	C_W	$f = 1MHz$ 、GND間で測定、 コード = 0×20		55		pF
コモン・モード漏れ電流	I_{CM}	$V_A = V_B = V_{DD}/2$		1		nA
デジタル入力						
入力ロジック・ハイ (SDAおよびSCL)	V_{IH}		$0.7V_{DD}$		$V_{DD} + 0.5$	V
入力ロジック・ロー (SDAおよびSCL)	V_{IL}		- 0.5		$0.3V_{DD}$	V
入力ロジック・ハイ (AD0)	V_{IH}	$V_{DD} = 3V$	3.0		V_{DD}	V
入力ロジック・ロー (AD0)	V_{IL}	$V_{DD} = 3V$	0		1.0	V
入力電流	I_{IL}	$V_{IN} = 0V$ または $5V$			± 1	μA
入力容量 ⁶	C_{IL}			3		pF
デジタル出力						
出力ロジック・ロー電圧 (SDA)	V_{OL}	$I_{OL} = 6mA$			0.4	V
スリープモード漏れ電流 (SDA)	I_{OZ}	$V_{IN} = 0V$ または $5V$			± 1	μA
出力容量 ⁶	C_{OZ}			3		pF
電源						
電源電圧範囲	V_{DD}		2.7		5.5	V
OTP電源 ⁷	V_{DD_OTP}	$T_A = 25$	6		6.5	V
電源電流	I_{DD}	$V_{IH} = 5V$ または $V_{IL} = 0V$		4	10	μA
OTP電源電流 ⁸	I_{DD_OTP}	$V_{DD_OTP} = 6V$ 、 $T_A = 25$	100			mA
消費電力 ⁹	P_{DISS}	$V_{IH} = 5V$ または $V_{IL} = 0V$ 、 $V_{DD} = 5V$		0.02	0.04	mW
電源電圧変動感度	PSSR		- 0.025	+ 0.001	+ 0.025	%/%

AD5171

パラメータ	記号	条件	Min	Typ ¹	Max	単位
ダイナミック特性 ^{6, 10, 11}						
- 3dB帯域幅	BW_5k	$R_{AB} = 5k$ 、コード = 0×20		1500		kHz
	BW_10k	$R_{AB} = 10k$ 、コード = 0×20		600		kHz
	BW_50k	$R_{AB} = 50k$ 、コード = 0×20		110		kHz
	BW_100k	$R_{AB} = 100k$ 、コード = 0×20		60		kHz
全高調波歪み	THD	$V_A = 1V$ rms、 $R_{AB} = 10k$ $V_B = 0V$ DC、 $f = 1kHz$		0.05		%
調整セトリング時間	t_{s1}	$V_A = 5V \pm 1LSB$ 誤差帯域 $V_B = 0V$ 、 V_W で測定		5		μs
OTPセトリング時間 ¹²	t_{s_OTP}	$V_A = 5V \pm 1LSB$ 誤差帯域 $V_B = 0V$ 、 V_W で測定		400		ms
パワーアップ・セトリング時間 ヒューズ溶断後	t_{s2}	$V_A = 5V \pm 1LSB$ 誤差帯域 $V_B = 0V$ 、 V_W で測定		5		μs
抵抗ノイズ電圧	e_{N_WB}	$R_{AB} = 5k$ 、 $f = 1kHz$ 、コード = 0×20 $R_{AB} = 10k$ 、 $f = 1kHz$ 、コード = 0×20		8		nV/\sqrt{Hz} nV/\sqrt{Hz}
インターフェース・タイミング特性 (全製品に適用 ^{6, 12})						
SCLクロック周波数	f_{SCL}				400	kHz
t_{BUF} (開始と停止の間のバス解放時間)	t_1	この時間の経過後、最初のクロック・パルスを生成	1.3			μs
$t_{HD;STA}$ (ホールド時間(繰り返しスタート))	t_2		0.6			μs
t_{LOW} (SCLクロックのロー持続時間)	t_3		1.3			μs
t_{HIGH} (SCLクロックのハイ持続時間)	t_4		0.6	50		μs
$t_{SU;STA}$ (開始条件のセットアップ時間)	t_5		0.6			μs
$t_{HD;DAT}$ (データ・ホールド時間)	t_6				0.9	μs
$t_{SU;DAT}$ (データ・セットアップ時間)	t_7		0.1			μs
t_F (SDAとSCL両方の信号の立下がり時間)	t_8				0.3	μs
t_R (SDAとSCL両方の信号の立上がり時間)	t_9				0.3	μs
$t_{SU;STO}$ (停止条件のセットアップ時間)	t_{10}				0.6	μs

(注)

- 代表値は、25 および $V_{DD} = 5V$ 時の読取り値を平均化した数値です。
- 抵抗位置の非直線性誤差 R-INL は、最大抵抗値と最小抵抗値のワイパー位置間で測定された、理想値からの偏差です。R-DNL は連続するタップ位置間で測定された、理想値からの相対的なステップ変化です。AD5171 は単調増加性が保証されています。
- $V_{AB} = V_{DD}$ 、ワイパー (V_W) = 無接続。
- INL と DNL の測定は、RDAC を電圧出力 DAC と同様のポテンショメータ・デバイダに設定して V_W で行います。 $V_A = V_{DD}$ および $V_B = 0V$ です。単調増加性の動作条件で、最大で $\pm 1LSB$ の DNL 仕様の限界値が保証されます。
- 抵抗ピンの A、B、W には、互いに極性に関する制限がありません。
- これらの仕様については出荷テストを行っていませんが、設計により保証しています。
- OTP 用電源は動作電源とは異なり、1 回限り使用されます。
- OTP 用電源電流は動作電流とは異なり、1 回限りの要求に応じて約 400ms 持続します。
- P_{DISS} は $I_{DD} \times V_{DD}$ で計算されます。CMOS ロジック・レベルの入力であるため、消費電力が最小限に抑えられます。
- 帯域幅、ノイズ、セトリング時間は、選択したピン抵抗値に応じて変化します。最も低い R 値を選択すると、最高速のセトリング時間と最大の帯域幅が確保されます。最も高い R 値を選択すると、回路全体の消費電力が最小限に抑えられます。
- ダイナミック特性はすべて、 $V_{DD} = 5V$ の条件を適用しています。
- ヒューズ溶断後のセトリング時間とは異なります。OTP セトリング時間の発生は 1 回限りです。




図3. インターフェース・タイミング図

絶対最大定格

表2

パラメータ	定格値
GNDに対する V_{DD}	- 0.3V、+ 7V
GNDに対する V_A 、 V_B 、 V_W	GND、 V_{DD}
最大電流	
I_{WB} 、 I_{WA} パルス電流	$\pm 20\text{mA}$
I_{WB} 連続電流($R_{WB} = 1\text{k}\Omega$ 、Aオープン) ¹	$\pm 5\text{mA}$
I_{WA} 連続電流($R_{WA} = 1\text{k}\Omega$ 、Bオープン) ¹	$\pm 5\text{mA}$
GNDに対するデジタル入力および出力電圧	0V、 V_{DD}
動作温度範囲	- 40 ~ + 125
最大ジャンクション温度(T_{Jmax})	150
保存温度範囲	- 65 ~ + 150
ピン温度(ハンダ付け、10秒)	300
ベーキング時間(60秒)	215
赤外線(15秒)	220
熱抵抗 ² θ_{JA}	230 $^{\circ}\text{C}/\text{W}$

絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定は、ストレス定格のみを指定するものであり、この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。長時間デバイスを絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

(注)

¹ 最大ピン電流は、ある抵抗値でピンA、B、Wのうちのどれか2本のピン間に加えられ最大電圧、スイッチの最大電流処理能力、およびパッケージの最大消費電力によって制限されます。 $V_{DD} = 5\text{V}$ です。

² パッケージの消費電力 = $(T_{Jmax} - T_A) \theta_{JA}$ です。

注意

ESD (静電放電) の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣下や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。



AD5171

ピン配置および機能の説明




図4. 8ピンSOT-23

表3. ピンの機能の説明

ピン番号	記号	説明
1	W	ワイパー・ピンW。GND V_W V_{DD}
2	V_{DD}	正電源。2.7 ~ 5.5Vでの動作に対して規定されています。OTPプログラミングの場合は、 V_{DD} を最低で6Vとして、100mAの電流駆動能力を備えることが必要です。
3	GND	グラウンド
4	SCL	シリアル・クロック入力。プルアップ抵抗が必要です。
5	SDA	シリアル・データ入出力。プルアップ抵抗が必要です。
6	AD0	I ² Cデバイス・アドレス・ビット。最大2個のAD5171のアドレス指定が可能です。
7	B	抵抗ピンB。GND V_B V_{DD}
8	A	抵抗ピンA。GND V_A V_{DD}

代表的な性能特性




図5. 各温度に対するコード対R-INL




図8. 各温度に対するコード対DNL




図6. 各温度に対するコード対R-DNL




図9. フルスケール誤差




図7. 各温度に対するコード対INL




図10. ゼロスケール誤差

AD5171




図11. 電源電流の温度特性

03437-0-010




図14. ゲイン対周波数対コード ($R_{AB} = 5k$)

03437-0-013




図12. レオスタット・モード時の温度係数
コード対 (R_{AB}/R_{AB}) T

03437-0-011




図15. ゲイン対周波数対コード ($R_{AB} = 10k$)

03437-0-001




図13. ポテンショメータ・モード時の温度係数
コード対 (V_W/V_W) T

03437-0-012




図16. ゲイン対周波数対コード ($R_{AB} = 50$)

03437-0-015




図17. ゲイン対周波数対コード ($R_{AB} = 100k$)




図18. PSRRの周波数特性




図19. デジタル・フィードスルーの時間特性




図20. セットリング時間




図21. ミッドスケール・グリッチ・エネルギー




図22. ヒューズ溶断後のパワーアップ・セットリング時間

AD5171




図23. コード対 I_{WB_max}

03437-0-022

動作理論

AD5171ではOTP(ワンタイム・プログラマブル)のセット&フォーゲット抵抗値設定を除くと、無制限の6ビット調整が可能です。OTP技術は、ワンタイムのメモリ・プログラミング・アプリケーションでは、費用効果に優れたEEMEM方式の代替手法であることが実証されています。AD5171はヒューズ・リンク技術によって、抵抗値の設定を永久に記憶できます。AD5171は、RDACのプログラミング用にアドレス・デコーダを制御する6個のデータ・ヒューズ、セットアップ・エラーのチェック用に1個のユーザー・モード・テスト・ヒューズ、データ・ヒューズ溶断後のプログラミングのディスプレイ用に1個のプログラミング・ロック・ヒューズで構成されています。

OTP(ワンタイム・プログラミング)

OTPを開始する前に、AD5171はパワーオン中にミッドスケールにプリセットされます。ワイパーを希望する位置に設定後、そのコード(表7)とともにTビットをハイにプログラミングすることで、抵抗値を永久に設定できます。ヒューズ・リンク技術では、所定の設定を行うために内部ヒューズの溶断用に6Vを必要とする点に注意してください。ヒューズを溶断する機会は1回のみに限られます。プログラミングが完了した時点で、電源電圧を2.7~5.5Vの通常の動作電圧範囲に下げる必要があります。

デバイスの制御回路はE1とE0の2つのバリデーション・ビットを備えており、読み出しモード時に、この2つのビットをリードバックして、表4のプログラミングのステータスをチェックできます。ヒューズが正しく溶断されたことを確認するには、常にバリデーション・ビットをリードバックする必要があります。

表4. バリデーション・ステータス

E1	E0	ステータス
0	0	プログラミングの準備完了。
0	1	テスト・ヒューズが正しく溶断していません。工場でのセットアップ・チェック専用です。この設定のまま出荷してはいけません。
1	0	致命的なエラー。一部のヒューズが溶断していません。再試行は禁止です。ユニットを廃棄してください。
1	1	正常です。これ以上、プログラミングはできません。

ここでは、ヒューズの動作について詳細に説明します。OTPのTビットを設定すると、内部クロックがイネーブルになります。プログラムはテスト・ヒューズの溶断を試みます。テスト・ヒューズが正しく溶断されなければ、動作が停止します。バリデーション・ビットのE1とE0は「01」を示します。このステータスは、工場でのセットアップ・チェック専用ですから、この設定のまま出荷してはいけません。テスト・ヒューズが問題なく溶断されると、次にデータ・ヒューズがプログラミングされます。6個のデータ・ヒューズが6クロック・サイクルでプログラミングされます。ヒューズの出力は、DACレジスタに格納されているコードと比較され、一致しない場合には、E1とE0が「10」の致命的エラーとして発行され、動作が停止します。絶対に2回以上ヒューズの溶断を行ってはなりません。というのは、ヒューズの構造が変化し、その後のプログラミングができなくなり、結果として、ユニットを廃棄しなければならないからです。OTP電源電圧が6V未満だったり、

OTP電源電圧が制限されていたり、または電圧と電流の両方の立上がり時間が低速だったりする場合にも、このエラー・ステータスが発生することがあります。出力と格納コードが一致する場合には、プログラミング・ロック・ヒューズが溶断し、それ以降のプログラミングが実行できなくなります。同時に、E1とE0はロック・ヒューズが正常に溶断されたことを示す「11」を発行します。すべてのヒューズ・ラッチがパワーオン時にイネーブルになるので、出力はこの時点以降に保存された設定に対応します。詳細な機能ブロック図を図24に示します。




図24. 詳細機能ブロック図

電源に関する留意事項

パッケージのピン数を最少限に抑えるために、OTP電源と通常の動作電圧電源の両方がAD5171の同じV_{DD}ピンに印加されます。AD5171では、所定の設定を行うために内部ヒューズの溶断用に6Vが必要なヒューズ・リンク技術を利用しています。ヒューズを溶断する機会は1回のみに限られます。プログラミングが完了した時点で、電源電圧を2.7~5.5Vの通常の動作電圧範囲に下げる必要があります。このようなデュアル電圧では、電源間の分離が必要です。ワンタイム・プログラミングを問題なく実行するには、ヒューズ・プログラミング電源(ボード実装のレギュレータまたはラック・マウント電源のどちらも)の定格値を6Vとし、この電源が100mAの過渡電流を400msにわたって供給しなければなりません。プログラミングが完了したら、2.7~5.5Vの通常の電源動作を実行できるように、6V電源を取り除く必要があります。図25には、ジャンパを用いた最も簡単な実装方法を示しています。このアプローチでは1つの電源を削減できますが、消費電流が増加し、しかも手作業による設定が必要になります。




図25. 電源条件

AD5171

3.5~5.5Vシステムに適用する代替手法として、図26に示すようにシステム電源とOTP電源の間に1個の信号ダイオードを追加して電源を分離する方法があります。




図26. 3.5~5.5Vの動作電源から6VのOTP電源を分離する方法。OTP完了後、6V電源を取り除くことが必要




図27. 2.7Vの動作電源から6VのOTP電源を分離する方法。OTP完了後、6V電源を取り除くことが必要

2.7V電源で動作させるシステムには、双方向の低閾値のPチャンネルMOSFETを利用して、電源を分離することを推奨します。図27は、2.7Vのシステム電圧が最初に供給されることを想定しています。P1およびP2のゲートがグラウンドに引き込まれ、P1に引き続きP2がオンになります。その結果、AD5171のV_{DD}が2.7Vに近づきます。AD5171の設定が検出されると、工場のテスターはV_{DD}に6Vを供給し、さらにP1およびP2のゲートにも6Vを印加して、これらをオフにします。したがって、OTPコマンドの実行によってAD5171がプログラミングされ、2.7V電源が保護されます。OTPが完了した時点で、テスターは6Vを取り除き、AD5171の設定が永続的に固定されます。

AD5171は内部ヒューズの溶断によってOTP機能を達成します。ユーザは最初のプログラム・コマンドで要求される6VのOTP電圧を常に印加する必要があります。この要求条件に従わない場合、ヒューズ構造が変化し、プログラミングが実行不能になります。

PCボードのレイアウトが適切でないと寄生容量を引き起こし、ヒューズのプログラミングに影響を及ぼす場合もあります。これに対処するために、1nFのセラミック・コンデンサと1µFのタンタル・コンデンサをV_{DD}ピンに可能な限り近接させて並列に接続することを推奨します。これらのコンデンサを使用すると過渡電流が余分に供給されて、そのような影響が緩和されます。

ESD保護

デジタル入力のSDAとSCLは、直列の入力抵抗と並列のツェナーで構成されるESD構造によって保護されています(図28)。




図28. デジタル・ピンのESD保護

動作電圧範囲

ピンV_{DD}とRDACの間には、ESD保護ダイオードも接続されています。したがって、AD5171のV_{DD}によって、これらのピンの電圧境界条件が定義されます。A、B、Wの各ピンに供給される電圧がV_{DD}を超えると、内部のフォワード・バイアス・ダイオードによってクランプされます。このような事態を回避するには図29を参照してください。




図29. 各ピン(A、W、B)の保護回路

パワーアップ / パワーダウン・シーケンス

同様にESD保護ダイオードが理由で、A、B、Wの各ピンに電圧を加える前に、最初にV_{DD}電源を供給することが重要です。さもなければ、ダイオードがフォワード・バイアスされ、V_{DD}電源が偶発的に供給されて、回路の他の部分に悪影響が及ぶことがあります。理想的なパワーアップ・シーケンスはGND、V_{DD}、デジタル入力、そしてV_A/V_B/V_Wの順番です。V_A、V_B、V_Wとデジタル入力は、V_{DD}の後でパワーアップされ限り、順番を変更してもかまいません。同様に、V_{DD}を最後にパワーダウンすることが必要です。

可変抵抗値と電圧の決定

レオスタット・モード動作

WとB間またはWとA間のピンのみを可変抵抗器として使用する場合には、使用しないピンは開放にするか、またはWに短絡できます。この動作をレオスタット・モードと呼びます(図30)。




図30. レオスタット・モードの設定

RDACの公称抵抗値(R_{AB})はワイパー・ピン、およびピンB接点(R_{WB}を考慮に入れる場合)でアクセスする64個の接点ポイントを持ちます。RDACラッチ内の6ビット・データがデコードされ、64の設定のうち1つが選択されます。10k デバイスを使用すると仮定すれば、ワイパーの最初の接続はデータ0×00の場合にピンBから開始されます。ワイパー抵抗が

60 であるため、このような接続によってWB間の抵抗値は最低60 となります。2番目の接続は最初のタップとなり、このポイントはデータ0×01で設定され、WB間の抵抗値は219 ($R_{WB} = 1 \times R_{AB}/63 + R_W$)となります。その後も同様です。LSBデータの値が増加するごとにワイパーは抵抗ラダーを上の方に移動し、10060 ($(63) \times R_{AB}/63 + R_W$)に相当する最後のタップに達するまで移動します。図31に、RDAC等価回路の簡略図を示します。R_{WB}の値を求める一般的な式は、以下のとおりです。

$$R_{WB}(D) = \frac{D}{63} \times R_{AB} + R_W \quad (1)$$

ここで、

Dは6ビットのバイナリ・コードと等価な10進数です。

R_{AB}はエンド・ツー・エンド抵抗値です。

R_Wは内部スイッチのオン抵抗で設定されるワイパー抵抗値です。

表5. R_{WB}対コード: R_{AB} = 10k およびピンA開放

D(10進数)	R _{WB} ()	出力ステート
63	10060	フルスケール(R _{AB} + R _W)
32	5139	ミッドスケール
1	219	1LSB
0	60	ゼロスケール(ワイパー接点抵抗値)

ゼロスケールのときには60 の有限ワイパー抵抗値が存在するので、この状態時にWとB間に流れる電流は20mA以下の最大パルス電流に制限するように注意してください。さもなければ、内部スイッチの接点が悪化または破壊される可能性があります。

機械式のポテンシオメータと同様に、RDACのワイパーWとピンA間の抵抗値も相補性の抵抗値R_{WA}を発生します。これらのピンを使用するときは、ピンBを開放にするか、Wに短絡できます。R_{WA}の抵抗値の設定は最大抵抗値から開始し、ラッチにロードされるデータの値が増加するに従って減少します。この動作を表す一般的な式は、以下のとおりです。

$$R_{WA}(D) = \frac{63 - D}{63} \times R_{AB} + R_W \quad (2)$$

表6. R_{WA}対コード: R_{AB} = 10k およびピンB開放

D(10進数)	R _{WA} ()	出力ステート
63	60	フルスケール
32	4980	ミッドスケール
1	9901	1LSB
0	10060	ゼロスケール

デバイス間の抵抗値許容誤差の標準的な分布は、プロセス・ロットに応じて変動します。±30%の許容誤差を規定することが可能です。




図31. AD5171のRDAC等価回路

ポテンシオメータ・モード動作

3本のピンすべてを使用する動作をポテンシオメータ・モードと呼びます。この最も一般的な設定は、分圧器動作です(図32)。




図32. ポテンシオメータ・モードの設定

ワイパー抵抗の影響を無視すると、伝達関数はシンプルになります。

$$V_W(D) = \frac{D}{63} V_A \quad (3)$$

ワイパー抵抗の影響を含めて、もっと正確に計算する場合には、以下になります。

$$V_W(D) = \frac{D}{63} \frac{R_{AB} + R_W}{R_{AB} + 2R_W} V_A \quad (4)$$

絶対許容誤差の高いレオスタット・モード動作とは異なり、ポテンシオメータ・モード動作では、D/63のほぼレシオメトリックな伝達関数が得られ、R_W項によって発生する誤差が比較的抑制されます。そのため、許容誤差の影響の大部分がキャンセルされます。薄膜ステップ抵抗R_SとCMOSスイッチ抵抗R_Wは温度係数が大きく異なりますが、R_Wが支配的となる低い値のコード時を除き、レシオメトリック調整によって温度係数全体の影響が5ppm/ まで低減されます。

AD5171

ポテンショメータ・モード動作には、オペアンプ入力、フィードバック抵抗ネットワーク、その他の電圧スケールリング・アプリケーションなどが含まれます。 V_{AB} 、 V_{WA} 、 V_{WB} がGND間で V_{DD} を超えなければ、A、W、Bの各ピンを実際に入力または出力ピンとすることが可能です。

AD5171の制御

AD5171の制御には2つの方法があります。つまり、コンピュータ・ソフトウェアまたは外部のI²Cコントローラのいずれかを使用して、デバイスのプログラミング設定が行えます。

ソフトウェア・プログラミング

OTP機能を備えているので、ユーザはエンド・ユーザに出荷する前に、工場でのデバイスのプログラミングが行えます。アナログ・デバイスでは、工場でのWindows 95からXPまでのプラットフォームで動作するPC上に実装できるデバイス・プログラミング・ソフトウェアを提供しています。これを利用すれば、外部コントローラが不要になり、開発時間が大幅に短縮できます。このプログラムは、プログラミング言語やプログラミング技能をまったく必要としない、実行ファイルです。セットアップも使用方法も簡単です。図33にソフトウェア・インターフェースを示します。このソフトウェアは、www.analog.comからダウンロードできます。




図33. AD5171のコンピュータ・ソフトウェア・インターフェース

書き込み動作

OTPプログラミングの前に、AD5171はパワーアップ後にミッドスケールで起動します。左端のスクロールバーを動かすだけで、抵抗を増減できます。特定の値を書き込むときは、上側の画面のビット・パターン・コントロールを使用し、[Run] ボタンをクリックします。データをデバイスに書き込むフォーマットを表7に示します。希望の設定を確認したら、[Program Permanent] ボタンをクリックして内部ヒューズ・リンクを溶断し、永久設定を行います。

読み出し動作

[Read] ボタンをクリックするだけで、デバイスからバリデーション・ビットとデータ出力を読み出せます。上側の画面でビット・パターンを設定し、[Run] ボタンをクリックすることも可能です。デバイスからデータ出力を読み出すフォーマットを表8に示します。

工場でのデバイス・プログラミング・ソフトウェアを適用する際には、パラレル・ポート・ケーブルを変更し、制御信号に対応する2、3、15、25の各ピンをそれぞれSDA_write、SCL、SDA_read、DGNDに割り当てるように設定する必要があります(図34)。工場でのプログラミングでポーゴ・ピンを挿入できるようにするため、図35に示すSCLおよびSDAパッドを使用して、PCボードのレイアウトを行います。




図34. パラレル・ポート接続
2番ピン = SDA_write、3番ピン = SCL、
15番ピン = SDA_read、25番ピン = DGND




図35. AD5171の推奨PCボードのレイアウト
SCLおよびSDAパッドの装備によってポーゴ・ピンの挿入が可能になり、パラレル・ポートを介した信号通信によるプログラミングを実行できます(図34)。

表7. SDA書き込みモードのビット・フォーマット

S	0	1	0	1	1	0	AD0	0	A	T	X	X	X	X	X	X	X	X	A	X	X	D5	D4	D3	D2	D1	D0	A	P
スレーブ・アドレス・バイト							命令バイト							データバイト															

表8. SDA読出しモードのビット・フォーマット

S	0	1	0	1	1	0	AD0	1	A	E1	E0	D5	D4	D3	D2	D1	D0	A	P
スレーブ・アドレス・バイト									データバイト										

表9. SDAビットの定義と説明

ビット	説明
S	開始状態
P	停止状態
A	アクノレッジ
AD0	I ² Cデバイス・アドレス・ビット。最大で2個のAD5171のアドレス指定が可能です。
X	ドント・ケア
T	OTPプログラミング・ビット。ロジック1でワイパー位置が永久にプログラミング設定されます。
D5, D4, D3, D2, D1, D0	データビット
E1, E0	OTPバリデーション・ビット
0, 0	プログラミングの準備完了
0, 1	テスト・ヒューズが正しく溶断していません。工場でのセットアップ・チェック専用です。この設定のまま出荷してはいけません。
1, 0	致命的なエラー。再試行は禁止です。ユニットを廃棄してください。
1, 1	プログラミングが正常実行。これ以上調整はできません。

I²Cコントローラのプログラミング

書き込みビット・パターン図




図36. RDACレジスタへのデータ書き込み




図37. ワンタイム・プログラミングの起動

読出しビット・パターン図




図38. RDACレジスタからのデータ読出し

AD5171

外部コントローラを利用する場合、I²C互換のシリアル・バスを介してAD5171を制御することが可能です。この場合は、AD5171をスレーブ・デバイスとしてバスに接続します。2線式のI²Cシリアル・バス・プロトコルは、以下のように動作します。図36、図37、図38を参照してください。

1. マスターは開始条件を確立することで、データ転送を開始します。このときに、SDAがハイからローに遷移し、SCLはハイに保持されます(図36と図37)。次のバイトはスレーブ・アドレス・バイトで、010110で定義されたスレーブ・アドレスとして上位6ビットで構成されています。その次のビットはAD0で、I²Cデバイス・アドレス・ビットとして使用されます。AD0ビットの状態に応じて、同じバス上で2個のAD5171のアドレスを指定できます(図39)。最後のLSBIはR/Wビットで、スレーブ・デバイスへのデータの読みまたは書き込みのどちらを実行するかを決定します。

送信されたアドレスに対応するアドレスを持つスレーブは、9番目のクロック・パルス(アクノレッジ・ビット)の間にSDAラインをローに引き込むことによって応答します。この段階のときに、バス上の他のすべてのデバイスはアイドル状態に留まりますが、選択されたデバイスはそのシリアル・レジスタに対するデータの書き込みまたは読み出しの実行を待ちます。

2. 書き込み動作には命令バイトがありますがこれは読み出し動作にはありません。書き込みモード時には、命令バイトがスレーブ・アドレス・バイトの後に続きます。命令バイトのなかでTと表記されるMSBが、ワンタイム・プログラミング・ビットです。命令バイトのアクノレッジの後で、書き込みモードの最後のバイトがデータバイトになります。データはシリアル・バスを介して、9個のクロック・パルス・シーケンスで送信されます(8個のデータビットの後にアクノレッジ・ビットが続きます)。SDAラインの遷移はSCLがローの期間中に発生し、SCLがハイの期間中は安定した状態に維持されることが必要です(図36)。

3. 読み出しモードのときには、スレーブ・アドレス・バイトのアクノレッジの直後にデータバイトが続きます。データはシリアル・バスを介して、9個のクロック・パルス・シーケンスで送信されます(書き込みモードとは多少異なり、8個のデータビットの後にノー・アクノレッジ・ビットが続きます)。同様に、SDAラインの遷移はSCLがローの期間中に発生し、SCLがハイの期間中は安定した状態に維持されることが必要です(図38)。

4. すべてのデータビットの読みまたは書き込みが完了すると、マスターが停止条件を確立します。停止条件は、SCLがハイの間に、SDAラインがローからハイに遷移することです。書き込みモード時には、10番目のクロック・パルスの間にマスターがSDAラインをハイに引き込むことで停止条件を確立します(図36と図37)。読み出しモード時には、9番目のクロック・パルス時にマスターがノー・アクノレッジを発行します。すなわち、SDAラインがハイに維持されます。その後、マスターは10番目のクロック・パルスの前にSDAラインをローに引き込み、10番目のクロック・パルスがハイになるときに、停止条件を確立します(図38)。

繰返し書き込み機能により、RDAC出力を何回も更新するフレキシビリティが得られます。ただし、デバイスの永久プログラミング、アドレッシング、および命令を実行した後は、1回のみに限られます。書き込みサイクル中に、各データバイトがRDAC出力を更新します。たとえば、RDACがそのスレーブ・アドレスおよび命令バイトに対するアクノレッジを行った後では、この2つのバイトの後にRDAC出力が更新されます。同じ命令でRDACが特定のスレーブ・デバイスにアドレッシングされている間に、別のバイトがRDACに書き込まれた場合には、選択されたスレーブ・デバイスの出力がこのバイトによって更新されます。複数の異なる命令が必要な場合には、新しいスレーブ・アドレス、命令、およびデータバイトを使用して書き込みモードを開始する必要があります。同様にRDACの繰返し読み出し機能も可能です。

同一バス上にある2個のデバイスの制御

図39には、同じシリアル・バス上に2個のAD5171があります。それぞれのAD0ピンの状態が異なるので、各デバイスのスレーブ・アドレスは異なります。したがって、各デバイスは独立して動作させることができます。マスター・デバイスの出力バス・ライン・ドライバは、完全なI²C互換インターフェースでオープン・ドレインのプルダウンです。




図39. 同一バス上の2個のAD5171

アプリケーション

DAC

負荷が R_{WB} よりも大幅に高くない場合には、DACとしてデジタル・ポテンシオメータの出力をバッファする方法が一般的です。バッファは必要に応じて、インピーダンス変換やより高い電流供給の目的に使用できます。




図40. プログラマブル電圧リファレンス (DAC)

ゲイン制御補償

デジタル・ポテンシオメータは一般的に、ゲイン制御 (図41) やセンサー・トランスインピーダンス・アンプの信号調整アプリケーションで使用されます。ステップ応答によるゲイン・ピーキングや最悪時の発振を回避するには、補償コンデンサが必要です。通常は、数ピコファラドから数十ピコファラドを超えない範囲のコンデンサをC2として選択すれば、補償には十分です。




図41. 代表的な非反転ゲイン・アンプ

ブースト出力を備えたプログラマブル電圧源

レーザ・ダイオード・ドライバやチューナブル・レーザなどの、高電流調整が必要とされるアプリケーションでは、ブースト電圧源を考慮に入れることができます (図42)。




図42. プログラマブル・ブースト電圧源

この回路では、オペアンプの反転入力に、デジタル・ポテンシオメータで設定されたワイパー電圧に等しくなるように V_{OUT} を強制設定します。その後で、NチャンネルFETの N_1 を経由して電源から負荷電流が供給され

ます。 N_1 のパワー処理能力は、 $(V_1 - V_O) \times I_L$ の消費電力に十分対応できる必要があります。この回路は5V電源時に最大で100mAの電流をソースできます。高精度アプリケーションでは、ADR421、ADR03、ADR370などの電圧リファレンスをデジタル・ポテンシオメータのピンAに加えることが可能です。

異なる電圧動作に対応するレベル・シフト

2.5V動作のコントローラをAD5171とインターフェースさせる必要がある場合は、デジタル・ポテンシオメータがコントローラに読み出し / 書き込みを実行できるように、適切に電圧レベル・シフトを行う必要があります。その実行方法の1つを図43に示します。M1とM2には、FDV301Nなどの低閾値のNチャンネル・パワーMOSFETを使用してください。




図43. 異なる電圧動作に対応するレベル・シフト

抵抗のスケールリング

AD5171の公称抵抗値は5k、10k、50k、100kです。任意のフルスケール抵抗を使用して分解能を最適化する必要がある場合は、次の方法を使用できます。ディスクリット抵抗を並列に接続すると (図44) AB間の電圧が比例して小さくなります。この方法を適用できるのは、分圧器モード時に限られます。

これによって、ピンWのステップ・サイズが小さくなるので、より高い分解能が得られます。電圧値は以下の式から求められます。

$$V_W(D) = \frac{(R_{AB} \parallel R2)}{R3 + R_{AB} \parallel R2} \times \frac{D}{64} \times V_{DD} \quad (5)$$




図44. 公称抵抗値の低減

AD5171

音量制御などの対数調整の場合には、図45に示す別の抵抗スケールリング方法で対数傾き機能を実現できます。この回路では、 R_{AB} を基準にしてR2の値を小さくすると、これに応じて回路の擬似対数傾きが高くなります。ワイパー電圧は、次式から簡単に求められます。

$$V_W(D) = \frac{(R_{WB} \parallel R_2)}{R_{WA} + R_{WB} \parallel R_2} \times V_I \quad (6)$$




図45. 対数調整を実現する回路例

分解能の向上

3個のデジタル・ポテンシオメータを使用し、ポテンシオメータ・モード動作の分解能を2倍に高めることが可能です。アナログ・デバイスの特許取得技術であるRDACセグメンテーション技術を利用し、分解能を倍増するように3個のAD5171を設定できます(図46)。最初に、U3をディスクリット抵抗 R_P と並列に接続することが必要です。 R_P はステップ抵抗値と等しい値を選択します($R_P = R_{AB}/64$)。U1とU2をともに調整すると6ビットの粗調整が行われ、U3のみを調整すると6ビットの微調整が行われます。その結果、有効分解能が12ビットになります。




図46. 分解能を2倍にする回路

RDAC回路のシミュレーション・モデル

内部の寄生容量と外部の容量性負荷が、デジタル・ポテンシオメータのAC特性を決定します。AD5171をポテンシオメータ・ディバイダとして設定すると、AD5171(5k 抵抗)の-3dB帯域幅の測定値はハーフスケール時で1.5MHzになります。図14~17には、5k、10k、50k、100kの4つの抵抗での大信号ボーデ線図を图示しています。寄生シミュレーション・モデルを図47に示します。リスティング1は、10k デバイスのマクロモデル・ネットリストです。




図47. RDAC = 10k の回路シミュレーション・モデル

リスティング1. RDACのマクロモデル・ネットリスト

```
.PARAM D=64, RDAC=10E3
*
.SUBCKT DPOT (A,W,B)
*
CA A 0 25E-12
RWA A W {(1-D/64)*RDAC+60}
CW W 0 55E-12
RWB W B {D/64*RDAC+60}
CB B 0 25E-12
*
.ENDS DPOT
```

AD5171 評価用ボード




図48. AD5171評価用ボードの回路図

AD5171評価用ボードには、2個のオペアンプ「AD822」と2.5V出力電圧リファレンス「ADR03」が実装されています。多くのビルディング・ブロック回路を構成するのに、最少限の部品数で済みます。その一例を図49に示しています。ボードには、さらに評価を進めるための追加回路を構成できる実装スペースが用意されています(図50を参照)。




図49. プログラマブル電圧リファレンス





図50. AD5171評価用ボード

外形寸法



JEDEC規格MO-178BAに準拠

図51. 8ピンのスモールアウトライン・トランジスタ・パッケージ (SOT-23 (RJ-8))
寸法単位: mm

オーダー・ガイド

モデル	R _{AB} (k)	パッケージ・コード	パッケージ	個数	マーキング
AD5171BRJ5-R2	5	RJ-8	SOT-23-8	250	D12
AD5171BRJ5-RL7	5	RJ-8	SOT-23-8	3000	D12
AD5171BRJZ5-R2 ¹	5	RJ-8	SOT-23-8	250	D12
AD5171BRJZ5-R7 ¹	5	RJ-8	SOT-23-8	3000	D12
AD5171BRJ10-R2	10	RJ-8	SOT-23-8	250	D13
AD5171BRJ10-RL7	10	RJ-8	SOT-23-8	3000	D13
AD5171BRJZ10-R2 ¹	10	RJ-8	SOT-23-8	250	D13
AD5171BRJZ10-R7 ¹	10	RJ-8	SOT-23-8	3000	D13
AD5171BRJ50-R2	50	RJ-8	SOT-23-8	250	D14
AD5171BRJ50-RL7	50	RJ-8	SOT-23-8	3000	D14
AD5171BRJZ50-R2 ¹	50	RJ-8	SOT-23-8	250	D14
AD5171BRJZ50-R7 ¹	50	RJ-8	SOT-23-8	3000	D14
AD5171BRJ100-R2	100	RJ-8	SOT-23-8	250	D15
AD5171BRJ100-RL7	100	RJ-8	SOT-23-8	3000	D15
AD5171BRJZ100-R2 ¹	100	RJ-8	SOT-23-8	250	D15
AD5171BRJZ100-R7 ¹	100	RJ-8	SOT-23-8	3000	D15
AD5171EVAL ²	10		評価用ボード	1	

(注)

¹ Z = 鉛フリー製品。

² 評価用ボードは3個の10k 部品を添付して出荷されます。必要に応じて追加サンプルまたは異なる抵抗値オプションをご発注ください。

アナログ・デバイゼズ社またはその二次ライセンスを受けた関連会社からライセンスの対象となるI²Cコンポーネントを購入した場合、購入者にはこれらのコンポーネントをI²Cシステムで使用するフィリップス社のI²Cの特許権に基づくライセンスが許諾されます。ただし、フィリップス社が規定するI²C規格仕様に準拠したシステムが必要です。