# 

# タシート

### 特長

スループット: 2 MSPS/1 MSPS/500 kSPS から選択可能 INL: 最大 ±1.0 LSB(±3.8 ppm) 18 ビットのノー・ミッシング・コードを確保 低消費電力 2 MSPS で 9.5 mW、1 MSPS で 4.9 mW、500 kSPS で 2.4 mW (VDD のみ) 10 kSPS で 80 µW、2 MSPS で 16 mW(合計) S/N 比: 1 kHz で 100.5 dB(代表値) (VREF = 5 V) 、100 kHz で 99 dB(代表値) THD: 1 kHz で-123 dB(代表値)(V<sub>REF</sub> = 5 V)、100 kHz で -100 dB (代表值) 簡単に使用できる機能でシステムの消費電力と複雑さを低減 入力過電圧クランプ回路 非直線性入力チャージ・キックバックを低減 高インピーダンス・モード 長いアクイジション・フェーズ 入力スパンの圧縮 高速変換時間により低 SPI クロック・レートが可能 SPI プログラマブル・モード、読出し/書込み機能、ステー タス・ワード 差動アナログ入力範囲: ±VREF  $0 V \sim V_{REF} (V_{REF} t 2.4 V \sim 5.1 V)$ 1.8 Vの単電源動作、1.71 V~5.5 Vのロジック・インターフェ ース に対応 SAR アーキテクチャ: 遅延/パイプライン遅延なし、最初の変 換から有効 最初から精密な変換が可能 保証動作: -40 ℃ ~ +125 ℃ SPI/QSPI/MICROWIRE/DSP 互換シリアル・インターフェース 複数の ADC をデイジーチェーン接続可能、ビジー・インジケ ータ搭載 10 ピン・パッケージ: 3 mm × 3 mm の LFCSP、3 mm × 4.90 mmのMSOP アプリケーション ATE(自動試験装置) マシン・オートメーション 医療機器

Rev. A

バッテリ駆動装置 高精度のデータ・アクイジション・システム

# 18 ビット 2 MSPS/1 MSPS/500 kSPS 高精度 SAR 差動 ADC AD4003/AD4007/AD4011

#### 概要

AD4003/AD4007/AD4011 は低ノイズ、低消費電力、高速の 18 ビ ット、高精度逐次比較型(SAR) A/D コンバータ(ADC)です。 AD4003、AD4007、AD4011 はそれぞれ、2 MSPS、1 MSPS、 500 kSPS のスループットを提供します。 これらの製品は、シグ ナル・チェーンの消費電力と複雑さを減らし、高いチャンネル 密度を実現する使いやすい機能を内蔵しています。高インピー ダンス・モードと長いアクイジション・フェーズの組み合わせ により、高速で高出力の専用 ADC ドライバが不要となり、こ れらの ADC を直接駆動できる低消費電力の高精度アンプの選 択肢が広がると同時に、最適な性能を実現します。入力スパン 圧縮機能により、負電源なしで ADC ドライバ・アンプと ADC を共通の電源で動作させながら、ADC コードの全範囲を維持す ることができます。シリアル・ペリフェラル・インターフェー ス(SPI)の低クロック・レート要件により、デジタル入出力の 消費電力量が低減され、プロセッサの選択肢が広がり、デジタ ル・アイソレーションを介したデータ伝送のタスクが簡素化さ れます。

AD4003/AD4007/AD4011は1.8V電源で動作し、完全差動入力 の範囲は ±VREF で、VREF は 2.4 V ~ 5.1 V です。ターボ・モード では、AD4003 は 75 MHz の最小 SCK レートで 2 MSPS 時に 16 mW、AD4007は25 MHzの最小SCK レートで1 MSPS 時に8 mW、AD4011 は 11 MHz の最小 SCK レートで 500 kSPS 時に 4 mW しか消費しません。AD4003/AD4007/AD4011 はすべて、最大 ±1.0LSBの積分非直線性誤差(INL)を達成し、1kHzの入力で 100.5 dB(代表値)の S/N 比、18 ビットのノー・ミッシング・コ ードを確保しています。リファレンス電圧は外部から供給され、 電源電圧とは独立して設定できます。

SPI 互換の多機能シリアル・インターフェースは7種類のモー ドを備えており、SDI入力を使用して1つの3線式バスで複数 の ADC をデイジーチェーン接続する機能も含まれています。 また、オプションのビジー・インジケータも備えています。 AD4003/AD4007/AD4011 は別個の VIO 電源を使用することによ り、1.8 V、2.5 V、3 V、5 Vのロジックに対応します。

AD4003/AD4007 は 10 ピン MSOP または 10 ピン LFCSP パッケー ジ、AD4011は10ピンLFCSPパッケージを採用しており、 -40 ℃ ~+125 ℃ で動作が仕様規定されています。これらのデ バイスは16ビット、2MSPSのAD4000とピン互換です(表8 参照)。

アナログ・デバイヤズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって くどしる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許をたは特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 大阪営業所/〒532-0003 電話 06 (6350) 6868

### 目次

特長1
アプリケーション1
概要1
改訂履歷2
機能ブロック図
仕様4
タイミング仕様7
絶対最大定格9
熱抵抗9
ESD に関する注意9
ピン配置およびピン機能の説明10
ピン配置およびピン機能の説明10 代表的な性能特性11
ピン配置およびピン機能の説明
ピン配置およびピン機能の説明10代表的な性能特性11用語の定義16動作原理17回路説明17コンバータの動作18伝達関数18
ピン配置およびピン機能の説明 10   代表的な性能特性 11   用語の定義 16   動作原理 17   回路説明 17   コンバータの動作 18   伝達関数 18   アプリケーション情報 19   代表的なアプリケーション図 19

### 改訂履歴

### 7/2017—Rev. 0 to Rev. A

Added AD4007 and AD4011	.Universal
Changes to Features Section and General Description	1
Moved Figure 1	3
Changes to Specifications Section	4
Changes to Table 1	4
Changes to Timing Specifications Section	7
Changes to Table 2	7
Changes to Absolute Maximum Ratings Section	9
Added Endnote 2 and Endnote 3, Table 6	9
Changes to Typical Performance Characteristics Section	11
Changes to Figure 11 and Figure 14	12
Changes to Figure 19 and Figure 21	13
Added Figure 25 and Figure 26; Renumbered Sequentially	14
Moved Terminology Section	16
Changes to Terminology Section	16
Changes to Circuit Information Section and Table 8	17
Moved Figure 38	22

ドライバ・アンプの選択	21
ドライブ補助機能	23
電圧リファレンス入力	24
電源	24
デジタル・インターフェース	25
レジスタ読出し/書込み機能	26
ステータス・ワード	28
<u>CS</u> モード、3線式ターボ・モード	29
<del>CS</del> モード、3線式、ビジー・インジケータなし	
<del>CS</del> モード、3線式、ビジー・インジケータあり	31
<u>CS</u> モード、4線式ターボ・モード	
<del>CS</del> モード、4線式、ビジー・インジケータなし	
<del>CS</del> モード、4 線式、ビジー・インジケータあり	34
デイジーチェーン・モード	35
レイアウトのガイドライン	
AD4003/AD4007/AD4011の性能評価	
外形寸法	
オーダー・ガイド	

Changes to High Frequency Input Signals Section	
Added Multiplexed Applications Section	
Added Figure 41	23
Moved Figure 42	23
Changes to High-Z Mode Section and Figure 43	23
Changes to Voltage Reference Input Section	
Changes to Figure 48, Digital Interface Section, and Table 11	
Changes to CS Mode, 3-Wire Turbo Mode Section	
Added Figure 53	
Changes to $\overline{CS}$ Mode, 4-Wire Turbo Mode Section	
Added Figure 59	
Change to CS Mode, 4-Wire with Busy Signal Indicator	
Section	
Changes to Layout Guidelines Section and Evaluating the	
AD4003/AD4007/AD4011 Performance Section	
Updated Outline Dimensions	
Changes to Ordering Guide	

10/2016—Revision 0: Initial Version

# 機能ブロック図



# 仕様

VDD = 1.71 V ~ 1.89 V、VIO = 1.71 V ~ 5.5 V、V<sub>REF</sub> = 5 V、すべての仕様で T<sub>MIN</sub> ~ T<sub>MAX</sub>、高インピーダンス・モードは無効、スパン圧 縮は無効、ターボ・モードは有効、サンプリング周波数 fs は AD4003 が 2 MSPS、AD4007 が 1 MSPS、AD4011 が 500 kSPS。

表 1.

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
RESOLUTION		18			Bits
ANALOG INPUT					
Voltage Range	$V_{IN+} - V_{IN-}$ Span compression enabled	$\begin{array}{l} -\mathbf{V}_{\text{REF}} \\ -\mathbf{V}_{\text{REF}} \times 0.8 \end{array}$		$+V_{REF} \\ +V_{REF} \times 0.8$	V V
Operating Input Voltage	$V_{IN+}$ , $V_{IN-}$ to GND	-0.1		$V_{REF} + 0.1$	V
	Span compression enabled	$0.1  imes V_{REF}$		$0.9\times V_{\text{REF}}$	V
Common-Mode Input Range		$V_{REF}/2 - 0.125$	$V_{REF}/2$	$V_{REF}/2 + 0.125$	V
Common-Mode Rejection Ratio (CMRR)	$f_{IN} = 500 \text{ kHz}$		68		dB
Analog Input Current	Acquisition phase, $T = 25^{\circ}C$		0.3		nA
	High-Z mode enabled, converting dc input at 2 MSPS		1		μΑ
THROUGHPUT					
Complete Cycle					
AD4003		500			ns
AD4007		1000			ns
AD4011		2000			ns
Conversion Time		270	290	320	ns
Acquisition Phase <sup>1</sup>					
AD4003		290			ns
AD4007		790			ns
AD4011		1790			ns
Throughput Rate <sup>2</sup>					
AD4003		0		2	MSPS
AD4007		0		1	MSPS
AD4011		0		500	kSPS
Transient Response <sup>3</sup>			250		ns
DC ACCURACY					
No Missing Codes		18			Bits
Integral Linearity Error		-1.0	±0.4	+1.0	LSB
		-3.8	±1.52	+3.8	ppm
Differential Linearity Error		-0.75	±0.3	+0.75	LSB
Transition Noise			0.8		LSB
Zero Error		-7		+7	LSB
Zero Error Drift <sup>4</sup>		-0.21		+0.21	ppm/°C
Gain Error		-26	$\pm 3$	+26	LSB
Gain Error Drift <sup>4</sup>		-1.23		+1.23	ppm/°C
Power Supply Sensitivity	$VDD = 1.8 \ V \pm 5\%$		1.5		LSB
1/f Noise <sup>5</sup>	Bandwidth = $0.1$ Hz to $10$ Hz		6		μV p-p

# AD4003/AD4007/AD4011

		1			
Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
AC ACCURACY					
Dynamic Range			101		dB
Total RMS Noise			31.5		μV rms
$f_{IN} = 1$ kHz, $-0.5$ dBFS, $V_{REF} = 5$ V					
Signal-to-Noise Ratio (SNR)		99	100.5		dB
Spurious-Free Dynamic Range (SFDR)			122		dB
Total Harmonic Distortion (THD)			-123		dB
Signal-to-Noise-and-Distortion Ratio (SINAD)		98.5	100		dB
Oversampled Dynamic Range	Oversampling ratio (OSR) = 256, $V_{REF} = 5 V$		122		dB
$f_{IN} = 1 \text{ kHz}, -0.5 \text{ dBFS}, V_{REF} = 2.5 \text{ V}$					
SNR		93.5	94.5		dB
SFDR			122		dB
THD			-119		dB
SINAD		93	94		dB
$f_{IN} = 100 \text{ kHz}, -0.5 \text{ dBFS}, V_{REF} = 5 \text{ V}$					
SNR			99		dB
THD			-100		dB
SINAD			96.5		dB
$f_{IN} = 400 \text{ kHz}, -0.5 \text{ dBFS}, V_{REF} = 5 \text{ V}$					
SNR			91.5		dB
THD			-94		dB
SINAD			90		dB
-3 dB Input Bandwidth			10		MHz
Aperture Delay			1		ns
Aperture Jitter			1		ps rms
REFERENCE					1
Voltage Range, V <sub>REF</sub>		2.4		5.1	v
Current					
AD4003	2 MSPS		1.1		mA
AD4007	1 MSPS		0.5		mA
AD4011	500 kSPS		0.26		mA
INPUT OVERVOLTAGE CLAMP					
IN+/IN- Current, $I_{IN+}/I_{IN-}$	$V_{REF} = 5 V$			50	mA
	$V_{\text{REF}} = 2.5 \text{ V}$			50	mA
$V_{IN+}/V_{IN-}$ at Maximum $I_{IN+}/I_{IN-}$	$V_{REF} = 5 V$		5.4		v
	$V_{REF} = 2.5 V$		3.1		v
V <sub>IN+</sub> /V <sub>IN-</sub> Clamp On/Off Threshold	$V_{REF} = 5 V$	5.25	5.4		v
*	$V_{REF} = 2.5 V$	2.68	2.8		v
Deactivation Time			360		ns
REF Current at Maximum I <sub>IN+</sub> /I <sub>IN-</sub>	$V_{\rm IN+}/V_{\rm IN-} > V_{\rm REF}$		100		μΑ
DIGITAL INPUTS					
Logic Levels					
Input Low Voltage, $V_{II}$	VIO > 2.7 V	-0.3		$+0.3 \times VIO$	v
	$VIO \le 2.7 V$	-0.3		$+0.2 \times VIO$	v
Input High Voltage, V <sub>IH</sub>	VIO > 2.7 V	$0.7 \times \text{VIO}$		VIO + 0.3	v
1 0 0,7	$VIO \le 2.7 V$	$0.8 \times \text{VIO}$		VIO + 0.3	v
Input Low Current, In		-1		+1	μA
Input High Current, I <sub>IH</sub>		-1		+1	μΑ
Input Pin Capacitance			6		pF



Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
DIGITAL OUTPUTS					
Data Format		Serial 18 bits, tw	os complem	ent	
Pipeline Delay		Conversion result after completed co	s available in onversion	mediately	
Output Low Voltage, V <sub>OL</sub>	$I_{SINK} = 500 \ \mu A$			0.4	V
Output High Voltage, V <sub>OH</sub>	$I_{\text{SOURCE}} = -500 \ \mu\text{A}$	VIO - 0.3			V
POWER SUPPLIES					
VDD		1.71	1.8	1.89	V
VIO		1.71		5.5	V
Standby Current	VDD = 1.8 V, VIO = 1.8 V, T = 25°C		1.6		μΑ
Power Dissipation	$VDD = 1.8 V, VIO = 1.8 V, V_{REF} = 5 V$				
	10 kSPS, high-Z mode disabled		80		μW
	500 kSPS, high-Z mode disabled		4	4.7	mW
	1 MSPS, high-Z mode disabled		8	9.3	mW
	2 MSPS, high-Z mode disabled		16	18.5	mW
	500 kSPS, high-Z mode enabled		5	6.2	mW
	1 MSPS, high-Z mode enabled		10	12.3	mW
	2 MSPS, high-Z mode enabled		20	24.5	mW
VDD Only	500 kSPS, high-Z mode disabled		2.4		mW
	1 MSPS, high-Z mode disabled		4.9		mW
	2 MSPS, high-Z mode disabled		9.5		mW
REF Only	500 kSPS, high-Z mode disabled		1.4		mW
	1 MSPS, high-Z mode disabled		2.8		mW
	2 MSPS, high-Z mode disabled		5.5		mW
VIO Only	500 kSPS, high-Z mode disabled		0.1		mW
	1 MSPS, high-Z mode disabled		0.4		mW
	2 MSPS, high-Z mode disabled		1.0		mW
Energy per Conversion			8		nJ/sample
TEMPERATURE RANGE					
Specified Performance	T <sub>MIN</sub> to T <sub>MAX</sub>	-40		+125	°C

<sup>1</sup>アクイジション・フェーズとは、AD4003 では 2 MSPS、AD4007 では 1 MSPS のスループット・レートで動作しているときに、入力サンプリング・コンデ ンサが新規の入力値を取得するために使用できる時間です。

<sup>2</sup>ターボ・モードを有効にして、最小 SCK レートである 75 MHz を使用した場合のみ、2 MSPS のスループット・レートが実現します。1 MSPS の動作に必要な最小 SCK レートは、ターボ・モード有効時で 11 MHz です。500 kSPS の動作に必要な最小 SCK レートは、ターボ・モード有効時で 11 MHz です。各種の動作モードで可能な最大スループットについては、表4を参照してください。

- <sup>3</sup> 過渡応答は、ADC が±1 LSB の精度でフルスケール入力ステップを実現するために必要な時間です。
- 4 最小値と最大値は特性評価によって確保されていますが、出荷テストの対象外です。
- <sup>5</sup>図18の1/fノイズ・プロットを参照してください。



### タイミング仕様

VDD = 1.71 V ~ 1.89 V、VIO = 1.71 V ~ 5.5 V、V<sub>REF</sub> = 5 V、すべての仕様で T<sub>MIN</sub> ~ T<sub>MAX</sub>、高インピーダンス・モードは無効、スパン圧 縮は無効、ターボ・モードは有効、サンプリング周波数 f<sub>8</sub> は AD4003 が 2 MSPS、AD4007 が 1 MSPS、AD4011 が 500 kSPS。タイミング 電圧レベルについては、図 2 を参照してください。

表 2. デジタル・インターフェースのタイミング

CONVERSION TIME—CNV RISING EDGE TO DATA AVAILABLE   t <sub>CONV</sub> 270   290   320   1     ACQUISITION PHASE <sup>1</sup> t <sub>ACQ</sub> t <sub>ACQ</sub> 290   1     AD4003   290   70   1   1     AD4007   790   1   1   1	ns ns ns ns ns
ACQUISITION PHASE <sup>1</sup> t <sub>ACQ</sub> 290 1 AD4003 70 790 1	ns ns ns ns
AD4003 AD4007 AD4011	ns ns ns ns
AD4007 790 1	ns ns ns
AD4011 1790 .	ns ns ns
	ns ns
TIME BETWEEN CONVERSIONS t <sub>CYC</sub>	ns ns
AD4003 500 1	ns
AD4007 1000 1	
AD4011 2000 1	ns
$\frac{10}{10}$	ns
SCK PERIOD ( $\overline{\text{CS}}$ MODE) <sup>3</sup> $t_{\text{SCK}}$	
VIO > 2.7 V 9.8 1	ns
VIO > 1.7 V 12.3 1	ns
SCK PERIOD (DAISY-CHAIN MODE) <sup>4</sup> t <sub>SCK</sub>	
VIO >2.7 V 20 1	ns
VIO > 1.7 V 25 1	ns
SCK LOW TIME t <sub>SCKL</sub> 3 1	ns
SCK HIGH TIME t <sub>SCKH</sub> 3 1	ns
SCK FALLING EDGE TO DATA REMAINS VALID DELAY t <sub>HSDO</sub> 1.5	ns
SCK FALLING EDGE TO DATA VALID DELAY t <sub>DSDO</sub>	
VIO >2.7 V 7.5 1	ns
VIO >1.7 V 10.5 1	ns
CNV OR SDI LOW TO SDO D17 MSB VALID DELAY (CS MODE) t <sub>en</sub>	
VIO >2.7 V 10	ns
VIO >1.7 V 13 1	ns
CNV RISING EDGE TO FIRST SCK RISING EDGE DELAY tquiet1 190 1	ns
LAST SCK FALLING EDGE TO CNV RISING EDGE DELAY <sup>5</sup> t <sub>QUIET2</sub> 60 1	ns
CNV OR SDI HIGH OR LAST SCK FALLING EDGE TO SDO HIGH IMPEDANCE (CS MODE) t <sub>DIS</sub> 20 1	ns
SDI VALID SETUP TIME FROM CNV RISING EDGE 15 SDICNV 2 1	ns
SDI VALID HOLD TIME FROM CNV RISING EDGE (CS MODE) t <sub>hsdicnv</sub> 2	ns
SCK VALID HOLD TIME FROM CNV RISING EDGE (DAISY-CHAIN MODE) t <sub>hsckcnv</sub> 12	ns
SDI VALID SETUP TIME FROM SCK RISING EDGE (DAISY-CHAIN MODE) t <sub>ssdisck</sub> 2	ns
SDI VALID HOLD TIME FROM SCK RISING EDGE (DAISY-CHAIN MODE) t <sub>hsdisck</sub> 2	ns

<sup>&</sup>lt;sup>1</sup>アクイジション・フェーズは、AD4003 では 2 MSPS、AD4007 では 1 MSPS、AD4011 では 500 kSPS のスループット・レートで動作しているときに、入力 サンプリング・コンデンサが新規の入力値を取得するために使用できる時間です。

<sup>2</sup>ターボ・モードでは、t<sub>CNVH</sub>と最小 t<sub>QUIET1</sub> が一致する必要があります。

<sup>3</sup>ターボ・モードを有効にして、最小 SCK レートである 75 MHz を使用した場合のみ、2 MSPS のスループット・レートが実現します。1 MSPS の動作に必要な最小 SCK レートは、ターボ・モード有効時で 25 MHz です。500 kSPS の動作に必要な最小 SCK レートは、ターボ・モード有効時で 11 MHz です。各種の動作モードで可能な最大スループットについては、表4を参照してください。

<sup>4</sup>SCKでは、50%のデューティ・サイクルを想定しています。

<sup>5</sup> SINAD と t<sub>QUIET2</sub> の関係については、図 22 を参照してください。

データシート

表 3. レジスタ読出し/書込みのタイミング

Parameter	Symbol	Min	Тур	Max	Unit
READ/WRITE OPERATION					
CNV Pulse Width <sup>1</sup>	t <sub>CNVH</sub>	10			ns
SCK Period	t <sub>SCK</sub>				
VIO > 2.7 V		9.8			ns
VIO > 1.7 V		12.3			ns
SCK Low Time	t <sub>SCKL</sub>	3			ns
SCK High Time	t <sub>SCKH</sub>	3			ns
READ OPERATION					
CNV Low to SDO D17 MSB Valid Delay	t <sub>EN</sub>				
VIO > 2.7 V				10	ns
VIO > 1.7 V				13	ns
SCK Falling Edge to Data Remains Valid	t <sub>HSDO</sub>	1.5			ns
SCK Falling Edge to Data Valid Delay	t <sub>DSDO</sub>				
VIO >2.7 V				7.5	ns
VIO >1.7 V				10.5	ns
CNV Rising Edge to SDO High Impedance	t <sub>DIS</sub>			20	ns
WRITE OPERATION					
SDI Valid Setup Time from SCK Rising Edge	t <sub>SSDISCK</sub>	2			ns
SDI Valid Hold Time from SCK Rising Edge	t <sub>HSDISCK</sub>	2			ns
CNV Rising Edge to SCK Edge Hold Time	t <sub>HCNVSCK</sub>	0			ns
CNV Falling Edge to SCK Active Edge Setup Time	t <sub>SCNVSCK</sub>	6			ns

<sup>1</sup>ターボ・モードでは、t<sub>CNVH</sub>と最小 t<sub>QUIET1</sub> が一致する必要があります。



 $\label{eq:states} \begin{array}{l} \mbox{$^1$FOR VIO $\le$ 2.7V, X = $80, AND Y = $20; FOR VIO $>$ 2.7V, X = $70, AND Y = $30. \\ \mbox{$^2$MINIMUM V_{IH} AND MAXIMUM V_{IL} USED. SEE DIGITAL INPUTS \\ SPECIFICATIONS IN TABLE 1. \\ \end{array}$ 

义	2.	タイ	ſΞ	ング	の電	圧	レベル
---	----	----	----	----	----	---	-----

#### 表 4. 各種の動作モードで可能なスループット

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
THROUGHPUT, CS MODE					
3-Wire and 4-Wire Turbo Mode	$f_{SCK} = 100 \text{ MHz}, \text{ VIO} \ge 2.7 \text{ V}$			2	MSPS
	$f_{SCK} = 80 \text{ MHz}, \text{ VIO} < 2.7 \text{ V}$			2	MSPS
3-Wire and 4-Wire Turbo Mode and Six Status Bits	$f_{SCK} = 100 \text{ MHz}, \text{ VIO} \ge 2.7 \text{ V}$			2	MSPS
	$f_{SCK} = 80 \text{ MHz}, \text{ VIO} < 2.7 \text{ V}$			1.78	MSPS
3-Wire and 4-Wire Mode	$f_{SCK} = 100 \text{ MHz}, \text{ VIO} \ge 2.7 \text{ V}$			1.75	MSPS
	$f_{SCK} = 80 \text{ MHz}, \text{ VIO} < 2.7 \text{ V}$			1.62	MSPS
3-Wire and 4-Wire Mode and Six Status Bits	$f_{SCK}$ = 100 MHz, VIO $\ge$ 2.7 V			1.59	MSPS
	$f_{SCK} = 80 \text{ MHz}, \text{ VIO} < 2.7 \text{ V}$			1.44	MSPS



### 絶対最大定格

入力過電圧クランプで過電圧状態を無期限に保つことはできま せん。

#### 表 5.

X 0.	
Parameter	Rating
Analog Inputs	
IN+, IN– to $\text{GND}^1$	-0.3 V to V <sub>REF</sub> + 0.4 V
	$or \pm 50 \text{ mA}$
Supply Voltage	
REF, VIO to GND	-0.3 V to +6.0 V
VDD to GND	-0.3 V to +2.1 V
VDD to VIO	-6 V to +2.4 V
Digital Inputs to GND	-0.3 V to VIO + 0.3 V
Digital Outputs to GND	-0.3 V to VIO + 0.3 V
Storage Temperature Range	-65°C to +150°C
Junction Temperature	150°C
Lead Temperature Soldering	260°C reflow as per
	JEDEC J-STD-020
ESD Ratings	
Human Body Model	4 kV
Machine Model	200 V
Field Induced Charged Device Model	1.25 kV

<sup>1</sup> IN+および IN- の説明については、アナログ入力のセクションを参照 してください。

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

### 熱抵抗

熱性能は、プリント回路基板(PCB)の設計と動作環境に直接 関連しています。PCBの熱設計には、細心の注意を払う必要が あります。

#### 表 6. 熱抵抗

Package Type	$\theta_{JA}{}^2$	$\theta_{JC}{}^3$	Unit
RM-10 <sup>1</sup>	147	38	°C/W
CP-10-91	114	33	°C/W

<sup>1</sup> テスト条件 1: 熱抵抗のシミュレーション値は、2S2P JEDEC PCB の使 用によって決定します。オーダー・ガイドを参照してください。

<sup>2</sup> θ<sub>IA</sub>は、1 立方フィートの密封容器内で測定された、自然対流でのジャ ンクションから周囲への熱抵抗です。

<sup>3</sup> θ<sub>IC</sub>は、ジャンクションからケースへの熱抵抗です。

### ESD に関する注意



ESD(静電放電)の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術である ESD 保護回路を内蔵してはいますが、 デバイスが高エネルギーの静電放電を被った場合、損 傷を生じる可能性があります。したがって、性能劣化 や機能低下を防止するため、ESD に対する適切な予防 措置を講じることをお勧めします。

データシート

14957-004

# ピン配置およびピン機能の説明

図 3.10 ピン MSOP のピン配置

REF 1		6	10	VIO	
VDD 2	AD4007/	6	9	SDI	
IN+ 3	D AD4011	C	8	SCK	
IN- 4	TOP VIEW (Not to Scale)	С	7	SDO	
GND 5		C	6	CNV	
NOTES 1. CONNEC THIS CO MEET TH	T THE EXPOSED I NNECTION IS NOT E SPECIFIED PER	PAD REC	to Quir Ma	GND. RED TO NCE.	
N M	10 PN 1 ECC	<b>)</b> –	L.	、司術	
凶 4.		- 0)	L .	ノ印目	

Г

#### 表 7. ピン機能の説明

Pin No.	Mnemonic	Type <sup>1</sup>	Description
1	REF	AI	リファレンス入力電圧。V <sub>REF</sub> 範囲は 2.4 V ~ 5.1 V です。このピンは GND ピンと呼ばれ、10 μF の X7R セ ラミック・コンデンサで GND ピンの近くにデカップリングする必要があります。
2	VDD	Р	±1.8 V 電源。VDD の範囲は 1.71 V ~ 1.89 V です。0.1 μF のセラミック・コンデンサを使用して、VDD を GND にバイパスします。
3	IN+	AI	差動正アナログ入力。差動入力の考慮事項のセクションを参照してください。
4	IN-	AI	差動負アナログ入力。差動入力の考慮事項のセクションを参照してください。
5	GND	Р	電源グラウンド。
6	CNV	DI	入力変換。この入力には、複数の機能があります。立上がりエッジで変換を開始して、デバイスのインターフェース・モードをデイジーチェーン・モードまたは CS モードから選択します。CS モードでは、CNV がローの場合に SDO ピンがイネーブルになります。デイジーチェーン・モードでは、CNV がハイの場合にデータの読出しが実行されます。
7	SDO	DO	シリアル・データ出力。変換結果はこのピンに出力されます。SCK に同期されます。
8	SCK	DI	シリアル・データ・クロック入力。デバイスを選択すると、変換結果はこのクロックによってシフト出力 されます。
9	SDI	DI	シリアル・データ入力。この入力には、複数の機能があります。ADC のインターフェース・モードを次の ように選択します。CNV 立上がりエッジの発生時に SDI がローの場合、デイジーチェーン・モードが選択 されます。このモードでは、SDI がデータ入力として使用され、2 つ以上の ADC の変換結果が 1 本の SDO ラインでデイジーチェーン接続されます。SDI のデジタル・データ・レベルは、18 SCK サイクルの遅延で SDO に出力されます。CS モードは、CNV 立上がりエッジ中に、SDI がハイの場合に選択されます。この モードでは、SDI または CNV がローの場合に、シリアル出力信号を有効にできます。SDI または CNV が ローの場合、変換が完了すると、ビジー・インジケータ機能が有効になります。CNV がローの場合は、 SCK の立上がりエッジの発生時に、SDI で 16 ビット・ワードをクロック入力してデバイスをプログラムで きます。
10	VIO	Р	入出力インターフェース・デジタル電源。通常はホスト・インターフェースと同じ電源(1.8 V、2.5 V、3 V、または5 V)。0.1 μFのセラミック・コンデンサで VIO を GND へバイパスします。
N/A <sup>2</sup>	EPAD	Р	露出パッド(LFCSP のみ)。露出パッドは GND に接続します。この接続がなくても、仕様規定されてい る性能を満たすことができます。

<sup>1</sup>AIはアナログ入力、Pは電源、DIはデジタル入力、DOはデジタル出力です。

<sup>2</sup> N/A は該当なしを表します。

# ・タシート

### 代表的な性能特性

特に注記のない限り、VDD=1.8 V、VIO=3.3 V、V<sub>REF</sub>=5 V、T=25 ℃、高インピーダンス・モードは無効、スパン圧縮は無効、ター ボ・モードは有効、fs は AD4003 が 2 MSPS、AD4007 が 1 MSPS、AD4011 が 500 kSPS。





4.0

4.5

5.0





#### 102 16.6 101 16.4 100 16.2 SNR, SINAD (dB) 99 ENOB (Bits) 98 16.0 97 15.8 96 15.6 ENOB SINAD SNR 95 15.4 94 4.8 2.4 2.7 3.0 3.3 3.6 3.9 4.2 4.5 5.1 **REFERENCE VOLTAGE (V)** 図 17. SNR、SINAD、有効ビット数(ENOB)と リファレンス電圧の関係 60 59 ADC OUTPUT READING (µV) 58 57 56 55 54 14957-217 2 3 4 5 6 7 8 9 10 0 1 TIME (Seconds) 図 18.0.1 Hz ~ 10 Hz 帯域幅の 1/f ノイズ、50 kSPS、 1回の読出しで2500個のサンプルを平均化 135 DYNAMIC RANGE f<sub>IN</sub> = 1kHz f<sub>IN</sub> = 10kHz 130 125 120 SNR (dB) 115





AD4003/AD4007/AD4011

図 22. SINAD と t<sub>QUIET2</sub>の関係



図 23. SNR、SINAD、ENOB と温度の関係、f<sub>IN</sub> = 1 kHz



### AD4003/AD4007/AD4011



図 26. 動作電流と温度の関係(AD4011、500 kSPS)



図 28. THD、SFDR と温度の関係、f<sub>IN</sub> = 1 kHz



データシート



### AD4003/AD4007/AD4011

### 用語の定義

#### 積分非直線性誤差(INL)

INLは、負のフルスケールと正のフルスケールを結ぶ直線と 個々のコードとの偏差です。最初のコード遷移より ½ LSB だけ 手前の点を負のフルスケールとして使います。正のフルスケー ルは、最後のコード遷移を 1½ LSB 上回ったレベルとして定義 されます。偏差は各コードの中央から真の直線までの距離とし て測定されます(図 32 を参照)。

#### 微分非直線性誤差 (DNL)

理想的な ADC では、コード遷移は 1 LSB だけ離れた位置で発 生します。DNL とは、この理想値からの最大偏差のことです。 ノー・ミッシング・コードの分解能で仕様規定されます。

#### ゼロ誤差

ゼロ誤差は、理想的なミッドスケール電圧(0V)とミッドスケール出力コードを生成する実際の電圧(0LSB)との差です。

#### ゲイン誤差

最初の遷移(100…00から100…01)は負の公称フルスケール より ½ LSB 上のレベル(±5 V の範囲では -4.999981 V)で発生 します。最後の遷移(011… 10から011… 11)は、公称フル スケールより 1½ LSB 低いアナログ電圧(±5 V の範囲では +4.999943 V)で発生します。ゲイン誤差とは、最後の遷移の実 際のレベルと最初の遷移の実際のレベルとの差が、理論値レベ ルの差とどれだけ異なるかを示すものです。

#### スプリアスフリー・ダイナミック・レンジ (SFDR)

SFDR は、入力信号の 実効値振幅とピーク・スプリアス信号との差で、単位はデシベル(dB)です。

#### 有効ビット数 (ENOB)

ENOB は、サイン波入力による分解能の測定値です。次のよう に SINAD を使用して計算します。

 $ENOB = (SINAD_{dB} - 1.76) / 6.02$ 

ENOB の単位はビットです。

#### 全高調波歪み(THD)

THD は、フルスケール入力信号の実効値に対する2次~6次の高調波成分の実効値総和の比率で、単位はデシベルです。

#### ダイナミック・レンジ

ダイナミック・レンジは、測定した合計実効値ノイズに対する フルスケールの実効値の比率です。ダイナミック・レンジの単 位はデシベルです。すべてのノイズ・ソースと DNL アーティフ ァクトが含まれるように、-60 dBFS の信号で測定されます。

#### S/N比 (SNR)

SNR は、ナイキスト周波数を下回るすべてのスペクトル成分 (高調波と DC を除く)の実効値総和に対する実際の入力信号 の実効値の比率です。SNR の単位はデシベルです。

#### 信号/ノイズ+歪み (SINAD)

SINAD は、ナイキスト周波数未満のすべてのスペクトル成分の 実効値総和(高調波成分は含むが、直流成分と入力信号は除 く)に対する実際の入力信号の実効値の比です。SINADの単位 はデシベルです。

#### アパーチャ遅延

アパーチャ遅延は、アクイジション性能の測定値です。CNV入 力の立上がりエッジから入力信号が変換のために保持されるま での時間です。

#### 過渡応答

過渡応答は、ADC が ±1 LSB の精度でフルスケール入力ステップを実現するために必要な時間です。

#### 同相ノイズ除去比(CMRR)

CMRR は、IN+ と IN- のコモンモード電圧に印加された周波数 f<sub>s</sub>の 200 mV p-p サイン波の電力に対するフルスケール周波数 f の ADC 出力の比です。

CMRR (dB) = 10log ( $P_{ADC\_IN}/P_{ADC\_OUT}$ )

#### ここで、

*P<sub>ADC\_IN</sub>* は IN+ および IN- に印加される周波数 f のコモンモード 電力。

PADC\_OUT は、周波数 f での ADC の出力電力。

#### 電源電圧変動除去比(PSRR)

**PSRR** は、周波数 f での ADC VDD 電源に加えられた 200 mVp-p サイン波の電力に対する周波数 f での ADC 出力電力の比です。

PSRR (dB) = 10 log ( $P_{VDD_{IN}}/P_{ADC_{OUT}}$ )

#### ここで、

*P<sub>VDD\_IN</sub>*は、周波数 f での VDD ピンの電力。 *P<sub>ADC\_OUT</sub>*は、周波数 f での ADC の出力電力。

# 動作原理

-タシート



### 回路説明

AD4003/AD4007/AD4011 は、SAR アーキテクチャに基づいた、 高速、低消費電力、単電源、高精度の18 ビット ADC です。

変換速度は1秒あたり、AD4003 が 2,000,000 サンプル(2 MSPS)、AD4007 が 1,000,000 サンプル(1 MSPS)、AD4011 が 500,000 サンプル(500 kSPS)です。変換を行っていない間はパワ ーダウンするため、AD4003/AD4007/AD4011 の消費電力はスルー プットに比例します。例えば、10 kSPS で動作する場合、通常 80 µW の電力しか消費しないので、バッテリ駆動アプリケーシ ョンに最適です。AD4003/AD4007/AD4011 ではまた、長期間に わたるパワーダウン後の最初の変換でも有効な結果が得られる ため、ADC が継続的に変換を行う必要のないアプリケーション では、さらに消費電力を低減することができます。

AD4003/AD4007/AD4011 は、オンチップのトラック&ホールド 機能を備えているので、パイプライン遅延などの遅延がないた め、マルチプレクス・アプリケーションに最適です。

AD4003/AD4007/AD4011 では、利便性の高い多数の独自機能を 実装することで、システムの消費電力とフットプリントを低減 しています。

AD4003/AD4007/AD4011には、アナログ入力の過電圧による損 傷からデバイスを保護する内部電圧クランプが備わっていま す。

アナログ入力には、代表的なスイッチド・キャパシタ SAR 入力 に見られる、非直線性のチャージ・キックバックを減らす回路 を実装しています。このキックバックの削減と長いアクイジシ ョン・フェーズを組み合わせると、駆動アンプでのセトリング 条件が緩和されます。この組み合わせにより、帯域幅が狭く、 消費電力が小さいアンプをドライバとして使用できます。さら に、入力 RC フィルタの大きな抵抗値とそれに対応する小さな コンデンサを利用できるという利点もあります。この結果、ア ンプの RC 負荷が小さくなり、安定性と消費電力が向上しま す。

レジスタ・ビットをプログラミングすることで、SPIインターフェースを高インピーダンス・モードで有効にできます(表14を参照)。高インピーダンス・モードを有効にすると、ADC入力の充電電流と信号周波数が低くなり、最大100 kHzという広い周波数範囲にわたり歪みが改善されます。100 kHzを超える 周波数とマルチプレクスでは、高インピーダンス・モードを無効にしてください。 単電源アプリケーションでは、スパン圧縮機能により、駆動ア ンプが ADC の全範囲にアクセスするため、ヘッドルームとフ ットルームが余分に形成されます。

AD4003/AD4007/AD4011の高速変換とターボ・モードにより、 最大スループット・レートで動作する場合でも、低いクロック・ レートで変換をリードバックできます。ただし、AD4003では、 2 MSPS のスループット・レートは、ターボ・モードが有効な場 合のみ達成できます。

AD4003/AD4007/AD4011 は、1.8 V ~ 5 V のデジタル・ロジッ ク・ファミリーの製品と接続できます。10 ピン MSOP またはス ペースの節約と柔軟な設定が可能な小型の10 ピン LFCSP を用 意しています。

AD4003/AD4007/AD4011 は、表 8 にある 14/16/18 ビットの高精 度 SAR ADC の一部とピン互換です。

Bits	100 kSPS	250 kSPS	400 kSPS to 500 kSPS	≥1000 kSPS
181	AD7989-1 <sup>2</sup>	AD7691 <sup>2</sup>	AD7690 <sup>2</sup> , AD7989-5 <sup>2</sup>	AD4003 <sup>2</sup> , AD7982 <sup>2</sup> , AD7984 <sup>2</sup> , AD4007 <sup>2</sup> , AD4011 <sup>2</sup>
16 <sup>1</sup>	AD7684	AD7687 <sup>2</sup>	AD7688 <sup>2</sup> , AD7693 <sup>2</sup> , AD7916 <sup>2</sup>	AD4001, AD4005, AD7915 <sup>2</sup>
16 <sup>3</sup>	AD7680, AD7683, AD7988-1 <sup>2</sup>	AD7685 <sup>2</sup> , AD7694	AD7686 <sup>2</sup> , AD7988-5	AD4000 <sup>2</sup> , AD4004 <sup>2</sup> , AD7980 <sup>2</sup> , AD7983
$14^{3}$	AD7940	$AD7942^{2}$	AD7946 <sup>2</sup>	Not applicable

表 8. MSOP、LFCSP 14/16/18 ビットの高精度 SAR ADC

「真の差動。

· 具の左動。 <sup>2</sup> ピン互換。

<sup>3</sup>疑似差動。

# AD4003/AD4007/AD4011

### コンバータの動作

AD4003/AD4007/AD4011 は、電荷再配分式サンプリング D/A コ ンバータ (DAC) を使用した SAR ベースの ADC です。図 31 に、ADC の簡略化した回路図を示します。容量性 DAC には、 18 個のバイナリの重み付けされたコンデンサからなる 2 つの同 ーアレイがあり、これらのアレイがコンパレータの入力に接続 されています。

アクイジション・フェーズ中、コンパレータの入力に接続され たアレイの端子は、SW+とSW-スイッチ経由でGNDに接続 されます。独立したスイッチを使用して、各コンデンサの他の 端子をアナログ入力に接続します。このため、コンデンサのア レイをサンプリング・コンデンサとして使用して、IN+とIN-入力のアナログ信号を取得できます。

アクイジション・フェーズが完了し、CNV 入力がハイになる と、変換フェーズが開始されます。変換フェーズが開始する と、SW+とSW- が最初にオープンになります。次に、2つの コンデンサ・アレイが入力から切断され、GND 入力に接続され ます。アクイジション・フェーズの最後に収集される IN+ と IN- の間の差動電圧がコンパレータの入力に印加され、コンパ レータが不均衡状態になります。GND と VREF 間にあるコンデ ンサ・アレイの各要素を切り替えることで、コンパレータの入 力値はバイナリ重み付けされた電圧ステップ (VREF/2、VREF/4、 …、VREF/262,144) によって変化します。コントロール・ロジッ クはこれらのスイッチを切り替え、MSB からコンパレータを均 衡状態に戻します。このプロセスの完了後、コントロール・ロ ジックは ADC 出力コードとビジー信号インジケータを生成します。

AD4003、AD4007、AD4011 には変換クロックが内蔵されている ので、変換プロセスでシリアル・クロック SCK は必要ありませ ん。

### 伝達関数

AD4003/AD4007/AD4011の理想伝達特性を図 32 と表 9 に示します。



図 32. ADC の理想的な伝達関数(FSR はフルスケール範囲)

表 9. 出力コードと入力電圧の理論値

Description	Analog Input, V <sub>REF</sub> = 5 V	V <sub>REF</sub> = 5 V with Span Compression Enabled	Digital Output Code (Hex)
FSR – 1 LSB	+4.999962 V	+3.999969 V	0x1FFFF <sup>1</sup>
Midscale + 1 LSB	$+38.15 \mu V$	+30.5 µV	0x00001
Midscale	0 V	0 V	0x00000
Midscale - 1 LSB	-38.15 μV	-30.5 μV	0x3FFFF
-FSR + 1 LSB	-4.999962 V	-3.999969 V	0x20001
-FSR	-5 V	-4 V	0x20000 <sup>2</sup>

<sup>1</sup>この出力コードは、 ( $V_{REF} \in V_{IN+} - V_{IN-}$ だけ上回る)オーバーレンジ・アナログ入力のコードです。

<sup>2</sup>この出力コードは、(-V<sub>REF</sub>を V<sub>IN+</sub>- V<sub>IN-</sub> だけ下回る)アンダーレンジ・アナログ入力のコードです。



14957-010

# アプリケーション情報

図 33 に、複数の電源を使用できる場合の AD4003/AD4007/AD4011の推奨接続図の例を示します。この構成 を使用すると、アンプへの供給電力を選択することで最大信号 範囲を実現できるので、最高の性能を達成できます。 図 34 に、単電源システムを使用する場合の推奨接続図を示しま す。これは、システムで使用できるレール数が限られており、 消費電力がきわめて重要な場合に望ましいセットアップです。 図 35 に、完全差動アンプを使用する場合の推奨接続図を示しま す。







<sup>1</sup>SEE THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION. C<sub>REF</sub> IS USUALLY A 10µF CERAMIC CAPACITOR (X7R). <sup>2</sup>SPAN COMPRESSION MODE ENABLED. <sup>3</sup>SEE TABLE 10 FOR RC FILTER AND AMPLIFIER SELECTION.

図 34. 単電源を使用する場合の代表的なアプリケーション図



図 35. 完全差動アンプを使用する場合の代表的なアプリケーション図

### アナログ入力

図 36 に、AD4003/AD4007/AD4011 の過電圧クランプを含むア ナログ入力構造の等価回路を示します。





### 入力過電圧クランプ回路

ほとんどの ADC アナログ入力 IN+ と IN- には、ESD 保護ダイ オードを除き、過電圧保護回路はありません。過電圧が発生す ると、アナログ入力 (IN+ または IN-) から REF 順方向バイア スへの ESD 保護ダイオードは REF に短絡されるので、リファ レンスの過電圧やデバイスの損傷が発生する可能性がありま す。AD4003/AD4007/AD4011 は、内部過電圧クランプ回路と大 きな外部抵抗 (R<sub>EXT</sub> = 200  $\Omega$ )を備えているので、外部保護ダイ オードが不要になり、ADC 入力を DC 過電圧から保護します。 アンプ・レールが VREF よりも大きくグラウンドよりも小さいア プリケーションでは、出力がデバイスの入力電圧を超える可能 性があります。このような場合、AD4003/AD4007/AD4011の内 部電圧クランプ回路は、入力電圧を安全な動作範囲にクランプ し、リファレンスの外乱を防ぐことで、入力ピンの電圧が VREF +0.4 Vを超えないようにしてデバイスの損傷を防ぎます。この 機能は複数の ADC 間でリファレンスを共有するシステムで特 に重要です。

アナログ入力がリファレンス電圧を 0.4 V 超えると、内部クラ ンプ回路がオンになり、電流がクランプからグラウンドに流れ るので、入力の上昇によるデバイスの損傷を防止できます。ク ランプは D1 の前でオンになり(図 36 を参照)、最大 50 mA の 電流をシンクできます。

クランプがアクティブになると、リードバックできるレジスタ で OV クランプ・フラグ・ビットが設定されます(表 14 を参 照)。これは読出しでクリアする必要のあるスティッキー・ビ ットです。過電圧クランプ・フラグを使用すれば、ステータ ス・ビットでもクランプのステータスを確認できます(表 15 を 参照)。クランプ回路は、オフの状態では静的電力を消費しま せん。ただし、クランプで過電圧状態を無期限に保つことはで きません。

通常、ADC 入力には外部 RC フィルタが適用され、入力信号の 帯域が制限されます。過電圧時に、超過電圧は R<sub>EXT</sub> で降下し、 R<sub>EXT</sub> は保護回路の一部になります。R<sub>EXT</sub> 値は 15 V の保護のた めに 200  $\Omega \sim 20 \text{ k}\Omega$  の間で変化します。クランプを正常に動作 させるため、C<sub>EXT</sub> 値を 100 pF まで下げることができます。入力 過電圧クランプの仕様については、表 1 を参照してください。

## AD4003/AD4007/AD4011

### 差動入力の考慮事項

アナログ入力構造により、IN+とIN-の間の真の差動信号のサ ンプリングが可能になります。これらの差動入力を使用する と、両方の入力に共通する信号が除去されます。図 37 に、全周 波数にわたる AD4003/AD4007/AD4011 の同相ノイズ除去性能を 示します。差動入力信号は、完全に逆相(位相差が180°)であ る必要があります。これは、表1に示す約 VREF/2 という仕様規定 範囲内で入力信号のコモンモード電圧を維持するために必要で す。



図 37. CMRR と周波数の関係、VIO = 3.3 V、V<sub>REF</sub> = 5 V、25 ℃

### スイッチド・キャパシタ入力

アクイジション・フェーズ中、アナログ入力のインピーダンス (IN+ または IN-) は、 $R_{IN} \ge C_{IN}$ の直列接続によって形成され るネットワークおよびコンデンサ $C_{PIN}$ の並列組み合わせとして モデリングできます。 $C_{PIN}$ は主にピン容量です。 $R_{IN}$ の代表値は 400  $\Omega$  で、直列抵抗とスイッチのオン抵抗で構成される集中定 数コンポーネントです。 $C_{IN}$ の代表値は 40 pF で、ADC のサン プリング・コンデンサです。

スイッチがオープンになる変換フェーズ中、入力インピーダン スは  $C_{PIN}$  に制限されます。 $R_{IN}$  と  $C_{IN}$  は、不要なエイリアシン グ効果を削減してノイズを抑える単極のローパス・フィルタを 生成します。

### RC フィルタ値

RC フィルタの値(図 33 ~ 図 35 および図 38 では R と C で表 されています)と駆動アンプは、2 MSPS のフル・スループット 時に目的とする、入力信号の帯域幅によって選択できます。入 力信号の帯域幅を狭くすると、RC カットオフを減らすことがで き、コンバータに混入するノイズを低減できます。さまざまな スループットで最適な性能を発揮するには、推奨される RC 値 (200  $\Omega$ , 180 pF)と ADA4807-1を使用します。

表 10. 多様な入力帯域幅に対する RC フィルタとアンプの選択

ドライブに関する考慮事項を減らし、ADCの入力保護を向上するには、表10のRC値を選択します。大きなR値(200Ω)と小さなC値を組み合わせると、駆動するアンプの動的負荷が減少します。Cの値を小さくすると、アンプの安定性/位相マージンに関する懸念事項が減少します。Rの値を大きくすると、アンプの出力がADCの入力範囲を超えた場合にADC入力に流れ込む電流が制限されます。

### ドライバ・アンプの選択

AD4003/AD4007/AD4011 は容易に駆動できますが、ドライバ・ アンプは次の条件を満たす必要があります。

 AD4003/AD4007/AD4011のS/N比と遷移ノイズ性能を維持 するには、ドライバ・アンプによって生成されるノイズを 低く抑える必要があります。ドライバから発生するノイズ は、AD4003/AD4007/AD4011のアナログ入力回路のR<sub>IN</sub> と C<sub>IN</sub>で構成される単極ローパス・フィルタ、または外付け フィルタ(使用した場合)によって除去されます。

AD4003/AD4007/AD4011 のノイズは 31.5 µV mms (代表値) で あるため、アンプに起因する S/N 比の性能低下は、次式で与 えられます。

$$SNR_{LOSS} = 20 \log \left( \frac{31.5}{\sqrt{31.5^2 + \frac{\pi}{2} f_{-3dB} (Ne_N)^2}} \right)$$

ここで、

f<sub>3dB</sub>は AD4003/AD4007/AD4011 (10 MHz)の入力帯域幅 (MHz)、または入力フィルタのカットオフ周波数(使用 する場合)。

Nはアンプのノイズ・ゲイン(例えば、バッファ構成では 1)。

 $e_N$ はオペアンプの等価入力ノイズ電圧  $(nV/\sqrt{Hz})$ 。

- AC アプリケーションの場合、ドライバは AD4003/AD4007/AD4011 に見合う THD 性能を有する必要 があります。
- マルチチャンネルのマルチプレクス・アプリケーションでは、コンデンサ・アレイへのフルスケール・ステップに対して18ビット・レベル(0.000384%、3.84 ppm)でドライバ・アンプとAD4003/AD4007/AD4011のアナログ入力回路をセトリングする必要があります。一般に、アンプのデータシートでは、0.1%~0.01%の設定が仕様規定されます。この値は、18ビット・レベルではセトリング・タイムと大きく異なる場合があり、ドライバの選択前に検証する必要があります。

Input Signal Bandwidth (kHz)	R (Ω)	C (pF)	Recommended Amplifier	Recommended Fully Differential Amplifier
<10			See the High-Z Mode section	ADA4940-1
<200	200	180	ADA4807-1	ADA4940-1
>200	200	120	ADA4897-1	ADA4932-1
Multiplexed	200	120	ADA4897-1	ADA4932-1



図 38. 完全差動アンプを使用するシングルエンド/差動変換の代表的なアプリケーション図

### シングル/差動ドライバ

バイポーラでもユニポーラでも、シングルエンドのアナログ信 号を使用するアプリケーションでは、ADA4940-1シングルエン ド/差動ドライバを使用することで、デバイスの差動入力が可 能です。図 38 に回路図を示します。

### 高周波の入力信号

AD4003/AD4007/AD4011の広い入力周波数範囲でのAC性能を 図 39 と図 40 に示します。従来のSAR ADC とは異なり、 AD4003/AD4007/AD4011 では、ナイキスト周波数までの入力周 波数に対して非常に優れたAC性能を発揮し、性能の低下は最小 限に抑えられています。ただし、入力周波数は、使用している サンプル・レートのナイキスト周波数に制限されます。





### マルチプレクス・アプリケーション

AD4003/AD4007/AD4011 は、ノイズ、消費電力、スループット の点で優れた性能が求められるマルチプレクス・アプリケーシ ョンにおいて、システムの複雑さとコストを大幅に軽減しま す。図 41 に、マルチプレクサ、ADC ドライバ、高精度 SAR ADC を含むマルチプレクス・データ・アクイジション・システ ムの簡略ブロック図を示します。

通常、マルチプレクサのチャンネルを切り替えると、ADC入力 に大きな電圧ステップが発生します。正確な変換結果を得るた めには、ADCが(CNVの立上がりエッジで)入力をサンプリ ングする前に、この電圧ステップに十分なセトリング・タイム を割り当てる必要があります。セトリング・タイムは、駆動回 路(マルチプレクサとADCドライバ)、RCフィルタ値、マル チプレクサのチャンネル切り替え時間によって異なります。変 換結果の破損を防ぐ一方で最大限のセトリング・タイムを確保 するためには、マルチプレクサ・チャンネルは変換開始から tquer1 が経過した直後に切り替える必要があります。変換の破 損を防ぐため、tquer1時間中にチャンネルを切り替えないでく ださい。アナログ入力がこの無変換時間中にマルチプレクスさ れると、実行中の変換が破損する可能性があります。



データ・アクイジション・シグナル・チェーン

### ドライブ補助機能

#### 入力スパン圧縮

単電源アプリケーションでは、ADC の全範囲を使用することが 望ましいですが、アンプにはヘッドルームとフットルームの条 件があり、レール to レールの入出力アンプでも、問題が発生す る可能性があります。AD4003/AD4007/AD4011 はスパン圧縮機 能を備えており、範囲の上下から入力範囲を 10% 削減すること で、アンプが使用できるヘッドルームとフットルームを増やし ながらすべての ADC コードに引き続きアクセスできます(図 42 を参照)。スパン圧縮を有効にすると、削減された入力範囲 で S/N 比は約 1.9 dB (20×log (8/10))減少します。デフォル トでは、スパン圧縮は無効になっていますが、関連するレジス タ・ビットに書込みを実行することで有効になります(デジタ ル・インターフェースのセクションを参照)。



高インピーダンス・モード

AD4003/AD4007/AD4011 には、高インピーダンス・モードが組み 込まれています。これにより、アクイジションの開始時にコンデ ンサの DAC が入力に切り替わるとき、非直線性のチャージ・キ ックバックが削減されます。図 43 に、高インピーダンス・モー ドを有効にした場合と無効にした場合の

AD4003/AD4007/AD4011の入力電流を示します。入力電流が低 く、高インピーダンス・モードが無効な場合でも、市販の従来 型 SAR ADC よりも簡単に ADC を駆動できます。さらに、高イ ンピーダンス・モードを有効にすると、入力電流はサブマイク ロアンペアまで減少します。高インピーダンス・モードはデフ オルトで無効ですが、レジスタに書込みを実行することで有効 になります(表 14 を参照)。100 kHz を超える入力周波数やマ ルチプレクスでは、高インピーダンス・モードを無効にしてく ださい。

# AD4003/AD4007/AD4011



図 43. 入力電流と入力差動電圧の関係、VIO = 3.3 V、V<sub>REF</sub> = 5 V

精度と分解能の高い SAR ADC の最適なデータシート性能を実 現するようなアプリケーションを設計するには、専用の高出 力、高速アンプを使用して従来型のスイッチド・キャパシタ SAR ADC 入力を駆動する必要があります。これは正確なデー タ・アクイジション・シグナル・チェーンの設計において一般 的に起こることです。低速(<10 kHz)または DC タイプの信号 では入力電流が低くなり、最大100kHzにわたる周波数範囲で 歪み(THD)性能が改善することが、高インピーダンス・モー ドの利点です。高インピーダンス・モードを使用すると、低い RC フィルタ・カットオフで消費電力と帯域幅の狭い、高精度ア ンプを選択でき、専用の高速 ADC ドライバが不要になるの で、高精度、低帯域幅のアプリケーションにおけるシステムの 消費電力、サイズ、コストを節約できます。高インピーダン ス・モードでは、スイッチド・キャパシタ SAR ADC 入力のセ トリング条件ではなく、対象となる信号帯域幅に基づいて、 ADC の前段にあるアンプと RC フィルタを選択できます。

さらに、AD4003/AD4007/AD4011 では、従来型の SAR よりも高 いソース・インピーダンスで駆動できます。つまり、RC フィル タ内の抵抗を以前の SAR 設計よりも 10 倍高い値にでき、高イン ピーダンス・モードを有効にすると、さらに大きなインピーダン スに耐えることができます。図 44 に、高インピーダンス・モー ドが有効/無効な場合の、さまざまなソース・インピーダンス での THD 性能を示します。



### AD4003/AD4007/AD4011

図 45 と図 46 に、ADA4077-1 (アンプあたりの電源電流(Isy) = 400  $\mu$ A) および ADA4610-1 (Isy = 1.5 mA/アンプ) 高精度アン プを使用して、フル・スループットで AD4003/AD4007/AD4011 を駆動するときの、高インピーダンス・モードが有効と無効の 場合での、AD4003/AD4007/AD4011 の S/N 比 と THD 性能を、さ まざまな RC フィルタ値について示します。高インピーダン ス・モードを有効にすると、これらのアンプで 96 dB ~ 99 dB (代表値) の S/N 比と -110 dB よりも優れた THD を実現できま す。高インピーダンス・モードを有効にすると、R の値が大き い場合でも、THD が約 10 dB 向上します。RF 帯域幅カットオ フが非常に低い場合でも、S/N 比は 99 dB 付近の値を維持しま す。

高インピーダンス・モードを有効にすると、ADC は約2 mW/MSPS の余分な電力を消費しますが、この消費量は ADA4807-1 などの専用の ADC ドライバを使用する場合よりも 大幅に低くなります。システムの種類に関係なく、フロント・ エンドは、シグナル・チェーンの全体的な AC/DC 性能を制限し ます。図 45 および図 46 に記載された高精度アンプのデータシ ートによると、デバイス自体が発生するノイズと歪みの性能が 特定の入力周波数で S/N 比と THD の仕様に影響を与えること が明らかです。



図 45. 各種の高精度 ADC ドライバの S/N 比と RC フィルタ帯域幅 の関係、V<sub>REF</sub> = 5 V、f<sub>IN</sub> = 1 kHz (ターボ・モードをオン、高インピーダンス・モードを



### 長いアクイジション・フェーズ

AD4003/AD4007/AD4011 の変換時間は 290 ns と非常に短いた め、アクイジション・フェーズが長くなります。アクイジショ ンは、AD4003/AD4007/AD4011 の主要な機能によってさらに拡 張されます。それは、ADC が変換終了の 100 ns (代表値)前に アクイジション・フェーズに戻るという機能です。これによ り、ADC が新しい入力電圧を取得する時間が長くなります。ア クイジション・フェーズが長くなると、駆動アンプのセトリン グ条件が緩和されるので、消費電力/帯域幅の小さいアンプを 選択できます。アクイジション・フェーズが長くなると、RC フ ィルタ (図 33 と図 38 の R と C で表される)のカットオフが低 くなります。つまり、ノイズの大きなアンプも許容されます。 RC フィルタで大きな R 値とそれに対応する小さな C 値 を使用 すると、歪みの性能に大きな影響を与えずに、アンプの安定性 に関する懸念事項を減らすことができます。R の値が大きくな ると、アンプの動的消費電力も減ります。

RC フィルタの設定と適切なアンプの選択の詳細については、表 10 を参照してください。

### 電圧リファレンス入力

リファレンス入力の最適な性能を発揮するには、10 μF (X7R、 0805 サイズ)のセラミック・チップ・コンデンサが適していま す。

高性能と低ドリフトを実現するには、ADR4550 などのリファレンスを使用します。ADR3450 などのロー・パワー・リファレンスを使用できますが、ノイズ性能がわずかに低下します。リファレンスと ADC リファレンス入力の間に、ADA4807-1 などのリファレンス・バッファを使用することを推奨します。このセクションで既述した ADC の最低条件を満たすとともに、リファレンス・バッファの安定性を維持するのに必要な、コンデンサの最適容量を考慮することが重要です(10 μF のセラミック・チップ・コンデンサ、CREF)。

#### 電源

AD4003/AD4007/AD4011 は、コア電源(VDD)とデジタル入出 カインターフェース電源(VIO)の2つの電源ピンを使用しま す。VIOでは、1.8 V ~ 5.5 V のあらゆるロジックと直接インタ ーフェースを形成できます。1.8 V 動作では、システムのロジッ ク・レベルに応じて VIOと VDDを接続することで、必要に応 じて電源の数を削減できます。VDD ピンと VIO ピンに電力を 供給するには、ADP7118の低ノイズ、CMOS、低ドロップアウ ト(LDO) リニア電圧レギュレータを推奨します。

AD4003/AD4007/AD4011 は、VIO と VDD 間の電源シーケンス には依存しません。さらに、AD4003/AD4007/AD4011 は、広い 周波数範囲にわたって電源の変動による影響を受けません(図 47 を参照)。

(9) VSG (9) VSG

-タシー

AD4003/AD4007/AD4011 は各変換フェーズの終わりに自動的に パワーダウンします。このため、消費電力はサンプリング・レ ートに比例します。この機能により、低サンプリング・レート のアプリケーション(数 Hz のものを含む)や、バッテリ駆動 のアプリケーションに最適なデバイスとなっています。図 48 に、AD4003/AD4007/AD4011 の合計消費電力と各レールの消費 電力を示します。



図 48. 消費電力とスループットの関係、VIO = 1.8 V、V<sub>REF</sub> = 5 V

### デジタル・インターフェース

AD4003/AD4007/AD4011 は、ピン数が少ないにも関わらず、シ リアル・インターフェース・モードで柔軟に対応できます。ま た、AD4003/AD4007/AD4011 は、設定レジスタへの 16 ビット SPI 書込みでもプログラムできます。

CS モードでは、AD4003/AD4007/AD4011 は、SPI、QSPI™、デ ジタル・ホスト、DSP と互換性があります。このモードでは、 AD4003/AD4007/AD4011 は 3 線式または 4 線式のインターフェ ースを使用できます。CNV、SCK、SDO の信号を使用する 3 線 式インターフェースは、最小限の配線で機能するので、絶縁ア プリケーションなどに便利です。SDI、CNV、SCK、SDO の信 号を使用する 4 線式インターフェースでは、リードバック・タ イミングに依存せずに CNV で変換を開始できます(SDI)。こ のインターフェースは、低ジッタ・サンプリングまたは同時サ ンプリング・アプリケーションで有用です。 AD4003/AD4007/AD4011 は、SDI 入力を使用して、シフト・レ ジスタと同様、1 つのデータ・ラインで複数の ADC をカスケー ド接続するためのデイジーチェーン機能を備えています。

デバイスの動作モードは、CNV の立上がりエッジが発生したと きの CNV レベルによって決定されます。SDI がハイの場合は CS モードが選択され、SDI がローの場合はデイジーチェーン・ モードが選択されます。SDI と CNV が同時に接続される場合の SDI ホールド時間には、デイジーチェーン・モードが常に選択 されます。

AD4003/AD4007/AD4011 を3線式または4線式のモードで使用 する場合、データ・ビットの前にスタート・ビットを強制的に 挿入するオプションがあります。このスタート・ビットをビジ ー信号インジケータとして使用すれば、デジタル・ホストに割 り込み、データ読出しをトリガすることができます。ビジー・ インジケータとして使用しない場合、リードバック前に最大変 換時間をタイムアウトする必要があります。

CS モードでは、CNV または SDI がローの場合に ADC 変換が終 了すると、ビジー・インジケータ機能が有効になります。

表 11 に示すように、電源投入時の SDO のステータスは、CNV および SDI のステータスによって、ロー・レベル (Low) また は高インピーダンス (High-Z) のいずれかになります。

表 11. 電源投入時の SDO の状態

CNV	SDI	SDO
0	0	Low
0	1	Low
1	0	Low
1	1	High-Z

AD4003/AD4007/AD4011 は、3 線式モードまたは4 線式モード の両方でターボ・モード機能を備えています。ターボ・モード は、設定レジスタへの書出しによって有効になります。このモ ードは、ビジー・インジケータ機能を置き換えます。ターボ・ モードを使用すると、SPI クロック・レートが遅くなるので、 インターフェースがシンプルになります。AD4003 の最大スル ープットである 2 MSPS は、ターボ・モードを有効にして、75 MHz の最小 SCK レートを使用した場合のみ実現します。 AD4007 の最大スループットである 1 MSPS は、ターボ・モード を有効にして、25 MHz の最小 SCK レートを使用した場合に実 現します。AD4011 の最大スループットである 500 kSPS は、タ ーボ・モードを有効にして、11 MHz の最小 SCK レートを使用 した場合に実現します。

新たな変換が開始される前に変換結果がクロック出力されるように、SCK レートは十分に速くする必要があります。アプリケーションに必要な最小 SCK レートは、サンプリング周期

(tcvc)、読出しが必要なビット数(データ・ビットとステータス・ビットを含む)、各モードで SCK がアクティブになるまでのタイム・インターバルが与えられれば、これらの関係から得られます。詳細については、デジタル動作モード関連のセクションで説明します。(CS モード、3線式ターボ・モードのセクションから CS モード、4線式、ビジー・インジケータありまでのセクションを参照)。

設定レジスタでステータス・ビットが有効な場合、変換データの最後でステータス・ビットをクロック出力できます。表 12 に示すように、合計6つのステータス・ビットがあります。

AD4003/AD4007/AD4011 は、目的の設定レジスタへの16ビット SPI の書込みによって設定されます。16ビット・ワードは、 CNV がローの間に SDI ラインから書き込めます。16ビット・ ワードは、8ビットのヘッダーと8ビットのレジスタ・データ で構成されます。絶縁システムには ADuM141D を推奨します。

# -タシート

### AD4003/AD4007/AD4011

最大クロック・レートは 75 MHz で、AD4003 を 2 MSPS で動作 させることができます。

### レジスタ読出し/書込み機能

AD4003/AD4007/AD4011のレジスタ・ビットはプログラマブル で、デフォルトのステータスは表12のようになります。レジス タ・マップを表 14 に示します。過電圧(OV) クランプ・フラ グは、読出し専用のスティッキー・ビットで、過電圧状態が解 消された後にレジスタの読出しが実行された場合のみクリアさ れます。過電圧状態の場合、このフラグは0になります。

#### 表 12. レジスタ・ビット

Register Bits	Default Status
Overvoltage (OV) Clamp Flag	1 bit (default 1: inactive)
Span Compression	1 bit (default 0: disabled)
High-Z Mode	1 bit (default 0: disabled)
Turbo Mode	1 bit (default 0: disabled)
Enable Six Status Bits	1 bit (default 0: disabled)

レジスタ・マップへのアクセスを開始するには、SPIインター フェース・ブロックの8ビット・コマンド・レジスタへの書込 みを実行する必要があります。AD4003/AD4007/AD4011は、最 初の0がクロック入 マンド・レジスタに コマンド・ビットカ 書込みか読出しかが コマンド・レジスタ

#### 表 13. コマンド・レジスタ

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
WEN	R/W	0	1	0	1	0	0

表 14. レジスタ・マップ

(力されるまですべての1を無視します。コ	ます。
ニロードされる値は常に 0 で、これに 7 つの 「続きます。このコマンドによって、動作が ぶ決定されます。AD4003/AD4007/AD4011 の ?を表 13 に示します。	図 49 ~ 図 51 のタイミング図に、レジスタ読出し、書出し、 イジーチェーン・モードで AD4003/AD4007/AD4011 を構成す 場合にデータの読出し/書出しを実行する方法を示します。

2									
ADDR[1:0]	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset
0x0	Reserved	Reserved	Reserved	Enable six status bits	Span compression	High-Z mode	Turbo mode	Overvoltage (OV) clamp flag (read only sticky bit)	0xE1

レジスタの読出し/書込みはすべて、CNV がローの間に発生し ます。SDIのデータは、SCK の立上がりエッジでクロック入力 されます。SDO のデータは SCK の立下がりエッジでクロック 出力されます。デイジーチェーン・モードが有効でない場合、 データ転送の最後に、CNV の立上がりエッジで SDO は高イン ピーダンス状態になります。デイジーチェーン・モードが有効 な場合、CNV の立上がりエッジで SDO はローになります。デ イジーチェーン・モードでは、レジスタの読出しを実行できま せん。

レジスタの読出しには、SCK、CNV、SDIの3つの信号ライン が必要です。レジスタへの書込み中に SDO の現在の変換結果の 読出しを実行するには、変換を完了した後に CNV ピンをロー にする必要があります。そうしないと、間違った変換結果が SDO に出力される可能性があります。ただし、レジスタの書込 みは CNV ピンの状態に関係なく発生します。

16 ビット変換データの読出しは 16 ビット SPI フレームに制限 される可能性があるので、各設定レジスタの LSB は予約済みに なります。SDI フレームの最終ビットでの SDI の状態は、CNV の立上がりで持続する場合があります。インターフェース・モ ードの一部の設定は、CNV の立上がり発生時の SDI の状態に基 づいて行われるため、最後の SDI の状態を設定する必要があり





図 51. レジスタ書込みのタイミング図、デイジーチェーン・モード

# AD4003/AD4007/AD4011

4957-024

### ステータス・ワード

変換結果の最後に6ビットのステータス・ワードを追加できま す。これらのビットのデフォルト状態を表15に示します。レジ スタ設定でステータス・ビットを有効にする必要があります。 過電圧クランプ・フラグが0の場合、過電圧状態となっている ことを示しています。過電圧クランプ・フラグのステータス・ ビットは、変換ごとに更新されます。 SDO ラインは、6番目のステータス・ビットがクロック出力された後に高インピーダンスになります(デイジーチェーン・モードを除く)。次の変換を開始するため、すべてのステータスをクロック出力する必要はありません。CSモードのシリアル・インターフェース(ビジー・インジケータなしの3線式)のタイミング図を、ステータス・ビットを含め、図 52に示します。

#### 表 15. ステータス・ビット(デフォルト条件)

Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Overvoltage $(\overline{OV})$ clamp flag	Span compression	High-Z mode	Turbo mode	Reserved	Reserved



図 52. CS モード、ビジー・インジケータなしの 3 線式シリアル・インターフェースのステータス・ビットを含むタイミング図(SDI はハイ)

### AD4003/AD4007/AD4011

### CS モード、3 線式ターボ・モード

通常、このモードは、1 台の AD4003/AD4007/AD4011 デバイス を SPI 互換のデジタル・ホストに接続する場合に使用されま す。前回の変換結果をクロック出力する ADC 変換プロセスの 最後に時間が追加されるので、SCK レートが低下します。 AD4003 では、ターボ・モードを有効にして 75 MHz の最小 SCK レートを使用した場合のみ、2 MSPS のスループット・レ ートを達成できます。また、ターボ・モードを有効にすると、 AD4007 では 25 MHz の最小 SCK レートで 1 MSPS、AD4011 で は 11 MHz の最小 SCK レートで 500 kSPS の最大スループッ ト・レートを達成できます。接続図を図 53 に示し、対応するタ イミング図を図 54 に示します。

ターボ・モードのビット1をプログラムすることで、ビジー・ インジケータ付きの3線式モードがターボ・モードに変わりま す(表14を参照)。 SDI が強制的にハイになると、CNV の立上がりエッジで変換が 開始されます。前回の変換データは、CNV の立上がりエッジ後 の読出しで使用できます。CNV がハイになった後、CNV がロ ーになる前に前回の変換結果をクロック出力するには、tquieri 時間だけ待機する必要があります。また、CNV がハイの場合、 SCK の最後の立下がりエッジの後 tquier2 時間だけ待機する必要 があります。

変換が完了すると、AD4003/AD4007/AD4011 はアクイジショ ン・フェーズに移行し、パワーダウンします。CNV がローにな ると、MSB が SDO に出力されます。残りのデータ・ビット は、後続の SCK の立下がりエッジで記録されます。両方の SCK エッジでデータは有効です。立上がりエッジでデータをキ ャプチャできますが、デジタル・ホストが SCK の立下がりエッ ジを使用する場合は、読出しレートが速くなります。ただし、 ホールド時間を許容できることを前提とします。18 番目の SCK の立下がりエッジの発生後または CNV がハイになった後(ど ちらか先に発生した方)、SDO は高インピーダンスに戻りま す。



図 53. CS モード、3 線式ターボ・モード接続図(SDI はハイ)



### AD4003/AD4007/AD4011

### CS モード、3 線式、ビジー・インジケータなし

通常、このモードは、1 台の AD4003/AD4007/AD4011 デバイス を SPI 互換のデジタル・ホストに接続する場合に使用されま す。接続図を図 55 に示し、対応するタイミング図を図 56 に示 します。

SDIを VIO に接続すると、CNV の立上がりエッジで変換が開始 され、CS モードが選択されて、SDO が強制的に高インピーダ ンスに移行します。変換を開始すると、CNV の状態に関係なく 変換が完了するまで続行されます。この機能は、CNV をローに して、アナログ・マルチプレクサなどの SPI デバイスを選択す る場合に有用です。ただし、ビジー信号インジケータの生成を 防ぐため、最小変換時間が経過する前に CNV をハイに戻し、 最大変換時間にわたりハイに保つ必要があります。 変換が完了すると、AD4003/AD4007/AD4011 はアクイジショ ン・フェーズに移行し、パワーダウンします。CNV がローにな ると、MSB が SDO に出力されます。残りのデータ・ビット は、後続の SCK の立下がりエッジで記録されます。両方の SCK エッジでデータは有効です。立上がりエッジでデータをキ ャプチャできますが、デジタル・ホストが SCK の立下がりエッ ジを使用する場合は、読出しレートが速くなります。ただし、 ホールド時間を許容できることを前提とします。18 番目の SCK の立下がりエッジの発生後または CNV がハイになった後(ど ちらか先に発生した方)、SDO は高インピーダンスに戻りま す。

変換中に SCK のデジタル動作が発生しないようにします。



図 55. CS モード、3 線式(ビジー・インジケータなし)の接続図(SDI はハイ)



図 56. CS モード、3 線式シリアル・インターフェース(ビジー・インジケータなし)のタイミング図(SDI はハイ)

### AD4003/AD4007/AD4011

### CS モード、3 線式、ビジー・インジケータあり

通常、このモードは、割込み入力(**IRQ**)を備えた SPI 互換の デジタル・ホストに1台の AD4003/AD4007/AD4011 デバイスを 接続する場合に使用されます。

接続図を図 57 に示し、対応するタイミング図を図 58 に示します。

SDIを <u>VIO</u>に接続すると、CNV の立上がりエッジで変換が開始 され、CS モードが選択されて、SDO が強制的に高インピーダ ンスに移行します。SDO は CNV の状態に関係なく、変換が完 了するまで高インピーダンスに保たれます。最小変換時間が経 過する前に、CNV でアナログ・マルチプレクサなどの SPI デバ イスを選択できます。ただし、ビジー信号インジケータが確実 に生成されるように、最小変換時間が経過する前に CNV をロ ーに戻し、最大変換時間にわたりローに保つ必要があります。 変換が完了すると、SDO は高インピーダンスから低インピーダ ンスになります。SDO ラインの1kΩのプルアップ抵抗とこの 遷移を組み合わせて割込み信号として使用することで、デジタ ル・ホストによって制御されるデータ読出しを開始できます。 その後、AD4003/AD4007/AD4011 はアクイジション・フェーズ に移行し、パワーダウンします。後続のSCKの立下がりエッジ で、データ・ビットが MSB ファーストでクロック出力されま す。両方のSCK エッジでデータは有効です。立上がりエッジで データをキャプチャできますが、デジタル・ホストがSCKの立 下がりエッジを使用する場合は、読出しレートが速くなりま す。ただし、ホールド時間を許容できることを前提とします。 オプションの19番目のSCKの立下がりエッジ発生後または SDI がハイになった後(どちらか先に発生した方)、SDO は高 インピーダンスに戻ります。

複数の AD4003/AD4007/AD4011 デバイスを同時に選択すると、 SDO 出力ピンは、損傷や誘導ラッチアップなしでこの競合を処 理します。ただし、余分な消費電力を制限するために、この競 合は可能な限り短くすることが推奨されます。

変換中に SCK のデジタル動作が発生しないようにします。



### AD4003/AD4007/AD4011

### CS モード、4 線式ターボ・モード

通常、このモードは、1 台の AD4003/AD4007/AD4011 を SPI 互 換のデジタル・ホストに接続する場合に使用されます。前回の 変換結果をクロック出力する ADC 変換プロセスの最後に時間 が追加されるので、SCK レートが低くなります。AD4003 で は、ターボ・モードを有効にして、75 MHz の最小 SCK レート を使用した場合のみ、2 MSPS のスループット・レートを達成で きます。また、ターボ・モードを有効にすると、AD4007 では 25 MHz の最小 SCK レートで 1 MSPS、AD4011 では 11 MHz の 最小 SCK レートで 500 kSPS の最大スループット・レートを達 成できます。接続図を図 59 に示し、対応するタイミング図を図 60 に示します。

ターボ・モードのビット1をプログラムすることで、ビジー・ インジケータ付きの4線式モードがターボ・モードに変わりま す(表14を参照)。 前回の変換データは、CNV の立上がりエッジ後の読出しで使用 できます。CNV がハイになった後、SDI がローになる前に、前 回の変換結果をクロック出力するため tqueri 時間だけ待機する 必要があります。また、CNV がハイの場合、SCK の最後の立下 がりエッジの後、tquer2 時間だけ待機する必要があります。

変換が完了すると、AD4003/AD4007/AD4011 はアクイジショ ン・フェーズに移行し、パワーダウンします。SDI 入力をロー にすると、ADC 結果の読出しを実行できます。その結果、MSB が SDO に出力されます。残りのデータ・ビットは、後続の SCK の立下がりエッジで記録されます。両方の SCK エッジで データは有効です。立上がりエッジでデータをキャプチャでき ますが、デジタル・ホストが SCK の立下がりエッジを使用する 場合は、読出しレートが速くなります。ただし、ホールド時間 を許容できることを前提とします。18 番目の SCK の立下がり エッジの発生後または SDI がハイになった後(どちらか先に発 生した方)、SDO は高インピーダンスに戻ります。



図 59. CS モード、4 線式ターボ・モードの接続図



### AD4003/AD4007/AD4011

### CS モード、4 線式、ビジー・インジケータなし

通常、このモードは、複数の AD4003/AD4007/AD4011 デバイス を SPI 互換のデジタル・ホストに接続する場合に使用されま す。

2 台の AD4003/AD4007/AD4011 デバイスを使用する接続図の例 を図 61 に示し、対応するタイミング図を図 62 に示します。

SDI がハイの場合、CNV の立上がりエッジで変換が開始され、 CS モードが選択されて、SDO が強制的に高インピーダンスに 移行します。このモードでは、変換フェーズと後続のデータ・ リードバックの間、CNV をハイに保つ必要があります。SDI と CNV がローの場合、SDO はローになります。最小変換時間が 経過する前に、SDI でアナログ・マルチプレクサなどの SPI デ バイスを選択できます。ただし、ビジー信号インジケータの生 成を防ぐため、最小変換時間が経過する前に SDI をハイに戻 し、最大変換時間にわたりハイに保つ必要があります。 変換が完了すると、AD4003/AD4007/AD4011 はアクイジショ ン・フェーズに移行し、パワーダウンします。SDI 入力をロー にすると、ADC 結果の読出しを実行できます。その後、MSB が SDO に出力されます。残りのデータ・ビットは、後続の SCK の立下がりエッジで記録されます。両方の SCK エッジで データは有効です。立上がりエッジでデータをキャプチャでき ますが、デジタル・ホストが SCK の立下がりエッジを使用する 場合は、読出しレートが速くなります。ただし、ホールド時間 を許容できることを前提とします。18 番目の SCK の立下がり エッジの発生後または SDI がハイになった後(どちらか先に発 生した方)、SDO は高インピーダンスに戻り、別の AD4003/AD4007/AD4011 の読出しを実行できます。



図 61. CS モード、4 線式(ビジー・インジケータなし)の接続図



### AD4003/AD4007/AD4011

### CS モード、4 線式、ビジー・インジケータあり

通常、このモードは、割込み入力(IRQ)を使用して SPI 互換 のデジタル・ホストに1台の AD4003/AD4007/AD4011を接続 し、データの読出しに使用される信号に関係なく、CNV を維持 してアナログ入力をサンプリングする場合に使用されます。こ の独立性は、CNV で低ジッタが必要なアプリケーションで特に 重要になります。

接続図を図 63 に示し、対応するタイミング図を図 64 に示します。

SDI がハイの場合、CNV の立上がりエッジで変換が開始され、 CS モードが選択されて、SDO が強制的に高インピーダンスに 移行します。このモードでは、変換フェーズと後続のデータ・ リードバックの間、CNV をハイに保つ必要があります。SDI と CNV がローの場合、SDO はローになります。最小変換時間が 経過する前に、SDI でアナログ・マルチプレクサなどの SPI デ バイスを選択できます。ただし、ビジー信号インジケータが確 実に生成されるように、最小変換時間が経過する前に SDI をローに戻し、最大変換時間にわたりローに保つ必要があります。

変換が完了すると、SDO は高インピーダンスから低インピーダ ンスになります。SDO ラインの1kΩのプルアップ抵抗とこの 遷移を組み合わせて割込み信号として使用することで、デジタ ル・ホストによって制御されるデータのリードバックを開始で きます。その後、AD4003/AD4007/AD4011 はアクイジション・ フェーズに移行し、パワーダウンします。後続の SCK の立下が りエッジで、データ・ビットが MSB ファーストでクロック出 力されます。両方の SCK エッジでデータは有効です。立上がり エッジでデータをキャプチャできますが、デジタル・ホストが SCK の立下がりエッジを使用する場合は、読出しレートが速く なります。ただし、ホールド時間を許容できることを前提とし ます。オプションの 19 番目の SCK の立下がりエッジ発生後ま たは SDI がハイになった後(どちらか先に発生した方)、SDO は高インピーダンスに戻ります。



図 63. CS モード、4 線式(ビジー・インジケータあり)の接続図



### AD4003/AD4007/AD4011

### デイジーチェーン・モード

3線式または4線式のシリアル・インターフェース上に複数の AD4003/AD4007/AD4011デバイスをデイジーチェーン接続する には、このモードを使用します。この機能は、絶縁された複数 のコンバータを使用するアプリケーションまたはインターフェ ース能力が制限されているシステムなどで、部品数と配線数を 削減するうえで役立ちます。データのリードバックは、シフ ト・レジスタの記録と似ています。

2 台の AD4003/AD4007/AD4011 デバイスを使用する接続図の例 を図 65 に示し、対応するタイミング図を図 66 に示します。

SDIと CNV がローの場合、SDO はローになります。SCK がロ ーの場合、CNV の立上がりエッジで変換が開始され、デイジー チェーン・モードが選択されて、ビジー・インジケータが無効 になります。このモードでは、変換フェーズと後続のデータ・ リードバックの間、CNV がハイに維持されます。変換が完了す ると、MSB が SDO に出力され、AD4003/AD4007/AD4011 はア クイジション・フェーズに移行して、パワーダウンします。残 りのデータ・ビットは内部シフト・レジスタに保存され、後続 の SCK 立下がりエッジで SDO からクロック出力されます。各 ADC で、SDI は内部シフト・レジスタの入力を供給し、SCK 立 上がりエッジで記録します。デイジーチェーン出力の各 ADC は、MSB ファーストでデータを出力します。N 個の ADC にリ ードバックするには、18×N個のクロックが必要です。両方の SCK エッジでデータは有効です。最大変換レートは、合計リー ドバック時間によって低下します。

デイジーチェーン・モードでは、各 ADC レジスタに書込みを 実行できます。タイミング図を図 51 に示します。このモードで は、CNV をローに維持して SDI ラインでデータがクロック入力 されるため、4線式動作が必要です。同じコマンド・バイトと レジスタ・データをチェーン全体でシフトして、同じレジスタ 値ですべての ADC をプログラムできます。ここで、N 個の ADCを使用する場合、8×(N+1)個のクロックが必要です。 最初に、チェーン内の8×(N+1)個のクロックを使用して最 後の ADC に書込みを実行します。次に、8×N 個のクロックを 使用して最後から2番目の ADC に書込みを実行します。その 後、チェーン内の最も近い ADC に到達するまでこの動作を繰 り返し、各 ADC にレジスタ値を書き込みます。この場合、コ マンドとレジスタ・データ用に16個のクロックが必要です。デ イジーチェーン・モードでは、レジスタ値の読出しを実行でき ません。ただし、ADCの設定を確認する場合は、6つのステー タス・ビットを有効にできます。ステータス・ビットを有効に するには、ADC の結果とチェーン内の ADC ごとのステータ ス・ビットをクロック出力するために、6つのクロックが余分 に必要です。デイジーチェーン・モードでは、ターボ・モード を使用できません。



図 65. デイジーチェーン・モードの接続図



### レイアウトのガイドライン

AD4003/AD4007/AD4011 を実装する基板は、アナログ・セクションとデジタル・セクションを分離し、ボードの特定の領域に 収まるように設計する必要があります。

AD4003/AD4007/AD4011のピン配置では、左側にアナログ信号 を配置し、右側にデジタル信号を配置することで、このタスク が容易になります。

AD4003/AD4007/AD4011の下にグラウンド・プレーンをシール ドとして配置する場合を除き、チップにノイズが混入しないよ う、デバイスの下にはデジタル・ラインを配置しないでくださ い。また、CNVやクロックなどの高速スイッチング信号をアナ ログ信号経路の近くで伝送させないでください。デジタル信号 とアナログ信号が交差しないようにします。

グラウンド・プレーンを1つ以上使用する必要があります。デ ジタル・セクションとアナログ・セクションに共通のプレーン として使用するか、セクションごとに分割することができま す。後者の場合、AD4003/AD4007/AD4011 デバイスの下でプレ ーンを結合します。

AD4003/AD4007/AD4011 の電圧リファレンス入力(REF)に は、動的入力インピーダンスがあります。リファレンス・デカ ップリング・セラミック・コンデンサを REF ピンと GND ピン の近く(理想的には真上)に配置し、幅の広い低インピーダン スのパターンに接続することで、最小限の寄生インダクタンス で REF ピンをデカップリングできます。

最後に、AD4003/AD4007/AD4011の VDD 電源と VIO 電源をデ カップリングします。通常、0.1 nFのセラミック・コンデンサ を AD4003/AD4007/AD4011の近くに配置し、短く幅の広いパタ ーンで接続して低インピーダンス経路を作成し、電源ラインで グリッチの影響を減らします。

これらのルールに従って AD4003 をレイアウトした例を図 67 と 図 68 に示します。AD4007/AD4011 のレイアウトは AD4003 の レイアウトと同様になります。

### AD4003/AD4007/AD4011 の性能評価

AD4003/AD4007/AD4011 に推奨されるその他のレイアウトは、 AD4003 の評価用ボード(EVAL-AD4003FMCZ)のマニュアル に記載されています。評価用ボード・パッケージには、組み立 てが完了したテスト済みの評価用ボード、マニュアル、ボード を EVAL-SDP-CHIZ 経由で PC 制御するためのソフトウェアが 含まれます。EVAL-AD4003FMCZ では、スループットをそれぞ れ 1 MSPS と 500 kSPS に限定することにより、AD4007/AD4011 を評価することもできます(UG-1042 参照)。

# AD4003/AD4007/AD4011



図 67. AD4003(表面層)のレイアウト例



図 68. AD4003(裏面層)のレイアウト例

### 外形寸法



# AD4003/AD4007/AD4011

### オーダー・ガイド

Model <sup>1,2</sup>	Integral Nonlinearity	Temperature Range	Ordering Quantity	Package Description	Package Option	Branding
AD4003BRMZ	+101SB	$-40^{\circ}$ C to $\pm 125^{\circ}$ C	Tube 50	10-Lead MSOP	RM-10	CSC
	1.0 LSD	40 C to +125 C	Tube, 50		RM-10	C0C
AD4003BRMZ-RL/	$\pm 1.0$ LSB	$-40^{\circ}$ C to $+125^{\circ}$ C	Reel, 1000	10-Lead MSOP	KM-10	680
AD4003BCPZ-RL7	±1.0 LSB	-40°C to +125°C	Reel, 1500	10-Lead LFCSP	CP-10-9	C8C
AD4007BRMZ	±1.0 LSB	-40°C to +125°C	Tube, 50	10-Lead MSOP	RM-10	C8R
AD4007BRMZ-RL7	±1.0 LSB	-40°C to +125°C	Reel, 1000	10-Lead MSOP	RM-10	C8R
AD4007BCPZ-RL7	±1.0 LSB	-40°C to +125°C	Reel, 1500	10-Lead LFCSP	CP-10-9	C8R
AD4011BCPZ-RL7	±1.0 LSB	-40°C to +125°C	Reel, 1500	10-Lead LFCSP	CP-10-9	C8V
EVAL-AD4003FMCZ				AD4003 Evaluation Board		
				Compatible with EVAL-SDP-CH1Z		

<sup>1</sup>Z=RoHS 準拠製品。

<sup>2</sup> EVAL-AD4003FMCZ では、スループットをそれぞれ 1 MSPS と 500 kSPS に設定することにより AD4007 と AD4011 を評価することもできます(UG1042 参照)。