# ANALOG DEVICES

回路ノート **CN-0393** 

	接続また	は参考にしたデバイス
	ADAQ79 88	集積化されたデータ・アクイジション・サブ システム、16 ビット、500 KSPS
	AD8251	iCMOS®計装アンプ、10MHz、20V/µs、ゲイ ン設定可能 (G=1、2、4、8)
テスト済み回路設計集 "Circuits from the Lab™" は共 通の設計課題を対象とし、迅速で容易なシステム統	ADuM34 70	4 チャンネル・デジタル・アイソレータ (4/0のチャンネル方向) 、絶縁スイッチン グ・レギュレータ内蔵
合のために製作されました。さらに詳しい情報また は支援は http://www.analog.com/jp/CN0393 を参照し	ADuM31 50	遅延クロック付き SPI用 SPIsolator デジタ ル・アイソレータ、3.75kV、6チャンネル
てください。	ADR4550	リファレンス IC、超低ノイズ、高精度、5.0V
	ADP7118	リニア・レギュレータ(LDO)、20 V、 200mA、低ノイズ、CMOS
	ADP7182	リニア・レギュレータ、-28 V /-200 mA、 低ノイズ
	ADP1614	DC/DC スイッチング・コンバータ、650KHz / 1.3MHz、4A、ステップ・アップ、PWM

# バンク絶縁型 2 チャンネル 16 ビット 500 kSPS 同時サンプリングを特長とする 集積化されたデータ・アクイジション・サブシステム

## 評価および設計サポート

#### 回路評価用ボード

Circuits

実用回路集

from the Lab"

Reference Circuits

CN-0393 回路評価用ボード(EVAL-CN0393-FMCZ) システム・デモンストレーション・プラットフォーム (EVAL-SDP-CH1Z) 設計と統合ファイル

# 回路図、レイアウト・ファイル、部品表

## 回路の機能とその利点

図1に示す回路は、2チャンネル、バンク絶縁型の広帯域デー タ・アクイジション (DAO) システムで、各チャンネルに A/D コンバータ (ADC) を使用する同時サンプリング・アーキテク チャを採用しています。このシステムは、バンクとデジタル・ バックプレーンとの間に絶縁を施し、高いチャンネル密度を実 現し、比類のない性能を提供します。さらに、この設計では ADC をデイジーチェーン・モードで構成し、調整済みの遅延ク ロック機能を持つアイソレータ製品を使用することで、絶縁チ ャンネルを有効に活用しています。電源部も簡素化され、パル ス幅変調(PWM)コントローラとトランス・ドライバを内蔵し たアイソレータを使用して、絶縁障壁間での DC/DC 変換を行い ます。さらに、システムには入力回路保護、プログラマブル・ ゲイン・チャンネル、高精度、高性能といった、代表的な DAQ シグナル・チェーンが標準で有する多くの特長を備えていま す。

同時サンプリングによって、マルチプレクス DAQ シグナル・ チェーン固有のサンプリング・レートの制限を受けずに、多チ ャンネルを実現できます。システムのセトリング性能条件がそ れほど厳しくないため、アナログ・フロント・エンド (AFE) の設計もマルチプレクス・オプションよりも簡素化されます。 シーケンシャルなサンプリングシステムではチャンネル間で遅 延があるのに対し、このシステムではサンプリングは各チャン ネルで同時に行われます。

デジタル・バンク絶縁型の DAQ 設計により、デジタル・バッ ク・エンド回路が保護され、バンク間のグラウンド・ループお よびコモンモード干渉が低減されます。これらの機能によっ て、グラウンド・プレーンあたりのマルチプレクス DAQ シグ ナル・チェーンが可能となり、チャンネルごとに絶縁化するシ ステムに比べ、デジタルの絶縁デバイスの数を少なくすること ができます。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属 します。※日本語資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2017 Analog Devices, Inc. All rights reserved

アナログ・デバイセズ株式会社

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 大阪営業所/〒532-0003 電話 06 (6350) 6868

# CN-0393



図 1. CN-0393 の簡略化した回路図

## 回路の説明

図1に示すシステムには、バンク絶縁型で同時サンプリングの データ・アクイジション・チャンネルが2チャンネルあり、各 チャンネルでは16ビット、500 kSPSのA/D変換サプシステム であるADAQ7988が使用されています。ADAQ7988は、比類の ない性能を持つとともに、ボード面積を縮小し、データ・アク イジション・シグナル・チェーンに関する多くの設計課題を平 易化します。

ADuM3470 および ADuM3150 のデジタル・アイソレータによ り、図1に示す回路の2つの電源プレーンが分離されます。こ の2つの電源プレーンは一次(デジタル)側、二次(データ・ アクイジション)側と呼ばれます。デジタル・ホスト(マスタ ー)はFMCコネクタを介して一次側に接続されます。一次側 にはデジタル・ホストとの間で行き来するデジタル信号が含ま れます。二次側では、データ・アクイジション・シグナル・チ ェーン、パワー・レギュレータ、リファレンス回路、 ADAQ7988 のデジタル・インターフェース信号などを実装して ADAQ7988 に内蔵の ADC 用ドライバは、外付けの整合抵抗ネ ットワークを使用して最大 ±10 V の工業用レベルの信号に適応 するように構成されています。チャンネルごとに AD8251 プロ グラマブル・ゲイン計装アンプ (PGIA)を備えており、高イン ピーダンス入力が可能で、±10 V、±5 V、±2.5 V、±1.25 V の入力範囲に対応するチャンネル・ゲイン・オプションがあり ます。

AD8251 デバイスのゲイン設定と ADAQ7988 デバイスのデジタ ル・インターフェースは、それぞれ ADuM3470 アイソレータと ADuM3150 アイソレータに接続しています。ADuM3470 は統合 化された PWM コントローラとトランス・ドライバを介してデ ータ・アクイジション・チャンネル・コンポーネントに電力を 供給します。ADuM3150 では遅延クロック機能が使用され、高 速の絶縁チャンネルが高データレートで効率的に使用できま す。ADAQ7988 のデイジーチェーン・モードを併用した場合、 ADuM3150 の遅延クロック出力は、わずか3 つのデジタル・絶 縁チャンネルを使用するだけで、最大 40 MHz のシリアル・ク ロック・レートが可能となります。

います。

図1に示す回路とのインターフェースを簡素化する評価用ソフ トウェアが提供されています。このソフトウェアには様々な回 路パラメータや設定を制御するグラフィカル・ユーザー・イン ターフェース(GUI)が含まれており、SDP-H1 基板上の FPGA と通信を行います。ソフトウェアの入手に関する詳細は、回路 の評価とテストのセクションを参照してください。

#### 部品の選択

ADAQ7988 は、様々なアプリケーションに対応するシステム・ イン・パッケージ(SiP)のデザインに、4つの共通信号処理お よび調整ブロックを統合した、16 ビット、500 kSPS の ADC サ ブシステムです。また ADAQ7988 は非常に重要な受動部品を内 蔵し、逐次比較レジスタ(SAR) ADC を用いる従来のシグナ ル・チェーンに伴う多くの設計課題に対処します。内蔵の受動 部品は、仕様規定されているデバイスの性能を実現するのに不 可欠なものです。

ADAQ7988 はアナログ・デバイセズの能動部品ソリューション の一部で、高精度低消費電力の16ビット SAR ADC、低消費電 力広帯域の ADC ドライバ、広帯域ノイズ RC フィルタ、低消費 電力で安定なリファレンス・バッファ、10 µF のリファレン ス・デカップリング・キャパシタ、効率的なパワー・マネージ メント・ブロックなどで構成されており、全体が微細な5 mm × 4 mm の LGA パッケージに実装されています。この統合によ って、設計の複雑さが緩和され、同様のものを個別の部品で設 計した場合に比べ、PCB 面積を最大 50% 節約できます。また ADAQ7988 は、広範なアプリケーションに適用できる高度な柔 軟性を備えており、例えば、内蔵の ADC 用ドライバは様々な 設定やゲインの下で動作可能で、複数の入力範囲に対応するこ とができます。

ADAQ7988 の SPI 互換シリアル・インターフェースは、複数の デバイスを単一の3線式バスでデイジーチェーン接続する機能 を備えています。これは、絶縁アプリケーションには理想的で す。デバイスとデジタル・ホスト間の通信に必要なアイソレー タ・チャンネルの数を抑制できるためです。

AD8251 はゲインをデジタル的にプログラムできる計装アンプ です。ギガ・オーム (GΩ) の入力インピーダンス、低出力ノイ ズ、広帯域 (10 MH z)、低歪みが特長です。これらの特長に より、AD8251 は広帯域データ・アクイジション・アプリケー ションの有力候補の1つとなっています。AD8251 の高い入力 インピーダンスにより、様々なセンサーとインターフェース接 続が可能となり、また、入力源と ADAQ7988 内蔵の ADC ドラ イバ間でインピーダンスの変換を行うことができます。アドレ ス・ピンを経由してゲインを1、2、4、8 に設定でき、それらを ADuM3470 のデジタル・アイソレータ・チャンネルを介してデ ジタル・ホストで制御可能です。 ADR4550 は高精度、低消費電力、低ノイズの5Vの電圧リファレンスで、±0.02%の最大初期誤差、優れた温度安定性、低ノイズ出力が特長です。ADR4550は、2つのADAQ7988の内蔵リファレンス・バッファに5Vのリファレンス電圧を供給します。このリファレンス電圧は高精度抵抗ネットワークによって分圧され、ADAQ7988のADCドライバにDCバイアス(レベル・シフト)を供給します。

ADuM3470は、クワッド・チャンネル・デジタル・アイソレー タで、絶縁型 DC/DC コンバータのための PWM コントローラと トランス・ドライバを内蔵しています。アナログ・デバイセズ の *i*Coupler® 技術に基づくこの DC/DC コンバータは、3.3 V ~ 5.0 V の入力電源を使用して、最大電力 2 W、出力電圧 3.3 V ~ 24 V の安定化絶縁型電源を提供します。このデバイスを使用す ることにより、2 W の絶縁設計では、絶縁型 DC/DC コンバータ を個別に用意する必要がなくなります。ロジック信号は *i*Coupler チップスケール・トランス技術を使って絶縁されてい ます。また、内蔵トランス・ドライバと、絶縁した 2 次側制御 回路により、さらに高効率の絶縁型 DC/DC コンバータが実現し ます。ADuM3470 の定格絶縁電圧は 2500 V rms で、小型のトー タル絶縁ソリューションとなっています。

ADuM3150 は6 チャンネルの SPIsolator<sup>™</sup> デジタル・アイソレー タで、絶縁型シリアル・ペリフェラル・インターフェース (SPI) 用に最適化されています。アナログ・デバイセズの *i*Coupler® チップスケール・トランス技術に基づき、CLK、 MO/SI、MI/SO および SS の伝搬遅延が小さく、SPI バス・シグ ナルは 14 ns 伝搬遅延、1 ns のジッターで動作し、SPI のタイミ ングに最適なものとなっています。また ADuM3150 はデバイス のマスター側への遅延クロック出力機能も備えています。この 出力は、マスター側の追加のクロックポートで用いられ、40 MHz のクロック性能を導くことが可能です。ADuM3150 の定格 絶縁電圧は 3750 V rms です。

システムの二次側のパワー・マネージメントは、ADP7118 およ び ADP7182 の低ドロップアウト(LDO)リニア電圧レギュレー タで行われます。システムの正側レールにおいて、ADP7118 デ バイスを直列接続することで、ADuM3470 が供給する正側レー ルを安定化しています。ボードの ADP7182 デバイスは負側レー ルについて同じ働きをします。詳細については、配電のセクシ ョンを参照してください。

## アナログ・フロント・エンド

システムのアナログ・フロント・エンド (AFE) は入力保護ダ イオード、AD8251 PGIA、ADAQ7988 DAQ サブシステム、およ び ADAQ7988 の ADC ドライバを設定するために用いる高精度 の抵抗ネットワークから成っています。両チャンネルの AFE の 設計は同一ですが、入力範囲はそれぞれの AD8251 のゲイン設 定によって独立して定めることができます。図 2 に、AFE の簡 略化した回路図を示します。



図 2. CN-0393 アナログ・フロント・エンドの簡略化した回路図(各チャンネル共通)

図1に示した回路の各チャンネルについてのフル・システムの 理想的な伝達関数(入力電圧から出力コードまで)は、次式で 表せます。

 $N_{OUT} =$ 

$$\left( \left[ v_{IN} \times G_{AD825I} \times \frac{-R_F}{R_G} \right] + \left[ V_{REF} \times \frac{R_2}{R_I + R_2} \times \left( 1 + \frac{R_F}{R_G} \right) \right] \right) \times \frac{2^{16}}{V_{REF}}$$

ここで

v<sub>IN</sub> はチャンネルの入力電圧。 G<sub>AD8251</sub> は AD8251 のゲイン設定値。 V<sub>REF</sub> は ADR4550 が供給するリファレンス電圧。 N<sub>OUT</sub> は ADAQ7988 の結果として得られる出力コード。 R<sub>6</sub>, R<sub>F</sub>, R<sub>1</sub>, R<sub>2</sub> は、図 2 に示す受動部品。

AD8251 のゲインは、プログラムによって1、2、4、8 のいずれ かに設定できます。このゲインの幅と ADAQ7988 の ADC 用ド ライバの設定により、各チャンネルの入力範囲を ±10 V、±5 V、±2.5 V、±1.25 V に構成できます。

ADAQ7988 に内蔵の SAR ADC の入力範囲は $0 V \sim V_{REF}$  (リフ アレンス・ソースにより設定)です。図1に示す回路では、単 一の ADR4550 が両方の ADAQ7988 デバイスの内蔵リファレン ス・バッファに 5 V (図2では  $V_{REF}$  と表示)を供給します。こ のため、内蔵 ADC 用ドライバの許容出力範囲は $0 V \sim 5 V$  とな ります。

ADC 用ドライバは、レベル・シフト構成を持つ反転回路で、最 大±10 V のバイポーラ入力信号に適合するよう設計されていま す。この構成によって、ADC の入力端でバイポーラの入力信号 をユニポーラ信号に変換できるようになります。この構成での ADC 用ドライバの伝達関数は次式で表せます。

$$v_{AMP\_OUT} = v_{AD8251} \times \left(\frac{-R_F}{R_G}\right) + V_{REF} \times \left(\frac{R_2}{R_1 + R_2}\right) \times \left(1 + \frac{R_F}{R_G}\right)$$

ここで

*v<sub>AMP\_OUT</sub>*は ADAQ7988 に内蔵された ADC 用ドライバの出力。 *v<sub>AD8251</sub>*は AD8251 の出力信号。 *V<sub>REF</sub>*は ADR4550 が供給するリファレンス電圧。

 $V_{REF}$ は ADR4550 が快福 9 る 9 ク F レンス F $R_F$ は 500 Ω(図 2 参照)。  $R_G$ は 2 k Ω(図 2 参照)。

 $R_1$ は1.5 kΩ(図2参照)。

 $R_2$ は1kQ(図2参照)。

レベル・シフト構成を持つ反転回路とすることで、ADAQ7988 のユニポーラ ADC を大きなバイポーラ入力信号のアプリケー ションで使用できるようになります。シグナル・ゲインは  $R_F$  と  $R_G$  で設定され、 $V_{REF}$  を超える入力範囲が可能となります。レベ ル・シフト回路は、ADC 用ドライバの出力端で  $V_{REF}$ /2 に等しい DC バイアスを生成し、これによって、バイポーラ入力信号が ユニポーラの出力信号に変換され ADC の入力に適合させるこ とができます。レベル・シフト電圧は ADC 用ドライバの非反 転ノードに供給され、このためアンプの非反転ゲイン分だけ増 幅されます。

 $R_G \ge R_F$ の比率は4:1で、これによりADAQ7988に20V p-p の振幅が入力可能となります。ADC用ドライバの出力のDCバ イアスをVREF/2 (2.5 V) に設定するために、 $R_1 \ge R_2$ の比を3: 2にしています。これら4つの抵抗全てが高精度整合抵抗ネッ トワークを用いて形成されており、システムの不正確さと温度 ドリフトを低減します(システム精度解析のセクション参 照)。これらの抵抗値は、シグナル・チェーンに影響を及ぼす ノイズを最小化するとともに、AD8251 と ADC用ドライバに必 要な出力電流を制限するよう選択されています(システム精度 解析のセクション参照)。この部品選択によって、システムの 伝達関数は次式のようになります。

$$N_{OUT} = \left[ \left( \nu_{IN} \times G_{AD825I} \times -0.25 \right) + \left( \frac{V_{REF}}{2} \right) \right] \times \frac{2^{16}}{V_{REF}}$$

したがって、システムのゲイン範囲は、-0.25、-0.5、-1、-2となります(GAD8251が1、2、4、8の値をとり得るため)。

ADC 用ドライバは反転構成であるため、ADAQ7988 の出力コードは入力電圧に対して反転することに注意が必要です。正のフルスケール入力電圧に対して、理想的な出力コードは ADC のゼロ・スケールとなり、出力コードは入力電圧とは逆方向に向かいます。

リファレンス・ソースを用いて ADAQ7988 の ADC 用ドライバ の非反転入力へのレベル・シフト電圧を生成しているので、シ ステムは V<sub>REF</sub> の偏差の影響を受けません。v<sub>IN</sub> が 0 V の場合、 システムの1チャンネルの伝達関数は次式のようになります。

$$N_{OUT} = \frac{V_{REF}}{2} \times \frac{2^{16}}{V_{REF}} = \frac{2^{16}}{2}$$

この式から ADAQ7988 の出力コードは VREF の値とは無関係であることが分かります。

しかし、この一般化では ADAQ7988 に内蔵のリファレンス・バ ッファのオフセット誤差は無視できると仮定されていることに 注意が必要です。リファレンス・バッファのオフセットが ADAQ7988 に仕様規定されている最大値であった場合でも、出 カコードの偏差は 1 LSB(コード値)未満にすぎないため、こ の仮定は適切です。

## システムのノイズ解析

データ・アクイジション・システムの設計上で鍵となる考慮事項 の1つは、システムのノイズの影響を抑制することです。AFE のノイズによって、システムの実効分解能(ノイズ・フリーの ビット)と、S/N比(SNR)などのAC性能指標が制限されま す。このセクションでは図1に示す回路で使用したノイズ解析 法を説明します。

システムに存在する全ノイズ・パワーは、ADAQ7988に内蔵の ADCの入力を基準として、個々の部品が関与するノイズ・パワ ーの二乗和平方根(rss)をとることで予測することができま す。

$$v_{n,TOTAL} = \sqrt{v_{n,AD8251}^2 + v_{n,ADCDRIVER}^2 + v_{n,ADC}^2 + v_{n,R}^2}$$

ここで

*vn.TOTAL* は全システム・ノイズ。 *vn.R* は抵抗に起因するノイズ。 *vn.AD8251* は AD8251 に起因するノイズ。 *vn.ADC DRIVER* は ADAQ7988 に内蔵された ADC 用ドライバが関与 するノイズ。

vnADCはADAQ7988に内蔵されたADCが関与するノイズ。

表 1. AFE のノイズ解析<sup>1,2</sup>

これより、システムの予想される SNR は次式を用いて計算できます。

$$SNR_{EXPECTED} = 20 \times \log \left( \frac{V_{REF}/2\sqrt{2}}{v_{n,TOTAL}} \right)$$

ADAQ7988には、ADC 用ドライバと ADC 入力との間にローパ スRC フィルタが設けられています。このRC フィルタは、 ADC の入力部での帯域外のノイズの量を抑制するように作用 し、同時に、ADC のスイッチド・キャパシタ入力に伴う電圧ス テップを減衰させるのに役立ちます。このフィルタの帯域幅 は、周辺部品からの広帯域ノイズをできるだけ除去しながら も、変換の間の ADC 入力信号を十分に安定化できるように選 択されています(詳細については、アナログ・ダイアログの記 事、SiP を採用したデータ・アクイジション用 IC、高精度のシ グナル・チェーンの実装密度を向上、を参照してください)。

RC フィルタの構成部品は、20  $\Omega$ の抵抗と 1.8 nF のキャパシタで、4.42 MHz の帯域幅(BW<sub>RC</sub>)を生成しています。実効的なノイズ帯域幅(ENBW<sub>RC</sub>)は次式で計算でき、約 2635  $\sqrt{2}$  Hz となります。

$$ENBW_{RC} = \sqrt{\frac{\pi}{2} \times BW_{RC}}$$

この ENBWRC は、ADC の入力を基準として、個々の部品が関 与する rms ノイズを計算するために使用されています。

このシステムの主要な各ノイズ源について、ノイズ解析した計 算結果を表1に示します。

	AD8	251	ADAQ7988		Resistors	Sy	stem Total	
Gain <sup>3</sup> (V/V)	e <sub>n,AD8251</sub> (nV/√Hz)	v <sub>n,AD8251</sub> (µV rms)	e <sub>n,ADC DRIVER</sub> (nV/√Hz)	v <sub>n}ADC DRIVER</sub> (µV rms)	v <sub>n,ADC</sub> (µV rms)	v <sub>n,R</sub> (µV rms)	v <sub>n,TOTAL</sub> (µV rms)	SNR Expected (dB)
-0.25	40	26.53	5.2	17.13	47.0	13.43	58.19	89.65
-0.5	27	35.82	5.2	17.13	47.0	13.43	62.98	88.96
-1	22	58.37	5.2	17.13	47.0	13.43	78.04	87.10
-2	18	95.52	5.2	17.13	47.0	13.43	108.66	84.23

<sup>1</sup> rms ノイズの計算値は全て、ADAQ7988 内蔵の ADC の入力を基準としています。 <sup>2</sup>T = 300 K で計算。

<sup>3</sup>このゲインは全システムのゲインを示します。AD8251のゲインの1、2、4、8に対応します。

**CN-0393** 

回路ノート

## AD8251 が関与するノイズ

AD8251 が関与する rms ノイズは、入力換算の電圧ノイズ (eAD8251)、ゲイン設定値(GAD8251)、ADAQ7988の ADC 用ド ライバのシグナル・ゲイン(図2のR<sub>F</sub>とR<sub>G</sub>で設定)、および ENBW<sub>RC</sub>の関数です。

 $v_{n,AD8251} = e_{AD8251} \times G_{AD8251} \times (R_F/R_G) \times ENBW_{RC}$ 

eAD8251 には最大仕様値が与えられ、4 つのゲイン設定値のいず れとも異なることに注意が必要です。実際、AD8251 が関与す るノイズは、通常は AD8251 のデータシートの電圧ノイズ値を 使用した予測値より小さくなります。これは、AD8251 のノイ ズ仕様が統計的にガードバンドを考慮しているためです。

#### 受動部品が関与するノイズ

図1に示す回路で用いられている整合抵抗ネットワークと等価 なノイズ源を、図3に示します。 $R_F$ および $R_G$ はADC用ドライ バのシグナル・ゲインを設定する抵抗、 $R_1$ および $R_2$ はレベ ル・シフト電圧を設定する抵抗です(図2も参照)。 $R_1$ および  $R_2$ は、 $R_1 と R_2$ の並列抵抗と等しい単一の抵抗( $R_1 || R_2$ )で表し ています。これらの抵抗はそれぞれが、システム全体のノイズ に含まれる熱ノイズを発生します。



図 3. ADAQ7988 の ADC 用ドライバと受動部品のノイズ源

各抵抗が関与するノイズは、回路内の配置によって決まる様々 なゲイン要因の影響を受けます。

R<sub>F</sub>が関与するノイズは次式で表せます。

$$v_{n,R_F} = \sqrt{4k_B T R_F} \times E N B W_{RC}$$

ここで

Rev. 0

k<sub>B</sub>はボルツマン定数。

Tはケルビン単位での絶対温度(300Kと仮定)。

 $\mathbf{R}_{G}$  が関与するノイズは、 $\mathbf{R}_{F}$  と  $\mathbf{R}_{G}$  で設定される ADC 用ドライ バのシグナル・ゲインで増幅されます。

$$v_{n,R_G} = \sqrt{4k_BTR_G} \times \left(\frac{R_F}{R_G}\right) \times ENBW_{RC}$$

R<sub>1</sub> および R<sub>2</sub> はノイズの観点では並列関係にあるように作用 し、そのため、両者の熱ノイズを合わせたものは、R<sub>1</sub>||R<sub>2</sub>の値 を持つ単一抵抗の熱ノイズと等価なものになります。この結合 した熱ノイズはさらに、ADC 用ドライバのノイズ・ゲインで増 幅されます。

$$v_{n,R_{l,2}} = \sqrt{4k_B T(R_1 || R_2)} \times \left(1 + \frac{R_F}{R_G}\right) \times ENBW_{RC}$$

抵抗が関与する全ノイズは、これら個々のノイズの関与につい ての二乗和平方根をとって、次式で表せます。

$$v_{n,R} = \sqrt{v_{n,R_F} + v_{n,R_G} + v_{n,R_{1,2}}}$$

これらの計算について詳細は、MT-049 および MT-050 のチュートリアルを参照してください。

#### ADAQ7988 に内蔵の ADC 用ドライバおよび ADC が 関与するノイズ

ADAQ7988の ADC 用ドライバは、内蔵の SAR ADC の駆動用として理想的です。入力電圧ノイズが低いため、システム性能の劣化を最小限にとどめます。

この ADC 用ドライバが関与するノイズ(v<sub>n,ADC DRIVER</sub>)は、次式 で求めることができます。

$$v_{n,ADC \, DRIVER} = e_{ADC \, DRIVER} \times \left(1 + \frac{R_F}{R_G}\right) \times ENBW_{RC}$$

ここで、eADC DRIVER は ADC 用ドライバの入力電圧ノイズです。

このノイズは、非反転ノードでのノイズ源として使用規定されているため、ADC用ドライバのノイズ・ゲインによって増幅されます。この場合、ADC用ドライバの電流ノイズは電圧ノイズに比べ小さいため、無視できます。

ユニポーラ SAR ADC の入力 rms 電圧ノイズ (v<sub>n,ADC</sub>) は、所定 のリファレンス電圧で仕様規定された S/N 比から、次式を用い て求めることができます。

$$v_{n,ADC} = \frac{V_{REF}/2}{\sqrt{2}} \times 10 \frac{-SNR}{20}$$

ここで

*V<sub>REF</sub>* は使用するリファレンス電圧(図1の回路の場合5V)。 *SNR* は、ADAQ7988のデータシートにおけるリファレンス電圧 に対して仕様規定された S/N 比(91.5 dB)。

#### システムの精度解析

データ・アクイジション・システムは通常、高い正確さと精度を 実現するように設計されています。しかし、システムを構成す る部品にはある程度の誤差と不確定性があり、このためにシス テム全体の正確さと精度に制限を受けます。一般に仕様規定さ れているシステム誤差に、オフセット誤差とゲイン誤差の2つ があります。これらの誤差は温度ドリフトによっても影響を受 け、通常ある特定の温度で補正されていますが、動作温度範囲 全体にわたって補正されているわけではありません。次のセク ションでは、個々の部品の誤差仕様値を用いて、図1に示すシ ステムについて周囲周囲温度とそれを超える温度でのシステム の不正確さの最大予測値を見積もる方法を示します。

CN-0393

# CN-0393

#### オフセット誤差解析

オフセット誤差は、入力信号とは無関係なシステムの不正確さ の一種です。このシステムのオフセット誤差の原因には、 AD8251のオフセット(Vos,AD8251)、ADAQ7988のゼロ誤差 (Vos,ADAQ7988)、ADC用ドライバの入力バイアス電流に起因す るオフセット(Vos,IB)、ADC用ドライバの非反転ノードでの レベル・シフト電圧発生の不正確さ(Vos,LS)などがあります。 システムのオフセット誤差の最大予測値(入力換算)はこれら を全て足し合わせて、次式で表せます。

 $V_{OS,SYSTEM} = V_{OS,AD8251} + V_{OS,LS} + V_{OS,ADAQ7988} + V_{OS,IB}$ 

表2に、システムのオフセット誤差について入力換算(RTI) した最大予測値の計算結果を示します。部品のオフセットをシ ステムのオフセットに変換するため、関連するゲイン・ファク ター、すなわち ADC 用ドライバの非反転ゲインと反転ゲイ ン、および、AD8251 のゲイン設定値を、部品のオフセットに 乗じたり除したりする必要があります。ADC 用ドライバの非反 転ゲインと反転ゲインの公称値はそれぞれ 1.25 および 0.25 で す。これらの数値を用いてシステムの RTI オフセットを計算し ます。

AD8251 の最大入力換算オフセットは、そのゲイン設定値の関数として規定されています。表2に、AD8251 のRTIオフセット誤差を、その4通りのゲイン設定値全てに対して示します。詳細については、AD8251 データシートを参照してください。

ADAQ7988のゼロ誤差によって、全サブシステムの入力換算オフセット誤差が仕様規定され、この誤差は従来のオペアンプのオフセット電圧と同様の方法で扱うことができます。 ADAQ7988の最大ゼロ誤差は、±0.5 mV と仕様規定されます。 この誤差は、ADC 用ドライバの非反転ゲイン(1.25)を掛け、 ADC 用ドライバの反転ゲイン(-0.25)と AD8251 のゲインで割ることで、システムの RTI オフセット誤差に変換できます。

$$V_{OS,ADAQ7988} = \frac{\pm 0.5 \times (1.25)}{(-0.25) \times G_{AD8251}} (\text{mV})$$

または

$$V_{OS,ADAQ7988} = \frac{\pm 2.5}{G_{AD8251}}$$
 (mV)

ここで、GAD8251 は AD8251 のゲイン設定値。

ADC 用ドライバの入力バイアス電流が、ドライバの入力部で整 合抵抗ネットワークと相互作用する際にオフセット誤差が生じ ます。これによって生じる出力換算オフセットは次式で表せま す。

 $V_{OS,IB (RTO)} = I_B \times [R_F - (R_1 || R_2) (1.25)]$ 

または

 $V_{OS,IB}$  (RTO) = -0.2 mV

ここで、*I*<sup>B</sup>は ADAQ7988 内蔵の ADC 用ドライバに仕様規定さ れた入力バイアス電流(最大 800 nA)。 この場合、2つのバイアス電流は等しいと仮定しています。これは、デバイスの入力オフセット電流がその入力バイアス電流 に比べて非常に小さいためです(入力バイアス電流誤差についての詳細は、MT-038 チュートリアルを参照)。

入力バイアス電流に起因する出力換算オフセット(Vos.18 (RTO)) をシステムの入力換算オフセット誤差に変換するには、ADC用 ドライバの反転ゲインと AD8251 のゲインでこの値を割りま す。

$$V_{OS,IB} = \frac{-0.2}{-0.25 \times G_{AD8251}} (\text{mV}) = \frac{0.8}{G_{AD8251}} (\text{mV})$$

このオフセット誤差は入力に対して常に正側になります。この ため、正の最大オフセット誤差の計算にはこれを使用します が、負の最大オフセット誤差の計算では無視されます。

ADC 用ドライバのレベル・シフト電圧の発生時の不正確さも、 システムのオフセット誤差をもたらします。しかし、レベル・ シフト電圧は ADC のリファレンス・ソースで供給されるた め、システム・オフセットはリファレンス電圧の変位にはあま り影響されません (アナログ・フロント・エンドのセクション を参照)。つまり、レベル・シフト電圧の唯一の誤差原因は、 R<sub>1</sub> and R<sub>2</sub> で構成される分圧回路の抵抗の許容誤差ということに なります。ADAQ7988 内蔵の ADC 用ドライバの非反転入力で の理想的なレベル・シフト電圧は次式で表せます。

$$V_{LS,NOMINAL} = V_{REF} \times \frac{R_2}{R_1 + R_2} = 0.4 \times V_{REF} \text{ (nominal)}$$

抵抗分圧器は整合抵抗ネットワークで構成されており、図 2 で R<sub>1</sub> および R<sub>2</sub> と示されています。ネットワークには 1 kΩ の抵抗 が 4 つ備わり、減衰ファクターが 0.4 (R<sub>1</sub>=1.5 kΩ、R<sub>2</sub>=1 k Ω) となるよう設定されています。ネットワークの抵抗の相対 許容値は ±0.05 % と仕様規定され、減衰ファクターの 0.4 から の偏差を抑制する効果があります。分圧器回路の誤差は、整合 抵抗ネットワークの設定値および相対許容誤差値を用いて計算 すると、ワーストケースで ±0.03 % となります (レベル・シフ ト電圧を生成するために使用する抵抗ネットワークについての 詳細は、CN-0393 設計サポートファイルの CN-0393 schematic を 参照してください)。

したがって、ADAQ7988 内蔵の ADC 用ドライバの非反転入力 のレベル・シフト電圧の範囲は、次のようになります。

 $V_{LS} = 5 \text{ V} \times (0.4 \pm 0.03 \text{ \%}) = 2 \text{ V} \pm 0.6 \text{ mV}$ 

システムの入力に換算すると、レベル・シフトの不正確さによ るオフセット誤差は、次式のとおりです。

$$V_{OS,LS} = \frac{\pm 0.6 \text{ mV} \times 1.25}{-0.25 \times G_{AD8251}} = \frac{\pm 3 \text{ mV}}{G_{AD8251}}$$

図1に示すシステムの入力換算オフセット誤差の最大予測値 は、これらの誤差の和となります。その計算値を、4 通りのチ ャンネル・ゲイン設定値全てについて、表2に示します。これ らの値は周囲温度(25℃)での最大予測誤差であることに注意 してください。

回路ノート

# CN-0393

#### 表 2. RTI システム・オフセット誤差の最大予測値

					V <sub>OS,SYST</sub>	<sub>тем</sub> (mV)
Channel Gain	V <sub>OS,AD8251</sub> (mV)	V <sub>OS,LS</sub> (mV)	V <sub>OS,ADAQ7988</sub> (mV)	V <sub>OS,IB</sub> (mV)	Min	Max
-0.25	±0.8	±3	±2.5	+0.8	-6.3	+7.1
-0.5	±0.5	±1.5	±1.25	+0.4	-3.25	+3.65
-1	±0.35	±0.75	±0.625	+0.2	-1.725	+1.925
-2	±0.275	±0.375	±0.3125	+0.1	-0.9715	+1.0715

## オフセット誤差の温度ドリフト

システムの補正手順ではシステムの周囲温度でのオフセット誤 差は補正できますが、温度ドリフトによる誤差変動を補正する ことは通常はできません。オフセットが温度変動とともにどの ように変化するかを定量化することは、システムが仕様規定さ れた温度範囲の中でどのように動作するかを評価するうえで有 用なことです。シグナル・チェーンの能動部品にはそれぞれ、 オフセットに関して仕様規定された温度ドリフトがあります。 抵抗ネットワークにも相対的な温度係数の仕様値があり、これ によって動作温度範囲の中で各抵抗の変動の相対的な整合が確 保されています。

オフセット誤差の温度ドリフトは、各部品の温度ドリフトの影響を組み合わせることで、システムの仕様値として扱うことが できます。その際、シグナル・チェーンの部品間での温度の相 違はないと仮定します。全てのデバイスの温度が等しく、その ドリフト方向が全て同じであると仮定すると、システムのオフ セット温度ドリフトの最大予測値は次式で表せます。

 $TCV_{OS,SYSTEM} = TCV_{OS,AD8251} + TCB_{OS,LS} + TCV_{OS,ADAQ7988}$ 

 $TCV_{OS,AD8251}$ は仕様規定された温度範囲での AD8251 の入力換算 オフセット・ドリフト(単位は  $\mu V/\mathbb{C}$ )。

*TCV<sub>05,LS</sub>* は ADAQ7988 に内蔵の ADC 用ドライバに供給される レベル・シフト電圧の温度ドリフト (AD8251 の入力換算値、 単位は µV/C)。

 $TCV_{0S,ADAQ7988}$ は ADAQ7988 のオフセット・ドリフト (AD8251 の入力換算値、単位は  $\mu$  V/C)。

TCV<sub>os,SYSTEM</sub>は、図1に示す回路の各チャンネルの等価入力換算 オフセットの温度ドリフト。

AD8251の入力換算オフセット・ドリフト(TCV<sub>05,AD8251</sub>)は、4 通りのゲイン設定値全てについてデータシートに記されてお り、これらの値を表3に示します。

ADAQ7988のゼロ誤差温度ドリフトもデータシートに示され、 最大 1.3 μV/C と仕様規定されています。このドリフトは、周囲 温度でのオフセット誤差を変換した際と同じ方法で、次式のよ うにシステムの RTI 温度ドリフトに変換できます(オフセット 誤差解析のセクションを参照)。

$$TCV_{OS, ADAQ7988} = \frac{\pm 1.3 \times (1.25)}{(-0.25) \times G_{AD0251}} (\mu V/^{\circ}C)$$

または

$$TCV_{OS,ADAQ7988} = \frac{\pm 6.5}{G_{AD8251}} (\mu V/^{\circ}C)$$

ここで、GAD8251 は AD8251 のゲイン設定値。

レベル・シフト電圧の温度ドリフトは、R<sub>1</sub> および R<sub>2</sub> から成る 抵抗分圧器の温度ドリフトに起因します。リファレンス・ソー スのオフセット・ドリフトは、レファレンス・ソースがレベ ル・シフト電圧と ADAQ7988 内蔵の ADC とで共用されている ため、システムで打ち消されます(アナログ・フロント・エン ドのセクションを参照)。したがって、レベル・シフト電圧の 温度ドリフトは R<sub>1</sub> および R<sub>2</sub> のドリフトで決まり、次式のよう になります。

 $V_{LS} \pm TCV_{LS}$ 

$$= V_{REF} \times \frac{R_2 \pm TCR_2}{(R_1 \pm TCR_1) (R_2 \pm TCR_2)}$$
$$= V_{REF} \times (0.4 \pm TCR_{DIV})$$

ここで

 $V_{LS} はレベル・シフト電圧の公称値(2 V)。$  $<math>TCV_{LS} はレベル・シフト電圧の等価温度ドリフト(単位は <math>\mu V/C$ )。

 $V_{REF}$ は ADR4550 が供給するリファレンス電圧(公称 5 V)。 TCR<sub>1</sub> および TCR<sub>2</sub> はそれぞれ  $R_1$  and  $R_2$  の温度係数(単位は ppm<sup>o</sup>C)。

*TCR*<sub>DIV</sub>は抵抗分圧器の等価温度ドリフト(単位は ppm/℃)。 *TCR*<sub>DIV</sub>は分圧比(公称値 0.4)の偏差(アナログ・フロント・ エンドのセクション参照)。

整合抵抗ネットワークの抵抗には、相対的な抵抗温度係数 (TCR)の最大値が仕様規定されており、 $\pm 15$  ppm です。レベ ル・シフト電圧の実効的な温度ドリフトを決めるため、R<sub>2</sub>には 温度ドリフトがないと仮定し、R<sub>1</sub>から成る部品には $\pm 15$  ppmの 絶対 TCR があると仮定します(TCR<sub>1</sub> = 15 ppm/°C、TCR<sub>2</sub> = 0 ppm/°C)。このシナリオでは抵抗分圧器のワーストケースの誤 差が示されます。したがって、抵抗分圧器の温度ドリフトの最 大予測値は次のようになります。

$$TCR_{DIV,MAX} = \frac{1 \text{ k}\Omega}{(1.5 \text{ k}\Omega \pm 15 \text{ ppm/°C}) + 1 \text{ k}\Omega} - 0.4$$

TCR<sub>DIV,MAX</sub>は±9 ppm/℃に等しくなります。

したがって、レベル・シフト電圧の温度ドリフトは次のように なります。

 $V_{LS} \pm TCV_{LS} = V_{REF} \times (0.4 \pm 9 \text{ ppm/°C}) = 2 \text{ V} \pm 9 \text{ ppm/°C}$ 

**TCV**<sub>LS</sub>の単位は ppm/℃ なので、AD8251 の入力に直接適用でき ます。**TCV**<sub>OS,LS</sub> は AD8251 の入力端で ±9 ppm/℃、すなわち次 式のとおりです。

$$TCV_{OS,LS} = \frac{\pm 90\,\mu\text{V}/^{\circ}\text{C}}{G_{AD8251}}$$

回路ノート

図1に示すシステムについてオフセットの温度ドリフトの最大 予測値は、各部品の温度ドリフトの和です。その計算値を、4 通りのチャンネル・ゲイン設定値全てについて、表3に示しま す。

表 3. システムにおけるオフセットの温度ドリフトの最大予測値

Channel Gain	TCV <sub>OS,AD8251</sub> (µV/°C)	TCV <sub>OS,LS</sub> (µV/°C)	TCV <sub>OS,ADAQ7988</sub> (µV/°C)	TCV <sub>OS,SYSTEM</sub> (µV/⁰C)
-0.25	±6.2	±90	±6.5	±102.7
-0.5	±3.7	±45	±3.25	±51.95
-1	±2.45	±22.5	±1.63	±26.58
-2	±1.83	±11.25	±0.82	±13.9

# ゲイン誤差解析

ゲイン誤差は、入力信号に比例するシステムの不正確さの一種 です。ゲイン誤差の原因には、AD8251 および ADAQ7988 のゲ イン誤差、ゲイン設定用抵抗の許容誤差に起因する ADC 用ド ライバのシグナル・ゲインの誤差、リファレンス電圧源 (ADR4550)の誤差などがあります。図1に示す回路のチャン ネルの公称ゲインは次式のとおりです。

G<sub>SYSTEM, IDEAL</sub>

$$=G_{AD8251} \times \frac{-R_F}{R_G} \times \frac{2^{16}}{V_{REF}} (\text{codes/V})$$
$$= \frac{-3276.8}{G_{AD8251}} (\text{codes/V})$$

*G*<sub>AD8251</sub>は AD8251 のゲイン設定値。

*V<sub>REF</sub>*は ADR4550 が供給するリファレンス電圧。 *R<sub>F</sub>*および *R<sub>G</sub>*は ADAQ7988 内蔵の ADC 用ドライバのゲインを 設定するために使用する抵抗(図2参照)。

システムのワーストケースの範囲は、個々の部品のゲイン誤差 を足し合わせて求めることができ、次式のようになります。

$$G_{SYSTEM} = \left(G_{AD8251} \pm e_{AD8251}\right) \times \left(\frac{-R_F}{R_G} \pm e_G\right) \times \left[\frac{2^{16}}{V_{REF} \pm e_{REF}} \times \left(1 \pm e_{ADAQ7988}\right)\right] (\text{codes/V})$$

ここで

*G*<sub>SYSTEM</sub> はシステム全体のゲイン(各チャンネルのゲイン)。 *e*<sub>AD8251</sub> は AD8251 のゲイン誤差(ゲイン設定値のそれぞれに対応)。

 $e_G$ は $R_F$ と $R_G$ の比の誤差。 $e_{REF}$ はリファレンス電圧の誤差。  $e_{ADAQ7988}$ はADAQ7988のゲイン誤差。

システムのゲイン誤差の最大予測値(esystem)は、シグナル・ チェーン内における各部品のゲイン誤差の最大予測値の和で、 次式のとおりです。

#### $e_{SYSTEM} = e_{AD8251} + e_G + e_{REF} + e_{ADAQ7988}$

表4に、システムのゲイン誤差の最大予測値の計算結果を、4 通りのチャンネル・ゲイン設定値に対して示します。 AD8251の最大ゲイン誤差は、4通りのゲイン設定値に対して仕様規定されています。これらのゲイン誤差は表4のe<sub>AD8251</sub>の列に示してあります。ADAQ7988についても、最大ゲイン誤差がパーセント・フルスケールで仕様規定されており、同様に表4に示しています。

ADAQ7988 内蔵の ADC 用ドライバの最大シグナル・ゲイン誤 差は、整合抵抗ネットワークのゲイン設定抵抗(図2の $R_F$ および $R_G$ )の相対許容誤差に基づいて計算できます。レベル・シフト電圧の設定に使用するネットワークと同様、このネットワークには4つの1kΩ抵抗があります。これらの抵抗で、500Ωの $R_F$ と2kΩの $R_G$ が形成され、-0.25の公称ゲインとなります(CN-0393 schematic を参照)。ネットワークの抵抗は、相対許容誤差が±0.05%と仕様規定されており、このため、シグナル・ゲインの最大偏差も約±0.05%になります。

リファレンス・ソースの偏差は、システムのオフセット誤差に 対しては大きな影響はありませんが、システムのゲイン誤差に 対しては影響します。リファレンス・ソースの主要な誤差に は、初期出力電圧誤差(±0.02%または±1 mV)、ハンダ処理 時の熱によるシフト(±0.02%または±1 mV)、負荷レギュレ ーションの限界(80 ppm/mA)による不正確さがあります。こ れらの仕様値はADR4550データシートに記載されています。 図1の回路において、ADR4550は両チャンネルのレベル・シフ ト電圧を設定している整合抵抗ネットワークに直結していま す。各ネットワークは2.5 kQの負荷として機能します。したが って、ADR4550は合計4 mAの電流源となり、負荷レギュレー ション誤差のワーストケースは320 ppm、すなわち±1.6 mV と なります。リファレンス電圧の合計最大誤差はこれら3つの誤 差の合計値で±3.6 mV、つまり±0.072%となります。

図1のシステム全体のゲイン誤差の最大予測値は、これらの各 部品の誤差を用いて求めることができます。表4に、システム のゲイン誤差の最大予測値を、4通りのチャンネル・ゲイン設 定値に対して示します。これらの値は周囲温度(25℃)での最 大予測誤差であることに注意してください。

#### 表 4. システムのゲイン誤差の最大予測値

Channel Gain	<b>e</b> <sub>AD8251</sub>	e <sub>G</sub>	<b>e</b> <sub>REF</sub>	e <sub>ADAQ7988</sub>	e <sub>SYSTEM</sub>
-0.25	±0.03%	±0.05%	±0.072%	±0.01%	±0.162%
-0.5	$\pm 0.04\%$	$\pm 0.05\%$	±0.072%	$\pm 0.01\%$	±0.172%
-1	$\pm 0.04\%$	$\pm 0.05\%$	±0.072%	$\pm 0.01\%$	±0.172%
-2	$\pm 0.04\%$	$\pm 0.05\%$	±0.072%	$\pm 0.01\%$	±0.172%

## ゲイン誤差の温度ドリフト

システムのゲイン誤差は温度の変動にも敏感です。オフセット 誤差のドリフトと同様、ゲインの温度ドリフトを定量化するこ とが重要です。なぜなら、これらの変動は通常、校正では補正 できないためです。シグナル・チェーンの能動部品にはそれぞ れ、ゲインに関して仕様規定された温度ドリフトがあります。 抵抗ネットワークにも相対的な温度係数の仕様値があり、これ によって動作温度範囲の中で各抵抗の変動の相対的な整合が確 保されています。

システム・ゲインの温度による変動は、各部品の温度ドリフト の仕様値の関数です。周囲温度でのシステムのゲイン誤差と同 様、システム・ゲインの温度ドリフトの最大予測値は、次式の ように部品のゲインの温度ドリフトの和となります。

#### $TC_{SYSTEM} = TC_{AD8251} + TC_G + TC_{REF} + TC_{ADAQ7988}$

ここで

*TC<sub>SYSTEM</sub>* はシステム・ゲインの温度ドリフトの最大予測値。 *TC<sub>AD8251</sub>* は AD8251 のゲインの温度ドリフト仕様値。 *TC<sub>G</sub>* は ADAQ7988 に内蔵の ADC 用ドライバのクローズドルー プ・ゲインにおけるゲインの温度ドリフト (R<sub>F</sub> および R<sub>G</sub> の温 度ドリフトの関数)。

*TC<sub>REF</sub>*は ADR4550 の温度ドリフト仕様値。

TCADAQ7988 は ADAQ7988 のゲイン誤差の温度ドリフト仕様値。

TC<sub>AD8251</sub>、TC<sub>REF</sub>、TC<sub>ADAQ7988</sub>はAD8251、ADR4550、ADAQ7988 のデータシートに記載されています。TC<sub>AD8251</sub>は10 ppm/C (AD8251の全ゲイン設定値に対して)、TC<sub>REF</sub>は2 ppm/C、 TC<sub>ADAQ7988</sub>は0.4 ppm/Cです。

TCG は  $R_f$ および  $R_g$  を構成する整合抵抗ネットワークの相対 TCR によって決まります。オフセット誤差の温度ドリフトのセ クションで説明したように、これらの抵抗には 15 ppm/C に相 当する相対 TCR があります。ADC 用ドライバのクローズドル ープ・ゲインは  $R_G$  に対する  $R_F$  の比なので、クローズドルー プ・ゲインの温度ドリフトは、この相対 TCR に対応する仕様値 に等しくなります。したがって、TCG は 15 ppm/C です。

これにより、TCsystem は次のようになります。

#### ТСsystem

= ±10 ppm/°C ± 15 ppm/°C ± 2 ppm/°C ± 0.4 ppm/°C

 $= \pm 27.4 \text{ ppm/°C}$ 

#### デジタル・インターフェースとアイソレーション

図1に示すシステムは、デジタル・ホストとデータ・アクイジ ション・シグナル・チェーンとの間で絶縁が施されています。 ADuM3470 および ADuM3150 には それぞれ、AD8251 のアドレ ス信号と ADAQ7988 の SPI 信号に対してデジタル・アイソレー ション・チャンネルが備わっています。

デジタル・アイソレーションを施す設計上、鍵となる考慮事項 は、絶縁チャンネルを有効活用すること、すなわち設計を完成 させる際に用いる絶縁チャンネルの数を最適化することです。 その理由は、絶縁チャンネルを追加することで、新たな部品の 追加が必要となる可能性があり、それにより設計コスト、回路 面積、消費電力が増加する可能性があるためです。このシステ ムのデジタル実装では、絶縁障壁間の ADAQ7988 SPI 信号の配 線経路を最適化することだけではなく、AD8251 のアドレス信 号を制御するアイソレータ・デバイス内に配電回路を含めるこ とで、効率化を実現しています。

図4に、ADAQ7988デバイスとマスターとの間のADuM3150絶 縁チャンネルを介したデジタル・インターフェース接続を示し ます。

ADuM3150 SPIsolator<sup>™</sup> デジタル・アイソレータ・デバイスは絶 縁型 SPI インターフェース向けに最適化されています。スレー ブ・セレクト、MOSI、MISO、シリアル・クロック信号用の4 つの高速絶縁チャンネルを備え、それらが両方の ADAQ7988 の デジタル入出力ピンに接続されています。

さらに、ADuM3150には遅延クロック(DCLK)出力機能があ り、これによって、SPIインターフェースでのデジタル・タイ ミングの制約が著しく軽減され、40 Mbps の SPI 転送レート が、シリアル・クロックをマスターにフィードバックする絶縁 チャンネルを設けずに実現できます。図4に SPI 信号と DCLK 信号の配線図を示します。



図 4. デジタル・インターフェースの簡略化した回路図

回路ノート

DCLK 信号は、マスターが供給するシリアル・クロック (MCLK)を遅延させた複製信号です。MCLK と DCLK 間の遅 延は、シリアル・クロックと ADuM3150 の MISO チャンネルの 往復の伝搬遅延に一致するよう、出荷テスト時に調整されま す。DCLK は、マスターが独立した読出しクロックとして使用 し、MISO ラインのデータをクロックに同期して入力させま す。この構成にすると、MISO データは DCLK にクロック同期 して入力する瞬間、確実に用意ができています。詳細について は、MS-2689 技術記事、Isolating SPI for High Bandwidth Sensors を参照してください。

ADAQ7988 デバイスは、デイジーチェーン・モードで構成され る設計となっています。この構成により、両方の ADAQ7988 デ バイスの 16 ビット出力が 1 本の MISO(SDO)ラインで伝送で き、データをマスターに返送する絶縁チャンネルも 1 本で済み ます。両デバイスからの変換結果は、2 つのシリアル接続され た 16 ビットのシフト・レジスタと同様に、SCK ピンの立下が りエッジでクロックに同期して出力されます。この構成では、 マスターは 32 ビットのシリアル・クロック・サイクルを出力し て、両方の結果を読み出すことが必要です。

デジタル・アイソレータを使用したレイアウト設計についての 詳細は、ADuM3470 および ADuM3150 のデータシートを参照し てください。

## 配電

AD8251のアドレスに絶縁チャンネルを設定することに加え、 ADuM3470 は図1の回路の一次側から二次側へ電力を供給しま す。ADuM3470 は PWM コントローラと低インピーダンス・ト ランス・ドライバ (X1 および X2) を内蔵しており、これによ り、外部トランス、全波ショットキー・ダイオード整流器、ロー パス・フィルタを駆動します。電源回路は、5V または 3.3 V の 入力電圧時に、最大 2 W を出力する絶縁された安定化電源で す。これにより、絶縁型 DC/DC コンバータを別途用意する必 要がなくなります。

ADuM3470の安定化は正側電源を用いて行われます。分圧器ネットワークから安定化用の帰還が行われ、出力電圧が約16.5 V のとき、帰還電圧が1.25 V になるように選択されています。この帰還電圧は ADuM3470の内部帰還設定電圧1.25 V と比較されます。安定化は外部トランスを駆動する PWM 信号のデューティ・サイクルを変えることにより実行されます。

トランスの正側および負側の電力出力は、数個の ADP7118 およ び ADP7182 の低ドロップアウト(LDO)レギュレータによって 安定化されます。表5に二次側に供給されるレールを示しま す。

表 5. 二次側の供給	コレール
-------------	------

Rail Name	Voltage	Function	Device Used
+VS	+15 V	AD8251 positive rail	ADP7118
V+	+7.5 V	ADAQ7988 ADC driver positive rail	ADP7118
VDD	+5 V	ADAQ7988 LDO input supply	ADP7118
-VS	-15 V	AD8251 negative rail	ADP7182
V-	-2.5 V	ADAQ7988 ADC driver negative rail	ADP7182

## 性能測定

#### AC 性能の測定結果

図1の回路のチャンネルの1つについて測定した、入力トーン が1KHz および10kHz の場合のAC性能を、表6に示します。 測定仕様は、S/N比(SNR)、全高調波歪み(THD)、信号/ ノイズ+歪み(SINAD)です。図5、6、7に、SNR、THD、 SINADと周波数の関係を、4通りのチャンネル・ゲイン設定値 について示します。THDには5次高調波まで含まれています。

入力信号として、Audio Precision 製 SYS-2700 シリーズのシグナ ル・ジェネレータを使用し、1 kHz、10 kHz、20 kHz、50 kHz の 差動フルスケール信号を供給しました。ゲインが-0.25、-0.5、 -1、-2 の場合に対するフルスケール入力信号はそれぞれ、±10 V、±5 V、±2.5 V、±1.25 V です。

#### 表 6. CN-0393 AC 性能の測定結果

Gain	$f_{IN} = 1 \text{ kHz}$			$f_{IN} = 10 \text{ kHz}$		
(V/V)	SNR	THD	SINAD	SNR	THD	SINAD
-0.25	90.4	-104.5	90.3	90.4	-95.5	89.3
-0.5	89.2	-103.4	89.1	89.1	-95.2	88.2
-1	89.1	-105.9	89.1	88.9	-94.7	88.0
-2	87.2	-102.8	87.2	87.0	-94.6	86.4



図 6. THD と入力周波数の関係



## DC 性能の測定結果

各チャンネルに対するオフセット誤差とゲイン誤差を4通りの 各ゲイン設定値について測定しました。同一基板上の両チャン ネルのオフセット誤差とゲイン誤差を、4通りのゲイン設定値 で測定した結果を表7に示します。

表7に示すオフセット誤差はmVが単位で、システム入力に換算したものです。まず、AD8251 への入力を両チャンネルとも接地し、131,072 点の出力コードを取得し平均化して、システムの平均コードオフセット(Nos)を求めました。入力換算オフセットは、次式を用いて電圧に換算できます。

$$V_{\rm OS}(RTI) = N_{\rm OS} \times \left(\frac{V_{\rm REF}}{2^{\rm N} \times G}\right)$$

ここで

*V<sub>REF</sub>* はリファレンス電圧(このシステムでは5V)。 *N*は ADAQ7988の内蔵 SAR ADC の解像度(16 ビット)。 *G* はシステムのゲインで、AD8251 のゲインと ADC 用ドライバ のゲインとの積に等しい。

オフセット誤差は、単一の基板上の両チャンネルに対し、全て のゲイン設定値で測定しました。

ゲイン誤差は、値のわかっている2通りの電圧を入力し、結果の出力コード(および131,072点の平均値)を記録し、これらの結果コード間の直線の傾きと理想的な場合の傾きとを比較して決定しました。理想的な傾き(mideal)は、リファレンス電圧(VREF)とSAR ADCの解像度(N)の関数で、次式で表せます。

$$m_{IDEAL} = \frac{2^N}{V_{REF}}$$

傾きの測定値は次のとおりです。

$$m_{REAL} = \frac{N_2 - N_1}{V_2 - V_1}$$

ここで

*N<sub>1</sub>* および *N*<sub>2</sub> は、2 点の入力値 *V<sub>1</sub>* および *V*<sub>2</sub> で測定した平均の出 カコード。

*V*<sub>1</sub>および *V*<sub>2</sub>は、システムの正側と負側のフルスケール付近の 電圧。

ゲイン誤差は、表7においてパーセント・フルスケール (%FS) 誤差として表記されています。これらは次式で計算で きます。

 $\%FS = \frac{m_{REAL} - m_{IDEAL}}{m_{IDEAL}} \times 100\%$ 

表 7. ゲインとチャンネルに対するオフセット誤差とゲイン誤差

	Chanr	nel A	Channel B		
Gain (V/V)	Offset Error (mV)	Gain Error (%FS)	Offset Error (mV)	Gain Error (%FS)	
-0.25	-2.9	-0.01	-4.9	0.11	
-0.5	-1.4	-0.01	-2.5	0.12	
-1	-0.7	-0.01	-1.3	0.12	
-2	-0.4	-0.01	-0.8	0.12	

## バリエーション回路

## さらに高精度な抵抗ネットワーク

システムの精度解析のセクションで、システム全体のオフセッ ト誤差、ゲイン誤差、ドリフトについて、各部品の性能を基に 定量化しました。ADAQ7988 ADC用ドライバのゲインとレベ ル・シフト電圧を設定する抵抗ネットワークの許容誤差と温度 係数のマッチングが、これらの誤差(特にオフセット温度ドリ フト)に大きく影響します。これらの受動部品が関与する誤差 を軽減するため、システムでは許容誤差とTCRマッチングの仕 様がより厳しい整合抵抗ネットワークを用いることもできま す。これらの整合抵抗ネットワークによって、システム全体の 正確度は向上しますが、システム・コストが上昇します。これ らの部品を選択する際には、アプリケーションの最終条件を考 慮する必要があります。

#### ADAQ7988 の単電源構成

ADAQ7988 は単電源構成で動作可能です。消費電力と部品点数 を削減することが目的の設計では、負電源のレールを接地し、 正電源のレールだけでデバイスを駆動とすることが適している 場合があります。内蔵の ADC 用ドライバとリファレンス・バ ッファのヘッドルーム条件が満たされる限り、デバイスの動作 仕様への影響を最小限に抑えたままこの構成を採用することが できます。これらの仕様については、ADAQ7988 データシート を参照してください。

リファレンス電圧は、ADAQ7988のリファレンス・バッファの ヘッドルーム仕様を満たすよう設定する必要があります。例え ば、V+に5Vを供給する場合、リファレンス電圧は3.3Vを超 えないようにします。

# CN-0393

#### 追加の回路保護

図1の回路には、いくつかの過電圧保護手段が組み込まれてい ます。TVS保護ダイオードが両チャンネルの両入力に設けら れ、大きなトランジェント電圧スパイクからチャンネルを保護 しています。ADAQ7988の設計も堅牢で、AD8251の出力が範 囲を超えるような過電圧事象にも十分対処できます。ADCの ESD ダイオード、内蔵の20Ω抵抗、内蔵のリファレンス・バ ッファおよび ADC用ドライバの短絡回路電流限界により、デ バイスの損傷を防止しています(詳細は、ADAQ7988データシ ートを参照)。図8に、ADC内部のESD ダイオードが接続さ れた様子を示します。



図 8. ADC 入力部の ESD ダイオード

ADAQ7988に内蔵の ADC 用ドライバがリファレンス電圧を超 えた場合、ADC 入力と REF\_OUT 間に接続された ESD ダイオ ードがオンになります。ダイオードを流れる電流は AMP\_OUT と REF\_OUT の電圧および 20 Ω の直列抵抗によって決まりま す。標準的な SAR ADC の設計では、ESD ダイオードを流れる 電流によってリファレンス・ソースが変動することのないよう 注意が必要で、このソースを複数のデバイスで共有している場 合は特に注意が必要です。しかし、2 つのアンプに対する短絡 電流制限によって、リファレンス・バッファは変動することな く、ADC 用ドライバからの電流を吸い込めることが確保されて います。

しかし、保護がさらに必要な場合は、ショットキー・ダイオード を使用して ADC の入力電圧を REF\_OUT にクランプすることが できます。ショットキー・ダイオードは、過電圧事象が発生した 場合に、ADC 用ドライバの出力電流の代替経路となり、この出 力電流が ADC の ESD ダイオードに流れ込まないようにし、リ ファレンスに妨害を与えないようにします。図9に SAR ADC シグナル・チェーンでのショットキー・ダイオードの実装例を示 します。



図1の回路において、ADAQ7988に内蔵のADC用ドライバの 出力位置に、図9の接続図にある同一のショットキー・ダイオー ドを設けるだけのフットプリントがあります。回路図、ボー ド・レイアウト、部品表などのEVAL-CN0393-FMCZボードの 技術文書は全て CN-0393 設計支援パッケージ

(www.analog.com/CN0393-DesignSupport) から入手できます。

#### 追加チャンネル

図1の回路では AD8251 デバイスに向かう4つのアドレス信号 のそれぞれに、絶縁チャンネルを使用しています。これは2チ ャンネルの設計では適切ですが、さらに多くのチャンネルを使 用する場合は、別のアプローチをとる必要があります。

チャンネル数によって、設計では追加の信号に対応してより多 くのデジタル・アイソレータを設置するか、コントローラを二 次側に設けてマスター・デバイスからの命令によってこれらの 信号を生成するようにする場合があります。後者のオプション は1つの SPI インターフェースで実現でき、このため、絶縁デ バイスをこれ以上増やす必要はありません。

#### 絶縁障壁間での単電源構成

図1の回路の電源構成は、部品数とボード面積を削減するよう 設計されています。これは、ADuM3470を使用して、AD8251 デバイスを駆動するのに十分な大きさを持つ正側および負側の レールを供給することで、実現しています。さらに ADuM3470 は、電源を2個は必要としないアプリケーション向けに、単一 の安定化電源の機能を提供します。ADP5070 DC/DC スイッチ ング・レギュレータを使用すれば、単一の DC 入力を用いてよ り大きなバイポーラ電圧を発生することができます。

ADuM3470 を ADP5070 と組み合わせて、データ・アクイジショ ン・シグナル・チェーン用にバイポーラ・レールを発生させる 方法は、CN-0385 で用いられています。

# CN-0393

# 回路の評価とテスト

この回路では、EVAL-CN0393-FMCZ 回路ボードと SDP-H1 シス テム・デモンストレーション・プラットフォーム・コントロー ラ・ボード(EVAL-SDP-CH1Z)を使用しています。これら2 枚のボードは160 ピン接続用コネクタで接続され、手早く組み 立てて回路の性能を評価することができます。EVAL-CN0393-FMCZ ボードには図1の回路と SDP-H1 ボード・インターフェ ースが、この回路を動作させる CN-0393 評価ソフトウェアとと もに含まれています。

## 必要な装置

以下の装置が必要になります。

- USB ポート付き Windows® XP、Windows Vista® または Windows 7® 搭載 PC
- EVAL-CN0393-FMCZ 回路評価用ボード
- SDP-H1 コントローラ・ボード (EVAL-SDP-CH1Z)
- CN-0393 評価用ソフトウェア (ftp://ftp.analog.com/pub/cftl/CN0393/からダウンロード可 能)
- 12 V DC スイッチング電源
- USB microUSB 変換ケーブル
- 低歪み、低ノイズ・シグナル・ジェネレータ(±10 Vの信号を入力する用途)
- ロー・ノイズ、高精度 DC 電源(±10 V の電源を供給する 用途)

# ソフトウェアのインストール

評価用ソフトウェアを ftp://ftp.analog.com/pub/cftl/CN0393/ から ダウンロードし、PC にインストールします。CN-0393 ユーザ ー・ガイドにこのソフトウェアのインストールおよび実行方法 が記載されています。

# セットアップとテスト

EVAL-CN0393-FMCZ ボードと SDP-H1 ボードとを 160 ピン FMC コネクタで接続した後、電源とハードウェアを接続しま す。EVAL-CN0393-FMCZ および SDP-H1 のハードウェアのセッ トアップは、次の手順に従います。

- 1. EVAL-CN0393-FMCZ と SDP-H1 を 160 ピン FMC コネクタ で接続します。
- 12 V DC スイッチング電源を SDP-H1 ボードの +12V\_VIN ジャックに接続します。CN-0393 評価ソフトウェアの初期 化が済んでから、EVAL-CN0393-FMCZ ボードに電源を供 給するように注意してください。
- 3. SDP-H1 ボードを、USB ケーブルを介して PC に接続しま す。
- CN-0393 評価ソフトウェアを実行します(実行方法は CN-0393 ユーザ・ガイドを参照してください)。

テスト・セットアップの機能ブロック図を図 10 に示します。信 号源は SMA コネクタまたはテスト・ポイントを介してどちら のチャンネルにも接続できます。EVAL-CN0393-FMCZ の完全 な回路図については、CN-0393 設計支援パッケージを参照して ください。

EVAL-CN0393-FMCZ ボードの写真を図 11 に示します。



図 10. CN-0393 評価用ハードウェア の接続図



図 11. EVAL-CN0393-FMCZ ボードの写真

# CN-0393

# さらに詳しい資料

CN-0393 Design Support Package: www.analog.com/CN0393-DesignSupport

SDP User Guide (UG-277). Analog Devices.

Ardizzoni, John. A Practical Guide to High-Speed Printed-Circuit Board Layout. Analog Dialogue 39-09, September 2005.

Cantrell, Mark and Goswami, Bikirian. "Maximizing Performance and Integration in Applications Requiring Isolated SPI," Analog Devices.

Curran, Ryan. "Improving Precision Data Acquisition Signal Chain Density Using SiP Technology," Analog Dialogue 51-01, January 2017.

Kester, Walt. "Multichannel Data Acquisition Systems" in *The Data Conversion Handbook*, Section 8-2. Analog Devices/ Elsevier, 2005.

Analog Dialogue 46-12, December 2012: 高精度 SAR A/D コンバー タ (ADC) のフロントエンド・アンプと RC フィルタの設計

Walsh, Alan. "Protecting ADC Inputs," EDN Network, October 2015.

Walsh, Alan. "Voltage Reference Design for Precision Successive-Approximation ADCs," Analog Dialogue 47-06, June 2014.

Zhao, Flow. "Inside *i*Coupler® Technology: ADuM347x PWM Controller and Transformer Driver with Quad-Channel Isolators Design Summary," Analog Devices.

AN-931 Application Note: PulSAR ADC サポート回路の解説

AN-1264 Application Note: 高分解能産業用アプリケーションに適 した高精度シグナル・コンディショニング

Circuit Note CN-0385: 工業用シングル・エンドおよび差動信号対応 PGIA 付き絶縁型マルチチャンネル・データ・アクイジ

ション・システム

- MS-2689 Technical Article. *Isolating SPI for High Bandwidth Sensors*. Analog Devices.
- MT-004 Tutorial. The Good, the Bad, and the Ugly Aspects of ADC Input Noise—Is No Noise Good Noise? Analog Devices.
- MT-021 Tutorial. ADC Architectures II: Successive Approximation ADCs. Analog Devices.
- MT-035 Tutorial. *Op Amp Inputs, Outputs, Single-Supply and Rail-to-Rail Issues*. Analog Devices.
- MT-038 Tutorial. Op Amp Input Bias Current. Analog Devices.
- MT-048 Tutorial. Op Amp Noise Relationships: 1/f Noise, RMS Noise and Equivalent Noise Bandwidth. Analog Devices.
- MT-049 Tutorial. Op Amp Total Output Noise Calculations for Single-Pole System. Analog Devices.
- MT-050 Tutorial. *Op Amp Total Output Noise Calculations for Second-Order System*. Analog Devices.

# データシートと評価用ボード

CN-0393 回路評価用ボード (EVAL-CN0393-SDPZ)

システム・デモンストレーション・プラットフォーム (EVAL-SDP-CH1Z)

ADAQ7988 データシート

- ADAQ7988 評価用ボード
- AD8251 データシート
- ADuM3470 データシート
- ADuM3150 データシート
- ADR4550 データシート
- ADP7118 データシート
- ADP7182 データシート
- ADP1614 データシート

## 改訂履歴

4/2017—Revision 0: Initial Version

「Circuits from the Lab/実用回路集」はアナログ・デバイセズ社製品専用に作られており、アナログ・デバイセズ社またはそのライセンスの供与者の知的所有物です。お客さまは 製品設計で「Circuits from the Lab/実用回路集」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のもとでの暗示 的許可、またはその他の方法でのライセンスを許諾するものではありません。アナログ・デバイセズ社の提供する情報は正確でかつ信頼できるものであることを期しています。し かし、「Circuits from the Lab/実用回路集」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかなる種類の明示的、暗示 的、法的な保証なしで供給されるものであり、アナログ・デバイセズ社はその利用に関して、あるいは利用によって生じる第三者の特許権もしくはその他の権利の侵害に関して一 切の責任を負いません。アナログ・デバイセズ社はいつでも予告なく「Circuits from the Lab/実用回路集」を変更する権利を留保しますが、それを行う義務はありません。商標お よび登録商標は各社の所有に属します。

©2017 Analog Devices, Inc. All rights reserved. 商標および登録商標は各社の所有に属します。