



テスト済み回路設計集“Circuits from the Lab™”は共通の設計課題を対象とし、迅速で容易なシステム統合のために製作されました。さらに詳しい情報又は支援は <http://www.analog.com/jp/CN0205> をご覧ください。

使用したリファレンス・デバイス

AD9122	デュアル、1.2GSPS、16ビット、TxDAC@ D/A コンバータ
ADL5375	ブロードバンド直交変調器

## I/Q 変調器 ADL5375 とデュアル・チャンネル 1.2GSPS 高速 DAC AD9122 間のインターフェース

### 評価および設計サポート環境 回路評価ボード

[AD9122/ADL5375 評価ボード \(AD9122-M5375-EBZ\)](#)

### 設計と統合ファイル

[回路図、レイアウト・ファイル、部品表](#)

### 回路の機能とその利点

この回路は、デュアル高速 TxDAC D/A コンバータ AD9122 と広帯域 I/Q 変調器 ADL5375-05 間のシンプルで応用の広いインターフェース方法を提供します。DAC の出力と I/Q 変調器 ADL5375-05 の入力は 0.5V のバイアス・レベルを共有しているので、アクティブやパッシブのレベル・シフト回路は不要です。インターフェースは DC 結合されているので、DAC によって I/Q 変調器のローカル発振器 (LO) のリーク補償を行うことができます。

AD9122 DAC の 1.2GSPS のサンプリング・レートと ADL5375-05 変調器の I 入力と Q 入力の広い帯域幅により、ゼロ IF (ZIF) アーキテクチャと複素 IF (CIF) アーキテクチャのどちらもサポートできます。ナイキスト・イメージのフィルタ処理に加えて、ベースバンド・フィルタは DAC の差動と同相の両方のスプリアスに対する優れた除去性能を提供します。

### 回路説明

図 1 に示す回路と図 2 に示すボードでは、AD9122 TxDAC と ADL5375-05 広帯域送信変調器を使用しています。インターフェース回路での信号のバイアスとスケールリングは、それぞれ 4 本のグラウンド基準抵抗 (RBIP、RBIN、RBQP、RBQN) と 2 本のシャント抵抗 (RSLI、RSLQ) によって制御されます。




図 1. AD9122 と ADL5375-05 間のインターフェース。50Ω 抵抗をグラウンドに接続し、ADL5375-05 のベースバンド入力に対して 500mV の DC バイアスを発生 (簡略回路図)

アナログ・デバイス社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイス社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。※日本語資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。




図 2. 回路実装済み AD9122-M5375-EBZ 評価ボード

DACのフルスケール出力電流 ( $I_{FS}$ ) は 10mA~30mA に設定可能です。公称値およびデフォルト値は 20mA です。この構成では、DAC 出力は 4 本のグラウンド基準の 50Ω 抵抗 ( $R_B = RBIP = RBIN = RBQP = RBQN$ ) のそれぞれに 0mA~20mA を流します。これにより、各出力ペア (無負荷) に 500mV の DC バイアス・レベルと 2Vp-p のフルスケール振幅差動電圧が生じます。この 2Vp-p の電圧振幅は 500mV のバイアス・レベルに影響を与えることなく、シャント抵抗  $R_L$  ( $R_L = RSLI = RSLQ$ ) によって調整することができます。I/Q 変調器の入力に生じるピーク to ピークの差動振幅は次式で与えられます。

$$V_{SIGNAL} = I_{FS} \times \frac{[2 \times R_B \times R_L]}{[2 \times R_B + R_L]}$$

この信号レベルを計算する際、ADL5375 の相対的に高い差動入力インピーダンス (標準 60kΩ 以上) は無視できることに注意してください。50Ω のバイアス設定用抵抗が使用された際のピーク to ピーク電圧振幅と  $R_L$  の関係を図 3 に示します。

ADL5375-05 と AD9122 はダイナミック・レンジとゲインが一致しています。このため、デバイス間にアクティブ・ゲインは不要です。上記のように  $R_L$  の値を調整することにより、I/Q 変調器の駆動レベルを必要に応じて微調整することができます。大部分のアプリケーションには、 $R_L$  に 100Ω の値を推奨します。この結果、1 V p-p のフルスケール信号レベルになります (DAC 出力は 0dBFS)。




図 3. 50Ω のバイアス設定抵抗を使ったときのピーク to ピーク差動振幅と振幅制限抵抗 ( $R_L$ )

09740-003




図 5. 10MHz の 3 次ベッセル・フィルタを使った DAC 変調器間インターフェースの周波数応答

09740-005

### ベースバンド・フィルタリング

DAC に起因したナイキスト・イメージ (折り返しノイズ)、スプリアス、広帯域ノイズを除去するため、AD9122 と ADL5375 の間にフィルタを挿入する必要があります。フィルタは DC バイアス設定抵抗と AC 振幅制限抵抗の間に設置します。この構成では、DC バイアス設定抵抗 (図 4 の  $R_B$ ) と信号スケーリング抵抗 (図 4 の  $R_L$ ) により、フィルタ設計における信号源抵抗と負荷抵抗が適切に設定されます。

-3dB の周波数が 10MHz の 3 次ベッセル・ローパス・フィルタを図 4 に示します。フィルタの入力インピーダンスと出力インピーダンスが一致していることにより、フィルタ設計が容易になりパスバンドの平坦度が良好になるため、広帯域幅のフィルタ設計を可能にします。この例では、シャント抵抗に 100Ω が選択され、1Vp-p の AC 差動振幅が得られます。このフィルタの周波数応答を図 5 に示します。




図 4. 10MHz の 3 次ベッセル・フィルタを使った DAC 変調器間インターフェース

09740-004

### 複素 IF (CIF) アプリケーションのフィルタ処理

ADL5375 のベースバンドの I 入力と Q 入力の周波数応答を図 6 に示します。このデバイスは広帯域で平坦な周波数応答 (-3dB ポイント = 750MHz) を備えているので、DAC からの出力信号がデジタル的にアップ・コンバージョンされる複素 IF (CIF) のアプリケーションに最適です。CIF のアプリケーションでは、ローパス・ナイキスト・フィルタも必要とします。その主な理由は DAC 出力から変調器入力への DC バイアス・レベルを維持できるからです。

図 7 に示すフィルタ・トポロジーは、コーナー周波数が 300MHz の 5 次バターワース・フィルタで、推奨するフィルタ・トポロジーです。純粋な差動フィルタは、DAC から差動イメージ、スプリアス、およびノイズを除去することができます。それぞれ片側を接地された 2 個のコンデンサ (図 7 の C2 と C4) を使って同相電流の一部をグラウンドに迂回させることで、純粋な差動フィルタを使った場合よりも高周波信号の同相除去性能が良好になります。

このフィルタの応答のシミュレーション結果を図 8 に、測定結果を図 9 に示します。平坦度の測定結果は DC ~ 250MHz で  $\pm 0.6$ dB、125MHz ~ 250MHz で  $\pm 0.4$ dB です。データは AD9122 の反転同期機能をオンにして測定しました。この構成での、図 7 に示す IF フィルタ有無の場合の同相周波数に対する  $2 \times F_{DAC}$  の同相スプリアスの同相除去性能を図 10 に示します。




図 6. ADL5375-05 のベースバンド (BB) 周波数応答




図 7.  $F_c = 300\text{MHz}$  の 5 次バターワース・フィルタを使った DAC 変調器間の推奨インターフェース・トポロジー




図 8. 300MHz の 5 次バターワース・フィルタを使った DAC 変調器間インターフェースの周波数応答のシミュレーション結果




図 9. 300MHz の 5 次バターワース・フィルタを使った DAC 変調器間インターフェースの周波数応答の測定結果




図 10. フィルタの有無による ADL5375-05 の RF 出力の同相除去性能の測定結果




図 11. 変調器の出力電力を計算するためのスプレッドシート

### AD9122 と ADL5375 の出力電力の計算

バイアス設定抵抗と信号スケール抵抗の他、ADL5375 の出力の電力レベルは、DAC のデジタル・バックオフ・レベル (dBFS)、信号のピークと平均の比、DAC のフルスケール電流、ナイキスト・フィルタの挿入損失、I/Q 変調器の電圧ゲインの関数になります。図 11 に示すスプレッドシートを使ってこの計算を行うことができます。

このスプレッドシートは URL ([www.analog.com/CN0205-PowerCalculator](http://www.analog.com/CN0205-PowerCalculator)) からダウンロードできます。

### ADL5375-15 を駆動するためのレベル・シフト

ADL5375-15 は 1500mV の DC バイアス・レベルを必要とします。バイアス・レベルの違い以外は ADL5375-05 と ADL5375-15 は同一です。AD9122 で ADL5375-15 を駆動するには、パッシブまたはアクティブのレベル・シフト回路を使用する必要があります。図 12 に示すパッシブ・レベル・シフト回路ネットワークでは、4 本の直列抵抗と 4 本のプルアップ抵抗を使って ADL5375-15 の入力に 1500mV のバイアス・レベルを生成します。このパッシブ・レベル・シフト回路ネットワークでは信号レベルに約 2dB の損失が生じます。

アクティブ・レベル・シフト回路には ADA4938 のようなデュアル差動アンプを使用することができます。この場合、VOCM ピンに 1500mV を印加することによって出力 DC バイアス・レベルが設定されます。ただし、この方法ではインターフェースの帯域幅がオペアンプによって制限されます。




図 12. AD9122 TxDAC で ADL5375-15 をバイアスするためのパッシブ・レベル・シフト回路ネットワーク

前述のように、AD9122 と ADL5375-15 の間にフィルタを設置する必要があります。この LC フィルタは、DAC の終端抵抗 (図 13 の R1) と AC 振幅制限抵抗 (図 13 の R4) の間の任意の場所に配置することができます。ただし、図 13 の回路では R2 による損失が小さいことと変調器の駆動レベルが大きいことで、レベル・シフト回路の設計に柔軟性が得られます。また、この回路によって信号源と負荷のインピーダンスが一致します。フィルタを使った推奨パッシブ・レベル・シフト回路網を図 13 に示します。




図 13. LC フィルタを使った推奨パッシブ・レベル・シフト回路網

フィルタの差動信号源インピーダンスと負荷インピーダンスはそれぞれ

$$2 \times (R1 + R2)$$

$$2 \times \{R3 \parallel (R4/2)\}$$

DAC から見たシングルエンドのインピーダンスは

$$R1 \parallel \{R2 + R3 \parallel (R4/2)\}$$

R4 は DAC の AC 負荷として機能します。DAC 出力の差動 AC 振幅は

$$2 \times I_{FS} \times R1 \parallel \{R2 + R3 \parallel (R4/2)\}$$

また、変調器入力の差動 AC 振幅は

$$2 \times \{R3 \parallel (R4/2)\} \div \{R2 + (R3 \parallel (R4/2))\}$$

DAC 出力の差動 AC 振幅を乗じた値です。

SETUP	R1 (Ω)	34.0
	R2 (Ω)	218
	R3(Ω)	760
	R4 (Ω)	750
	IFS (MA)	20
	V1 (V)	5.00
	DAC R (SINGLE)	31.70
DAC	DAC COMMON VOLTAGE (V)	0.50
	DAC SWING (V p_p) (SINGLE)	0.63
MOD	MODULATOR COMMON VOLTAGE (V)	1.50
	MOD INPUT SWING (V p_p)	0.34
	(SINGLE) LOSS BY R2 (DB)	-5.43
FILTER	INPUT IMPEDANCE (Ω)	504
	OUTPUT IMPEDANCE (Ω)	502

図 14. レベル・シフト回路のスプレッドシート

リターン電流経路を短くするため、LC フィルタは DAC の近くに配置する必要があります。5V バイアス電源 (V1) は変調器と共用するため、変調器の近くに配置する必要があります。R1、R2、R3、R4 がそれぞれ 34Ω、218Ω、760Ω、750Ω の場合、AD9122 DAC の出力の 500mV DC バイアスは ADL5375-15 の 1500mV DC バイアスに相当します。実際には、図 13 の A 点を 500mV にする必要はありませんが、500mV にすることで DAC 出力のコンプライアンス電圧を超えることなく、AC 振幅レベルに柔軟性が与えられます。DAC の負荷は 31.7Ω です。フィルタの入力インピーダンスは 504Ω、出力インピーダンスは 502Ω です。R2 による減衰 (DAC 出力と変調器入力との間の R2 による電圧降下) は、R2 と R3 || (R4/2) の組み合わせによって設定され、この値は約 5.4dB になります。

A 点と B 点の DC バイアス・レベルと AC 振幅レベル (図 13)、R2 による減衰、フィルタの信号源インピーダンスと負荷インピーダンスを計算するのに、下記のスプレッドシートを使用することができます。このスプレッドシートは URL ([www.analog.com/CN0205-LevelShifter](http://www.analog.com/CN0205-LevelShifter)) からダウンロードできます。

ADIsimRF ツールを使って DAC と変調器の電力レベルを計算することもできます。このツールは [www.analog.com/ADIsimRF](http://www.analog.com/ADIsimRF) からダウンロードできます。

### レイアウトに関する推奨事項

DAC 変調器間のインターフェースのレイアウトには特に注意してください。いくつかの推奨事項があります。これらの推奨事項に従った上面のレイアウトを図 15 に示します。

- 全ての I/Q 差動信号のパターン長を一致させます。
- フィルタの終端抵抗を変調器入力にできるだけ近づけて設置します。
- DAC 出力の 50Ω 抵抗を DAC にできるだけ近づけて設置します。
- 信号損失を低減するため、フィルタ回路ネットワーク全体のパターン幅を広くします。
- DAC 出力の全てのパターン、フィルタ回路ネットワーク、変調器出力のパターン、LO 入力のパターンの周囲にピアを設置します。
- 信号の不要な結合を防止するため、LO 出力と変調器出力は異なる層に配線するか互いに 90° の角度で配線します。




図 15. レイアウトの一般的な推奨事項




図 16. テスト・セットアップの機能ブロック図

適切なレイアウトの詳細については、設計サポート・パッケージ ([www.analog.com/CN0205-DesignSupport](http://www.analog.com/CN0205-DesignSupport)) の AD9122-M5375-EBZ レイアウト・ファイルを参照してください。

## バリエーション回路

この回路ノートで説明したインターフェースは、20mA のフルスケール電流に設定される TxDAC D/A コンバータ (AD9779A, AD9788, AD9125, AD9148) と 0.5V のベースバンド DC バイアス・レベルを必要とする IQ 変調器のファミリ (ADL5370, ADL5371/ADL5372, ADL5373, ADL5374, ADL5385, ADL5386 など) の間に使用することができます。

このインターフェースは、DAC の終端抵抗を適切に選択することによってバイアス・レベルをある程度調整することで、低電流変調器 AD8345/AD8349 に適用することもできます。

## 回路の評価とテスト

同相テストの詳細を以下のセクションで説明します (結果は図 10 参照)。テスト・セットアップには柔軟性があり、この回路ノートに示されている以外の測定を行うこともできます。

### 必要な装置 (相当品で置き換え可)

- DPG : ADI デジタル・パターン発生器
- クロック信号発生器 : Agilent E4437B
- LO 信号発生器 : Agilent 8665B
- スペクトル・アナライザ : Agilent E4440A
- 電源 : Agilent E3631A

## セットアップとテスト

1. セットアップと測定システムを図 16 に示すように接続します。
2. 電源を +5V に設定します。
3.  $F_{DAC}$  の信号発生器は 5dBm で 368.64MHz に、LO の信号発生器は 0dBm で 2140MHz に設定します。
4. 電源と信号発生器をオンします。スペクトル・アナライザを  $2 \times F_{DAC}$  MHz (1MHz スパン) に設定します。
5. 図 17 に示す AD9122/AD9125 SPI 制御ソフトウェアを USB を介して AD9122 にセットアップし、実行します。[www.analog.com-CN0205-DesignSupport](http://www.analog.com-CN0205-DesignSupport) の AD9122 評価ボードのクイック・スタート・ガイドを参照してください。
  - Interpolation (図 17 の“1”) : 1×
  - Fine Modulation (図 17 の“2”) : ON
  - Data Rate (図 17 の“3”) :  $F_{DAC}$  周波数と同一
  - NCO Frequency (図 17 の“4”) : 173.32 MHz
6. DPG をセットアップします (AD9122 評価ボードのクイック・スタート・ガイドを参照)。
  - DCO Frequency (図 18 の“1”) が  $F_{DAC}$  周波数に近くなるようにします。
  - Sample Rate (図 18 の“2”) を  $F_{DAC}$  周波数と同一に、Desired Frequency を 1MHz に設定します。

- “3”と“4”を図 18 に示すように設定します。
  - 図 18 の“1”のボタンをクリックすることにより、Iベクトルと Qベクトルをダウンロードします。
7.  $2 \times F_{DAC}$  の同相ノイズ・レベルを測定します。
  8. 信号発生器の  $F_{DAC}$  の周波数を変更し、(5) で説明した“Data Rate”と (6) で説明した“Sample Rate”を変更します。
  9.  $2 \times F_{DAC}$  の同相ノイズ・レベルを測定します (更新)。
  10. (8) と (9) を繰り返します。




図 17. データ・クロックと NCO 制御に対する SPI 制御のユーザー・インターフェースのセットアップ




図 18. DPG ダウンローダ・ソフトウェアを使った DPG のセットアップ

**さらに詳しい資料**

CN0205 Design Support Package :

[www.analog.com/CN0205-DesignSupport](http://www.analog.com/CN0205-DesignSupport)

MT-016 Tutorial : [Basic DAC Architectures III: Segmented DACs, Analog Devices.](#)

MT-017 Tutorial : [Oversampling Interpolating DACs, Analog Devices.](#)

MT-031 Tutorial : [Grounding Data Converters and Solving the Mystery of 'AGND' and 'DGND'. Analog Devices.](#)

MT-101 Tutorial : [Decoupling Techniques, Analog Devices.](#)

CN-0021 Circuit Note : [I/Q モジュレータ ADL5375 と、デュアル・チャンネル、1GSPS 高速 D/A コンバータ AD9779A とのインターフェース回路](#)

CN-0134 Circuit Note : [ブロードバンド、低誤差のベクトル・マグニチュード \(EVM\) ダイレクト・コンバージョン・トランスミッタ](#)

CN-0144 Circuit Note : [1/2 にデバインドされた LO を用いた、ブロードバンド、低誤差のベクトル・マグニチュード \(EVM\) ダイレクト・コンバージョン・トランスミッタ](#)

AN-1039 Application Note : [Correcting Imperfections in IQ Modulators to Improve RF Signal Fidelity, Analog Devices.](#)

AN-1100 Application Note : [Wireless Transmitter I/Q Balance and Sideband Suppression, Analog Devices.](#)

AN-0996 : [The Advantages of Using a Quadrature Digital Upconverter \(QDUC\) in Point-to-Point Microwave Transmit Systems, Analog Devices.](#)

[ADIsimPLL Design Tool](#)

[ADIsimRF Design Tool](#)

[AD9122 Evaluation Board Quick Start Guide](#)

[Analog Devices Data Pattern Generator \(DPG\)](#)

**データシートと評価ボード**

[AD9122 データシート](#)

[ADL5375 データシート](#)

[AD9122 評価ボード](#)

[ADL5375-05 評価ボード](#)

[AD9122-M 5375-EBZ 評価ボード](#)

**改訂履歴**

8/11—Revision 0: 初版

「Circuits from the Lab/実用回路集」はアナログ・デバイセズ社製品専用で作られており、アナログ・デバイセズ社またはそのライセンスの供与者の知的所有物です。お客さまは製品設計で「Circuits from the Lab/実用回路集」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のもとでの暗示的許可、またはその他の方法でのライセンスを許諾するものではありません。アナログ・デバイセズ社の提供する情報は正確でかつ信頼できるものであることを期しています。しかし、「Circuits from the Lab/実用回路集」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかなる種類の明示的、暗示的、法的な保証なしで供給されるものであり、アナログ・デバイセズ社はその利用に関して、あるいは利用によって生じる第三者の特許権もしくはその他の権利の侵害に関して一切の責任を負いません。アナログ・デバイセズ社はいつでも予告なく「Circuits from the Lab/実用回路集」を変更する権利を留保しますが、それを行う義務はありません。商標および登録商標は各社の所有に属します。

©2015 Analog Devices, Inc. All rights reserved. 商標および登録商標は各社の所有に属します。