Генерация и распределение тактового сигнала
Компания Analog Devices предлагает продукты для формирования и распределения тактовых сигналов, предназначенные для применения в инфраструктуре беспроводных сетей, измерительном оборудовании, широкополосной связи, автоматизированном испытательном оборудовании и других областях, где требуется очень малое дрожание фазы сигнала – на уровне менее пикосекунд. Эти компоненты идеально подходят для синхронизации быстродействующих аналого-цифровых и цифро-аналоговых преобразователей (АЦП и ЦАП). Выпускаемые компанией Analog Devices ИМС формирования и распределения тактовых сигналов включают в себя схемы ФАПЧ, делители частоты, функции регулировки фазового сдвига, а также выходные драйверы, которые интегрированы в одном миниатюрном корпусе.
Актуальные ресурсы по теме
Технические статьи
- High Speed Converters: An Overview of What, Why, and How
- JESD204B Subclasses (Part 2): Subclass 1 vs. Subclass 2 System Considerations
- JESD204B Subclasses (Part 1): An Introduction to JESD204B Subclasses and Deterministic Latency
- Dual-Loop Clock Generator Cleans Jitter, Provides Multiple High-Frequency Outputs
- Clocking Requirements for High Speed Data Converters
- Low-power direct digital synthesizer cores enable high level of integration
- Improved DDS Devices Enable Advanced Comm Systems
- ADI Buys Korean Mobile TV Chip Maker
- Design A Clock-Distribution Strategy With Confidence
- Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems
- Speedy A/Ds Demand Stable Clocks
Статьи по применению
- AN-0983: Introduction to Zero-Delay Clock Timing Techniques PDF
- AN-939: Super-Nyquist Operation of the AD9912 Yields a High RF Output Signal (Rev. 0) PDF
- AN-837: DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance (Rev. 0) PDF
- AN-1066: Power Supply Considerations for AD9523, AD9524, and AD9523-1 Low Noise Clocks (Rev. A) PDF
- AN-1079: Determining the Maximum Tolerable Frequency Drift Rate of the AD9548 System Clock in Low Loop Bandwidth Applications (Rev. A) PDF
- AN-1061: Behavior of the AD9548 Phase and Frequency Lock Detectors in the Presence of Random Jitter (Rev. 0) PDF
- AN-1064: Understanding the Input Reference Monitors of the AD9548 (Rev. 0) PDF
- AN-1051: Пример проекта для преобразователя частоты генератора AD9552 (Rev. 0) PDF
- AN-0974: Возможность практической реализации систем TD-SCMA с многими несущими (Rev. 0) PDF
- AN-0982: Измерение остаточного фазового шума PDF
- AN-927: Как определить, вызвана ли побочная спектральная составляющая синтезатором DDS/ЦАП или каким-то иным источником (например, импульсными источниками питания) (Rev. 0) PDF
- AN-769: Формирование нескольких выходных тактовых сигналов при помощи AD9540 (Rev. 0) PDF
- AN-823: Применение синтезаторов прямого цифрового синтеза в задачах формирования тактовых сигналов (Rev. 0) PDF
- AN-756: Дискретные системы и влияние фазового шума и дрожания фазы тактового сигнала (Rev. 0) PDF
- AN-501: Влияние неопределенности апертуры на показатели систем с АЦП (Rev. A) PDF
- AN-741: Малоизвестные характеристики фазового шума (Rev. 0) PDF
Инструменты проектирования
Обучающие материалы
Руководства по проектированию
Руководства пользователя
- UG-406: Evaluation Board for the ADF4150HV PLL Frequency Synthesizer PDF
- UG-551: XStream™ ADI-BERT: An 11.3 Gbps Bit Error Rate Tester Solution Based on ADN2915, a Continuous-Tuning Wideband Clock and Data Recovery IC PDF
- UG-311: Reliability Handbook PDF
- UG-485: Evaluation Board for the ADF4153A Fractional-N PLL Frequency Synthesizer PDF
- UG-380: Evaluation Board for the ADF4150 PLL Frequency Synthesizer PDF
- UG-369: Evaluation Board for the ADF4151 PLL Frequency Synthesizer PDF
- UG-203: Оценивание транслятора тактового сигнала с целочисленным коэффициентом деления AD9550 PDF
- UG-169: Evaluating the AD9523/AD9524 Clock Generator PDF
- UG-125: Setting Up the Evaluation Board for the ADCLK944 PDF
- UG-035: Evaluating the AD9552 Oscillator Frequency Upconverter PDF
- UG-075: AD9516-x, AD9517-x, and AD9518-x Evaluation Board User Guide PDF
- UG-071: Руководство пользователя оценочной платы PDF
- UG-070: Руководство пользователя печатной платы PDF
- UG-069: Setting Up the Evaluation Board for the ADCLK946 PDF
- UG-066: Настройка оценочной платы для ADCLK954 PDF
- UG-068: Настройка оценочной платы для ADCLK948 PDF
- UG-058: Настройка оценочной платы для ADCLK914 PDF
- UG-006: Настройка оценочной платы для ADCLK905/ADCLK907/ADCLK925 PDF
Информация
Описание схемы
Редко задаваемые вопросы
Генерация и распределение тактового сигнала
| SortOrder | Part# | # Outputs | Clock Function | Interface | On-Chip VCO or DCO | Output Frequency (max) (Hz) | Output Logic | Power (typ) (W) | Ref Clock (min) (Hz) | Ref Clock (max) (Hz) |
|---|---|---|---|---|---|---|---|---|---|---|
| 1 | LTC6955-1 | 11 | Distribution | SPI | No | 7.5G | CML | 1.3 | - | - |
| 2 | LTC6955 | 11 | Distribution | SPI | No | 7.5G | CML | 1.3 | - | - |
| 3 | LTC6952 | 11 | Generation, Synchronization | SPI | - | 4.5G | CML | 2.6 | 1M | 500M |
| 4 | LTC6953 | 11 | Distribution | SPI | No | 4.5G | CML | 2 | - | - |
| 5 | AD9544 | 10 | Generation, Synchronization | I²C, Serial, SPI | Yes | 500M | CML, HCSL, LVDS | 560m | 1 | 750M |
| 6 | AD9543 | 10 | Generation, Synchronization | I²C, Serial, SPI | Yes | 500M | CML, HCSL, LVDS | 560m | 2k | 750M |
| 7 | AD9542 | 10 | Generation, Synchronization | I²C, Serial, SPI | Yes | 500M | CML, HCSL, LVDS | 560m | 2k | 750M |
| 8 | AD9545 | 10 | Generation, Synchronization | I²C, Serial, SPI | Yes | 500M | CML, HCSL, LVDS | 560m | 1 | 750M |
| 9 | AD9576 | 11 | Distribution, Generation | I²C, Pin Select, Serial, SPI | Yes | 1.25G | CMOS, HCSL, HSTL, LVDS | 619m | 8k | 325M |
| 10 | LTC6951-1 | 5 | Distribution, Generation | SPI | Yes | 2.7G | CML, LVDS | 1.1 | 1M | 425M |
| 11 | LTC6951 | 5 | Distribution, Generation | SPI | Yes | 2.5G | CML, LVDS | 1.1 | 1M | 425M |
| 12 | HMC6832 | 8 | Distribution | Pin Select | No | - | LVDS, LVPECL | 1 | 10M | 3.5G |
| 13 | AD9530 | 4 | Generation | Serial | Yes | 2.7G | CML | 2.3 | 6M | 800M |
| 14 | HMC7043 | 14 | Distribution | SPI | No | 3.2G | CML, LVCMOS, LVDS, LVPECL | 1.5 | 200M | 6G |
| 15 | HMC7044 | 14 | Generation | SPI | Yes | 3.2G | CML, LVCMOS, LVDS, LVPECL | 3.4 | 0.00015M | 3.2G |
| 16 | AD9531 | 24 | Generation | Pin Select, SPI | Yes | 400M | CMOS, HSTL, LVDS | 600m | 9.5M | 260M |
| 17 | LTC6954-4 | 3 | Distribution | SPI | No | 1.4G | LVPECL | 930m | 0 | 1.4G |
| 18 | LTC6954-3 | 3 | Distribution | SPI | No | 1.4G | LVPECL | 930m | 0 | 1.4G |
| 19 | LTC6954-2 | 3 | Distribution | SPI | No | 1.4G | LVPECL | 930m | 0 | 1.4G |
| 20 | LTC6954-1 | 3 | Distribution | SPI | No | 1.4G | LVPECL | 990m | 0 | 1.4G |
| 21 | AD9578 | 4 | Generation | Serial, SPI | Yes | 919M | HCSL, LVCMOS, LVDS, LVPECL | 618m | 20M | 60M |
| 22 | AD9574 | 7 | Generation | Pin Select | Yes | 312.5M | CMOS, HCSL, HSTL, LVDS | 569m | 19.44M | 25M |
| 23 | AD9528 | 14 | Generation | I²C, Serial, SPI | Yes | 1.25G | HSTL, LVDS | 1.675 | - | 400M |
| 24 | AD9554-1 | 4 | Synchronization | I²C, Serial, SPI | Yes | 941M | HCSL, LVDS, LVPECL | 920m | 2k | 1G |
| 25 | AD9554 | 8 | Synchronization | I²C, Serial, SPI | Yes | 941M | HCSL, LVDS, LVPECL | 940m | 2k | 1G |
| 26 | LTC6950 | 5 | Distribution, Generation | SPI | PLL on Chip | 1.4G | CMOS, LVDS, LVPECL | 1.3 | 0 | 250M |
| 27 | LTC6957-4 | 2 | Clock Buffer | - | No | 300M | Complementary CMOS | 59.4m | - | 300M |
| 28 | LTC6957-3 | 2 | Clock Buffer | - | No | 300M | In Phase CMOS | 59.4m | - | 300M |
| 29 | LTC6957-2 | 2 | Clock Buffer | - | No | 300M | LVDS | 59.4m | - | 300M |
| 30 | LTC6957-1 | 2 | Clock Buffer | - | No | 300M | LVPECL | 59.4m | - | 300M |
| 31 | AD9508 | 4 | Distribution | I²C, Pin Select, Serial | No | 1.65G | CMOS, HSTL, LVDS | 500m | 0M | 1.65G |
| 32 | AD9525 | 8 | Generation | Serial, SPI | No | 3.6G | CMOS, LVPECL | 1.2 | 0M | 500M |
| 33 | HMC1035 | 1 | Distribution, Generation | SPI | Yes | 2500M | LVDS, LVPECL | 0.57 | - | 350 |
| 34 | AD9559 | 4 | Synchronization | I²C, Serial, SPI | Yes | 1.25G | HSTL, LVDS | 710m | 2k | 1.25G |
| 35 | HMC988 | 1 | Distribution, Generation | SPI | No | 4G | LVPECL | 0.2244 | 0 | 4G |
| 36 | HMC1033 | 1 | Distribution, Generation | SPI | Yes | 550M | LVDS, LVPECL | 0.64 | - | 350 |
| 37 | HMC911 | 1 | Delay | Pin Select | No | 24G | - | 1600m | - | 24G |
| 38 | HMC1034 | 1 | Distribution, Generation | SPI | Yes | 3000M | CML | 0.86 | - | 350 |
| 39 | HMC1032 | 1 | Distribution, Generation | SPI | Yes | 350M | CML | 0.86 | - | 350 |
| 40 | HMC1031 | 1 | Distribution, Generation | SPI | No | 500M | - | 0.005 | - | 140 |
| 41 | AD9577 | 4 | Generation | I²C | Yes | 637.5M | CMOS, LVDS, LVPECL | 1 | 19.44M | 54M |
| 42 | AD9558 | 6 | Synchronization | I²C, Pin Select, Serial, SPI | Yes | 1.25G | CMOS, HSTL, LVDS | 740m | 2k | 1.25G |
| 43 | AD9557 | 2 | Synchronization | I²C, Pin Select, Serial, SPI | Yes | 1.25G | CMOS, HSTL, LVDS | 550m | 2k | 1.25G |
| 44 | HMC987 | 9 | Distribution | Parallel, SPI | No | 8G | LVPECL | 0.7722 | - | - |
| 45 | HMC959 | 1 | Divider | Pin Select | No | 26G | CML | 281m | - | - |
| 46 | HMC877 | 1 | Delay | Pin Select | No | 23G | - | 627m | 8G | 23G |
| 47 | HMC859 | 1 | Divider | Pin Select | No | 26G | CML | 320m | - | - |
| 48 | AD9550 | 2 | Generation | Pin Select | Yes | 810M | CMOS, LVDS, LVPECL | 450m | 8k | 200M |
| 49 | AD9523-1 | 14 | Generation | I²C, Serial, SPI | Yes | 1G | HSTL, LVCMOS, LVDS, LVPECL | 898m | - | 400M |
| 50 | AD9524 | 6 | Generation | I²C, Serial, SPI | Yes | 1G | HSTL, LVCMOS, LVDS, LVPECL | 559m | 42M | 400M |
English
简体中文
日本語
Руccкий
