Альтернативные решения

  • AD9528
    AD9528

    Генератор тактовых сигналов JESD204B с 14 выходами LVDS/HSTL

  • AD9523-1
    AD9523-1

    Формирователь тактового сигнала с малым дрожанием фазы с 14 выходами LVPECL/LVDS/HSTL или 29 выходами LVCMOS

Обзор

Особенности и преимущества

  • Частота выходного сигнала: от менее 1 МГц до 1 ГГц
  • Погрешность частоты при запуске <±100 ppm (определяется погрешностью опорной частоты)
  • Режим работы с нулевой задержкой
    Расхождение фронтов входного и выходного сигналов <±500 пс
  • 14 выходов с конфигурируемым форматом: LVPECL, LVDS, HSTL или LVCMOS
  • 14 выходных делителей с регулировкой задержки без дополнительного дрожания фазы
  • Регулируемая задержка: восемь значений с шагом, равным ½ периода сигнала на выходе делителя ГУН
  • Межканальное рассогласование: <±50 пс
  • Коррекция скважности при выборе нечетных коэффициентов деления
  • Автоматическая синхронизация всех выходов при включении питания
  • Энергонезависимая память EEPROM для хранения конфигурационных настроек
  • Обсуждение других особенностей см. в техническом описании

Подробнее о продукте

AD9523 – это малопотребляющий, многоканальный компонент распределения тактового сигнала с малым дрожанием фазы, который содержит интегрированную схему ФАПЧ и ГУН. Интегрированный ГУН обладает диапазоном настройки от 3.6 ГГц до 4.0 ГГц.

AD9523 разработан с учетом требований, предъявляемых к тактовым сигналам в системах синхронизации базовых станций стандартов LTE (long term evolution) и multicarrier GSM. В комбинации с внешним кварцевым генератором, управляемым напряжением, он обеспечивает устранение дрожания фазы сигнала опорной частоты, поддерживая низкий уровень фазового шума, необходимый для получения приемлемого отношения сигнал-шум в преобразователях данных.

Приемники входного сигнала, генератор и приемник с нулевой задержкой могут работать как с несимметричными, так и с дифференциальными сигналами. Компонент имеет 14 каналов, на которые выдаются тактовые сигналы с низким фазовым шумом в диапазоне частот от 1 МГц до 1 ГГц, и один выход буферизированного сигнала входной схемы ФАПЧ (PLL1). Частоту и фазу сигнала в одном канале относительно сигнала в другом канале можно изменять при помощи делителя с регулировкой фазы, который обеспечивает грубую регулировку временных соотношений без внесения дополнительного дрожания фазы. Шаг регулировки равен периоду выходного сигнала ГУН.

Интегрированная память EEPROM может быть запрограммирована через последовательный интерфейс и использована для хранения пользовательских настроек, загружаемых после включения питания и подачи сброса.

Области применения

  • Базовые станции LTE и multicarrier GSM
  • Инфраструктура систем беспроводной и широкополосной связи
  • Медицинские измерительные приборы
  • Тактирование быстродействующих АЦП, ЦАП, DDS, DDC, DUC и MxFE
  • Распределение тактового сигнала с малым дрожанием фазы и малым фазовым шумом
  • Формирование и распределение тактовых сигналов в SONET, 10Ge, 10G FC и других протоколах, работающих со скоростями 10 Гбит/с
  • Прямое исправление ошибок (G.710)
  • Высокопроизводительные беспроводные приемопередатчики
  • Автоматическое тестовое оборудование и высококачественные измерительные приборы

 


Статус продукта icon-not-recommended Не рекомендовано для новых разработок

ADI не рекомендует использование данных продуктов в новых разработках.

Оценочные комплекты (1)

ПО и системные требования

Драйверы устройств

Инструменты и симуляторы

Модели IBIS

AD9523/AD9523-1 IBIS Model

Инструменты проектирования

ADIsimCLK Design and Evaluation Software

ADIsimCLK is the design tool developed specifically for Analog Devices' range of ultra-low jitter clock distribution and clock generation products. Whether your application is in wireless infrastructure, instrumentation, networking, broadband, ATE or other areas demanding predictable clock performance, ADIsimCLK will enable you to rapidly develop, evaluate and optimize your design.

Ресурсы проектирования

Компания Analog Devices всегда уделяла повышенное внимание обеспечению максимальных уровней качества и надежности предлагаемых продуктов. Для этого мы внедряем контроль качества и надежности на каждом этапе проектирования технологических процессов и продуктов, а также на этапе производства. Нашим принципом является обеспечение "полного отсутствия дефектов" поставляемых компонентов.

Информация о PCN-PDN

Обсуждения

AD9523 Обсуждения

RE: External clock for FMCDAQ2 with KC705
11 неделя (ль) назад в категории FPGA Reference Designs
RE: Square wave output using fmcdaq2
15 неделя (ль) назад в категории FPGA Reference Designs
RE: Square wave output using fmcdaq2
15 неделя (ль) назад в категории FPGA Reference Designs
AD9523 Не смогли найти, что искали? Спросите в сообществе Analog »

Образцы и покупка

Функционирование раздела Образцы и покупка возможно только в полной версии сайта
Назад
Проверить наличие


Приведенные цены действительны в США и указаны только для примерного бюджетного рассчета. Цены указаны в долларах США (за штуку в указанном размере партии) и могут быть изменены. Цены в других регионах могут отличаться в зависимости от местных пошлин, налогов, сборов и курсов валют. Для уточнения стоимости обращайтесь в местные офисы продаж Analog Devices, или к официальным дистрибьюторам. Цены на оценочные платы и наборы указаны за штуку независимо от количества.


Помощь

 

Оценочные платы Цена указана за одну единицу.
Назад
Проверить наличие
Цены указаны за одну штуку, в долларах США, на условиях ФОБ. Являются рекомендованными розничными ценами в США, приведены только для примерного расчета и могут меняться. Международные цены могут отличаться на величину местных пошлин, налогов, сборов и курсов валют.