Особенности и преимущества

  • Flexible reconfigurable common platform design
    • Supports single, dual, and quad band per channel
    • Datapaths and DSP blocks are fully bypassable
    • On-chip PLL with multichip synchronization
    • External RFCLK input option for off-chip PLL
  • Support clock input frequencies up to 12 GHz
    • Maximum ADC sample rate up to 6 GSPS
    • Useable analog bandwidth to 8 GHz
  • Maximum data rate up to 6 GSPS using JESD204C
  • Noise density: −153 dBFS/Hz
  • ADC AC performance at 6 GSPS, input at 2.7 GHz, −1 dBFS
    • Full-scale sine wave input voltage: 1.475 V p-p
    • Noise figure: 25.3 dB
    • HD2: −70 dBFS
    • HD3: −68 dBFS
    • Worst other (excluding HD2 and HD3): −84 dBFS
  • Versatile digital features
    • Selectable decimation filters
    • Configurable DDC
      • 8 fine complex DDCs and 4 coarse complex DDCs
      • 48-bit NCO per DDC
      • Option to bypass fine and coarse DDC
    • Programmable 192-tap PFIR filter for receive equalization
  • Supports 4 different profile settings loaded via the GPIOx pins
  • Programmable delay per datapath
    • Receive AGC support
      • Fast detect with low latency for fast AGC control
    • Signal monitor for slow AGC control
    • Dedicated AGC support pins
  • Auxiliary features
    • Fast frequency hopping
    • ADC clock driver with selectable divide ratios
    • On-chip temperature monitoring unit
    • Flexible GPIOx pins
  • SERDES JESD204B/JESD204C interface, 8 lanes up to 24.75 Gbps
    • 8 lanes JESD204B/JESD204C transmitter (JTx)
    • JESD204B compliance with the maximum 15.5 Gbps
    • JESD204C compliance with the maximum 24.75 Gbps
    • Supports real or complex digital data (8 bit, 12 bit, 16 bit, or
      24 bit)

Подробнее о продукте

The AD9207 is a dual, 12-bit, 6 GSPS analog-to-digital converter (ADC). The ADC input features an on-chip wideband buffer with overload protection. This device is designed to support applications capable of direct sampling wideband signals up to 8 GHz. An onchip, low phase noise, phase-locked loop (PLL) clock synthesizer is available to generate the ADC sampling clock, which simplifies the printed circuit board (PCB) distribution of a high frequency clock signal. A clock output buffer is available to transmit the ADC sampling clock to other devices.

The dual ADC cores have code error rates (CER) better than 2 × 10−15. Low latency fast detection and signal monitoring are available for automatic gain control (AGC) purposes. A flexible 192-tap programmable finite impulse response filter (PFIR) is available for digital filtering and/or equalization. Programmable integer and fractional delay blocks support compensation for analog delay mismatches.

The digital signal processing (DSP) block consists of two coarse digital downconverters (DDCs) and four fine DDCs per ADC pair. Each ADC can operate with one or two main DDC stages in support of multiband applications. The four additional fine DDC stages are available to support up to four bands per ADC. The 48-bit numerically controlled oscillators (NCOs) associated with each DDC support fast frequency hopping (FFH) while maintaining synchronization with up to 16 unique frequency assignments selected via the general-purpose input and output (GPIOx) pins or the serial port interface (SPI).

The AD9207 supports one or two JTx links that can be configured for either JESD204B or JESD204C subclass operation, which allows different datapath configurations for each ADC. Multidevice synchronization is supported through the SYSREF± input pins.

See the Outline Dimensions section and the Ordering Guide section of the data sheet for more information.


  • Wireless communications infrastructure
  • Microwave point to point, E-band, and 5G mmWave
  • Broadband communications systems, satellite communications
  • DOCSIS 3.1 and 4.0 CMTS
  • Electronic warfare
  • Electronic test and measurement systems

Статус продукта icon-recommended Рекомендовано для новых разработок

Данный продукт выпущен на рынок. Техническое описание содержит окончательные характеристики и рабочие параметры продукта. Для новых разработок ADI рекомендует применение данных продуктов.

Оценочные комплекты (2)

Инструменты и симуляторы

Программное обеспечение и инструменты моделирования

Модели IBIS


AD9081/AD9082/AD9986/AD9988 RFIO Models

Keysight ADS workbook and s-parameter files for simulating the frequency response of the AD908x DAC, ADC, and CLK interfaces. See Application note AN-2065: Optimizing RF performance of the AD9081 and AD9082” for instructions on how to use the models.

Инструменты проектирования

MxFE JESD204 Mode Selector Tool (Rev. E)

The JESD204B/C Mode Selector Tool is a simple command line-based Windows executable that can be used to narrow down the number of JESD204x modes to only include those modes that support the user’s specific application use case. The tool guides the user through a use case description flow chart and gives the user a small list of applicable transmit and/or receive modes to choose from. This tool is applicable to the AD9081, AD9082, AD9177, AD9207, AD9209, AD9986, and AD9988.

Инструмент создания RTL-кода для сопутствующего транспортного уровня (Rev. 1.0)

Этот исполняемый через командную строку инструмент создает модуль на Verilog, который реализует транспортный уровень канала приема интерфейса JESD204. Пользователь указывает в файле конфигурации один или несколько режимов, которые должны поддерживаться модулем транспортного уровня. Эти режимы обозначаются как набор значений параметров JESD204: L, M, F, S, N' и CF. Транспортный уровень преобразует выходные данные JESD204 из формы канального уровня JESD204 в форму для шины данных с фиксированной шириной с содержанием чередующихся выборок виртуального преобразователя. Поддерживается работа с канальными уровнями стандартов JESD204B и JESD204C.

Генератор таблиц соответствия кадров JESD204x

Этот инструмент состоит из двух исполняемых файлов для ОС Windows, которые позволяют пользователю вводить любую допустимую комбинацию параметров JESD204x (L, M, F, S, NP) для вывода файла с расширением .csv, который отображает соответствие кадров режима JESD204x в табличном формате. Один из исполняемых файлов позволяет пользователю вводить параметры для одного режима JESD204x, а другой, позволяет пользователю вводить параметры для нескольких режимов JESD204x в допустимом формате .csv, чтобы получить файл .csv, который отображает соответствие кадров каждого режима JESD204x, которые были введены в отдельные таблицы.

Сопутствующие компоненты

AD9207 Сопутствующие компоненты

Рекомендуемые компоненты питания

Рекомендуемые ВЧ усилители

Рекомендуемые компоненты генерации тактовой частоты

Рекомендуемые компоненты распределения тактовых импульсов

Ресурсы проектирования

Компания Analog Devices всегда уделяла повышенное внимание обеспечению максимальных уровней качества и надежности предлагаемых продуктов. Для этого мы внедряем контроль качества и надежности на каждом этапе проектирования технологических процессов и продуктов, а также на этапе производства. Нашим принципом является обеспечение "полного отсутствия дефектов" поставляемых компонентов.

Образцы и покупка

Приведенные цены действительны в США и указаны только для примерного бюджетного рассчета. Цены указаны в долларах США (за штуку в указанном размере партии) и могут быть изменены. Цены в других регионах могут отличаться в зависимости от местных пошлин, налогов, сборов и курсов валют. Для уточнения стоимости обращайтесь в местные офисы продаж Analog Devices, или к официальным дистрибьюторам. Цены на оценочные платы и наборы указаны за штуку независимо от количества.



Оценочные платы

Цена указана за одну единицу.

Через сайт Analog.com можно приобрести не более двух оценочных плат. Чтобы заказать более двух оценочных плат, пожалуйста, совершайте покупку через наших дистрибьюторов.

Цены указаны за одну штуку, в долларах США, на условиях ФОБ. Являются рекомендованными розничными ценами в США, приведены только для примерного расчета и могут меняться. Международные цены могут отличаться на величину местных пошлин, налогов, сборов и курсов валют.