Фреймворк интерфейса JESD204

The AD-FMCDAQ3-EBZ module is comprised of the AD9680 dual, 14-bit, 1.25 GSPS, JESD204B ADC, the AD9152 dual, 16-bit, 2.5 GSPS, JESD204B DAC, the AD9528 clock, and power management components. It is clocked by an internally generated carrier platform via the FMC connector, comprising a completely self-contained data acquisition and signal synthesis prototyping platform. In an FMC footprint (84 mm × 69 mm), the module’s combination of wideband data conversion, clocking, and power closely approximates real-world hardware and software for system prototyping and design, with no compromise in signal chain performance.

Applications

• Electronic test and measurement equipment
• General-purpose software radios
• Radar systems
• Ultra-wideband satellite receivers
• Signals intelligence (SIGINT)
• Point to point communication systems
• DOCSIS 3.0 CMTS and HFC networks
• Multiple input/multiple output (MIMO) radios
• Automated test equipment

ADRV9009-W/PCBZ представляет собой радиокарту, предназначенную для оценки работы интегрированного приемопередатчика ADRV9009, обладающего самой широкой полосой пропускания и потрясающими высокочастотными характеристиками. Данная радиокарта предоставляет единую платформу с приемопередатчиком в конфигурации 2x2 для оценки работы устройства и быстрого прототипирования решений для систем радиосвязи. На плате размещены все периферийные устройства, необходимые для работы радиоплаты, в том числе обладающий высоким КПД источник питания и высокоэффективная система синхронизации. ADRV9009-W/PCBZ – это однокристальное решение с временным разделением каналов (TDD), содержащее два приемника, два передатчика и приемник тракта наблюдения.

Приемопередатчик ADRV9009-W/PCBZ работает в широком диапазоне частот от 75 МГц до 6 ГГц, однако высокочастотные характеристики во многом определяются широкополосным входным каскадом. Эта плата в первую очередь предназначена для изучения работы системы и получения различных сигналов от разработчиков программного обеспечения до того, как необходимое оборудование будет готово. Цель состоит в том, чтобы разработчики могли работать с сигналами, а не беспокоиться о последнем децибеле или 1% модуля вектора ошибки.

ADRV9008-1W/PCBZ представляет собой оценочный комплект для оценки работы микросхемы ADRV9008-1, имеющей два приемника, работающих в диапазоне частот от 75 МГц до 6 ГГц. ADRV9008-2W/PCBZ представляет собой оценочный комплект для оценки работы микросхемы ADRV9008-2, имеющей два передатчика с приемником тракта наблюдения, работающих в диапазоне частот от 75 МГц до 6 ГГц.

Платформы для оценки и прототипирования ADRV9008/ADRV9009
ADI предоставляет полный набор программных и аппаратных средств для оценки, прототипирования и создания типовых проектов. В следующей таблице перечислены доступные аппаратные и программные средства.

	Материнские платы	Программное обеспечение и драйверы
Оценочная платформа	EVAL-TPG-ZYNQ3	Оценочное программное обеспечение: Библиотека API Графический интерфейс Windows для настройки и сбора данных
Платформа для прототипирования	Оценочный комплект Xilinx ZCU102 Комплект разработки Intel® Arria® 10 SoC	Программное обеспечение для прототипирования: Драйвер Linux с открытым исходным кодом Предназначенная для сбора данных программа IIO Scope для Linux с открытым исходным кодом Совместимость с GNU Radio Доступный для всех типовой проект на GitHub с использованием фреймворка JESD204B Interface Framework

Оценочные платы AD9171, AD9172 и AD9173 – это платы  в форм-факторе FMC с разъемами FMC, которые отвечают стандарту Vita 57.1. Выходной интерфейс ЦАП на платах реализован с использованием балуна компании Mini-Circuits.

Для работы с оценочной платой пользователю необходимо подключить её к совместимой материнской плате FMC, например, к одной из плат, поставляемых производителями FPGA. Компания Analog Devices производит материнскую плату FPGA под названием ADS7-V2, которая служит в качестве генератора цифровых данных, а также обеспечивает питание для оценочных плат. Плата AD917x также может питаться от лабораторного источника питания при использовании в специальном режиме, когда активен только внутренний генератор NCO. Этот рабочий режим более подробно описан в руководстве пользователя, ссылка на которое дана на странице wiki. Для наблюдения выходного сигнала ЦАП необходим спектроанализатор. Оценочные платы содержат обладающий низким шумом источник тактового сигнала на базе синтезатора частот HMC7044. Также доступен вариант с работой от внешнего источника синусоидальных или прямоугольных колебаний с малым дрожанием фазы. Оценочные платы поставляются с программным обеспечением под названием ACE, которое позволяет программировать различные рабочие режимы исследуемого компонента (и схемы формирования тактового сигнала) через порт  SPI. Также доступен программный продукт DAC Software Suite, который включает в себя пакет DPGDownloader для формирования, загрузки и передачи тестовых векторов в оценочную плату при использовании ADS7-V2.

The AD-FMCADC2-EBZ is a high-speed data acquisition board featuring the AD9625 single channel ADC at 2500 MSPS, in a FMC form factor which supports the JESD204B high speed serial interface. The AD9625 is a 12-bit monolithic sampling analog-to-digital converter (ADC) that operates at conversion rates of up to 2.5 GSPS. This product is designed for sampling wide bandwidth analog signals up to the second Nyquist zone. The combination of wide input bandwidth, high sampling rate, and excellent linearity of the AD9625 is ideally suited for spectrum analyzers, data acquisition systems, and a wide assortment of military electronics applications, such as radar and jamming/anti-jamming measures.

The board meets most of the FMC specifications in terms of mechanical size, mounting hole locations, and more. Although this board does meet most of the FMC specifications, it’s not meant as a commercial off-the-shelf (COTS) board. If you want a commercial, ready to integrate product, please refer to one of the many FMC manufacturers and the FMC specification (ANSI/VITA 57.1).

This board is targeted to use the ADI reference designs that work with Xilinx development systems. ADI provides complete source (HDL and software) to re-create those projects (minus the IP provided by the FPGA vendors, which we use), but may not provide enough info to port this to your custom platform

The design of the board is specifically tailored to synchronizing multiple AD-FMCADC2-EBZ boards together.  For more information on synchronization please refer to A Test Method for Synchronizing Multiple GSPS Converters.

The reference design includes the device data capture via the JESD204B serial interface and the SPI interface. The samples are written to the external DDR-DRAM. It allows programming the device and monitoring its internal registers via SPI.

AD-FMCADC3-EBZ - это плата высокоскоростного сбора данных, которая содержит одноканальный АЦП AD9625 с быстродействием 2500 MSPS и обладающий низкими искажениями усилитель ВЧ ADA4961 с цифровым управлением и полосой 3.2 ГГц. Плата выполнена в форм-факторе FMC и поддерживает высокоскоростной последовательный интерфейс JESD204B. Этот продукт предназначен для оцифровки широкополосных аналоговых сигналов в полосе частот вплоть до второй зоны Найквиста. Благодаря комбинации широкой полосы входного каскада, высокой частоты дискретизации и превосходной линейности AD9625 идеально подходит для спектроанализаторов, систем сбора данных и различных военных систем, например, радиолокационных систем и постановщиков помех/средств борьбы с преднамеренными помехами. Плата удовлетворяет большинству требований спецификации FMC в части механических габаритов, положения монтажных отверстий и т.п. Несмотря на это, она не является продуктом для коммерческого применения (commercial off the shelf, COTS). Если вам необходим коммерческий, готовый к интеграции продукт, вам следует обратиться к одному из многочисленных производителей плат в форм-факторе FMC и следовать спецификации FMC (ANSI/VITA 57.1). Данная плата предназначена для совместного использования с типовыми проектами Analog Devices, которые работают с системами проектирования компании Xilinx. Analog Devices предоставляет полный набор исходных кодов (HDL и программное обеспечение) для воссоздания этих проектов (за исключением используемых нами IP-ядер, предоставляемых производителями микросхем FPGA vendors), однако не может предоставить информацию в достаточном объеме для портирования решения на вашу нестандартную платформу.
Архитектура платы специально оптимизирована для поддержки синхронизации нескольких плат AD-FMCADC3-EBZ. Дополнительную информацию можно найти в статье Метод тестирования для синхронизации нескольких преобразователей с быстродействием более 1 GSPS (на англ. яз.).

The AD-FMCADC4-EBZ is a high speed 4-channel data acquisition board featuring two AD9680 dual channel ADC at 1000 MSPS and four ADA4961 low distortion, 3.2 GHz, RF DGA driving each converter. The FMC form factor supports the JESD204B high speed serial interface. All clocking and channel synchronization is support on-board using the AD9528 clock generator. This product is designed for sampling wide bandwidth analog signals up to the second Nyquist zone. The combination of wide input bandwidth, high sampling rate, and excellent linearity of the AD9680 is ideally suited for spectrum analyzers, data acquisition systems, and a wide assortment of military electronics applications, such as radar and jamming/anti-jamming measures.

The board meets most of the FMC specifications in terms of mechanical size, mounting hole locations, and more. Although this board does meet most of the FMC specifications, it’s not meant as a commercial off the shelf (COTS) board. If you want a commercial, ready to integrate product, please refer to one of the many FMC manufacturers and the FMC specification (ANSI/VITA 57.1).

This board is targeted to use the ADI reference designs that work with Xilinx development systems. ADI provides complete source (HDL and software) to re-create those projects (minus the IP provided by the FPGA vendors, which we use), but may not provide enough info to port this to your custom platform.

The design of the board is specifically tailored to synchronizing multiple AD-FMCADC4-EBZ boards together. For more information on synchronization please refer to A Test Method for Synchronizing Multiple GSPS Converters. The reference design includes the device data capture via the JESD204B serial interface and the SPI interface. The samples are written to the external DDR-DRAM. It allows programming the device and monitoring its internal registers via SPI.

The AD-FMCDAQ2-EBZ module is comprised of the AD9680 dual, 14-bit, 1.0 GSPS, JESD204B ADC, the AD9144 quad, 16-bit, 2.8 GSPS, JESD204B DAC, the AD9523-1 14-output, 1GHz clock, and power management components. It is clocked by an internally generated carrier platform via the FMC connector, comprising a completely self-contained data acquisition and signal synthesis prototyping platform. In an FMC footprint (84 mm × 69 mm), the module’s combination of wideband data conversion, clocking, and power closely approximates real-world hardware and software for system prototyping and design, with no compromise in signal chain performance.

Applications

• Electronic test and measurement equipment
• General-purpose software radios
• Radar systems
• Ultra wideband satellite receivers
• Point-to-point communication systems

The AD-FMCJESDADC1-EBZ is an easy-to-use FMC-based rapid development board comprising four 14-bit, 250 MSPS, A/D conversion channels and featuring a JESD204B high-speed serial output interface. The board contains two AD9250 dual-channel ADC ICs with on-board clocking and power supplies to facilitate seamless connectivity with the Xilinx ML605, KC705 or VC707 development platform.

Note

The AD-FMCJESDADC1-EBZ Rapid Prototyping module’s primary purpose is to facilitate understanding/validating/verifying the JESD204B interface within the FPGA development platform ecosystem. This module was designed to comply with all of the FMC physical specifications in terms of mechanical size and mounting hole locations, and as such, PCB layout tradeoffs were made which impact wideband ac performance in the first Nyquist zone. If your objective is AD9250 performance evaluation, please refer to the performance-optimized evaluation boards; their information can be found here.

The AD-FMComms11-EBZ board is a system platform board for communication infrastructure applications that demonstrates the Direct to RF (DRF) transmitter and observation receiver architecture. Using high sample rate RFDAC(s) and RFADC(s), a number of components in previous generation transmitters can be eliminated, such as mixers, modulators, IF amplifiers and filters. The objective being to bring the ADC or DAC as close to the antenna as possible, leading to possibly more cost effective and efficient communications solution.

It is composed of multi-GSPS RF ADC and DAC, AD9625 and AD9162 respectively. The transmit path contains a balun, low pass filter, gain block and variable attenuation to produce an output appropriate for a power amplifier module. Along the observation path, the PA output is coupled back into the board through a variable attenuator, a balun and finally the ADC. Clock management is taken care of on board; all the necessary clocks are generated from a reference. Power management is present as well.

Радиокарты ADRV9371-N/PCBZ и ADRV9371-W/PCBZ разработаны для демонстрации работы высококачественного широкополосного интегрированного радиотрансивера AD9371, предназначенного для применения в таких ВЧ приложениях, как базовые станции 4G, контрольно-измерительное оборудование и программно-определяемые радиосистемы. Эти радиокарты предоставляют инженерам-разработчикам, инженерам-программистам и специалистам по системной архитектуре платформу с одним трансивером 2×2 для оценки параметров устройства и быстрого макетирования разрабатываемой радиосистемы. Вся необходимая периферия для корректной работы радиокарты, включая высокоэффективный исключительно импульсный источник питания и высококачественную схему тактирования, расположена на плате.

Имеются оба варианта с узким и широким диапазоном перестройки.

ADRV9371-N/PCBZ оптимизирована для достижения лучших характеристик в узком диапазоне от 1,8 ГГц до 2,6 ГГц. За пределами указанного диапазона у платы будет наблюдаться снижение характеристик. В первую очередь эта плата предназначается для радиоинженеров, у которых есть возможность подключить AD9371 к испытательному стенду (векторному анализатору сигналов, генератору сигналов и т. д.) для достижения оптимальных характеристик.

ADRV9371-W/PCBZ работает в широком диапазоне от 300 МГц до 6 ГГц, однако, ВЧ характеристики снижены из-за согласования с широкополосным входным трактом. Эта плата первоначально предназначается для исследования системы путем подачи различных форм сигналов, сгенерированных командой разработчиков ПО еще до завершения работ по созданию собственного оборудования. Это необходимо тем разработчикам, которым нужно увидеть формы сигналов, не заботясь пока о таких характеристиках, как амплитуда вектора ошибки в 1% (EMV).

Данная плата взаимодействует с материнской платой Xilinx ZC706 (EK-Z7-ZC706-G) (приобретается отдельно).

AD6673 - это 11-разрядный, 2-канальный приемник промежуточной частоты (ПЧ) с быстродействием 250 MSPS, разработанный специально для многоантенных устройств систем связи, в которых требуются широкий динамический диапазон, низкая потребляемая мощность и маленькие габариты.

Компонент включает в себя 2 высокопроизводительных АЦП и цифровой блок изменения параметров квантования с преобразованием формы спектра шума (NSR). Каждый из АЦП имеет многокаскадную, дифференциальную конвейерную архитектуру с интегрированной логикой исправления ошибок в выходном коде и содержит широкополосную цепь выборки на переключаемых конденсаторах в первом каскаде дифференциального конвейера. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Стабилизатор скважности (DCS) компенсирует отклонения скважности тактового сигнала АЦП, позволяя преобразователям поддерживать превосходные характеристики.

Выход каждого АЦП подключен к блоку NSR. Интегрированная схема NSR позволяет повысить отношение сигнал-шум в ограниченной полосе частот внутри полосы Найквиста. Компонент поддерживает 2 режима работы выходного каскада, которые выбираются пользователем через интерфейс SPI. При активном блоке NSR выходной цифровой сигнал АЦП подвергается дополнительной обработке, благодаря которой AD6673 обеспечивает повышенное отношение сигнал-шум в ограниченной части полосы Найквиста, сохраняя разрешение 11 бит.

Блок NSR может быть запрограммирован для работы с шириной полосы выходного сигнала 22% или 33% от частоты дискретизации.

При отключенном блоке NSR данные с выхода АЦП передаются непосредственно на выход компонента с разрешением 11 бит. При работе в данном режиме AD6673 может обеспечивать отношение сигнал-шум до 65.9 dBFS во всей полосе Найквиста.

По умолчанию выходные данные АЦП направляются непосредственно на 2 выходные линии последовательного интерфейса JESD204B. Интерфейс вывода данных работает с уровнями напряжения CML. Порт поддерживает 2 режима работы - с использованием одной или двух линий (L=1;F=4 или L=2;F=2). Режим с одной линией может использоваться при частотах преобразования до 125 MSPS. Порт также имеет входы сигналов синхронизации (SYNCINB± и SYSREF±).

Ключевые особенности продукта

1. Конфигурируемый блок вывода данных JESD204B с интегрированной схемой ФАПЧ поддерживает передачу по одной или двум линиям со скоростью до 5 Гбит/с на линию.
2. Приемник ПЧ включает в себя два 11-разрядных АЦП с быстродействием 250 MSPS и программируемый блок изменения параметров квантования с перераспределением спектра шума (NSR), который позволяет улучшить отношение сигнал-шум при сокращении полосы до 22% или 33% от частоты дискретизации.
3. Поддержка опционального входного ВЧ тактового сигнала упрощает проектирование печатной платы.
4. Инновационная схема дифференциального входного каскада обеспечивает превосходное отношение сигнал-шум при частотах входного сигнала до 400 МГц.
5. Интегрированный делитель частоты входного тактового сигнала с целочисленным коэффициентом деления от 1 до 8 и вход SYNC позволяют синхронизировать несколько устройств.
6. Работает от одного напряжения питания 1.8 В.

Области применения

• Радиосистемы с разнесенным приемом
• Многорежимные цифровые приемники (3G)
  • TD-SCDMA, WiMax, WCDMA, CDMA2000, GSM, EDGE, LTE
• Приемные тракты обратного канала кабельных систем DOCSIS 3.0
• Цифровые приемники обратного канала в гибридных коаксиальных-опотоволоконных системах
• Системы с квадратурной демодуляцией
• Системы с интеллектуальными антеннами
• Контрольно-испытательная аппаратура
• Приемники РЛС
• Радиосистемы COMSEC
• Обнаружение/создание помех самодельным взрывным устройствам
• Универсальные программно-определяемые радиосистемы
• Широкополосная передача данных

AD6674 – это аналого-цифровой приемник промежуточной частоты (ПЧ) с шириной полосы 385 МГц. Он включает в себя два 14-разрядных аналого-цифровых преобразователя (АЦП) с быстродействием 1000/750/500 миллионов выборок в секунду (MSPS) и разнообразные блоки цифровой обработки сигналов – четыре широкополосных преобразователя с понижением частоты (DDC), блок изменения параметров квантования с перераспределением спектральной плотности шума (NSR) и блок мониторинга с переменным динамическим диапазоном (VDR). Компонент содержит интегрированные буфер и схему выборки-хранения, обеспечивая низкое энергопотребление, малые габариты и простоту применения. Данный продукт предназначен для применения в системах связи, способных выполнять оцифровку широкополосных аналоговых сигналов на частотах до 2 ГГц. AD6674 оптимизирован для обеспечения широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкой потребляемой мощности при малых габаритах корпуса.

Ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы.

Области применения

• Многодиапазонные, многорежимные приемники с разнесенными антеннами
  3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
• Приемники обратного канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных/оптоволоконных сетей

В течение ограниченного времени вы можете принять участие в живом тестировании AD6676 при помощи нашего программного обеспечения для удаленного оценивания характеристик.

AD6676 – это обладающая высокой степенью интеграции подсистема приемника промежуточной частоты (ПЧ), которая способна осуществлять оцифровку радиосигналов с полосой до 160 МГц, центрированных относительно ПЧ в диапазоне от 70 МГц до 450 МГц. В отличие от традиционных АЦП с дискретизацией на ПЧ AD6676 построен на базе перестраиваемого полосового Σ-Δ АЦП с высоким коэффициентом избыточной дискретизации, который избавляет от необходимости в использовании фильтров ПЧ на ПАВ и усилительных каскадов, настроенных на определенный диапазон, за счет чего достигается значительное упрощение структуры широкополосного радиоприемника. Интегрированный квадратурный цифровой преобразователь с понижением частоты с последующими выбираемыми децимирующими фильтрами уменьшает требуемую частоту дискретизации комплексных данных до приемлемых значений в диапазоне от 62.5 MSPS до 266.7 MSPS. Комплексные выходные данные с разрядностью 16 бит передаются в хост-процессор через интерфейс JESD204B, поддерживающий конфигурацию с одной или двумя линиями данных и обеспечивающий быстродействие до 5.333 Гбит/с.

Области применения

• Многорежимное, широкополосное оборудование инфраструктуры сотовых сетей
• Оборудование радиорелейных линий СВЧ диапазона
• Измерительная техника
  • Спектроанализаторы и анализаторы протоколов связи
• Программно определяемые радиосистемы

AD6677 - это 11-разрядный приемник промежуточной частоты (ПЧ) с быстродействием 250 MSPS, разработанный специально для многоантенных устройств систем связи, в которых требуются широкий динамический диапазон, низкая потребляемая мощность и маленькие габариты.

Компонент включает в себя высокопроизводительный АЦП и цифровой блок изменения параметров квантования с преобразованием формы спектра шума (NSR). АЦП имеет многокаскадную, дифференциальную конвейерную архитектуру с интегрированной логикой исправления ошибок в выходном коде и содержит широкополосную цепь выборки на переключаемых конденсаторах в первом каскаде дифференциального конвейера. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Стабилизатор скважности (DCS) компенсирует отклонения скважности тактового сигнала АЦП, позволяя преобразователю поддерживать превосходные характеристики.

Выход АЦП подключен к блоку NSR. Интегрированная схема NSR позволяет повысить отношение сигнал-шум в ограниченной полосе частот внутри полосы Найквиста. Компонент поддерживает 2 режима работы выходного каскада, которые выбираются пользователем через интерфейс SPI. При активном блоке NSR выходной цифровой сигнал АЦП подвергается дополнительной обработке, благодаря которой AD6677 обеспечивает повышенное отношение сигнал-шум в ограниченной части полосы Найквиста, сохраняя разрешение 11 бит.

Блок NSR может быть запрограммирован для работы с шириной полосы выходного сигнала, равной 22% или 33% от частоты дискретизации.

При отключенном блоке NSR данные с выхода АЦП передаются непосредственно на выход компонента с разрешением 11 бит. При работе в данном режиме AD6677 может обеспечивать отношение сигнал-шум до 65.9 dBFS во всей полосе Найквиста.

Выходные данные АЦП направляются непосредственно на 2 выходные линии последовательного интерфейса JESD204B. Интерфейс вывода данных работает с уровнями напряжения CML. Порт поддерживает один режим с использованием одной линии (L = 1; F = 4). Порт также имеет входы сигналов синхронизации (SYNCINB± и SYSREF±).

Приемник AD6677 выполняет оцифровку широкого спектра ПЧ. Подобная архитектура с дискретизацией на ПЧ значительно сокращает стоимость компонентов и уменьшает сложность по сравнению с традиционными аналоговыми решениями или цифровыми решениями, обладающими меньшей степенью интеграции.

Конфигурируемые режимы пониженного энергопотребления позволяют, при необходимости, добиться значительного сокращения потребляемой мощности. Компонент также имеет выводы быстрого детектирования, которые могут быть запрограммированы для сигнализирования о выходе сигнала за пределы диапазона.

Ключевые особенности продукта

1. Конфигурируемый блок вывода данных JESD204B с интегрированной схемой фазовой автоподстройки частоты (ФАПЧ) поддерживает передачу со скоростью до 5 Гбит/с на линию.
2. Приемник ПЧ включает в себя два 11-разрядных АЦП с быстродействием 250 MSPS и программируемый блок изменения параметров квантования с перераспределением спектра шума (NSR), который позволяет улучшить отношение сигнал-шум при сокращении полосы до 22% или 33% от частоты дискретизации.
3. Поддержка опционального входного ВЧ тактового сигнала упрощает проектирование печатной платы.
4. Инновационная схема дифференциального входного каскада обеспечивает превосходное отношение сигнал-шум при частотах входного сигнала до 400 МГц.
5. Интегрированный делитель частоты входного тактового сигнала с целочисленным коэффициентом деления от 1 до 8 и вход SYNC позволяют синхронизировать несколько устройств.
6. Работает от одного напряжения питания 1.8 В.

Области применения

• Системы связи
• Системы с разнесенными антеннами и MIMO
• Многорежимные цифровые приемники (3G)
  • TD-SCDMA, WiMAX, WCDMA,
  • CDMA2000, GSM, EDGE, LTE
• Системы с квадратурной демодуляцией
• Универсальные программно-определяемые радиосистемы

AD6684 – это четырехканальный приемник промежуточной частоты (ПЧ) с шириной полосы 135 МГц. Он состоит из четырех 14-разрядных АЦП с быстродействием 500 MSPS и различных блоков цифровой обработки сигналов, включая четыре широкополосных цифровых преобразователя с понижением частоты (DDC), блок изменения параметров квантования с перераспределением шума (NSR) и блок управления динамическим диапазоном (VDR). Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт предназначен для применения в системах связи и имеет ширину полосы аналогового каскада 1.4 ГГц в режиме полной мощности.

Четыре ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. AD6684 оптимизирован для поддержания широкой полосы входного каскада, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Входы аналогового сигнала и сигнала тактовой синхронизации являются дифференциальными. Выход каждого из АЦП подключен к двум DDC через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров.

Выход каждого канала АЦП подключен к блоку NSR. Интегрированная схема NSR позволяет улучшить отношение сигнал-шум в ограниченной полосе частот внутри полосы Найквиста. Компонент поддерживает два режима вывода данных, которые выбираются через интерфейс последовательного порта (SPI). При включении функции NSR сигнал с выхода АЦП обрабатывается таким образом, что AD6684 обеспечивает повышенное отношение сигнал-шум в ограниченном участке внутри полосы Найквиста, одновременно поддерживая разрешение на выходе 9 разрядов.

Кроме того, каждый выход АЦП подключен к блоку VDR. Этот опциональный блок позволяет поддерживать полный динамический диапазон для входных сигналов определенного типа. Входные сигналы, не выходящие за пределы заданной маски (в системах с цифровым внесением предыскажений (DPD)), пропускаются без изменения. Входные сигналы, выходящие за пределы маски, обрабатываются с пониженным разрешением.

При использовании VDR динамический диапазон приемника тракта наблюдения определяется заданной частотной маской входного сигнала. Если сигнал попадает в пределы маски, выходные данные представляются с максимальным разрешением. Если сигнал превышает определяемые частотной маской уровни мощности, разрешение выходных данных ограничивается. Эта маска применяется в системах с DPD и может использоваться в перестраиваемых приемниках с дискретизацией вещественных сигналов ПЧ, комплексных сигналов ПЧ или в приемниках прямого преобразования (приемниках с нулевой ПЧ).

Выбор используемых в различных рабочих режимах блоков DDC, NSR и VDR AD6684 осуществляется при помощи программируемых через SPI профилей (по умолчанию при включении питания используется режим с активным блоком NSR).

В дополнение к блокам DDC AD6684 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП.

В зависимости от коэффициента децимации и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать каждую пару выходов приемника ПЧ для передачи с использованием одной или двух линий высокоскоростного последовательного интерфейса вывода JESD204B подкласса 1. Входные выводы SYSREF±, SYNCINB±AB и SYNCINB±CD обеспечивают возможность синхронизации нескольких компонентов.

AD6684 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс SPI, совместимый с напряжением 1.8 В.

AD6684 выпускается в бессвинцовом 72-выводном корпусе LFCSP и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +105°C.

Ключевые особенности продукта

1. Низкая потребляемая мощность на канал.
2. Поддержка скоростей передачи линий JESD204B до 15 Гбит/c.
3. Широкая полоса в режиме полной мощности позволяет выполнять оцифровку сигналов ПЧ на частотах до 1.4 ГГц.
4. Буферизированные входные каскады упрощают проектирование и реализацию фильтра.
5. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
6. Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции.
7. Интегрированный диодный датчик температуры для управления тепловым режимом системы.

Области применения

• Системы связи
• Многодиапазонные, мультирежимные цифровые приемники 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A с разнесенным приемом
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей
• Тракты наблюдения систем цифрового внесения предыскажений
• Универсальные программно-определяемые радиосистемы

AD6688 – это приемник смешанных сигналов с непосредственной оцифровкой на радиочастоте (РЧ), обладающий шириной полосы 1.2 ГГц. Он состоит из двух 14-разрядных аналого-цифровых преобразователей (АЦП) с быстродействием 3.0 GSPS и различных блоков цифровой обработки сигналов. AD6688 содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Этот продукт разработан для применения в системах связи с непосредственной оцифровкой широкополосных аналоговых сигналов до 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD6688 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигнала синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров. NCO предоставляет возможность выбора до трех предустановленных диапазонов при помощи контактов ввода/вывода общего назначения (GPIO). Управление рабочими режимами DDC осуществляется через программируемые по SPI профили.

В дополнение к блокам DDC AD6688 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. Помимо битов быстрого детектирования AD6688 также обеспечивает функцию мониторинга уровня сигнала. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.

В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для работы с одной, двумя, четырьмя или восемью линиями данных. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.

AD6688 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.

AD6688 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C.

Ключевые особенности продукта

1. Широкая полоса входного каскада (9 ГГц по уровню -3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных сигналов.
2. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
3. Быстрое переключение NCO при помощи выводов GPIO.
4. Управление различными параметрами и функциями компонента через SPI для удовлетворения требований конкретной системы.
5. Программируемый детектор выхода за границы рабочего диапазона и функция мониторинга сигнала.
6. Интегрированный диодный датчик температуры для управления тепловым режимом системы.
7. Корпус BGA со 196 контактами, 12 мм × 12 мм

Области применения

• Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
• 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
• Приемники восходящего канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей

AD9208 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 3 GSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Этот продукт разработан для применения в системах связи с непосредственной оцифровкой широкополосных аналоговых сигналов до 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD9208 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигнала синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров. NCO предоставляет возможность выбора до трех предустановленных диапазонов припомщи контактов ввода/вывода общего назначения (GPIO). Управление рабочими режимами DDC осуществляется через программируемые по SPI профили.

В дополнение к блокам DDC AD9208 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. Помимо битов быстрого детектирования AD9208 также обеспечивает функцию мониторинга уровня сигнала. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.

В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для работы с одной, двумя, четырьмя или восемью линиями данных. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.
AD9208 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.

AD9208 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C. Продукт защищен патентом США.
Обратите внимание на то, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.

Ключевые особенности продукта

1. Широкая полоса входного каскада (9 ГГц по уровню -3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных сигналов примерно до 5 ГГц.
2. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
3. Быстрое переключение NCO при помощи выводов GPIO.
4. Управление различными параметрами и функциями компонента через SPI для удовлетворения требований конкретной системы.
5. Программируемый детектор выхода за границы рабочего диапазона и функция мониторинга сигнала.
6. Интегрированный диодный датчик температуры для управления тепловым режимом системы.
7. Корпус BGA со 196 контактами, 12 мм × 12 мм

Области применения

• Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
• 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
• Электронная контрольно-измерительная аппаратура
• Радары с фазированными антенными решетками и средства радиоэлектронной борьбы
• Приемники восходящего канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей

The AD9234 is a dual, 12-bit, 1 GSPS/500 MSPS ADC. The device has an on-chip buffer and sample-and-hold circuit designed for low power, small size, and ease of use. This product is designed for sampling wide bandwidth analog signals. The AD9234 is optimized for wide input bandwidth, high sampling rate, excellent linearity, and low power in a small package.

The dual ADC cores feature a multistage, differential pipelined architecture with integrated output error correction logic. Each ADC features wide bandwidth buffered inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations. Each ADC data output is internally connected to an optional decimate-by-2 block. The AD9234 has several functions that simplify the automatic gain control (AGC) function in a communications receiver. 

The programmable threshold detector allows monitoring of the incoming signal power using the fast detect output bits of the ADC. If the input signal level exceeds the programmable threshold, the fast detect indicator goes high. Because this threshold indicator has low latency, the user can quickly turn down the system gain to avoid an overrange condition at the ADC input. In addition to the fast detect outputs, the AD9234 also offers signal monitoring capability. The signal monitoring block provides additional information about the signal being digitized by the ADC.

Users can configure the Subclass 1 JESD204B-based high speed serialized output in a variety of one-, two-, or four-lane configurations, depending on the acceptable lane rate of the receiving logic device and the sampling rate of the ADC. Multiple device synchronization is supported through the SYSREF± and SYNCINB± input pins.

The AD9234 has flexible power-down options that allow significant power savings when desired. All of these features can be programmed using a 1.8 V to 3.3 V capable 3-wire SPI.

The AD9234 is available in a Pb-free, 64-lead LFCSP and is specified over the −40°C to +85°C industrial temperature range. This product is protected by a U.S. patent.

Product Highlights

1. Low power consumption analog core, 12-bit, 1.0 GSPS dual analog-to-digital converter (ADC) with 1.5 W per channel.
2. Wide full power bandwidth supports IF sampling of signals up to 2 GHz.
3. Buffered inputs with programmable input termination eases filter design and implementation.
4. Flexible serial port interface (SPI) controls various product features and functions to meet specific system requirements.
5. Programmable fast overrange detection.
6. 9 mm × 9 mm 64-lead LFCSP.
7. Pin compatible with the AD9680 14-bit, 1 GSPS dual ADC.

Applications

• Communications
• Diversity multiband, multimode digital receivers
• 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE
• Point-to-point radio systems
• Digital predistortion observation path
• General-purpose software radios
• Ultrawideband satellite receiver
• Instrumentation (spectrum analyzers, network analyzers, integrated RF test solutions)
• Digital oscilloscopes
• High speed data acquisition systems
• DOCSIS 3.0 CMTS upstream receive paths
• HFC digital reverse path receivers

The AD9250 is a dual, 14-bit ADC with sampling speeds of up to 250 MSPS. The AD9250 is designed to support communications applications where low cost, small size, wide bandwidth, and versatility are desired.

The ADC cores feature a multistage, differential pipelined architecture with integrated output error correction logic. The ADC cores feature wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations. A duty cycle stabilizer is provided to compensate for variations in the ADC clock duty cycle, allowing the converters to maintain excellent performance. The JESD204B high speed serial interface reduces board routing requirements and lowers pin count requirements for the receiving device.

By default, the ADC output data is routed directly to the two JESD204B serial output lanes. These outputs are at CML voltage levels. Four modes support any combination of M = 1 or 2 (single or dual converters) and L = 1 or 2 (one or two lanes). For dual ADC mode, data can be sent through two lanes at the maximum sampling rate of 250 MSPS. However, if data is sent through one lane, a sampling rate of up to 125 MSPS is supported. Synchronization inputs (SYNCINB± and SYSREF±) are provided.

Flexible power-down options allow significant power savings, when desired. Programmable overrange level detection is supported for each channel via the dedicated fast detect pins.

Programming for setup and control are accomplished using a 3-wire SPI-compatible serial interface.

The AD9250 is available in a 48-lead LFCSP and is specified over the industrial temperature range of −40°C to +85°C.

Product Highlights

1. Integrated dual, 14-bit, 170 MSPS/250 MSPS ADC.
2. The configurable JESD204B output block supports up to 5 Gbps per lane.
3. An on-chip, phase-locked loop (PLL) allows users to provide a single ADC sampling clock; the PLL multiplies the ADC sampling clock to produce the corresponding JESD204B data rate clock.
4. Support for an optional RF clock input to ease system board design.
5. Proprietary differential input maintains excellent SNR performance for input frequencies of up to 400 MHz.
6. Operation from a single 1.8 V power supply.
7. Standard serial port interface (SPI) that supports various product features and functions such as controlling the clock DCS, power-down, test modes, voltage reference mode, over range fast detection, and serial output configuration.

Applications

• Diversity radio systems
• Multimode digital receivers (3G)
  
  • TD-SCDMA, WiMAX, W-CDMA, CDMA2000, GSM, EDGE, LTE
• DOCSIS 3.0 CMTS upstream receive paths
• HFC digital reverse path receivers
• I/Q demodulation systems
• Smart antenna systems
• Electronic test and measurement equipment
• Radar receivers
• COMSEC radio architectures
• IED detection/jamming systems
• General-purpose software radios
• Broadband data applications

AD9625 – это монолитный 12-разрядный аналого-цифровой преобразователь (АЦП) с внутренней выборкой, работающий со скоростями преобразования до 2.5 миллиарда отсчетов в секунду (GSPS). Данный продукт предназначен для оцифровки широкополосных аналоговых сигналов в полосе частот вплоть до второй зоны Найквиста. Благодаря комбинации широкой полосы входного каскада, высокой частоты дискретизации и превосходной линейности AD9625 идеально подходит для применения в спектроанализаторах, системах сбора данных, а также широком спектре военной электроники, включая радиолокационные системы и постановщики помех/схемы противодействия помехам.

Входы аналогового сигнала, тактового сигнала и опорного напряжения (SYSREF±) являются дифференциальными. Высокоскоростной последовательный интерфейс вывода стандарта JESD204B может работать в различных конфигурациях с одной, двумя, четырьмя, шестью и восемью линиями данных. Продукт работает в промышленном температурном диапазоне от −40°C до +85°C.

Ключевые особенности продукта

1. Высокое качество преобразования: исключительный свободный от побочных составляющих динамический диапазон (SFDR) в проектах с высокой частотой дискретизации и непосредственной дискретизацией радиосигнала; точный интегрированный источник опорного напряжения.
2. Конфигурируемый интерфейс вывода цифровых данных формата JESD204B.
3. Порт SPI для управления различными функциями и параметрами продукта, включая формат данных, а также данные калибровки коэффициента усиления и смещения.

Области применения

• Спектроанализаторы
• Военная связь
• Радиолокационные системы
• Высококачественные цифровые запоминающие осциллографы
• Активные постановщики помех /схемы противодействия помехам
• Электронные средства разведки и средства радиоэлектронной борьбы

 

AD9656 - это четырехканальный, 16-разрядный аналого-цифровой преобразователь (АЦП) с интегрированной схемой выборки и хранения, простой в применении и обладающий низкой стоимостью, низким энергопотреблением и малыми габаритами. Продукт работает с частотой преобразования до 125 MSPS и оптимизирован для поддержания превосходных динамических характеристик и низкого энергопотребления в задачах, где критическим требованием являются маленькие габариты корпуса.

Для работы АЦП с максимальными характеристиками достаточно подать на него одно напряжение питания 1.8 В и совместимый с LVPECL/КМОП/LVDS тактовый сигнал частоты дискретизации. Во многих задачах применения каких-либо внешних источников опорного напряжения или драйверов не требуется.

Компонент поддерживает независимое переключение отдельных каналов в режим пониженного энергопотребления; типичная потребляемая мощность, когда все каналы неактивны, составляет менее 2 мВт. АЦП имеет ряд функциональных особенностей, предназначенных для обеспечения максимальной свободы проектирования и минимальной стоимости системы, включая программируемое выравнивание фазы выходного тактового сигнала и данных, а также генерацию цифровых тестовых шаблонов. Компонент содержит встроенные детерминированные и псевдослучайные тестовые шаблоны, а также поддерживает ввод пользовательских тестовых шаблонов через интерфейс последовательного порта (SPI).

AD9656 выпускается в соответствующем требованиям RoHS 56-выводном корпусе LFCSP.

Компонент работает в промышленном температурном диапазоне от −40°C до +85°C.

Ключевые особенности продукта

1. Маленькие габариты посадочного места. Четыре АЦП интегрированы в небольшом корпусе с габаритами 8 мм × 8 мм.
2. Интегрированная схема фазовой автоподстройки частоты (ФАПЧ) позволяет использовать только один внешний тактовый сигнал дискретизации АЦП; схема ФАПЧ осуществляет умножение частоты внешнего сигнала для формирования соответствующего тактового сигнала интерфейса передачи данных JESD204B.
3. Конфигурируемый блок вывода данных JESD204B поддерживает скорость передачи до 6.4 Гбит/с на линию.
4. Блок вывода данных JESD204B поддерживает конфигурации с одной, двумя и четырьмя линиями.
5. Низкая потребляемая мощность - 198 мВт на канал при 125 MSPS, две линии.
6. Порт управления SPI обеспечивает широкие возможности конфигурирования с учетом требований конкретной системы.

Области применения

• Медицинские системы визуальной диагностики
• Быстродействующие системы формирования и обработки изображений
• Радиоприемники с квадратурными сигналами
• Радиоприемники с разнесенными антеннами
• Портативное тестовое оборудование

AD9680 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 1 миллиард выборок в секунду (GSPS). Компонент включает в себя интегрированный буфер и схему выборки и хранения, что позволяет сократить габариты, уменьшить потребляемую мощность и упростить его применение. Он предназначен для оцифровки широкополосных аналоговых сигналов на частотах до 2 ГГц и оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Ядра АЦП построены на базе многокаскадной дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный аналоговый входной каскад, который может работать с широким набором выбираемых пользователем диапазонов рабочего напряжения. Интегрированный источник опорного напряжения упрощает проектирование системы.

Входы аналоговых сигналов и тактовой синхронизации являются дифференциальными. Выход каждого АЦП подключен к цифровому преобразователю с понижением частоты (DDC), состоящему из 4 последовательно соединенных каскадов обработки сигнала: 12-разрядного преобразователя частоты (NCO) и 4 полуполосных децимирующих фильтров.

В дополнение к блокам DDC AD9680 имеет ряд функций, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет контролировать уровень мощности входного сигнала, используя выходные биты быстрого детектирования АЦП. Индикатор быстрого детектирования переключается в состояние высокого логического уровня, если уровень входного сигнала превышает программируемый порог. Поскольку данный индикатор имеет короткое время реакции, пользователь может быстро уменьшить коэффициент усиления системы для предотвращения перегрузки АЦП по входу.

Высокоскоростные последовательные интерфейсы вывода стандарта JESD204B Subclass 1 могут быть сконфигурированы пользователем для работы с 1, 2 или 4 линиями данных, в зависимости от конфигурации DDC и быстродействия приемного логического устройства. При помощи входных выводов SYSREF± и SYNCINB± поддерживается возможность синхронизации нескольких микросхем.

Компонент имеет широкие возможности управления энергопотреблением, позволяющие добиваться существенного снижения потребляемой мощности. Все функциональные возможности продукта программируются при помощи трехпроводного интерфейса SPI, работающего с напряжением питания от 1.8 В до 3.3 В.

AD9680 выпускается в бессвинцовом 64-выводном корпусе LFCSP и работает в промышленном температурном диапазоне от −40°C до +85°C. Данный продукт защищен патентом США.

Ключевые особенности продукта

1. Низкая потребляемая мощность на канал АЦП.
2. Широкая полоса при максимальном уровне сигнала позволяет осуществлять дискретизацию сигналов ПЧ в диапазоне до 2 ГГц.
3. Буферизированные входы с программируемым согласованием упрощают проектирование и реализацию фильтра.
4. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для построения многодиапазонных приемников.
5. Конфигурируемый интерфейс последовательного порта (SPI) для управления различными параметрами и функциями продукта в соответствии с требованиями конкретной системы.
6. Программируемая функция быстрого детектирования перегрузки.
7. 64-выводный корпус LFCSP, 9 мм x 9 мм

Области применения

• Многодиапазонные, многорежимные цифровые приемники с разнесенным приемом
• Системы связи
  • 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE
•  Программно определяемые радиосистемы общего назначения
• Сверхширокополосные спутниковые приемники
• Измерительная техника
• Радиолокация
• Радиоэлектронная разведка (SIGINT)
• Приемники восходящего потока в кабельных сетях DOCSIS 3.0
• Цифровые приемники обратного канала в гибридных волоконно-оптических/коаксиальных сетях

The AD9683 is a 14-bit ADC with sampling speeds of up to 250 MSPS. The AD9683 supports communications applications where low cost, small size, wide bandwidth, and versatility are desired. The ADC core features a multistage, differential pipelined architecture with integrated output error correction logic. The ADC core features wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations. A duty cycle stabilizer (DCS) is provided to compensate for variations in the ADC clock duty cycle, allowing the converter to maintain excellent performance. The JESD204B high speed serial interface reduces board routing requirements and lowers pin count requirements for the receiving device. The ADC output data is routed directly to the JESD204B serial output lane. These outputs are at CML voltage levels. Data can be sent through the lane at the maximum sampling rate of 250 MSPS, which results in a lane rate of 5 Gbps. Synchronization inputs (SYNCINB± and SYSREF±) are provided. Flexible power-down options allow significant power savings, when desired. Programmable overrange level detection is supported via the dedicated fast detect pins. Programming for setup and control is accomplished using a 3-wire SPI-compatible serial interface. The AD9683 is available in a 32-lead LFCSP and is specified over the industrial temperature range of −40°C to +85°C.

Product Highlights

1. Integrated 14-bit, 170 MSPS/250 MSPS ADC.
2. The configurable JESD204B output block supports lane rates up to 5 Gbps.
3. An on-chip, phase-locked loop (PLL) allows users to provide a single ADC sampling clock; the PLL multiplies the ADC sampling clock to produce the corresponding JESD204B data rate clock.
4. Support for an optional radio frequency (RF) clock input to ease system board design.
5. Proprietary differential input maintains excellent SNR performance for input frequencies of up to 400 MHz.
6. Operation from a single 1.8 V power supply.
7. Standard serial port interface (SPI) that supports various product features and functions, such as controlling the clock DCS, power-down, test modes, voltage reference mode, overrange fast detection, and serial output configuration.

Applications

• Communications
• Diversity radio systems
• Multimode digital receivers (3G)
  TD-SCDMA, WiMAX, W-CDMA, CDMA2000, GSM, EDGE, LTE
• DOCSIS 3.0 CMTS upstream receive paths
• HFC digital reverse path receivers
• Smart antenna systems
• Electronic test and measurement equipment
• Radar receivers
• COMSEC radio architectures
• IED detection/jamming systems
• General-purpose software radios
• Broadband data applications
• Ultrasound equipment

AD9690 – это 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 1 миллиард выборок в секунду (GSPS). Компонент содержит интегрированную схему выборки и хранения, что позволяет получить простое в применении решение с низким энергопотреблением и малыми габаритами. Данный АЦП предназначен для оцифровки широкополосных аналоговых сигналов в диапазоне частот до 2 ГГц. AD9690 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкой потребляемой мощности при малых габаритах корпуса.

Ядро АЦП реализовано на базе многокаскадной дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Компонент обладает широкополосными входными каскадами, которые поддерживают работу с различными выбираемыми пользователями диапазонами напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы.

Входы аналогового сигнала и сигнала тактовой синхронизации являются дифференциальными. Результат преобразования АЦП подается на два цифровых преобразователя с понижением частоты (DDC). Каждый DDC состоит из нескольких последовательно включенных каскадов цифровой обработки сигналов: 12-разрядного преобразователя частоты (NCO) и четырех полуполосных децимирующих фильтров.

В дополнение к блокам DDC AD9690 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП.

Высокоскоростной последовательный порт вывода JESD204B (подкласс 1) может быть сконфигурирован пользователем для работы в различных конфигурациях с одной, двумя или четырьмя линиями данных, в зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.

AD9690 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс SPI, совместимый с напряжениями от 1.8 В до 3.3 В.

AD9690 выпускается в бессвинцовом 64-выводном корпусе LFCSP и работает в промышленном температурном диапазоне от −40°C до +85°C. Компонент защищен патентом США.

Ключевые особенности продукта

1. Широкая полоса в режиме полной мощности позволяет выполнять оцифровку сигналов ПЧ на частотах до 2 ГГц.
2. Буферизированные входные каскады с программируемым согласованием упрощают проектирование и реализацию фильтра.
3. Два интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
4. Управление различными параметрами и функциями компонента через интерфейс последовательного порта (SPI) для удовлетворения требований конкретной системы.
5. Программируемый детектор перегрузки по напряжению с коротким временем реакции.
6. 64-выводный корпус LFCSP, 9 мм × 9 мм. 

Области применения

• Связь
• Многодиапазонные, мультирежимные цифровые приемники 3G/4G, TD-SCDMA, W-
• CDMA, GSM, LTE
• Универсальные программно определяемые радиосистемы
• Сверширокополосные спутниковые приемники
• Измерительная техника
• Радары
• Радиоэлектронная разведка
• Приемные тракты обратного канала кабельных систем DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей

The AD9691 is a dual, 14-bit, 1.25 GSPS analog-to-digital converter (ADC). The device has an on-chip buffer and sample-and-hold circuit designed for low power, small size, and ease of use. The device is designed for sampling wide bandwidth analog signals of up to 1.5 GHz.

The dual ADC cores feature a multistage, differential pipelined architecture with integrated output error correction logic. Each ADC features wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations.

Each ADC data output is internally connected to two digital downconverters (DDCs). Each DDC consists of four cascaded signal processing stages: a 12-bit frequency translator (NCO) and four half-band decimation filters.

In addition to the DDC blocks, the AD9691 has several functions that simplify the automatic gain control (AGC) function in the communications receiver. The programmable threshold detector allows monitoring of the incoming signal power using the fast detect output bits of the ADC. If the input signal level exceeds the programmable threshold, the fast detect indicator goes high. Because this threshold indicator has low latency, the user can quickly turn down the system gain to avoid an overrange condition at the ADC input.

Users can configure the Subclass 1 JESD204B-based high speed serialized output in a variety of one-, two-, four- or eight-lane configurations, depending on the DDC configuration and the acceptable lane rate of the receiving logic device. Multiple device synchronization is supported through the SYSREF± input pins.

The AD9691 is available in a Pb-free, 88-lead LFCSP and is specified over the −40°C to +85°C industrial temperature range.

Product Highlights

1. Low power consumption analog core, 14-bit, 1.25 GSPS dual analog-to-digital converter (ADC) with 1.9 W per channel.
2. Wide full power bandwidth supports IF sampling of signals up to 1.5 GHz.
3. Buffered inputs with programmable input termination eases filter design and implementation.
4. Flexible serial port interface (SPI) controls various product features and functions to meet specific system requirements.
5. Programmable fast overrange detection.
6. 12 mm × 12 mm 88-lead LFCSP.

Applications

• Communications (wideband receivers and digital predistortion)
• Instrumentation (spectrum analyzers, network analyzers, integrated RF test solutions)
• DOCSIS 3.x CMTS upstream receive paths
• High speed data acquisition systems

AD9694 – это четырехканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 500 MSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт предназначен для оцифровки широкополосных аналоговых сигналов в полосе частот до 1.4 ГГц. AD9694 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Четыре ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы.

Входы аналоговых сигналов и сигналов синхронизации являются дифференциальными. Каждая пара выходов данных АЦП подключена к двум цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров.

В дополнение к блокам DDC AD9694 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП.

В зависимости от коэффициента децимации и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать каждую пару цифровых выходов для передачи с использованием одной или двух линий высокоскоростного последовательного интерфейса вывода JESD204B подкласса 1. Входные выводы SYSREF±, SYNCINB±AB и SYNCINB±CD обеспечивают возможность синхронизации нескольких компонентов.

AD9694 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс SPI, совместимый с напряжением 1.8 В.

AD9694 выпускается в бессвинцовом 72-выводном корпусе LFCSP и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +105°C.

Ключевые особенности продукта

1. Низкая потребляемая мощность на канал АЦП.
2. Поддержка скоростей передачи линий JESD204B до 15 Гбит/c.
3. Широкая полоса в режиме полной мощности позволяет выполнять оцифровку сигналов ПЧ на частотах до 1.4 ГГц.
4. Буферизированные входные каскады упрощают проектирование и реализацию фильтра.
5. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
6. Управление различными параметрами и функциями компонента через интерфейс последовательного порта (SPI) для удовлетворения требований конкретной системы.
7. Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции.
8. Интегрированный диодный датчик температуры для управления тепловым режимом системы.

Области применения

• Системы связи
• Многодиапазонные, мультирежимные цифровые приемники 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A с разнесенным приемом
• Универсальные программно-определяемые радиосистемы
• Сверхширокополосные спутниковые приемники
• Измерительная техника

AD9135 - это двухканальный 11-разрядный цифро-аналоговый преобразователь (ЦАП) с широким динамическим диапазоном. Он поддерживает максимальную скорость преобразования 2.8 миллиардов отсчетов в секунду (GSPS), позволяя формировать сигналы одновременно на многих несущих в очень широкой полосе. Выходы ЦАП оптимизированы для непосредственного подключения к аналоговым квадратурным модуляторам ADRF6720 и ADRF670x компании Analog Devices, Inc. Для программирования/чтения различных внутренних параметров компонент имеет опциональный интерфейс последовательного порта (SPI), работающий в трех- или четырёхпроводной конфигурации. Выходной ток полной шкалы может программироваться пользователем в диапазоне от 13.9 мА до 27.0 мА (типичные значения). AD9135 выпускается в 88-выводном корпусе LFCSP.

Ключевые особенности продукта

1. Крайне широкая полоса комплексных сигналов (более 2 ГГц) делает возможным создание принципиально новых широкополосных и многодиапазонных беспроводных систем.
2. Продвинутые технические решения, обеспечивающие низкий уровень побочных спектральных составляющих и искажений, позволяют добиться высокого качества синтеза широкополосных сигналов в полосе от нуля до высоких промежуточных частот.
3. Продвинутые технические решения, обеспечивающие низкий уровень побочных спектральных составляющих и искажений, позволяют добиться высокого качества синтеза широкополосных сигналов в полосе от нуля до высоких промежуточных частот.
4. Меньшее количество выводов интерфейса данных за счёт применения последовательно-параллельного интерфейса (SERDES) JESD204B с восемью линиями.
5. Программное разрешение передачи для поддержания баланса между потребляемой мощностью и временем пробуждения.
6. Малые габариты корпуса (12 мм × 12 мм).

Области применения

• Беспроводная связь
  • Базовые станции 3G/4G W-CDMA
  • Широкополосные повторители
  • Пограммно определяемые радиосистемы
• Широкополосные системы связи
  • Радиорелейные линии
  • Локальные (local multipoint distribution service, LMDS) и многоканальные многоточечные распределительные системы (multichannel multipoint distribution service, MMDS)
• Многоантенные передатчики, системы MIMO (multiple input/multiple output)
• Измерительные приборы
• Автоматическое тестовое оборудование

AD9136 - это двухканальный 16-разрядный цифро-аналоговый преобразователь (ЦАП) с широким динамическим диапазоном. Он поддерживает максимальную скорость преобразования 2.8 миллиардов отсчетов в секунду (GSPS), позволяя формировать сигналы одновременно на многих несущих в очень широкой полосе. Выходы ЦАП оптимизированы для непосредственного подключения к аналоговым квадратурным модуляторам ADRF6720 и другим аналоговым квадратурным модуляторам компании Analog Devices, Inc. Для программирования/чтения различных внутренних параметров компонент имеет опциональный интерфейс последовательного порта (SPI), работающий в трех- или четырёхпроводной конфигурации. Выходной ток полной шкалы может программироваться пользователем в диапазоне от 13.9 мА до 27.0 мА (типичные значения). AD9135 выпускается в 88-выводном корпусе LFCSP.

Ключевые особенности продукта

1. Крайне широкая полоса комплексных сигналов (более 2 ГГц) делает возможным создание принципиально новых широкополосных и многодиапазонных беспроводных систем.
2. Продвинутые технические решения, обеспечивающие низкий уровень побочных спектральных составляющих и искажений, позволяют добиться высокого качества синтеза широкополосных сигналов в полосе от нуля до высоких промежуточных частот.
3. Поддержка интерфейса JESD204B Subclass 1 упрощает аппаратурную и программную синхронизацию нескольких микросхем.
4. Меньшее количество выводов интерфейса данных за счёт применения последовательно-параллельного интерфейса (SERDES) JESD204B с восемью линиями.
5. Программное разрешение передачи для поддержания баланса между потребляемой мощностью и временем пробуждения.
6. Малые габариты корпуса (12 мм × 12 мм).

Области применения

• Беспроводная связь
  • Базовые станции 3G/4G W-CDMA
  • Широкополосные повторители
  • Пограммно определяемые радиосистемы
• Широкополосные системы связи
  • Радиорелейные линии
  • Локальные (local multipoint distribution service, LMDS) и многоканальные многоточечные распределительные системы (multichannel multipoint distribution service, MMDS)
• Многоантенные передатчики, системы MIMO (multiple input/multiple output)
• Измерительные приборы
• Автоматическое тестовое оборудование

The AD9144 is a quad, 16-bit, high dynamic range digital-to-analog converter (DAC) that provides a maximum sample rate of 2.8 GSPS, permitting a multicarrier generation up to the Nyquist frequency. The DAC outputs are optimized to interface seamlessly with the ADRF6720 analog quadrature modulator (AQM) from Analog Devices, Inc. An optional 3-wire or 4-wire serial port interface (SPI) provides for programming/readback of many internal parameters. Full-scale output current can be programmed over a typical range of 13.9 mA to 27.0 mA. The AD9144 is available in an 88-lead LFCSP.

Product Highlights

1. Greater than 1 GHz, ultrawide complex signal bandwidth enables emerging wideband and multiband wireless applications.
2. Advanced low spurious and distortion design techniques provide high quality synthesis of wideband signals from baseband to high intermediate frequencies.
3. JESD204B Subclass 1 support simplifies multichip synchronization in software and hardware design.
4. Fewer pins for data interface width with a serializer/deserializer (SERDES) JESD204B eight-lane interface.
5. Programmable transmit enable function allows easy design balance between power consumption and wake-up time.
6. Small package size with 12 mm × 12 mm footprint.

Applications

• Wireless communications
  • 3G/4G W-CDMA base stations
  • Wideband repeaters
  • Software defined radios
• Wideband communications
  • Point-to-point
  • Local multipoint distribution service (LMDS) and multichannel multipoint distribution service (MMDS)
• Transmit diversity, multiple input/multiple output (MIMO)
• Instrumentation
• Automated test equipment

AD9152 - это двухканальный, 16-разрядный цифро-аналоговый преобразователь (ЦАП) с широким динамическим диапазоном, который обеспечивает максимальную частоту обновления 2.25 GSPS, позволяя формировать сигналы одновременно на многих несущих в диапазоне до частоты Найквиста. Выходные каскады ЦАП оптимизированы для непосредственного подключения к аналоговым квадратурным модуляторам ADRF6720 компании Analog Devices. Для программирования/считывания различных внутренних параметров компонент имеет опциональный трех- или четырехпроводной интерфейс последовательного порта (SPI). Выходной ток полной шкалы может программироваться пользователем в диапазоне от 4 мА до 20 мА. AD9152 выпускается в 56-выводном корпусе LFCSP и является представителем семейства TxDAC+^®.

Ключевые особенности продукта

1. Крайне широкая полоса сигнального тракта делает возможным появление принципиально новых широкополосных и многодиапазонных беспроводных систем.
2. Усовершенствованная архитектура с низким уровнем побочных спектральных составляющих и искажений обеспечивает высокое качество синтеза широкополосных сигналов в диапазоне от нуля до высоких промежуточных частот.
3. Конфигурируемый интерфейс JESD204B Subclass 1 с четырьмя линиями данных упрощает аппаратную и программную поддержку многокристальной синхронизации.
4. Меньше контактов для передачи данных за счет применения последовательно-параллельного (SERDES) интерфейса JESD204B.
5. Функция программного разрешения передачи упрощает достижение баланса между потребляемой мощностью и временем пробуждения.
6. Малые габариты корпуса, посадочное место 8 мм × 8 мм.

Области применения

• Беспроводная связь
  • Базовые станции LTE и GSM
  • Широкополосные повторители
  • Программно-определяемые радиосистемы
• Широкополосные системы связи
  • Радиорелейные линии СВЧ диапазона
  • LMDS/MMSD
• Системы с разнесенными передающими антеннами, MIMO (multiple input/multiple output)
• Измерительная техника
• Автоматическое тестовое оборудование

AD9154 - это обладающий широким динамическим диапазоном, четырехканальный 16-разрядный цифро-аналоговый ЦАП, который  работает с максимальной частотой обновления 2.4 миллиарда выборок в секунду (GSPS), позволяя формировать сигналы одновременно на многих несущих в полосе частот вплоть до частоты Найквиста в режиме baseband. Компонент имеет ряд функциональных блоков, оптимизированных для применения в передатчиках прямого преобразования, включая комплексный цифровой модулятор, детектор мощности входного сигнала, а также средства компенсации рассогласования коэффициента усиления, фазы и смещения. Выходные каскады ЦАП оптимизированы для непосредственного подключения к ВЧ квадратурным модуляторам ADRF672x, также выпускаемым компанией Analog Devices. В режиме смесителя ЦАП AD9154 может быть использован для воссоздания сигналов во второй и третьей зонах Найквиста. Программирование и считывание параметров из внутренних регистров осуществляется через интерфейс последовательного порта (SPI). Выходной ток полной шкалы может программироваться пользователем в диапазоне от −4 мА до −20 мА. AD9154 выпускается в 88-выводном корпусе LFCSP.

Ключевые особенности продукта

1. Крайне широкая полоса формирования сигналов делает возможным создание новых, перспективных широкополосных и многодиапазонных средств связи.
2. Усовершенствованные методы проектирования с низкими уровнями искажений и побочных составляющих обеспечивают высокое качество синтеза сигналов в диапазоне от нуля до высоких промежуточных частот.
3. Порт JESD204B подкласса 1 (Subclass 1) упрощает многокристальную синхронизацию.
4. Малые габариты корпуса, посадочное место 12 мм × 12 мм.

Области применения

• Беспроводная связь
  Базовые станции multicarrier LTE и GSM
  Широкополосные повторители
  Программно определяемые радиосистемы
• Широкополосная связь
  Радиорелейные линии диапазона СВЧ
• Передатчики с разнесенными в пространстве антеннами, системы multiple input/multiple output (MIMO)
• Измерительные приборы
• Автоматическое тестовое оборудование

AD9161 – это высокопроизводительный, 11-разрядный цифро-аналоговый преобразователь (ЦАП), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуры стандарта DOCSIS 3.1 с полным максимальным спектром 1.794 ГГц. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9161/AD9162 могут быть сконфигурированы для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9161/ AD9162 могут использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9161/AD9162 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9161 имеет последовательный периферийный интерфейс (SPI). AD9161 выпускается в корпусах CSP_BGA со 165 шариковыми контактами, имеющих шаг между контактами 0.5 мм (8.0 мм × 8.0 мм) или 0.8 мм (11 мм × 11 мм).

Ключевые особенности продукта

1. Широкий динамический диапазон и широкая полоса воссоздания сигнала делают возможным синтез РЧ сигналов на частотах до 7.5 ГГц.
2. Интерфейс JESD204B SERDES с конфигурируемым количеством линий (до восьми) и скоростью передачи.
3. Ширина полосы и динамический диапазон с запасом удовлетворяют требованиям DOCSIS 3.1.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • W-CDMA, LTE, LTE-A, радиорелейные линии
• Измерительные приборы, автоматическое тестовое оборудование
• Радары и средства постановки помех

AD9162 – это высокопроизводительный, 16-разрядный цифро-аналоговый преобразователь (ЦАП), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуры стандарта DOCSIS 3.1 с полным максимальным спектром 1.794 ГГц. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9161/AD9162 могут быть сконфигурированы для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9161/ AD9162 могут использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9161/AD9162 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9162 имеет последовательный периферийный интерфейс (SPI). AD9162 выпускается в корпусах CSP_BGA со 165 шариковыми контактами (8.0 мм × 8.0 мм, шаг между контактами 0.5 мм) или 169 шариковыми контактами (11 мм × 11 мм, шаг между контактами 0.8 мм). Имеется опция для свинцовой пайки.

Ключевые особенности продукта

1. Широкий динамический диапазон и широкая полоса воссоздания сигнала делают возможным синтез РЧ сигналов на частотах до 7.5 ГГц.
2. Интерфейс JESD204B SERDES с конфигурируемым количеством линий (до восьми) и скоростью передачи.
3. Ширина полосы и динамический диапазон с запасом удовлетворяют требованиям DOCSIS 3.1.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • W-CDMA, LTE, LTE-A, радиорелейные линии
• Измерительные приборы, автоматическое тестовое оборудование
• Радары и средства постановки помех

AD9163 – это высокопроизводительный, 16-разрядный цифро-аналоговый преобразователь (ЦАП), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями.

Превосходные характеристики качества генерируемого РЧ сигнала и высокие значения частоты интерполяции позволяют использовать AD9163 в инфраструктуре различным систем беспроводной связи, включая MC-GSM, W-CDMA, LTE и LTE-A. Благодаря широкой полосе выходного сигнала (до 1 ГГц), наличию комплексного генератора с цифровым управлением (NCO) и цифрового преобразователя с повышением частоты компонент способен непосредственно формировать сигналы в двух или трех частотных диапазонах, избавляя от необходимости в дорогостоящих аналоговых преобразователях частоты.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуре стандарта DOCSIS 3.1 с полным максимальным спектром 1 ГГц, что делает данный компонент идеальным выбором для применения в кабельных сетях многоквартирных домов. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9163 может быть сконфигурирован для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9163 может использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9163 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9163 имеет последовательный периферийный интерфейс (SPI). AD9163 выпускается в корпусе CSP_BGA со 169 шариковыми контактами, имеющем шаг между контактами 0.8 мм (11.0 мм × 11.0 мм).

Ключевые особенности продукта

1. Широкий динамический диапазон и широкая полоса воссоздания сигнала делают возможным синтез РЧ сигналов на частотах до 7.5 ГГц.
2. Интерфейс JESD204B SERDES с конфигурируемым количеством линий (до восьми) и скоростью передачи.
3. Ширина полосы и динамический диапазон с запасом удовлетворяют требованиям многодиапазонных стандартов беспроводной связи.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • MC-GSM, W-CDMA, LTE, LTE-A, радиорелейные линии

AD9164 – это высокопроизводительный, 16-разрядный цифро-аналоговый преобразователь (ЦАП) и синтезатор прямого цифрового синтеза (direct digital synthesizer, DDS), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями. Синтезатор DDS состоит из банка тридцати двух 32-разрядных генераторов с цифровым управлением (numerically controlled oscillator, NCO), каждый из которых имеет собственный аккумулятор фазы. Благодаря высокой тактовой частоте последовательного периферийного интерфейса SPI (100 МГц) и режимам быстрого изменения частоты компонент поддерживает несколько режимов фазокогерентной быстрой перестройки частоты, которые могут быть использованы в разных областях применения.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуры стандарта DOCSIS 3.1 с полным максимальным спектром 1.791 ГГц. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9164 может быть сконфигурирован для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9164 может использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9164 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9164 имеет последовательный периферийный интерфейс (SPI). AD9164 выпускается в корпусах CSP_BGA со 165 шариковыми контактами (8.0 мм × 8.0 мм, шаг между контактами 0.5 мм) или 169 шариковыми контактами (11 мм × 11 мм, шаг между контактами 0.8 мм). Имеется опция для свинцовой пайки.

Ключевые особенности продукта

1. Широкий динамический диапазон и ширина полосы восстановления сигнала обеспечивают синтез радиосигнала с частотой до 7,5 ГГц.
2. До восьми линий интерфейса JESD204B SERDES с возможностью настройки, как количества линий, так и скорости передачи данных по ним.
3. Ширина полосы пропускания и динамический диапазон соответствуют стандарту DOCSIS 3.1 и стандартам многополосной беспроводной связи и даже превосходят их требования.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • W-CDMA, LTE, LTE-A, радиорелейные линии

The AD9172 is a high performance, dual, 16-bit digital-to-analog converter (DAC) that supports DAC sample rates to 12.6 GSPS. The device features an 8-lane, 15 Gbps JESD204B data input port, a high performance, on-chip DAC clock multiplier, and digital signal processing capabilities targeted at single-band and multiband direct to radio frequency (RF) wireless applications.

The AD9172 features three complex data input channels per RF DAC that are bypassable. Each data input channel includes a configurable gain stage, an interpolation filter, and a channel numerically controlled oscillator (NCO) for flexible, multiband frequency planning. The device supports up to a 1.5 GSPS complex data rate per input channel and is capable of aggregating multiple complex input data streams up to a maximum complex data rate of 1.5 GSPS. Additionally, the AD9172 supports ultrawide bandwidth modes bypassing the channelizers to provide maximum data rates of up to 3.08 GSPS (with 16-bit resolution) and 4.1 GSPS (with 12-bit resolution).

The AD9172 is available in a 144-ball BGA_ED package.

Product Highlights

1. Supports single-band and multiband wireless applications with three bypassable complex data input channels per RF DAC at a maximum complex input data rate of 1.5 GSPS. One independent NCO per input channel.
2. Ultrawide bandwidth channel bypass modes supporting up to 3 GSPS data rates with 16-bit resolution and 4 GSPS with 12-bit resolution.
3. Low power dual converter decreases the amount of power consumption needed in high bandwidth and multichannel applications.

Applications

• Wireless communications infrastructure
  • Multiband base station radios
  • Microwave/E-band backhaul systems
• Instrumentation, automatic test equipment (ATE)
• Radars and jammers

AD9173 – это высокопроизводительный, двухканальный 16-разрядный цифро-аналоговый преобразователь (ЦАП), поддерживающий работу с частотой обновления до 12.6 GSPS. Компонент содержит порт ввода данных JESD204B с 8 линиями данных и пропускной способностью 15.4 Гбит/с, интегрированный высококачественный умножитель тактовой частоты ЦАП и блоки цифровой обработки сигнала, предназначенные для построения однодиапазонных и многодиапазонных беспроводных устройств с непосредственным преобразованием сигнала на радиочастоту (РЧ).

AD9173 имеет три канала ввода комплексного цифрового сигнала на канал РЧ ЦАП, каждый из которых можно исключить из сигнальной цепочки. Каждый из каналов содержит конфигурируемый каскад усиления, интерполирующий фильтр и канальный генератор с цифровым управлением (NCO) для расширения возможностей частотного планирования. Компонент поддерживает работу с частотой дискретизации комплексных цифровых сигналов до 1.54 GSPS в каждом входном канале и обеспечивает возможность агрегации нескольких входных потоков комплексных данных в единый поток с максимальной скоростью 1.54 GSPS. Кроме того,  AD9173 поддерживает работу в сверхширокополосном режиме, когда блоки формирования каналов исключаются из сигнальной цепочки для получения максимальной пропускной способности до 3.08 GSPS (при 11-разрядном разрешении и 16-разрядной упаковке в последовательно-параллельном преобразователе (SERDES)) или 3.4 GSPS (при 11-разрядном разрешении и 12-разрядной упаковке в SERDES).

AD9173 выпускается в корпусе BGA_ED со 144 шариковыми контактами.

Ключевые особенности продукта

1. Поддержка однодиапазонных и многодиапазонных беспроводных систем при помощи трех каналов ввода комплексных цифровых сигналов на канал РЧ ЦАП с максимальной частотой дискретизации 1.54 GSPS при разрешении 11 бит и 1.23 GSPS при разрешении 16 бит. Один независимый генератор NCO на каждый входной канал.
2. Сверхширокополосный режим с пропускной способностью до 3.08 GSPS при 11-разрядном разрешении и 16-разрядной упаковке в SERDES, либо 3.4 GSPS при 11-разрядном разрешении и 12-разрядной упаковке в SERDES.
3. Малопотребляющий двухканальный преобразователь сокращает количество потребляемой мощности, необходимое для создания многоканальных, широкополосных устройств.

Области применения

• Инфраструктура беспроводных систем связи
  • Передатчики многодиапазонных базовых станций
  • Транспортные радиоканалы СВЧ диапазона/диапазона E
• Измерительная техника, оборудование автоматического тестирования

AD9174 – это высокопроизводительный, двухканальный 16-разрядный цифро-аналоговый преобразователь (ЦАП), поддерживающий работу с частотой обновления до 12.6 GSPS. Компонент содержит порт ввода данных JESD204B с 8 линиями данных и пропускной способностью 15.4 Гбит/с, интегрированный высококачественный умножитель тактовой частоты ЦАП и блоки цифровой обработки сигнала, предназначенные для построения однодиапазонных и многодиапазонных беспроводных устройств с непосредственным преобразованием сигнала на радиочастоту (РЧ).

AD9174 имеет три канала ввода комплексных цифровых сигналов на канал РЧ ЦАП. Каждый канал ввода может быть в независимом порядке исключен из схемы и содержит конфигурируемый каскад усиления, интерполирующий фильтр и генератор с цифровым управлением (NCO) для расширения возможностей частотного планирования. Компонент поддерживает работу с частотой дискретизации комплексных цифровых сигналов до 3.08 GSPS в каждом входном канале (до 6.16 GSPS при работе с вещественными сигналами). Сигналы каждой группы из трех канальных преобразователей частоты суммируются в соответствующем основном тракте данных и могут при необходимости подвергаться дополнительной обработке. Каждый из двух основных трактов данных содержит интерполирующий фильтр и один главный генератор NCO на входе РЧ ЦАП. При помощи переключателя модулятора выходы основного тракта данных могут быть подключены только к ЦАП0 (DAC0) для работы в одноканальном режиме, либо к ЦАП0 и ЦАП1 (DAC1) для работы в режиме двухканального ЦАП промежуточной частоты (ПЧ).

AD9174 также поддерживает сверхширокополосный режим, в котором канальные преобразователи и основные тракты данных могут исключаться из схемы для поддержания максимальной скорости данных до 6.16 GSPS при использовании компонента в качестве одноканального 16-разрядного ЦАП, до 3.08 GSPS в качестве двухканального 16-разрядного ЦАП или до 4.1 GSPS в качестве двухканального 12-разрядного ЦАП.

Кроме того, блоки главных генераторов NCO в AD9174 содержат банк из тридцати одного 32-разрядного генератора NCO, каждый из которых имеет независимый фазовый аккумулятор. В сочетании с последовательным периферийным интерфейсом (SPI), работающем на частоте  80 МГц и используемом для программирования генераторов NCO, этот банк позволяет осуществлять фазокогерентную быструю перестройку частоты в задачах, где необходима непрерывная регулировка частот NCO.

AD9174 выпускается в корпусе BGA_ED со 144 шариковыми контактами.

Области применения

• Инфраструктура беспроводных систем связи
  • Передатчики многодиапазонных базовых станций
  • Магистральные каналы передачи диапазона E/СВЧ
• Измерительная техника, оборудование автоматического тестирования
• Радиолокационные станции и постановщики помех

Корпус BGA_ED со 144 шариковыми контактами, 10 мм × 10 мм, с металлической площадкой на крышке для улучшенного теплоотведения, шаг между контактами 0.80 мм

AD9175 – это высокопроизводительный, двухканальный 16-разрядный цифро-аналоговый преобразователь (ЦАП), поддерживающий работу с частотой обновления до 12.6 GSPS. Компонент содержит порт ввода данных JESD204B с 8 линиями данных и пропускной способностью 15.4 Гбит/с, интегрированный высококачественный умножитель тактовой частоты ЦАП и блоки цифровой обработки сигнала, предназначенные для построения однодиапазонных и многодиапазонных беспроводных устройств с непосредственным преобразованием сигнала на радиочастоту (РЧ).

AD9175 имеет три канала ввода комплексных цифровых сигналов на канал РЧ ЦАП. Каждый канал ввода может в независимом порядке быть исключен из схемы и содержит конфигурируемый каскад усиления, интерполирующий фильтр и генератор с цифровым управлением (NCO) для расширения возможностей частотного планирования. Компонент поддерживает работу с частотой дискретизации комплексных цифровых сигналов до 3.08 GSPS в каждом входном канале (до 3.4 GSPS при работе с вещественными сигналами). Сигналы каждой группы из трех канальных преобразователей частоты суммируются в соответствующем основном тракте данных и могут при необходимости подвергаться дополнительной обработке. Каждый из двух основных трактов данных содержит интерполирующий фильтр и один главный генератор NCO на входе РЧ ЦАП. При помощи переключателя модулятора выходы основного тракта данных могут быть подключены только к ЦАП0 (DAC0) для работы в одноканальном режиме, либо к ЦАП0 и ЦАП1 (DAC1) для работы в режиме двухканального ЦАП промежуточной частоты (ПЧ).

AD9175 также поддерживает сверхширокополосный режим, в котором канальные преобразователи и основные тракты данных могут исключаться из схемы для поддержания максимальной скорости данных до 3.4 GSPS при использовании компонента в качестве двухканального 11-разрядного ЦАП. AD9175 выпускается в корпусе BGA_ED со 144 шариковыми контактами.

Ключевые особенности продукта

1. Многопотребляющий двухканальный ЦАП сокращает потребление мощности в широкополосных, многоканальных системах при поддержании высокого уровня характеристик.
2. Поддерживает применение в однодиапазонных и многодиапазонных беспроводных системах при помощи трех отключаемых каналов комплексных данных на РЧ ЦАП, а также конфигурации с использованием двух основных трактов данных в качестве двух широкополосных каналов при помощи переключателя модулятора.
3. Максимальная частота комплексных данных до 3.08 GSPS при разрешении 11 бит, до 1.23 GSPS при разрешении 16 бит. AD9175 также можно сконфигурировать как двухканальный ЦАП, где каждый канал ЦАП работает с независимым каналом JESD204B на тех же скоростях передачи.
4. Режим сверхширокополосного одноканального ЦАП с поддержкой быстродействия до 3.4 GSPS при разрешении 11 бит (упаковка в 12-разрядные слова в преобразователе параллельного кода в последовательный).

Области применения

• Инфраструктура беспроводных систем связи
  • Передатчики многодиапазонных базовых станций
  • Магистральные каналы передачи диапазона E/СВЧ
• Измерительная техника, оборудование автоматического тестирования
• Радиолокационные станции и постановщики помех

AD9176 – это высокопроизводительный, двухканальный 16-разрядный цифро-аналоговый преобразователь (ЦАП), поддерживающий работу с частотой обновления до 12.6 GSPS. Компонент содержит порт ввода данных JESD204B с 8 линиями данных и пропускной способностью 15.4 Гбит/с, интегрированный высококачественный умножитель тактовой частоты ЦАП и блоки цифровой обработки сигнала, предназначенные для построения однодиапазонных и многодиапазонных беспроводных устройств с непосредственным преобразованием сигнала на радиочастоту (РЧ).

AD9176 имеет три канала ввода комплексных цифровых сигналов на канал РЧ ЦАП. Каждый канал ввода может быть в независимом порядке исключен из схемы и содержит конфигурируемый каскад усиления, интерполирующий фильтр и генератор с цифровым управлением (NCO) для расширения возможностей частотного планирования. Компонент поддерживает работу с частотой дискретизации комплексных цифровых сигналов до 3.08 GSPS в каждом входном канале (до 6.16 GSPS при работе с вещественными сигналами). Сигналы каждой группы из трех канальных преобразователей частоты суммируются в соответствующем основном тракте данных и могут при необходимости подвергаться дополнительной обработке. Каждый из двух основных трактов данных содержит интерполирующий фильтр и один главный генератор NCO на входе РЧ ЦАП. При помощи переключателя модулятора выходы основного тракта данных могут быть подключены только к ЦАП0 (DAC0) для работы в одноканальном режиме, либо к ЦАП0 и ЦАП1 (DAC1) для работы в режиме двухканального ЦАП промежуточной частоты (ПЧ).

AD9176 также поддерживает сверхширокополосный режим, в котором канальные преобразователи и основные тракты данных могут исключаться из схемы для поддержания максимальной скорости данных до 6.16 GSPS при использовании компонента в качестве одноканального 16-разрядного ЦАП, до 3.08 GSPS в качестве двухканального 16-разрядного ЦАП или до 4.1 GSPS в качестве двухканального 12-разрядного ЦАП.

AD9176 выпускается в корпусе BGA_ED со 144 шариковыми контактами.

Области применения

• Инфраструктура беспроводных систем связи
  • Передатчики многодиапазонных базовых станций
  • Магистральные каналы передачи диапазона E/СВЧ
• Измерительная техника, оборудование автоматического тестирования
• Радиолокационные станции и постановщики помех

AD9371 – высокоинтегрированный широкополосный ВЧ трансивер, который состоит из двух приемников и двух передатчиков, интегрированных синтезаторов и блоков цифровой обработки сигналов. ИС предлагает гибкую комбинацию высокой производительности и низкого энергопотребления, которые требуются в оборудовании микро и макро базовых станций 3G/4G в обоих приложениях дуплексной связи с частотным и временным разделением каналов (FDD и TDD). AD9371 работает в диапазоне от 300 МГц до 6000 МГц, перекрывая большинство лицензируемых и нелицензируемых частот сотовой связи. Приемники ИС поддерживают полосы частот до 100 МГц. В состав ИС также входят приемник наблюдения и передатчики с полосой до 250 МГц для реализации алгоритмов цифровой коррекции.

Приемопередатчик состоит из широкополосного тракта прямого преобразования с передовыми коэффициентом шума и линейностью. Каждая подсистема приемника и передатчика включает корректировку постоянного смещения, корректировку квадратурной ошибки, цифровые программируемые фильтры, что смягчает требования к цифровому процессору немодулированных сигналов. Несколько дополнительных функций, таких как дополнительный АЦП, дополнительный ЦАП, входы/выходы общего назначения, интегрированы для предоставления дополнительной возможностей мониторинга и управления.

Канал приемника наблюдения с двумя входами добавлен для отслеживания выхода каждого передатчика и реализации функций снижения взаимных помех и калибровки. Этот же канал может подключаться к трем входам приемника прослушивания, который может отслеживать активность в различных диапазонах радиочастот.

Быстродействующий интерфейс JESD204B поддерживает скорость в линии до 6144 МГц. Четыре линии выделены для передатчиков, другие четыре линии выделены для каналов приемников и приемника наблюдения.

Полностью интегрированные малопотребляющие синтезаторы с фазовой автоподстройкой частоты (ФАПЧ) и дробным коэффициентом деления обеспечивают высокую эффективность схем передатчика, приемника, приемника наблюдения и тактирования. Тщательный дизайн и методы трассировки платы обеспечивают требуемый уровень изоляции необходимый в приложениях высококачественных базовых станций. Все компоненты генераторов, управляемых напряжением (ГУН), и петлевых фильтров интегрированы для минимизации количества внешних компонентов.

Источник питания 1,3 В требуется для ядра AD9371, что контролируется стандартным последовательным 4-проводным портом. Другие напряжения питания обеспечивают необходимые уровни для цифрового интерфейса и оптимизации характеристик передатчика и дополнительных преобразователей. AD9371 имеет корпус CSP_BGA с размерами 12 мм × 12 мм и 196-ю шариковыми выводами.

Области применения

• Макро и микро базовые станции 3G/4G (BTS)
• Пикосоты 3G/4G с несколькими несущими
• Системы активных антенн дуплексной связи с частотным и временным разделением каналов (FDD и TDD)
• СВЧ системы транзитной передачи в условиях отсутствия прямой видимости (NLOS)

AD9375 - это обладающий повышенной степенью интеграции, широкополосный радиочастотный (РЧ) трансивер, который содержит двухканальные передатчик и приемник, интегрированные синтезаторы, полностью интегрированный модуль адаптации и цифрового внесения предыскажений (digital predistortion, DPD), а также ряд блоков цифровой обработки сигналов. Компонент обеспечивает комбинацию высокого качества радиосигнала и малой потребляемой мощности, необходимую для оборудования малых сот 3G/4G и устройств с технологией massive MIMO в системах с частотным и временным дуплексным разделением. AD9375 работает в диапазоне частот от 300 МГц до 6000 МГц, охватывающем большинство лицензируемых и нелицензируемых диапазонов сотовой связи. Алгоритм DPD поддерживает линеаризацию сигналов с шириной полосы до 40 МГц в зависимости от характеристик усилителя мощности(УМ) (например, двух сигналов с полосой 20 МГц на смежных несущих). Компонент работает с полосой приема до 100 МГц. Допустимая ширина полосы синтезируемого сигнала передатчика и сигналов приемника тракта наблюдения составляет до 250 МГц, что необходимо для реализации алгоритмов цифровой коррекции.

Входящие в трансивер широкополосные тракты прямого преобразования обладают передовыми показателями коэффициента шума и линейности. Каждая приемная и передающая подсистема включает в себя блок коррекции постоянной составляющей, блок коррекции рассогласования квадратур (quadrature error correction, QEC) и программируемые цифровые фильтры, избавляя от необходимости реализации этих функций в цифровом процессоре сигнала полосы модулирующих частот. Для обеспечения дополнительных возможностей мониторинга и управления в компоненте интегрированы несколько вспомогательных блоков, включая вспомогательный аналого-цифровой преобразователь (АЦП), вспомогательные цифро-аналоговые преобразователи (ЦАП) и универсальные порты ввода/вывода (GPIO).

Для мониторинга каждого выхода передатчика и реализации функций калибровки компонент имеет двухвходовой канал приемника наблюдения (ORx). Этот канал также подключен к трем входам приемника анализатора пакетов (sniffer receiver, SnRx), который может быть использован для мониторинга активности в различных диапазонах частот.

Высокоскоростной интерфейс JESD204B поддерживает скорость передачи до 6144 Мбит/с на линию. Четыре линии выделены для передатчиков, а другие четыре линии – для каналов основного приемника и приемников тракта наблюдения.

Полностью интегрированные малопотребляющие синтезаторы с фазовой автоподстройкой (ФАПЧ) обеспечивают высокоточный синтез частот с дробным коэффициентом деления для передатчика, основных трактов приема, приемников наблюдения и блока синхронизации. Методы грамотного схемотехнического проектирования и проектирования топологии обеспечивают высокий уровень развязки, необходимый в высокопроизводительных базовых станциях. Для минимизации требуемого количества внешних компонентов все генераторы, управляемые напряжением (ГУН), и компоненты петлевых фильтров интегрированы внутри микросхемы.

Компонент содержит полностью интегрированный, малопотребляющий модуль адаптации и цифрового внесения предыскажений для линеаризации УМ. Он делает возможным применение УМ с высоким КПД, позволяя существенно сократить энергопотребление радиотехнических схем в базовых станциях малых сот, а также уменьшить количество линий JESD204B, необходимое для интерфейса с цифровым процессором сигнала полосы модулирующих частот.

Управление компонентом осуществляется при помощи стандартного четырехпроводного интерфейса. Для питания ядра AD9375 используется напряжение 1.3 В, а остальные напряжения питания необходимы для задания требуемых уровней сигналов цифрового интерфейса, оптимизации характеристик передатчика и вспомогательных преобразователей. AD9375 выпускается в корпусе CSP_BGA (chip scale ball grid array) со 196 шариковыми контактами, имеющем габариты 12 мм × 12 мм.

Области применения

• Базовые станции (BTS) малых сот 3G/4G
• Системы активных антенн/massive MIMO 3G/4G

The ADRV9009 is a highly integrated, radio frequency (RF), agile transceiver offering dual transmitters and receivers, integrated synthesizers, and digital signal processing functions. The IC delivers a versatile combination of high performance and low power consumption demanded by 3G, 4G, and 5G macro cell time division duplex (TDD) base station applications.

The receive path consists of two independent, wide bandwidth, direct conversion receivers with state-of-the-art dynamic range. The device also supports a wide bandwidth, time shared observation path receiver (ORx) for use in TDD applications. The complete receive subsystem includes automatic and manual attenuation control, dc offset correction, quadrature error correction (QEC), and digital filtering, thus eliminating the need for these functions in the digital baseband. Several auxiliary functions, such as analog-to-digital converters (ADCs), digital-to-analog converters (DACs), and general-purpose inputs/outputs (GPIOs) for the power amplifier (PA), and RF front-end control are also integrated.

In addition to automatic gain control (AGC), the ADRV9009 also features flexible external gain control modes, allowing significant flexibility in setting system level gain dynamically.

The received signals are digitized with a set of four high dynamic range, continuous time Σ-Δ ADCs that provide inherent antialiasing. The combination of the direct conversion architecture, which does not suffer from out of band image mixing, and the lack of aliasing, relaxes the requirements of the RF filters when compared to traditional intermediate frequency (IF) receivers.

The transmitters use an innovative direct conversion modulator that achieves high modulation accuracy with exceptionally low noise.

The observation receiver path consists of a wide bandwidth, direct conversion receiver with state-of-the-art dynamic range.

The fully integrated phase-locked loop (PLL) provides high performance, low power, fractional-N RF frequency synthesis for the transmitter (Tx) and receiver (Rx) signal paths. An additional synthesizer generates the clocks needed for the converters, digital circuits, and the serial interface. A multichip synchronization mechanism synchronizes the phase of the RF local oscillator (LO) and baseband clocks between multiple ADRV9009 chips. Precautions are taken to provide the isolation required in high performance base station applications. All voltage controlled oscillators (VCOs) and loop filter components are integrated.

The high speed JESD204B interface supports up to 12.288 Gbps lane rates, resulting in two lanes per transmitter and a single lane per receiver in the widest bandwidth mode. The interface also supports interleaved mode for lower bandwidths, thus reducing the total number of high speed data interface lanes to one. Both fixed and floating point data formats are supported. The floating point format allows internal AGC to be invisible to the demodulator device.

The core of the ADRV9009 can be powered directly from 1.3 V regulators and 1.8 V regulators, and is controlled via a standard 4-wire serial port. Comprehensive power-down modes are included to minimize power consumption in normal use. The ADRV9009 is packaged in a 12 mm × 12 mm, 196-ball chip scale ball grid array (CSP_BGA).

Applications

• 3G, 4G, and 5G TDD macrocell base stations
• TDD active antenna systems
• Massive multiple input, multiple output (MIMO)
• Phased array radar
• Electronic warfare
• Military communications
• Portable test equipment

The receive path consists of two independent, wide bandwidth (BW), direct conversion receivers with state-of-the-art dynamic range. The complete receive subsystem includes automatic and manual attenuation control, dc offset correction, quadrature error correction (QEC), and digital filtering, eliminating the need for these functions in the digital baseband. RF front-end control and several auxiliary functions such as analog-to-digital converters (ADCs), digital-to-analog converters (DACs), and general-purpose input/outputs (GPIOs) for the power amplifier (PA) are also integrated.

In addition to automatic gain control (AGC), the ADRV9008-1 also features flexible external gain control modes, allowing significant flexibility in setting system level gain dynamically.

The received signals are digitized with a set of four high dynamic range, continuous time, sigma-delta (Σ-Δ) ADCs that provide inherent antialiasing. The combination of the direct conversion architecture, which does not suffer from out of band image mixing, and the lack of aliasing relaxes the requirements of the RF filters compared to traditional intermediate frequency (IF) receivers.

The fully integrated phase-locked loop (PLL) provides high per-formance, low power, fractional-N, RF synthesis for the receiver signal paths. An additional synthesizer generates the clocks needed for the converters, digital circuits, and the serial interface. A multi-chip synchronization mechanism synchronizes the phase of the RF local oscillator (LO) and baseband clocks between multiple ADRV9008-1 chips. Precautions are taken to provide the isolation required in high performance base station applications. All voltage controlled oscillators (VCOs) and loop filter components are integrated.

The high speed JESD204B interface supports up to 12.288 Gbps lane rates, resulting in two lanes per transmitter and a single lane per receiver in the widest bandwidth mode. The interface also supports interleaved mode for lower bandwidths, reducing the total number of high speed data interface lanes to one. Both fixed and floating point data formats are supported. The floating point format allows internal AGC to be invisible to the demodulator device.

The core of the ADRV9008-1 can be powered directly from 1.3 V and 1.8 V regulators and is controlled via a standard 4-wire serial port. Comprehensive power-down modes are included to mini-mize power consumption during normal use. The ADRV9008-1 is packaged in a 12 mm × 12 mm, 196-ball chip scale ball grid array (CSP_BGA).

Applications

• 3G, 4G, and 5G FDD, macrocell base stations
• Wide band active antenna systems
• Massive multiple input, multiple output (MIMO)
• Phased array radar
• Electronic warfare
• Military communications
• Portable test equipment

The ADRV9008-2 is a highly integrated, RF agile transmit subsystem offering dual channel transmitters, observation path receiver, integrated synthesizers, and digital signal processing functions. The IC delivers a versatile combination of high performance and low power consumption demanded by 2G, 3G and 4G macro-cell base stations, and active antenna, applications.

The transmitters use an innovative direct conversion modulator that achieves multi-carrier macro-base-station quality performance and very low power. In 3G/4G mode, the maximum large-signal bandwidth is 200MHz. In MC-GSM mode, which has higher in-band SFDR, the maximum large-signal bandwidth is 75MHz.

The observation path consists of a wide bandwidth direct-conversion receiver with state-of-the-art dynamic range. The complete receive subsystem includes dc offset correction, quadrature correction, and digital filtering thus eliminating the need for these functions in the digital baseband. Several auxiliary functions such as ADCs, DACs, and GPIOs for PA and RF-front-end control are also integrated.

The fully integrated phase locked loops (PLLs) provide high performance, low power fractional-N RF frequency synthesis for the transmitter and receiver sections. An additional synthesizer is used to generate the clocks needed for the converters, digital circuits, and the serial interface. Special precautions have been taken to provide the isolation demanded in high performance base station applications. All VCO and loop filter components are integrated.

The high-speed JESD204B interface supports up to 12.288 Gbps lane rates resulting in two lanes per transmitter in the widest bandwidth mode and two lanes for the observation path receiver in the widest bandwidth mode.

The core of the ADRV9008-2 can be powered directly from 1.3 V and 1.8 V regulators and is controlled via a standard 4 wire serial port. Comprehensive power-down modes are included to minimize power consumption in normal use. The ADRV9008-2 is packaged in a 12mm × 12 mm, 196-ball chip scale ball grid array (CSP_BGA).

AD9528 – это двухкаскадная схема фазовой автоподстройки частоты (ФАПЧ) AD9528 с интегрированным генератором сигналов SYSREF интерфейса JESD204B, предназначенная для синхронизации в многокристальных системах. Первый каскад ФАПЧ (PLL1) обеспечивает уменьшение дрожания фазы входного сигнала опорной частоты системы. Второй каскад ФАПЧ (PLL2) генерирует высокочастотные выходные тактовые сигналы с малым интегрированным дрожанием фазы и низким широкополосным шумом. В качестве источника сигнала опорной частоты для PLL2 с низким уровнем фазового шума и дрожания фазы, необходимым для поддержания приемлемых характеристик, используется внешний кварцевый генератор, управляемый напряжением (VCXO). Интегрированный на кристалле ГУН имеет диапазон перестройки от 3.450 ГГц до 4.025 ГГц. Внутренний генератор сигнала SYSREF формирует синхронно с выходными сигналами PLL1 и PLL2 однократные импульсы, пачки импульсов или непрерывную последовательность импульсов для синхронизации нескольких устройств по фазе.

AD9528 способен генерировать два выходных сигнала с частотой до 1.25 ГГц (выход 1 и выход 2) и 12 выходных сигналов с частотой до 1 ГГц. В качестве источника каждого выходного сигнала может быть выбран непосредственно выход PLL1 или PLL2, либо выход генератора SYSREF. Каждый выходной канал содержит делитель с грубой цифровой регулировкой фазы и плавной аналоговой задержкой фазы, который дает большую свободу в выравнивании фаз всех 14 выходов. AD9528 также может быть использован в качестве конфигурируемого двухвходового буфера для распределения 14 тактовых сигналов и/или сигналов SYSREF. После включения питания AD9528 подает сигнал VCXO напрямую на выходы 12 и 13, которые служат в качестве индикаторов готовности.

Области применения

• Высококачественные беспроводные трансиверы
• Базовые станции LTE и multicarrier GSM
• Инфраструктура широкополосных и беспроводных систем связи
• Медицинские измерительные приборы
• Тактирование быстродействующих АЦП, ЦАП, синтезаторов DDS, цифровых преобразователей с понижением (DDC) и повышением (DUC) частоты, а также схем входного интерфейса со смешанными сигналами (MxFE) с поддержкой JESD204B
• Распределение тактовых сигналов с малым дрожанием фазы и низким фазовым шумом
• Автоматическое тестовое оборудование и высококачественные измерительные приборы

HMC7043 разработан с учетом требований к базовым станциям multicarrier GSM и LTE, и обладает широким набором функций распределения и управления тактовым сигналами, которые позволяют упростить проектирование схем синхронизации в платах обработки радиочастотных сигналов и сигналов основной полосы частот.

HMC7043 имеет 14 конфигурируемых выходов с низким шумом, которые обеспечивают широкую свободу при проектировании интерфейса с различными компонентами в трансиверах базовых станций, включая преобразователи данных, синтезаторы сигнала гетеродина, приёмные/передающие модули, микросхемы программируемой логики (field programmable gate arrays, FPGA) и микросхемы входного цифрового интерфейса. HMC7043 способен генерировать до семи пар сигналов синхронизации DCLK и SYSREF, отвечающих требованиям стандарта JESD204B.

Разработчик системы может сгенерировать ограниченное число пар сигналов DCLK и SYSREF, и использовать их для формирования сигналов в остальных каналах, независимо управляя их фазой и частотой. Компонент позволяет конфигурировать формат выходных сигналов DCLK и SYSREF (CML, LVDS, LVPECL и LVCMOS), а также параметры смещения для учёта вносимых платой потерь.

Одной из уникальных особенностей HMC7043 является независимое конфигурирование фазы сигнала в каждом из 14 каналов. Все 14 каналов имеют возможность регулировки частоты и фазы. Кроме того, для каждого из каналов можно программно выбирать опции внутреннего и внешнего согласования 50 Ом или 100 Ом.

HMC7043 имеет выводы RF SYNC для детерминированной синхронизации нескольких микросхем, при которой начальные фронты всех выходных тактовых сигналов совпадают во времени. Для реализации этой функции выполняется одновременный сброс и инициализация делителей/блоков управления с последующим синфазным запуском делителей выходной частоты.

HMC7043 выпускается в 48-выводном корпусе LFCSP с подключенной к земле теплоотводящей площадкой, который имеет габариты 7 мм × 7 мм.

Области применения

• Формирование сигналов синхронизации JESD204B
• Инфраструктура сотовых сетей (multicarrier GSM, LTE, W-CDMA)
• Тактовая синхронизация преобразователей данных
• Распределение сигнала опорной частоты в фазированных антенных решетках
• Платы обработки сигналов основной полосы частот в радиотрансиверах диапазона СВЧ

HMC7044 - это высококачественная схема подавления дрожания фазы с двумя контурами автоподстройки частоты и целочисленным коэффициентом деления, которая способна выполнять выбор опорного сигнала и формировать сигналы необходимой частоты с крайне низким уровнем фазового шума для синхронизации быстродействующих преобразователей данных с параллельным или последовательным (типа JESD204B) интерфейсом. HMC7044 содержит две схемы ФАПЧ с целочисленным коэффициентом деления и перекрывающиеся по частоте ГУН с широкими диапазонами рабочих частот (около 2.5 ГГц и 3 ГГц, соответственно), выбор между которыми осуществляется по интерфейсу SPI. Компонент спроектирован с учетом требований к проектам базовых станций GSM и LTE, и обладает обширным набором функций формирования и распределения тактовых сигналов, упрощающих проектирование схем синхронизации в платах обработки сигналов для диапазонов модулирующих частот и радиочастоты. HMC7044 формирует 14 конфигурируемых выходных тактовых сигналов с низким шумом, которые обеспечивают широкую свободу при интерфейсе с различными компонентами, включая преобразователи данных, микросхемы программируемой логики (FPGA) и смесители.

Выходы DCLK и SYSREF HMC7044 можно сконфигурировать для работы в соответствии с различными стандартами (CML, LVDS, LVPECL и LVCMOS), а также различными настройками смещения для учёта переменных потерь, вносимых печатной платой.

Области применения

• Формирование тактовых сигналов интерфейса JESD204B
• Инфраструктура сетей сотовой связи (multicarrier GSM, LTE, W-CDMA)
• Тактовая синхронизация преобразователей данных
• Платы обработки в полосе модулирующих частот для систем диапазона СВЧ
• Распределение опорного сигнала в фазовых решетках

Микросхема AD9523-1, включающая в себя интегрированную схему ФАПЧ и ГУН с двумя делителями, обеспечивает функцию распределения тактового сигнала по нескольким выходам с малым дрожанием фазы. Интегрированный ГУН перестаивается в диапазоне от 2.94 ГГц до 2.96 ГГц.

AD9523-1 предназначен для формирования тактовых сигналов, соответствующих требованиям к базовым станциям стандартов LTE (long term evolution) и multicarrier GSM. Для поддержания фазового шума на низком уровне, необходимом для достижения приемлемого отношения сигнал-шум в преобразователях данных, сигнал опорной частоты генератора должен обладать малым дрожанием фазы и формироваться внешним кварцевым генератором, управляемым напряжением (VCXO).

Входные приемники, генератор и приемник с нулевой задержкой поддерживают работу как в несимметричном, так и в дифференциальном режимах. При подаче на вход восстановленного тактового сигнала опорной частоты системы и сигнала VXCO устройство генерирует 14 выходных сигналов с малым шумом в диапазоне частот от 1 МГц до 1 ГГц и один буферизированный выходной сигнал от входной схемы ФАПЧ (PLL1). Частота и фаза каждого выхода тактового сигнала может изменяться относительно другого выхода тактового сигнала при помощи функции выбора фазы делителя, которая не вносит дрожания фазы и обеспечивает грубую регулировку с шагом, равным половине периода выходного сигнала ГУН.

Устройство имеет внутреннюю память EEPROM для хранения пользовательских настроек регистров, загружаемых при включении питания и сбросе кристалла, которая может быть запрограммирована через последовательный интерфейс.

Области применения

• Базовые станции LTE и multicarrier GSM
• Инфраструктура беспроводных и широкополосных систем
• Медицинские измерительные приборы
• Тактирование быстродействующих АЦП, ЦАП, DDS, DDC, DUC и MxFE
• Распределение тактовых сигналов с малым фазовым шумом и малым дрожанием фазы
• Прямое исправление ошибок (G.710)
• Высокопроизводительные беспроводные трансиверы
• Аппаратура автоматического контроля (ATE) и высококачественные измерительные приборы