Домашний кинотеатр

ADAU1462/ADAU1466 - это испытанные на соответствие требованиям автомобильной промышленности процессоры звуковых сигналов (аудиопроцессоры) с возможностями цифровой обработки сигналов, значительно превосходящими возможности продуктов SigmaDSP^® предыдущих поколений. Процессоры имеют одинаковую карту памяти регистров и совместимы по выводам с другом, а также с процессорами SigmaDSP ADAU1450/ADAU1451/ADAU1452. Их реструктурированная аппаратная архитектура оптимизирована для эффективной обработки звука. Процессоры поддерживают потоковую обработку (обработку отдельных отсчетов), обработку сигналов с различной тактовой частотой или блочную обработку. Графический инструмент программирования SigmaStudio™ позволяет создавать алгоритмы обработки сигналов, используя интерактивный, интуитивно понятный, и в то же время эффективный процесс проектирования. Благодаря усовершенствованной архитектуре ядра цифрового сигнального процессора (DSP) некоторые типы алгоритмов обработки звука могут исполняться, используя значительно меньшее количество команд, чем требовалось для продуктов SigmaDSP предыдущих поколений, что приводит к значительному росту эффективности кода.

32-разрядное ядро DSP с напряжением питания 1.2 В способно работать на частотах до 294.912 МГц и выполнять до 6144 команд на отсчет в режиме SIMD (одна команда-много данных) при стандартной частоте дискретизации 48 кГц. Аппаратные средства формирования тактового сигнала, включая конфигурируемую схему фазовой автоподстройки частоты (ФАПЧ), обеспечивают поддержку всех стандартных частот дискретизации аудиосигнала и позволяют генерировать до 15 сигналов с различными частотами дискретизации одновременно. Эти генераторы тактовых сигналов, интегрированные асинхронные преобразователи частоты дискретизации (asynchronous sample rate converters, ASRC) и конфигурируемая аппаратная матрица маршрутизации звуковых сигналов превращают ADAU1462/ADAU1466 в идеальные аудиохабы, которые значительно упрощают проектирование сложных аудиосистем с несколькими частотами дискретизации.

Наличие последовательных портов с широкими возможностями конфигурирования, интерфейсов I²C, SPI (serial peripheral interface), S/PDIF (Sony/Philips Digital Interconnect Format) и многофункциональных линий ввода/вывода позволяет ADAU1462/ADAU1466 взаимодействовать с широким спектром АЦП, ЦАП, цифровых аудиоустройств, усилителей и схем управления. Специализированные децимирующие фильтры могут использоваться для декодирования выходных сигналов до четырех микрофонов МЭМС в формате импульсно-кодовой модуляции (ИКМ).

Независимые порты управления I²C/SPI, работающие в режиме ведущего и ведомого, позволяют не только программировать и управлять ADAU1462/ADAU1466 из внешнего ведущего устройства, например, микроконтроллера, но также производить непосредственное программирование и конфигурирование ведомых периферийных устройств. Работа портов в режиме ведущего и функция автоматической загрузки делают возможным создание сложных автономных систем.

Энергоэффективное ядро DSP способно исполнять программы с высокой вычислительной нагрузкой, потребляя мощность всего несколько сотен милливатт (мВт) в типичных условиях. Такое сравнительно низкое энергопотребление и малые габариты посадочного места делают ADAU1462/ADAU1466 идеальным вариантом для замещения больших, универсальных цифровых сигнальных процессоров, которые потребляют больше мощности при той же вычислительной нагрузке.

Области применения

• Обработка звука в автомобильных аудиосистемах
  • Головные устройства автомобильных аудиосистем
  • Распределенные усилители
  • Развлекательные системы для пассажиров на задних сиденьях
  • Усилители в багажник автомобиля
• Коммерческие и профессиональные устройства обработки звука

The ADAU1777 is a codec with four inputs and two outputs that incorporates a digital processing engine to perform filtering, level control, signal level monitoring, and mixing. The path from the analog input to the DSP core to the analog output is optimized for low latency and is ideal for noise canceling headsets. With the addition of just a few passive components, a crystal, and an EEPROM for booting, the ADAU1777 provides a complete headset solution.

Note that throughout this data sheet, multifunction pins, such as SCL/SCLK, are referred to either by the entire pin name or by a single function of the pin, for example, SCLK, when only that function is relevant.

Applications

• Noise canceling handsets, headsets, and headphones
• Bluetooth^® active noise cancelling (ANC) handsets, headsets, and headphones
• Personal navigation devices
• Digital still and video cameras

Процессоры ADSP-SC57x/2157x являются представителями семейства процессоров SHARC^®. Процессоры ADSP-SC57x включают в себя ядра SHARC+^® и ARM^® Cortex^®-A5. Ядра цифровых сигнальных процессоров основаны на разработанной компанией Analog Devices супергарвардской архитектуре (Super Harvard Architecture, SHARC), поддерживающей операции в режиме SIMD (одна команда – много данных, single-instruction, multiple data). Эти 32-/40-/64-разрядные процессоры, оптимизированные для обеспечения высокой производительности в задачах обработки данных с плавающей точкой и в аудиосистемах, содержат большой объем статической оперативной памяти, множество внутренних шин, которые предотвращают возникновение узких мест при вводе/выводе данных, и инновационные цифровые аудиоинтерфейсы (DAI). Новое ядро SHARC+ имеет набор команд, совместимый с процессорами SHARC предыдущих поколений, а также ряд усовершенствований архитектуры кэш-памяти и функцию предсказания ветвлений.

Благодаря интеграции передовых периферийных модулей и большого объема памяти, данные процессоры на базе ядер ARM Cortex-A5 и SHARC являются идеальной платформой для приложений, где требуется программная модель, близкая к процессорам RISC (reduced instruction set computing), поддержка мультимедийных данных и высокая производительность сигнальной обработки в рамках одного интегрированного корпуса. Подобные приложения могут возникать в самых различных областях, включая автомобильную промышленность, профессиональные аудиосистемы и промышленные системы, где требуется высокая производительность вычислений с плавающей точкой.

Процессоры ADSP-SC57x/2157x являются представителями семейства процессоров SHARC^®. Процессоры ADSP-SC57x включают в себя ядра SHARC+^® и ARM^® Cortex^®-A5. Ядра цифровых сигнальных процессоров основаны на разработанной компанией Analog Devices супергарвардской архитектуре (Super Harvard Architecture, SHARC), поддерживающей операции в режиме SIMD (одна команда – много данных, single-instruction, multiple data). Эти 32-/40-/64-разрядные процессоры, оптимизированные для обеспечения высокой производительности в задачах обработки данных с плавающей точкой и в аудиосистемах, содержат большой объем статической оперативной памяти, множество внутренних шин, которые предотвращают возникновение узких мест при вводе/выводе данных, и инновационные цифровые аудиоинтерфейсы (DAI). Новое ядро SHARC+ имеет набор команд, совместимый с процессорами SHARC предыдущих поколений, а также ряд усовершенствований архитектуры кэш-памяти и функцию предсказания ветвлений.

Благодаря интеграции передовых периферийных модулей и большого объема памяти, данные процессоры на базе ядер ARM Cortex-A5 и SHARC являются идеальной платформой для приложений, где требуется программная модель, близкая к процессорам RISC (reduced instruction set computing), поддержка мультимедийных данных и высокая производительность сигнальной обработки в рамках одного интегрированного корпуса. Подобные приложения могут возникать в самых различных областях, включая автомобильную промышленность, профессиональные аудиосистемы и промышленные системы, где требуется высокая производительность вычислений с плавающей точкой.

Процессоры ADSP-SC57x/ADSP-2157x являются представителями семейства процессоров SHARC^®. Процессоры ADSP-SC57x включают в себя ядра SHARC+^® и ARM^® Cortex^®-A5. Ядра цифровых сигнальных процессоров основаны на разработанной компанией Analog Devices супергарвардской архитектуре (Super Harvard Architecture, SHARC), поддерживающей операции в режиме SIMD (одна команда – много данных, single-instruction, multiple data). Эти 32-/40-/64-разрядные процессоры, оптимизированные для обеспечения высокой производительности в задачах обработки данных с плавающей точкой и в аудиосистемах, содержат большой объем статической оперативной памяти, множество внутренних шин, которые предотвращают возникновение узких мест при вводе/выводе данных, и инновационные цифровые аудиоинтерфейсы (DAI). Новое ядро SHARC+ имеет набор команд, совместимый с процессорами SHARC предыдущих поколений, а также ряд усовершенствований архитектуры кэш-памяти и функцию предсказания ветвлений.

Благодаря интеграции передовых периферийных модулей и большого объема памяти, данные процессоры на базе ядер ARM Cortex-A5 и SHARC являются идеальной платформой для приложений, где требуется программная модель, близкая к процессорам RISC (reduced instruction set computing), поддержка мультимедийных данных и высокая производительность сигнальной обработки в рамках одного интегрированного корпуса. Подобные приложения могут возникать в самых различных областях, включая автомобильную промышленность, профессиональные аудиосистемы и промышленные системы, где требуется высокая производительность вычислений с плавающей точкой.

Процессоры ADSP-SC57x/2157x являются представителями семейства процессоров SHARC^®. Процессоры ADSP-SC57x включают в себя ядра SHARC+^® и ARM^® Cortex^®-A5. Ядра цифровых сигнальных процессоров основаны на разработанной компанией Analog Devices супергарвардской архитектуре (Super Harvard Architecture, SHARC), поддерживающей операции в режиме SIMD (одна команда – много данных, single-instruction, multiple data). Эти 32-/40-/64-разрядные процессоры, оптимизированные для обеспечения высокой производительности в задачах обработки данных с плавающей точкой и в аудиосистемах, содержат большой объем статической оперативной памяти, множество внутренних шин, которые предотвращают возникновение узких мест при вводе/выводе данных, и инновационные цифровые аудиоинтерфейсы (DAI). Новое ядро SHARC+ имеет набор команд, совместимый с процессорами SHARC предыдущих поколений, а также ряд усовершенствований архитектуры кэш-памяти и функцию предсказания ветвлений.

Благодаря интеграции передовых периферийных модулей и большого объема памяти, данные процессоры на базе ядер ARM Cortex-A5 и SHARC являются идеальной платформой для приложений, где требуется программная модель, близкая к процессорам RISC (reduced instruction set computing), поддержка мультимедийных данных и высокая производительность сигнальной обработки в рамках одного интегрированного корпуса. Подобные приложения могут возникать в самых различных областях, включая автомобильную промышленность, профессиональные аудиосистемы и промышленные системы, где требуется высокая производительность вычислений с плавающей точкой

Процессоры ADSP-SC57x/2157x являются представителями новых семейств высокопроизводительных, энергоэффективных процессоров с усовершенствованным ядром SHARC+^® и продвинутыми ускорителями операций цифровой обработки сигналов (DSP), таких как БПФ, КИХ и БИХ фильтры. Компоненты семейств ADSP-SC57x/ ADSP-2157x потребляют менее 2 Вт, обеспечивая более чем пятикратное повышение энергоэффективности по сравнению с продуктами SHARC предыдущих поколений и сопоставимые показатели в сравнении процессорами семейств SHARC ADSP-SC58x/ 2158x. Эта особенность позволяет получить наилучшую производительность цифровой обработки сигналов в задачах, где требования к отводу тепла ограничивают допустимую потребляемую мощность или где применение принудительного охлаждения невозможно из-за роста стоимости, либо уменьшения надежности при использовании вентиляторов. К возможным областям применения процессора относятся автомобильная промышленность, бытовая и профессиональная аудиоаппаратура, управление многоосевыми электродвигателями и системы распределения электроэнергии.

Процессоры семейства ADSP-2157x разработано для применения в задачах, где необходим сопроцессор ЦОС, и содержат два ядра SHARC+, а также оптимизированный набор периферийных модулей.

Новое, улучшенное, программно совместимое ядро SHARC+ работает с повышенной частотой и пониженным энергопотреблением, а также имеет аппаратную поддержку вычислений в формате с плавающей точкой двойной точности, специальные команды управления кэшем команд/данных и ряд других новых команд. Компоненты семейств ADSP-SC57x/2157x разработаны по технологии КМОП с малыми токами утечки, обеспечивающей малую потребляемую мощность, способны работать с частотой 450 МГц при температуре до 105°C и поддерживают дальнейшее развитие в направлении повышения производительности. Интеграция на кристалле более 2 Мбайт быстродействующей статической памяти SRAM и интерфейса DDR3/2/LP помогает достичь высокой эффективности вычислений в режиме реального времени, а подсистема памяти подверглась значительному улучшению и содержит усовершенствованные контроллеры DMA для одновременной пересылки данных.

Учитывая растущую потребность в защите интеллектуальной собственности в программном обеспечении, процессоры поддерживают технологию ARM^® TrustZone^® и содержат интегрированные криптографические аппаратные ускорители. Для задач, где критическим требованием является надежность, в процессорах реализована проверка четности при обращениях к памяти и аппаратное исправление ошибок, обеспечивающие повышенную целостность данных. Высокая степень интеграции и низкое энергопотребление новых процессоров ADSP-SC57x/ ADSP-2157x позволяют значительно сократить количество компонентов и занимаемое ими место на печатной плате, упростить и ускорить проектирование сложных современных систем.

Процессоры ADSP-SC57x/2157x поддерживаются удостоенным наград набором интерактивных инструментов проектирования Crosscore^® Embedded Studio компании Analog Devices, помогающих оптимизировать и ускорить процесс создания программных и аппаратных средств.

Кроме того, благодаря сотрудничеству компаний Analog Devices и Micrium пользователям доступны ядра операционных систем реального времени µC/OS-II^® и µC/OS-III^® для процессорного ядра SHARC+.

Совместимые эмуляторы ICE-1000/2000 упрощают создание, отладку и тестирование сложных приложений. Работая в связке с CrossCore Embedded Studio, эмуляторы обеспечивают поддержку всех JTAG-совместимых процессоров Analog Devices и используют технологию CoreSight™ компании ARM.

Процессор ADSP-SC573 — это представитель семейства продуктов SHARC^®. Он построен на базе двух ядер SHARC+ и ядра ARM^® Cortex^®-A5. Ядра цифровых сигнальных процессоров основаны на разработанной компанией Analog Devices супергарвардской архитектуре (Super Harvard Architecture, SHARC), поддерживающей операции в режиме SIMD (одна команда – много данных, single-instruction, multiple data). Эти 32-/40-/64-разрядные процессоры, оптимизированные для обеспечения высокой производительности в задачах обработки данных с плавающей точкой и в аудиосистемах, содержат большой объем статической оперативной памяти, множество внутренних шин, которые предотвращают возникновение узких мест при вводе/выводе данных, и инновационные цифровые аудиоинтерфейсы (DAI).  Новое ядро SHARC+ имеет набор команд, совместимый с процессорами SHARC предыдущих поколений, а также ряд усовершенствований архитектуры кэш-памяти и функцию предсказания ветвлений.

Благодаря интеграции передовых периферийных модулей и большого объема памяти, данные процессоры на базе ядер ARM Cortex-A5 и SHARC являются идеальной платформой для приложений, где требуется программная модель, близкая к процессорам RISC (reduced instruction set computing), поддержка мультимедийных данных и высокая производительность сигнальной обработки в рамках одного интегрированного корпуса. Подобные приложения могут возникать в самых различных областях, включая автомобильную промышленность, профессиональные аудиосистемы и промышленные системы, где требуется высокая производительность вычислений с плавающей точкой

The universal serial bus (USB) is rapidly becoming the standard interface for most PC peripherals. It is displacing RS-232 and the parallel printer port because of superior speed, flexibility, and support of device hot swap. There has been a strong desire on the part of industrial and medical equipment manufacturers to use the bus as well, but adoption has been slow because there has not been a good way to provide the isolation required for connections to machines that control dangerous voltages or low leakage defibrillation proof connections in medical applications.

The ADuM4160 is designed primarily as an isolation element for a peripheral USB device. However, there are occasions when it is useful to isolate a host device. Several issues must be addressed to use the ADuM4160 for this application. Whereas the buffers on the upstream and downstream sides of the ADuM4160 are the same and capable of driving a USB cable, the downstream buffers must be capable of adjusting speed to a full or low speed peripheral that is connected to it.

Unlike the case of building a dedicated peripheral interface where the speed is known and not changed, host applications must adapt. The ADuM4160 is intended to be hardwired to a single speed via pins; therefore, it works when the peripheral plugged into its downstream side is the correct speed, but it fails when the wrong speed peripheral is attached. The best way to address this is to combine the ADuM4160 with a hub controller.

The upstream side of a hub controller can be thought of as a standard fixed speed peripheral port that can be easily isolated with the ADuM4160, whereas the speed of the downstream ports is handled by the hub controller. The hub controller converts peripherals of different speeds to match the upstream port speed. The circuit shown in Figure 1 shows how a two-port hub chip can be used to isolate two downstream host ports in a design that can be made fully compliant with the USB specification.

The ADuM4160 provides an inexpensive and easy to implement isolation buffer for medical and industrial peripherals. The challenge that must be met is to use this to create a fully com-pliant host port by pairing the ADuM4160 with a hub chip. As with isolating any peripheral device, the services that the ADuM4160 and hub provide are as follows:

1. Directly isolates, in the upstream, the USB D+ and D− lines of a hub chip, allowing the hub to manage the downstream host port activity.
2. Implements an automatic scheme for data flow of control that does not require external control lines.
3. Provides medical grade isolation.
4. Allows creation of one or more host ports that meet the USB-IF certification standards.
5. Supports full speed signaling rates.
6. Supports flexible power configurations.

The goal of the application circuit is to isolate a hub as if it were a full speed peripheral device. The hub or host function requires that 2.5 W of power be available to each downstream port. Power to run the downstream side of the isolator and power the hub and ports is provided as part of the solution. The application circuit is typical of many medical and industrial applications.

The universal serial bus (USB) is rapidly becoming the standard interface for most PC peripherals. It is displacing RS-232 and the parallel printer port because of superior speed flexibility and support of device hot swap. There has been a strong desire on the part of industrial and medical equipment manufacturers to use the bus as well, but adoption has been slow because there has not been a good way to provide the isolation required for connections to machines that control dangerous voltages or low leakage defibrillation proof connections in medical applications.

The ADuM4160 is designed primarily as an isolation element for a peripheral USB device. However, there are occasions when it is useful to create an isolated cable function. Several issues must be addressed to use the ADuM4160 for this application. Whereas the buffers on the upstream and downstream sides of the ADuM4160 are the same and capable of driving a USB cable, the downstream buffers must be capable of adjusting speed to a full or low speed peripheral that is connected to it. The upstream connection must act like a peripheral, and the downstream connection must behave like a host.

Unlike the case of building a dedicated peripheral interface where the speed is known and not changed, host applications must adapt to detect whether a low or full speed device has been connected. The ADuM4160 is intended to be hardwired to a single speed via pins; therefore, it works when the peripheral plugged into its downstream side is the correct speed, but it fails when the wrong speed peripheral is attached. The best way to address this is to combine the ADuM4160 with a hub controller.

The upstream side of a hub controller can be thought of as a standard fixed speed peripheral port that can be easily isolated with the ADuM4160, whereas the downstream ports are all handled by the hub controller. However, in many cases, while it is not certifiable as fully USB compliant, a single speed cable is acceptable from a practical standpoint, especially if custom connectors are used so that it cannot be confused with a compliant device. The hub chip can be eliminated, and the design becomes very small and simple.

The ADuM4160 provides an inexpensive and easy way to implement an isolation buffer for medical and industrial peripherals. The challenge that must be met is to use this to create a bus-powered cable isolator by pairing the ADuM4160 with a small isolated dc-to-dc converter such as the ADuM5000. As with isolating any device, the services that the ADuM4160 provides are as follows:

1. Directly isolates, in the upstream, the USB D+ and D− lines of a cable.
2. Implements an automatic scheme for data flow of control that does not require external control lines.
3. Provides medical grade isolation.
4. Supports full speed or low speed signaling rates.
5. Supports isolated power delivery through the cable.

The goal of the application circuit shown in Figure 1 is to isolate a peripheral device that already implements a USB interface. It is not possible to make a fully compliant bus-powered cable because there are no 100% efficient power converters to transfer the bus voltage across the barrier. In addition, the quiescent current of the converter does not comply with the standby current requirements of the USB standard. This is all in addition to the speed detection limitations of the ADuM4160. What can be achieved is a fixed speed or switch-controlled speed cable that can supply a modest power to the downstream peripheral. However, it is a custom application that is not completely compliant with the USB standard.

The universal serial bus (USB) is rapidly becoming the standard interface for most PC peripherals. It is displacing RS-232 and the parallel printer port because of superior speed, flexibility, and support of device hot swap. There has been a strong desire on the part of industrial and medical equipment manufacturers to use this bus as well, but adoption has been slow because there has not been a good way to provide the isolation required for connections to machines that control dangerous voltages or low leakage defibrillation proof connections in medical applications.

The ADuM4160 provides an inexpensive and easy to implement isolation buffer for medical and industrial peripherals. The challenges that need to be met are:

1. Isolate directly in the USB D+ and D− lines allowing the use of existing USB infrastructure in microprocessors.
2. Implement an automatic scheme for data flow of control that does not require external control lines.
3. Provide medical grade isolation.
4. Allow a complete peripheral to meet the USB-IF certifi-cation standards.
5. Support full speed (12 Mbps) and low speed (1.5 Mbps) signaling rates.
6. Support flexible power configurations.

The circuit shown in Figure 1 isolates a peripheral device that already supports a USB interface. Because the peripheral is not explicitly defined in this circuit, power to run the secondary side of the isolator has been provided as part of the solution. If the circuit is built onto the PCB of a peripheral design, power could be sourced from the peripheral’s off line supply, a battery, or the USB cable bus power, depending on the needs of the application.

The application circuit shown is typical of many medical and industrial applications. 

The circuit shown in Figure 1 connects an ADAU1701 codec with an integrated SigmaDSP^® core to an SSM2306 2 W stereo Class-D amplifier and an ADP3336 low dropout regulator. The ADAU1701 has two ADCs and four DACs; therefore, it can process a stereo audio signal and output discretely processed signals to both a line-level output and an amplified output. This allows the line and amplified outputs to be processed in the SigmaDSP core with different signal processing, such as custom EQ, compressors tailored to the clip level of the specific output, or spatialization effects tuned to the specific speaker configurations. The ADP3336 generates the 3.3 V supply for the ADAU1701. The SSM2306 is a stereo 2 W Class-D amplifier with ultralow idle current and high efficiency. The amplifier does not require bulky external inductors, but it does require minimal external components and has a small system footprint. The amplifier’s voltage is not supplied from the regulator but rather directly from the 5 V system supply. This system can provide an audio signal processing path output to a low power efficient amplifier for systems such as radios, multimedia docks, or PC speakers.

Figure 1. Class-D Amplifier Connection to Audio Codec and Voltage Regulator (Simplified Schematic: Power Supply Decoupling and All Connections Not Shown)

S/PDIF (Sony/Philips Digital Interface) is a high quality digital audio format that is commonly used in consumer electronics and is used to interconnect audio equipment. Many audio codecs/DSPs only support I²S as digital audio input/output, which is a problem when using these parts in circuits that need to support both S/PDIF or the AES (Audio Engineering Society) professional standard.

The circuit, in Figure 1, shows how to overcome this problem by connecting the ADAV801 or the ADAV803 audio codec to a SigmaDSP^® device, such as the ADAU1761.

The audio input in S/PDIF format is converted to I²S before processing by the ADAU1761, and the processed audio output in I²S format is converted back to S/PDIF by the ADAV801/ ADAV803. The ADAV801/ ADAV803 has a flexible digital input/output routing matrix that allows it to process audio in either I²S or S/PDIF format and output it in either format as a master or slave with the use of an onboard SRC (sample rate converter). The ADAV801/ ADAV803 support the consumer audio standard, and channel status data can be embedded in the audio stream by writing to the relevant registers in the ADAV801/ ADAV803. This is a useful feature for passing configuration information between devices. The ADAV801/ ADAV803 has a stereo DAC/ADC that can also be used to process audio as needed.

The ADV7612 is a dual port Xpressview^™ 225 MHz HDMI^® receiver that allows fast switching between two inputs. The circuit shown in Figure 1 shows the use of two ADV7612’s as a quad-input fast switching HDMI receiver.

This circuit shows the expandability of the ADV7612 in applications requiring four multiplexed HDMI inputs of up to 225 MHz TMDS (1080p60, 12 bits per channel; 148.5 MHz LLC pixel clock) or UXGA (1600 × 1200, 10 bits per channel; 162 MHz LLC pixel clock). The circuit offers a cost effective solution to this application and operates over the extended industrial temperature range of −40°C to +85°C.

The circuit shown in Figure 1 is a complete low cost, low power, mono audio amplifier with volume control, glitch reduction, and a 3 W Class-D output driver.

The volume is controlled manually with a simple push-button interface to a 64-position digital potentiometer. An automatic store function retains the last volume setting, and an LED provides visual information of the maximum/minimum volume.

The SSM2375 Class-D driver amplifier provides up to 3 W output power into 3 Ω load, with 93% power efficiency at 5 V, built in pop and click suppression, and shutdown mode.

The circuit provides a preconditioning input stage, allowing compatibility with a wide range of audio input signals and can be powered with a cell battery.