Последовательный интерфейс JESD204 и преобразователи данных стандарта JEDEC

AD6672 - это 11-разрядный приемник промежуточной частоты (ПЧ) с частотой выборки до 250 MSPS. Он предназначен для применения в системах связи, где требуются низкая стоимость, малые габариты, широкая полоса пропускания и универсальность решения.

Ядро АЦП имеет многокаскадную, дифференциальную конвейерную архитектуру с интегрированной логикой исправления ошибок в выходном коде. Входные каскады АЦП обладают широкой полосой пропускания и поддерживают работу с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Для компенсации изменений скважности тактового сигнала АЦП в состав компонента включен стабилизатор скажности (duty cycle stabilizer, DCS), который позволяет поддерживать превосходные показатели преобразования.

Выходной сигнал с ядра АЦП поступает на интегрированный блок изменения параметров квантования с преобразованием формы спектра шума (noise shaping requantizer, NSR). Компонент поддерживает два режима работы выходного каскада, выбор которых осуществляется пользователем через интерфейс последовательного порта (serial port interface, SPI). При активном блоке NSR выходной цифровой сигнал АЦП подвергается дополнительной обработке, благодаря которой AD6672 обеспечивает повышенное отношение сигнал-шум (SNR) в ограниченной части полосы Найквиста при сохранении 11-битного разрешения. Блок NSR может быть запрограммирован для работы с шириной полосы выходного сигнала до 33% от частоты дискретизации. Например, при частоте дискретизации 250 MSPS AD6672 может обеспечивать отношение сигнал-шум до 73.6 дБ к полной шкале (dBFS) в полосе 82 МГц для входного сигнала с частотой f_IN 82 МГц.

При отключенном блоке NSR данные с выхода АЦП передаются непосредственно на выход компонента с разрешением 11 бит. При работе в данном режиме AD6672 может обеспечивать отношение сигнал-шум до 66.6 dBFS во всей полосе Найквиста.

Области применения

• Системы связи
• Системы с пространственно разнесенными антеннами и системы MIMO
• Многорежимные цифровые приемники (3G)
  WCDMA, LTE, CDMA2000
  WiMAX, TD-SCDMA
• Системы с квадратурной демодуляцией
• Программно определяемые радиосистемы общего назначения

AD6673 - это 11-разрядный, 2-канальный приемник промежуточной частоты (ПЧ) с быстродействием 250 MSPS, разработанный специально для многоантенных устройств систем связи, в которых требуются широкий динамический диапазон, низкая потребляемая мощность и маленькие габариты.

Компонент включает в себя 2 высокопроизводительных АЦП и цифровой блок изменения параметров квантования с преобразованием формы спектра шума (NSR). Каждый из АЦП имеет многокаскадную, дифференциальную конвейерную архитектуру с интегрированной логикой исправления ошибок в выходном коде и содержит широкополосную цепь выборки на переключаемых конденсаторах в первом каскаде дифференциального конвейера. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Стабилизатор скважности (DCS) компенсирует отклонения скважности тактового сигнала АЦП, позволяя преобразователям поддерживать превосходные характеристики.

Выход каждого АЦП подключен к блоку NSR. Интегрированная схема NSR позволяет повысить отношение сигнал-шум в ограниченной полосе частот внутри полосы Найквиста. Компонент поддерживает 2 режима работы выходного каскада, которые выбираются пользователем через интерфейс SPI. При активном блоке NSR выходной цифровой сигнал АЦП подвергается дополнительной обработке, благодаря которой AD6673 обеспечивает повышенное отношение сигнал-шум в ограниченной части полосы Найквиста, сохраняя разрешение 11 бит.

Блок NSR может быть запрограммирован для работы с шириной полосы выходного сигнала 22% или 33% от частоты дискретизации.

При отключенном блоке NSR данные с выхода АЦП передаются непосредственно на выход компонента с разрешением 11 бит. При работе в данном режиме AD6673 может обеспечивать отношение сигнал-шум до 65.9 dBFS во всей полосе Найквиста.

По умолчанию выходные данные АЦП направляются непосредственно на 2 выходные линии последовательного интерфейса JESD204B. Интерфейс вывода данных работает с уровнями напряжения CML. Порт поддерживает 2 режима работы - с использованием одной или двух линий (L=1;F=4 или L=2;F=2). Режим с одной линией может использоваться при частотах преобразования до 125 MSPS. Порт также имеет входы сигналов синхронизации (SYNCINB± и SYSREF±).

Ключевые особенности продукта

1. Конфигурируемый блок вывода данных JESD204B с интегрированной схемой ФАПЧ поддерживает передачу по одной или двум линиям со скоростью до 5 Гбит/с на линию.
2. Приемник ПЧ включает в себя два 11-разрядных АЦП с быстродействием 250 MSPS и программируемый блок изменения параметров квантования с перераспределением спектра шума (NSR), который позволяет улучшить отношение сигнал-шум при сокращении полосы до 22% или 33% от частоты дискретизации.
3. Поддержка опционального входного ВЧ тактового сигнала упрощает проектирование печатной платы.
4. Инновационная схема дифференциального входного каскада обеспечивает превосходное отношение сигнал-шум при частотах входного сигнала до 400 МГц.
5. Интегрированный делитель частоты входного тактового сигнала с целочисленным коэффициентом деления от 1 до 8 и вход SYNC позволяют синхронизировать несколько устройств.
6. Работает от одного напряжения питания 1.8 В.

Области применения

• Радиосистемы с разнесенным приемом
• Многорежимные цифровые приемники (3G)
  • TD-SCDMA, WiMax, WCDMA, CDMA2000, GSM, EDGE, LTE
• Приемные тракты обратного канала кабельных систем DOCSIS 3.0
• Цифровые приемники обратного канала в гибридных коаксиальных-опотоволоконных системах
• Системы с квадратурной демодуляцией
• Системы с интеллектуальными антеннами
• Контрольно-испытательная аппаратура
• Приемники РЛС
• Радиосистемы COMSEC
• Обнаружение/создание помех самодельным взрывным устройствам
• Универсальные программно-определяемые радиосистемы
• Широкополосная передача данных

AD6674 – это аналого-цифровой приемник промежуточной частоты (ПЧ) с шириной полосы 385 МГц. Он включает в себя два 14-разрядных аналого-цифровых преобразователя (АЦП) с быстродействием 1000/750/500 миллионов выборок в секунду (MSPS) и разнообразные блоки цифровой обработки сигналов – четыре широкополосных преобразователя с понижением частоты (DDC), блок изменения параметров квантования с перераспределением спектральной плотности шума (NSR) и блок мониторинга с переменным динамическим диапазоном (VDR). Компонент содержит интегрированные буфер и схему выборки-хранения, обеспечивая низкое энергопотребление, малые габариты и простоту применения. Данный продукт предназначен для применения в системах связи, способных выполнять оцифровку широкополосных аналоговых сигналов на частотах до 2 ГГц. AD6674 оптимизирован для обеспечения широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкой потребляемой мощности при малых габаритах корпуса.

Ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы.

Области применения

• Многодиапазонные, многорежимные приемники с разнесенными антеннами 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
• Приемники обратного канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных/оптоволоконных сетей

В течение ограниченного времени вы можете принять участие в живом тестировании AD6676 при помощи нашего программного обеспечения для удаленного оценивания характеристик.

AD6676 – это обладающая высокой степенью интеграции подсистема приемника промежуточной частоты (ПЧ), которая способна осуществлять оцифровку радиосигналов с полосой до 160 МГц, центрированных относительно ПЧ в диапазоне от 70 МГц до 450 МГц. В отличие от традиционных АЦП с дискретизацией на ПЧ AD6676 построен на базе перестраиваемого полосового Σ-Δ АЦП с высоким коэффициентом избыточной дискретизации, который избавляет от необходимости в использовании фильтров ПЧ на ПАВ и усилительных каскадов, настроенных на определенный диапазон, за счет чего достигается значительное упрощение структуры широкополосного радиоприемника. Интегрированный квадратурный цифровой преобразователь с понижением частоты с последующими выбираемыми децимирующими фильтрами уменьшает требуемую частоту дискретизации комплексных данных до приемлемых значений в диапазоне от 62.5 MSPS до 266.7 MSPS. Комплексные выходные данные с разрядностью 16 бит передаются в хост-процессор через интерфейс JESD204B, поддерживающий конфигурацию с одной или двумя линиями данных и обеспечивающий быстродействие до 5.333 Гбит/с.

Области применения

• Многорежимное, широкополосное оборудование инфраструктуры сотовых сетей
• Оборудование радиорелейных линий СВЧ диапазона
• Измерительная техника
  • Спектроанализаторы и анализаторы протоколов связи
• Программно определяемые радиосистемы

AD6684 – это четырехканальный приемник промежуточной частоты (ПЧ) с шириной полосы 135 МГц. Он состоит из четырех 14-разрядных АЦП с быстродействием 500 MSPS и различных блоков цифровой обработки сигналов, включая четыре широкополосных цифровых преобразователя с понижением частоты (DDC), блок изменения параметров квантования с перераспределением шума (NSR) и блок управления динамическим диапазоном (VDR). Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт предназначен для применения в системах связи и имеет ширину полосы аналогового каскада 1.4 ГГц в режиме полной мощности.

Четыре ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. AD6684 оптимизирован для поддержания широкой полосы входного каскада, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Входы аналогового сигнала и сигнала тактовой синхронизации являются дифференциальными. Выход каждого из АЦП подключен к двум DDC через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров.

Выход каждого канала АЦП подключен к блоку NSR. Интегрированная схема NSR позволяет улучшить отношение сигнал-шум в ограниченной полосе частот внутри полосы Найквиста. Компонент поддерживает два режима вывода данных, которые выбираются через интерфейс последовательного порта (SPI). При включении функции NSR сигнал с выхода АЦП обрабатывается таким образом, что AD6684 обеспечивает повышенное отношение сигнал-шум в ограниченном участке внутри полосы Найквиста, одновременно поддерживая разрешение на выходе 9 разрядов.

Кроме того, каждый выход АЦП подключен к блоку VDR. Этот опциональный блок позволяет поддерживать полный динамический диапазон для входных сигналов определенного типа. Входные сигналы, не выходящие за пределы заданной маски (в системах с цифровым внесением предыскажений (DPD)), пропускаются без изменения. Входные сигналы, выходящие за пределы маски, обрабатываются с пониженным разрешением.

При использовании VDR динамический диапазон приемника тракта наблюдения определяется заданной частотной маской входного сигнала. Если сигнал попадает в пределы маски, выходные данные представляются с максимальным разрешением. Если сигнал превышает определяемые частотной маской уровни мощности, разрешение выходных данных ограничивается. Эта маска применяется в системах с DPD и может использоваться в перестраиваемых приемниках с дискретизацией вещественных сигналов ПЧ, комплексных сигналов ПЧ или в приемниках прямого преобразования (приемниках с нулевой ПЧ).

Выбор используемых в различных рабочих режимах блоков DDC, NSR и VDR AD6684 осуществляется при помощи программируемых через SPI профилей (по умолчанию при включении питания используется режим с активным блоком NSR).

В дополнение к блокам DDC AD6684 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП.

В зависимости от коэффициента децимации и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать каждую пару выходов приемника ПЧ для передачи с использованием одной или двух линий высокоскоростного последовательного интерфейса вывода JESD204B подкласса 1. Входные выводы SYSREF±, SYNCINB±AB и SYNCINB±CD обеспечивают возможность синхронизации нескольких компонентов.

AD6684 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс SPI, совместимый с напряжением 1.8 В.

AD6684 выпускается в бессвинцовом 72-выводном корпусе LFCSP и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +105°C.

Ключевые особенности продукта

1. Низкая потребляемая мощность на канал.
2. Поддержка скоростей передачи линий JESD204B до 15 Гбит/c.
3. Широкая полоса в режиме полной мощности позволяет выполнять оцифровку сигналов ПЧ на частотах до 1.4 ГГц.
4. Буферизированные входные каскады упрощают проектирование и реализацию фильтра.
5. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
6. Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции.
7. Интегрированный диодный датчик температуры для управления тепловым режимом системы.

Области применения

• Системы связи
• Многодиапазонные, мультирежимные цифровые приемники 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A с разнесенным приемом
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей
• Тракты наблюдения систем цифрового внесения предыскажений
• Универсальные программно-определяемые радиосистемы

AD6688 – это приемник смешанных сигналов с непосредственной оцифровкой на радиочастоте (РЧ), обладающий шириной полосы 1.2 ГГц. Он состоит из двух 14-разрядных аналого-цифровых преобразователей (АЦП) с быстродействием 3.0 GSPS и различных блоков цифровой обработки сигналов. AD6688 содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Этот продукт разработан для применения в системах связи с непосредственной оцифровкой широкополосных аналоговых сигналов до 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD6688 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигнала синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров. NCO предоставляет возможность выбора до трех предустановленных диапазонов при помощи контактов ввода/вывода общего назначения (GPIO). Управление рабочими режимами DDC осуществляется через программируемые по SPI профили.

В дополнение к блокам DDC AD6688 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. Помимо битов быстрого детектирования AD6688 также обеспечивает функцию мониторинга уровня сигнала. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.

В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для работы с одной, двумя, четырьмя или восемью линиями данных. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.

AD6688 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.

AD6688 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C.

Ключевые особенности продукта

1. Широкая полоса входного каскада (9 ГГц по уровню -3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных сигналов.
2. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
3. Быстрое переключение NCO при помощи выводов GPIO.
4. Управление различными параметрами и функциями компонента через SPI для удовлетворения требований конкретной системы.
5. Программируемый детектор выхода за границы рабочего диапазона и функция мониторинга сигнала.
6. Интегрированный диодный датчик температуры для управления тепловым режимом системы.
7. Корпус BGA со 196 контактами, 12 мм × 12 мм

Области применения

• Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
• 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
• Приемники восходящего канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей

The AD9207 is a dual, 12-bit, 6 GSPS analog-to-digital converter (ADC). The ADC input features an on-chip wideband buffer with overload protection. This device is designed to support applications capable of direct sampling wideband signals up to 8 GHz. An onchip, low phase noise, phase-locked loop (PLL) clock synthesizer is available to generate the ADC sampling clock, which simplifies the printed circuit board (PCB) distribution of a high frequency clock signal. A clock output buffer is available to transmit the ADC sampling clock to other devices.

The dual ADC cores have code error rates (CER) better than 2 × 10⁻¹⁵. Low latency fast detection and signal monitoring are available for automatic gain control (AGC) purposes. A flexible 192-tap programmable finite impulse response filter (PFIR) is available for digital filtering and/or equalization. Programmable integer and fractional delay blocks support compensation for analog delay mismatches.

The digital signal processing (DSP) block consists of two coarse digital downconverters (DDCs) and four fine DDCs per ADC pair. Each ADC can operate with one or two main DDC stages in support of multiband applications. The four additional fine DDC stages are available to support up to four bands per ADC. The 48-bit numerically controlled oscillators (NCOs) associated with each DDC support fast frequency hopping (FFH) while maintaining synchronization with up to 16 unique frequency assignments selected via the general-purpose input and output (GPIOx) pins or the serial port interface (SPI).

The AD9207 supports one or two JTx links that can be configured for either JESD204B or JESD204C subclass operation, which allows different datapath configurations for each ADC. Multidevice synchronization is supported through the SYSREF± input pins.

See the Outline Dimensions section and the Ordering Guide section of the data sheet for more information.

APPLICATIONS

• Wireless communications infrastructure
• Microwave point to point, E-band, and 5G mmWave
• Broadband communications systems, satellite communications
• DOCSIS 3.1 and 4.0 CMTS
• Electronic warfare
• Electronic test and measurement systems

AD9208 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 3 GSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Этот продукт разработан для применения в системах связи с непосредственной оцифровкой широкополосных аналоговых сигналов до 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD9208 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигнала синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров. NCO предоставляет возможность выбора до трех предустановленных диапазонов припомщи контактов ввода/вывода общего назначения (GPIO). Управление рабочими режимами DDC осуществляется через программируемые по SPI профили.

В дополнение к блокам DDC AD9208 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. Помимо битов быстрого детектирования AD9208 также обеспечивает функцию мониторинга уровня сигнала. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.

В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для работы с одной, двумя, четырьмя или восемью линиями данных. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.
AD9208 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.

AD9208 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C. Продукт защищен патентом США.
Обратите внимание на то, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.

Ключевые особенности продукта

1. Широкая полоса входного каскада (9 ГГц по уровню -3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных сигналов примерно до 5 ГГц.
2. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
3. Быстрое переключение NCO при помощи выводов GPIO.
4. Управление различными параметрами и функциями компонента через SPI для удовлетворения требований конкретной системы.
5. Программируемый детектор выхода за границы рабочего диапазона и функция мониторинга сигнала.
6. Интегрированный диодный датчик температуры для управления тепловым режимом системы.
7. Корпус BGA со 196 контактами, 12 мм × 12 мм

Области применения

• Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
• 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
• Электронная контрольно-измерительная аппаратура
• Радары с фазированными антенными решетками и средства радиоэлектронной борьбы
• Приемники восходящего канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей

The AD9209 is a quad, 12-bit, 4 GSPS analog-to-digital converter (ADC). The ADC input features an on-chip wideband buffer with overload protection. This device is designed to support applications capable of direct sampling wideband signals up to 8 GHz. An on-chip, low phase noise, phase-locked loop (PLL) clock synthesizer is available to generate the ADC sampling clock, simplifying the printed circuit board (PCB) distribution of a high frequency clock signal. A clock output buffer is available to transmit the ADC sampling clock to other devices.

The quad ADC cores have code error rates (CER) better than 1 × 10−20. Low latency fast detection and signal monitoring are available for automatic gain control (AGC) purposes. A flexible 192-tap programmable finite impulse response filter (PFIR) is avail-able for digital filtering and/or equalization. Programmable integer and fractional delay blocks support compensation for analog delay mismatches.

The digital signal processing (DSP) block consisting of two coarse digital down converters (DDCs) and four fine DDCs per pair of ADCs. Each ADC can operate with one or two main DDC stages in support of multiband applications. The four additional fine DDC stages are available to support up to four bands per ADC The 48-bit numerically controlled oscillators (NCOs) associated with each DDC support fast frequency hopping (FFH) while maintaining synchronization with up to 16 unique frequency assignments selected via the general-purpose input and output (GPIOx) pins or the serial port interface (SPI).

The AD9209 supports one or two JTx links that can be configured for either JESD204B or JESD204C subclass operation, thus allowing for different datapath configurations for each ADC. Multidevice synchronization is supported through the SYSREF± input pins.

APPLICATIONS

• Wireless communications infrastructure
• Microwave point-to-point, E-band, and 5G mm wave
• Broadband communications systems
• DOCSIS 3.1 and 4.0 CMTS
• Phased array radar and electronic warfare
• Electronic test and measurement systems

The AD9213 is a single, 12-bit, 6 GSPS/10.25 GSPS, radio frequency (RF) analog-to-digital converter (ADC) with a 6.5 GHz input bandwidth. The AD9213 supports high dynamic range frequency and time domain applications requiring wide instantaneous bandwidth and low conversion error rates (CER). The AD9213 features a 16-lane JESD204B interface to support maximum bandwidth capability.

The AD9213 achieves dynamic range and linearity performance while consuming <4.6 W typical. The device is based on an interleaved pipeline architecture and features a proprietary calibration and randomization technique that suppresses interleaving spurious artifacts into its noise floor. The linearity performance of the AD9213 is preserved by a combination of on-chip dithering and calibration, which results in excellent spurious-free performance over a wide range of input signal conditions. 

Applications that require less instantaneous bandwidth can benefit from the on-chip, digital signal processing (DSP) capability of the AD9213 that reduces the output data rate along with the number of JESD204B lanes required to support the device. The DSP path includes a digital downconverter (DDC) with a 48-bit, numerically controlled oscillator (NCO), followed by an I/Q digital decimator stage that allows selectable decimation rates that are factors of two or three. For fast frequency hopping applications, the AD9213 NCO supports up to 16 profile settings with a separate trigger input, allowing wide surveillance frequency coverage at a reduced JESD204B lane count.

The AD9213 supports sample accurate multichip synchronization that includes synchronization of the NCOs. The AD9213 is offered in a 192-ball ball grid array (BGA) package and is specified over a junction temperature range of −20°C to +115°C.

The AD9234 is a dual, 12-bit, 1 GSPS/500 MSPS ADC. The device has an on-chip buffer and sample-and-hold circuit designed for low power, small size, and ease of use. This product is designed for sampling wide bandwidth analog signals. The AD9234 is optimized for wide input bandwidth, high sampling rate, excellent linearity, and low power in a small package.

The dual ADC cores feature a multistage, differential pipelined architecture with integrated output error correction logic. Each ADC features wide bandwidth buffered inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations. Each ADC data output is internally connected to an optional decimate-by-2 block. The AD9234 has several functions that simplify the automatic gain control (AGC) function in a communications receiver. 

The programmable threshold detector allows monitoring of the incoming signal power using the fast detect output bits of the ADC. If the input signal level exceeds the programmable threshold, the fast detect indicator goes high. Because this threshold indicator has low latency, the user can quickly turn down the system gain to avoid an overrange condition at the ADC input. In addition to the fast detect outputs, the AD9234 also offers signal monitoring capability. The signal monitoring block provides additional information about the signal being digitized by the ADC.

Users can configure the Subclass 1 JESD204B-based high speed serialized output in a variety of one-, two-, or four-lane configurations, depending on the acceptable lane rate of the receiving logic device and the sampling rate of the ADC. Multiple device synchronization is supported through the SYSREF± and SYNCINB± input pins.

The AD9234 has flexible power-down options that allow significant power savings when desired. All of these features can be programmed using a 1.8 V to 3.3 V capable 3-wire SPI.

The AD9234 is available in a Pb-free, 64-lead LFCSP and is specified over the −40°C to +85°C industrial temperature range. This product is protected by a U.S. patent.

Product Highlights

1. Low power consumption analog core, 12-bit, 1.0 GSPS dual analog-to-digital converter (ADC) with 1.5 W per channel.
2. Wide full power bandwidth supports IF sampling of signals up to 2 GHz.
3. Buffered inputs with programmable input termination eases filter design and implementation.
4. Flexible serial port interface (SPI) controls various product features and functions to meet specific system requirements.
5. Programmable fast overrange detection.
6. 9 mm × 9 mm 64-lead LFCSP.
7. Pin compatible with the AD9680 14-bit, 1 GSPS dual ADC.

Applications

• Communications
• Diversity multiband, multimode digital receivers
• 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE
• Point-to-point radio systems
• Digital predistortion observation path
• General-purpose software radios
• Ultrawideband satellite receiver
• Instrumentation (spectrum analyzers, network analyzers, integrated RF test solutions)
• Digital oscilloscopes
• High speed data acquisition systems
• DOCSIS 3.0 CMTS upstream receive paths
• HFC digital reverse path receivers

The AD9250 is a dual, 14-bit ADC with sampling speeds of up to 250 MSPS. The AD9250 is designed to support communications applications where low cost, small size, wide bandwidth, and versatility are desired.

The ADC cores feature a multistage, differential pipelined architecture with integrated output error correction logic. The ADC cores feature wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations. A duty cycle stabilizer is provided to compensate for variations in the ADC clock duty cycle, allowing the converters to maintain excellent performance. The JESD204B high speed serial interface reduces board routing requirements and lowers pin count requirements for the receiving device.

By default, the ADC output data is routed directly to the two JESD204B serial output lanes. These outputs are at CML voltage levels. Four modes support any combination of M = 1 or 2 (single or dual converters) and L = 1 or 2 (one or two lanes). For dual ADC mode, data can be sent through two lanes at the maximum sampling rate of 250 MSPS. However, if data is sent through one lane, a sampling rate of up to 125 MSPS is supported. Synchronization inputs (SYNCINB± and SYSREF±) are provided.

Flexible power-down options allow significant power savings, when desired. Programmable overrange level detection is supported for each channel via the dedicated fast detect pins.

Programming for setup and control are accomplished using a 3-wire SPI-compatible serial interface.

The AD9250 is available in a 48-lead LFCSP and is specified over the industrial temperature range of −40°C to +85°C.

Product Highlights

1. Integrated dual, 14-bit, 170 MSPS/250 MSPS ADC.
2. The configurable JESD204B output block supports up to 5 Gbps per lane.
3. An on-chip, phase-locked loop (PLL) allows users to provide a single ADC sampling clock; the PLL multiplies the ADC sampling clock to produce the corresponding JESD204B data rate clock.
4. Support for an optional RF clock input to ease system board design.
5. Proprietary differential input maintains excellent SNR performance for input frequencies of up to 400 MHz.
6. Operation from a single 1.8 V power supply.
7. Standard serial port interface (SPI) that supports various product features and functions such as controlling the clock DCS, power-down, test modes, voltage reference mode, over range fast detection, and serial output configuration.

Applications

• Diversity radio systems
• Multimode digital receivers (3G)
  
  • TD-SCDMA, WiMAX, W-CDMA, CDMA2000, GSM, EDGE, LTE
• DOCSIS 3.0 CMTS upstream receive paths
• HFC digital reverse path receivers
• I/Q demodulation systems
• Smart antenna systems
• Electronic test and measurement equipment
• Radar receivers
• COMSEC radio architectures
• IED detection/jamming systems
• General-purpose software radios
• Broadband data applications

AD9625 – это монолитный 12-разрядный аналого-цифровой преобразователь (АЦП) с внутренней выборкой, работающий со скоростями преобразования до 2.5 миллиарда отсчетов в секунду (GSPS). Данный продукт предназначен для оцифровки широкополосных аналоговых сигналов в полосе частот вплоть до второй зоны Найквиста. Благодаря комбинации широкой полосы входного каскада, высокой частоты дискретизации и превосходной линейности AD9625 идеально подходит для применения в спектроанализаторах, системах сбора данных, а также широком спектре военной электроники, включая радиолокационные системы и постановщики помех/схемы противодействия помехам.

Входы аналогового сигнала, тактового сигнала и опорного напряжения (SYSREF±) являются дифференциальными. Высокоскоростной последовательный интерфейс вывода стандарта JESD204B может работать в различных конфигурациях с одной, двумя, четырьмя, шестью и восемью линиями данных. Продукт работает в промышленном температурном диапазоне от −40°C до +85°C.

Ключевые особенности продукта

1. Высокое качество преобразования: исключительный свободный от побочных составляющих динамический диапазон (SFDR) в проектах с высокой частотой дискретизации и непосредственной дискретизацией радиосигнала; точный интегрированный источник опорного напряжения.
2. Конфигурируемый интерфейс вывода цифровых данных формата JESD204B.
3. Порт SPI для управления различными функциями и параметрами продукта, включая формат данных, а также данные калибровки коэффициента усиления и смещения.

Области применения

• Спектроанализаторы
• Военная связь
• Радиолокационные системы
• Высококачественные цифровые запоминающие осциллографы
• Активные постановщики помех /схемы противодействия помехам
• Электронные средства разведки и средства радиоэлектронной борьбы

 

AD9656 - это четырехканальный, 16-разрядный аналого-цифровой преобразователь (АЦП) с интегрированной схемой выборки и хранения, простой в применении и обладающий низкой стоимостью, низким энергопотреблением и малыми габаритами. Продукт работает с частотой преобразования до 125 MSPS и оптимизирован для поддержания превосходных динамических характеристик и низкого энергопотребления в задачах, где критическим требованием являются маленькие габариты корпуса.

Для работы АЦП с максимальными характеристиками достаточно подать на него одно напряжение питания 1.8 В и совместимый с LVPECL/КМОП/LVDS тактовый сигнал частоты дискретизации. Во многих задачах применения каких-либо внешних источников опорного напряжения или драйверов не требуется.

Компонент поддерживает независимое переключение отдельных каналов в режим пониженного энергопотребления; типичная потребляемая мощность, когда все каналы неактивны, составляет менее 2 мВт. АЦП имеет ряд функциональных особенностей, предназначенных для обеспечения максимальной свободы проектирования и минимальной стоимости системы, включая программируемое выравнивание фазы выходного тактового сигнала и данных, а также генерацию цифровых тестовых шаблонов. Компонент содержит встроенные детерминированные и псевдослучайные тестовые шаблоны, а также поддерживает ввод пользовательских тестовых шаблонов через интерфейс последовательного порта (SPI).

AD9656 выпускается в соответствующем требованиям RoHS 56-выводном корпусе LFCSP.

Компонент работает в промышленном температурном диапазоне от −40°C до +85°C.

Ключевые особенности продукта

1. Маленькие габариты посадочного места. Четыре АЦП интегрированы в небольшом корпусе с габаритами 8 мм × 8 мм.
2. Интегрированная схема фазовой автоподстройки частоты (ФАПЧ) позволяет использовать только один внешний тактовый сигнал дискретизации АЦП; схема ФАПЧ осуществляет умножение частоты внешнего сигнала для формирования соответствующего тактового сигнала интерфейса передачи данных JESD204B.
3. Конфигурируемый блок вывода данных JESD204B поддерживает скорость передачи до 6.4 Гбит/с на линию.
4. Блок вывода данных JESD204B поддерживает конфигурации с одной, двумя и четырьмя линиями.
5. Низкая потребляемая мощность - 198 мВт на канал при 125 MSPS, две линии.
6. Порт управления SPI обеспечивает широкие возможности конфигурирования с учетом требований конкретной системы.

Области применения

• Медицинские системы визуальной диагностики
• Быстродействующие системы формирования и обработки изображений
• Радиоприемники с квадратурными сигналами
• Радиоприемники с разнесенными антеннами
• Портативное тестовое оборудование

AD9680 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 1 миллиард выборок в секунду (GSPS). Компонент включает в себя интегрированный буфер и схему выборки и хранения, что позволяет сократить габариты, уменьшить потребляемую мощность и упростить его применение. Он предназначен для оцифровки широкополосных аналоговых сигналов на частотах до 2 ГГц и оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Ядра АЦП построены на базе многокаскадной дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный аналоговый входной каскад, который может работать с широким набором выбираемых пользователем диапазонов рабочего напряжения. Интегрированный источник опорного напряжения упрощает проектирование системы.

Входы аналоговых сигналов и тактовой синхронизации являются дифференциальными. Выход каждого АЦП подключен к цифровому преобразователю с понижением частоты (DDC), состоящему из 4 последовательно соединенных каскадов обработки сигнала: 12-разрядного преобразователя частоты (NCO) и 4 полуполосных децимирующих фильтров.

В дополнение к блокам DDC AD9680 имеет ряд функций, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет контролировать уровень мощности входного сигнала, используя выходные биты быстрого детектирования АЦП. Индикатор быстрого детектирования переключается в состояние высокого логического уровня, если уровень входного сигнала превышает программируемый порог. Поскольку данный индикатор имеет короткое время реакции, пользователь может быстро уменьшить коэффициент усиления системы для предотвращения перегрузки АЦП по входу.

Высокоскоростные последовательные интерфейсы вывода стандарта JESD204B Subclass 1 могут быть сконфигурированы пользователем для работы с 1, 2 или 4 линиями данных, в зависимости от конфигурации DDC и быстродействия приемного логического устройства. При помощи входных выводов SYSREF± и SYNCINB± поддерживается возможность синхронизации нескольких микросхем.

Компонент имеет широкие возможности управления энергопотреблением, позволяющие добиваться существенного снижения потребляемой мощности. Все функциональные возможности продукта программируются при помощи трехпроводного интерфейса SPI, работающего с напряжением питания от 1.8 В до 3.3 В.

AD9680 выпускается в бессвинцовом 64-выводном корпусе LFCSP и работает в промышленном температурном диапазоне от −40°C до +85°C. Данный продукт защищен патентом США.

Ключевые особенности продукта

1. Низкая потребляемая мощность на канал АЦП.
2. Широкая полоса при максимальном уровне сигнала позволяет осуществлять дискретизацию сигналов ПЧ в диапазоне до 2 ГГц.
3. Буферизированные входы с программируемым согласованием упрощают проектирование и реализацию фильтра.
4. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для построения многодиапазонных приемников.
5. Конфигурируемый интерфейс последовательного порта (SPI) для управления различными параметрами и функциями продукта в соответствии с требованиями конкретной системы.
6. Программируемая функция быстрого детектирования перегрузки.
7. 64-выводный корпус LFCSP, 9 мм x 9 мм

Области применения

• Многодиапазонные, многорежимные цифровые приемники с разнесенным приемом
• Системы связи
  • 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE
•  Программно определяемые радиосистемы общего назначения
• Сверхширокополосные спутниковые приемники
• Измерительная техника
• Радиолокация
• Радиоэлектронная разведка (SIGINT)
• Приемники восходящего потока в кабельных сетях DOCSIS 3.0
• Цифровые приемники обратного канала в гибридных волоконно-оптических/коаксиальных сетях

The AD9683 is a 14-bit ADC with sampling speeds of up to 250 MSPS. The AD9683 supports communications applications where low cost, small size, wide bandwidth, and versatility are desired. The ADC core features a multistage, differential pipelined architecture with integrated output error correction logic. The ADC core features wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations. A duty cycle stabilizer (DCS) is provided to compensate for variations in the ADC clock duty cycle, allowing the converter to maintain excellent performance. The JESD204B high speed serial interface reduces board routing requirements and lowers pin count requirements for the receiving device. The ADC output data is routed directly to the JESD204B serial output lane. These outputs are at CML voltage levels. Data can be sent through the lane at the maximum sampling rate of 250 MSPS, which results in a lane rate of 5 Gbps. Synchronization inputs (SYNCINB± and SYSREF±) are provided. Flexible power-down options allow significant power savings, when desired. Programmable overrange level detection is supported via the dedicated fast detect pins. Programming for setup and control is accomplished using a 3-wire SPI-compatible serial interface. The AD9683 is available in a 32-lead LFCSP and is specified over the industrial temperature range of −40°C to +85°C.

Product Highlights

1. Integrated 14-bit, 170 MSPS/250 MSPS ADC.
2. The configurable JESD204B output block supports lane rates up to 5 Gbps.
3. An on-chip, phase-locked loop (PLL) allows users to provide a single ADC sampling clock; the PLL multiplies the ADC sampling clock to produce the corresponding JESD204B data rate clock.
4. Support for an optional radio frequency (RF) clock input to ease system board design.
5. Proprietary differential input maintains excellent SNR performance for input frequencies of up to 400 MHz.
6. Operation from a single 1.8 V power supply.
7. Standard serial port interface (SPI) that supports various product features and functions, such as controlling the clock DCS, power-down, test modes, voltage reference mode, overrange fast detection, and serial output configuration.

Applications

• Communications
• Diversity radio systems
• Multimode digital receivers (3G)
  TD-SCDMA, WiMAX, W-CDMA, CDMA2000, GSM, EDGE, LTE
• DOCSIS 3.0 CMTS upstream receive paths
• HFC digital reverse path receivers
• Smart antenna systems
• Electronic test and measurement equipment
• Radar receivers
• COMSEC radio architectures
• IED detection/jamming systems
• General-purpose software radios
• Broadband data applications
• Ultrasound equipment

AD9689 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 2.6 GSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт разработан для использования в системах связи с поддержкой непосредственной оцифровки широкополосных аналоговых сигналов на радиочастоте в полосе 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD9689 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигналов синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя несколько каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе цифрового генератора (NCO) и децимирующие фильтры. NCO обеспечивает возможность выбора до трех предустановленных диапазонов при помощи линий универсального ввода/вывода (GPIO). Переключение режимов работы интегрированных в AD9689 осуществляется с помощью профилей, программируемых через SPI.

В дополнение к блокам DDC AD9689 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. В дополнение к выходам быстрого детектирования AD9689 также обеспечивает возможность мониторинга сигналов. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП. В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователь может сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для передачи с использованием одной, двух, четырех или восьми линий. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.

AD9689 имеет широкие возможности управления энергопотреблением, которые позволяют, при необходимости, добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.

AD9689 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C. Продукт защищен патентом США.

Обратите внимание, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование вывода, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.

Ключевые особенности продукта

1. Широкая полоса входного каскада (9ГГц по уровню −3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных (РЧ) сигналов на частотах приблизительно до 5 ГГц.
2. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
3. Быстрое переключение NCO при помощи выводов GPIO.
4. Управление различными функциями и параметрами продукта через SPI для удовлетворения требований конкретной системы.
5. Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции.
6. Интегрированный диодный датчик температуры для управления тепловым режимом системы.
7. Корпус BGA со 196 шариковыми контактами, 12 мм × 12 мм.

Области применения

• Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
  • 3G/4G, TD-SCDMA, W-CDMA и GSM, LTE, LTE-A
• Электронные контрольно-измерительные системы 
• Радиолокаторы с фазированными антенными решетками и средства радиоэлектронной борьбы
• Приемные тракты обратного канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного тракта гибридных коаксиально-оптоволоконных сетей (HFC)

AD9690 – это 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 1 миллиард выборок в секунду (GSPS). Компонент содержит интегрированную схему выборки и хранения, что позволяет получить простое в применении решение с низким энергопотреблением и малыми габаритами. Данный АЦП предназначен для оцифровки широкополосных аналоговых сигналов в диапазоне частот до 2 ГГц. AD9690 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкой потребляемой мощности при малых габаритах корпуса.

Ядро АЦП реализовано на базе многокаскадной дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Компонент обладает широкополосными входными каскадами, которые поддерживают работу с различными выбираемыми пользователями диапазонами напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы.

Входы аналогового сигнала и сигнала тактовой синхронизации являются дифференциальными. Результат преобразования АЦП подается на два цифровых преобразователя с понижением частоты (DDC). Каждый DDC состоит из нескольких последовательно включенных каскадов цифровой обработки сигналов: 12-разрядного преобразователя частоты (NCO) и четырех полуполосных децимирующих фильтров.

В дополнение к блокам DDC AD9690 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП.

Высокоскоростной последовательный порт вывода JESD204B (подкласс 1) может быть сконфигурирован пользователем для работы в различных конфигурациях с одной, двумя или четырьмя линиями данных, в зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.

AD9690 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс SPI, совместимый с напряжениями от 1.8 В до 3.3 В.

AD9690 выпускается в бессвинцовом 64-выводном корпусе LFCSP и работает в промышленном температурном диапазоне от −40°C до +85°C. Компонент защищен патентом США.

Ключевые особенности продукта

1. Широкая полоса в режиме полной мощности позволяет выполнять оцифровку сигналов ПЧ на частотах до 2 ГГц.
2. Буферизированные входные каскады с программируемым согласованием упрощают проектирование и реализацию фильтра.
3. Два интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
4. Управление различными параметрами и функциями компонента через интерфейс последовательного порта (SPI) для удовлетворения требований конкретной системы.
5. Программируемый детектор перегрузки по напряжению с коротким временем реакции.
6. 64-выводный корпус LFCSP, 9 мм × 9 мм. 

Области применения

• Связь
• Многодиапазонные, мультирежимные цифровые приемники 3G/4G, TD-SCDMA, W-
• CDMA, GSM, LTE
• Универсальные программно определяемые радиосистемы
• Сверширокополосные спутниковые приемники
• Измерительная техника
• Радары
• Радиоэлектронная разведка
• Приемные тракты обратного канала кабельных систем DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей

The AD9691 is a dual, 14-bit, 1.25 GSPS analog-to-digital converter (ADC). The device has an on-chip buffer and sample-and-hold circuit designed for low power, small size, and ease of use. The device is designed for sampling wide bandwidth analog signals of up to 1.5 GHz.

The dual ADC cores feature a multistage, differential pipelined architecture with integrated output error correction logic. Each ADC features wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations.

Each ADC data output is internally connected to two digital downconverters (DDCs). Each DDC consists of four cascaded signal processing stages: a 12-bit frequency translator (NCO) and four half-band decimation filters.

In addition to the DDC blocks, the AD9691 has several functions that simplify the automatic gain control (AGC) function in the communications receiver. The programmable threshold detector allows monitoring of the incoming signal power using the fast detect output bits of the ADC. If the input signal level exceeds the programmable threshold, the fast detect indicator goes high. Because this threshold indicator has low latency, the user can quickly turn down the system gain to avoid an overrange condition at the ADC input.

Users can configure the Subclass 1 JESD204B-based high speed serialized output in a variety of one-, two-, four- or eight-lane configurations, depending on the DDC configuration and the acceptable lane rate of the receiving logic device. Multiple device synchronization is supported through the SYSREF± input pins.

The AD9691 is available in a Pb-free, 88-lead LFCSP and is specified over the −40°C to +85°C industrial temperature range.

Product Highlights

1. Low power consumption analog core, 14-bit, 1.25 GSPS dual analog-to-digital converter (ADC) with 1.9 W per channel.
2. Wide full power bandwidth supports IF sampling of signals up to 1.5 GHz.
3. Buffered inputs with programmable input termination eases filter design and implementation.
4. Flexible serial port interface (SPI) controls various product features and functions to meet specific system requirements.
5. Programmable fast overrange detection.
6. 12 mm × 12 mm 88-lead LFCSP.

Applications

• Communications (wideband receivers and digital predistortion)
• Instrumentation (spectrum analyzers, network analyzers, integrated RF test solutions)
• DOCSIS 3.x CMTS upstream receive paths
• High speed data acquisition systems

AD9694 – это четырехканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 500 MSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт предназначен для оцифровки широкополосных аналоговых сигналов в полосе частот до 1.4 ГГц. AD9694 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Четыре ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы.

Входы аналоговых сигналов и сигналов синхронизации являются дифференциальными. Каждая пара выходов данных АЦП подключена к двум цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров.

В дополнение к блокам DDC AD9694 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП.

В зависимости от коэффициента децимации и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать каждую пару цифровых выходов для передачи с использованием одной или двух линий высокоскоростного последовательного интерфейса вывода JESD204B подкласса 1. Входные выводы SYSREF±, SYNCINB±AB и SYNCINB±CD обеспечивают возможность синхронизации нескольких компонентов.

AD9694 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс SPI, совместимый с напряжением 1.8 В.

AD9694 выпускается в бессвинцовом 72-выводном корпусе LFCSP и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +105°C.

Ключевые особенности продукта

1. Низкая потребляемая мощность на канал АЦП.
2. Поддержка скоростей передачи линий JESD204B до 15 Гбит/c.
3. Широкая полоса в режиме полной мощности позволяет выполнять оцифровку сигналов ПЧ на частотах до 1.4 ГГц.
4. Буферизированные входные каскады упрощают проектирование и реализацию фильтра.
5. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
6. Управление различными параметрами и функциями компонента через интерфейс последовательного порта (SPI) для удовлетворения требований конкретной системы.
7. Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции.
8. Интегрированный диодный датчик температуры для управления тепловым режимом системы.

Области применения

• Системы связи
• Многодиапазонные, мультирежимные цифровые приемники 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A с разнесенным приемом
• Универсальные программно-определяемые радиосистемы
• Сверхширокополосные спутниковые приемники
• Измерительная техника

AD9695 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 1300 MSPS/625 MSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт разработан для использования в системах связи с поддержкой непосредственной оцифровки широкополосных аналоговых сигналов на радиочастоте в полосе до 2 ГГц.. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 2 ГГц. AD9695 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигналов синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя несколько каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе цифрового генератора (NCO) и децимирующие фильтры. NCO обеспечивает возможность выбора из набора до 16 предустановленных диапазонов при помощи линий универсального ввода/вывода (GPIO) и поддерживает механизм когерентной быстрой перестройки частоты для переключения рабочего диапазона. Переключение режимов работы интегрированных в AD9695 блоков DDC осуществляется с помощью профилей, программируемых через SPI.

В дополнение к блокам DDC AD9695 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. В дополнение к выходам быстрого детектирования AD9695 также обеспечивает возможность мониторинга сигналов. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.

В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователь может сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для передачи с использованием одной, двух или четырех линий. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов. AD9695 имеет широкие возможности управления энергопотреблением, которые позволяют, при необходимости, добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI. Для управления энергопотреблением компонент имеет аппаратные выводы PDWN/STBY.

AD9695 выпускается в бессвинцовом 64-выводном корпусе LFCSP и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +105°C. Продукт может быть защищен одним или более патентами США и международными патентами.

Обратите внимание, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование вывода, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.

Ключевые особенности продукта

1. Низкая потребляемая мощность на канал.
2. Поддержка скоростей передачи линий JESD204B до 16 Гбит/с.
3. Широкая полоса в режиме полной мощности позволяет выполнять оцифровку сигналов промежуточной частоты (ПЧ) на частотах до 2 ГГц.
4. Буферизированные входные каскады упрощают проектирование и реализацию фильтра.
5. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
6. Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции.
7. Интегрированный диодный датчик температуры для управления тепловым режимом системы.

Области применения

• Системы связи
• Многодиапазонные, мультирежимные цифровые приемники
  • 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE с разнесенным приемом
• Универсальные программно-определяемые радиосистемы
• Сверхширокополосные приемники систем спутниковой связи
• Измерительная техника
  • Осциллографы
  • Спектроанализаторы
  • Анализаторы цепей
  • Интегрированные решения для тестирования РЧ систем
• Радиолокация
• Средства радиоэлектронной разведки, радиоэлектронного противодействия и защиты от радиоэлектронного противодействия
• Высокоскоростные системы сбора данных
• Приемники обратного канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного тракта гибридных коаксиально-оптоволоконных сетей
• Широкополосные системы цифрового внесения предыскажений

AD9697 – это одноканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 1300 MSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт разработан для использования в системах связи с поддержкой непосредственной оцифровки широкополосных аналоговых сигналов на радиочастоте в полосе до 2 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 2 ГГц. AD9697 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Ядро АЦП построено на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигналов синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя несколько каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе цифрового генератора (NCO) и децимирующие фильтры. NCO обеспечивает возможность выбора из набора до 16 предустановленных диапазонов при помощи линий универсального ввода/вывода (GPIO) и поддерживает механизм когерентной быстрой перестройки частоты для переключения рабочего диапазона. Переключение режимов работы интегрированных в AD9697 блоков DDC осуществляется с помощью профилей, программируемых через SPI.

В дополнение к блокам DDC AD9697 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. В дополнение к выходам быстрого детектирования AD9697 также обеспечивает возможность мониторинга сигналов. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.

В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователь может сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для передачи с использованием одной, двух или четырех линий. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.

AD9697 имеет широкие возможности управления энергопотреблением, которые позволяют, при необходимости, добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI. Для управления энергопотреблением также имеется аппаратный вывод PDWN/STBY.

AD9697 выпускается в бессвинцовом 64-выводном корпусе LFCSP и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур перехода (TJ) от −40°C до +105°C. Продукт может быть защищен одним или более патентами США и международными патентами.

Обратите внимание, что для обозначения многофункциональных выводов, например, FD/GPIO1, в техническом описании может использоваться как полное наименование вывода, так и наименование отдельно взятой обсуждаемой функции, например, FD

Ключевые особенности продукта

1. Низкая потребляемая мощность
2. Поддержка скоростей передачи линий JESD204B до 16 Гбит/с
3. Широкая полоса в режиме полной мощности позволяет выполнять оцифровку сигналов промежуточной частоты (ПЧ) на частотах до 2 ГГц
4. Буферизированные входные каскады упрощают проектирование и реализацию фильтра
5. Четыре интегрированных широкополосных децимирующих фильтра и генератора с цифровым управлением (NCO) для реализации многодиапазонных приемников
6. Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции
7. Интегрированный диодный датчик температуры для управления тепловым режимом системы

Области применения

• Системы связи
• Многодиапазонные, мультирежимные цифровые приемники 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE с разнесенным приемом
• Универсальные программно-определяемые радиосистемы
• Сверхширокополосные приемники систем спутниковой связи
• Измерительная техника

• Осциллографы

• Спектроанализаторы

• Анализаторы цепей

• Интегрированные решения для тестирования РЧ систем

• Радиолокация

• Средства радиоэлектронной разведки, радиоэлектронного противодействия и защиты от радиоэлектронного противодействия

• Высокоскоростные системы сбора данных

• Приемники обратного канала кабельных сетей DOCSIS 3.0

• Цифровые приемники обратного тракта гибридных коаксиально-оптоволоконных сетей

• Широкополосные системы цифрового внесения предыскажений

AD9135/AD9136 - это двухканальный 11- /16-разрядные цифро-аналоговые преобразователи (ЦАП) с широким динамическим диапазоном. Они поддерживают максимальную скорость преобразования 2.8 миллиардов отсчетов в секунду (GSPS), позволяя формировать сигналы одновременно на многих несущих в очень широкой полосе. Выходы ЦАП оптимизированы для непосредственного подключения к аналоговому квадратурному модулятору ADRF6720 и другим аналоговым квадратурным модуляторам компании Analog Devices, Inc. Для программирования/чтения различных внутренних параметров компонент имеет опциональный интерфейс последовательного порта (SPI), работающий в трех- или четырёхпроводной конфигурации. Выходной ток полной шкалы может программироваться пользователем в диапазоне от 13.9 мА до 27.0 мА (типичные значения). AD9135/AD9136 выпускаются в 88-выводных корпусах LFCSP.

Ключевые особенности продукта

1. Крайне широкая полоса комплексных сигналов (более 2 ГГц) делает возможным создание принципиально новых широкополосных и многодиапазонных беспроводных систем.
2. Продвинутые технические решения, обеспечивающие низкий уровень побочных спектральных составляющих и искажений, позволяют добиться высокого качества синтеза широкополосных сигналов в полосе от нуля до высоких промежуточных частот.
3. Продвинутые технические решения, обеспечивающие низкий уровень побочных спектральных составляющих и искажений, позволяют добиться высокого качества синтеза широкополосных сигналов в полосе от нуля до высоких промежуточных частот.
4. Меньшее количество выводов интерфейса данных за счёт применения последовательно-параллельного интерфейса (SERDES) JESD204B с восемью линиями.
5. Программное разрешение передачи для поддержания баланса между потребляемой мощностью и временем пробуждения.
6. Малые габариты корпуса (12 мм × 12 мм).

Области применения

• Беспроводная связь
  • Базовые станции 3G/4G W-CDMA
  • Широкополосные повторители
  • Пограммно определяемые радиосистемы
• Широкополосные системы связи
  • Радиорелейные линии
  • Локальные (local multipoint distribution service, LMDS) и многоканальные многоточечные распределительные системы (multichannel multipoint distribution service, MMDS)
• Многоантенные передатчики, системы MIMO (multiple input/multiple output)
• Измерительные приборы
• Автоматическое тестовое оборудование

AD9135/AD9136 - это двухканальные 11-/16-разрядные цифро-аналоговый преобразователи (ЦАП) с широким динамическим диапазоном. Они поддерживают максимальную скорость преобразования 2.8 миллиардов отсчетов в секунду (GSPS), позволяя формировать сигналы одновременно на многих несущих в очень широкой полосе. Выходы ЦАП оптимизированы для непосредственного подключения к аналоговым квадратурным модуляторам ADRF6720 и другим аналоговым квадратурным модуляторам компании Analog Devices, Inc. Для программирования/чтения различных внутренних параметров компонент имеет опциональный интерфейс последовательного порта (SPI), работающий в трех- или четырёхпроводной конфигурации. Выходной ток полной шкалы может программироваться пользователем в диапазоне от 13.9 мА до 27.0 мА (типичные значения). AD9135 выпускается в 88-выводном корпусе LFCSP.

Ключевые особенности продукта

1. Крайне широкая полоса комплексных сигналов (более 2 ГГц) делает возможным создание принципиально новых широкополосных и многодиапазонных беспроводных систем.
2. Продвинутые технические решения, обеспечивающие низкий уровень побочных спектральных составляющих и искажений, позволяют добиться высокого качества синтеза широкополосных сигналов в полосе от нуля до высоких промежуточных частот.
3. Поддержка интерфейса JESD204B Subclass 1 упрощает аппаратурную и программную синхронизацию нескольких микросхем.
4. Меньшее количество выводов интерфейса данных за счёт применения последовательно-параллельного интерфейса (SERDES) JESD204B с восемью линиями.
5. Программное разрешение передачи для поддержания баланса между потребляемой мощностью и временем пробуждения.
6. Малые габариты корпуса (12 мм × 12 мм).

Области применения

• Беспроводная связь
  • Базовые станции 3G/4G W-CDMA
  • Широкополосные повторители
  • Пограммно определяемые радиосистемы
• Широкополосные системы связи
  • Радиорелейные линии
  • Локальные (local multipoint distribution service, LMDS) и многоканальные многоточечные распределительные системы (multichannel multipoint distribution service, MMDS)
• Многоантенные передатчики, системы MIMO (multiple input/multiple output)
• Измерительные приборы
• Автоматическое тестовое оборудование

The AD9144 is a quad, 16-bit, high dynamic range digital-to-analog converter (DAC) that provides a maximum sample rate of 2.8 GSPS, permitting a multicarrier generation up to the Nyquist frequency. The DAC outputs are optimized to interface seamlessly with the ADRF6720 analog quadrature modulator (AQM) from Analog Devices, Inc. An optional 3-wire or 4-wire serial port interface (SPI) provides for programming/readback of many internal parameters. Full-scale output current can be programmed over a typical range of 13.9 mA to 27.0 mA. The AD9144 is available in an 88-lead LFCSP.

Product Highlights

1. Greater than 1 GHz, ultrawide complex signal bandwidth enables emerging wideband and multiband wireless applications.
2. Advanced low spurious and distortion design techniques provide high quality synthesis of wideband signals from baseband to high intermediate frequencies.
3. JESD204B Subclass 1 support simplifies multichip synchronization in software and hardware design.
4. Fewer pins for data interface width with a serializer/deserializer (SERDES) JESD204B eight-lane interface.
5. Programmable transmit enable function allows easy design balance between power consumption and wake-up time.
6. Small package size with 12 mm × 12 mm footprint.

Applications

• Wireless communications
  • 3G/4G W-CDMA base stations
  • Wideband repeaters
  • Software defined radios
• Wideband communications
  • Point-to-point
  • Local multipoint distribution service (LMDS) and multichannel multipoint distribution service (MMDS)
• Transmit diversity, multiple input/multiple output (MIMO)
• Instrumentation
• Automated test equipment

AD9152 - это двухканальный, 16-разрядный цифро-аналоговый преобразователь (ЦАП) с широким динамическим диапазоном, который обеспечивает максимальную частоту обновления 2.25 GSPS, позволяя формировать сигналы одновременно на многих несущих в диапазоне до частоты Найквиста. Выходные каскады ЦАП оптимизированы для непосредственного подключения к аналоговым квадратурным модуляторам ADRF6720 компании Analog Devices. Для программирования/считывания различных внутренних параметров компонент имеет опциональный трех- или четырехпроводной интерфейс последовательного порта (SPI). Выходной ток полной шкалы может программироваться пользователем в диапазоне от 4 мА до 20 мА. AD9152 выпускается в 56-выводном корпусе LFCSP и является представителем семейства TxDAC+^®.

Ключевые особенности продукта

1. Крайне широкая полоса сигнального тракта делает возможным появление принципиально новых широкополосных и многодиапазонных беспроводных систем.
2. Усовершенствованная архитектура с низким уровнем побочных спектральных составляющих и искажений обеспечивает высокое качество синтеза широкополосных сигналов в диапазоне от нуля до высоких промежуточных частот.
3. Конфигурируемый интерфейс JESD204B Subclass 1 с четырьмя линиями данных упрощает аппаратную и программную поддержку многокристальной синхронизации.
4. Меньше контактов для передачи данных за счет применения последовательно-параллельного (SERDES) интерфейса JESD204B.
5. Функция программного разрешения передачи упрощает достижение баланса между потребляемой мощностью и временем пробуждения.
6. Малые габариты корпуса, посадочное место 8 мм × 8 мм.

Области применения

• Беспроводная связь
  • Базовые станции LTE и GSM
  • Широкополосные повторители
  • Программно-определяемые радиосистемы
• Широкополосные системы связи
  • Радиорелейные линии СВЧ диапазона
  • LMDS/MMSD
• Системы с разнесенными передающими антеннами, MIMO (multiple input/multiple output)
• Измерительная техника
• Автоматическое тестовое оборудование

AD9154 - это обладающий широким динамическим диапазоном, четырехканальный 16-разрядный цифро-аналоговый ЦАП, который  работает с максимальной частотой обновления 2.4 миллиарда выборок в секунду (GSPS), позволяя формировать сигналы одновременно на многих несущих в полосе частот вплоть до частоты Найквиста в режиме baseband. Компонент имеет ряд функциональных блоков, оптимизированных для применения в передатчиках прямого преобразования, включая комплексный цифровой модулятор, детектор мощности входного сигнала, а также средства компенсации рассогласования коэффициента усиления, фазы и смещения. Выходные каскады ЦАП оптимизированы для непосредственного подключения к ВЧ квадратурным модуляторам ADRF672x, также выпускаемым компанией Analog Devices. В режиме смесителя ЦАП AD9154 может быть использован для воссоздания сигналов во второй и третьей зонах Найквиста. Программирование и считывание параметров из внутренних регистров осуществляется через интерфейс последовательного порта (SPI). Выходной ток полной шкалы может программироваться пользователем в диапазоне от −4 мА до −20 мА. AD9154 выпускается в 88-выводном корпусе LFCSP.

Ключевые особенности продукта

1. Крайне широкая полоса формирования сигналов делает возможным создание новых, перспективных широкополосных и многодиапазонных средств связи.
2. Усовершенствованные методы проектирования с низкими уровнями искажений и побочных составляющих обеспечивают высокое качество синтеза сигналов в диапазоне от нуля до высоких промежуточных частот.
3. Порт JESD204B подкласса 1 (Subclass 1) упрощает многокристальную синхронизацию.
4. Малые габариты корпуса, посадочное место 12 мм × 12 мм.

Области применения

• Беспроводная связь
  • Базовые станции multicarrier LTE и GSM
  • Широкополосные повторители
  • Программно определяемые радиосистемы
• Широкополосная связь
  • Радиорелейные линии диапазона СВЧ
• Передатчики с разнесенными в пространстве антеннами, системы multiple input/multiple output (MIMO)
• Измерительные приборы
• Автоматическое тестовое оборудование

AD9161 – это высокопроизводительный, 11-разрядный цифро-аналоговый преобразователь (ЦАП), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуры стандарта DOCSIS 3.1 с полным максимальным спектром 1.794 ГГц. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9161/AD9162 могут быть сконфигурированы для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9161/ AD9162 могут использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9161/AD9162 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9161 имеет последовательный периферийный интерфейс (SPI). AD9161 выпускается в корпусах CSP_BGA со 165 шариковыми контактами, имеющих шаг между контактами 0.5 мм (8.0 мм × 8.0 мм) или 0.8 мм (11 мм × 11 мм).

Ключевые особенности продукта

1. Широкий динамический диапазон и широкая полоса воссоздания сигнала делают возможным синтез РЧ сигналов на частотах до 7.5 ГГц.
2. Интерфейс JESD204B SERDES с конфигурируемым количеством линий (до восьми) и скоростью передачи.
3. Ширина полосы и динамический диапазон с запасом удовлетворяют требованиям DOCSIS 3.1.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • W-CDMA, LTE, LTE-A, радиорелейные линии
• Измерительные приборы, автоматическое тестовое оборудование
• Радары и средства постановки помех

AD9162 – это высокопроизводительный, 16-разрядный цифро-аналоговый преобразователь (ЦАП), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуры стандарта DOCSIS 3.1 с полным максимальным спектром 1.794 ГГц. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9161/AD9162 могут быть сконфигурированы для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9161/ AD9162 могут использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9161/AD9162 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9162 имеет последовательный периферийный интерфейс (SPI). AD9162 выпускается в корпусах CSP_BGA со 165 шариковыми контактами (8.0 мм × 8.0 мм, шаг между контактами 0.5 мм) или 169 шариковыми контактами (11 мм × 11 мм, шаг между контактами 0.8 мм). Имеется опция для свинцовой пайки.

Ключевые особенности продукта

1. Широкий динамический диапазон и широкая полоса воссоздания сигнала делают возможным синтез РЧ сигналов на частотах до 7.5 ГГц.
2. Интерфейс JESD204B SERDES с конфигурируемым количеством линий (до восьми) и скоростью передачи.
3. Ширина полосы и динамический диапазон с запасом удовлетворяют требованиям DOCSIS 3.1.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • W-CDMA, LTE, LTE-A, радиорелейные линии
• Измерительные приборы, автоматическое тестовое оборудование
• Радары и средства постановки помех

AD9163 – это высокопроизводительный, 16-разрядный цифро-аналоговый преобразователь (ЦАП), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями.

Превосходные характеристики качества генерируемого РЧ сигнала и высокие значения частоты интерполяции позволяют использовать AD9163 в инфраструктуре различным систем беспроводной связи, включая MC-GSM, W-CDMA, LTE и LTE-A. Благодаря широкой полосе выходного сигнала (до 1 ГГц), наличию комплексного генератора с цифровым управлением (NCO) и цифрового преобразователя с повышением частоты компонент способен непосредственно формировать сигналы в двух или трех частотных диапазонах, избавляя от необходимости в дорогостоящих аналоговых преобразователях частоты.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуре стандарта DOCSIS 3.1 с полным максимальным спектром 1 ГГц, что делает данный компонент идеальным выбором для применения в кабельных сетях многоквартирных домов. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9163 может быть сконфигурирован для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9163 может использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9163 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9163 имеет последовательный периферийный интерфейс (SPI). AD9163 выпускается в корпусе CSP_BGA со 169 шариковыми контактами, имеющем шаг между контактами 0.8 мм (11.0 мм × 11.0 мм).

Ключевые особенности продукта

1. Широкий динамический диапазон и широкая полоса воссоздания сигнала делают возможным синтез РЧ сигналов на частотах до 7.5 ГГц.
2. Интерфейс JESD204B SERDES с конфигурируемым количеством линий (до восьми) и скоростью передачи.
3. Ширина полосы и динамический диапазон с запасом удовлетворяют требованиям многодиапазонных стандартов беспроводной связи.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • MC-GSM, W-CDMA, LTE, LTE-A, радиорелейные линии

AD9164 – это высокопроизводительный, 16-разрядный цифро-аналоговый преобразователь (ЦАП) и синтезатор прямого цифрового синтеза (direct digital synthesizer, DDS), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями. Синтезатор DDS состоит из банка тридцати двух 32-разрядных генераторов с цифровым управлением (numerically controlled oscillator, NCO), каждый из которых имеет собственный аккумулятор фазы. Благодаря высокой тактовой частоте последовательного периферийного интерфейса SPI (100 МГц) и режимам быстрого изменения частоты компонент поддерживает несколько режимов фазокогерентной быстрой перестройки частоты, которые могут быть использованы в разных областях применения.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуры стандарта DOCSIS 3.1 с полным максимальным спектром 1.791 ГГц. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9164 может быть сконфигурирован для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9164 может использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9164 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9164 имеет последовательный периферийный интерфейс (SPI). AD9164 выпускается в корпусах CSP_BGA со 165 шариковыми контактами (8.0 мм × 8.0 мм, шаг между контактами 0.5 мм) или 169 шариковыми контактами (11 мм × 11 мм, шаг между контактами 0.8 мм). Имеется опция для свинцовой пайки.

Ключевые особенности продукта

1. Широкий динамический диапазон и ширина полосы восстановления сигнала обеспечивают синтез радиосигнала с частотой до 7,5 ГГц.
2. До восьми линий интерфейса JESD204B SERDES с возможностью настройки, как количества линий, так и скорости передачи данных по ним.
3. Ширина полосы пропускания и динамический диапазон соответствуют стандарту DOCSIS 3.1 и стандартам многополосной беспроводной связи и даже превосходят их требования.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • W-CDMA, LTE, LTE-A, радиорелейные линии

AD9171 – это высокопроизводительный, двухканальный 16-разрядный цифро-аналоговый преобразователь (ЦАП), поддерживающий работу с частотой обновления до 6.2 GSPS. Компонент содержит порт ввода данных JESD204B с 8 линиями данных и пропускной способностью 15.4 Гбит/с, интегрированный высококачественный умножитель тактовой частоты ЦАП и блоки цифровой обработки сигнала, предназначенные для построения однодиапазонных беспроводных устройств с непосредственным преобразованием сигнала на радиочастоту (РЧ).

AD9171 имеет один канал ввода комплексного цифрового сигнала на канал РЧ ЦАП. Каждый канал ввода данных включает в себя конфигурируемый каскад усиления, интерполирующий фильтр и генератор с цифровым управлением (NCO) для расширения возможностей частотного планирования. Компонент поддерживает работу с частотой дискретизации комплексных цифровых сигналов до 516 MSPS в каждом входном канале.

AD9171 выпускается в корпусе BGA_ED со 144 шариковыми контактами.

Ключевые особенности продукта

1. Один канал ввода комплексных цифровых сигналов на канал РЧ ЦАП с максимальной частотой дискретизации 513 MSPS при разрешении 12 бит и 516 MSPS при разрешении 16 бит. Один независимый генератор NCO на каждый входной канал.
2. Малопотребляющий двухканальный преобразователь сокращает количество потребляемой мощности, необходимое для создания многоканальных, широкополосных устройств.

Области применения

• Инфраструктура беспроводных систем связи
• Передатчики однодиапазонных базовых станций
• Измерительная техника, оборудование автоматического тестирования

AD9172 представляет собой высококачественный двухканальный 16-разрядный цифро-аналоговый преобразователь (ЦАП), который имеет скорость преобразования сигнала ЦАП до 12,6 GSPS (млрд. выб/с). Данное устройство оснащено 8-выводным портом ввода данных JESD204B, работающего со скоростью 15 Гбит/с, высококачественным встроенным умножителем тактовой частоты ЦАП и возможностями цифровой обработки сигналов, предназначенными для однополосных и многополосных беспроводных систем с прямым преобразованием цифрового сигнала в ВЧ-сигнал.

AD9172 имеет по три канала ввода данных на каждый ВЧ ЦАП в своем составе, которые можно шунтировать. Каждый канал ввода данных содержит каскад настраиваемого усиления, интерполирующий фильтр, а также канальный генератор с цифровым управлением для легкого осуществления многополосного частотного планирования. Устройство поддерживает скорость преобразования данных до 1,5 GSPS на входной канал и способно агрегировать несколько входных потоков данных с максимальной скоростью преобразования данных 1,5 GSPS. Помимо этого AD9172 поддерживает режимы преобразования сверхширокополосных сигналов при шунтировании механизма каналообразования с целью обеспечения максимальной скорости преобразования данных до 3,08 GSPS (с разрешением 16 бит) и 4,1 GSPS (с разрешением 12 бит).

AD9172 доступен в корпусе BGA_ED со 144 шариками для пайки.

Ключевые особенности продукта

1. Поддерживает работу с однополосными и многополосными беспроводными системами и имеет по три шунтируемых канала ввода данных на каждый ВЧ ЦАП с максимальной скоростью преобразования данных 1,5 GSPS. Также имеет по одному независимому генератору с цифровым управлением на входной канал.
2. Режимы шунтирования каналов для обеспечения сверхширокой полосы пропускания позволяют достичь скорости преобразования до 3 GSPS с разрешением 16 бит и 4 GSPS с разрешением 12 бит.
3. Двухканальный преобразователь с низким энергопотреблением позволяет уменьшить количество потребляемой энергии, необходимое в многоканальных системах с высокой пропускной способностью.

Области применения

• Инфраструктура систем беспроводной связи
  • Многополосное радиооборудование базовых станций
  • Системы транзитного соединения СВЧ-диапазона и E-диапазона
• Контрольно-измерительные приборы, автоматическое испытательное оборудование
• Радары и глушители радиосигналов

AD9173 – это высокопроизводительный, двухканальный 16-разрядный цифро-аналоговый преобразователь (ЦАП), поддерживающий работу с частотой обновления до 12.6 GSPS. Компонент содержит порт ввода данных JESD204B с 8 линиями данных и пропускной способностью 15.4 Гбит/с, интегрированный высококачественный умножитель тактовой частоты ЦАП и блоки цифровой обработки сигнала, предназначенные для построения однодиапазонных и многодиапазонных беспроводных устройств с непосредственным преобразованием сигнала на радиочастоту (РЧ).

AD9173 имеет три канала ввода комплексного цифрового сигнала на канал РЧ ЦАП, каждый из которых можно исключить из сигнальной цепочки. Каждый из каналов содержит конфигурируемый каскад усиления, интерполирующий фильтр и канальный генератор с цифровым управлением (NCO) для расширения возможностей частотного планирования. Компонент поддерживает работу с частотой дискретизации комплексных цифровых сигналов до 1.54 GSPS в каждом входном канале и обеспечивает возможность агрегации нескольких входных потоков комплексных данных в единый поток с максимальной скоростью 1.54 GSPS. Кроме того,  AD9173 поддерживает работу в сверхширокополосном режиме, когда блоки формирования каналов исключаются из сигнальной цепочки для получения максимальной пропускной способности до 3.08 GSPS (при 11-разрядном разрешении и 16-разрядной упаковке в последовательно-параллельном преобразователе (SERDES)) или 3.4 GSPS (при 11-разрядном разрешении и 12-разрядной упаковке в SERDES).

AD9173 выпускается в корпусе BGA_ED со 144 шариковыми контактами.

Ключевые особенности продукта

1. Поддержка однодиапазонных и многодиапазонных беспроводных систем при помощи трех каналов ввода комплексных цифровых сигналов на канал РЧ ЦАП с максимальной частотой дискретизации 1.54 GSPS при разрешении 11 бит и 1.23 GSPS при разрешении 16 бит. Один независимый генератор NCO на каждый входной канал.
2. Сверхширокополосный режим с пропускной способностью до 3.08 GSPS при 11-разрядном разрешении и 16-разрядной упаковке в SERDES, либо 3.4 GSPS при 11-разрядном разрешении и 12-разрядной упаковке в SERDES.
3. Малопотребляющий двухканальный преобразователь сокращает количество потребляемой мощности, необходимое для создания многоканальных, широкополосных устройств.

Области применения

• Инфраструктура беспроводных систем связи
  • Передатчики многодиапазонных базовых станций
  • Транспортные радиоканалы СВЧ диапазона/диапазона E
• Измерительная техника, оборудование автоматического тестирования

The AD9177 is a highly integrated device with four 16-bit, 12 GSPS maximum sample rate, RF digital-to-analog converter (DAC) cores supporting up to eight baseband channels. The device is well suited for applications requiring wideband DACs to process signals of wide instantaneous bandwidth. The device features an 8-lane, 24.75 Gbps JESD204C or 15.5 Gbps JESD204B data receiver (JRx) port, an on-chip clock multiplier, and digital signal processing (DSP) datapaths capable of processing complex signals for wide-band or multiband direct to RF applications, phase array radar systems, and electronic warfare applications. The DSP datapaths can be bypassed to allow a direct connection between the data receiver port and the DAC cores.

For direct digital synthesis (DDS) applications, the AD9177 can be operated without a data receiver port to generate multiple sine wave tones of varying frequencies. The main numerically controlled oscillator (NCO) block inside each of the four course digital upconverters (DUCs) contains one 48-bit NCO and a bank of thirty one 32-bit NCOs, each with an independent phase accumulator. Similarly, the main NCO block inside each of the course and fine digital downconverters (DDCs) in the receive datapath contains a bank of sixteen 48-bit NCOs that can be looped into the transmit datapath for processing ahead of the course DUCs and DAC outputs. Combined with general-purpose input/output (GPIO) controls for frequency hopping, preconfigurable profile selection, and the ability to synchronize the NCOs to a common trigger using the SYSREF input port, this bank allows phase coherent fast frequency hopping (FFH) for applications where multiple devices are synchronized or where NCO frequencies are continuously adjusted during operation.

APPLICATIONS

• Wireless communications infrastructure
• Microwave point-to-point, E-band, and 5G mm wave
• Broadband communications systems
• DOCSIS 3.1 and 4.0 CMTS
• Phased array radar and electronic warfare
• Electronic test and measurement systems