




アプリケーション・エンジニアリング ノートブック MT-228

高速 ADC アナログ入力 インターフェースの考慮事項

アプリケーション・エンジニアリング・グループ
アナログ・デバイス

内容

高速 A/D コンバータ (ADC) を使用するシステムのデザインは困難な仕事です。このノートブックでは、デザインの基本的な考慮事項の概要を説明します。



アプリケーション・エンジニアリング・ノートブック
エデュケーショナル・シリーズ

目次

入力インターフェースの基本的な考慮事項	2	トランス性能の理解	9
入力インピーダンス	2	振幅と位相の不均衡	9
入力駆動	2	アクティブ結合フロントエンド回路	11
帯域幅と通過帯域の平坦性	2	差動シグナリングの例	11
ノイズ	2	周波数領域性能と時間領域性能の例	12
歪み	3	アンチエイリアシングフィルタの考慮事項	13
入力アーキテクチャのタイプ	4	考慮事項	14
バッファ付きとバッファなしアーキテクチャの特性	4	役に立つデータ・コンバータの式	15
バッファなし ADC	4	有効ビット数(ENOB)	15
バッファ付き ADC	6	信号対ノイズ比と歪み(SINAD)	15
トランス結合フロントエンド	8	全高調波歪み(THD)	15
トランスのモデル化	8	理論的な信号対ノイズ比(SNR)	15
トランスの基礎	8	定義/用語	15

改訂履歴

4/12—Rev. 0 to Rev. A	
Changes to Figure 26	14
2/12—Revision 0: Initial Version	

入インターフェースの基本的な考慮事項

高周波入力を持つ高速 A/D コンバータ(ADC)を使用するシステムのデザインは困難な仕事です。ADC 入インターフェース・デザインの主要な 6 つの基準は、入インピーダンス、入力駆動、帯域幅、通過帯域の平坦性、ノイズ、歪みです。

入インピーダンス

入インピーダンスは、デザインの特性インピーダンスです。ADC の内部入インピーダンスは、ADC アーキテクチャのタイプに依存し、ADC ベンダーのデータシートまたは製品ページで提供されています。入インピーダンスに密接に関係する電圧定在波比(VWSR)は、注目する帯域幅で負荷から反射される電力の大きさを表します。VWSR は、ADC のフルスケール入力を実現するために必要な入力駆動レベルを決めるので重要です。ソース・インピーダンスと負荷インピーダンスが一致するときに電力転送が最大になります。




図 1. ネットワーク・アナライザでの入 Z/VWSR

図 1 に、ネットワーク・アナライザを使用してフロントエンド回路から取得した入インピーダンスと VSWR のプロット例を示します。入インピーダンスは、デザインの特性インピーダンスです。多くの場合 50 Ω ですが、デザインによっては異なるインピーダンスが必要とされることがあります。

VSWR は単位のないパラメータで、注目する帯域幅で負荷に戻される電力の大きさを知るのに使用できます。VWSR は、ADC のフルスケール入力を実現するために必要な入力駆動レベルを設定するため重要です。周波数が高くなるほど、ADC 入力をフルスケールに駆動する際に必要とされる駆動電力またはゲインが大きくなることに注意してください。

入力駆動

入力駆動は、要求される帯域幅の関数であり、特定のアプリケーションで必要とされるシステム・ゲインを設定します。入力駆動レベルはフロントエンドのデザインを開始する前に決める必要があります。フィルタ、トランス、アンプのようなフロントエンド部品に依存します。

帯域幅と通過帯域の平坦性

帯域幅は、システムで使用する周波数範囲です。通過帯域の平坦性は、規定帯域幅内での変動の大きさを表します。この変動は、リップルの影響または単にバタワース・フィルタのゆるやかなロールオフ特性から発生することがあります。通過帯域の平坦性は通常 1 dB 以下で、システム全体のゲインを設定する際に重要です。

ノイズ

信号対ノイズ比(SNR)と歪み条件は通常、ADC の選択に役立つためデザイン・プロセスの早い段階で決定されます。コンバータから見たノイズの大きさと、コンバータ自体のノイズとの比は、SNR として定義されます。SNR は、帯域幅、信号品質(ジッタ)、ゲインの関数です。ゲインを大きくすると、それに対応したノイズ成分も大きくなります。

歪み

歪みはスプリアス・フリー・ダイナミックレンジ(SFDR)で表され、SFDR はピーク・スプリアス・スペクトル成分の実効値に対するフルスケールの実効値の比です。SFDR は、主に 2 つのファクタから制御されます。1 つ目のファクタは、フロントエンド・バランス品質における直線性であり、基本的には 2 次高調波歪みの関数になっています。2 つ目は、ゲインと要求される入力のマッチングです。要求ゲインが高いほど、マッチングが困難になります。また、要求ゲインが高いほど、ADC 内部のデバイスのヘッドルームが押しやられて非直線性が大きくなり、さらに外部受動部品の通過電力が大きくなることにより非直線性が大きくなります。この影響は、一般に 3 次高調波として観測されます。




図 2.理想 12 ビット ADC のノイズ・フロア
4096 ポイント FFT を使用

図 2 に、理想 12 ビット ADC の 4096 ポイント FFT の出力と幾つかの基本計算値を示します。理論 SNR は 74 dB です。このノイズは、ナイキスト帯域幅全体に広がっています。FFT では処理ゲインが加わります。これは、サンプリング周波数を FFT のポイント数で除算した値に等しい幅を持つ小さな"窓"から見るためです。4096 ポイント FFT の場合、この処理ゲインは 33 dB になります。これは、アナログ・スペクトル・アナライザの帯域幅を狭くするように機能します。

実際の FFT ノイズ・フロアは、図 2 に示すように SNR と処理ゲインの和になります。上記条件での FFT ノイズ・フロアは、74 + 33 = 107 dBFS になります。システムによっては、複数の個別 FFT の結果を平均することがあります。これによって FFT ノイズ・フロアは低下するのではなく、ノイズ成分の振幅の変動が小さくなるだけです。

入力アーキテクチャのタイプ

バッファ付きとバッファなしの2つのタイプの ADC アーキテクチャを選択することができます。

バッファ付きとバッファなしアーキテクチャの特性

バッファ付きアーキテクチャの基本特性は、

- 直線性の優れたバッファですが、消費電力が増えます。
- 固定の入力終端抵抗を与えるだけなので、高インピーダンス・バッファとインターフェースする入力回路のデザインが容易になります。
- バッファがサンプル・コンデンサと入力回路との間のアイソレーションを提供するため、チャージ・インジェクション過渡応答が小さくなります。

バッファなしアーキテクチャの基本特性は、

- 入力インピーダンスがスイッチド・キャパシタ・デザインにより設定されます。
- 低消費電力です。
- 入力インピーダンスが時間により変動します(サンプル・クロックトラック・アンド・ホールド)
- サンプル・コンデンサからのチャージ・インジェクションが入力回路へ戻されます。

バッファなし ADC

スイッチド・キャパシタ ADC (図 3 参照)は、バッファなし ADC の 1 つのタイプです。バッファなし ADC は通常バッファ付き ADC より消費電力がかなり小さくなります。これは、外部フロントエンドが ADC の内部サンプル・アンド・ホールド(SHA)回路に直接接続されるためです。

この方法には 2 つの欠点があります。1 つ目は、入力インピーダンスが時間とモードによって変動することです。2 つ目は、ADC のアナログ入力へ戻されるチャージ・インジェクションにより、フィルタのセトリング問題が発生することです。

アナログ入力周波数が変化するとき、さらに SHA がサンプル・モードからホールド・モードへ変化したとき、バッファなし ADC の入力インピーダンスが変化します。図 4 に示すように、目標は入力を ADC のサンプル・モードに整合させることです。




図 3. スイッチド・キャパシタ ADC




図 4.モードと周波数の関数としての入力インピーダンス

入力インピーダンスの実数部(青線)は、ベースバンド・レンジの低い周波数では数 kΩ の範囲で、200 MHz より上では 2 kΩ 以下へロールオフします。入力インピーダンス(赤線)の虚数部すなわち容量部分は、非常に高い容量負荷から始まり、高い周波数で 2 pF へ向かって減少します。このために入力構造のデザインは、特に 100 MHz 以上の周波数で難しくなります。




図 5.代表的なシングルエンド入力の過渡電圧




図 6.代表的な差動入力の過渡電圧

ADC は、図 5 に示すような汚い信号をどのようにサンプルして優れた性能を実現するのでしょうか。図 6 のように ADC 入力を差動で見ると、入力信号はきれいに見えます。汚れた信号のグリッチがなくなります。同相モード除去比は、差動シグナリングにもともと備わっています。電源、デジタル的な混入、チャージ・インジェクションのいずれであってもノイズは相殺されます。

バッファなし ADC のグリッチを見るもう 1 つの方法は、時間領域でスペクトル・アナライザを使って、アナログ入力へ戻されるノイズを観測することです。これにより、スイッチド・キャパシタ ADC 構造のアナログ入力への影響がわかります。




図 7.入力を整合していない状態でのスペクトル・アナライザによるアナログ入力の測定

図 7 に、3 GHz までのスペクトルに混入するクロックの高調波、ノイズ、その他のスプリアスを示します。

ADC 入力を整合させてクロックの混入を小さくすると、一般に大部分の高調波を 10 dB 以上小さくすることができます。




図 8.低 Q インダクタまたはフェライト・ビーズを使って入力を整合させた状態でのスペクトル・アナライザによる入力の測定

図 8 では、これを低 Q インダクタまたはフェライト・ビーズを各アナログ入力に直列に接続することにより実現しています。これは、必要な場合にアナログ入力へのノイズ量を小さくする一つの方法です。

バッファ付き ADC

バッファ付き入力 ADC (図 9 参照)は、入力インピーダンスが固定であるため使い易くなっています。スイッチング過渡電圧は、チャージ・インジェクション・スパイクを除去するアイソレーション・バッファがあるため大幅に小さくなります。このバッファは、固定入力終端を持つ内部バイポーラ接合トランジスタ・ステージで構成されています。

スイッチド・キャパシタ ADC とは異なり、この終端はアナログ入力周波数により変化しないため駆動回路の選択が簡単になります。バッファ付き入カステージの欠点は、ADC の消費電力が増えることですが、優れた直線性と低いノイズを持つように特

別にデザインされているため、ADC の仕様帯域幅全体で入力インピーダンスが一定になります。

折り返し防止フィルタ(AAF)をデザインする際、部品が多すぎると許容誤差不一致が生じて、偶数次歪みが生ずることを念頭においてください。すべてのインダクタは同じように製造されていないため、応答は大きく異なります。安価で低品質のインダクタは通常適切に機能しません。さらに、インダクタのハンダ接続が困難なことがあり、歪みが発生する原因になります。広帯域ノイズが帯域内に折り返されることもあるため、AAF の阻止帯域領域が平坦に規定されていることを確認してください (図 10 参照)。




図 9. バッファ付き入力 ADC




図 10. 折り返し防止フィルタ

大部分のコンバータは、広いアナログ入力帯域幅を持っています。ダイナミックレンジは、AAF を使用しない場合折り返しにより劣化します。AAF は、ターゲットの信号帯域幅に等しいか、少し広くなるようにデザインする必要があります。デザインするフィルタの次数とタイプは、必要とされる阻止帯域の除去比と通過帯域リップルに依存します。AAF は、ADC の帯域幅全体で十分な阻止帯域除去比を持つ必要があります。

図 11 に、AAF デザインでの阻止帯域除去比の重要性を示します。コンバータの帯域幅(赤線)は、サンプルされる周波数帯域よりかなり広いことに注意してください。このために、ノイズとスプリアスがサンプルされる周波数帯域内へ折り返されることがあります。フィルタ応答が阻止帯域除去領域に近づく薄い青のカーブとピンクのカーブに注意してください。また、阻止帯域除去比が一定に維持される濃い緑のカーブまたはオレンジのカーブに注意してください。




図 11.ADC 帯域幅応答対 AAF 応答

トランス結合フロントエンド

一般に、トランス結合フロントエンドは、大きな損失なしに高い中間周波数を駆動し、広い帯域幅を持ち、消費電力が少なく、もともと AC 結合です。複数巻線比のトランスもノイズのないゲインを提供します。これに対して、高いインピーダンス/巻数比を持つトランス結合フロントエンドのデザインは、帯域幅が狭くなり、振幅が小さくなり、位相不平衡が生じ、ときには通過帯域のリプルが大きくなるため、困難になることがあります。

トランスを ADC フロントエンドで使用する場合、例えばデータシートで同じに見えてもトランスが同じに製造されることはないと念頭におく必要があります。例えば、1:1 のインピーダンス比は、2 次側の終端が 50Ω であることを意味しません。データシートのリターンロスを使うか、または ENA を使ってリターンロス測定してください。トランスのデータシートの帯域幅は、一般に半分になります。これは、PCB 抽出技術を使って理想条件下でトランスを測定しているためです。Z 比 1:1 より大きいゲインを持つトランスの帯域幅はさらに狭くなり、動作させることは難しくなります。周波数 150 MHz より上では、トランスの位相不平衡のため、HD2 が大きくなり始めます。この問題に対処するときは、トランスを 2 個使用するか、または性能の良いものを使用してください。

トランスのモデル化

トランスのモデル化は困難なことがあります。トランスには、電圧ゲインとインピーダンス比、帯域幅と挿入損失、振幅と位相の不平衡、リターンロスなどの多くの特性があります。トランスの特性は、周波数の変化とともに変化します。

ADC アプリケーション用トランスのモデル化の開始点の例を、図 13 に示します。ただし、各パラメータは選択したトランスに応じて変わります。さらに、トランスのモデルは周波数に対す

る帯域幅とインピーダンスの理解に役立ちますが、直線性の測定についてはシステム自体の中でトランスをテストする以外に良い方法はありません。

トランスの基礎

巻数比、電流比、インピーダンス比、信号ゲインは、すべてトランスの特性です。




図 12. トランスの基礎

巻数比 n は、2 次側電圧に対する 1 次側電圧の比を決定します。
巻数比

$$n = N1/N2$$

インピーダンス比は、巻数比の 2 乗になります。

インピーダンス比

$$n^2 = Z1/Z2$$

電流比は巻数比に反比例します。

信号ゲインは、インピーダンス比に関係します。

$$20 \log (V2/V1) = 10 \log (Z2/Z1)$$

電圧ゲイン 3 dB を持つトランスは、1:2 のインピーダンス比を持つことになります。これは、データ・コンバータが電圧デバイスであるためです。電圧ゲインはノイズと無関係です。




図 13. トランスのモデル化

トランス性能の理解




図 14.挿入損失の周波数特性




図 15.リターンロスの周波数特性

トランスは、単純化するとバンドパス・フィルタと見ることができます。この特性を使うと、規定周波数でのトランスの損失を求めることができます。

挿入損失はデータシートに記載される最も一般的な測定仕様ですが、単なる考慮事項ではありません。

リターンロス、2次側を終端したときに1次側から見た実効インピーダンスです。例えば、1:2の理想インピーダンス・トランスの場合、2次側を100Ωで終端したとき1次側では50Ωのインピーダンスになると期待しますが、これは常に正しいとはかぎりません。1次側から見たインピーダンスは、周波数に依存します。一般に、インピーダンス比が大きくなると、リターンロスの変化も大きくなります。

振幅と位相の不均衡




図 16.振幅不平衡の周波数特性




図 17.位相不平衡の周波数特性

振幅不平衡と位相不平衡は、トランスを使用する際の重要な性能特性です。これらの2つの仕様から、デザインで100 MHzより上の非常に高いIF周波数が必要な場合に、どの程度の非直線性が見込まれるかを知ることができます。周波数が高くなると、トランスの非直線性も大きくなります。位相不平衡が支配的であり、これにより偶数次歪みが生じるか、または2次高調波が大きくなります。赤のカーブでシングル・トランス構成を、青のカーブでダブル・トランス構成を、それぞれ示します。

デザインに対してトランスを選択する最適な方法は、このノートブックに記載するすべての仕様を集めることです。データシートに特別に規定していなくても大部分のメーカーがこのデータを提供しています。あるいは、ネットワーク・アナライザを使ってトランス性能を測定することができます。




図 18. トランス 2 個の構成




図 19. バラン 2 個の構成

2 個目のトランスを追加することにより、1 次側と 2 次側の間で結合する寄生容量を平衡化するために 1 個目のトランスのコア電流が再分配されます。これにより、2 次高調波歪みのように見える ADC での位相不平衡が小さくなります。


ダブル・トランス構成は一般に、入力周波数が 100 MHz より高い場合に高周波アプリケーションで使用されます。バラン・トランスは一般にさらに広い帯域幅向けであるため、入力周波数に応じて、ダブル・バラン構成の使用を検討することも考えられます。ダブル・トランス構成の使用以外に、性能の良いトランスを選択することも可能です。

アクティブ結合フロントエンド回路

大部分のアクティブ結合フロントエンド回路では 1 個のアンプを使用します。

AC 結合アプリケーションと DC 結合アプリケーションに対してアンプを選択するときは、次の事項を考慮してください。

- 同相モード問題、1 VCM までの動作
- 電源問題 (入力範囲? 出力範囲?)
- AC 結合に使えるアンプは限られている
- 出力に R をシリーズに接続してアンプを安定化(5Ω~10Ω)
- データシートのレイアウト・ガイドラインに準拠。2 層目のグラウンドを除去して出力の C を小さくし、発振も防止する
- データシートの推奨出力負荷を使用。この負荷の値は、回路インピーダンスの積ではなく固定抵抗である場合がある



$$\begin{aligned}
 V_{CM} &= V_P = V_N/2 \\
 V_x(t) &= V_{pk} \times \sin(\omega t) + V_{CM} \\
 V_P(t) &= 0.5 \times \sin(\omega t) + 1V, \quad V_N(t) = -0.5 \times \sin(\omega t) + 1V \\
 V_{DM}(t) &= V_P(t) - V_N(t) \\
 &= -0.5 \times \sin(\omega t) + 1V - (-0.5 \times \sin(\omega t) + 1V) = 1 \times \sin(\omega t) \\
 \text{OR} \\
 &= 1 \times \sin(\omega t) \text{ AT } 90^\circ = +1V \\
 &= 1 \times \sin(\omega t) \text{ AT } 270^\circ = -1V \\
 &= 2V \text{ p-p}
 \end{aligned}$$

- 電流帰還アンプの場合、データシートを読むことが非常に重要です。推奨帰還抵抗はデータシートで規定されていません。この値がアンプの安定性を決定します。

差動シグナリングの例

図 20 の例に、差動シグナリングの全体像を示します。一般的な疑問は、1.8 V ADC で 2 V p-p 正弦波信号をどのようにサンプルするかです。この例では、差動シグナリングを使ってこれを実現する方法を示しています。コンバータのアナログ入力と同相モード電圧(CMV)の重要性に注意してください。信号を正しく正確にサンプルするためには、CMV を入力し、かつ堅固である必要があります。




図 20. 差動モード・シグナリングと同相モード・シグナリングの例

周波数領域性能と時間領域性能の例




図 21. AD9649 FFT/TD の代表的な性能

図 21 に、適切な信号を入力したときの周波数領域性能と時間領域性能の代表的な例を示します。平坦なノイズ・フロアと優れた SNR および SFDR 性能に注目してください。




図 22. バイアスなし/フローティングにした両アナログ入力での同相モード電圧を入力した AD9649 FFT/TD

適切な信号振幅を入力しても、ADC のアナログ入力ピンの同相モード電圧をフローティングすると、歪みが発生します。図 22 と図 21 の SNR 性能と SFDR 性能の差に注目してください。入力信号を 1 V 信号振幅を中心のフローティングにすると、正または負でクリッピングが生じます。




図 23. 両アナログ入力の同相モード電圧が高すぎる(+0.9 V 以上)場合の AD9649 FFT

適切な信号振幅を入力しても、ADC のアナログ入力ピンの同相モード電圧が高すぎる(0.9 V 以上)と、歪みが発生します。図 23 の SNR 性能および SFDR 性能と、図 21 の基本性能と比較したときの差に注目してください。入力信号が申し分ない場合でも、CMV がある値を超えると、正または負で信号がクリップされます。




図 24. 両アナログ入力に一致していない同相モード電圧を入力した AD9649 FFT

図 24 で、正しい信号振幅を入力しても、ADC のアナログ入力ピンの両同相モード電圧が一致していない場合(この場合両入力が 0.9 V 以外)、歪みとオフセットが発生します。SNR 性能および SFDR 性能を図 21 の基本性能と比較したときの差に注目してください。この場合、CMV が公称値を上回るか下回るため、正または負で信号がクリップされます。また、時間領域のプロットで信号が中心になくオフセットされることに注目してください。

アンチエイリアシングフィルタの考慮事項




図 25.オーバーサンプリングによるベースバンド折り返し防止フィルタ条件の緩和

図 25 に、ベースバンド信号の最大周波数を f_a 、ダイナミックレンジを DR としたときの、アンチエイリアシングフィルタの条件を示します。これは、注目する帯域幅の外側でフルスケール信号が発生するようめったに発生しないことを想定しているため Worst Case 条件ですが、良い開始点です。

点線領域は、注目帯域幅の外側の信号によりダイナミックレンジが制限される領域を表しています。フィルタに対する条件は非常に厳しく、特に図 25 の(A)に示す F_s が $2f_a$ を大きく超えない場合に厳しくなります。

一例として、CD オーディオは 44.1 kSPS でサンプルされます。オーディオの最大帯域幅は 20 kHz です。この場合、 $f_s - f_a = 24.1$ kHz になります。

例えば、20 kHz ~ 24.1 kHz の遷移帯域内で阻止帯域減衰量 60 dB の実現は、特にオーディオのようにリニア位相が要求される場合には、ほとんど不可能です。

このため、多くのシステムでは、図 25 (B)に示すオーバーサンプリングを採用して、アナログアンチエイリアシングフィルタの条件を緩和させています。シグマ・デルタ・コンバータは、オーバーサンプリングの良い例です。DAC 出力はいわゆる"アンチエイリアシング"フィルタによりフィルタされます。このフィルタは、ADC のフロントエンドのアンチエイリアシングフィルタと同じ目的を持つものです。




図 26. AD9644 14 ビット 80 MSPS ADC SFDR
70.1 MHz 入力

図 26 に、AD9644 により 80 MSPS でサンプルした 70.1 MHz 信号を示します。FFT スペクトルで 70.1 MHz の信号が、折り返しのために実際には $80 - 70.1 = 9.9$ MHz に現れていることに注目してください。この場合、SFDR は約 85 dBc すなわち 86 dBFS です。dBc はキャリア信号を基準とした測定値で、dBFS はフルスケールのキャリア信号(0 dBFS)を基準とした測定値です。




図 27. F_s でサンプルしたアナログ信号 f_a をアンダーサンプルすると、 $|\pm K F_s \pm f_a|$ 、 $K = 1, 2, 3, \dots$ にイメージが発生

図 27 では、IF 信号がベースバンドに折り返される様子を示すためにナイキスト・ゾーンを示してあります。IF 信号は最初のナイキスト・ゾーンの上にある任意のナイキスト・ゾーン内にあるものと見なします。ここで、最初のナイキスト・ゾーンすなわち $F_s/2$ をベースバンドと見なします。

考慮事項

アンプ駆動フロントエンドの重要な特性は次の通りです。

- 信号の DC 成分を維持できる
- 前のステージと ADC との間のアイソレーション(約 40 dB ~ 60 dB のオーダー)を提供する
- ゲインが必要な場合にも簡単に動作し、ゲイン帯域幅に依存しない
- 信号と一緒に増幅される固有のノイズがある
- 通過帯域のリップルが小さい
- シングルエンド信号を差動信号に変換できる
- 一般に帯域幅はトランスより狭いが、時間とともに広がる

受動(トランスまたはバラン)またはアクティブ(アンプ)のいずれの ADC フロントエンド・アナログ入力を使用するかを判断する際に考慮すべき重要ポイントは次の通りです。

アンプ駆動入力の場合

- AC 結合または DC 結合
- 優れたアイソレーションを提供
- ゲイン設定をリモートから制御できる
- ADC 性能が制限される、すなわち SNR が低下する

トランス駆動入力の場合

- AC 結合のみ
- アイソレーションが良くない
- 固定ゲイン
- ADC 性能が制限されない、すなわち SNR が低下しない

役に立つデータ・コンバータの式

$$\text{ノイズ・フロア}(-\text{dB}) = 6.02 \times n + 1.76 + 10 \times \log(N/2)$$

コヒーレント・サンプリングとウインドイングなしの場合 (表 1 参照)。

$$\text{ノイズ・フロア}(-\text{dB}) = 6.02 \times n + 10 \times \log(3 \times N / (p \times \text{ENBW}))$$

非コヒーレント・サンプリングとウインドイングなしの場合。

表 1.

FFT Points	12-Bit	14-Bit	16-Bit
1024	101	113	125
2048	104	116	128
4096	107	119	131
8192	110	122	134
16384	113	125	137
32768	116	128	140
SNR (dB)	74.0	86.0	98.1

実効ビット数(ENOB)

$$\text{ENOB (BITS)} = (\text{SINAD} - 1.76 + 20 \times (\text{FSR}/\text{ActualFSR})) / 6.02$$

信号対ノイズ比と歪み(SINAD)

$$\text{SINAD (dB)} = -20 \times \log(\text{sqrt}(10(-\text{SNR W/O DIST}/10) + 10(\text{THD}/10)))$$

全高調波歪み(THD)

$$\text{THD}(-\text{dB}) = 20 \times \log(\text{sqrt}((10(-2\text{ND HAR}/20))^2 + (10(-3\text{RD HAR}/20))^2 + \dots (10(-6\text{TH HAR}/20))^2))$$

理論信号対ノイズ比(SNR)

$$\text{RMS 信号} = (\text{FSR}/2) / \text{sqrt}(2)$$

$$\text{RMS ノイズ} = Q_n = q / \text{sqrt}(12)$$

$$\text{SNR (dB)} = \text{rms 信号} / \text{rms ノイズ} = 20 \times \log(2(n-1) \times \text{sqrt}(6)) = 6.02 \times n + 1.76$$

定義/用語

Fs = サンプリング・レート(Hz)

Fin = 入力信号周波数(Hz)

FSR = フルスケール・レンジ(V)

n = ビット数

q = LSB サイズ

Qn = 量子化ノイズ

LSB = 最下位ビット = FSR/2n

N = FFT ポイント数

ENBW = ウィンドウ関数の等価ノイズ帯域幅 (例えば Four-term Blackman-Harris window、ENBW = 2)