


# 計装アンプの設計ガイド

第3版



# 計装アンプの設計ガイド

第3版

Charles Kitchin、Lew Counts 共著

全版權を所有します。版權所有者の許可なく本書またはその一部を転載することを禁じます。

アナログ・デバイセズは、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して一切の責任を負いません。

アナログ・デバイセズ社は、本書に記述した方法でアナログ・デバイセズの回路を相互に接続することが、既存または将来の特許権を侵害しないことを表明するものではありません。また、本書に記述した内容が、その内容に従って構築した機器を製造、使用、または販売する許可を与えることを意味するものでもありません。

仕様と価格は予告なく変更することがあります。

©2006 Analog Devices, Inc.

G02678j-0-3/08(B)

# 目次

<b>第1章 計装アンプの基礎</b> .....	1-1
はじめに .....	1-1
計装アンプとオペアンプの相違点 .....	1-1
信号増幅と同相ノイズ除去 .....	1-1
同相ノイズ除去：オペアンプと計装アンプの比較 .....	1-3
ディファレンス・アンプ .....	1-5
計装アンプとディファレンス・アンプはどのようなところで使われるのか？ .....	1-5
データ・アキュイジション .....	1-5
医療用計装機器 .....	1-6
監視と制御の電子機器 .....	1-6
ソフトウェアでプログラム可能なアプリケーション .....	1-6
オーディオ・アプリケーション .....	1-6
高速信号調整 .....	1-6
ビデオ・アプリケーション .....	1-6
パワー制御アプリケーション .....	1-6
計装アンプ：外観 .....	1-6
高品質な計装アンプの特長となるその他の特性 .....	1-7
高AC（およびDC）同相ノイズ除去 .....	1-7
低オフセット電圧と低オフセット電圧ドリフト .....	1-7
マッチングされた高入力インピーダンス .....	1-8
低入力バイアスと低オフセット電流の誤差 .....	1-8
低ノイズ .....	1-8
低い非直線性 .....	1-8
容易なゲイン選択 .....	1-8
十分な帯域幅 .....	1-8
差動-シングルエンド変換 .....	1-9
レール to レールの入出力振幅 .....	1-9
電力対帯域幅、スルーレート、ノイズ特性 .....	1-9
<b>第2章 計装アンプの内部</b> .....	2-1
計装アンプの機能を提供する簡単なオペアンプ減算器 .....	2-1
簡単な減算器に入力バッファリングを施して性能を向上させる .....	2-1
3オペアンプ構成の計装アンプ .....	2-2
3オペアンプ構成の計装アンプの設計について .....	2-3
基本的な2オペアンプ構成の計装アンプ .....	2-4
2オペアンプ構成の計装アンプ：単電源動作の場合の同相設計について .....	2-5
<b>第3章 モノリシック計装アンプ</b> .....	3-1
オペアンプ構成の計装アンプに対する利点 .....	3-1
計装アンプとディファレンス・アンプのいずれを使用すべきか？ .....	3-1
モノリシック計装アンプ設計—その裏話 .....	3-2
高性能計装アンプ .....	3-2
低価格の計装アンプ .....	3-5
ピン・プログラマブルで高精度のゲイン計装アンプ .....	3-6
オートゼロ機能付き計装アンプ .....	3-8
ゲイン固定（低ドリフト）計装アンプ .....	3-16
単電源動作に最適化したモノリシック計装アンプ .....	3-17
低消費電力、単電源計装アンプ .....	3-19
ゲインプログラマブル計装アンプ .....	3-20
<b>第4章 モノリシック・ディファレンス・アンプ</b> .....	4-1
ディファレンス（減算器）アンプ製品 .....	4-1
AD8205ディファレンス・アンプ .....	4-3
ゲイン調整 .....	4-6

高周波差動レシーバ／アンプ .....	4-9
<b>第5章 計装アンプの効果的な利用</b> .....	5-1
両電源動作 .....	5-1
単電源動作 .....	5-1
低電圧で単電源の計装アンプ回路での真のレール to レールデバイスの必要性 .....	5-1
電源バイパス、デカップリング、および安定化の問題 .....	5-1
入力グラウンド・リターン的重要性 .....	5-2
単電源の計装アンプのACカップリング時に、十分な入出力振幅（「ヘッドルーム」）を提供 .....	5-3
RCカップリング部品の選択とマッチング .....	5-3
計装アンプのリファレンス入力 of 適正な駆動 .....	5-4
ケーブル終端 .....	5-5
アナログ・デバイス of 計装アンプの入力保護の基本 .....	5-5
ESD および DC 過負荷からの入力 of 保護 .....	5-5
外付け保護ダイオード of 追加 .....	5-8
ESD および過渡的な過負荷保護 .....	5-9
DC 精度に影響を与える設計上 of 課題 .....	5-9
オフセット電圧ドリフトを最小限に抑える設計 .....	5-9
ゲイン・ドリフトを最小限に抑える設計 .....	5-9
実用的な解決策 .....	5-11
RTI と RTO of 誤差 .....	5-11
計装アンプ回路 of RFI 整流誤差 of 低減 .....	5-12
実用的な RFI フィルタ of 設計 .....	5-12
RFI 入力フィルタ部品値 of 選択手順 .....	5-14
具体的な設計例 .....	5-15
AD8555 センサ・アンプ用 of RFI フィルタ .....	5-17
オンチップで EMI/RFI フィルタを搭載した計装アンプ .....	5-17
X2Y® コンデンサ* を使用した同相フィルタ .....	5-19
<b>第6章 計装アンプとディファレンス・アンプ of アプリケーション回路</b> .....	6-1
真 of 差動出力 of 計装アンプ回路 .....	6-1
ディファレンス・アンプによる高電圧 of 測定 .....	6-1
高精度 of 電流源 .....	6-3
PID ループ用積分器 .....	6-3
優れた高周波数 CMR を備えた複合計装アンプ回路 .....	6-3
AC 励起を使用した歪みゲージ測定 .....	6-5
AD628 高精度ゲイン・ブロック of アプリケーション .....	6-6
ゲイン・ブロック IC を使用する理由 .....	6-6
単極ローパス・フィルタを備えた標準 of 差動入力 ADC バッファ回路 .....	6-6
出力スケール係数 of 変更 .....	6-7
外付け抵抗を使用して AD628 を 0.1 未満 of ゲイン で動作 .....	6-7
2 極ローパス・フィルタリングを備えた差動入力回路 .....	6-8
AD628 を用いた高精度ゲイン・ブロック of 構築 .....	6-9
+10 または -10 の高精度ゲイン・ブロックとして AD628 を動作 .....	6-9
+11 の高精度ゲインで AD628 を動作 .....	6-10
+1 の高精度ゲインで AD628 を動作 .....	6-11
フィードフォワードを使用した帯域幅ゲイン・ブロック of 改善 .....	6-11
電流トランスミッタによるグラウンド・ノイズ of 除去 .....	6-12
高レベル ADC of インターフェース .....	6-13
高速非反転加算アンプ .....	6-15
高電圧モニタ .....	6-16
高精度な 48V バス・モニタ .....	6-17
ローサイド・スイッチによるハイサイド電流 of 検出 .....	6-18
ハイサイド・スイッチによるハイサイド電流 of 検出 .....	6-19
モータ制御 .....	6-19
ブリッジ・アプリケーション .....	6-19

従来型のブリッジ回路.....	6-19
単電源データ・アキュイジション・システム .....	6-20
低ドロップアウトのバイポーラ・ブリッジ・ドライバ.....	6-20
トランスデューサ・インターフェース・アプリケーション .....	6-21
心電図の信号調整 .....	6-21
遠隔負荷の検出手法.....	6-24
高精度の電圧／電流コンバータ .....	6-24
電流センサ・インターフェース .....	6-24
出力バッファリング機能付きの低電力計装アンプ .....	6-25
4～20mA単電源レシーバ .....	6-26
単電源熱電対アンプ.....	6-26
特殊製品 .....	6-26
<b>第7章 計装アンプ回路と最新ADCとのマッチング .....</b>	<b>7-1</b>
ADC要件の算出.....	7-1
アナログ・デバイス製計装アンプと一般的なADCとのマッチング .....	7-2
高速データ・アキュイジション .....	7-7
データ・アキュイジションのための高速計装アンプ回路.....	7-8
<b>付録A 計装アンプの仕様 .....</b>	<b>A-1</b>
(A) 仕様(条件) .....	A-3
(B) 同相ノイズ除去 .....	A-3
(C) AC同相ノイズ除去.....	A-3
(D) 電圧オフセット.....	A-3
(E) 入力バイアス電流とオフセット電流 .....	A-4
(G) 静止電源電流 .....	A-4
(H) セットリング時間.....	A-5
(I) ゲイン .....	A-5
(J) ゲイン範囲 .....	A-5
(K) ゲイン誤差.....	A-5
(L) 非直線性.....	A-6
(M) ゲインの温度特性 .....	A-6
(N) 単電源計装アンプのための重要な仕様.....	A-6
<b>付録B .....</b>	<b>B-1</b>
<b>索引 .....</b>	<b>C-1</b>
<b>デバイスの索引.....</b>	<b>D-1</b>

## 参考文献／詳細資料

Brokaw, Paul 「An IC Amplifier Users' Guide to Decoupling, Grounding, and Making Things Go Right for a Change」 アプリケーション・ノートAN-202、Rev. B、アナログ・デバイセズ、2000年

Jung, Walter 『IC Op Amp Cookbook』 第3版、Prentice-Hall PTR、1986年、1997年、ISBN: 0-13-889601-1。本書は<http://dogbert.abebooks.com>からも購入できます。

Jung, Walter 『Op Amp Applications Handbook』 Elsevier/Newnes、2006年

Jung, Walter 『Op Amp Applications』 アナログ・デバイセズ、2002年。このセミナー・ノートは『Op Amp Applications Handbook』の初期のバージョンです。次のウェブサイトからダウンロードできます（無料）。[http://www.analog.com/library/analogdialogue/archives/39-05/op\\_amp\\_applications\\_handbook.html](http://www.analog.com/library/analogdialogue/archives/39-05/op_amp_applications_handbook.html)。

Kester, Walt 『The Data Conversion Handbook』 Elsevier/Newnes、2005年、ISBN: 0-7506-7841-0

Kester, Walt 『Mixed-Signal and DSP Design Techniques』 Elsevier/Newnes、2003年、ISBN: 0-7506-7611-6

Kester, Walt 『Practical Design Techniques for Sensor Signal Conditioning』 アナログ・デバイセズ、1999年、セクション10、ISBN-0-916550-20-6。アナログ・デバイセズのウェブサイト[www.analog.com](http://www.analog.com)からダウンロードできます。

Moghim, Reza 「Bridge-Type Sensor Measurements Are Enhanced by Auto-Zeroed Instrumentation Amplifiers with Digitally Programmable Gain and Offset」 Analog Dialogue、2004年3月、<http://www.analog.com/library/analogdialogue/archives/38-05/AD8555.html>

Nash, Eamon 「Errors and Error Budget Analysis in Instrumentation Amplifier Applications」 アプリケーション・ノートAN-539、アナログ・デバイセズ

Nash, Eamon 「A Practical Review of Common-Mode and Instrumentation Amplifiers」 Sensors Magazine、1998年7月

Sheingold, Dan 編 『Transducer Interface Handbook』 アナログ・デバイセズ、1980年、28～30ページ

Wurcer, Scott および Jung, Walter 「Instrumentation Amplifiers Solve Unusual Design Problems」 アプリケーション・ノートAN-245、Applications Reference Manual、アナログ・デバイセズ

## 謝辞

本設計者向けガイドの作成にあたり、下記の皆様から多大なるご支援とご協力をいただきましたことを深く感謝いたします（敬称略）。アナログ・デバイセズのMoshe Gerstenhaber、Scott Wurcer、Stephen Lee、Bright Gao、Scott Pavlik、Henri Sino、Alasdair Alexander、Chau Tran、Andrew Tang、Tom Botker、Jim Bundock、Sam Weinstein、Chuck Whiting、Matt Duff、Eamon Nash、Walt Kester、Alain Guery、Chris Augusta、Claire Croke、Nicola O'Byrne、James Staley、Ben Doubts、Padraig Cooney、Leslie Vaughan、Edie Kramer、Lynne Hulme。さらに、X2Yの製品をRFI低減に应用するための詳細なアプリケーション情報をご提供いただきましたX2Y Technology社のDavid AnthonyとWeir Design Engineering社のSteven Weirに感謝いたします。

最後に、アナログ・デバイセズCommunications ServicesチームのJohn Galgay、Alex Wong、Terry Gildred、Kirsten Dickerson、Kelley Morettaをはじめとする皆様に感謝いたします。

本書に記載したすべての商標名または製品名は、それぞれの版權所有者の商標または登録商標です。

アナログ・デバイセズ社またはその二次ライセンスを受けた関連会社からライセンスの対象となるICコンポーネントを購入した場合、購入者にはこれらのコンポーネントをICシステムで使用するフィリップス社のICの特許権に基づくライセンスが許諾されます。ただし、フィリップス社が規定するIC規格仕様に準拠したシステムが必要です。

# 第1章

## 計装アンプの基礎

### はじめに

「計装アンプ」については、正しく理解されていない場合があります。計装アプリケーションで使用されるアンプがすべて計装アンプとは限りません。また、計装アンプのすべてが計装アプリケーションにのみ使用されるわけではありません。計装アンプは、モータ制御からデータ・アクイジション、車載機器にいたるまで、さまざまなアプリケーションで使用されています。この設計ガイドでは、計装アンプの基礎、動作原理、使用方法と用途について説明します。また、さまざまな種類の計装アンプについても取り上げています。

### 計装アンプとオペアンプの相違点

計装アンプは、差動入力とリファレンス端子の電圧を基準とした、シングルエンド出力を提供するクロズド・ループのゲイン・ブロックです。通常、2つの入力端子のインピーダンスは平衡状態にあり、一般には $10^9\Omega$ 以上の大きな値になります。入力バイアス電流も小さくする必要があり、通常 $1\sim 50\text{nA}$ です。オペアンプと同様、出力インピーダンスはきわめて低く、低周波数帯ではわずかに数ミリオームです。

反転入力と出力間に接続された外付け抵抗でクロズド・ループのゲインが決まるオペアンプとは異なり、計装アンプでは、信号入力端子からは絶縁された内蔵の帰還抵抗ネットワークを利用しています。2つの差動入力間に入力信号を加えた状態で内部的にゲインをプリセットするか、あるいは内蔵または外付けのゲイン抵抗を用いてユーザが（ピンを介して）設定します。このゲイン抵抗も信号入力端子から絶縁されています。

図1-1は、計装アンプの代表的なアプリケーションであるブリッジ・プリアンプ回路を示します。信号を検知すると、ブリッジの抵抗値が変化してブリッジの平衡が崩れ、ブリッジ両端の差動電圧に変化が生じます。ブリッジの信号出力はこの差動電圧であり、これが計装アンプの入力端子に直結されています。また、同時に一定のDC電圧も両方のラインに加えられることになります。このDC電圧は通常等しく、両方の入力ラインに対して「同相（コモンモード）」になります。計装アンプは通常、その主要な機能として、同相DC電圧など、両方のラインに対して同相となる電圧をすべて除去すると同時に、差動信号電圧（2つのライン間の電圧差）を増幅します。




図 1-1. AD8221 のブリッジ回路

対照的に、標準オペアンプの増幅回路をこのアプリケーションで使用した場合、信号電圧とともに、DCやノイズなどのあらゆる同相電圧も増幅することになるため、信号はDCオフセットとノイズに埋もれたままになります。このため、最高性能のオペアンプであっても、微弱な信号を抽出する性能は計装アンプに比べてはるかに劣ります。図1-2は、オペアンプと計装アンプの入力特性の違いを対比して示しています。

### 信号増幅と同相ノイズ除去

計装アンプは、2つの入力信号の電圧差を増幅すると同時に、両方の入力に対して同相となるあらゆる信号を除去するデバイスです。このため計装アンプは、トランスデューサなどの信号源から微弱信号を抽出するというきわめて重要な機能を提供します。

同相ノイズ除去（CMR）とは、同相（両方の入力に対して同電位）の信号をいずれも相殺すると同時に、差動信号（両方の入力間で電位差のある信号）をすべて増幅する特性のことであり、計装アンプが備える最も重要な機能です。DC同相ノイズ除去とAC同相ノイズ除去の両方が計装アンプの重要な仕様になります。優れた品質を備えた最新の計装アンプであれば、DC同相電圧（すなわち両方の入力端のDC電圧）による誤差はいずれも $80\sim 120\text{dB}$ 低減できます。

ただし、ACのCMRが不十分であると、時間とともに変動する大きな誤差が生じます。多くの場合、これは周波数によって大幅に変化するため、計装アンプの出力端でこのような誤差を除去することは困難です。幸い最新のモノリシックICの計装アンプの多くは、ACとDCの優れた同相ノイズ除去を実現しています。



同相ゲイン ( $A_{CM}$ ) とは、同相入力電圧の変化に対する出力電圧の変化の比であり、同相ノイズ除去に関係します。同相ゲインは、両方の入力に対して同相となる電圧についての入力から出力への正味のゲイン (または減衰) です。たとえば、同相ゲインが 1/1000 の計装アンプの入力端に 10V の同相電圧が加えられると、10mV の出力変化が見られることになります。一方、差動 (ノーマル・モード) ゲイン ( $A_D$ ) は、2つの入力に差動的に印加される電圧 (つまり 2つの入力間の電圧) についての入力と出力間のゲインです。同相ノイズ除去比 (CMRR) とは、同相ゲインに対する差動ゲイン  $A_D$  の比を指します。理想的な計装アンプでは、CMRR はゲインに比例して増大します。

同相ノイズ除去は通常、周波数および信号源の不均衡インピーダンス (たとえば「60Hz で、信号源は不平衡 1k $\Omega$ 」) を指定したときのフルレンジ同相電圧 (CMV) の変化に対して規定されます。

数学的には、同相ノイズ除去は、次式で表すことができます。

$$CMRR = A_D \left( \frac{V_{CM}}{V_{OUT}} \right)$$

ここで、

$A_D$  は、アンプの差動ゲイン、


$V_{CM}$  は、アンプ入力端での同相電圧、

$V_{OUT}$  は、アンプに同相入力信号を加えたときに出力に現れる電圧です。

CMR という用語は、同相ノイズ除去比 (CMRR) の対数表現です。すなわち、 $CMR = 20 \log_{10} CMRR$  となります。


計装アンプが機能するには、マイクロボルトレベルの信号を増幅できると同時に、入力端での同相電圧を除去する必要があります。特に重要なことは、計装アンプが、対象とする帯域幅の全体にわたって同相信号を除去できるということです。これを実現するためには、対象とする基本周波数とその高調波にわたってきわめて高い同相ノイズ除去が計装アンプに求められます。

入力抵抗はきわめて値が高く、良好にマッチングされているという特性があるため、計装アンプは低レベルの電圧と電流の測定に最適です。信号源に負荷を加える必要はありません。




計装アンプの入力特性

インラインの電流測定




代表的な計装アンプの入力抵抗はきわめて高く、両方の入力に対して等しくなります。入力電流は低く、 $I_B \times R$  で生成される誤差電圧は無視できます。

$$R^- = R^+ = 10^9 \Omega \text{ TO } 10^{12} \Omega$$



反転アンプとして動作する代表的なオペアンプの入力抵抗を示すモデル (入力信号源から見た場合)



代表的なオペアンプのオープン・ループ状態における入力抵抗を示すモデル

$$(R^-) = (R^+) = 10^6 \Omega \text{ TO } 10^{15} \Omega$$

オペアンプの入力特性

図 1-2. オペアンプと計装アンプの入力特性

ユニティ・ゲインにおけるCMRの標準DC値は70～100dB以上であり、通常、ゲインが大きくなるほどCMRは向上します。減算器として接続されるオペアンプにも同相ノイズ除去の機能がありますが、十分なCMRRを確保するためには、良好にマッチングされた外付け抵抗を取り付ける必要があります。一方、モノリシックの計装アンプは、あらかじめトリミングを施した抵抗ネットワークがあるため、はるかに容易に利用できます。

## 同相ノイズ除去：オペアンプと計装アンプの比較

オペアンプ、計装アンプ、ディファレンス・アンプはすべて、同相ノイズ除去の機能を備えています。ただし、計装アンプとディファレンス・アンプは同相信号がアンプの出力端に現れないよう、これを除去する目的で設計されているのに対して、標準的な反転アンプまたは非反転アンプの構成で動作するオペアンプは、同相信号をそのまま出力まで通過させるだけの処理を行うため、通常は同相信号を除去しません。

図1-3aは、同相電圧に重畳している入力信号源にオペアンプを接続した例を示します。出力とサミング・ジャンクション間に外部から帰還を加えているため、「-」入力電圧は「+」入力電圧と強制的に等しくなります。したがって、理想的には、オペアンプの入力端子間の電圧はゼロ・ボルトになります。結果として、ゼロ・ボルト差動入力電圧のオペアンプ出力端の電圧は必然的に $V_{CM}$ に等しくなります。

オペアンプは同相ノイズ除去を備えていますが、同相電圧は信号とともに出力に伝達されます。実際には、信号はオペアンプのクローズド・ループ・ゲインによって増幅されますが、同相電圧にはユニティ・ゲインだけが適用されます。このゲイン差によって、同相電圧は、信号電圧の割合で示される分だけ、低減されることになります。ただし、同相電圧は依然として出力端に現れるため、アンプの有効な出力振幅は低減されます。多くの理由から、オペアンプの出力端に同相信号（DCまたはAC）が現れることはきわめて好ましくありません。




図 1-3a. オペアンプを使用する標準的な反転アンプまたは非反転アンプの回路では、信号電圧と同相電圧の両方がアンプの出力端に現れる。

図1-3bは、同じ条件下で動作する3オペアンプ構成の計装アンプを示します。オペアンプ回路とまったく同様に、計装アンプの入力バッファ・アンプはユニティ・ゲインで同相信号を通過させます。一方、信号は両方のバッファによって増幅されます。2つのバッファの出力信号は、計装アンプの減算器セクションに接続されます。ここで、差動信号は増幅され（通常、低ゲインまたはユニティ・ゲイン）、同時に同相信号は減衰されます（通常、10,000 : 1以上）。2つの回路を比較してみると、いずれも信号増幅（およびバッファリング）を行います。計装アンプは減算器セクションがあるため同相電圧を除去します。




図 1-3b. 前述のオペアンプ回路と同様、計装アンプ回路の入力バッファで信号電圧が増幅され、同相電圧にはユニティ・ゲインが適用される。ただし、その後の計装アンプの減算器セクションで同相電圧は除去される。




図 1-3c. ブリッジ回路で計装アンプを使用。ここでは、DC 同相電圧が電源電圧の相当の割合を占めても十分に許容できる。

図1-3dは、バッテリー・バンクを構成する単体セルの電圧監視に使用されるディファレンス（減算）アンプを示しています。ここでは、同相DC電圧がアンプの供給電圧よりもはるかに大きな値となっても十分に許容できます。AD629などの一部のモノリシック・ディファレンス・アンプでは、±270Vもの大きな同相電圧でも動作できます。

## ディファレンス・アンプ

図1-4は、ディファレンス・アンプのブロック図です。このタイプのICは特殊用途の計装アンプであり、通常、減算アンプとその後段の出力バッファで構成されています（後段がゲイン段の場合もあります）。減算器で使われる4つの抵抗は通常、ICの内部にあり、高CMRが得られるよう良好にマッチングされています。

多くのディファレンス・アンプは、同相電圧と信号電圧が容易に供給電圧を超えるおそれのあるアプリケーションで使用できるように設計されています。このようなディファレンス・アンプは、一般にきわめて値の大きな入力抵抗を使用し、信号入力電圧と同相入力電圧の両方を減衰させます。

## 計装アンプとディファレンス・アンプはどのようなところで使われるのか？

### データ・アキュイジション

計装アンプの第一の用途は、ノイズの多い環境下で低レベル出力のトランスデューサの信号を増幅することです。圧力トランスデューサや温度トランスデューサの信号増幅には、一般に計装アンプが使用されます。また、一般的なブリッジ・アプリケーションとして、ロードセルを使用したひずみ計測や重量計測、測温抵抗体（RTD）を使用した温度計測などがあります。




図 1-3d. ディファレンス・アンプは、バッテリー・セルの計測など、DC（または AC）の同相電圧が供給電圧を超えるおそれのあるアプリケーションで特に有用なアンプである。




図 1-4. ディファレンス・アンプ IC

## 医療用計装機器

計装アンプは、心電図 (EKG) や脳波 (EEG) の監視装置、血圧監視装置、除細動器などの医療機器に広く使用されています。

## 監視と制御の電子機器

差動アンプを使用すると、システムの電圧や電流を監視して、定格動作レベルを超えたときにアラーム・システムを作動させることができます。差動アンプには、大きな同相電圧を除去する能力があるため、これらのアプリケーションでよく使われます。

## ソフトウェアでプログラム可能なアプリケーション

ソフトウェアでプログラム可能な抵抗チップとともに計装アンプを使用することで、ハードウェア・システムをソフトウェアで制御できるようになります。

## オーディオ・アプリケーション

計装アンプは同相ノイズ除去性能が高いため、オーディオ・アプリケーション (マイクロフォン・プリアンプなど) で使用されることがあり、ノイズの多い環境下で微弱信号を抽出し、グラウンド・ループによるオフセットやノイズを最小限に抑えています。表 6-4 (6-26 ページ)「アナログ・デバイスが提供する特殊用途向け製品」を参照してください。

## 高速信号調整

最新のビデオ・データ・アキュイジション・システムの速度と精度が向上したことにより、高帯域幅の計装アンプに対する需要が高まっており、特にオフセット補正と入力バッファリングが要求される、CCD 撮像装置の分野で顕著になっています。この分野では、CCD イメージのオフセット補正のために相関二重サンプリング手法がよく使用されます。2つのサンプル&ホールド・アンプが画素とリファレンスのレベルを監視し、そのアンプの信号を計装アンプに入力することで、DC 補正出力を供給します。

## ビデオ・アプリケーション

多くのビデオおよびケーブル RF システムで、高周波信号の増幅や信号処理に高速の計装アンプを使用できます。

## パワー制御アプリケーション

計装アンプは、3 相交流モータの電圧、電流、位相関係を測定することで、モータ監視 (モータの速度やトルクなどの監視や制御) にも使用できます。ディファレンス・アンプは、入力信号が供給電圧を超えるようなアプリケーションで使用されます。

## 計装アンプ：外観

図 1-5 は、計装アンプの機能ブロック図を示します。




図 1-5. 差動入力信号と同相入力信号

理想的な計装アンプは入力端子間の差動電圧だけを検出するため、ノイズやグラウンド・ラインでの電圧降下などの同相信号（両方の入力に対する電位が等しい信号）は、入力段で除去されて増幅されません。

ゲインの設定には、内蔵または外付けの抵抗を使用できます。内蔵の抵抗は最も精度が高く、ゲインの温度ドリフトを最小限に抑えることができます。

1つの一般的な手法として、2つの内蔵抵抗とともに外付け抵抗を1つ使用して、ゲインを設定する方法があります。ユーザは、計装アンプの仕様書に掲載されているゲイン式を使用して、所定のゲインを得るのに必要な抵抗値を算出できます。このため、きわめて広範囲にわたって自由にゲインを設定できます。ただし、外付けの抵抗はほとんどの場合、所望のゲインを得るための厳密な値ではなく、またICに内蔵された抵抗とわずかに温度が異なります。このような実用上の制限により、この方法ではゲイン誤差とゲイン・ドリフトを生じるのが常です。

外付け抵抗を2つ使う方法もあります。一般に、2抵抗ソリューションでは2つの抵抗の比でゲインを設定し、しかも単一のICアレイ内に2つの抵抗を配置することで、良好にマッチングされた場合にきわめて近い温度係数（TC）を得ることができるため、単一抵抗によるソリューションよりもドリフトを低く抑えることができます。これに対して、単一の外部抵抗による方法では、オンチップ抵抗に対してTCのミスマッチが生じます。

計装アンプの出力は、多くの場合、独自のリファレンス端子を備えているため、重要な機能として、計装アンプと離れた場所にある負荷を駆動できるようになります。

図1-5は、入力と出力の同相電位が同じ電位（この例では電源グラウンド）にリターンされています。このスター・グラウンド接続は、回路内のグラウンド・ループを極力抑えるきわめて効果的な方法ですが、いくらかの残留同相グラウンド電流が残ります。この電流が $R_{CM}$ を流れると、同相電圧誤差 $V_{CM}$ を生じます。計装アンプは、同相ノイズ除去性能が高いため、差動信号を増幅すると同時に $V_{CM}$ とすべての同相ノイズを除去します。

当然ながら、計装アンプには電力を供給する必要があります。オペアンプの場合と同様、電力は通常、両電源の電圧で供給され、規定の範囲全体にわたって計装アンプを動作させます。また、単電源（レール to レール）動作仕様の計装アンプも利用できます。

計装アンプは、1つ以上のオペアンプを組み合わせる方法と、モノリシック構造で構築する方法があります。いずれの技術にも利点と限界があります。

一般に、ディスクリート（オペアンプ）の計装アンプは、低コストで設計の柔軟性を実現でき、またモノリシックでは達成できない性能が得られる場合もあります（超高帯域など）。一方、モノリシック設計では、計装アンプの全機能を実現でき、また完全に仕様を規定して通常は出荷時にトリミングされるため、ほとんどの場合ディスクリート設計よりも高いDC精度を達成できます。また、モノリシック計装アンプの方がはるかに小型、低価格であり、応用が容易です。

## 高品質な計装アンプの特長となるその他の特性

高い同相ノイズ除去比を備える計装アンプには、以下に示す特性が要求されます。

### 高 AC（および DC）同相ノイズ除去

少なくとも計装アンプは、除去の対象となる入力周波数の範囲にわたって高CMRでなければなりません。電源ライン周波数とその2次高調波で高CMRであることも必要です。

### 低オフセット電圧と低オフセット電圧ドリフト

オペアンプの場合と同様、計装アンプは低オフセット電圧であることが必須です。計装アンプは、入力段と出力アンプの2つの独立したセクションで構成されるため、出力オフセットの合計は、入力オフセットにゲインを乗じた結果に（計装アンプ内の）出力アンプのオフセットを加えた値になります。入力と出力のオフセット・ドリフトの標準値はそれぞれ $1\mu V/^\circ C$ と $10\mu V/^\circ C$ です。初期オフセット電圧は、外部トリミングでゼロにできますが、オフセット電圧ドリフトを調整して取り除くことはできません。初期オフセットの場合と同様、オフセット・ドリフトにも2つの要因があり、計装アンプの入力セクションと出力セクションのそれぞれが、合計オフセットのうちの誤差の一部を生じることになります。ゲインが増大すると、入力段のオフセット・ドリフトがオフセット誤差の主な発生源となります。

### マッチングされた高入力インピーダンス

計装アンプの反転と非反転の入力端子のインピーダンスはともに高く、かつ互いに良好にマッチングされていなければなりません。入力信号源に負荷負担が加わらないようにするため、高入力インピーダンスであることが必須です。負荷が加わると入力信号電圧が低下するおそれがあるからです。

入力インピーダンスの値は $10^9 \sim 10^{12} \Omega$ が標準です。AD629などの差動アンプは、これより低い入力インピーダンスですが、同相電圧の高いアプリケーションではきわめて優れた効果を発揮します。

### 低入力バイアスと低オフセット電流の誤差

これもオペアンプの場合と同様、計装アンプには入力端子へ流れ込む、または入力端子から流れ出すバイアス電流があります。つまり、バイポーラの計装アンプではベース電流、FETアンプではゲート・リーク電流がバイアス電流になります。このバイアス電流が信号源の不平衡抵抗を流れ、オフセット電流誤差が生じます。C（容量性）入力結合の場合と同様、入力源抵抗が無限大で、電源グラウンドへの抵抗リターンがない場合、入力同相電圧はアンプが飽和するまで上昇してしまいます。通常は値の大きな抵抗を各入力とグラウンド間に接続することによって、この問題を回避します。一般に、入力バイアス電流にこの抵抗の値（単位：オーム）を乗じた値が10mV未満であることが必要です（第5章を参照）。入力オフセット電流の誤差は、2つの入力端子に流れこむバイアス電流のミスマッチと定義されています。標準的なバイポーラ計装アンプの入力バイアス電流の値は1～50nAであり、FET入力デバイスの場合、1～50pAが室温における標準値です。

### 低ノイズ

計装アンプは、きわめて低レベルの入力電圧を処理する必要があります。アンプ自身のノイズが信号ノイズに加わらないようにする必要があります。入力換算（RTI）の最小入力ノイズ・レベルは、1kHzで $10\text{nV}/\sqrt{\text{Hz}}$ （ゲイン>100）が望ましい値です。マイクロパワー計装アンプは、入力段電流が最小限となるように最適化されているため、通常、同等の高電流製品に比べてノイズ・レベルは高くなります。

### 低い非直線性

入力オフセットとスケール係数の誤差は、外部トリミングにより補正できますが、非直線性はデバイスが本来備える性能限界であり、外部からの調整で除去することはできません。優れた直線性はメーカでの設計に依存します。非直線性は通常、フルスケールのパーセンテージで規定されますが、メーカーはプラスとマイナスのフルスケール電圧とゼロ電圧における計装アンプの誤差を測定しています。高品質の計装アンプにおける非直線性誤差の標準値は0.01%で、中には0.0001%という低いレベルのデバイスもあります。

### 容易なゲイン選択

ゲイン選択は簡単でなければなりません。外付けゲイン抵抗を1つ使う方法が一般的ですが、外付け抵抗は回路の精度とゲインの温度ドリフトに影響します。AD621などの計装アンプでは、ピンで選択可能な内部プリセット・ゲインを選択することもでき、ゲインTCはきわめて低くなります。

### 十分な帯域幅

計装アンプは、特定のアプリケーションに対して十分な帯域幅を提供する必要があります。標準的なユニティ・ゲインの小信号帯域幅は500kHz～4MHzの範囲に入るため、低ゲイン時の性能を達成することは容易ですが、高ゲイン時の帯域幅はきわめて大きな問題を生むことになります。マイクロパワー計装アンプの帯域幅は通常、同程度の標準計装アンプに比べて一般に低くなります。マイクロパワーの入力段がはるかに低い電流レベルで動作するためです。

## 差動 - シングルエンド変換

当然ですが、差動-シングルエンド変換も、計装アンプに不可欠な機能の1つです。差動入力電圧は増幅されてバッファリングされ、シングルエンドの出力電圧が供給されます。はるかに大きな同相電圧の上に重畳された差動電圧を増幅しなければならない計装アンプ・アプリケーションも数多くあります。この同相電圧は、ノイズの場合もあれば、A/Dコンバータ(ADC)オフセットの場合もあり、あるいはその両方の場合もあります。計装アンプではなくオペアンプを使用すると、同相と信号の両方を等量だけ単純に増幅することになります。計装アンプの優れた利点は、(差動)信号だけを選別的に増幅しながら、同相信号を除去できるという点です。

## レール to レールの入出力振幅

最新の計装アンプは、通常5V以下の単電源電圧での動作が求められます。これらの多くのアプリケーションでは、レール to レールの入力ADCがよく使用されます。いわゆるレール to レー

ル動作とは、アンプの最大入力振幅または出力振幅が基本的に電源電圧に等しくなることです。実際には、入力振幅は電源電圧をわずかに超過する場合がありますが、出力振幅は多くの場合、電源電圧あるいはグラウンドから100mV以内です。データシートの仕様を十分に確認することを推奨します。

## 電力対帯域幅、スルーレート、ノイズ特性

一般原則として、計装アンプの入力セクションの動作電流が多くなるほど、帯域幅とスルーレートは増大し、ノイズは低減されます。ただし、動作電流が多いということは、消費電力や発熱も多くなることを意味します。バッテリー駆動の機器では、低電力デバイスの使用が求められ、高密度実装PCボードでは、すべての能動部品から発生する熱を放散しなければなりません。デバイスの発熱により、オフセット・ドリフトやその他の温度関連の誤差も増大します。IC設計者は一部の仕様を犠牲にして、消費電力とドリフトを許容レベルに保つ必要に迫られることもよくあります。.



第2章

計装アンプの内部

計装アンプの機能を提供する簡単なオペアンプ減算器  
差動ゲイン・ブロックを実装する最も簡単な（ただし、きわめて  
有用な）方法を図2-1に示します。




図 2-1. 1 個のオペアンプで構成されるディファレンス計装  
アンプ回路の機能ブロック図

R1=R3およびR2=R4とすると、

$$V_{OUT} = (V_{IN2} - V_{IN1}) (R2/R1)$$

この回路は、差動信号を増幅すると同時に同相信号を除去する  
という計装アンプの機能を実現しますが、いくつかの限界も  
あります。第1に、反転入力と非反転入力のインピーダンスが比  
較的低く、両者が等しくないことです。この例では、VIN1に対  
する入力インピーダンスは100kΩですが、VIN2に対する入力イ  
ンピーダンスは2倍の200kΩとなります。したがって、一方の  
入力に電圧を加え、他方の入力を接地すると、電圧を加えた入  
力端子がどちらであるかによって流れる電流が異なることにな  
ります（この信号源の抵抗の不均衡は、回路のCMRRを低下さ  
せることになります）。

さらに、この回路では各抵抗ペアの比R1/R2とR3/R4がきわ  
めて高精度で一致する必要があります。そうでなければ、各入  
力からのゲインに差異が生じ、同相ノイズ除去に直接影響を及  
ぼします。たとえば、ゲインが1で、すべての抵抗が同じ値の場  
合、その中の1つの抵抗値だけに0.1%のミスマッチがあっても、  
CMRは66dB（2000分の1）のレベルに低下します。同様に、  
信号源の抵抗の不均衡が100Ωの場合、CMRは6dB低下し  
ます。

このような問題点はあるものの、最小限の機能を備えたこのタ  
イプの計装アンプ回路（一般にディファレンス・アンプまたは減  
算器と呼ばれる）は、高性能な計装アンプ内の構成要素として  
有用です。また、ビデオなどの高速用途や低周波で高同相電圧  
(CMV) のアプリケーションの独立した機能回路としても有用  
です。この用途では、入力抵抗が入力電圧を分割して降下させ  
ると同時にアンプの入力保護としても機能します。アナログ・デ  
バイスのAD629などの一部のモノリシック・ディファレンス・  
アンプでは、ある種の簡単な減算器を設計に採り入れています。  
こうすることで、ICは供給電圧より高い同相入力電圧を処理  
できます。たとえば、供給電源が±15Vの場合、AD629は  
±270Vもの高同相電圧を含んだ信号を増幅できます。

簡単な減算器にバッファリングを施して性能を向上  
させる

性能を大幅に改善するためのわかりやすい手法として、簡単な  
減算器回路の前段に高入力インピーダンスのバッファ・アンプ  
を追加する方法があります。この例を図2-2の3オペアンプ構成  
の計装アンプ回路に示します。




図 2-2. 入力バッファリングを用いた減算器回路

この回路は、マッチングのとれた高インピーダンス入力を実現しているため、入力信号源のインピーダンスが回路の同相ノイズ除去に与える影響を最小限に抑えています。2入力バッファ・アンプとしては、デュアル・オペアンプを使用することを推奨します。このアンプは温度変化に対して互いによく追従し、またボードスペースを節約できるためです。抵抗値は異なりますが、この回路は図2-1の回路と伝達関数が同じになります。

図2-3ではさらに性能が向上します。この例では、入力バッファはゲインを持って動作するため、回路設計に柔軟性をもたらします。R5=R8でR6=R7、また先の例と同様にR1=R3でR2=R4とすると、次式が成立します。

$$V_{OUT} = (V_{IN2} - V_{IN1}) (1 + R5/R6) (R2/R1)$$

図2-3の回路では、差動信号に対する(A<sub>1</sub>とA<sub>2</sub>)のゲインは等しく増大しますが、同相信号に対するゲインも増大します。

### 3 オペアンプ構成の計装アンプ

図2-4の回路ではさらに改良が加えられており、これは計装アンプ設計の最も一般的な構成となっています。この従来型の3オペアンプ構成の計装アンプ回路では、図2-3で示したバッファ方式の減算器回路に巧妙な改良が施されています。先の回路と同様、図2-4のオペアンプA1とA2は入力電圧のバッファとして働きます。ただし、この構成ではR6とR7の代わりに、1つのゲイン抵抗R<sub>G</sub>が2つの入力バッファのサミング・ジャンクション間に接続されています。各アンプのサミング・ジャンクションの電圧は、その正側入力に加えられた電圧と等しいため、全差動入力電圧がこのR<sub>G</sub>の両端に現れます。増幅された入力電圧(A1とA2の出力端)は3つの抵抗R5、R<sub>G</sub>、R6間に差動的に現れるため、R<sub>G</sub>を変更するだけで差動ゲインを変化させることができます。




図 2-3. ゲインを持って動作するバッファ・アンプを用いたバッファ方式の減算器回路




図 2-4. 従来型の3 オペアンプ構成の計装アンプ回路

この接続には、もう1つの利点があります。いったん比率マッチング抵抗で減算器回路をセットアップすれば、ゲインを変更するときにさらなる抵抗マッチングは必要ありません。各抵抗値が  $R5=R6, R1=R3, R2=R4$  の場合、次式が成立します。

$$V_{OUT} = (V_{IN2} - V_{IN1}) (1 + 2R5/R_G) (R2/R1)$$

$R_G$  の両端の電圧は  $V_{IN}$  と等しいため、 $R_G$  を流れる電流は  $(V_{IN}/R_G)$  に等しくなります。したがって、アンプA1とA2はゲインで動作し、入力信号を増幅します。ただし、同相電圧がアンプの入力に加わった場合、 $R_G$  の両側の電圧は等しくなり、この抵抗に電流は流れません。 $R_G$  に電流が流れないため（したがって  $R5$  と  $R6$  にも流れません）、アンプA1とA2はユニティ・ゲイン・フォロウとして動作します。このため、同相信号はユニティ・ゲインで入力バッファを通過しますが、差動電圧は  $(1 + (2R_F/R_G))$  倍に増幅されます。

したがって理論的には、同相ゲインと誤差を増大させることなく、必要とする十分なゲイン ( $R_G$  で決まる) が初段で得られることになります。つまり、差動信号はゲインの分だけ増幅されますが、同相の誤差は増幅されないため、 $(\text{ゲイン} \times (V_{DIFF}) / (V_{ERROR CM}))$  の比は増大します。このように、CMRRは理論的にゲインと正比例して増大することになり、これはきわめて有用な特性です。

最後に、この回路構成は対称であるため、入力アンプ内の同相誤差は（アンプが追従していれば）、出力段の減算器で相殺される傾向にあります。この相殺効果には、周波数に対する同相ノイズ除去などの誤差も含まれます。これらの特長があるため、この構成は広く一般に使われています。

### 3 オペアンプ構成の計装アンプの設計について

3オペアンプ構成の計装アンプを構築するには、FET入力オペアンプを使用するか、あるいはバイポーラ入力オペアンプを使用するか2つの選択肢があります。FET入力オペアンプは、バイアス電流がきわめて小さいため、一般に信号源インピーダンスがきわめて高い ( $10^6\Omega$  以上) 用途に最適です。FETアンプは通常、バイポーラ・アンプに比べて低CMR、高オフセット電圧、高オフセット・ドリフトの特性があります。所定の電力に対するスルーレートもバイポーラ・アンプより高くなります。

センス端子とリファレンス端子 (図2-4) により、設計者はA3の帰還とグラウンドの接続を変更できます。サーボ・アプリケーションなどでA3のゲインを変動させる必要がある場合、センス端子を外から駆動できます。同様に、リファレンス端子を使用すると、外部オフセット電圧をA3に加えることができます。通常動作の場合、センス端子と出力端子を接続し、リファレンス端子はグラウンドに接続します。

バイポーラ入力段を備えたアンプは、FET入力アンプに比べて、一般に高CMRと低入力オフセット電圧ドリフトを達成しています。スーパーベータ・バイポーラ入力段は、FETとバイポーラ・プロセスの利点の多くを兼ね備え、IBドリフトもFETデバイスよりも低減されています。

3オペアンプ構成の計装アンプの設計時に、不注意な設計にありがちな（ただし見過ごされがちな）問題は、計装アンプが高ゲインで動作しているときに生じる同相電圧範囲の低減です。図2-5は、3オペアンプ構成の計装アンプが1000倍のゲインで動作する場合の回路図です。




図 2-5. 3 オペアンプ構成の計装アンプで CMV 範囲を低減

この例では、入力アンプA1とA2は1000倍のゲインで動作する一方、出力アンプはユニティ・ゲインで動作しています。つまり、各入力アンプの出力端における電圧は、ピークtoピーク入力電圧の1/2に1000を乗じた値に、入力に現れるあらゆる同相電圧を加えたものに等しくなるということです（同相電圧は、差動ゲインに関係なくユニティ・ゲインで通過します）。したがって、10mVの差動信号をアンプ入力に加えた場合、アンプA1の出力は+5Vに同相電圧を加算した値に等しくなり、A2の出力は-5Vに同相電圧を加算した値になります。アンプが15V電源で動作している場合、通常7V程度のヘッドルームを残すことによって（CMVの全12Vではなく）8Vの同相電圧が許容されます。これは通常、ユニティ・ゲインで利用可能となります（10mV入力の場合）。ゲインを高くするか供給電圧を下げると、同相電圧範囲はさらに低下します。

### 基本的な2オペアンプ構成の計装アンプ

図2-6は、標準的な2オペアンプ構成の計装アンプの回路図です。この回路の明らかな利点は、オペアンプを3つではなく2つしか必要としないため、コストと消費電力を節減できるという点です。ただし、2オペアンプ構成の計装アンプ回路は、トポロジ（配置）が非対称なため、いくつかの欠点が生じます。最も大きな欠点は、3オペアンプ構成の設計に比べてACのCMRRが低くなるため、回路の実用性に制限が生じるという点です。

この回路の伝達関数を次式で表すことができます。

$$V_{OUT} = (V_{IN2} - V_{IN1}) (1 + R4/R3)$$

ただし、 $R1 = R4$  および  $R2 = R3$

入力抵抗値は高かつ平衡しているため、出力インピーダンスが不平衡な信号源に対応できます。この回路の入力バイアス電流は、2つのオペアンプの非反転入力端子の入力電流仕様によって決まりますが、この値は一般にきわめて低い値です。

この回路の欠点として、ユニティ・ゲインで動作できないこと、回路のゲインが下がるにつれて同相電圧範囲が減少すること、AC同相ノイズ除去が貧弱なことなどが挙げられます。CMRが貧弱な理由は、2つの入力 $V_{IN1}$ と $V_{IN2}$ で生じる位相シフトが等しくないためです。つまり、信号はアンプA2によって $V_{IN2}$ から減算される前にアンプA1を通過する必要があります。このため、A1の出力端における電圧はわずかに遅延し、 $V_{IN1}$ に対して位相シフトを生じます。

2オペアンプ構成の計装アンプ回路では、一般に5倍という最小回路ゲインが使用されますが、こうすることで十分なDC同相入力範囲が許容され、ほとんどのアプリケーションに対して十分な帯域幅を提供できます。レールtoレール（単電源）アンプを使うことで、同相電圧範囲を「 $-V_S$ （単電源動作の場合はグラウンド）に本来のレールtoレール出力電圧範囲（つまり $+V_S \sim -V_S$ の出力振幅）を加えた値」にまで拡張できます。

表2-1は、図2-6の回路におけるアンプ・ゲインと回路ゲインを示し、いくつかの一般的な回路ゲインに対する、実際に使われる1%精度の抵抗の値を示しています。

表2-1. 図2-6の回路におけるアンプA1とA2の動作ゲインと実際に使われる1%精度の抵抗値

回路ゲイン	A1のゲイン	A2のゲイン	R2, R3	R1, R4
1.10	11.00	1.10	499k $\Omega$	49.9k $\Omega$
1.33	4.01	1.33	150k $\Omega$	49.9k $\Omega$
1.50	3.00	1.50	100k $\Omega$	49.9k $\Omega$
2.00	2.00	2.00	49.9k $\Omega$	49.9k $\Omega$
10.1	1.11	10.10	5.49k $\Omega$	49.9k $\Omega$
101.0	1.01	101.0	499 $\Omega$	49.9k $\Omega$
1001	1.001	1001	49.9 $\Omega$	49.9k $\Omega$




図2-6. 2オペアンプ構成の計装アンプ回路

## 2 オペアンプ構成の計装アンプ：単電源動作の場合の同相設計について

図2-7の2オペアンプ構成の計装アンプ回路をリファレンス入力から見れば、単に2つのインバータのカスケード接続であることは明らかです。

両方の信号入力端の電圧  $V_{IN1}$  と  $V_{IN2}$  を0と仮定すると、A1の出力は次式から求められます。

$$V_{O1} = -V_{REF} (R2/R1)$$

$V_{REF}$  に正の電圧を加えると、一般にA1の出力電圧は負に駆動されますが、これはアンプが単電源電圧 ( $+V_S$  と  $0V$ ) で動作している場合は、明らかに不可能です。

アンプA1の出力からA2の回路出力  $V_{OUT}$  までのゲインは、次式から求められます。

$$V_{OUT} = -V_{O1} (R4/R3)$$

$V_{REF}$  から  $V_{OUT}$  までのゲインは、これらの2つのゲインの積となり、次式から求められます。

$$V_{OUT} = (-V_{REF} (R2/R1)) (-R4/R3)$$

この場合、 $R1 = R4$  で  $R2 = R3$  です。したがって、リファレンス・ゲインは当然+1となります。ただし、これは2つのインバータを使用した結果であって、代表的な3オペアンプ構成の計装アンプ回路におけるリファレンス入力の非反転信号経路とは異なります。

3オペアンプ構成の計装アンプの場合とまったく同様に、2オペアンプ構成の計装アンプの同相電圧範囲は、単電源動作とリファレンス電圧の選択によって制限を受けます。

図2-8は、5V単一電源で動作する2オペアンプ構成の計装アンプの回路図です。リファレンス入力は  $V_S/2$  (この例では2.5V) に結線されています。差動入力電圧が0Vで同相電圧が電源電圧範囲 (0 ~ 5V) 内であれば、出力電圧は理想的には2.5Vとなるはずですが。

同相電圧が2.5Vから5Vに上昇するとき、A1の出力電圧 ( $V_{O1}$ ) は、次式から求められます。

$$V_{O1} = V_{CM} + ((V_{CM} - V_{REF}) (R2/R1))$$

この場合、 $V_{REF} = 2.5V$  で  $R2/R1 = 1/4$  です。  $V_{CM} = 4.5V$  のとき、A1の出力電圧は5Vに達します。同相電圧がさらに上昇すると、当然ですが除去は不可能になります。実際、アンプA1とA2の入力電圧範囲の制限によって、計装アンプの同相電圧範囲は4.5V未満に制限されます。

同様に、同相電圧が2.5Vから0Vに低下するとき、A1の出力電圧は、 $V_{CM}$  が0.5Vのときにゼロとなります。明らかなことですが、A1の出力は負の電圧ラインよりマイナスにはなり得ません (チャージ・ポンプがないものと仮定)。単電源接続の場合、この電圧は0Vとなります。この負 (ゼロイン) の同相範囲制限は、**AD627** モノリシック2オペアンプ構成の計装アンプのように、計装アンプの内部レベル・シフトを適切に設計することで克服できます。ただし、優れた設計であっても、ゼロ同相電圧での動作を確保するために、正の同相電圧範囲の一部が犠牲になることがあります。




図 2-7. 2 オペアンプ構成の計装アンプのアーキテクチャ




図 2-8. 2.5V リファレンスを使用した2オペアンプ構成の計装アンプの出力振幅制限

標準的な2オペアンプ構成の計装アンプが抱えるもう1つの、そしておそらく(3アンプ構成の設計に比べて)さらに重要な限界は、高AC同相ノイズ除去を達成することが本質的に難しいという点です。この限界は、2アンプ回路の同相信号経路に本来的に存在する不均衡によるものです。

周波数 $F_{CM}$ のサイン波の同相電圧 $V_{CM}$ が入力 $V_{IN1}$ と $V_{IN2}$ に(同相で)加えられているものとします(図2-8)。理想的には、結果として生じる出力AC電圧(同相誤差)の振幅は、少なくとも通常のAC電源ライン(主電源)周波数の範囲(50~400Hz)については、周波数 $F_{CM}$ に関係なく0Vでなければなりません。電源ラインは一般に、大きな同相干渉源となります。

AC同相誤差がゼロであれば、アンプA2とゲイン・ネットワークR3、R4は、 $V_{IN2}$ に直接かかる同相電圧と、A1および付随するゲイン・ネットワークR1、R2によって増幅された同相電圧の間の瞬時差がゼロでなければなりません。DC同相誤差については、R1、R2、R3、R4の比を次式のようにトリミングして平衡を達成することで、すべてゼロにできます(アンプ自身のCMRR誤差は無視できるものと仮定)。

$$R1 \equiv R4 \text{ および } R2 \equiv R3$$

ただし、アンプA1による位相シフト(遅延)のために、 $V_{O1}$ の位相は $V_{IN2}$ に直接加わる同相電圧の位相よりわずかに遅れます。両方の電圧の振幅が最適なレベルにあっても、この位相差が $V_{O1}$ と $V_{IN2}$ の間に瞬時(ベクトル)差を生じます。このため、回路の出力 $V_{OUT}$ に、周波数に依存した同相誤差電圧が生じます。さらに、このAC同相誤差は同相周波数に比例して増大します。これは、A1(単極ロールオフと仮定)を通過する位相シフトが周波数に比例して増大するためです。実際には、A1のクローズド・ループ帯域幅( $f_{T1}$ )の1/10未満の周波数について、同相誤差(計装アンプの入力を基準)を次式で近似できます。

$$\%CM \text{ エラー} = \frac{V_E / G}{V_{CM}} (100\%) = \frac{f_{CM}}{f_{T1}} (100\%)$$

ここで、 $V_E$ は $V_{OUT}$ 端での同相誤差電圧、 $G$ は差動ゲイン(この場合は5)です。




図2-9. AD627 計装アンプ回路のCMRの周波数特性

たとえば、A1のクローズド・ループ帯域幅が100kHz(マイクロパワー・オペアンプの代表値)の場合(R1とR2で決まるゲインで動作)、また同相周波数が100Hzの場合、次式が成立します。

$$\%CM \text{ エラー} = \frac{100\text{Hz}}{100\text{kHz}} (100\%) = 0.1\%$$

0.1%の同相誤差は、同相ノイズ除去の60dBに相当します。したがってこの例では、DC時に100dBのCMRが得られるようにこの回路をトリミングしたとしても、1Hz未満の周波数でのみ有効になります。100Hzでは、CMRが60dBを超えることはありません。

AD627モノリシック計装アンプは、先進の2オペアンプ構成の計装アンプ回路を組み込んでおり、上記のAC同相ノイズ除去の限界を克服しています。図2-9に示すように、AD627では、アンプA1とA2の帯域幅がわずか150Hzであるにもかかわらず、8kHzまでの周波数域で80dB以上のCMRを維持しています(ゲイン=1000の場合)。

減算器で使用される4つの抵抗は通常、ICの内部にあり、きわめて高い抵抗値を備えています。高同相電圧のデファレンス・アンプは一般に、電圧を減衰するために選択された入力抵抗を使用しています。したがって、差動信号電圧と同相電圧の両方が減衰された後、同相成分が除去され、次に信号電圧が増幅されます。

第3章

モノリシック計装アンプ

オペアンプ構成の計装アンプに対する利点

モノリシックICの計装アンプは、応用設計の容易な計装アンプを求める要望に応じて開発されたものです。これらの回路では、前章で説明した3オペアンプ構成や2オペアンプ構成の計装アンプ回路にさまざまな変更が加えられているとともに、レーザ・トリミング抵抗や、その他のモノリシックIC技術の利点を備えています。能動素子と受動素子が同じダイの中に配置されるため、良好なマッチングが可能となり、デバイスの高CMRが保証されます。また、これらの素子は温度変化に対してもマッチングが保たれるため、広い温度範囲にわたって優れた性能が確保されます。レーザ・ウエハー・トリミングなどのIC技術により、モノリシック集積回路をきわめて高精度で調整できるようになるとともに、低価格での大量生産が可能になっています。モノリシック・デバイスのもう1つの利点は、大量生産向けに設計された超小型で超低価格のSOIC、MSOP、LFCSP（チップスケール）パッケージが利用できる点です。表3-1はアナログ・デバイスズの計装アンプの性能一覧を示します。

計装アンプとディファレンス・アンプのいずれを使用すべきか？

計装アンプとディファレンス・アンプは、多くの共通した特性を備えていますが、設計プロセスの第1ステップでは、どちらのタイプのアンプを使用するかを決める必要があります。

ディファレンス・アンプは、基本的にオペアンプ構成の減算器であり、通常、値の大きな入力抵抗を使用します。入力抵抗はアンプの電流を制限することにより保護機能を果たします。また、内部の減算アンプが処理できる範囲にまで入力同相電圧と差動電圧を低減します。一般にディファレンス・アンプは、同相電圧または過渡電圧が電源電圧を超えるおそれのある用途に適しています。

表3-1. アナログ・デバイスズの最新世代の計装アンプ一覧<sup>1</sup>

製品番号	特長	電源電流 (typ)	− 3dB 帯域幅 (typ) (G = 10)	CMR G = 10 (dB) (min)	入力オフセット電圧 (max)	VOS ドリフト (μV/°C) (max)	RTI ノイズ <sup>2</sup> (nV/√Hz) (G = 10)	入力バイアス電流 (nA) (max)
AD8221	高精度、高帯域幅	0.9mA	560kHz	100 <sup>3</sup>	60μV	0.4	11 (max)	1.5
AD620	汎用	0.9mA	800kHz	95 <sup>3</sup>	125μV	1	16 (max)	2
AD8225	高精度ゲイン = 5	1.1mA	900kHz <sup>4</sup>	83 <sup>4, 5</sup>	150μV	0.3	45 (typ) <sup>4</sup>	1.2
AD8220	レール to レール、JFET 入力	750μA	1500kHz	100	250μV	5	17 (typ)	10pA
AD8222	デュアル、高精度、高帯域幅	1.8mA	750kHz	100 <sup>3</sup>	120μV	0.4	11 (max)	2
AD8230	レール to レール、ゼロ・ドリフト	2.7mA	2kHz	110	10μV	10	240 (typ)	1
AD8250	高帯域幅、プログラマブル・ゲイン	3.5mA	3.5MHz	100	100μV	1	13 (typ)	15
AD8251	高帯域幅、プログラマブル・ゲイン	3.5mA	3.5MHz	100	100μV	1	13 (typ)	15
AD8553	シャットダウン付きオートゼロ	1.1mA	1kHz	100	20μV	0.1	150 (typ)	1
AD8555	ゼロ・ドリフト、デジタル・プログラマブル	2.0mA	700kHz <sup>6</sup>	80 <sup>6</sup>	10μV	0.07	32 (typ)	22
AD8556	デジタル・プログラマブル計装アンプ、フィルタ付き	2.0mA	700kHz <sup>6</sup>	80 <sup>6</sup>	10μV	0.07	32 (typ)	54
AD622	低価格	0.9mA	800kHz	86 <sup>3</sup>	125μV	1	14 (typ)	5
AD621	高精度ゲイン	0.9mA	800kHz	93 <sup>3</sup>	250μV <sup>7</sup>	2.5 <sup>7</sup>	17 (max) <sup>7</sup>	2
AD623	低価格、S.S.	375μA	800kHz	90 <sup>3</sup>	200μV	2	35 (typ)	25
AD627	マイクロパワー、S.S.	60μA	80kHz	100	250μV	3	42 (typ)	10

注  
S.S. = 単電源  
<sup>1</sup> 最新の製品と仕様については、アナログ・デバイスズのウェブサイト [www.analog.com](http://www.analog.com) をご覧下さい。  
<sup>2</sup> 1kHz で RTI ノイズ =  $\sqrt{(e_n)^2 + (e_{no/g})^2}$   
<sup>3</sup> DC ~ 60Hz で 1kΩ 信号源不平衡の場合  
<sup>4</sup> ゲイン 5 で動作時  
<sup>5</sup> 10kHz で 1kΩ 信号源不平衡の場合  
<sup>6</sup> ゲイン 70 で動作時  
<sup>7</sup> 入力換算 (RTI)






図 3-1. AD8221 の簡略回路図

一方、計装アンプはほとんどの場合、2つの入力バッファ・アンプを備えたオペアンプ減算器です（これにより入力Zが増大するため、入力信号源の負荷が低減されます）。計装アンプは、総入力同相電圧に入力差動電圧（過渡電圧を含む）を加えた値が電源電圧よりも小さいときに使用します。また計装アンプは、最高の精度、最高のS/N比、最小の入力バイアス電流が必須となるアプリケーションにも必要となります。

## モノリシック計装アンプ設計—その裏話

### 高性能計装アンプ

アナログ・デバイセスが初の高性能モノリシック計装アンプ **AD520** を発表したのは、1971年のことでした。

2003年には**AD8221**を発表しました。この計装アンプは超小型MSOPパッケージを採用し、競合の計装アンプ製品よりも高帯域にわたって高CMRを実現しました。AD8221は、業界標準の**AD620**シリーズ計装アンプを上回るACおよびDC仕様を達成しています。

AD8221は、従来型の3オペアンプ・トポロジに基づいたモノリシック計装アンプです（図3-1）。入力トランジスタQ1とQ2は定電流でバイアスされるため、あらゆる差動入力信号に対してA1とA2の出力電圧は強制的に等しくなります。入力に加えられた信号によって生じた電流はRG、R1、R2を流れ、A1とA2の出力は適正な電圧を供給できるようになります。構造的には、Q1、A1、R1とQ2、A2、R2は、高精度な電流帰還アンプと考えることができます。増幅された差動信号と同相信号は差動アンプA3に加えられます。A3は同相電圧を除去する一方で、差動電圧を処理します。差動アンプは低出力オフセット電圧と低出力オフセット電圧ドリフトを備えています。レーザ・トリミング抵抗により、ゲイン誤差が20ppm未満（typ）で、CMRRが90dB（G=1時）を超える高精度な計装アンプが可能となっています。

スーパーベータ入力トランジスタとIB補償手法を使用することで、AD8221はきわめて高い入力インピーダンス、低IB、低IOS、低IBドリフト、低入力バイアス電流ノイズ、および $8\text{nV}/\sqrt{\text{Hz}}$ という超低電圧ノイズを実現しています。

AD8221の伝達関数を次式で表すことができます。

$$G = \frac{49.4\text{k}\Omega}{R_G} + 1$$

$$R_G = \frac{49.4\text{k}\Omega}{G - 1}$$


外付けの標準値抵抗を1つ使用するだけで、設計者が容易かつ正確にゲインを設定できるように配慮されています。

入力アンプは電流帰還アーキテクチャを採用しているため、AD8221のゲイン帯域幅積（GB積）はゲインとともに増大し、その結果、システムは電圧帰還アーキテクチャを高ゲインで使ったときに予想される帯域幅損失を生じません。

低入力レベル時にも精度を維持できるよう、AD8221の設計とレイアウトには特別な配慮がなされているため、きわめて要求の厳しいアプリケーションであっても、その要求を満たす性能を備えています（図3-3と図3-4を参照）。



AD8221は、独自のピン配置を採用したことで、10kHz (G = 1) で80dB、1kHz (G = 1000) で110dBという、比類のないCMRR仕様を満たしています。図3-2に示すバランスのとれたピン配置により、従来CMR性能に悪影響を与えていた寄生成分が低減されています。また、この新しいピン配置では、関連するパターンが集められているため、ボードのレイアウトを簡素化できます。たとえば、ゲイン設定抵抗ピンは入力ピンの隣に、またリファレンス・ピンは出力ピンの隣に配置されています。



上面図

図 3-2. AD8221 のピン配置




図 3-3. AD8221 : CMRR の周波数特性 (RTI)




図 3-4. AD8221 : クローズド・ループ・ゲインの周波数特性

AD8222 (図3-5) は、AD8221 計装アンプのデュアル構成版であり、性能と仕様はほぼ同じです。小型のため、1つのPCボードに多くのアンプを搭載できます。またAD8222は、差動出力仕様の初の計装アンプです。4mm×4mm、16ピンLFCSPパッケージで提供されます。





図 3-5. AD8222 の内部結線図

長年、AD620が業界標準の高性能、低価格の計装アンプでした。AD620は、完全モノリシック計装アンプであり、8ピンDIPとSOICのパッケージで提供されます。ユーザは1つの外付け抵抗を使用するだけで、1~1000の範囲で所望のゲインをプログラムできます。設計では、ゲイン10および100を実現するために必要な抵抗値は、1%精度の標準金属薄膜抵抗値になります。



上面図

(実寸ではありません)

図 3-6. AD620 のピン配置

AD620 (図3-7を参照) は、従来型のAD524計装アンプの第2世代版であり、その3オペアンプ構成回路の改良版が組み込まれています。レーザ・トリミングを施したオンチップ薄膜抵抗R1とR2により、1つの外付け抵抗を使用するだけで、正確に(最大誤差±0.3%)ゲインを100倍に設定できます。モノリシック構造とレーザ・ウエハー・トリミングを採用したことで、回路素子の良好なマッチングとトラッキングを実現しています。

Q1とQ2で構成されたプリアンプ・セクションにより、前段にゲインが追加されています。Q1-A1-R1ループとQ2-A2-R2ループを経由する帰還が、入力デバイスQ1とQ2を流れるコレクタ電流を一定に維持し、これにより外付けのゲイン設定抵抗RGの両端に入力電圧が印加されます。これで、 $G = (R1 + R2) / RG + 1$ で与えられる差動ゲインが、入力からA1/A2出力の間に




図 3-7. AD620 の簡略回路図

生成されます。ユニティ・ゲイン減算器A3は、いずれの同相信号も除去し、REFピン電位を基準としたシングルエンド出力を生成します。

$R_G$ の値によって、プリアンプ段の相互コンダクタンスも決定されます。ゲインを大きくすると $R_G$ は低減されるため、相互コンダクタンスは増大し、入力トランジスタの相互コンダクタンス値に漸近します。このことは重要な利点をもたらします。第1に、プログラムによるゲインを大きくすると、オープン・ループ・ゲインが増大し、結果としてゲイン関連の誤差が減少します。第2に、ゲイン帯域幅積(C1、C2、プリアンプの相互コンダクタンスで決まる)は、プログラムしたゲインに応じて増大するため、アンプの周波数応答が最適化されます。図3-8は、AD620のクローズド・ループ・ゲインの周波数特性の関係を示します。




図 3-8. AD620 : クローズド・ループ・ゲインの周波数特性

図3-9に示すように、AD620は広い周波数範囲にわたって優れたCMRも備えています。




図 3-9. AD620 : CMR の周波数特性

図3-10と図3-11は、AD620のゲインの非直線性と小信号パルス応答を示しています。




図 3-10. AD620 : ゲインの非直線性 ( $G = 100$ 、 $R_L = 10k\Omega$ 、垂直目盛:  $100\mu V = 10\text{ppm}$ 、水平目盛:  $2V/\text{DIV}$ )




図 3-11. AD620 : 小信号パルス応答 ( $G = 10$ 、 $R_L = 2k\Omega$ 、 $C_L = 100\text{pF}$ )

さらに、主に入力デバイスのコレクタ電流とベース抵抗によって決まる入力電圧ノイズが  $9\text{nV}/\sqrt{\text{Hz}}$  の値にまで低減されます。

内蔵ゲイン抵抗  $R_1$  と  $R_2$  は、絶対値  $24.7k\Omega$  にトリミングされており、これにより1つの外付け抵抗だけで正確にゲインをプログラムできます。ゲインの計算式は次のようになります。

$$G = \frac{49.4k\Omega}{R_G} + 1$$

したがって、

$$R_G = \frac{49.4k\Omega}{G - 1}$$

ここで、抵抗  $R_G$  の単位は  $k\Omega$  です。

$24.7k\Omega$  という絶対値は、1%精度の標準抵抗値を使用して最も一般的なゲインを設定できる値です。

### 低価格の計装アンプ

AD622は、AD620 (図3-6を参照) の低価格版です。AD622では、製造方法を合理化し、AD620のほとんどの性能を低価格で実現しています。

図3-12、図3-13、図3-14は、AD622のCMRの周波数特性、ゲインの非直線性、クロズド・ループ・ゲインの周波数特性を示しています。




図 3-12. AD622 : CMR の周波数特性 ((RTI)  $0 \sim 1k\Omega$  信号源不平衡))




図 3-13. AD622 : ゲインの非直線性 ( $G = 1$ 、 $R_L = 10k\Omega$ 、垂直目盛:  $20\mu V = 2\text{ppm}$ )




図 3-14. AD622 : クローズド・ループ・ゲインの周波数特性

### ピン・プログラマブルで高精度のゲイン計装アンプ

AD621は、ゲイン値10と100に対するゲイン設定抵抗がダイに搭載されていて、外付け抵抗が不要であるという点を除いて、AD620と同じです。外部ジャンパを1ヶ所（1ピンと8ピン間）つなぐだけで、ゲイン値100を選択できます。ゲインを10にする場合は、1ピンと8ピンをオープンにしておきます。これにより、オンチップ・ゲイン抵抗が帰還抵抗のTCに追従するため、優れたゲインの温度安定性が実現します。図3-15は、AD621の簡略回路図です。最大総ゲイン誤差が0.15%、ゲイン・ドリフトが $\pm 5\text{ppm}/^\circ\text{C}$ であるため、AD621はAD620に比べてはるかに優れた固有の精度を備えています。

AD621は、外付けのゲイン抵抗を使用することで10～100のゲインで動作できますが、ゲイン誤差とゲイン温度ドリフトは低下します。外付け抵抗を使用すると、デバイスのゲインは、次式から求められます。

$$G = (R1 + R2)/R_G + 1$$




図 3-15. AD621 の簡略回路図

図3-16と図3-17は、AD621のCMRの周波数特性とクローズド・ループ・ゲインの周波数特性を示しています。




図 3-16. AD621 : CMR の周波数特性




図 3-17. AD621 : クローズド・ループ・ゲインの周波数特性

図3-18と図3-19は、AD621のゲインの非直線性と小信号パルス応答を示しています。




図 3-18. AD621 のゲインの非直線性 ( $G = 10$ ,  $R_L = 10k\Omega$ 、垂直目盛:  $100\mu V/DIV = 100ppm/DIV$ 、水平目盛:  $2V/DIV$ )





図 3-19. AD621 : 小信号パルス応答 ( $G = 10$ ,  $R_L = 2k\Omega$ ,  $C_L = 100pF$ )



上面図

図 3-20. AD8220 の内部結線図

**AD8220** は、FET 入力ゲイン・プログラマブルな高性能計装アンプで、最大入力バイアス電流は  $10\text{pA}$  です。また、このアンプは優れた高周波数同相ノイズ除去を備えています (図 3-20 を参照)。AD8220 は、最大  $20\text{kHz}$ 、 $G=1$  で  $70\text{dB}$  という最小限の CMRR を維持しています。きわめて高い入力インピーダンスと周波数の全範囲にわたる高 CMRR を兼ね備えた AD8220 は、患者監視装置などのアプリケーションに最適です。このようなアプリケーションでは、入力インピーダンスが高く、高周波数干渉を除去する必要があります。

レール to レール出力、低消費電力、小型 MSOP/CSP パッケージのため、この高精度計装アンプはマルチチャンネルのアプリケーションに適しています。





図 3-21. AD8220 : 代表的な CMRR の周波数特性

1つの抵抗でゲインを  $1\sim 1000$  の範囲に設定できます。AD8220 は単電源と両電源の両方で動作し、電源電圧に近い入力電圧が発生するアプリケーションに最適です。また、低い単電源電圧による制約を受けるときには、レール to レール出力段によって、最大限のダイナミック・レンジが可能となります。

### オートゼロ機能付き計装アンプ

オートゼロ機能とは、ダイナミック・オフセットとドリフトを相殺する手法であり、入力基準電圧のオフセットを  $\mu\text{V}$  レベルにまで、また電圧オフセット・ドリフトを  $\text{nV}/^\circ\text{C}$  レベルにまで低減します。

**AD8230** (図 3-22) は、オートゼロ・トポロジを利用し、これに高同相信号除去を組み合わせた計装アンプです。



上面図

図 3-22. AD8230 の内部結線図

内部の信号経路は、差動サンプル&ホールドの能動段 (プリアンプ) と、その後段の差動アンプ (ゲインアンプ) からなります。両アンプともオートゼロ機能を実装し、オフセットとドリフトを最小限に抑えています。完全差動トポロジにより、寄生ノイズと温度の影響に対する信号の耐性を向上しています。アンプのゲインを2つの外付け抵抗で設定することで、TC マッチングを容易に行えます。AD8230 は、電源電圧 ( $\pm 5\text{V}$ ) 以内の入力同相電圧に対応できます。

信号サンプリング・レートをオンチップの10kHz発振器とロジックで制御することで、必要な非重複クロック・フェーズを得ています。図3-23と図3-24では、機能を簡単に説明できるようにするため、2つの連続したクロック・フェーズAとBを使用して内部動作の順序を表しています。

フェーズAの期間、サンプリング・コンデンサが同相電位の入力信号に接続されます。入力信号の差動電圧  $V_{DIFF}$  は、サンプリング・コンデンサ  $C_{SAMPLE}$  の両端に蓄積されます。入力と同相電位は、サンプリング・コンデンサがプリアンプと異なる同相電位にある限り、 $C_{SAMPLE}$  に影響を与えてしまいます。この期間、ゲインアンプはプリアンプから切り離されているため、その出力は、 $C_{HOLD}$  (図3-23) に保持されている、前回サンプリングした入力信号電圧で設定されたレベルに維持されています。

フェーズBでは、アナログ入力信号をサンプリングするときに、入力同相成分が除去されます。プリアンプの同相出力はリファレンス電位  $V_{REF}$  に保持されます。サンプリング・コンデンサの片側がプリアンプの出力に接続されているとき、入力信号同相電圧はアンプの同相電圧  $V_{REF}$  にプルアップされます。このようにして、サンプリング・コンデンサはプリアンプと同じ同相電圧になります。残りの差動信号はゲインアンプに入力され、図3-24に示すように、ホールド・コンデンサの信号電位をリフレッシュします。

図3-25から図3-28は、AD8230の内部動作を詳しく示しています。前述のとおり、プリアンプとゲインアンプの両方がオートゼロ機能を備えています。図3-25に示すように、プリアンプは、フェーズAの期間にオートゼロの動作を行い、この間サンプリング




図 3-23. フェーズ A (サンプリング・フェーズ) の場合の AD8230。入力信号の差動成分はサンプリング・コンデンサ  $C_{SAMPLE}$  に蓄積される。ゲインアンプはホールド・コンデンサ  $C_{HOLD}$  に蓄積された信号を調整する。ゲインは  $R_G$  と  $R_F$  抵抗で設定される。




図 3-24. フェーズ B の場合。差動信号はホールド・コンデンサに伝達され、 $C_{HOLD}$  に蓄積されていた値をリフレッシュする。ゲインアンプは、引き続きホールド・コンデンサ  $C_{HOLD}$  に蓄積された信号を調整する。

ング・コンデンサは信号源に接続されています。プリアンプの差動入力同士を接続することで、結果の出力を基準としたオフセットはプリアンプの補助入力ポートに接続されます。負帰還動作によって補助ポートは強制的に相殺電位となり、これが蓄積コンデンサ  $C_{P\_HOLD}$  に保持されます。

フェーズ A の間、図 3-26 に示すゲインアンプは、保持コンデンサ  $C_{HOLD}$  に保持されている前回サンプリングした信号を読み取ります。ゲインアンプはフィードフォワード・オフセット補償を実装しているため、メインアンプを透過的にゼロにでき、また連

続した信号出力が可能となります。二重差動入力ポロジを利用することで、メインアンプとフィードフォワードのゼロ化アンプの全体にわたって差動信号の管理が維持されます。オートゼロ・アンプは 2 つの差動信号の入力を比較します。その結果、オフセット誤差がメインアンプのヌル・ポート  $V_{NULL}$  に入力され、 $C_{M\_HOLD}$  に蓄積されます。この動作によって、事実上、メインアンプの信号と帰還の両方のポートでの差動入力電位が強制的に等しく保たれます。これがゼロ・オフセットの要約です。




図 3-25. フェーズ A 期間でのプリアンプの詳細回路図。差動信号はサンプリング・コンデンサに蓄積される。同時に、プリアンプはプリアンプ自体のオフセットをゼロ化し、補正電圧をホールド・コンデンサ  $C_{P\_HOLD}$  に蓄積する。




図 3-26. フェーズ A 期間でのゲインアンプの詳細回路図。メインアンプは、ホールド・コンデンサ  $C_{HOLD}$  上に保持された信号を調整する。ゼロ化アンプは、補正電圧を  $V_{NULL}$  ポートに入力することによってメインアンプの入力を強制的に等しくし、メインアンプのオフセットを除去する。補正電圧は  $C_{M\_HOLD}$  に蓄積される。



図3-27に示すように、フェーズBの期間、プリアンプの入力は短絡されておらず、サンプリング・コンデンサはプリアンプの入力と出力に接続されます。フェーズAの間にオートゼロ化されたプリアンプのオフセットは、最小限に抑えられています。サンプリング・コンデンサがプリアンプに接続されると、サンプリング・コンデンサの同相は $V_{REF}$ に伝達されます。プリアンプは、ホールド・コンデンサ $C_{HOLD}$ に差動信号を出力します。




図 3-27. フェーズ B 期間中のプリアンプの詳細回路図。プリアンプのオフセットは、前のフェーズで補正されているため低いまま維持されている。サンプリング・コンデンサはプリアンプの入力と出力に接続され、差動電圧はホールド・コンデンサ  $C_{HOLD}$  上に伝達される。




図 3-28. フェーズ B 期間中のゲインアンプの詳細回路図。ゼロ化アンプは、それ自体の補助ポートに補正電圧を入力し、さらに  $C_{N\_HOLD}$  上に蓄積することで、それ自体のオフセットをゼロ化する。メインアンプは引き続き、 $C_{HOLD}$  に保持されている差動信号を調整する。ただし、メインアンプのオフセットは前のフェーズで補正されているため、最小限に維持される。

2つの外付け抵抗でAD8230のゲインを設定します。ゲインは次式から求められます。

$$\text{ゲイン} = 2 \left( 1 + \frac{R_F}{R_G} \right)$$




図 3-29. ゲイン設定

表3-2. 1%精度の標準抵抗使用時のゲイン

ゲイン	R <sub>F</sub>	R <sub>G</sub>	実際のゲイン
2	0Ω (短絡)	なし	2
10	8.06kΩ	2kΩ	10
50	12.1kΩ	499Ω	50.5
100	9.76kΩ	200Ω	99.6
200	10kΩ	100Ω	202
500	49.9kΩ	200Ω	501
1000	100kΩ	200Ω	1002

図3-29と表3-2にゲイン設定の例を示します。表3-2に示すように、AD8230は広範囲の抵抗値に対応できます。計装アンプの駆動能力には限界があるため、ゲイン設定抵抗の合計と出力負荷の並列抵抗値が2kΩを超えるような値にしてください。

$$R_L \parallel (R_F + R_G) > 2\text{k}\Omega$$

高温時のオフセット電圧ドリフトは、帰還抵抗 R<sub>F</sub> の値を小さくすることで低く抑えることができます。これは、R<sub>G</sub> ピン (7 番ピン) の接合リーク電流によるものです。

図3-30は、AD8230の同相ノイズ除去の周波数特性を示します。図3-31は、ゲイン10におけるAD8230のゲイン平坦性の周波数特性をプロットしたものです。




図 3-30. 同相ノイズ除去の周波数特性




図 3-31. ゲインの周波数特性 (G = 10)

**AD8553**は、単電源動作が可能な高精度電流モードのオートゼロ計装アンプです。電流モード補正トポロジにより、優れた精度を実現しており、ダイ上にトリミング抵抗を必要としません。




図 3-32. AD8553 のピン・アサイン図

図 3-32 は AD8553 のピン配置図、図 3-33 は AD8553 (補正なし) の基本動作を示す簡略回路図です。この回路は、電圧／電流アンプ (M1～M6) と、その後段の電流／電圧アンプ (R2 と A1) から構成されています。差動入力を加えることで、強制的に外付け抵抗 R1 に電流が流れ、結果として入力電圧が信号電流に変換されます。トランジスタ M3～M6 は、この信号電流の 2 倍をオペアンプ A1 の反転入力に伝達します。アンプ A1 と外付け抵抗 R2 は電流／電圧コンバータを形成し、VOUT にレール to レール出力電圧を生成します。

オペアンプ A1 は、高精度オートゼロ・アンプです。このアンプは、自動補正電流モードのアンプ・トポロジの性能を保持すると同時に、電圧入力で電圧出力の真の計装アンプを実現しています。オフセット誤差は内部で補正されます。

外部リファレンス電圧を A1 の非反転入力に加えることで、出力オフセットを調整しています。AD8553 は基本的にチョッパ型の計装アンプであるため、通常、適切なローパス・フィルタが出力に必要です。外付けコンデンサ C2 を使用して高周波ノイズを除去しています。





図 3-33. AD8553 の簡略回路図

AD8553 のピン配置では、電圧／電流コンバータの出力 (5 番ピン) から信号電流を利用できます。ユーザは、電圧出力デバイスではなく電流出力デバイスとして AD8553 を使用できます。

**AD8555** は、ゼロ・ドリフトのセンサ信号用アンプで、デジタルでプログラム可能なゲインと出力オフセットを備えています。AD8555 は、可変圧力センサやひずみ計のブリッジ出力を特定の出力電圧範囲に簡単かつ高精度に変換できるように設計されており、またその他多くの差動センサ出力やシングルエンド・センサ出力も高精度に増幅します。

図 3-34 はピン配置を示し、また図 3-35 は簡略回路図を示します。



上面図  
(実寸ではありません)

図 3-34. AD8555 のピン・アサイン図

AD8555 (および **AD8556**) は、オートゼロ機能と「チョッパ」手法を使用して、ゼロ・ドリフトを維持します。A1、A2、R1、R2、R3、P1、P2 が、差動アンプの第 1 ゲイン段を構成します。A1 と A2 はオートゼロ・オペアンプで、入力オフセット誤差を最小限に抑えます。P1 と P2 はデジタル・ポテンショメータで、単調性が保証されています。P1 と P2 をプログラムすることにより、7 ビット分解能で 4.0～6.0 まで初段のゲインを変化させることができるため、0.37% という高分解能のゲイン調整が得られます。R1、R2、R3、P1、P2 の温度係数は類似しているため、初段のゲイン温度係数は 100ppm/℃ 未満となります。




図 3-33. AD8555 の簡略回路図

A3、R4、R5、R6、R7、P3、P4は、差動アンプの第2ゲイン段を構成します。A3もオートゼロ化オペアンプで、入力オフセット誤差を最小限に抑えます。P3とP4はデジタル・ポテンショメータで、第2段のゲインを17.5～200まで8段階に変化させることができます。つまり、広範囲にわたってゲインを変化させることができます。R4、R5、R6、R7、P3、P4の温度係数は類似しているため、第2段のゲイン温度係数は100ppm/℃未満となります。

A5は電圧バッファとして機能し、正側電源電圧をアンプ出力バッファA4に供給します。A5の機能は $V_{OUT}$ を最大値に制限することであり、 $V_{DD}$ 未満の電源電圧で動作するADCの駆動に有用です。A5の入力 $V_{CLAMP}$ は、きわめて大きな入力抵抗値を備えています。この端子は必ず既知の電圧に接続し、開放のままにしないでください。ただし、入力インピーダンスが高いため、高インピーダンスの信号源（たとえば分圧器）を使用してクランプ電圧を設定できます。 $V_{OUT}$ の最大値を制限する必要があるれば、 $V_{CLAMP}$ は $V_{DD}$ に接続しておく必要があります。

A4は、レールtoレールの入出力ユニティ・ゲイン電圧バッファとして機能します。A4出力段の電源供給には、 $V_{DD}$ ではなくバッファを介した $V_{CLAMP}$ を使用しているため、正方向の振幅を制限できるようになります。最大出力電流は5～10mAに制限されます。

8ビットのD/Aコンバータ (DAC) を使用して、アンプ出力において可変オフセットを生成しています。このDACは単調性が保証されています。入力信号のレシオメトリック特性を維持するため、DACのリファレンスは $V_{SS}$ と $V_{DD}$ で駆動され、DACの出力は、 $V_{SS}$  (コード値0) ～ $V_{DD}$  (コード値255) の範囲で振幅する可能性があります。この8ビットの分解能は、 $V_{DD}$ と $V_{SS}$ の電圧差の0.39% (5V電源の場合は19.5mV) に相当します。DACの出力電圧 ( $V_{DAC}$ ) は、次式で近似できます。

$$V_{DAC} \approx \left( \frac{\text{コード} + 0.5}{256} \right) (V_{DD} - V_{SS}) + V_{SS}$$

$V_{DAC}$ の温度係数は200ppm/℃未満です。

アンプの出力電圧 (V<sub>OUT</sub>) は次式から求められます。

$$V_{OUT} = \text{ゲイン} (V_{POS} - V_{NEG}) + V_{DAC}$$

ここで、ゲインは初段と第2段のゲインの積です。




図 3-36. AD8555 : CMRR の周波数特性

図 3-36 と図 3-37 は、AD8555 の CMRR の周波数特性およびそのクローズド・ループ・ゲインの周波数特性を示します。

詳細については、AD8555 の製品データシートを参照してください。




図 3-37. AD8555 : クローズド・ループ・ゲインの周波数特性 (出力ピン端で測定)

AD8556 は基本的に AD8555 と同じ製品ですが、RFI フィルタを内蔵している点が異なります。AD8556 のブロック図を図 3-38 に示します。動作原理については、AD8555 を取り上げた前項を参照してください。




図 3-38. 内蔵の EMI/RFI フィルタを示す AD8556 のブロック図




図 3-39. AD8225 の簡略回路図

### ゲイン固定（低ドリフト）計装アンプ

**AD8225**は、ゲイン5の高精度モノリシック計装アンプです。図3-39に示すように3オペアンプ構成となっています。ユニティ・ゲイン入力バッファは、スーパーベータNPNトランジスタQ1とQ2、およびオペアンプA1とA2から構成されています。これらのトランジスタは、入力バイアス電流がきわめて低くなるように補償されており、通常 $100\text{pA}$ 以下です。その結果、電流ノイズもきわめて低く、わずか $50\text{fA}/\sqrt{\text{Hz}}$ です。入力バッファはゲイン5の差動アンプを駆動します。 $3\text{k}\Omega$ と $15\text{k}\Omega$ 抵抗は比率マッチングされているため、ゲインの安定性は定格温度範囲の全域にわたって $5\text{ppm}/^\circ\text{C}$ よりも良好になります。

AD8225は、固定ゲイン5で補償されているため広いゲイン帯域幅積を備え、一般的な可変ゲイン計装アンプのユニティ・ゲイン補償とは対照的です。高い周波数性能は、AD8225の革新的なピン配置によっても強化されています。1番ピンと8番ピンは中立状態であるため、1番ピンを4番ピンに接続できます。4番ピンはAC同相でもあるため、2番ピンと3番ピンの浮遊容量は平衡状態になります。

図3-40はAD8225のCMRの周波数特性を、図3-41はゲイン非直線性を示します。




図 3-40. AD8225 : CMR の周波数特性




図 3-41. AD8225 : ゲイン非直線性

### 単電源動作用に最適化したモノリシック計装アンプ

単電源計装アンプには、対処しなければならない特殊な設計上の問題があります。入力段はグラウンド電位（またはグラウンドに近い電位）の信号を増幅し、出力段は、グラウンドまたは電源レールから数ミリボルトの範囲内で振幅できる必要があります。電源電流が小さなことも重要です。また、計装アンプを低い電源電圧で動作させても、十分なゲイン帯域幅積、低いオフセット電圧ドリフト、良好なCMR対ゲイン/周波数が必要となります。

**AD623**は、3オペアンプ構成の計装アンプを基本としており、単電源/両電源のいずれでも動作し、また負側電源電圧レールまたはそれ未満（単電源動作ではグラウンド電圧未満）であっても、さらに同相電圧でも動作が保証されるよう改良を加えた計装アンプです。その他の特長として、レールtoレールの出力電圧振幅、低い電源電流、MSOPパッケージ、入力電圧と出力電圧の低いオフセット、マイクロボルト/DCのオフセット・レベル・ドリフト、高い同相ノイズ除去、さらにゲイン設定に必要な外付け抵抗が1つだけであること、などがあります。

図3-42に示すように、入力信号は、電圧バッファおよびDCレベルシフタとして機能するPNPトランジスタに加えられます。各アンプ（A1とA2）の帰還経路にある、0.1%以内の精度でトリミングされた50kΩの抵抗によって、ゲインを正確にプログラムできるようになっています。

差動出力は次式から求められます。

$$\left( V_o = 1 + \frac{100\text{ k}\Omega}{R_G} \right) V_c$$

ここで、 $R_G$ の単位はkΩです。

次に、差動電圧は出力差動アンプによってシングルエンド電圧に変換されます。出力差動アンプは、入力アンプの出力端に現れる同相信号もすべて除去します。

すべてのアンプは一方の電源レールまで振幅でき、また同相範囲を負側電源レール未満にまで拡張できるため、AD623の動作範囲は飛躍的に拡大しています。

ここで注意すべきことは、AD620などの両電源対応で入力電流補償の計装アンプとは異なり、Q1とQ2のベース電流は入力端子から直接流れ込むという点です。入力（すなわちQ1とQ2のベース）は、グラウンド（すなわち0V、正確にはグラウンドより200mV下）で動作する可能性があるため、AD623には入力電流補償を行うことができません。それでもAD623の入力バイアス電流はきわめて小さく、わずか25nA（max）です。

6番ピンの出力電圧は、5番ピンのリファレンス電位を基準として測定されます。リファレンス・ピンのインピーダンスは100kΩです。内蔵のESDクランプ・ダイオードにより、AD623の入力、リファレンス、出力、およびゲイン端子は、電源電圧の上下0.3Vの過電圧に安全に耐えることができます。これは、すべてのゲインでの動作時及び電源がオン/オフいずれの状態でも対応します。信号源と計装アンプの電力が別々に供給されるような場合、後者の役割は特に重要となります。過電圧がこの値を超えるおそれがある場合は、外付けの電流制限抵抗を使用して上記のダイオードを流れる電流を10mAに制限する必要があります（第5章の「アナログ・デバイセズの計装アンプの入力保護の基本」の項を参照してください）。これらの抵抗の値は、計装アンプのノイズ・レベル、電源電圧、過電圧保護要件によって決まります。

AD623では、A1とA2が電圧帰還オペアンプであるため、ゲインが大きくなるほど帯域幅は低減しますが、高ゲインであっても多くのアプリケーションで十分な帯域幅があります。




図 3-42. AD623 の簡略回路図

AD623のゲインは、 $R_G$ の抵抗（正確には1番ピンと8番ピンの間に生じるインピーダンス）によってプログラムされます。図3-43は、AD623のゲインの周波数特性を示します。AD623はレーザ・トリミングにより、許容誤差0.1～1%の抵抗を使用して高精度のゲインを達成しています。




図 3-43. AD623 : クローズド・ループ・ゲインの周波数特性




図 3-44. AD623 : CMR の周波数特性 ( $V_S = \pm 5V$ )

表3-3. 必要なゲイン抵抗の値

所望の ゲイン	$R_G$ の 1% 標準値 ( $\Omega$ )	1%精度抵抗を使用して 計算したゲインの値
2	100k	2
5	24.9k	5.02
10	11k	10.09
20	5.23k	20.12
33	3.09k	33.36
40	2.55k	40.21
50	2.05k	49.78
65	1.58k	64.29
100	1.02k	99.04
200	499	201.4
500	200	501
1000	100	1001

表3-3は、さまざまなゲインに対して必要な $R_G$ の値を示しています。 $G=1$ の場合、 $R_G$ 端子は未接続の状態( $R_G=\infty$ )です。任意のゲインについて、 $R_G$ は次式から求められます。

$$R_G = 100k\Omega / (G - 1)$$

図3-44は、AD623のCMRの周波数特性を示します。CMRは、ゲイン100まではゲインとともに増大し、かつ200Hzまでの周波数にわたって高い値を保ちます。このことにより、電力線の影響による同相（およびその高調波）信号の減衰が保証されます。

図3-45は、AD623のゲイン非直線性を示します。




図 3-45. AD623 : ゲイン非直線性 ( $G = -10$ , 50ppm/DIV)

図3-46は、AD623の小信号パルス応答を示します。




図 3-46. AD623 : 小信号パルス応答 ( $G = 10$ ,  $R_L = 10k\Omega$ ,  $C_L = 100pF$ )



## 低消費電力、単電源計装アンプ

**AD627**は、単電源のマイクロパワー計装アンプで、1つの外付け抵抗だけでゲインを5～1000の範囲に設定できます。また、単一の3～30V電源を使用して、レールtoレール出力電圧振幅を提供します。静止電源電流はわずか60μA (typ) で、3V電源動作時の総消費電力は180μW未満です。

図3-47は、AD627の簡略回路図を示します。AD627は、2つの帰還ループを使用して構築された真の計装アンプです。一般的な特性は、従来型の2オペアンプ構成の計装アンプの特性とよく似ており、ほぼ同じものと考えられますが、内部的の細部は若干異なります。AD627は、段間のフィードフォワード周波数補償を加えて改良された電流帰還手法を使用することによって、DCを超える周波数（とりわけ50～60Hzの電源ライン周波数）におけるCMRRが、通常低電力計装アンプで想定されるCMRRに比べてはるかに向上しています。

図3-47に示すように、A1は帰還ループを形成します。このループは、V1およびR5とともに一定のコレクタ電流をQ1に生成します。ゲイン設定抵抗 ( $R_G$ ) がいないものと仮定すると、抵抗R2とR1がループを形成し、A1の出力は反転端子電圧のゲイン（ほぼ正確に）1.25倍に等しくなります。A2が形成するほぼ同一の帰還ループは、Q1とほぼ同量の電流をQ2に生成し、また同様にA2も出力電圧を提供します。両ループが平衡しているときは、非反転端子から  $V_{OUT}$  までのゲインは5に等しくなり、一方A1の出力から  $V_{OUT}$  までのゲインは-4に等しくなります。A1の反転端子ゲイン (1.25) にA2のゲイン (-4) を乗じたものが、反転端子と非反転端子を通したゲインに等しくなります。

差動モード・ゲインは  $1 + R_4/R_3$  に等しく、公称値は5です。これは0.01% (AD627B, typ) の最終精度で出荷時にトリミングされます。外付けゲイン設定抵抗 ( $R_G$ ) を追加することで、 $(R_4 + R_1)/R_G$  に等しい量だけゲインが増大します。AD627のゲインは次式から求められます。

$$G = 5 + \left( \frac{200k\Omega}{R_G} \right)$$

抵抗R1～R4にはレーザ・トリミングが施されており、ゲイン式の絶対値にできる限り近い値になります。このため、実用的なゲインにおいて低いゲイン誤差と高い同相ノイズ除去が保証されます。

図3-48は、AD627のCMRの周波数特性を示します。




図 3-48. AD627 : CMR の周波数特性




図 3-47. AD627 の簡略回路図

図3-49と図3-50は、AD627のゲインの周波数特性およびゲイン非直線性を示します。




図 3-49. AD627：クローズド・ループ・ゲインの周波数特性




図 3-50. AD627：ゲイン非直線性 ( $V_S = \pm 2.5V$ ,  $G = 5$ 、縦軸目盛 4ppm/DIV)

図3-51に示すように、AD627は優れた動的応答も示します。




図 3-51. AD627：小信号パルス応答 ( $V_S = \pm 5V$ ,  $G = +10$ 、 $R_L = 20k\Omega$ 、 $C_L = 50pF$ 、水平目盛 20μs/DIV、縦軸目盛 20mV/DIV)

## ゲインプログラマブル計装アンプ

**AD8250**と**AD8251** (図3-52) は、高入力インピーダンス ( $G\Omega$ ) と低歪み特性を備えたデジタル・プログラマブル計装アンプであり、センサとのインターフェース接続や高サンプリング・レートのADCの駆動に適しています。この2製品はほぼ同一の製品であり、違いはゲイン範囲だけです。AD8250は1、2、5、10の範囲で、AD8251は1、2、4、8 (バイナリ・アプリケーション用) の範囲でゲインをプログラムできます。両製品とも10MHzの高帯域、低歪み、0.5μs (0.01%精度) のセトリング時間を備えています。入力オフセット・ドリフトとゲイン・ドリフトは、それぞれ、わずか1μV/°Cと10ppm/°Cです。広範囲の入力同相電圧に加えて、DC~100kHz、 $G=1$ で80dBという高い同相ノイズ除去を達成しています。AD8250とAD8251は、高精度DC性能と高速性能を兼ね備えたことで、データ・アキュイジションや医療アプリケーションに最適な製品となっています。さらに、このモノリシック・ソリューションによって、設計と製造が簡素化されると同時に、内蔵の抵抗とアンプの良好なマッチングを維持することで性能が大幅に向上します。




図 3-52. AD8250 と AD8251 の簡略回路図

AD8250とAD8251のユーザ・インターフェースは、パラレル・ポートで構成され、ユーザは、以下の3つの方法のいずれかでゲインを設定できます (図3-52)。バスを経由してA1とA2に送信された2ビット・ワードは、CLK入力を使用してラッチできます。もう1つの方法として、トランスパレント・モードでゲイン・ポートを使用し、1μs以内でゲインを設定できます。また最後の方法として、A1またはA2をハイまたはロー電位に固定し、ゲインを固定的に設定できます。

AD8250とAD8251は、10ピンのMSOPパッケージで提供され、また-40~+125°Cの温度範囲で仕様が規定されているため、サイズと実装密度が重要な要素となるアプリケーションにおいて優れたソリューションとなります。簡素化のため、ピン配置は、レイアウトを最適化しAC性能を向上するように決定されています。

第 4 章

モノリシック・ディファレンス・アンプ

ディファレンス（減算器）アンプ製品

モノリシック・ディファレンス・アンプは、特殊な種類の計装アンプで、大きなDCまたはACの同相電圧が生じるアプリケーションで使用できるように設計されています。これには、多くの一般的な電流検出アプリケーション、たとえばモータ制御、バッテリー・チャージャ、電源コンバータなどがあります。また、高同相電圧の自動車用電流検出アプリケーションも数多くあります。これには、バッテリーの電圧監視、トランスミッション制御、燃料噴射制御、エンジン管理、サスペンション制御、電子パワーステアリング、電子パーキング・ブレーキ、ハイブリッド車の駆動／ハイブリッド・バッテリー制御などがあります。これらのアンプは一般に、負荷経路内のシャント抵抗両端の微小な差動電圧を正確に増幅することによって電流を検出するため、シャント・アンプと呼ばれます。

電流シャント・アンプ**AD8200ファミリー**は、抵抗分置器構成を採り入れた従来型のディファレンス・アンプの入力段をベースにしています。これらのオンチップ高精度抵抗は0.01%以内のマッチングを実現し、その結果、ディスクリット・オペアンプと抵抗で構成したディファレンス・アンプに比べてきわめて高い総誤差性能を示しています。AD8200アンプでは、入力段で電圧を分割して低下させることで高同相入力電圧に耐えていますが、対照的に**AD8210**アンプでは、入力トランジスタの高ブレイクダウン電圧の性能によって高同相入力電圧に耐えています。この性能は、AD8200シリーズのアンプに高帯域幅、高入力インピーダンス、全体的な低ノイズ増幅度などの多くの利点をもたらしています。これらの利点が一体となって、システム全体の誤差を低減できます。

表4-1は、アナログ・デバイセズのディファレンス・アンプ製品の性能一覧を示します。

表4-1. アナログ・デバイセズの最新世代のディファレンス・アンプ一覧<sup>1</sup>

製品番号	特長	電源電流 (typ)	－3dB 帯域幅 (typ) (G = 10)	CMR G = 10 (dB) (min)	入力 オフセット 電圧 (max)	VOS ドリフト (μV/°C) (max)	RTI ノイズ <sup>2</sup> (nV/√Hz) (G = 10)
AD8202	S.S.、28V CMV、G = 20	250μA	50kHz	80 <sup>3, 4, 5</sup>	1mV <sup>6</sup>	10	300 (typ) <sup>3</sup>
AD8203	S.S.、28V CMV、G = 14	250μA	60kHz <sup>7</sup>	80 <sup>5, 7</sup>	1mV <sup>6</sup>	10	300 (typ) <sup>7</sup>
AD8205	S.S.、65V CMV、G = 50	1mA	50kHz <sup>8</sup>	80 <sup>4, 5, 6</sup>	2mV <sup>6</sup>	15 (typ)	500 (typ) <sup>8</sup>
AD8206	S.S.、65V CMV、G = 20	1mA	100kHz <sup>3</sup>	76 <sup>3, 9</sup>	2mV <sup>6</sup>	15 (typ)	500 (typ) <sup>3</sup>
AD8210	S.S.、電流シャント・モニタ	500μA	500kHz <sup>3</sup>	100 <sup>3, 5</sup>	1mV <sup>6</sup>	5 (typ)	80 (typ) <sup>3</sup>
AD8212	ゲイン調整可能、CMV 最大 500V <sup>10</sup>	200μA	500kHz	90	1mV	10	100 (typ)
AD8213	デュアル・チャンネル	1.3mA <sup>11</sup>	500kHz	100	1mV	10	70 (typ)
AD8130	270MHz レシーバ	12mA	270MHz	83 <sup>12, 13</sup>	1.8mV	3.5mV	12.5 (typ) <sup>12, 14</sup>
AD628	高 CMV	1.6mA	600kHz <sup>15</sup>	75 <sup>15</sup>	1.5mV	4	300 (typ) <sup>15</sup>
AD629	高 CMV、G = 1	0.9mA	500kHz	77 <sup>12</sup>	1mV	6	550 (typ) <sup>12</sup>
AD626	高 CMV	1.5mA	100kHz	55 <sup>16</sup>	500μV	1	250 (typ)
AMP03	高帯域幅、G = 1	3.5mA	3MHz	85 <sup>12</sup>	400μV	NS	750 (typ) <sup>12</sup>

注  
NS = 詳細未定、NA = 該当せず、S.S. = 単電源  
<sup>1</sup> 最新の製品と仕様については、アナログ・デバイセズのウェブサイト [www.analog.com/jp](http://www.analog.com/jp) をご覧ください。  
<sup>2</sup> 1kHz で RTI ノイズ =  $\sqrt{(e_{ni})^2 + (e_{no/G})^2}$   
<sup>3</sup> ゲイン 20 で動作時  
<sup>4</sup> 10kHz で 2kΩ 未満の信号源不平衡の場合  
<sup>5</sup> DC ~ 10kHz  
<sup>6</sup> 入力換算 (RTI)  
<sup>7</sup> ゲイン 14 で動作時  
<sup>8</sup> ゲイン 50 で動作時  
<sup>9</sup> DC ~ 20kHz  
<sup>10</sup> 安価な外付けトランジスタを使用  
<sup>11</sup> チャンネル当たり 0.65mA  
<sup>12</sup> ゲイン 1 で動作時  
<sup>13</sup> 周波数 = 4MHz 時  
<sup>14</sup> 周波数 ≥ 10kHz 時  
<sup>15</sup> ゲイン 0.1 で動作時  
<sup>16</sup> f = 10kHz、V<sub>CM</sub> = 6V

電流検出ディファレンス・アンプAD8200ファミリーが備える複数のゲイン・オプションによって設計に柔軟性が生まれ、以下に示す重要なトレードオフが可能になります。

- 1.) シャント抵抗値と測定対象回路の消費電力
- 2.) シャント抵抗値とS/N比
- 3.) シャント抵抗値と必要なアンプ・ゲイン

自動車の業界標準では、ゲイン20が求められるため、多くの場合、3つのすべての変数間に大きなトレードオフが必要となります。ただし、これ以外のゲインが好まれる状況もあります。たとえば、AD8203はゲイン14で動作します。このため、出力の調整が可能となり、同じ値のシャント抵抗を使用しながら、5Vと3.3VのいずれのADCにも都合良く適応できるようになります。

同様に、AD8205のゲインは50ですが、抵抗シャントでの消費電力の最小化が最も重要となるアプリケーションでの使用に適しています。この高ゲインは、抵抗値の低いシャントとともに使用します（当然、出力電圧は低くなります）。これにより、システムのS/N性能がわずかに低減されます。

AD8202は、プリアンプとバッファを図4-1に示すように配置した構成になっています。




図 4-1. AD8202 の内部結線図

図4-2は、内部をより詳細に示しています。プリアンプは、動的ブリッジ（減算器）回路を組み込んでいます。RA、RB、RC、RGからなる同一のネットワーク（陰影の付いた部分）が、1番ピンと8番ピンに加わる入力信号を減衰させます。ここで、1番ピンと8番ピンに同じ振幅の信号が印加された場合、A1の出力はコモン（つまりゼロ）に等しく、2組の減衰器は平衡ブリッジ・ネットワークを形成します。ブリッジが平衡していると、A1における差動入力電圧と、その出力もゼロになります。

両入力に加えられた同相電圧はブリッジを平衡に保ち、A1をゼロに保ちます。抵抗ネットワークは注意深くマッチングがとられているため、同相信号除去はこの理想的な状態に近くなります。ただし、入力に加えられた信号が異なると、A1の入力に差が生じます。A1はその出力を調整することによってこれにตอบสนองします。すなわち、RG経由でRBを駆動して反転入力の電圧を調整し、この反転入力の電圧が非反転入力の電圧と一致するように動作します。




図 4-2. AD8202 の簡略回路図

1番ピンと8番ピンの電圧を減衰させることで、1番ピンと8番ピンの入力レベルが電源電圧を超えたり、コモン（グラウンド）より低下したりしても、アンプ入力（差動）モードの電圧も減衰します。 $R_C$ と $R_G$ はA1の帰還を調整する減衰器を形成し、大きな出力信号と比較的小さな差動入力とを強制的に平衡状態にします。抵抗の比によってプリアンプのゲインは10に確定されます。

差動入力信号は減衰された後、増幅されて全体的にゲイン10を生じることになるため、アンプA1は大きなノイズ・ゲインで動作し、1番ピンと8番ピンに伴う入力オフセット電圧やノイズなどの欠陥も倍増してしまいます。

このような誤差を最小限に抑えつつ同相電圧範囲を拡張するため、専用の帰還ループを採用して、入力ピンにおける所定の全範囲について、A1に加わる同相電圧の範囲を低減しています。補償回路に加わる電圧の範囲をオフセットすることで、入力（差動）の同相電圧範囲もオフセットされ、電源電圧よりもマイナスの電圧が含まれるようになります。アンプA3は、A1に加わる同相信号を検知し、マッチングされた $R_{CM}$ 抵抗の電圧を調整してA1入力における同相電圧範囲を低減しています。これらの抵抗の同相電圧を調整することで、入力（差動）の同相電圧範囲は拡張され、同時にノーマル・モード信号の減衰が低減され、入力に関する性能が向上します。

A1から得た動的ブリッジの出力は、 $100k\Omega$ の直列抵抗（ローパス・フィルタ機能とゲイン調整用）を経由して3番ピンに接続されます。プリアンプの入力ネットワークの抵抗とバッファ帰還抵抗は、高精度を確保するため、その比がトリミングされています。

プリアンプの出力は、ゲイン2のバッファ・アンプA2を駆動します。A2は注意深くマッチングがとられた帰還抵抗 $R_F$ とともに実装されます。

AD8202の2段システム・アーキテクチャ（図4-2）によって、設計者は出力バッファの前段にローパス・フィルタを組み込むことができるようになっています。ゲインを2段に分離したことで、プリアンプからのフルスケールのレール to レール信号を3番ピンでフィルタリングでき、またフィルタリングによって得られたハーフスケール信号は、出力バッファ・アンプによって再びフルスケールに戻すことができます。A2の反転入力から見た信号源の抵抗値は約 $100k\Omega$ であり、これによりA2の入力バイアス電流の影響を最小限に抑えています。一般に、この電流はきわめて小さく、抵抗値のマッチングがとれていないアプリケーションによる誤差は、それに比べて小さくなります。AD8202で使われている簡単な回路構成と動作原理は、AD8203にも応用されています。2つの製品はほぼ同じで、内部プリセット・ゲインと消費電力だけが異なります。

## AD8205 ディファレンス・アンプ

AD8205は単電源のディファレンス・アンプで、独自のアーキテクチャを使用することにより、高速に変化する同相電圧が存在する中で、微小な差動電流のシャント電圧を正確に増幅します。パッケージとダイの両方の形態で提供されています。

AD8205の代表的なアプリケーションとして、入力間に配置された電流シャントの両端の電圧を増幅して電流を測定する用途に使用されます。

AD8205のゲインは50V/Vで、精度は1.2%です。この精度は、 $-40\sim 125^{\circ}\text{C}$ の動作温度範囲にわたって保証されています。ダイの温度範囲は $-40\sim +150^{\circ}\text{C}$ で、ゲインの精度は1.3%が保証されています。

入力オフセットは、パッケージ製品の場合、 $25^{\circ}\text{C}$ での入力について2mV未満、全動作温度範囲にわたる入力について最大4.5mVです。ダイの入力オフセットは、ダイの動作温度範囲にわたる入力について6mV未満です。

AD8205は、4.5～10V（絶対最大値=12.5V）の単電源で動作します。電源電流は2mA未満です。

内蔵抵抗の高精度なトリミングにより、AD8205はDC～20kHzにわたって78dB以上の同相ノイズ除去比を実現しています。ダイおよびパッケージ製品のいずれも、全動作温度にわたる同相ノイズ除去比は76dBです。

出力オフセットは、ユニポーラ動作とバイポーラ動作において、0.05～4.8V（ $V_{+}=5\text{V}$ ）に調整できます。

AD8205は、2つのアンプ（A1とA2）、1つの抵抗ネットワーク、小さな電圧リファレンス、1つのバイアス回路（図示せず）から構成されています。図4-3を参照してください。




図 4-3. AD8205 の簡略回路図



A1の前段にある入力減衰器は $R_A$ 、 $R_B$ 、 $R_C$ で構成され、A1の入力電圧範囲にマッチングするように同相電圧を低減します。2つの減衰器は平衡ブリッジ・ネットワークを形成しています。ブリッジが平衡状態にあると、同相電圧によって生成された差動電圧は、A1の入力端で0Vになります。入力減衰率は1/16.7です。 $R_A$ 、 $R_B$ 、 $R_C$ の合成直列抵抗値は、約 $200k\Omega$   $\pm 20\%$ になります。

1番ピンと8番ピンの電圧を減衰させることで、1番ピンと8番ピンが電源電圧を超えたり、コモン（グラウンド）より低下したりしても、A1アンプ入力には電源電圧の範囲に保たれます。250mVのリファレンス電圧により、グラウンドに対して減衰器にバイアスをかけています。これにより、アンプは負の同相電圧がある状態で動作できるようになります。

入力ネットワークは、ノーマル（差動）モードの電圧も減衰します。A1は減衰された信号を26倍増幅します。このアンプの入力と出力は差動になっており、AC同相ノイズ除去は最大限に機能します。

A2は、A1の差動電圧をシングルエンド信号に変換し、さらに増幅を行います。この第2段のゲインは32.15です。

リファレンス入力 $V_{REF1}$ と $V_{REF2}$ は、抵抗を介してA2のプラス入力に接続されており、出力動作範囲の任意の値に出力オフセットを調整できます。リファレンス・ピンを並列に使用したとき、リファレンス・ピンから出力ピンまでのゲインは1V/Vになります。リファレンス・ピンを電源電圧の分割に使用したときのゲインは0.5V/Vです。

$R_A$ 、 $R_B$ 、 $R_C$ 、 $R_D$ 、 $R_F$ の比は高精度にトリミングされており、同相ノイズ除去比は80dBを超えます。これは、レーザ・トリミングにより、抵抗比マッチングを0.01%より良好な精度とすることで達成しています。

総ゲイン50は、入力減衰1/16.7に初段のゲイン26と第2段のゲイン32.15を乗じて得られます。

出力段は、PNPプルアップ・トランジスタと $300\mu A$ 電流シンク・ブルダウンを用いたA級増幅です。

**AD8206**はAD8205とはほぼ同じですが、ゲインと消費電力だけが異なります。AD8206の動作原理については、AD8205回路の説明を参照してください。

**AD8210**は、電流シャント・モニタICです。図4-4にブロック図を示します。

AD8210のゲインは20V/Vで、精度は0.7%です。この精度は $-40 \sim +125^\circ C$ の動作温度範囲にわたって保証されています。

AD8210は4.5～5.5Vの単電源で動作します。電源電流は通常2mA未満です。

AD8210は、ディファレンス・アンプと計装アンプの2つのメイン・ブロックから構成されています。外付けのシャント抵抗を流れる負荷電流によって入力端子に電圧が生成されます。入力端子は抵抗 $R1$ と $R2$ によって差動アンプ（A1）に接続されています。A1は、トランジスタ $Q1$ と $Q2$ を用いて $R1$ と $R2$ を流れる電流を調整する（平衡させる）ことで、それ自体の入力端子間に生じる電圧をゼロ化しています。AD8210への入力がゼロのときは、 $R1$ と $R2$ を流れる電流は等しくなります。差動信号がゼロでないとき、片方の抵抗を流れる電流は増大し、もう一方を流れる電流は減少します。電流の差は入力信号の大きさと極性に比例します。差動入力電圧は電流に変換されているため、同相ノイズ除去は抵抗のマッチングに依存しません。したがって、広範囲の同相電圧にわたって精度と性能の両方が達成されます。

$Q1$ と $Q2$ を流れる差動電流は、 $R3$ と $R4$ によって差動電圧に変換されます。A2は計装アンプとして構成され、この差動入力信号はA2によってシングルエンド出力電圧に変換されます。ゲインは内蔵の薄膜抵抗によって20V/Vに設定されます。

出力リファレンス電圧は、 $V_{REF1}$ と $V_{REF2}$ ピンにより容易にプログラムできます。一般的な構成では、 $V_{REF1}$ は $V_{CC}$ に接続し、 $V_{REF2}$ はGNDに接続しておきます。この場合、入力信号がゼロのとき、出力の中央値は $V_{CC}/2$ になります。




図 4-4. AD8210 のブロック図




図 4-5. AD8210 : CMRR と周波数および温度の関係 (同相電圧 < 5V)




図 4-6. AD8210 : CMRR と周波数および温度の関係 (同相電圧 > 5V)

AMP03は、モノリシック、ユニティ・ゲイン、3MHzのディファレンス・アンプです。AMP03は、マッチングのとれた薄膜抵抗ネットワークを組み込むことで、高価な外付けマッチング部品を必要とすることなく、温度に対して安定な動作を実現しています。AMP03はディファレンス・アンプや計装アプリケーション用の基本的なアナログ構成要素です (図4-7)。




図 4-7. AMP03 の機能ブロック図

AMP03のディファレンス・アンプのトポロジは、2つの信号の差を増幅する働きと、高同相入力電圧を除去する働きがあります。100dBという標準的な同相ノイズ除去を備えたAMP03は、計装設計でよく発生する問題を解決します。このアンプは、高価な外付けの高精度マッチング抵抗を使わずに、2つの入力信号の和または差を演算するのに最適です。AMP03は、周波数に対して高いCMRRを示すため、ノイズの多い環境下で動作するデータ・アキュイジション・システム用の汎用アンプに最適です。図4-8と図4-9は、AMP03のCMRRの周波数特性とクローズド・ループ・ゲインの周波数特性を示します。




図 4-8. AMP03 : CMRR の周波数特性




図 4-9. AMP03 : クローズド・ループ・ゲインの周波数特性

図4-10は、AMP03の小信号パルス応答を示しています。




図 4-10. AMP03：小信号パルス応答

**AD628**は、ユーザが設定可能な出力アンプを組み合わせた、高同相電圧ディファレンス・アンプです(図4-11と図4-12を参照)。120Vを超える差動モード電圧は、入力端の高精度11:1電圧分圧器によって正確に調整されます。3番ピン( $V_{REF}$ )をリファレンス電圧入力として使用できます。ディファレンス・アンプの出力同相電圧は、リファレンス・ピンに加わる電圧と同じです。中立状態のアンプにゲインを設定する場合は、3番ピンを外付けのゲイン抵抗の片端に接続することで、出力同相電圧が5番ピン(OUT)に現れます。




図 4-11. AD628 の簡略回路図

ディファレンス・アンプの出力は、 $\pm 0.1\%$ 未満の絶対精度でトリミングされた $10k\Omega$ 抵抗に内部で接続されています。この抵抗は出力アンプの非反転入力に接続されており、ユーザは4番ピン( $C_{FILT}$ )からこれを利用できます。コンデンサを接続してローパス・フィルタを実装でき、抵抗を接続して出力電圧をさらに下げることができます。また、クランプ回路を接続して出力振幅を制限できます。

中立状態のアンプは、非反転入力に内蔵の $10k\Omega$ 抵抗を接続することで、高オープン・ループ・ゲイン、低オフセット、かつ低ドリフトなオペアンプになります。ユーザはどちらの入力も利用できます。

慎重なレイアウト設計により、高周波域における並外れた同相ノイズ除去を実現しています。入力1番ピン(+IN)と8番ピン(-IN)に接続されますが、これらはそれぞれ2番ピン(- $V_S$ )と7番ピン(+ $V_S$ )という電源ピンの隣にあります。電源ピンはAC的にはグラウンドであるため、入力インピーダンスの平衡、同相ノイズ除去が、高い周波数で維持されます。




図 4-12. AD628 の回路接続図

### ゲイン調整

AD628のシステム・ゲインは、2つのアンプで構成するアーキテクチャによって得られます。入力段のゲインは0.1に固定されています。また、出力バッファはユーザが調整可能で、 $G_{A2} = 1 + R_{EXT1}/R_{EXT2}$ となります。

$$G_{TOTAL} = 0.1 \times \left( 1 + \frac{R_{EXT1}}{R_{EXT2}} \right)$$

バッファ・アンプの入力バイアス電流は、 $2nA$ (max)とわかって低く、バイアス電流によってバッファ・アンプに生じるオフセット電圧はいずれも無視できる程度の値です( $2nA \times 10k\Omega = 20\mu V$ )。ただし、バイアス電流による影響をさらに徹底的に小さく抑えるために、並列合成抵抗値が $10k\Omega$ となるように $R_{EXT1}$ と $R_{EXT2}$ を選択できます。実際に抵抗を使用して、 $R_{EXT1}$ と $R_{EXT2}$ の並列合成抵抗が $10k\Omega$ 未満になる場合は、直列抵抗( $R_{EXT3}$ )を追加してその差を補償できます。表4-2は、いくつかのゲインの値とそれに対応する抵抗値を示しています。



表 4-2. 各ゲインについて最も近い1%精度の標準抵抗値(図 4-12 を参照)

総ゲイン (V/V)	A2のゲイン (V/V)	R <sub>EXT1</sub> (Ω)	R <sub>EXT2</sub> (Ω)	R <sub>EXT3</sub> (Ω)
0.1	1	10k	∞	0
0.2	2	20k	20k	0
0.25	2.5	25.9k	18.7k	0
0.5	5	49.9k	12.4k	0
1	10	100k	11k	0
2	20	200k	10.5k	0
5	50	499k	10.2k	0
10	100	1M	10.2k	0

システムのゲインを0.1未満に設定するには、4番ピン(C<sub>FILT</sub>)とリファレンス電圧間に抵抗R<sub>EXT4</sub>を接続することで減衰器を生成します。A2のプラス入力とR<sub>EXT4</sub>に直列な10kΩ抵抗によって、分圧器が構成されます。A2はユニティ・ゲインに設定されます。

分圧器を使用しA2をユニティ・ゲインに設定することで、次式が得られます。

$$G_{W/DIVIDER} = 0.1 \times \left( \frac{R_{EXT4}}{10k\Omega + R_{EXT4}} \right) \times 1$$




図 4-13. AD628 : CMRR の周波数特性

AD628のさまざまなアプリケーション回路については、この設計ガイドの第6章を参照してください。




図 4-14. AD628: 小信号周波数応答 (V<sub>OUT</sub> = 200mVp-p、G = + 0.1、+ 1、+ 10、+ 100)




図 4-15. AD628 : 大信号周波数応答 (V<sub>OUT</sub> = 20Vp-p、G = + 0.1、+ 1、+ 10、+ 100)

AD626は、単電源または両電源のディファレンス・アンプであり、高精度な平衡減衰器、超低ドリフトのプリアンプ (A1)、および出力バッファ・アンプ (A2) で構成されています。小差動信号を正確に増幅して、(電源電圧をはるかに超える) 高同相電圧でもフィルタリングできるように設計されており、他の能動部品を使用する必要はありません。




図 4-16. AD626 の簡略回路図

図4-16にAD626の主要な素子を示します。1番ピンと8番ピンの入力信号が、最初にデュアル抵抗減衰器R1～R4に加わります。この回路の目的は、プリアンプの入力端のピーク同相電圧を低減することです（帰還段はドリフトのきわめて低いオペアンプA1をベースとしています）。このため、入力に大きな同相電圧（A1への実際の入力が許容できる電圧の6倍以上）が存在しても、正確に差動入力電圧を増幅できます。その結果、入力同相電圧範囲は（ $V_S - 1V$ ）の6倍に拡大されます。全同相誤差は、高精度のレーザ・トリミング抵抗R3とR4によって最小限に低減されるため、AD626の同相ノイズ除去比は少なくとも10,000：1（80dB）になります。対象信号のローパス・フィルタリングを容易にするため、A1の出力は100k $\Omega$ 抵抗（R12）を介してA2の入力に接続しています。AD626は、10または100のゲインを容易に設定できます。ゲインを10に設定するには、7番ピンを未接続のままにしておきます。ゲインを100に設定するには、7番ピンをグラウンドに接続します。7番ピンとアナログ・グラウンドの間に抵抗を接続することによって、10～100の間に容易にゲインを設定できます。オンチップ抵抗には20%の絶対許容誤差があるため（ただし、0.1%以内に比率マッチングされています）、少なくとも20%の調整範囲を設ける必要があります。このゲイン設定抵抗の公称値は、次式から求められます。

$$R = \left( \frac{50,000\Omega}{\text{ゲイン} - 10} \right) - 555\Omega$$




図 4-17. AD626：大信号パルス応答（ $G = 10$ ）

図4-17は、AD626の大信号パルス応答を示しています。

**AD629**は、最大 $\pm 270V$ の同相入力電圧を伴う信号の測定を必要とするアプリケーション用に設計されたユニティ・ゲインのディファレンス・アンプです。AD629は、高い同相入力電圧が存在する中で優れたCMRを達成し、誤差を最小限に抑えています。その結果、 $\pm 2.5 \sim \pm 18V$ の広い電源範囲で動作することが可能となっています。

絶縁インターフェースを必要としないアプリケーションであれば、高価な絶縁アンプを使用しなくても、AD629で代用できます。図4-18はAD629の内部結線図です。また、図4-19はAD629のCMRの周波数特性を示しています。




図 4-18. AD629 の内部結線図




図 4-19. AD629 : 同相ノイズ除去の周波数特性

### 高周波差動レシーバ／アンプ

超高速なレシーバ／アンプの**AD8130**シリーズは、一般にはディファレンス・アンプとは関係ありませんが、VHF周波数で有効な同相ノイズ除去を実現する新しいクラスの製品です。AD8130は、-3dB帯域幅が270MHzであり、CMRは2MHzで80dB、10MHzで70dBになります。




図 4-20. AD8130 のブロック図

図4-20は、AD8130のブロック図です。この製品では、能動帰還と呼ばれる、従来のオペアンプとは異なるアーキテクチャを設計に採り入れています。最もわかりやすい機能の違いは、従来のオペアンプでは1ペアであった差動入力ペアが、別々の2ペアになっている点です。能動帰還アーキテクチャでは一般的ですが、これらの2つの入力ペアの一方は差動入力信号で駆動され、他方のペアは帰還用に使用されます。帰還経路内に能動段が存在する点が「能動帰還」という用語の由来です。能動帰還アーキテクチャには、数種類のアプリケーションで使われている従来のオペアンプに比べて、いくつかの利点があります。中でも優れた利点は、一般的なアプリケーションにおける、卓越した同相ノイズ除去、広い入力同相電圧範囲、高インピーダンスで全体的に平衡状態の入力ペアなどです。




図 4-21. AD8130 : CMR の周波数特性

また、外部の帰還ネットワークによって従来のオペアンプ程度のゲイン応答が達成されると同時に、経路が分離されているため、信号入力とは完全に独立しています。これにより、従来の差動入力オペアンプ回路で **CMRR** 低下の原因となっていた帰還回路と入力回路間の干渉がすべて取り除かれます。




図 4-22. AD8130 : ゲイン／電源電圧 対 周波数応答

図 4-21 は、AD8130 の CMR の周波数特性を示しています。  
図 4-22 は、各電源電圧に対するゲインの周波数特性を示します。

## 第5章

### 計装アンプの効果的な利用

#### 両電源動作

計装アンプに電力を供給する従来の方法は、「分離」電源または両極性電源でした。これには、正と負の入力および出力振幅が扱えるという明らかな利点があります。

#### 単電源動作

単電源動作は、最近の計装アンプの特性として求められることが多くなっています。現在のデータ・アキュイジション・システムの多くは、低電圧の単電源から電力を得ています。この種のシステムには、2つのさわめて重要な特性が必要になります。1つは、計装アンプの入力範囲を正側電源電圧と負側電源電圧（またはグラウンド）の範囲にまで拡大しなければならないこと、2つ目は、アンプの出力もレール to レールでなければならないということです。

#### 低電圧で単電源の計装アンプ回路での真のレール to レールデバイスの必要性

設計者がアンプのヘッドルームを考慮せず標準（非レール to レール）製品を低電圧の単電源計装アンプ・アプリケーションで使用すると、問題が発生することがあります。多くの両電源計装アンプでは、各レールの約2V以内の出力振幅しか得られません。ただし、最高性能の製品であっても、単電源デバイスほどレールに近い振幅を得ることはできません。

AD623 などの高品質レール to レール計装アンプは、電源電圧の0.5V以内、グラウンドの0.1V以内の範囲の出力振幅を得ることができます。その入力電圧範囲も同等です。これらの数値は控えめな値であり、出力負荷がきわめて軽い場合は、さらに高い性能が得られます。したがって5Vの単電源を使用すると、アンプの出力振幅は少なくとも4V、あるいは多くの場合においてはそれ以上の出力振幅が得られます。




図 5-1. 最新のレール to レール計装アンプは、5V 電源で 4Vp-p 以上の振幅が得られるが、標準の両電源デバイスでこのような振幅を得ることは「不可能」である。通常、最大の出力振幅を得るため、計装アンプの VREF ピンは  $V_S/2$  に設定される。

図 5-1 に示す例で単電源 5V で駆動した場合、p-p 出力振幅は、標準製品ではわずか 1Vp-p 程度であるのに対し、レール to レール計装アンプでは 4Vp-p 以上になります。

#### 電源バイパス、デカップリング、および安定化の問題

電源のデカップリングは、設計者に見過ごされがちですが重要な事項です。一般にバイパス・コンデンサ ( $0.1\mu\text{F}$  の値が標準) は、各 IC の電源ピンとグラウンド間に接続されます。通常はこれで十分ですが、この方法では効果が足りない場合や、あるいはバイパスを実施しないときよりも過渡特性が悪くなってしまう場合があります。回路電流がどこで発生してどこに戻るのか、あるいはどのような経路を辿るのかをよく検討することが重要です。これを把握した上で、グラウンドまわりや他の信号経路のまわりにこれらの電流をバイパスしてください。

オペアンプと同様に、一般に多くのモノリシック計装アンプは、片側または両方の電源ラインを基準に用いた積分器を備えており、出力リファレンス端子に対してデカップリングを施す必要があります。つまり、各電源ピンと、計装アンプのリファレンス端子が接続されているボード上のポイントとの間にバイパス・コンデンサをチップごとに接続しなければならないということです。この様子を図 5-2 に示します。




図 5-2. 電源バイパスの推奨方法

これらの問題に関しては、アナログ・デバイセズのウェブサイト [www.analog.com](http://www.analog.com) に掲載されているアプリケーション・ノート AN-202 「An IC Amplifier User's Guide to Decoupling, Grounding, and Making Things Go Right for a Change (IC アンプのユーザガイド：デカップリング、グラウンディング、および変化への対処方法について)」(Paul Brokaw 著) でさらに詳しく説明しています。

## 入力グラウンド・リターン的重要性

AC結合は、計装アンプの入力端にDC電圧が現れるのを防ぐ簡単な方法です。ただし、DCリターンを設けずに、高インピーダンスの計装アンプの入力にAC結合を使用すると、回路が機能すらしなくなってしまう。これは、計装アンプ回路を使用するときに生じる最も一般的な応用上の問題の1つです。図5-3は、2つのよくある（誤った）構成を示しています。




図 5-3. 機能しない AC 結合の計装アンプ回路

図5-3Aでは、入力バイアス電流がAC結合コンデンサを充電することになり、入力同相電圧を超えてしまいます。つまり、これらのコンデンサは、入力バイアス電流の方向に応じて、電源ラインまたはグラウンドまで充電されるということです。FET入力デバイスと大容量のコンデンサを用いた場合、計装アンプが動作不能状態に陥るのに数分程度かかることがあります。簡単な実験室のテストでは、この問題を検知できないおそれがあるため、完全な防止策を講じておくことがきわめて重要となります。図5-3Bは、DCリターンのためのセンター・タップなどの手段を用いないトランス結合の入力を示しています。したがって、これも同じ問題を引き起こします。

図5-3Aの回路に対する簡単な解決策は、各入力とグラウンドの間に値の大きな抵抗 ( $R_1$ ,  $R_2$ ) を追加する方法です。これを図5-4に示します。これで入力バイアス電流は自由にグラウンドに流れ込むことができ、前の回路のように大きな入力オフセットを生じることはありません。




図 5-4. 値の大きな抵抗を各入力とグラウンド間に加えることで効果的な DC リターン経路となる (表 5-1 を参照)

これは両電源の計装アンプ回路のための簡単で実用的な解決策です。抵抗により入力バイアス電流の放電経路が形成されます。このため、両入力はグラウンドが基準となります。2つの同一でない抵抗を流れる入力バイアス電流間のミスマッチのため、わずかにオフセット電圧誤差が残ります。この  $R_1/R_2$  ミスマッチによる誤差を防ぐには、3番目の抵抗 (値は2つの抵抗の約 1/10) を計装アンプの2入力間に接続します。

図5-5には、トランス結合入力のための推奨 DC リターンを示します。




図 5-5. トランス結合入力のための推奨 DC リターン経路

センター・タップのないトランスに対しては、2つの抵抗を各入力ピンとグラウンドの間にそれぞれ使用することで、DCリターン経路を設けることができます。

単電源の計装アンプの AC カップリング時に、十分な入出力振幅（「ヘッドルーム」）を提供

単電源で駆動される計装アンプを使用した AC カップリングは、両電源動作に比べてさらに複雑で、通常、DC 同相電圧  $V_{CM}$  を両方の入力に加える必要があります。これを図 5-6 に示します。この理由は、一般的な 3 オペアンプ構成の計装アンプの内蔵バッファ・アンプは、信号をクリッピングしなければ負側電源（この場合はグラウンド）より数ミリボルト下にしか振幅できないためです。さらに、出力は負側電源より下に振幅することもできません。




図 5-6. AC 結合で単電源の計装アンプ回路。最大のダイナミック・レンジを得るため、 $V_{CM}$  を最大入力範囲の中央に設定する。 $V_{REF}$  は一般的に  $V_S/2$  に設定。

$V_{CM}$  と  $V_{REF}$  に適切な電圧を選択することは、特に低電源電圧アプリケーションの設計において考慮すべき重要事項です。一般論として、 $V_{CM}$  は想定される入力ダイナミック・レンジの中央に設定し、一方、 $V_{REF}$  は想定出力ダイナミック・レンジの中央に設定する必要があります。例として、入力信号（ $+IN$  と  $-IN$  の差）が  $+1V$  と  $-2V$  の間にあるものと想定します。この条件下で、計装アンプの入力バッファはグラウンドを基準として正と負の両方に振幅する必要があります。計装アンプがユニティ・ゲインで動作していると仮定すると、 $V_{CM}$  は  $+2V$ （または少し大きな値）に設定でき、負方向に  $2V$  分のヘッドルームを残すことが

できます。トレードオフとして、正方向にとれる振幅が  $2V$  少なくなります。計装アンプがあるゲインで動作している場合、 $V_{CM}$  を調整して、クリッピングしなくても（つまり、いずれの方向の最大電圧振幅も超えることなく）バッファ出力が完全に振幅できるようにしてください。

出力のセンタリングも同様です。計装アンプの出力振幅の量と方向を推定し（ほとんどの場合で  $V_{IN} \times \text{ゲイン} + V_{REF}$ ）、その範囲の中央値となるリファレンス電圧を  $V_{REF}$  に加えます。

### RC カップリング部品の選択とマッチング

AC 結合アプリケーションでは、コンデンサの値と DC リターン抵抗の選択は、 $-3dB$  帯域幅、ノイズ、入力バイアス電流、コンデンサの物理的なサイズのトレードオフとなります。RC 部品は、 $R_1/C_1$  の時定数が  $R_2/C_2$  の時定数に近い値となるよう、適度にマッチングされている必要があります。そうでないと、同相電圧が差動誤差に変換されるおそれがあります。

入力コンデンサの容量値を大きくすると、周波数帯域は低くなり、入力抵抗値は小さい値で済みます。ただし、容量値の大きなコンデンサは物理的に大きく、ボードスペースを要します。原則として、 $0.1\mu F$  以上のコンデンサは、タンタル・コンデンサなど、サイズの取り扱いが容易な極性タイプを必要とします。ただし、極性コンデンサは、バイアスを適正に保つために既知の一定の極性 DC 電圧が必要となります。

コンデンサの容量値が小さくなるほど、値の大きな入力抵抗が必要となるため、ノイズは大きくなります。さらに、入力抵抗の値が大きくなると、DC オフセット電圧誤差も大きくなります。したがって、ここでも必ずトレードオフが要求されます。

$(I_{B1}R_1) - (I_{B2}R_2) = \Delta V_{OS}$  となるため、 $R_1$  と  $R_2$  の間に mismatch があると、入力オフセットの不均衡（ $I_{B1} - I_{B2}$ ）を生じます。アナログ・デバイセズの計装アンプの入力バイアス電流は、入力アーキテクチャに依存して広範囲に変化します。ただしその多くは、入力バイアス電流の最大値が  $1.5 \sim 10nA$  の間です。目安として、 $I_B R < 10mV$  に保つことを推奨します。

表5-1. AC結合の計装アンプ入力部品の推奨値

- 3dB 帯域幅	RC 結合部品		入力バイアス電流 (IB)	各入力端 での $V_{os}$	R1, R2 のミスマッチが 2%時の $V_{os}$ 誤差
	C1, C2	R1, R2			
2Hz	0.1 $\mu$ F	1M $\Omega$	2nA	2mV	40 $\mu$ V
2Hz	0.1 $\mu$ F	1M $\Omega$	10nA	10mV	200 $\mu$ V
30Hz	0.047 $\mu$ F	115k $\Omega$	2nA	230 $\mu$ V	5 $\mu$ V
30Hz	0.1 $\mu$ F	53.6k $\Omega$	10nA	536 $\mu$ V	11 $\mu$ V
100Hz	0.01 $\mu$ F	162k $\Omega$	2nA	324 $\mu$ V	7 $\mu$ V
100Hz	0.01 $\mu$ F	162k $\Omega$	10nA	1.6mV	32 $\mu$ V
500Hz	0.002 $\mu$ F	162k $\Omega$	2nA	324 $\mu$ V	7 $\mu$ V
500Hz	0.002 $\mu$ F	162k $\Omega$	10nA	1.6mV	32 $\mu$ V

表5-1は、1%精度の金属皮膜抵抗を使用したAC結合用の代表的なRとCの推奨値と、2つの値の入力バイアス電流を示しています。

### 計装アンプのリファレンス入力の適正な駆動

もう1つの一般的な応用上の問題として、計装アンプのリファレンス端子を駆動するために高インピーダンス信号源を使用したときに生じる問題があります。図5-7に示す例では、R2の抵抗値の増加分が、減算アンプA3内で良好にマッチングされていた抵抗の平衡を崩します。ここでは抵抗分圧器の例を示していますが、同様の問題は、たとえ入力信号がRREFに対して小さな割合であっても、あらゆる入力信号源に対して発生します。これにより、CMR誤差とリファレンス電圧誤差の両方が生じることになります。




図5-7. この簡単な分圧器を使用すると、R\_REF1とR\_REF2に不平衡が生じ、A3に大きなCMR誤差がもたらされる。

R\_REF2はR\_REF1と等しくなくなったため（R2が直列に入っている）、CMR誤差が生じます。R\_REF1とR\_REF2は常に等しいわけではなく、V\_REF端子とグラウンド間にかんがりの大きさの直列抵抗を挿入することでA3の平衡が崩れ、CMR誤差を生じることになります。計装アンプのリファレンス・インピーダンスは有限であるため、R2は負荷となり、これによってリファレンス電圧誤差も生じます。




図5-8. 簡単なオペアンプ・バッファにより、計装アンプの入力を駆動するための低インピーダンスを提供

図5-8は、この問題に対する簡単な解決策を示しています。分圧器（またはその他の高インピーダンス信号源）と計装アンプのリファレンス端子の間にオペアンプ・バッファを追加するというものです。こうすることで、計装アンプからは、きわめて低いオペアンプの出力インピーダンスだけが見えます（通常1 $\Omega$ よりはるかに低い値）。

リファレンス端子を駆動しているインピーダンスがきわめて低く保たれている限り、他にもさまざまな解決策が考えられます。



## ケーブル終端

数百kHz以上の周波数で計装アンプを使用する場合、入力と出力の接続部には適正に終端された50Ωまたは75Ωの同軸ケーブルを使用する必要があります。一般に、ケーブル終端は簡単で、ケーブル中心導体とシールド（同軸ケーブル端）の間に50Ωまたは75Ωの抵抗を接続するだけです。ただし、これらの負荷を実用的なレベルにまで駆動するためのバッファ・アンプが必要になる場合があります。

## アナログ・デバイゼスの計装アンプの入力保護の基本

### ESD および DC 過負荷からの入力の保護

データ・アキュイジション・システム用のインターフェース・アンプとして、計装アンプは入力の過負荷状態（すなわち、選択したゲイン範囲に対応するフルスケールを超える電圧レベルや、ときには電源電圧をも超える電圧レベル）に置かれることがよくあります。これらの過負荷状態は、定常状態と過渡状態（ESDなど）の2種類に大きく分類できます。いずれも数分の1秒程度の間に発生します。3オペアンプ構成の計装アンプ設計の場合、低ゲイン（10以下）での動作時、ゲイン抵抗は抵抗入力と直列な電流制限素子として働きます。高ゲインでの動作時は、 $R_G$ の値が小さいため、入力を過剰電流から十分に保護できません。

標準的な対策として、各入力に電流制限抵抗を配置する方法がありますが、この保護を加えることにより回路のノイズ・レベルも上昇します。得られる保護と、それによる抵抗（ジョンソン）ノイズの増大との間に適度のバランスを見出す必要があります。ノイズ・レベルのかなり高い計装アンプを用いた回路ほど、全体としての回路ノイズを極端に悪化させることなく、より多くの直列保護を得ることができます。

もちろんノイズは少ないに越したことはありませんが、一般的な目安として、このような入力保護の追加を必要とする回路の場合、全体の回路ノイズの30%を生成する抵抗値まで許容できるという事実があります。たとえば、定格ノイズ・レベルが $20\text{nV}/\sqrt{\text{Hz}}$ の計装アンプを使用した回路は、さらに $6\text{nV}/\sqrt{\text{Hz}}$ のジョンソン・ノイズが加わっても許容できます。

以下の定番の手法を使用して、この数値に対する実用的な抵抗値を求めてみます。 $1\text{k}\Omega$ 抵抗のジョンソン・ノイズは $4\text{nV}/\sqrt{\text{Hz}}$ で近似されます。この値は抵抗値の平方根に比例して変化します。したがって、抵抗値が $20\text{k}\Omega$ になると、 $1\text{k}\Omega$ 抵抗使用時の $\sqrt{20}$ 倍のノイズを生じます。これは $17.88\text{nV}/\sqrt{\text{Hz}}$  ( $4.4721 \times 4\text{nV}/\sqrt{\text{Hz}}$ ) になります。両方の入力を保護するために2つの抵抗が必要となり、合成ノイズは抵抗の数の平方根に比例して増大します（2乗の和の平方根になる）。この場合、2つの $20\text{k}\Omega$ 抵抗によって加わる全ノイズは $25.3\text{nV}/\sqrt{\text{Hz}}$  ( $17.88 \times 1.414$ ) となります。

図5-9は、AD8221計装アンプの入力アーキテクチャの詳細図です。ここに示すように、各入力トランジスタの接合部と直列に $400\Omega$ 抵抗が内蔵されています。




図 5-9. AD8221 計装アンプの入力回路

AD8221は、室温で6mAの定常状態（DC）の最大入力電流を扱えるよう設計されています。内蔵の抵抗とダイオードによって、正側電源電圧を0.7V上回る入力電圧と、負側電源電圧を2.4V下回る電圧（ $6\text{mA} \times 0.4\text{k}\Omega$ ）からデバイスを保護します。このため、15V電源の場合、最大安全入力レベルは+15.7Vと-17.4Vとなります。さらに外付けで直列抵抗を追加すれば、このレベルをかなり大きくできますが、回路のノイズ・レベルが増大するという犠牲を伴います。

AD8221計装アンプは、最大( $e_{NI}$ )  $8\text{nV}/\sqrt{\text{Hz}}$ の超低ノイズ・デバイスです。単一の $1\text{k}\Omega$ 抵抗により、約 $4\text{nV}/\sqrt{\text{Hz}}$ のジョンソン・ノイズが加わります。この抵抗を追加することで、最大DCレベルを各電源電圧より約22.5V上回る値、すなわち、±15V電源の場合は±37.5Vにまで上げることができます。




図 5-10. AD8222 と AD8225 計装アンプの入力回路

AD8222とAD8225は、AD8221と合わせてよく似た入力セクションを備えています。6つのダイオードのすべてが $400\Omega$ 入力抵抗のQ1/Q2側に配置されている点が異なります（図5-10を参照）。

図5-11は、AD620シリーズ(AD620、AD621、AD622)計装アンプの入力セクションを示しています。これはAD8221ときわめてよく似ています。いずれも400 $\Omega$ 抵抗を各入力と直列に使用し、保護ダイオードを使用しています。主な違いは、AD8221には、これ以外に4つのダイオードがあるという点です。そのうちの1セットは各入力と正側電源間に接続され、もう1セットは各入力トランジスタのベースと負側電源間に接続されています。AD620シリーズでは、400 $\Omega$ の内蔵抵抗と1セットのダイオードを使用して負の入力電圧から保護します。正の電圧過負荷については、クランプ・ダイオードとして働くベース・エミッタの入力接合が保護の働きを果たします。




図 5-11. AD620 シリーズ (AD620、AD621、AD622) 計装アンプの入力回路




図 5-12. AD627 計装アンプの入力回路

AD627は、20mAの過渡入力電流(図5-12)に耐えることができます。また、2k $\Omega$ の抵抗を内蔵し、電源ラインより40ボルト(20mA $\times$ 2k $\Omega$ )高い入力電圧を扱うことができます。この保護レベルはきわめて有益です。低消費電力であるため、AD627の多くのアプリケーションは低電圧単電源を使用します。さらに保護を必要とする場合は、きわめて大きな外付け抵抗を追加することが可能で、AD627のノイズ・レベル38nV/

$\sqrt{\text{Hz}}$ を極端に悪化させることはありません。この場合、2つの5k $\Omega$ 抵抗を追加することで回路のノイズは約13nV/ $\sqrt{\text{Hz}}$ (30パーセント)増大しますが、 $\pm 100\text{V}$ の過渡的な過負荷保護を実現できます。

図5-13は、AD623計装アンプの入力アーキテクチャを示します。この設計では、内蔵(ESD)ダイオードが入力抵抗の前段に配置されているため、結果として、上述の設計よりも保護レベルは低下します。AD623は、10mAの最大入力電流に耐えますが、多くの場合、入力電流をこのレベル未満に維持するための外付け直列抵抗が必要となります。




図 5-13. AD623 計装アンプの入力回路

AD623のデバイス・ノイズは約35nV/ $\sqrt{\text{Hz}}$ であるため、最大5k $\Omega$ の外付け抵抗値を追加することで、50VのDC過負荷保護を実現できると同時に、入力ノイズは合計で38nV/ $\sqrt{\text{Hz}}$ に増大するだけで済みます。

図5-14は、AD8230ゼロ・ドリフト計装アンプの簡略入力回路図です。ここに示すように、AD8230は、各入力と負側電源ライン間にESDダイオードを1つだけ接続しています。このダイオードは、負側電源の0.7V下のレベルよりも大きな負パルスに対してESD保護を提供します。ただし、正の過渡電圧や、長期間に及ぶ正負いずれかの電圧の過負荷から計装アンプを保護する設計にはなっていません。これらから保護するには、図5-20に示す外付けの低リークダイオードと抵抗が必要です。




図 5-14. AD8230 計装アンプの入力回路

図 5-15 は、AD8220 JFET 計装アンプの入力構造を示す簡略回路図です。入力回路のインピーダンスはきわめて高く、通常  $1000\text{G}\Omega$  と  $6\text{pF}$  です。2つの ESD 保護ダイオードが各入力に接続されていますが、入力端子と JFET 入力段の間の直列抵抗は内蔵されていません。このため、入力過電圧状態に置かれるアプリケーションで電流を制限するためには、外付け抵抗が必要です。




図 5-15. AD8220 計装アンプの入力回路

図 5-16 は、AD8250 の簡易入力回路図です。ここでは、2つの内蔵抵抗と2つのダイオードが各入力を保護しています。AD8250 は、 $20\text{mA}$  の最大持続入力電流に耐えることができます。2ペアの入力保護抵抗があり、1つのペアは各入力と2つの ESD ダイオードの間、もう1つのペアは ESD ダイオードとトランジスタのベース間にあります。こうすることで、ESD ダイオード以上のレベルでトランジスタのベースが保護されます。したがって、設計者は ESD ダイオードが破壊されないように安全策を配慮する必要があります。




図 5-16. AD8250 計装アンプの入力回路




図 5-17. AD8553 計装アンプの簡略入力回路

図 5-17 は、AD8553 ゼロ・ドリフト計装アンプの入力セクションを示しています。各入力ピンとダイオード・クランプ回路との間に  $190\Omega$  の保護抵抗が内蔵されています。

AD8553 の最大入力電流は約  $5\text{mA}$  であるため、アプリケーションによってはさらに外付け抵抗が必要となります (表 5-2 を参照)。

さらに、入力電圧が  $V_{CC} - 0.2\text{V}$  (入力同相電圧範囲外) に近くなると、電流は AD8553 の入力に流れ込み始めます。この期間中、イネーブル・ピンもローに保持されていれば、AD8553 の出力がハイインピーダンスになることはありません。アプリケーションによっては、複数の AD8553 計装アンプ出力をともに接続し、複数入力を1つの出力に合成できます。このようなアプリケーションでは、1つの AD8553 のイネーブル・ピンだけをハイにし、他の AD8553 のイネーブル・ピンはすべてローにすることになります。

イネーブル・ピンがローの間にAD8553計装アンプのいずれかの入力に $V_{CC} - 0.2V$ 以上の入力過負荷電圧が生じた場合、そのアンプの出力が、出力を駆動しているAD8553（イネーブル・ピンがハイ）に過負荷状態を引き起こすおそれがあります。

AD8555およびAD8556製品は、センサ・アプリケーション用に設計された計装アンプです。図5-18はAD8555の簡略入力回路です。ここでは、保護ダイオードが各入力端子と電源の間に接続されています。入力信号は直列抵抗を通過した後、増幅スイッチング回路に到達します。




図 5-18. AD8555 計装アンプの簡略入力回路

AD8556入力回路（図5-19）はAD8555と比べてよく似ており、違いは抵抗の値が大きい（ $3.6k\Omega$ ）点と、ダイオードと増幅スイッチング回路との間に別の部品が配置されている点です。これらは、内蔵のRFI/EMIフィルタとしての機能を果たします。

両製品の入力回路には抵抗が内蔵されていないため、十分な過電圧保護を確保するためには通常、1番目のクランプ・ダイオードのセットの前に外付け抵抗が必要です。

表5-2は、回路ノイズの増分がそれぞれ10%と40%の場合の直列保護抵抗の推奨値を示します。

表5-2. 直列保護抵抗の推奨値

デバイス	計装アンプ・ノイズ (eNI)	最大入力過負荷電流	各ノイズ増分において推奨される外付け保護抵抗 *	
			10%	40%
AD8220	$15nV/\sqrt{Hz}$	5mA	$1.74k\Omega$	$6.98k\Omega$
AD8221	$8nV/\sqrt{Hz}$	6mA	$500\Omega$	$2.0k\Omega$
AD8222	$8nV/\sqrt{Hz}$	6mA	$500\Omega$	$2.0k\Omega$
AD8225	$8nV/\sqrt{Hz}$	6mA	$500\Omega$	$2.0k\Omega$
AD8230	$160nV/\sqrt{Hz}$	6mA	$4.99k\Omega$	$4.99k\Omega$
AD8250	$13nV/\sqrt{Hz}$	20mA	$1.30k\Omega$	$5.23k\Omega$
AD8251	$13nV/\sqrt{Hz}$	20mA	$1.30k\Omega$	$5.23k\Omega$
AD8553	$30nV/\sqrt{Hz}$	5mA	$6.98k\Omega$	$28.0k\Omega$
AD8555	$32nV/\sqrt{Hz}$	5mA	$8.06k\Omega$	$32.4k\Omega$
AD8556	$32nV/\sqrt{Hz}$	5mA	$8.06k\Omega$	$32.4k\Omega$
AD620	$9nV/\sqrt{Hz}$	6mA	$634\Omega$	$2.55k\Omega$
AD621	$9nV/\sqrt{Hz}$	6mA	$634\Omega$	$2.55k\Omega$
AD622	$9nV/\sqrt{Hz}$	6mA	$634\Omega$	$2.55k\Omega$
AD623	$35nV/\sqrt{Hz}$	10mA	$9.53k\Omega$	$38.3k\Omega$
AD627	$38nV/\sqrt{Hz}$	20mA	$11.3k\Omega$	$45.3k\Omega$

\* このノイズ・レベルは2つの抵抗に対する値（各入力と直列に1つずつ）

#### 外付け保護ダイオードの追加

デバイス入力保護は、図5-20に示すように外付けクランプ・ダイオードを追加することで強化できます。高電流ダイオードを使用しているため、入力保護が強化され、これにより、さらに低抵抗値の入力保護抵抗を使用して回路のノイズを低減できるようになります。

ただし、一般のダイオード（ショットキ、シリコンなど）はリーク電流が大きく、計装アンプの出力に大きなオフセット誤差を生じます。さらに、このリーク電流は温度とともに指数関数的に増大します。このため、計装アンプを高インピーダンス信号源とともに使用するアプリケーションでは、外付けダイオードを排除する傾向にあります。

リーク電流がきわめて低い特殊なダイオードも利用できますが、




図 5-19. AD8556 の簡略入力回路

一般に入手が困難で高価です。大多数のアプリケーションでは、ESDや長期の過渡入力に対して十分な保護を得るには、制限抵抗を使うしかありません。




図 5-20. 外付け部品を使用した入力保護の強化

外付けダイオードは、限界はあるものの、電気ショック除細動器（AED）などのように短期間の高電圧パルスを利用する特殊なアプリケーションで必要とされることが多いものです。計装アンプを十分に保護するには、外付けダイオードときわめて大きな入力抵抗（100kΩ程度）を必要とします。

ダイオードの仕様（規格）を確認し、計装アンプの内蔵保護ダイオードが電流の引き込みを開始する前に外付けダイオードの導通が始まるのを確認することが大切です。これらは優れた入力保護機能を果たしますが、標準的なショットキ・ダイオードは最大数mAのリーク電流を生じるおそれがあります。ただし、図 5-20の例に示すように、IR社のタイプSD101シリーズなどの高速ショットキ・バリア整流器ならば使用できます。このデバイスは、最大リーク電流が200nAで、標準消費電力は400mWです。

### ESD および過渡的な過負荷保護

計装アンプ入力を高過渡電圧とESD事象から保護することは、回路の長期信頼性を確保する上できわめて重要なことです。消費電力は多くの場合、きわめて重要な要素です。入力抵抗は、内蔵または外付けにかかわらず、入力パルスの電力のほとんどを損なうことなく処理できる必要があるためです。

ESD事象は、きわめて高い電圧ではあっても、通常は非常に短期間で単発の事象です。次のESD事象が発生するまでに回路を通常の状態に戻す時間が十分にあるため、デバイスの破壊を防ぐには適度の入力保護で十分です。

一方、頻繁に発生する短期間の過渡入力では、入力抵抗や計装アンプの入力段の過熱や断線が容易に生じるおそれがあります。20mAの電流を引き込む計装アンプ入力端子に、1kΩ抵抗を直列に挿入することで、0.4Wの電力を消費しますが、標準の0.5W以上の表面実装抵抗で容易に処理できます。入力電流が2倍になると、消費電力は入力電流の2乗（または印加電圧の2乗）に比例するため、4倍となります。

高電力保護抵抗を使用することは簡単ですが、危険な面もあります。計装アンプの入力段での消費電力も増大するためです。このため、デバイスの障害を引き起こしやすくなります（前項の「アナログ・デバイセズ」の計装アンプの入力電流制限に対する入力保護の基本に関する説明を参照）。ESD事象を別にすれば、従来の手法を用いてすべての過渡入力信号を連続的に印加される入力として扱うのが、間違いなく最も優れた方法です。

このような長期にわたる事象に対処できる設計では、計装アンプの入力回路を障害から保護するだけの十分な抵抗値と、抵抗の焼損を防ぐのに十分な耐力を備えた抵抗を使用する必要があります。

### DC 精度に影響を与える設計上の課題

最新の計装アンプは随時改良が加えられ、常に高精度で汎用的な製品が低価格で提供されるようになってきています。ただし、製品性能の進歩にもかかわらず、デバイスの精度に深刻な影響を与える基本的なアプリケーション上の課題が残っています。低価格で高分解能のADCが一般に使用されるようになったため、システム設計者は、コンバータ前段のプリアンプとして計装アンプを使用する場合、その計装アンプの精度がADCの精度と一致することを確認する必要があります。

#### オフセット電圧ドリフトを最小限に抑える設計

オフセット・ドリフト誤差には、使用されている能動デバイス（IC計装アンプや、オペアンプを用いたディスクリート計装アンプ設計）に伴うものだけでなく、回路部品や配線の熱電効果に伴うものもあります。また、計装アンプの入力バイアス電流と入力オフセット電流（不平衡な信号源インピーダンスを流れる）も、オフセット誤差を増大させます。オペアンプによるディスクリートな計装アンプ設計では、高精度オペアンプを使用しない限り、これらの誤差は温度とともに増大するおそれがあります。

#### ゲイン・ドリフトを最小限に抑える設計

ゲイン誤差を考慮する場合、ボードのレイアウト、回路の温度勾配、外付けゲイン設定抵抗の特性などが見逃しがちです。ゲイン抵抗の絶対許容誤差、その熱温度係数、同一ゲイン・ネットワーク内の他の抵抗との物理的位置関係、さらにその物理的な向き（垂直か水平か）まで、すべてが高DC精度を必要とする場合の重要な設計上の考慮事項となります。

多くのADCのプリアンプ回路では、ユーザが選択した外付けの抵抗で計装アンプのゲインを設定するため、この抵抗の絶対許容誤差とその温度に対する変化量は、オンチップ抵抗の場合に比べて、回路のゲイン精度に大きく影響します。一般に使用される抵抗には、スルーホール1%精度で1/4Wの金属皮膜タイプや、1%精度で1/8Wのチップ抵抗などがあります。どちらのタイプも通常、温度係数は100ppm/℃です。ただし、チップ抵抗の中には、温度係数が200ppm/℃や250ppm/℃のものもあります。

1%精度の100ppm/℃抵抗を使用した場合でも、計装アンプのゲイン精度は劣化します。抵抗の室温での初期精度は±1%にすぎず、温度が1℃変化するごとにさらに0.01%(100ppm/℃)のドリフトを生じます。初期ゲイン誤差はソフトウェアで容易に除去できますが、温度に対する誤差を補正するには、頻繁な再校正(および温度センサ)が必要となります。

回路が初期校正されている場合でも、全体的なゲイン精度は10℃の温度変化に対して約10ビット(0.1%)の精度にまで低減します。1%精度の標準金属皮膜ゲイン抵抗を使用した計装アンプは、12ビット・コンバータであっても前段に使用することはできません。さらに14ビットまたは16ビット・コンバータを使用しても、その精度はまったく無駄になります。

外付け抵抗に伴う誤差が加わると、これもゲインの精度に影響を与えます。第1に、入力信号レベルによる抵抗熱の変動です。図5-21は、簡単なオペアンプの電圧アンプで、実際的な例を示しています。




図 5-21. 入力信号レベルの差によってゲイン誤差が生じるおそれのある例

ゼロ信号の条件下では、出力信号や抵抗熱はありません。ただし、入力信号が加わると、オペアンプ出力に増幅された電圧が現れます。アンプがゲインで動作しているときには、抵抗R1はR2より大きくなります。これは、R2両端の電圧よりもR1両端の電圧の方が大きいことを意味します。各抵抗で消費される電力は、その両端電圧の2乗を抵抗値(オーム)で割った値に等しくなります。したがって、消費される電力と抵抗の内部発熱は、抵抗値に比例して増大します。

この例では、R1は9.9kΩでR2は1kΩです。その結果、R1はR2に比べて9.9倍の電力を消費します。このため、ゲイン誤差は入力レベルに応じて変動することになります。温度係数の異なる抵抗を使用した場合もゲイン誤差が生じます。




図 5-22. 抵抗値の大きい低 TC の帰還抵抗を使用した、標準的な 3 オペアンプ構成のディスクリット計装アンプ

温度係数(TC)がマッチングされた抵抗を使用しても、入力信号レベルに応じて変動するゲイン誤差が生じることがあります。大きな(つまり高電力の)抵抗を使用すればこれらの影響を低減できますが、高精度で低TCの電力抵抗は高価で入手が困難です。

図5-22に示した3オペアンプ構成のディスクリット計装アンプを使用した場合、これらの誤差は低減されます。この3オペアンプ構成の計装アンプには、2つの帰還抵抗R1とR2、および1つのゲイン抵抗RGがあります。この計装アンプは2つの帰還抵抗を使用しているため(オペアンプの場合は1つしか使用しない)、計装アンプの各抵抗の消費電力は(同じゲインについて)半分で済みます。AD620などのモノリシック計装アンプは、比較的大きな値(25kΩ)の帰還抵抗を使用しているためにさらに有利です。ある特定のゲインと出力電圧の場合、大きな帰還抵抗を使うほど消費電力は少なくなります(つまり $P = V^2/R_F$ )。当然、ディスクリット計装アンプであれば、大きな抵抗値で低い温度係数の抵抗を使用した設計も可能ですが、コストがかさみ回路も複雑になります。

他に、それほど深刻な影響はないものの特筆すべき誤差の原因として、いわゆる熱電対効果と呼ばれるものがあります。これは熱起電力(熱EMF)と呼ばれることもあります。この現象は、銅と金属皮膜のように2種類の導体が結合されたときに発生します。異種金属の接合部に熱が加わると、単純な熱電対が構成されます。銅と銅の接合部のように同じ種類の金属を使用したときには、最大0.2mV/℃の熱電誤差電圧が発生するおそれがあります。この影響の一例を図5-23に示します。



最後にあげる誤差の原因は、外付けゲイン抵抗の両端に温度勾配がある場合に発生するものです。簡単な例としては、ボードスペースを節約するために抵抗を直立させて実装した場合などは、必ず抵抗の両端に温度勾配が生じます。抵抗を横にしてPCボードに配置することで、この問題は解決します。ただし、抵抗の軸方向に沿って気流が存在すると、抵抗の片側がもう片側より冷却される度合いが大きくなるため、問題は解決しません。抵抗の向きが気流に垂直になるようにすれば、この影響を最小限に抑えることができます。




図 5-23. ディスクリット抵抗内部の熱電対効果

## 実用的な解決策

これまでに説明したように、モノリシック計装アンプで外付けの抵抗を使用すると、多くのDCオフセットとゲイン誤差が生じます。ディスクリット設計では、さらに大きな誤差を生じる傾向にあります。この問題については、3つの実用的な解決策があります。高品質の抵抗を使うこと、ソフトウェア補正を使用すること、あるいはより良い方法として、すべてのゲイン抵抗をオンチップに搭載した計装アンプ（AD621など）を使用することです。

### オプション1：高品質ゲイン抵抗の使用

一般的な原則として、通常利用可能な1%精度抵抗を使用して得られるゲイン性能は12ビットか13ビットが限度で、しかもこれはある種の初期校正を実行することを想定しています。

この問題の実用的な解決策として、高品質な抵抗を使用するという単純な方法があります。0.1%精度で1/10Wの表面実装抵抗を使用することで顕著な改善が可能です。初期精度が10倍に向上するだけでなく、通常、TCはわずか25ppm/°Cとなるため、10℃の温度範囲にわたって13ビットを超える精度が確保されます。

これより高精度のゲインが必要な場合は、さらにTCの低い抵抗が専門メーカーから販売されていますが、主として高価な軍事用の製品です。

### オプション2：ゲインを固定した計装アンプの使用

はるかに優れた方法として、すべての抵抗がIC内に実装されているAD621やAD8225などのモノリシック計装アンプを使用することで、全体的に最高のDC性能を実現できます。すべての抵抗は同一のTCで、事実上ほぼ同じ温度環境下にあります。チップ全体の温度勾配はきわめて小さく、ゲイン誤差ドリフトは、きわめて高度の値が保証され規定されています。

AD621は、ゲイン10のとき、2.5μV/°C未満の最大DCオフセット・シフトと±5ppm/°Cの最大ゲイン・ドリフトが保証されています。これはわずか0.0005%/°Cに相当するものです。

AD8225は、固定ゲイン5の計装アンプです。この製品は最大オフセット・シフトが2μV/°C、最大ドリフトは0.3μV/°Cです。

## RTIとRTOの誤差

回路ゲインがDCオフセットやノイズなどの計装アンプの誤差原因に与える影響も、設計上考慮しなければならない重要な事項です。計装アンプは、入力段と出力段の両方を備えた2段アンプと考えることができます。各セクションにはそれぞれ固有の誤差源が存在します。

出力段の誤差は固定ゲイン（通常2）倍されるため、このセクションが、回路ゲインが低いときに主要な誤差源となる傾向にあります。計装アンプが高いゲインで動作するときには、入力段のゲインが増大します。ゲインが大きくなるにつれて、入力セクションが寄与する誤差は増倍されますが、出力誤差は増大しません。このように、高ゲインでは入力段の誤差が主要な誤差源となります。

データシートの仕様は、誤差の表示方式がまちまちであるため、十分に注意しなければ製品間の性能比較が不正確なものになってしまいます。誤差は、4つの基本的な表示（入力誤差、出力誤差、総合誤差（RTI）、総合誤差（RTO））のいずれか（場合によっては複数）によって表記されています。複雑なこれらの誤差をわかりやすくするため、以下にその定義を示します。

入力誤差とはアンプの入力段のみによる誤差で、出力誤差は出力段による誤差です。一般に、入力関連の仕様はひとまとめにして入力換算（RTI）誤差として分類され、出力関連のすべての仕様は出力換算（RTO）誤差と見なされます。

あるゲインに対する、計装アンプの入力誤差と出力誤差は、次式を用いて算出できます。

$$\begin{aligned} \text{総合入力換算誤差 (RTI)} &= \text{入力誤差} + (\text{出力誤差} / \text{ゲイン}) \\ \text{総合出力換算誤差 (RTO)} &= (\text{ゲイン} \times \text{入力誤差}) + \text{出力誤差} \end{aligned}$$

仕様ページには、特定のゲインに対する誤差の項がRTIまたはRTOとして記載されている場合がありますが、それ以外は、所望のゲインに対する誤差を算出する必要があります。

## オフセット誤差

AD620Aを例にとると、この計装アンプがゲイン10で動作中の総電圧オフセット誤差は、その仕様ページに掲載されている個々の誤差を使用して算出できます。AD620の入力オフセット (typ, VOSI) は、30 $\mu$ Vと記載されています。出力オフセット (VOSO) は400 $\mu$ Vとなっています。これらから、総合電圧オフセットの入力換算 (RTI) 値は、次式から求められます。

$$\begin{aligned}\text{総合RTI誤差} &= V_{OSI} + (V_{OSO}/G) = 30\mu\text{V} + (400\mu\text{V}/10) \\ &= 30\mu\text{V} + 40\mu\text{V} = 70\mu\text{V}\end{aligned}$$

総合電圧オフセットの出力換算 (RTO) 値は、次式から求められます。

$$\begin{aligned}\text{総合オフセット誤差 (RTO)} \\ &= (G(V_{OSI})) + V_{OSO} = (10(30\mu\text{V})) + 400\mu\text{V} = 700\mu\text{V}\end{aligned}$$

2つの誤差の数値 (RTIとRTO) は異なっています。すなわち、RTO値はゲインが10のときには10倍大きくなり (論理的にそうなるはずですが)、計装アンプの出力の誤差は入力端での誤差の10倍となります。

## ノイズ誤差

計装アンプのノイズ誤差も同様に考慮する必要があります。代表的な3オペアンプ構成の計装アンプの出力段はユニティ・ゲインで動作するため、出力段のノイズの寄与分は通常、さわめて小さくなります。ただし、出力段がより高いゲインで動作する3オペアンプ構成の計装アンプもあり、また2オペアンプの計装アンプでは通常、第2アンプがゲイン段となって動作します。いずれかのセクションがゲイン段として動作すると、そのノイズは入力信号とともに増幅されます。RTIとRTOのノイズ誤差はどちらも、オフセット誤差と同じ方法で算出されます。ただし、2つの段でのノイズは2乗平均平方根で加算されます。すなわち次式になります。

$$\begin{aligned}\text{入力ノイズ} &= eni, \text{出力ノイズ} = eno \text{ のとき、} \\ \text{総合ノイズ (RTI)} &= \sqrt{(eni)^2 + (enol \text{ ゲイン})^2} \\ \text{総合ノイズ (RTO)} &= \sqrt{(\text{ゲイン}((eni))^2 + (eno)^2)}\end{aligned}$$

たとえば、AD620Aのノイズ (typ) は、9nV/ $\sqrt{\text{Hz}}$  eniおよび72nV/ $\sqrt{\text{Hz}}$  enoと規定されています。したがって、ゲイン10で動作しているAD620Aの総RTIノイズは、次式から求められます。

$$\begin{aligned}\text{総合ノイズ (RTI)} &= \sqrt{(eni)^2 + (enol \text{ ゲイン})^2} = \\ &= \sqrt{(9)^2 + (72/10)^2} = 11.5\text{nV}/\sqrt{\text{Hz}}\end{aligned}$$

## 計装アンプ回路のRFI 整流誤差の低減

現実のアプリケーションでは、増加する一方の無線周波数干渉 (RFI) に対処することが必要となります。特に懸念されるのは、信号の伝送ラインが長く信号強度が弱い場合で、こうしたアプリケーションには従来から計装アンプが使われています。というのは、計装アンプは本来的に優れた同相ノイズ除去性能を備えているため、強度の高い同相ノイズおよび干渉に乗った微弱な差動信号を取り出すことができるからです。

しかし、見落としがちで1つの問題として、計装アンプ内部の無線周波数整流の問題があります。強力なRF干渉が存在すると、これはICによって整流され、その後でDC出力オフセット誤差として現れます。計装アンプの入力に入り込む同相信号は、一般にアンプの同相ノイズ除去特性で大幅に低減されます。

しかし残念ながら、周波数が20kHzを超えると、最高性能の計装アンプでも同相ノイズ除去性能が実質的に失われてしまうため、RF整流が発生します。強力なRF信号はアンプの入力段によって整流され、その後でDCオフセット誤差として現れます。一度整流が行われると、計装アンプの出力でいくらローパス・フィルタ処理を行っても、誤差は除去されません。RF干渉が断続的な場合は、検出されない計測誤差が発生することがあります。

## 実用的なRFI フィルタの設計

この問題を解決する最良の方法は、差動ローパス・フィルタを用いて、計装アンプの前段でRF減衰を行うことです。フィルタは3つの動作を実行する必要があります。すなわち、入力ラインから可能な限り多くのRFエネルギーを除去すること、各ラインとグラウンド (コモン) との間でAC信号の平衡を保持すること、そして信号源からの回り込みを回避するために測定帯域幅で十分に高い入力インピーダンスを維持することです。



図5-24は、多くの差動RFIフィルタに適用される基本的なビルディング・ブロックを示しています。図に示す部品の数値は、1MHz (typ) の-3dB帯域幅と7nV/ $\sqrt{\text{Hz}}$  (typ) の電圧ノイズレベルを備えたAD8221用を選択した例です。AD8222デュアル計装アンプやAD8220 JFET入力計装アンプについても、同じフィルタを推奨します。R1aとR1bの各抵抗が計装アンプの入力回路を外部の信号源から効果的に絶縁するため、このフィルタはRFIを低減するだけでなく、入力部の過負荷からも保護します。

図5-25は、RFIの簡略回路図です。図から、フィルタがブリッジ回路を形成し、その出力が計装アンプの入力ピンに入ることがわかります。このため、C1a/R1aとC1b/R1bの時定数の間にミスマッチがあるとブリッジが不平衡状態になり、高周波の同相ノイズ除去性能が劣化します。したがって、R1aとR1bの抵抗、C1aとC1bのコンデンサの値は、常に等しくする必要があります。

図に示すように、C2はブリッジ出力の間に接続されているため、実質的に直列接続のC1aおよびC1bと並列になります。この接続によりC2は、ミスマッチによるすべてのAC同相ノイズ誤差を非常に効果的に低減します。たとえば、C2の容量をC1より10倍大きくすると、C1a/C1bのミスマッチで発生するCMR誤差を20分の1に低減できます。なお、このフィルタはDCのCMRには効果がありません。

RFIフィルタには、差動と同相の2つの異なる帯域幅があります。差動帯域幅は、回路の2つの入力、+INおよび-INの間に差動入力信号が加えられたときのフィルタの周波数応答性を定義します。このRC時定数は、2個の等価入力抵抗(R1a、R1b)の合計と差動容量によって設定されます。差動容量は、直列接続のC1aおよびC1bと並列のC2です。




図 5-24. AD8220、AD8221、AD8222 計装アンプの RFI 整流誤差を防止するための LP フィルタ回路




図 5-25. コンデンサ C2 は C1a/C1b をシャントし、部品のミスマッチによる AC 同相ノイズ誤差をきわめて効果的に低減

このフィルタの-3dB 差動帯域幅は、次式から求められます。

$$BW_{DIFF} = \frac{1}{2\pi R (2C2 + C1)}$$

同相帯域幅は、相互に接続された2つの入力とグラウンドとの間に現れる同相RF信号を定義します。コンデンサC2は、2つの入力の間に接続されているため(2つの入力を同じRF信号レベルに維持するのに貢献)、同相のRF信号の帯域幅にまったく作用しない点を認識することが重要です。したがって、同相帯域幅は、グラウンド間に接続される2つのRCネットワーク(R1a/C1aおよびR1b/C1b)の並列インピーダンスによって設定されます。

-3dB 同相帯域幅は、次式から求められます。

$$BW_{CM} = \frac{1}{2\pi R1C1}$$

図5-24の回路を使用すると、図に示すようにC2の容量が0.01μFのとき、-3dB 差動信号帯域幅は約1900Hzです。ゲイン=5で動作時、10Hz~20MHzの周波数範囲におけるこの回路のDCオフセット・シフトの測定値は6μV RTI以下でした。ユニティ・ゲイン時には、DCオフセット・シフトはまったく測定されませんでした。

RFIフィルタは、両面にグラウンド・プレーンを備えたPCボードを使用して構成することが必要です。部品のリード線はすべて、可能な限り短くしてください。入力フィルタのコモンは、アンプのコモンに最短経路で接続します。フィルタ回路と計装アンプ回路を別のボードまたは別の筐体の実装しないでください。余分な長さのリード線が必要となり、これがループ・アンテナを形成するおそれがあるためです。それを避けて、フィルタを物理的に計装アンプの入力端子のすぐ近くに配置してください。さらに注意すべきことは、無誘導性で非熱性(低TC)の高品

質な抵抗を使用することです。抵抗R1とR2は一般的な1%精度の金属皮膜ユニットとします。ただし、3つのコンデンサはすべて、十分に高いQ特性を備えた低損失の部品にすることが必要です。コンデンサC1aとC1bは、回路の同相ノイズ除去の低下を防ぐため、許容誤差±5%の部品を使用する必要があります。従来型の5%シルバー・マイカ、小型マイカ、または新しいPanasonicの±2%PPSフィルム・コンデンサ(Digi-Key社、製品番号PS1H102G-ND)を推奨します。

### RFI 入力フィルタ部品値の選択手順

下記の一般的なルールを適用すると、RC入力フィルタの設計がきわめて容易になります。

1. 最初に2個の直列抵抗の値を決定し、前の回路がこのインピーダンスを十分に駆動できることを確認します。通常は2~10kΩですが、その場合、抵抗のノイズが計装アンプ自体のノイズを上回ることがあってはなりません。2kΩの抵抗ペアを使用すると、8nV/√Hzのジョンソン・ノイズが追加されます。ジョンソン・ノイズは、4kΩの抵抗ペアでは11nV/√Hz、10kΩの抵抗ペアでは18nV/√Hzに増加します。
2. 次に、フィルタの差動(信号)帯域幅を設定するコンデンサC2の適切な容量を選択します。入力信号を減衰せずに、可能な限り低い容量を設定するのが最良の方法です。通常は、最高信号周波数の10倍の差動帯域幅が適切です。
3. 続いて、同相帯域幅を設定するコンデンサC1aとC1bの容量を選択します。普通レベルのAC CMRでは、C2の容量の10%以下としてください。同相帯域幅は常に、ユニティ・ゲイン時の計装アンプの帯域幅の10%以下に抑える必要があります。

## 具体的な設計例

### AD620 シリーズ計装アンプの RFI 回路

図 5-26 は、AD8221 よりもノイズ・レベルが高く ( $12\text{nV}/\sqrt{\text{Hz}}$ )、帯域幅が低い AD620 シリーズなどの汎用の計装アンプに対応する回路を示します。したがって、同じ入力抵抗を使用していますが、十分な RF 減衰を行うためコンデンサ C2 の容量は約 5 倍の  $0.047\mu\text{F}$  に増加しました。図の数値の部品を使用すると、この回路の  $-3\text{dB}$  帯域幅は約  $400\text{Hz}$  です。抵抗 R1a と R1b の値を  $2.2\text{k}\Omega$  まで下げると、この帯域幅は  $760\text{Hz}$  に増加します。この帯域幅の増加には注意が必要です。より低いインピーダンス負荷を駆動する回路が計装アンプの前段に必要となるため、入力過負荷に対する保護性能が多少劣化します。

### マイクロパワー計装アンプの RFI 回路

一部の計装アンプは他のタイプよりも RF 整流が発生しやすく、もっと高度なフィルタが必要になる場合があります。AD627 など、

どの、入力段の動作電流が低いマイクロパワー計装アンプがその良い例です。2つの入力抵抗 R1a/R1b の値とコンデンサ C2 の容量の両方、または一方の値を大きくする単純な手法によって RF 減衰量は増加しますが、信号帯域幅は低下します。

計装アンプ AD627 は、AD620 シリーズなどの汎用 IC よりもノイズが高い ( $38\text{nV}/\sqrt{\text{Hz}}$ ) ため、回路のノイズ性能を大幅に劣化させることなく、値の大きい入力抵抗を使用できます。図 5-24 の基本的な RC RFI 回路を値の大きい入力抵抗を使用するように修正した回路を図 5-27 に示します。

フィルタの帯域幅は約  $200\text{Hz}$  です。ゲイン = 100 では、 $1\text{Vp-p}$  の入力を加えたときの  $1\text{Hz} \sim 20\text{MHz}$  の入力範囲における最大 DC オフセット・シフトは約  $400\mu\text{V RTI}$  です。同じゲイン時に、この回路の RF 信号除去 (出力を RF レベルとし、RF 信号を入力に印加) は  $61\text{dB}$  以上になります。




図 5-26. AD620 シリーズ計装アンプの RFI 回路




図 5-27. AD627 用の RFI 低減回路

### AD623 計装アンプ用の RFI フィルタ

図5-28は、AD623計装アンプとの使用を推奨するRFI回路を示します。AD623はAD627よりもRFIの発生量が低い傾向にあるため、入力抵抗の値を $20\text{k}\Omega$ から $10\text{k}\Omega$ に下げることができます。これによって回路の信号帯域幅が増加し、抵抗からのノイズ量が小さくなります。しかも、 $10\text{k}\Omega$ の抵抗は非常に効果的な入力保護を維持します。図の数値の部品を使用すると、このフィルタの帯域幅は約 $400\text{Hz}$ です。ゲイン=100の動作時、 $1\text{Vp-p}$ の入力が加えられたときの最大DCオフセット・シフトは $1\mu\text{V RTI}$ よりも低く抑えられます。同じゲイン時に、この回路のRF信号除去は $74\text{dB}$ 以上です。




図 5-28. AD623 の RFI 低減回路

### AD8225 の RFI フィルタ回路

図5-29は、この計装アンプ用の推奨RFIフィルタを示します。AD8225計装アンプはゲインが5に固定されており、AD8221より多少RFIの影響を受けやすいデバイスです。RFIフィルタを使用しなければ、 $2\text{Vp-p}$ 、 $10\text{Hz} \sim 19\text{MHz}$ のサイン波の入力時に、AD8225のDCオフセット測定値は約 $16\text{mV RTI}$ になります。 $4\text{k}\Omega$ の代わりに $10\text{k}\Omega$ という大きい抵抗のフィルタを使用しているため、AD8221の回路よりRF減衰量が増加します。これは、AD8225のノイズ・レベルの方が高いため可能になります。このフィルタを使用すると、DCオフセット誤差はまったく測定されませんでした。




図 5-29. AD8225 の RFI フィルタ回路

## AD8555 センサ・アンプ用の RFI フィルタ

図5-30に示す回路は、AD8555の通過帯域での性能を低下させることなく、良好なRFI低減を実現しています。図の数値の部品を使用すると、このフィルタの同相帯域幅は約40kHzです。AD8555の通過帯域での同相ノイズ除去を維持するためには、コンデンサは5%（シルバー・マイカ）より良好な精度が必要で、また可能な限りアンプ入力に近くに配置する必要があります。抵抗は1%精度の金属皮膜を使用します。C3に0.047 $\mu$ Fの値を使用すると、回路の差動帯域幅は約4kHzとなります。




図 5-30. AD8555 の RFI フィルタ回路

オンチップで EMI/RFI フィルタを搭載した計装アンプ AD8556は、AD8555にきわめて類似した製品です。AD8556には、-IN、+IN、FILT、VCLAMPの各ピンに内蔵EMIフィルタが接続されています。ピンに接続されたこれらの内蔵フィルタは、干渉帯域幅を制限し、また良好なRFI低減を示し、計装アンプの通過帯域での性能を低下させることはありません。図5-31は、EMI/RFIフィルタを含むAD8556のブロック図を示します。

AD8556は、入力、VCLAMP、フィルタの各ピンに、オンチップ・フィルタが接続されています。AD8556内の1次ローパス・フィルタは、AD8556外部の配線やPCボード・パターンで生じる高周波EMI信号を除去するのに役立ちます。いずれのアンプの場合でも、RFI/EMI信号に対して最も敏感なピンは、非反転入力ピンです。このピンに現れる信号は同相信号として働き、問題となります。

AD8556の入力のフィルタには、2種類の帯域幅があります。同相モードと差動モードの帯域幅です。AD8556の入力ピンに配置されたEMIフィルタは、同相信号に現れるEMI/RFI低減を除去します。




図 5-31. オンチップ EMI/RFI フィルタを示した AD8556 のブロック図

図5-32は、ノイズの多い同相信号の有無をシミュレートしています。また、図5-33は、 $V_{OUT}$  における応答のDC値を示しています。




図 5-32. 同相 RFI/EMI 信号を加えたときの AD8556 の性能を検証するテスト回路




図 5-33. 同相 RFI による  $V_{OUT}$  での DC 入力オフセット値の周波数特性

差動帯域幅は、2つの入力、VPOS (つまり+IN) とVNEG (-IN) 間に差動信号を加えた場合のフィルタの周波数応答を規定しています。図5-34は、AD8556のEMI/RFI感受性を検証するテスト回路を示しています。




図 5-34. 差動モード RFI/EMI 信号を加えたときの AD8556 の性能を検証するテスト回路

EMI/RFI差動信号に対するAD8556の応答特性を図5-35に示します。




図5-35. EMI/RFI差動信号によるAD8556のDCオフセット・シフトの周波数特性

最も効果的にEMIを除去するため、VPOSとVNEGにおけるPCボードのリード線はできる限り同等のリード線にする必要があります。こうすることで、VPOSとVNEGピンが受信するEMIはすべてほぼ同量 (つまり同相入力) となり、AD8556によって除去されます。また、VPOSとVNEGピンにフィルタを追加し、他のピンでのフィルタリングに比べてより効果的に、好ましくない振る舞いを低減する必要があります。

## X2Y® コンデンサ \* を使用した同相フィルタ

図 5-36 に、X2Y コンデンサの内部結線図を示します。これらは超小型の3端子デバイスで、4つの外部接続端子A、B、G1、G2を備えています。G1とG2端子はデバイス内部で接続されています。X2Y コンデンサの内部プレート構造は、非常に興味深い特性を備えた集積回路を形成しています。静電的には、3つの電気的接点でG1とG2端子を共有する2つのコンデンサを形成します。両コンデンサは、製造工程で自動的にきわめて厳密なマッチングがとられます。またX2Y 構造には、効果的な単巻変圧器／同相チョーク・コイルが含まれます。この結果、これらのデバイスを同相フィルタ用に使用すると、フィルタのコーナー周波数より上側での同相信号の減衰が、同等のRCフィルタに比べて大幅に大きくなります。このため、通常はコンデンサC2を省くことができ、コストとボードスペースを節減できるようになります。




図 5-36. X2Y の静電的モデル

図 5-37a は、従来の RC 同相フィルタを示し、図 5-37b は、X2Y デバイスを使用した同相フィルタ回路を示します。図 5-38 は、この両フィルタによって得られる RF 減衰を比較したグラフです。




図 5-37a. 従来の RC 同相フィルタ




図 5-37b. X2Y コンデンサを使用した同相フィルタ




図 5-38. RF 減衰量 (X2Y と従来の RC の同相フィルタ)

\* C1 の部品番号は、500X14W103KV4 です。X2Y 部品は、Johanson Dielectrics 社 ((818) 364-9800) から購入できます。X2Y メーカーの一覧は、[www.x2y.com/manufacturers](http://www.x2y.com/manufacturers) に掲載しています。

計装アンプのRFIフィルタの代わりに同相RFチョークを使用する

RC入力フィルタを使用する代わりに、図5-39に示すように市販の同相モードRFチョークを計装アンプの前段に接続できます。同相チョークは、1個のコアを共有する2巻線のRFチョークです。両方の入力に同相のRF信号がすべてチョークで減衰されます。同相チョークは最少の部品数でRFIを低減する簡易な手段であり、信号通過帯域も高いのですが、効果は実際に使用する同相チョークの品質によって左右されます。内部マッチングの優れたチョークを選んでください。チョークを使用する際のもう1つの問題は、RC RFIフィルタを使用した時に得られる入力部の保護がまったく得られないということです。

**AD620** 計装アンプと指定のRFチョークを使用し、ゲインを1000に設定して、1Vp-pの同相サイン波を入力に加えると、図5-39の回路はDCオフセット・シフトを4.5μV RTIより低く抑えます。表5-3に示すように、高周波の同相ノイズ除去比も大きく低減しています。

表5-3. 図5-39の回路使用時のAC同相ノイズ 対 周波数

周波数	CMRR (dB)
100kHz	100
333kHz	83
350kHz	79
500kHz	88
1MHz	96

一部の計装アンプは他のタイプよりもRFIの影響を受けやすいため、同相チョークの使用が不適切な場合があります。このような場合はRC入力フィルタを選択してください。




図 5-39. 市販の同相 RF チョークを使用して RFI を低減する回路



## RFI のテスト

図 5-40 は、RFI 除去測定用の代表的なセットアップを示しています。これらの回路の RFI 低減をテストする場合、ごく短いリード線で 2 本の入力端子間を接続します。良好な品質のサイン波発生器を、50Ω の終端ケーブルを介してこの入力に接続します。

オシロスコープを使用し、ケーブルの発生器接続側で 1Vp-p が出力されるように発生器を調整します。計装アンプを高いゲイン（ゲイン＝100 など）で動作するように設定します。DC オフセット・シフトは、DVM を使用して直接、計装アンプの出力で読み取れます。高周波数 CMR を測定する場合、計装アンプの出力に補償済みのプローブを備えたオシロスコープを接続し、入力周波数に対するピーク to ピーク出力電圧（すなわち、フィードスルー）を測定します。CMRR 対周波数の計算では、計装アンプの入力終端電圧 ( $V_{IN}/2$ ) とゲインを考慮に入れる点を忘れないでください。

$$CMR = 20 \log \frac{\left( \frac{V_{IN}}{2} \right)}{\left( \frac{V_{OUT}}{\text{ゲイン}} \right)}$$

## ローパス・フィルタ処理により S/N 比を改善する

ノイズの多い測定内容からデータを抽出するには、ローパス・フィルタを使用して信号帯域内にないすべての信号を除去することにより、測定のス/N 比を大幅に改善できます。場合によっては、バンドパス・フィルタ（信号周波数より上および下の両方の応答を除去）を採用することで、測定分解能をさらに向上できます。




図 5-40. 計装アンプの RFI 除去測定の代表的なテスト・セットアップ

図5-41の1Hzの4極能動フィルタは、非常に効果的なローパスフィルタの例で、通常、計装アンプで信号を増幅した後に追加するものです。このフィルタは、低価格で高DC精度が得られると同時に、部品点数を最小限に抑えます。

部品値を調整することにより、1Hz以外のコーナー周波数を簡単に実現できます(表5-4参照)。2極フィルタが望ましい場合は、第1段のオペアンプから出力を取り出すだけです。

クワッド・オペアンプ(AD704またはOP497)の電流ノイズ、入力オフセット、入力バイアス電流が低レベルであるため、オペアンプのドリフト性能 $1\mu\text{V}/^\circ\text{C}$ を犠牲にすることなく $1\text{M}\Omega$ 抵抗を使用できます。したがって値の小さなコンデンサを使用できるため、コストとスペースを節減できます。

さらに、これらのオペアンプの入力バイアス電流は、MIL温度範囲のほぼ全域にわたって入力オフセット電流と同程度に低く、通常の平衡抵抗(およびそのノイズを低減するためのバイパス・コンデンサ)を使用する必要がほとんどありません。ただし、オプションの平衡抵抗を追加することで、 $100^\circ\text{C}$ を超える温度での性能を強化できます。

指定した値は、 $1.0\text{Hz}$ の $-3\text{dB}$ ポイント用の値です。他の周波数に対する値は、コンデンサ $\text{C1} \sim \text{C4}$ の値を等比的に増減するだけで求められます。たとえば、 $3\text{Hz}$ ベッセル応答特性の場合、 $\text{C1} = 0.0387\mu\text{F}$ 、 $\text{C2} = 0.0357\mu\text{F}$ 、 $\text{C3} = 0.0533\mu\text{F}$ 、 $\text{C4} = 0.0205\mu\text{F}$ となります。




図 5-41. データ・アキュイジション用の 4 極ローパス・フィルタ

表5-4. 1Hz、4極ローパス・フィルタ用に推奨される部品値

望ましいローパス 応答	セクション 1		セクション 2					
	周波数 (Hz)	Q	周波数 (Hz)	(Q)	C1 ( $\mu\text{F}$ )	C2 ( $\mu\text{F}$ )	C3 ( $\mu\text{F}$ )	C4 ( $\mu\text{F}$ )
ベッセル	1.43	0.522	1.60	0.806	0.116	0.107	0.160	0.0616
バタワース	1.00	0.541	1.00	1.31	0.172	0.147	0.416	0.0609
0.1dB チェビシェフ	0.648	0.619	0.948	2.18	0.304	0.198	0.733	0.0385
0.2dB チェビシェフ	0.603	0.646	0.941	2.44	0.341	0.204	0.823	0.0347
0.5dB チェビシェフ	0.540	0.705	0.932	2.94	0.416	0.209	1.00	0.0290
1.0dB チェビシェフ	0.492	0.785	0.925	3.56	0.508	0.206	1.23	0.0242

## CMRとセtring時間の外部調整

超高速で広帯域の計装アンプが必要なとき、1つの一般的な手法として、複数のオペアンプ、またはオペアンプと高帯域減算器アンプを組み合わせる方法があります。このようなディスクリート設計では、外部トリミングによる調整で最高のCMR性能を容易に得られます。代表的な回路を図5-42に示します。常にDC CMRを先に微調整する必要があります。DC CMRは周波数全域にわたってCMRRに影響を及ぼすからです。

+ $V_{IN}$ と- $V_{IN}$ 端子を接続し、2つの入力端子とグラウンド間にDC入力電圧を加えます。10VのDC入力が供給されるように電圧を調整します。次に、DC CMRトリミング・ポテンショメータを調整し、出力が正と負の両方のDC印加電圧に等しくなるよう、また可能な限り低くなるようにします。

AC同相ノイズのトリミングも同様の方法で行いますが、入力にはAC信号を加えます。使用する入力周波数は、回路の-3dB帯域幅より幾分低い値でなければなりません。

入力振幅は、入力を接続した状態で20Vp-pに設定します。次に、AC同相ノイズ・トリマをゼロ設定し、出力が可能な限り低くなるようにします。セtring時間を最良にする必要がある場合は、出力波形をオシロスコープで観察しながら、AC同相ノイズ・トリマを使用して調整します。場合によっては、最良のCMRと最速のセtring時間のいずれか一方を諦めざるを得ないこともあります。




図 5-42. ディスクリートの3 オペアンプ構成の計装アンプのための、外付けのDC および AC のCMRトリミング回路

## 第6章

### 計装アンプとディファレンス・アンプのアプリケーション回路

#### 真の差動出力の計装アンプ回路

図6-1に示すように、AD8222は真の差動出力計装アンプ回路として容易に構成できます。この接続により、+OUTと−OUTの両方で低インピーダンス出力が実現されます。

差動電圧はアンプA1のみによって決まるため、精度仕様（オフセット電圧、オフセット・ドリフト、1/fノイズ）はすべて、アンプA1がシングルエンド・モードで動作している場合と同じです。

アンプA1の差動出力電圧は、次式を満たすように決定されます。

$$V_{DIFFOUT} = V_{+OUT} - V_{-OUT} = (V_{+IN} - V_{-IN}) \times \text{ゲイン}_{A1}$$

出力同相電圧は、 $V_{REF2}$ と $V_{REF1}$ の平均電圧で決まります。

アンプA2の出力同相電圧は、次式を満たすように決定されます。

$$V_{CMOUT} = \frac{(V_{-OUT} + V_{+OUT})}{2} = \frac{(V_{REF2} + V_{REF1})}{2}$$

$V_{REF1}$ ピンと $V_{REF2}$ ピンは特性が異なるため、さまざまなアプリケーション用にリファレンス電圧を容易に設定できます。 $V_{REF2}$ は高インピーダンスですが、製品の電源レールまでの振幅は得られません。一方、 $V_{REF1}$ は低インピーダンスで駆動する必要がありますが、電源レールを300mV超えても動作できます。きわめて一般的な1つのアプリケーションとして、出力同相電圧を差動ADCのスケールの中間電圧に設定する方法があります。この場合、ADCのリファレンス電圧を $V_{REF2}$ 端子に加え、 $V_{REF1}$ 端子にはグラウンドを接続することになります。こうすることで、ADCのリファレンス電圧の半分の出力同相電圧が得られます。




図 6-1. 差動出力の計装アンプ回路

#### ディファレンス・アンプによる高電圧の測定

図6-2は、大きな信号の測定に従来から使用されている2つの方法を示しています。1つは、2抵抗分圧器と出力バッファで構成され、もう1つは値の大きな入力抵抗を用いたインバータで構成されています。どちらの手法も、1つの抵抗だけが電力を消費するため、自己発熱を生じ、また温度変化による抵抗値の変動が大きな非直線性誤差を生み出すという問題を抱えています。これらの手法には、アンプに関する問題も伴います。オフセット電流、オフセット電圧、CMRR、ゲイン誤差、アンプと抵抗のドリフトが組み合わせることにより、システム全体の性能が大幅に低下します。




図 6-2. 高電圧を測定するための2つの従来手法

何らかの改善が必要なことは明かです。図6-3に、400Vを超えるピークtoピーク入力を100万分の5の非直線性誤差で測定できる回路の回路図を示します。この回路は、入力信号を20分の1に減衰し、出力バッファリングも行います。アンプおよび減衰抵抗はすべてAD629のICにパッケージされているため、減衰器の両抵抗は同じ温度になります。増幅段にはスーパーベータ・トランジスタを採用しているため、オフセット電流誤差とバイアス電流誤差は低減されています。また、ノイズ・ゲインはないため（低周波数では100%帰還）、AD629のオフセット電圧とそのドリフトによる誤差の増加はほとんどありません。




図 6-3. 新しい高電圧測定システム

AD629は、100%帰還ではその機能を果たすことができません。30pFコンデンサによって帰還ゲインに極と零点を追加することで安定性を維持し、システムの帯域幅を最大化しています。極は次式から求められます。

$$f_p = 1 / (2\pi (380k\Omega + 20k\Omega) 30pF) = 13kHz$$

また、ゼロ周波数は次式から求められます。

$$f_z = 1 / (2\pi (20k\Omega) 30pF) = 265kHz$$

図6-4は、400Vp-p入力（上）と20Vp-p出力（下）の性能グラフです。図6-5は、入力信号（50Vp-p/DIV）対出力（5Vp-p/DIV）を示すグラフです。図6-6もクロスプロットのグラフで、入力信号対非直線性を示しています。




図 6-4. 性能グラフ：上—入力電圧（400Vp-p）、下—出力電圧（20Vp-p）




図 6-5. 高電圧測定システムのクロスプロット




図 6-6. 高電圧測定システムの非直線性誤差  
Y 軸：出力の非直線性誤差（10ppm/DIV）  
X 軸：入力電圧（50V/DIV）

## 高精度の電流源

図6-7は、電流源として構成したAD8553です。電流出力ノードの電圧(図では $I_{OUT}$ )がAD8553の $V_{REF}$ ピンの電圧を決定します。また、AD8553への入力信号 $V_{IN}$ が $R1$ を流れる電流を決定します。結果として、 $R2$ 両端の電圧降下は、次式に従い $V_{IN}$ によって決定されます。

$$VR2 = 2 (V_{IN}/R1) R2$$





図 6-7. 精度±1mAのDC電流源



$$f_U = \frac{1}{2\pi \left( \frac{R1}{2} \right) (C1)}$$

図 6-8. 低周波の差動入力積分器 (PID ループ用)

## PID ループ用積分器

図6-8は、積分器として構成したAD8553です。この構成は、制御システムのPID (比例/積分/微分) ループ内部で使用できます。この場合、 $F_{UNITY} = 1/(\pi (R1) C1)$  において積分器のゲインは1になります。この結果は、AD8553によって $R1$ を流れる電流が2倍になるため、実質抵抗値が $(R1)/2$ になるという事実に基づくものです。この構成の入力オフセット電圧は、システムが定常状態の条件下にあると仮定した場合、 $R1$ の大きさに比例します。したがって、システムが定常状態の条件下にあると仮定した場合の積分器の入力オフセット電圧は、基本的には $R1$ の大きさと、AD8553の内部オフセットで決まります。

これで、 $V_{OUT}$ と $V_{REF}$ の間の電圧は $VR2$ に等しくなります。結果として、この電流源からの出力電流は、 $I_{OUT} = (VR2/R_{SET})$  になります。この電流の値は±1mAの範囲内に収まります。つまり、 $0.8V < V(I_{OUT}) < V_{CC} - 0.8$  (単電源) となります。この順守範囲は、AD8553の $V_{REF}$ ピンのダイナミック・レンジで制限されます。両電源システムの場合、この順守範囲にはグラウンドが含まれます。 $R1$ を調整する場合は、 $R1$ の電流が19μA未満になるようにしてください。また $R2$ の値を調整する場合は、AD8553の4番ピンが有効出力範囲 (各電源から75mV) を超えないようにしてください。この電流源を使用すると、ある場所から別の遠隔地に信号を伝達し、その遠隔地でトランスインピーダンス・アンプによって電圧に戻すことができます。

## 優れた高周波数 CMR を備えた複合計装アンプ回路

計装アンプ回路の第1の利点は、同相ノイズの除去が可能です。AD8221とAD8225はともに広いCMR周波数範囲を備えています。多くの計装アンプは、オーディオ範囲を超える周波数ではまともなCMRを備えていません。

図6-9の回路は、同相ノイズ除去比の大きな複合計装アンプです。計装アンプによって、同相ノイズを良好に除去できる周波数範囲が広がっています(図6-10)。この回路は、3つの計装アンプで構成されています。そのうちの2つ、U1とU2は互いに相関性があり、逆位相で接続されています。この2つのデバイスは設計上相関性があるため、マッチングをとる必要がありません。その出力OUT1とOUT2は、もう1つの計装アンプを駆動し、この3番目のアンプが同相信号とアンプの差動信号を除去します。システム全体のゲインは、外付け抵抗を追加して決定できます。外付け抵抗を追加しない場合、システムのゲインは2となります(図6-11)。ゲイン100の回路の性能を図6-12に示します。




図 6-9. 複合計装アンプ




図 6-10. 図 6-9 の回路の CMR (20kHz 時)




図 6-11. ゲイン 2 における CMR の周波数特性




図 6-12. ゲイン 100 におけるシステムの CMR

U1とU2は相関性があるため、同相誤差は同じです。このため、これらの誤差はU3への同相入力信号として現れ、U3がこれを除去します。実際、図6-13に示すように、必要であれば、OUT1とOUT2が直接ADCを駆動できます。このADCの差動入力段が通常、同相信号を除去します。




図 6-13. 初段の OUT1 信号と OUT2 信号が ADC を直接駆動でき、この ADC が同相信号を除去する。

## AC 励起を使用した歪みゲージ測定

歪みゲージ測定は、オフセット・ドリフト、 $1/f$  ノイズ、ライン・ノイズに悩まされることがよくあります。1つの解決策として、AC 信号を使用してブリッジを励起するという方法があります。これを図 6-14 に示します。AD8221 は信号を増幅し、AD630AR はそれに同期して波形を復調します。結果は、ブ

リッジのひずみに比例した DC 出力となります。出力信号には、計装アンプや検出器に伴う DC 誤差（オフセットやオフセット・ドリフトなど）は含まれていません。

図 6-14 では、400Hz の信号でブリッジを励起しています。AD8221 の入力信号は AC 電圧です。同様に、AD630 の入力信号も AC ですが、AD630 の後段のローパス・フィルタ端での信号は DC です。

400Hz の AC 信号は整流されて平滑化されます。つまり、DC 誤差は AC 信号に変換され、AD630 によって除去されます。最終的に、高精度の DC 信号が得られます。

AD8221 がこのようなアプリケーションに非常に適している理由は、このアンプが周波数帯域全体にわたって高い CMRR を備えているため、対象の信号は、大きなサイン波の同相電圧に重畳した小信号として現れ、これが増幅されて、かつ同相信号は除去されるからです。標準的な計装アンプでは、約 200Hz で CMRR は低下します。一方、AD8221 は 10kHz を超える帯域でも同相信号を除去します。

AC 信号源を利用できない場合は、スイッチを使用して整流電圧を構築できます。AD8221 の全周波数域にわたる高 CMRR により、整流電圧源に含まれる高周波の高調波は除去されます。




図 6-14. AC 信号を使用した励起



## AD628 高精度ゲイン・ブロックのアプリケーション

**AD628**は、ディファレンス／スケーリング・アンプとして、またはピン直結の高精度ゲイン・ブロックとして動作します。ADCの前段で使用できるよう特別に設計された**AD628**は、入力のスケーリングとバッファリングのアンプとして非常に便利なアンプです。ディファレンス・アンプとしては、最大±120Vの大きな同相電圧に重畳した微小差動電圧を抽出できます。また、**AD628**はいくつかのピンを直結することで、プリパッケージ化された高精度ゲイン・ブロックとして機能し、広範囲の高精度ゲインを提供することで、ゲイン・ドリフトやオフセット・ドリフトのきわめて少ない高精度なデータ・アキュイジションが可能となります。

AD628は最小限の外付け部品だけを使用しています。超小型MSOPパッケージにより、これらの機能を市場で最も小型サイズで提供しています。高ゲイン精度と低ドリフトに加えて、きわめて高い同相ノイズ除去が可能で、1kHzで90dB以上 (typ)、100kHzで最も60dBのCMRRを維持しています。

AD628はVREFピンを備え、単電源ADCを駆動するためのDC（ミッドスケール）オフセットを持たせることが可能になります。この場合、ADCのリファレンス・ピンにVREFピンを直結するだけでよく、これにより容易にレシオメトリック動作も可能になります。

## ゲイン・ブロック IC を使用する理由

実際の測定では、ノイズの多い信号源から微弱な信号を抽出することが必要になります。差動測定を行うときでも、大きな同相電圧が頻繁に存在します。一般的なソリューションは、オペアンプ、または少し良い方法として計装アンプを使用し、ある種のローパス・フィルタリングを行ってバックグラウンド・ノイズのレベルを低減するというものです。

この従来の手法の問題は、ディスクリート構成オペアンプ回路の同相ノイズ除去は貧弱で、入力電圧範囲は常に、電源電圧未満であるという点です。差動信号源で使用する際には、モノリシックICを使用した計装アンプ回路によって同相ノイズ除去は改善されます。ただし、信号源が電源電圧より大きい場合や、信号が大きな同相電圧に重畳している場合、標準的な計装アンプは使えません。また、単一の外付けゲイン抵抗を使用した計装アンプは、ゲイン・ドリフトを生じます。さらに、ローパス・フィルタリングには個別のオペアンプといくつかの外付け部品を追加する必要がある、貴重なボードスペースを浪費することになります。

AD628は、ADCとともに、センサ、シャント抵抗、またはデータ・アキュイジションの別のポイントとの間のスケーリング・アンプとして機能することで、前述の一般的な問題を解消できます。入力範囲が最大120Vであるため、大きな信号や、高い同相電圧に重畳した小さな信号を直接測定できます。

## 単極ローパス・フィルタを備えた標準の差動入力 ADC バッファ回路

図6-15は、非常に高い同相電圧に重畳した差動入力信号を受信するために接続されたAD628を示しています。AD628のゲイン・ブロックには、A1とA2の2つのアンプを内蔵しています。3番ピンはグラウンドに接続されているため、アンプA1はゲイン0.1で動作します。100k $\Omega$ の入力抵抗およびその他の設計上の工夫により、AD628は最大 $\pm 120\text{V}$ の同相電圧に重畳した小入力信号を処理できます。




図 6-15. 単極ローパス・フィルタを備えた基本的な差動入力接続

6-7




図 6-17. 2 極ローパス・フィルタリングを備えた差動入力回路

## 2 極ローパス・フィルタリングを備えた差動入力回路

図 6-17 に示した回路は、基本的な ADC インターフェース回路に改良を加えたものです。この回路では、追加のコンデンサ (C2) 1 つ分の価格で 2 極ローパス・フィルタリングを追加しています。

前述の回路同様、ローパス・フィルタの最初の極は、A1 の出力に配置された内蔵の  $10\text{k}\Omega$  抵抗と外付けコンデンサ C1 とで設定されます。2 番目の極は、A2 の帰還経路内の外付け RC 時定数 (抵抗  $R_F$  両端のコンデンサ C2 で構成) で形成されます。この極は、その RC コーナー周波数 ( $1/(2\pi RC)$ ) の上に、単極 LP フィルタに比べて急激な周波数のロールオフを形成することに留意してください。ただし、入力周波数が増大するにつれて、アンプ A2 のゲインは低下してユニティに達し、これ以上には低下しません。このため、アンプ A2 の電圧ゲインは、 $-3\text{dB}$  コーナー周波数以下では  $R_F/R_G$  の比によって決まり、それ以上の周波数ではユニティ・ゲインになります。




図 6-18. 2 極ローパス・フィルタの周波数応答

図 6-18 は、 $-3\text{dB}$  コーナー周波数が  $200\text{Hz}$  となるように部品を選択したフィルタの出力の周波数特性を示します。コーナー周波数とその約 10 倍の周波数との間に急峻なロールオフがあります。このポイントより上では、2 番目の極の効果は薄まり、減衰率は単極応答の率に近づきます。

表6-1

2 極ローパス・フィルタ

入力範囲：10V<sub>p-p</sub> フルスケール (5V<sub>p-p</sub> 出力の場合) $R_F = 49.9\text{k}\Omega$ 、 $R_G = 12.4\text{k}\Omega$ 

-3dB コーナー周波数

	200Hz	1kHz	5kHz	10kHz
コンデンサ C2	0.01 $\mu\text{F}$	0.002 $\mu\text{F}$	390pF	220pF
コンデンサ C1	0.047 $\mu\text{F}$	0.01 $\mu\text{F}$	0.002 $\mu\text{F}$	0.001 $\mu\text{F}$

表6-2

2 極ローパス・フィルタ

入力範囲：20V<sub>p-p</sub> フルスケール (5V<sub>p-p</sub> 出力に対して) $R_F = 24.3\text{k}\Omega$ 、 $R_G = 16.2\text{k}\Omega$ 

-3dB Corner Frequency

	200Hz	1kHz	5kHz	10kHz
コンデンサ C2	0.02 $\mu\text{F}$	0.0039 $\mu\text{F}$	820pF	390pF
コンデンサ C1	0.047 $\mu\text{F}$	0.01 $\mu\text{F}$	0.002 $\mu\text{F}$	0.001 $\mu\text{F}$

表6-1と表6-2は、さまざまな-3dB コーナー周波数と2種類のフルスケール入力範囲に対する、フィルタ部品の代表値を示します。これらの値は、標準抵抗や標準コンデンサの値に一致するよう概算してあります。コンデンサC1とC2は、高Q値で低ドリフトのデバイスであることが必要です。低グレードの円盤型セラミック・コンデンサは避けるようにしてください。最小のドリフトと最高のセリング時間を実現するには、高品質のNPOセラミック・コンデンサ、マイラ・コンデンサ、またはポリエステル・フィルム・コンデンサを推奨します。

### AD628 を用いた高精度ゲイン・ブロックの構築

実際のデータ・アキュイジション・システムでは、ADCに印加できるだけの大きさまで微弱信号を増幅する必要があります。残

念ながら、ゲイン・ブロックとして構成した場合、一般的なアンプの多くはゲイン誤差とオフセット・ドリフトの両方を生じます。

オペアンプ回路では、通常の2抵抗によるゲイン設定方法では精度とドリフトに限界があります。標準1%抵抗を使用した場合、アンプ・ゲインは2%劣化するおそれがあります。ゲインも、各抵抗のドリフトが異なるため、温度によって変動します。モノリシック抵抗ネットワークを使用して、高精度のゲイン設定を得ることができますが、これらの部品を使用するとコストが上昇し、構成が複雑になり、またボードスペースも余分に必要となります。

図6-19～図6-23に示したゲイン・ブロック回路は、これらの性能上の制約をすべて克服し、非常に安価で、さらに単一のMSOPパッケージによるソリューションが得られます。AD628は、市場で最も小型のICパッケージでこの全機能を提供しています。抵抗はすべてAD628のゲイン・ブロックに内蔵されているため、精度とドリフトのどちらも優れた値を示します。

これらのピン直結 (外付け部品が不要) 回路は、すべて0.2%よりも優れたゲイン精度と、50ppm/°Cよりも良好なTCを備えています。

### +10 または -10 の高精度ゲイン・ブロックとして AD628 を動作

図6-19は、電圧ゲインが+10となるようにAD628高精度ゲイン・ブロックICを接続した回路を示しています。ゲイン・ブロックは、適切なピンをグラウンドなどに直結することでさまざまなゲインを供給するように設定できます。ゲイン・ブロックそのものは、2つの内蔵アンプで構成されています。ゲイン0.1のディファレンス・アンプ (A1) と、それに続く中立状態のバッファ・アンプ (A2) です。

$V_{REF}$  ピン (3番ピン) とグラウンド間に入力信号が加えられます。入力を3番ピンに接続することで、A1の正入力 (V<sub>IN</sub>) の電圧は  $V_{IN}$  (100k $\Omega$ /110k $\Omega$ )、すなわち  $V_{IN}$  (10/11) となります。6番




図 6-19. 外付け部品を使用しない、ゲイン+10 の回路

ピンをグラウンドに接続することで、A2の－入力 は0V となります。したがって、A2の正入力も、A2の出力からの帰還により強制的に0V になります。このため、A1の出力も0V でなければなりません。A1の負入力 はA1の正入力と等しくなければなら ないため、どちらも  $V_{IN}$  (10/11) に等しく なります。

つまり、A2の出力電圧 ( $V_{OUT}$ ) は、次式から求められます。

$$V_{OUT} = V_{IN} (10/11) (1 + 100k/10k) =$$

$$V_{IN} (10/11) 11 = 10V_{IN}$$

図6-20に示す関連回路は、－10のゲインを供給します。この場合、A2の負入力 (6番ピン) に入力 が加えられます。動作はまったく同じですが、入力信号はA2によって180°反転します。3番ピンをグラウンドに接続することで、A1の正入力 は0V になり、帰還によってA1の負入力も強制的に0V となります。A1は

1/10 (0.1) のゲインで動作するため、A1の負入力を強制的にゼロにする必要のあるA2の出力は  $-10V_{IN}$  となります。

2つの接続は、入力インピーダンスが異なります。3番ピンを駆動するとき (図6-19)、グラウンドに対する入力インピーダンスは110k $\Omega$  となり、6番ピンを駆動するときには (図6-20)、約50G $\Omega$  となります。いずれの回路も－3dB帯域幅は、10mV入力信号に対しては約110kHz、100mVに対しては約95kHz となります。

### ＋11の高精度ゲインでAD628を動作

ゲイン＋11の回路 (図6-21) は、ゲインが＋10の場合の接続とほぼ同じですが、1番ピンがグラウンドではなく3番ピンに直結されています。この接続により、並列に結合された内蔵抵抗 (100k $\Omega$  と10k $\Omega$ ) はA1の＋入力に接続されます。このため、 $V_{IN}$  とA1の正入力間の10k $\Omega$ /110k $\Omega$  分圧器が不要となります。




図 6-20. ゲインが－10 の関連回路




図 6-21. ゲイン＋11 の回路

このように改良したことで、 $V_{IN}$  は約  $9k\Omega$  抵抗を通じて正入力を駆動します。この直列抵抗値は、アンプA1の非常に高い入力インピーダンスに比べれば無視できるものです。8番ピンとA1出力間のゲインは0.1です。したがって、帰還によってA2の出力は強制的に  $11V_{IN}$  に等しくなります。この回路の-3dB帯域幅は、10mV入力信号に対しては約105kHz、100mVに対しては約95kHzとなります。

### ＋1の高精度ゲインでAD628を動作

図6-22は、＋1の高精度ゲインを供給するようにAD628を接続した回路を示しています。前述の場合と同様、この接続ではゲイン・ブロックの内蔵抵抗ネットワークを使用して、高いゲイン精度と安定性を得ています。

入力信号は、 $V_{REF}$  ピンに加えられます。1番ピンと8番ピンはグラウンドに接続されているため、入力信号は  $100k\Omega/110k\Omega$  入力減衰器を通して、A1の＋入力に到達します。電圧は、 $V_{IN} (10/11) = 0.909V_{IN}$  に等しくなります。この点とA1出力間のゲインは  $1 + (10k\Omega/100k\Omega) = 1.10$  になります。したがって、A1の出力電圧は  $V_{IN} (1.10) (0.909) = 1.00$  となります。アンプA2は、ユニティ・ゲイン・バッファとして動作し（5番ピンと6番ピンが接続されているため）、全体としての回路ゲインは＋1となります。

### フィードフォワードを使用した帯域幅ゲイン・ブロックの改善

図6-20の回路をわずかに改良することで、少量の正帰還を加えて帯域幅を改善できます。これを図6-23に示します。4番ピンと1番ピンを接続することによって、アンプA1の出力をその正入りに帰還しています。その結果、ゲインは  $-(10 - 1/11) = -9.91$  となります。




図 6-22. AD628 の高精度＋1 のゲイン




図 6-23. フィードフォワードによる高精度－10 のゲイン・ブロック

回路全体にわたって (A2の出力からA1の負入力まで) 大きな負帰還を加えているため、結果として回路は引き続き安定しています。この接続により、実際には小信号の-3dB帯域幅は、約140kHzになります。これは、図6-17に示した改良前の回路と比べると帯域幅が27%改善されたことになります。ただし、ゲイン精度は±2%に低下します。

## 電流トランスミッタによるグラウンド・ノイズの除去

多くのシステムは、電流フローを使用してリモート計装を制御します。このようなシステムの利点は、たとえグラウンドが同じでなくても、2つのリモート接続された電源で動作させることができる点です。このような場合、入力信号に対して出力が直線であることが必要で、またグラウンド間の干渉をすべて除去する必要があります。図6-24にこの回路を示します。

この回路では、次式が成立します。

$$I_{OUT} = \frac{(V_{IN}/10)}{1k\Omega}$$

$$I_{OUT} = \frac{(V_{IN}/V)}{1k\Omega}$$


AD629は、同相電圧範囲が非常に高いディファレンス・アンプで、入力信号の3番ピンで駆動されます。伝達関数を次式で表すことができます。

$$V_{OUT} = V_{IN}$$

ここで、 $V_{OUT}$ は6番ピンとそのリファレンス (1番ピンと5番ピン) の間で測定した値、入力  $V_{IN}$  は3番ピンと2番ピンの間で測定した値です。同相信号VCMは除去されます。

6番ピンの電圧を低減するため、ゲイン9のインバータを6番ピンとリファレンスの間に接続しています。インバータでトランスミッタのゲインを設定することにより、10Vの入力に対して6番ピンの電圧が1Vしか変化しないよう、ただし6番ピンとそのリファレンスの間の電圧差が10Vとなるようにします。

OP27の非反転端子とAD629の出力との間のゲインは1であるため、出力電圧  $V_{OUT}$  の関数として出力電流に変調が生じることはありません。スケーリング抵抗R3は100Ωとし、入力信号から1mA/Vを生成しています。



\* 最新のオペアンプ製品とその仕様については、アナログ・デバイセズのウェブサイト [www.analog.com/jp](http://www.analog.com/jp) をご覧ください。

図 6-24. 電流トランスミッタ

OP27を選択した理由は、ノイズ・ゲイン10で、その帯域幅がトランスミッタの性能を損なうことがないからです。図6-25は、出力電圧 $V_{OUT}$ 対入力電圧 $V_{IN}$ の伝達関数を示しています。図6-26は、トランスミッタがグラウンド・ノイズを良好に除去している様子を示したものです。




図 6-25. 伝達関数




図 6-26. 干渉の除去

## 高レベル ADC のインターフェース

図6-27の回路は、両電源で動作する±10Vの大きなレベルのアナログ入力と、単電源で動作する低レベルの差動入力ADCとの間のインターフェースを提供する回路です。

この図に示すように、2つのディファレンス・アンプAD628は逆相で接続されています。差動出力 $V_1 - V_2$ は、次式の入力信号を減衰したものです。

$$V_1 - V_2 = \frac{(V_A - V_B)}{5}$$




図 6-27. このADC インターフェース回路は、5V 単電源で動作しながら、± 10V の差動信号を減衰してレベル・シフトしている



ディファレンス・アンプは、入力 $V_A$ と $V_B$ に重畳された同相電圧を除去します。リファレンス電圧 $V_R$ は、**ADR431**によって生成され、ADCとアンプによって共用されていますが、これによって出力同相電圧を設定します。 $C_{FILT}$ ピンの両端に配置された単一のコンデンサ $C$ は、差電圧信号 $V_1 - V_2$ をローパスでフィルタリングします。 $-3dB$ の極周波数は、 $f_p = 1 / (40,000 \times \pi \times C)$ となります。差動信号は1.5倍に増幅されます。結果として、この回路全体のゲインは $3/10$ となります。

図6-28は、10V入力信号(上)、各AD628の出力端の信号(中)、および差動出力(下)を示しています。この構成の利点は、単純なADCとのインターフェース接続をはるかに上回るものです。各AD628の誤差には相関性がないため、この回路により、同相ノイズ除去比、オフセット電圧、ドリフト、ノイズなどの仕様は $\sqrt{2}$ 倍に改善されています。




図 6-28. 各波形は、10Vの入力信号(上)、各 AD628 の出力端の信号(中)、差動出力(下)を示す

出力は85dBのSNRを示します(図6-29)。2つのAD628は、12ビット差動入力ADCである**AD7450**とインターフェース接続されます。AD7450は、ディファレンス・アンプの出力端の残留同相信号を容易に除去します。図6-30は、AD628の出力端の同相誤差を示します。




図 6-29. 図 6-27 の回路の SNR は 85dBV




図 6-30. 同相入力(上)の測定値は20Vp-p、差動出力の同相誤差(中)は20μVp-p、同相出力の誤差(下)は80μVp-p

1番上の波形は10Vの同相入力信号です。中央の波形は150μVの測定値ですが、これは2つのAD628出力を差動で測定した同相誤差です。1番下の波形は80μVの測定値ですが、結果として得られる同相誤差です。

## 高速非反転加算アンプ

図6-31の回路図は、複数の入力と1つのシングルエンド出力を備えた一般的な加算アンプの回路図です。これは反転アンプの1種になります。ポイントXは仮想グラウンドで、サミング・ジャンクションと呼ばれる。この回路の伝達関数を次式で表すことができます。

$$V_o = - \left[ \left( \frac{R_f}{R_1} \right) V_1 + \left( \frac{R_f}{R_2} \right) V_2 + \left( \frac{R_f}{R_3} \right) V_3 \right]$$




図 6-31. 従来の加算アンプ

この式からわかるように、出力は各入力に重付けをした合計であり、重みは抵抗比で決まります。すべての抵抗値が等しければ、この回路によって入力の反転和が得られます。

$$V_o = - (V_1 + V_2 + V_3)$$

$V_o = (V_1 + V_2 + V_3)$  という結果が必要な場合は、ゲイン-1のインバータを追加する必要があります。さらに、この回路には多くの問題があります。たとえば、入力インピーダンスが低いということや、正入力と負入力でインピーダンスが異なるということなどです。また、低帯域幅での使用に限られ、厳密にマッチングのとれた抵抗が必要となります。

図6-32は、高速加算アンプの回路図で、4つもの入力電圧を加算でき、出力の符号を変えるためのインバータが不要です。この回路は、オーディオやビデオのアプリケーションに有用です。回路は低価格で高速な3つの計装アンプで構成され、最初の2つのアンプは入力信号とインターフェース接続され、加算された合計が3つ目のアンプの出力（グラウンドが基準）として得られます。入力インピーダンスが非常に高く、ネットワークの出力に現れる信号は非反転です。




図 6-32. 高入力インピーダンスの加算回路

図6-33は、1MHzにおける性能グラフです。一番上の波形は、4つのすべての入力信号です。中央のパターンは、V1とV2の入力の合計です。一番下のパターンはシステムの出力で、4つすべての入力の合計です。




図 6-33. 図 6-32 の回路の性能グラフ

図6-34は、図6-32のシステムの高帯域幅を表しています。グラフから、-3dBポイントが約220MHzであることがわかります。





図 6-34. 図 6-32 の加算回路の周波数応答

## 高電圧モニタ

高精度の高電圧モニタを図6-35に示します。



\* 最新のオペアンプ製品の品番と仕様については、  
アナログ・デバイセズのウェブサイト  
[www.analog.com/jp](http://www.analog.com/jp)をご覧ください。

図 6-35. 高電圧モニタ

積分器 (OP177) がディファレンス・アンプ (AD629) の周りに負帰還を供給し、強制的にその出力を0Vに保持します。反転入力に接続されている分圧器がディファレンス・アンプの同相電圧を $V_{IN}/20$ に設定します。積分器の出力で測定出力である $V_{OUT}$ は、同相電圧を維持するために必要な電流を供給します。R1とC1は、システムの帯域幅を200kHzに補正します。

伝達関数は $V_{OUT} = V_{IN}/19$ となります。たとえば、400Vp-pの信号を入力すると、21Vp-pの出力が生成されます。

図6-36は、システムの非直線性の測定値が、400Vp-pの全入力範囲にわたって20ppm未満であることを示しています。システムのノイズは、入力を基準として約550nV/√Hzで、これは300kHzの帯域幅にわたって2mVのピーク・ノイズ電圧（フルスケールの10ppm）となります。




図 6-36.  $V_{IN}$  対 非直線性誤差

## 高精度な 48V バス・モニタ

電話機の電源は、通常 48V の DC 電源とバッテリーアレイで構成されます。バッテリーは AC 電源ラインの停電中にバックアップ電力を供給し、48V の DC 電圧を調整する役割を果たします。

定格値は−48V ですが、電話線上の DC 電圧は−40〜−80V の範囲で変化し、サージや変動の影響を受けます。電源での電圧調整は、遠隔の電圧レベルにはほとんど影響せず、サージ、電圧低下、その他のライン障害による機器の故障が検出されるとは限りません。

リモートの通信機器から電源情報を取り込むためには、時には屋外の温度条件下で、精度の高い電圧測定が必要になります。高同相電圧ディファレンス・アンプは、電流を監視する用途に使用されてきましたが、この汎用的なアンプを分圧器として使用することで、電圧レベルのリモート監視が可能になります。

図6-37は、−48V 電源から電力を供給される2つの集積回路だけを使った高精度モニタを示しています。低価格トランジスタとツェナー・ダイオードを組み合わせ、15Vの電圧をアンプに供給しています。

AD629は、自己完結型の高同相電圧ディファレンス・アンプです。この図の接続により、差動入力電圧を約19V低減し、高精度分圧器として機能します。ループの安定性を確保するには、さらにアンプを追加する必要があります。

OP777ARの出力がAD7476を駆動します。

この回路には、他の代替ソリューションに比べていくつかの利点があります。AD629のレーザ・トリミング分圧抵抗により、本質的に完全なマッチングと温度に対する追従を実現しています。−40〜−80Vにおける直線性誤差は、ほぼ測定不能ほど小さいレベルです。図6-38と6-39は、この回路の直線性と温度ドリフトの曲線です。




図 6-37. −48V 配電バスの高精度リモート電圧測定




図 6-38. 48V バス・モニタ回路の入力の直線性 対 出力




図 6-39. 48V バス・モニタの温度ドリフト

## ローサイド・スイッチによるハイサイド電流の検出

AD8202の代表的なアプリケーションとして、ソレノイドの開放をPWM制御するためにソレノイドを流れるハイサイド電流を測定するというものがあります。中でも代表的なアプリケーションに、油圧トランスミッション制御やディーゼル噴射制御があります。

この種のアプリケーションには、2つの代表的な回路構成が使用されます。

この場合、PWM制御スイッチはグラウンドを基準にしています。誘電性の負荷（ソレノイド）が電源に結合されています。また抵抗性のシャントがスイッチと負荷の間に配置されています（図6-40を参照）。シャントをハイサイド側に配置する利点は、スイッチがオフの間もシャントはループ内にあるため、再循環電流を含む全電流を測定できるという点です。さらに、ハイサイドに接するシャントのグラウンドへの短絡が検出できるため、診断性能が強化されます。

この回路構成では、スイッチが閉じているとき、同相電圧は負レール近傍にまで降下します。スイッチが開くと、誘導性負荷の両端の反転電圧は、クランプ・ダイオードによって1ダイオード降下分だけバッテリーより高い電圧に同相電圧を保持します。




図 6-40. ローサイド・スイッチ

## ハイサイド・スイッチによるハイサイド電流の検出

この構成により、ソレノイドが不意に起動したり、過度に腐食したりするおそれが最小限になります(図6-41を参照)。この場合、スイッチとシャントがともにハイサイド側にあります。スイッチをオフにすると、バッテリーが負荷から切り離されるため、グラウンドに短絡して損傷することを防ぐとともに、再循環電流の測定を継続して診断を行うことができます。大部分の時間、電源を負荷から切り離しておくことで、負荷とグラウンド間の差動電圧による腐食を最小限に抑えることができます。

ハイサイド・スイッチを使用すると、スイッチが閉じているときには、バッテリー電圧は負荷に接続されるため、同相電圧はバッテリーの電圧にまで上昇します。この場合、スイッチが開くと、誘導性負荷の両端の反転電圧は、クランプ・ダイオードによって1ダイオード降下分だけバッテリーより低い電圧に同相電圧を保持します。




図 6-41. ハイサイド・スイッチ

## モータ制御

AD8210の代表的なアプリケーションとして、Hブリッジ・モータ制御の制御ループでの用途があります。この場合、Hブリッジの中間にAD8210を配置することで(図6-42を参照)、モータに接続して利用可能なシャントを用いて、両方向の電流を正確に測定できます。

これはグラウンド基準のオペアンプよりも優れたソリューションになります。このようなアプリケーションでは通常、グラウンドは安定したりファレンス電圧ではないからです。グラウンド・リファレンスが不安定であるために、グラウンド基準の単純なオペアンプを用いた測定は不正確になります。




図 6-42. モータ制御のアプリケーション

AD8210は、Hブリッジが切り替わってモータの方向が変わるため、両方向の電流を測定します。AD8210の出力は、外部リファレンスの両方向モードに設定されています。

## ブリッジ・アプリケーション

計装アンプは、従来型の4抵抗ホイートストン・ブリッジを利用したトランスデューサからの小信号電圧出力をバッファリングして増幅するために幅広く使用されています。

### 従来型のブリッジ回路

図6-43は、従来型の抵抗ブリッジからの信号を増幅するように構成されたAD627を示しています。この回路は、両電源、単電源のいずれのモードでも機能します。通常、ブリッジは、計装アンプの駆動に使用する電圧と同じ電圧で励起されます。ブリッジの底部を計装アンプの負電源(通常0V、-5V、-12V、-15Vのいずれか)に接続することで、入力同相電圧が電源電圧の最適な中間位置に来るように設定されます。特に入力信号がバイポーラである場合は、REFピンの電圧も電源電圧の中間に設定することが望まれます。ただし、REFピンの電圧はアプリケーションに合わせて変更できます。入力範囲が( $V_{REF}$




図 6-43. 低電力アプリケーション用の従来型のブリッジ回路



## トランスデューサ・インターフェース・アプリケーション

計装アンプは長年、トランスデューサ・アプリケーションのプリアンプとして使用されています。高品質のトランスデューサは通常、高精度な直線出力を提供しますが、出力レベルは非常に低く、高出力インピーダンス特性を備えています。このため、自身のノイズの影響が信号ノイズに影響しないような高ゲインのバッファまたはプリアンプを使用する必要があります。さらに、代表的なトランスデューサは高出力インピーダンスであるため、計装アンプは低入力バイアス電流を備えていることが要求されます。

表6-3は、一般的なトランスデューサ数種類についての代表特性を示しています。

大部分のトランスデューサは低速であるため、計装アンプの帯域幅要件で十分です。また、ほとんどのアプリケーションについて、ユニティ・ゲイン時の小信号帯域幅は1MHzで十分です。

### 心電図の信号調整

AD8220は、次世代ECGのための優れた入力アンプです。小型、周波数の全範囲にわたる高CMRR、レール to レール出力、JFET入力などの特性は、このアプリケーションに最適です。皮膚で測定した電位は0.2~2mVの範囲になります。AD8220は、このような体表面の電位を測定する場合の一般的な問題の多くを解決します。AD8220の高CMRRは、ライン・ノイズや手術室内の機器が発する高周波EMIの形で混入される同相信

号を除去できます。レール to レール出力により広いダイナミック・レンジが実現し、他の計装アンプを使用した場合よりも高いゲインが得られます。JFET入力は、5pFもの大きな入力容量値が備わっています。AD8220の前段に直列入力抵抗を使用することで、自然なRCフィルタが形成され、高周波ノイズを低減できます(第5章のRF干渉の項「計装アンプ回路のRFI整流誤差の低減」を参照)。また、AD8220のJFET入力は、超低入力バイアス電流と無電流ノイズという特性を備えており、大きなインピーダンスが存在することの多いECGアプリケーションで有効です。MSOPパッケージとAD8220の最適なピン配置により、フットプリントの小型化とレイアウトの効率化が可能となり、次世代のポータブルECGへの道を開きます。

図6-46は、ECG回路図の例を示します。AD8220の後段に、4.7μFコンデンサと1MΩ抵抗からなる0.03Hzハイパス・フィルタが接続され、これによって電極間に生じるDCオフセットが除去されます。AD8618によって追加されるゲイン50により、0~5VのADC入力範囲を利用できます。アクティブな5次ローパス・ベッセル・フィルタが、約160Hzよりも大きな信号を除去します。バッファOP2177は、AD8220のゲイン設定抵抗の中間点から取り出した同相電圧をバッファリングし、反転および増幅します。この右足駆動回路は、同相信号を反転して人体に戻すことで同相信号を相殺しています。OP2177の出力に接続された499kΩの直列抵抗によって、体内へ流れ込む電流を制限します。







図 6-46. ECG 回路図の例

表6-3. トランスデューサの代表特性

トランスデューサの種類	出力のタイプ	出力インピーダンス	推奨されるアナログ・デバイセズの計装アンプ/ディファレンス・アンプ
サーミスタ	温度による抵抗の変化 (−TC)、 4% /°C (@ + 25°C)、 高い非直線性出力、単電源	50Ω ~ 1MΩ (@ + 25°C)	AD620、AD621、AD623、 AD627、AD629、AD8221、 AD8225
熱電対	低インピーダンス信号源、 10 ~ 100μV/°C、 mV 出力レベル (@ + 25°C、単電源)	20Ω ~ 20kΩ (10Ω typ)	AD620、AD621、AD623、 AD627、AD8221、AD8222、 AD8230
測温抵抗体 (RTD) (ブリッジ回路構成)	温度に対して低インピーダンス信号源 (+ TC)、0.1 ~ 0.66% /°C、 単電源または両電源	20Ω ~ 20kΩ (@ 0°C)	AD620、AD621、AD623、 AD627、AD8221、AD8225、 AD8230、AD8250、AD8251、 AD8555、AD8556
レベル・センサ サーマル・タイプ フロート・タイプ	サーミスタ出力 (低)、 可変抵抗、mV ~ 数 V の出力、 単電源	500Ω ~ 2kΩ 100Ω ~ 2kΩ	AD626、AD628、AD629、 AD8225、AD8553
ロードセル (歪みゲージ・ブリッジ) (重量測定)	可変抵抗、2mV/V 励起、 0.1% 標準フルスケール変化、 単電源または両電源	120Ω ~ 1kΩ	AD620、AD621、AD8221、 AD8222、AD8225、AD8230、 AD8555、AD8556
電流検知 (シャント)	低抵抗値出力、高同相電圧	数 Ω (以下)	AD626、AD628、AD629、 AD8202、AD8205
EKG モニタ (単電源、ブリッジ構成)	低レベル差動、出力電圧、 標準 5mV 出力、 単電源または両電源	500kΩ	AD620、AD621、AD623、 AD627、AD8220、AD8221、 AD8222、AD8225、AD8553
フォトダイオード・センサ	光強度に応じて電流が増加、 1pA ~ 1μA の I <sub>OUTPUT</sub> 、 単電源	10 <sup>9</sup> Ω	AD620、AD621、AD622、 AD623、AD627、AD8220、 AD8221、AD8222、AD8555
ホール・センサ	5mV/kg ~ 120mV/kg	1Ω ~ 1kΩ	AD620、AD621、AD622、 AD623、AD627、AD8221、 AD8222、AD8230、AD8250、 AD8251





\*最新のオペアンプ製品の品番と仕様については、  
アナログ・デバイセズのウェブサイト[www.analog.com/jp](http://www.analog.com/jp)をご覧ください。

図 6-48. ±5V 電源で動作する高精度の電圧／電流コンバータ





図 6-49. 電流センサのインターフェース

## 出力バッファリング機能付きの低電力計装アンプ

**AD627** 低電力計装アンプは、20kΩ以上の負荷インピーダンスを駆動できるように設計されていますが、さらに重い負荷に対しては、低出力電圧振幅で最大20mAを供給できます。20mAを超える出力電流が必要な場合は、図 6-50 に示すように、**AD820** などの高精度低電力オペアンプで AD627 の出力をバッファリングする必要があります。このオペアンプは、600Ω という小負荷を駆動しながら、0～4V 振幅の出力が可能です。**AD820** を追加することで計装アンプは負荷から分離されるため、温度による影響を大幅に低減できます。



\*最新のオペアンプ製品の品番と仕様については、  
アナログ・デバイセズのウェブサイト  
[www.analog.com/jp](http://www.analog.com/jp)をご覧ください。

図 6-50. 低電力計装アンプの出力バッファ

4 ～ 20mA 単電源レシーバ

図 6-51 は、4 ～ 20mA トランスデューサからの信号をマイクロコントローラ内蔵 12 ビット ADC である **ADuC812** にインターフェース接続する方法を示しています。4 ～ 20mA トランスデューサからの信号はシングルエンドです。したがって、最初にこの電流を、簡単なシャント抵抗によってコンバータの高インピーダンス・アナログ入力電圧に変換する必要があります。ただし、トランスデューサへのリターン経路上になんらかのライン抵抗があると、電流に依存したオフセット誤差が加わります。このため、電流を差動的に検出する必要があります。この回路例では、24.9Ω のシャント抵抗が、**AD627** に対して 100mV (4mA 入力の場合) ～ 500mV (20mA 入力の場合) の範囲の最大差動入力電圧を生成します。ゲイン抵抗がない場合、**AD627** は 500mV の入力電圧を 5 倍増幅して 2.5V を生成します。これは、ADC のフルスケール入力電圧になります。4mA のゼロ電流はコード 819 に相当し、LSB の大きさは 0.61mV です。




図 6-51. 4 ～ 20mA レシーバ回路

単電源熱電対アンプ

**AD627** の同相入力電圧範囲はグラウンドよりも 0.1V 下まで広がっているため、同相成分がほとんどない小さな差動信号を測定できます。図 6-52 は、J タイプ熱電対の片端をグラウンドに接続した熱電対アプリケーションを示しています。J タイプ熱電対は、 $-200 \sim +200^{\circ}\text{C}$  の温度範囲に対して  $-7.890 \sim +10.777\text{mV}$  の範囲にわたる電圧を出力します。

**AD627** のゲインを 100 にプログラムし ( $R_G = 2.1\text{k}\Omega$ )、**AD627** の REF ピンに 2V の電圧を加えることで、**AD627** の出力電圧は、グラウンド基準で 1.110 ～ 3.077V の範囲となります。

特殊製品

アナログ・デバイセズはいくつかの特殊製品を販売しています。その多くは、オーディオ市場向けに設計されたもので、一部の計装アンプで役立ちます。表 6-4 は、これらの製品の一部を示します。




図 6-52. 低電力、単電源の計装アンプを使用した熱電対アンプ

表 6-4. アナログ・デバイセズが提供する特殊製品

製品番号	名称	帯域幅	CMR (DC)	電源	特長
SSM2141	差動ライン・レシーバ	3MHz	100dB	± 18V	高 CMR、オーディオ減算器
SSM2143	差動ライン・レシーバ	7MHz (G = 0.5)	90dB	± 6 ～ ± 18V	低歪み、オーディオ減算器
SSM2019	オーディオ・プリアンプ	2MHz (G = 1)	74dB	± 5 ～ ± 18V	低ノイズ、低歪み、オーディオ計装アンプ

# 第7章

## 計装アンプ回路と最新 ADC とのマッチング

### ADC 要件の算出

市販のADCの分解能はビットで規定されます。ADCで有効な分解能は $(2^n) - 1$ になります ( $n$ はビット数)。たとえば、8ビット・コンバータの分解能は $(2^8) - 1$ 、すなわち255になります。この場合、コンバータのフルスケール入力範囲を255で割った値が、コンバータで処理できる最も小さな信号値となります。たとえば、フルスケール入力範囲が5Vの8ビットADCの限界分解能は19.6mVになります。

用途に合ったADCを選択する場合、測定分解能よりも細かい分解能のデバイスを見つける必要がありますが、経済的観点から、過剰な性能のデバイスを使う必要はありません。

表7-1は、計装アンプのプリアンプを用いる場合と用いない場合のADCの入力分解能とフルスケール入力範囲を示しています。規定されているシステム分解能は、計装アンプのプリアンプ(使用している場合)とともにコンバータが提供する分解能です。また、低レベル測定では、低ノイズの半導体デバイスが必要であることはもちろん、部品の配置、グラウンドの配線、電源のバイパス処理、またほとんどの場合、平衡シールド入力の使用にも十分な配慮が必要です。

多くのアプリケーションでは、8ビットまたは10ビット・コンバータが適しています。高分解能コンバータだけを使用するか、あ

るいは低分解能コンバータの前段にゲイン段を使用するか判断は、部品コスト、部品点数、組立て工数によって決まります。

システム全体の分解能を向上させる非常に効果的な方法の1つは、最初に信号を増幅し、ADCのダイナミック・レンジを最大限に利用できるようにするという方法です。ただし、コンバータの前段にゲインを追加するというこの方法では、同時にノイズも増加することになります。このため、ほとんどの場合、計装アンプ(または他のゲイン段)とコンバータの入力との間にローパス・フィルタを追加することが効果的です。また多くの場合、システム帯域幅は、対象とする信号の正確な測定に必要な帯域幅以上に設定する必要はありません。経験則として、ローパス・フィルタの-3dBコーナー周波数を測定対象の最大周波数の10～20倍に設定するのが良いとされています。

ADCの前に増幅段を追加することは、回路のフルスケール入力範囲を低減することにもなりますが、これはADCの分解能要件(結果としてコスト)を下げることになります(図7-1を参照)。

たとえば、ゲイン10の計装アンプを8ビット5VフルスケールADCの前段に使用すると、回路の分解能は19.5mV(5V/256)から1.95mVに向上します。同時に、回路のフルスケール入力範囲は500mV(5V/10)に低減します。

表7-1. 代表的なシステム分解能に対するコンバータの分解能とプリアンプ(計装アンプ)のゲイン

コンバータのタイプ	$(2^n) - 1$	コンバータ 分解能 mV/ ビット ( $5V / ((2^n) - 1)$ )	計装アンプの ゲイン	フルスケール 入力範囲 (Vp-p)	システム 分解能 (mVp-p)
10 ビット	1023	4.9mV	1	5	4.9
10 ビット	1023	4.9mV	2	2.5	2.45
10 ビット	1023	4.9mV	5	1	0.98
10 ビット	1023	4.9mV	10	0.5	0.49
12 ビット	4095	1.2mV	1	5	1.2
12 ビット	4095	1.2mV	2	2.5	0.6
12 ビット	4095	1.2mV	5	1	0.24
12 ビット	4095	1.2mV	10	0.5	0.12
14 ビット	16,383	0.305mV	1	5	0.305
14 ビット	16,383	0.305mV	2	2.5	0.153
14 ビット	16,383	0.305mV	5	1	0.061
14 ビット	16,383	0.305mV	10	0.5	0.031
16 ビット	65,535	0.076mV	1	5	0.076
16 ビット	65,535	0.076mV	2	2.5	0.038
16 ビット	65,535	0.076mV	5	1	0.015
16 ビット	65,535	0.076mV	10	0.5	0.008

## アナログ・デバイセズの計装アンプと ADC とのマッチング

表 7-2 は、最新世代の計装アンプと推奨 ADC を示します。

表 7-2. アナログ・デバイセズの計装アンプと推奨 ADC

アナログ・デバイセズの計装アンプ AD8221AR		アナログ・デバイセズの計装アンプ AD620AR	
小信号帯域幅:	562kHz	小信号帯域幅:	800kHz
ノイズ ( $e_{NI}$ ):	$8nV/\sqrt{Hz}$	ノイズ ( $e_{NI}$ ):	$9nV/\sqrt{Hz}$
$V_{OS}$ :	60 $\mu$ V (max)	$V_{OS}$ :	125 $\mu$ V (max)
計装アンプのゲイン:	10	計装アンプのゲイン:	10
最大出力電圧振幅:	$\pm 3.9V$	最大出力電圧振幅:	$\pm 3.9V$
CMR:	90dB (DC ~ 60Hz)	CMR:	73dB (DC ~ 60Hz)
非直線性:	10ppm (max)	非直線性:	40ppm (max)
電源電圧:	$\pm 5V$	電源電圧:	$\pm 5V$
電源電流:	1mA (max)	電源電流:	1.3mA (max)
0.01%セトリング時間 (5V ステップ):	5 $\mu$ s	0.01%セトリング時間 (5V ステップ):	7 $\mu$ s
0.001%セトリング時間 (5V ステップ):	6 $\mu$ s	アナログ・デバイセズの推奨 ADC#1 AD7610、AD7663	
アナログ・デバイセズの推奨 ADC#1 AD7685、AD7687		分解能:	16 ビット
入力範囲:	0 ~ 5V	入力範囲:	複数 ( $\pm 10V$ 、 $\pm 5V$ など)
サンプリング・レート:	最大 250kSPS	サンプリング・レート:	最大 250kSPS
単/両電源:	3V または 5V	単/両電源:	5V
電力:	1.7mW (2.5V 時) および 6mW (typ、5V 時)	電力:	2.7mA (100kSPS 時)
備考:	同パッケージの AD7685 は単純 な RC を介して AD8221 から直 接駆動可能。ADC の範囲に収 まるように REF ピンを駆動可能	備考:	より多くの大きな入力範囲が*可能
アナログ・デバイセズの推奨 ADC#2 AD7453/AD7457		アナログ・デバイセズの推奨 ADC#2 AD7895	
分解能:	12 ビット	分解能:	12 ビット
入力範囲:	0 ~ $V_{DD}$	入力範囲:	複数 ( $\pm 10V$ 、 $\pm 2.5V$ 、 0 ~ 2.5V など)
サンプリング・レート:	555kSPS/100kSPS	サンプリング・レート:	200kSPS
単/両電源:	3V または 5V	単/両電源:	5V
電力:	0.3mA (100kSPS 時)	電力:	2.2mA (100kSPS 時)
備考:	単一チャンネル、疑似差動入力 (SOT-23 パッケージ)	備考:	単電源で、バイポーラまたは ユニポーラが*可能

表7-2. アナログ・デバイセズの計装アンプと推奨ADC (続き)

<b>アナログ・デバイセズの計装アンプ</b> <b>AD8225 (固定ゲイン 5)</b>	
小信号帯域幅:	900kHz
ノイズ (e <sub>NI</sub> ):	8nV/ $\sqrt{\text{Hz}}$
V <sub>OS</sub> :	125μV (max)
計装アンプのゲイン:	5
最大出力電圧振幅:	± 4V
CMR:	90dB (DC ~ 60Hz)
非直線性:	10ppm (max)
電源電圧:	± 5V
電源電流:	1.2mA (max)
0.01%セトリング時間 (5V ステップ):	3.2μs
0.001%セトリング時間 (5V ステップ):	4μs
<b>アナログ・デバイセズの推奨 ADC#1</b> <b>AD7661</b>	
分解能:	16 ビット
入力範囲:	0 ~ 2.5V
サンプリング・レート:	最大 100kSPS
単/両電源:	5V
電力:	8mA (100kSPS 時、 リファレンス付き)
備考:	リファレンス電圧を供給
<b>アナログ・デバイセズの推奨 ADC#2</b> <b>AD7940</b>	
分解能:	14 ビット
入力範囲:	0 ~ V <sub>DD</sub>
サンプリング・レート:	100kSPS
単/両電源:	3V または 5V
電力:	0.83mA (100kSPS 時)
備考:	単一チャンネル (SOT-23)
<b>アナログ・デバイセズの計装アンプ</b> <b>AD623AR</b>	
小信号帯域幅:	100kHz
ノイズ (e <sub>NI</sub> ):	35nV/ $\sqrt{\text{Hz}}$
V <sub>OS</sub> :	200μV (max)
計装アンプのゲイン:	10
最大出力電圧振幅:	± 4.5V
CMR:	90dB (DC ~ 60Hz)
非直線性:	50ppm (typ)
電源電圧:	± 5V
電源電流:	0.55mA (max)
0.01%セトリング時間 (5V ステップ):	20μs
<b>アナログ・デバイセズの推奨 ADC#1</b> <b>AD7866</b>	
分解能:	12 ビット
入力範囲:	0V ~ V <sub>REF</sub> V、または 0V ~ 2 × V <sub>REF</sub> V
サンプリング・レート:	1MSPS (両 ADC について)
単/両電源:	単電源、2.7 ~ 5.25V
電力:	24mW (max, 1MSPS、 5V 電源時)、11.4mW (max, 1MSPS, 3V 電源時)
備考:	デュアル、2 チャンネル、 同時サンプリング ADC (シリアル・インターフェース付き)
<b>アナログ・デバイセズの推奨 ADC#2</b> <b>AD7862/AD7864</b>	
分解能:	12 ビット
入力範囲:	0 ~ + 2.5V, 0 ~ + 5V, ± 2.5V, ± 5V, ± 10V
サンプリング・レート:	600kSPS (1 チャンネルについて)
単/両電源:	単電源、5V
電力:	90mW (typ)
備考:	4 チャンネル、同時サンプリング ADC (パラレル・インターフェー ス付き)
<b>アナログ・デバイセズの推奨 ADC#3</b> <b>AD7863/AD7865</b>	
分解能:	14 ビット
入力範囲:	0 ~ + 2.5V, 0 ~ + 5V, ± 2.5V, ± 5V, ± 10V
サンプリング・レート:	175kSPS (AD7863、 両チャンネル) / 360kSPS (AD7865, 1 チャンネル)
単/両電源:	単電源、5V
電力:	70mW (AD7863, typ) / 115mW (AD7865, typ)
備考:	2 チャンネル (AD7863) / 4 チャンネル (AD7865)、 同時サンプリング ADC (パラレル・インターフェース付き)
<b>アナログ・デバイセズの推奨 ADC#4</b> <b>AD7890/AD7891/AD7892</b>	
分解能:	12 ビット
入力範囲:	0 ~ + 2.5V, 0 ~ + 4.096V, 0 ~ + 5V, ± 2.5V, ± 5V, ± 10V
サンプリング・レート:	117kSPS (AD7890) / 500kSPS (AD7891) / 600kSPS (AD7892)
単/両電源:	単電源 5V
電力:	30mW (AD7890, typ) / 85mW (AD7891, typ) / 60mW (AD7892, typ)
備考:	8 チャンネル (AD7890) / 8 チャンネル (AD7891) / 1 チャンネル (AD7892)



表7-2. アナログ・デバイセズの計装アンプと推奨ADC (続き)

アナログ・デバイセズの計装アンプ AD627AR	
小信号帯域幅:	30kHz
ノイズ ( $e_{NI}$ ):	$38\text{nV}/\sqrt{\text{Hz}}$
$V_{OS}$ :	$200\mu\text{V}$ (max)
計装アンプのゲイン:	10
最大出力電圧振幅:	$\pm 4.9\text{V}$
CMR:	77dB (DC ~ 60Hz)
非直線性:	100ppm (max)
電源電圧:	$\pm 5\text{V}$
電源電流:	$85\mu\text{A}$ (max)
0.01%セトリング時間 (5V ステップ):	135 $\mu\text{s}$
アナログ・デバイセズの推奨 ADC#1 AD7923/AD7927	
分解能:	12 ビット
入力範囲:	$0\text{V} \sim V_{REF}$ 、または $0\text{V} \sim 2 \times V_{REF}$
サンプリング・レート:	200kSPS
単/両電源:	単電源、2.7 ~ 5.25V
電力:	3.6mW (max、3V 電源、 200kSPS 時)
備考:	8 チャンネル (AD7923) / 4 チャンネル (AD7927)、 シリアル・インターフェースと チャンネル・シーケンサ付き
アナログ・デバイセズの推奨 ADC#2 AD7920	
分解能:	12 ビット
入力範囲:	$0\text{V} \sim V_{DD}$
サンプリング・レート:	250kSPS
単/両電源:	2.35V または 5.25V
電力:	3mW (typ、3V 電源、 250kSPS 時)
備考:	単一チャンネル、シリアル ADC (6 ピン SC70)

アナログ・デバイセズの計装アンプ JFET 計装アンプ AD8220AR	
小信号帯域幅:	1000kHz
ノイズ ( $e_{NI}$ ):	$15\text{nV}/\sqrt{\text{Hz}}$
$V_{OS}$ :	1mV (max)
計装アンプのゲイン:	10
最大出力電圧振幅:	$\pm 4.8\text{V}$
CMRR:	110dB (DC ~ 60Hz)
非直線性:	10ppm (max)
電源電圧:	両電源、 $\pm 5\text{V}$
電源電流:	1mA (max)
0.01%セトリング時間 (5V ステップ):	5ms
アナログ・デバイセズの推奨 ADC#1 AD7610/AD7663	
分解能:	16 ビット
入力範囲:	$\pm 2.5\text{V}$ 、 $\pm 5\text{V}$ 、 $\pm 10\text{V}$
サンプリング・レート:	250kSPS (両 ADC とも)
単/両電源:	$\pm 5 \sim \pm 15\text{V}$ および 5V
アナログ・デバイセズの推奨 #2 AD7321、AD7323、AD7327	
分解能:	13 ビット
入力範囲:	$\pm 2.5\text{V}$ 、 $\pm 5\text{V}$ 、 $\pm 10\text{V}$
サンプリング・レート:	500kSPS
単/両電源:	$\pm 5 \sim \pm 15\text{V}$ および + 5V
電力:	17mW (max、 $\pm 15\text{V}$ および 5V 電源、0.5MSPS 時)
アナログ・デバイセズの推奨 ADC#3 AD7898-3	
分解能:	12 ビット
入力範囲:	$\pm 2.5\text{V}$
サンプリング・レート:	220kSPS
単/両電源:	5V
電力:	22.5mW (max、5V 電源、 220kSPS 時)

表7-2. アナログ・デバイセズの計装アンプと推奨ADC (続き)

<b>アナログ・デバイセズの計装アンプ</b> <b>ゼロ・ドリフト計装アンプ <a href="#">AD8230RZ</a></b>	<b>アナログ・デバイセズの計装アンプ</b> <b>高速プログラマブル・ゲイン計装アンプ <a href="#">AD8250/AD8251</a></b>
小信号帯域幅: 2kHz ノイズ ( $e_{NI}$ ): $240\text{nV}/\sqrt{\text{Hz}}$ $V_{OS}$ : 10mV (max) 計装アンプのゲイン: 10 最大出力電圧振幅: $\pm 4.7\text{V}$ CMRR: 120dB (DC ~ 60Hz) 非直線性: 20ppm (max) 電源電圧: $\pm 5\text{V}$ 電源電流: 3.5mA (max)	小信号帯域幅: 10MHz ノイズ ( $e_{NI}$ ): $13\text{nV}/\sqrt{\text{Hz}}$ $V_{OS}$ : 100mV 計装アンプのゲイン: 10 最大出力電圧振幅: $V_{CC} - 1.2\text{V}$ , $V_{CC} + 1.2\text{V}$ CMRR: 100dB (DC ~ 60Hz) 非直線性: 40ppm (max) 電源電圧: 両電源、 $\pm 5 \sim \pm 12\text{V}$ 電源電流: 3mA (typ) 0.01%セトリング時間 (5V ステップ): 0.5 $\mu\text{s}$
<b>アナログ・デバイセズの推奨 ADC#1</b> <b><a href="#">AD7942</a></b> 分解能: 14 ビット 入力範囲: 5V サンプリング・レート: 250kSPS 単/両電源: 2.7 ~ 5.25V 電力: 1.25mW (2.5V 電源時)	<b>アナログ・デバイセズの推奨 ADC#1</b> <b><a href="#">AD7685</a>、<a href="#">AD7687</a></b> 分解能: 16 ビット 入力範囲: 5V サンプリング・レート: 250kSPS 単/両電源: 単電源、2.5 ~ 5V 電力: 4mW (5V 電源、0.1kSPS 時)
<b>アナログ・デバイセズの推奨 ADC#2</b> <b><a href="#">AD7321</a></b> 分解能: 13 ビット 入力範囲: $\pm 2.5\text{V}$ サンプリング・レート: 500kSPS 単/両電源: $\pm 5 \sim \pm 15\text{V}$ 、2.7 ~ 5.25V 電力: 17mW (max、 $\pm 15\text{V}$ 、5V 電源、500kSPS 時、)	<b>アナログ・デバイセズの推奨 ADC#2</b> <b><a href="#">AD7327</a>、<a href="#">AD7323</a>、<a href="#">AD7321</a></b> 分解能: 13 ビット / 12 ビット 入力範囲: $\pm 2.5\text{V}$ サンプリング・レート: 0.5MSPS 単/両電源: $\pm 5 \sim \pm 15\text{V}$ 、単電源 5V 電力: 17mW (max、 $\pm 15\text{V}$ 、5V 電源、500kSPS 時)

注：仕様は暫定です。[www.analog.com/jp](http://www.analog.com/jp) をご覧ください。

表7-2. アナログ・デバイセズの計装アンプと推奨ADC (続き)

アナログ・デバイセズの計装アンプ ゼロ・ドリフト計装アンプ <a href="#">AD8553RM</a>	
小信号帯域幅:	1kHz
ノイズ ( $e_{NI}$ ):	$150\text{nV}/\sqrt{\text{Hz}}$
$V_{OS}$ :	50mV (max)
計装アンプのゲイン:	10
最大出力電圧振幅:	0.075 ~ 4.925V
CMRR:	120dB (DC ~ 60Hz)
非直線性:	600ppm (max)
電源電圧:	単電源、5V
電源電流:	1.3mA (max)
アナログ・デバイセズの推奨 ADC#1 <a href="#">AD7476</a>	
分解能:	12 ビット
入力範囲:	0 ~ $V_{DD}$
サンプリング・レート:	1MSPS
単/両電源:	2.35 ~ 5.25V
電力:	3.6mW (max、3V 電源、 1MSPS 時)、 15mW (max、5V 電源、 1MSPS 時)
アナログ・デバイセズの推奨 ADC#2 <a href="#">AD7466</a>	
分解能:	12 ビット
入力範囲:	0 ~ $V_{DD}$
サンプリング・レート:	100kSPS
単/両電源:	1.6 ~ 3.6V
電力:	0.62mW (max、3V 電源、 100kSPS 時)、 0.12mW (max、1.6V 電源、 100kSPS 時)

アナログ・デバイセズの計装アンプ ゼロ・ドリフト計装アンプ <a href="#">AD8555AR/AD8556ARZ</a>	
小信号帯域幅:	150kHz
ノイズ ( $e_{NI}$ ):	$32\text{nV}/\sqrt{\text{Hz}}$
$V_{OS}$ :	10mV (max)
計装アンプのゲイン:	10
最大出力電圧振幅:	30m ~ 4.94V
CMRR:	100dB ( $G = 70$ 、 DC ~ 200Hz)
非直線性:	1000ppm (typ)
電源電圧:	単電源、5V
電源電流:	2.5mA (max)
0.1%セトリング時間 (4V ステップ):	8ms
アナログ・デバイセズの推奨 ADC#1 <a href="#">AD7685</a>	
分解能:	16 ビット
入力範囲:	5V
サンプリング・レート:	250kSPS
単/両電源:	単電源、2.5 ~ 5V
電力:	4mW (5V 電源、0.1kSPS 時)
アナログ・デバイセズの推奨 ADC#2 <a href="#">AD7476</a>	
分解能:	12 ビット
入力範囲:	0 ~ $V_{DD}$
サンプリング・レート:	1MSPS
単/両電源:	2.35 ~ 5.25V
電力:	3.6mW (max、3V 電源、 1MSPS 時)、 15mW (max、5V 電源、 1MSPS 時)
アナログ・デバイセズの推奨 ADC#3 <a href="#">AD7476A</a>	
分解能:	12 ビット
入力範囲:	0 ~ $V_{DD}$
サンプリング・レート:	1MSPS
単/両電源:	2.7 ~ 5.25V
電力:	3.6mW (max、3V 電源、 1MSPS 時)、 12.5mW (max、5V 電源、 1MSPS 時)




図 7-1. 計装アンプが ADC をバッファリングして DC 補正を実施

### 高速データ・アキュイジション

最新のデータ・アキュイジション・システムの速度と精度が向上したことにより、高帯域幅の計装アンプに対する需要が高まっています。特にオフセット補正と入力バッファリングが要求される、CCD 撮像装置の分野で顕著です。この分野では、CCD 撮像装置のオフセット補正のために相関二重サンプリング (CDS) 手法がよく使用されます。図 7-1 に示すように、2つのサンプル & ホールド・アンプが画素とリファレンスのレベルを監視し、そのアンプの信号を計装アンプに入力することで、DC 補正出力を供給しています。

図 7-2 は、複数の低速な非多重化バッファの代わりに、単一の高帯域幅の多重化計装アンプを使用した例を示します。このシステムにより、同相ノイズの低減とそれに伴う計装アンプによるダイナミック・レンジの拡大という利点が得られます。




図 7-2. 単一の高速計装アンプとマルチプレクサにより、複数の低速バッファを置き換え

従来、市販の計装アンプは帯域幅が低く、また  $50\Omega$  負荷を駆動できなかったため、通常、1MHz 未満の低周波数アプリケーションに用途が限られていました。帯域幅の高いアンプも存在しましたが、抵抗内蔵の固定ゲイン・タイプのものでした。これらのアンプでは、反転および非反転の端子を利用することはできませんでした。現在では、最新のオペアンプを使用し、かつ相補型バイポーラ (CB) プロセスを採用することで、高帯域幅と優れた DC 仕様の兼ね備えたビデオ帯域幅の計装アンプを構築できるようになっています。同相ノイズ除去は、トリミングにより、または低価格の抵抗アレイを使用することにより、最適化が可能です。

ADCをバッファリングする計装アンプやその前段のサンプル&ホールド機能に要求される帯域幅とセトリング時間の要件は、非常に厳しいことがあります。ADCが次のデータをサンプリングする前に信号が完全に安定するよう、入力バッファは、十分に速く信号を通過させる必要があります。ADCが確実に入力信号を処理するには、少なくとも2サンプル/秒が必要となります(FS/2)。これをナイキスト基準と呼びます。したがって、AD7266やAD7322などの2MHz ADCでは、前段の入力バッファ/サンプル&ホールドのセクションに、1MHz帯域幅で12ビットの精度が必要となります。セトリング時間も同様に重要です。ADCのサンプリング・レートはサンプリング周波数の逆数なので、2MHz ADCのサンプリング・レートは500nsとなります。つまり、1μs未満の全スループット・レートを得るためには、同じ入力バッファ/サンプル&ホールドのセクションに合計で500ns未満のセトリング時間が要求されるということになります。


#### データ・アキュイジションのための高速計装アンプ回路

図7-3は、2つのAD825オペアンプと1つのAMP03差動アンプ(減算器)を使用したディスクリートの計装アンプ回路です。この設計では、中程度のゲインで高い性能と高速性を両立して

います。回路ゲインは抵抗 $R_G$ で設定され、 $\text{ゲイン} = 1 + 2R_F/R_G$ となります。抵抗 $R_F$ は、最大帯域幅を確保するために約1kΩに保つ必要があります。ゲイン10で動作するとき( $R_G$ に222kΩの抵抗を使用)、この回路の-3dB帯域幅は約3.4MHzとなります。AC同相ノイズ除去比は(ゲイン10で、1Vp-pの同相信号が入力に加えられた場合)、1Hz~200kHzで60dBおよび2MHzで43dBです。また、4MHz~7MHzでは46dBを超えるCMRRを実現します。このアンプのRFI除去特性も優れており、DCオフセット電圧の変動対同相周波数は、1Hz~15MHzで80dBを超えます。この回路の静止電源電流は15mAです。

低入力電流のデバイスを必要とする低速アプリケーションでは、AD825の代わりにFET入力オペアンプAD823を使用できます。

この回路を使用して、AD871またはAD9240などの最新の高速ADCを駆動して、超高速データ・アキュイジションを実現できます。また、AD830も多く的高速アプリケーションで使用できます。



\*最新のオペアンプ製品とその仕様については、アナログ・デバイセズのウェブサイト[www.analog.com/jp](http://www.analog.com/jp)をご覧ください。

図 7-3. 高性能で高速の計装アンプ回路

計装アンプの仕様

どのような電子部品でも、正しく利用するにはその仕様が完全に理解することが必要です。つまり、各仕様の意味をしっかりと理解していなければ、データシートに記載された数値はほとんど価値がないということです。

ここでは、標準的なモノリシック計装アンプのデータシートについて詳しく検討します。一部の重要な仕様については、その測

定方法や、回路の全体性能に影響を及ぼす仕様の誤差という観点から考察を加えています。

表 A-1 は、アナログ・デバイセス [AD8221](#) 計装アンプのデータシートの一部を示しています。

表 A-1. AD8221 の仕様<sup>1</sup>

パラメータ	条件	AR グレード			BR グレード			ARM グレード			単位
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
同相ノイズ除去比 (CMRR) CMRR (DC ~ 60Hz、 1kΩ 信号源不平衡時) G = 1 G = 10 G = 100 G = 1000	V <sub>CM</sub> = -10 ~ +10V	80 100 120 130			90 110 130 140			80 100 120 130			dB dB dB dB
CMRR (10kHz 時) G = 1 G = 10 G = 100 G = 1000	V <sub>CM</sub> = -10 ~ +10V	80 90 100 100			80 100 110 110			80 90 100 100			dB dB dB dB
ノイズ 電圧ノイズ (1kHz) 入力電圧ノイズ (e <sub>NI</sub> ) 出力電圧ノイズ (e <sub>NO</sub> ) RTI G = 1 G = 10 G = 100 ~ 1000 電流ノイズ	RTI ノイズ = $\sqrt{e_{NI}^2 + (e_{NO}/G)^2}$										
	V <sub>IN+</sub> 、V <sub>IN-</sub> 、V <sub>REF</sub> = 0	8			8			8			nV/√Hz
	f = 0.1 ~ 10Hz	75			75			75			nV/√Hz
	G = 1	2			2			2			μV p-p
	G = 10	0.5			0.5			0.5			μV p-p
	G = 100 ~ 1000	0.25			0.25			0.25			μV p-p
	f = 1kHz	40			40			40			fA/√Hz
	f = 0.1 ~ 10Hz	6			6			6			pA p-p
電圧オフセット <sup>2</sup> 入力オフセット (V <sub>OSI</sub> ) 温度特性 平均 TC 出力オフセット (V <sub>OSO</sub> ) 温度特性 平均 TC オフセット RTI 対電源 (PSR) G = 1 G = 10 G = 100 G = 1000	V <sub>S</sub> = ±5 ~ ±15V	60			25			70			μV
	T = -40 ~ +85℃	86			45			135			μV
	平均 TC	0.4			0.3			0.9			μV/℃
	V <sub>S</sub> = ±5 ~ ±15V	300			200			600			μV
	T = -40 ~ +85℃	0.66			0.45			1.00			mV
	平均 TC	6			5			9			μV/℃
	V <sub>S</sub> = ±2.3 ~ ±18V	90	110		94	110		90	100		dB
	G = 1	110	120		114	130		100	120		dB
	G = 10	124	130		130	140		120	140		dB
	G = 100	130	140		140	150		120	140		dB
	G = 1000										
入力電流 入力バイアス電流 温度特性 平均 TC 入力オフセット電流 温度特性 平均 TC	T = -40 ~ +85℃	0.5	1.5		0.2	0.4		0.5	2		nA
			2.0			1			3		nA
	平均 TC	1			1			3			pA/℃
	T = -40 ~ +85℃	0.2	0.6		0.1	0.4		0.3	1		nA
			0.8			0.6			1.5		nA
	平均 TC	1			1			3			pA/℃

F  
G

H

H

I  
J  
K

L

M

N

パラメータ	条件	AR グレード			BR グレード			ARM グレード			単位
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
リファレンス入力 R <sub>IN</sub> I <sub>IN</sub> 電圧範囲 出力に対するゲイン	V <sub>IN+</sub> , V <sub>IN-</sub> , V <sub>REF</sub> = 0		20 50 -V <sub>S</sub> 1 ± 0.0001	60 + V <sub>S</sub>		20 50 -V <sub>S</sub> 1 ± 0.0001	60 + V <sub>S</sub>		20 50 -V <sub>S</sub> 1 ± 0.0001	+ V <sub>S</sub>	kΩ μA V V/V
電源 動作範囲 静止電流 温度特性	V <sub>S</sub> = ± 2.3 ~ ± 18V T = -40 ~ + 85℃	± 2.3		± 18 0.9 1	± 2.3		± 18 0.9 1	± 2.3		± 18 0.9 1	V mA mA
ダイナミック応答 小信号、- 3dB 帯域幅 G = 1 G = 10 G = 100 G = 1000 セトリング時間 0.01% G = 1 ~ 100 G = 1000 セトリング時間 0.001% G = 1 ~ 100 G = 1000 スルーレート	10V step 10V step G = 1 G = 5 ~ 100		825 562 100 14.7 10 80 13 110 1.5 2			825 562 100 14.7 10 80 13 110 1.5 2			825 562 100 14.7 10 80 13 110 1.5 2		kHz kHz kHz kHz μs μs μs μs V/μs V/μs
ゲイン ゲインの範囲 ゲインの誤差 G = 1 G = 10 G = 100 G = 1000 ゲインの非直線性 G = 1 ~ 10 G = 100 G = 1000 G = 1 ~ 100 ゲインの温度特性 G = 1 G > 1 <sup>3</sup>	G = 1 + (49.4kΩ/R <sub>G</sub> ) V <sub>OUT</sub> ± 10V V <sub>OUT</sub> = -10 ~ + 10V R <sub>L</sub> = 10kΩ R <sub>L</sub> = 10kΩ R <sub>L</sub> = 10kΩ R <sub>L</sub> = 2kΩ R <sub>L</sub> = 10kΩ R <sub>L</sub> = 2kΩ	1		1000 0.03 0.3 0.3 0.3 3 5 10 10 3 10 -50	1		1000 0.02 0.15 0.15 0.15 3 5 10 10 2 5 -50	1		1000 0.1 0.3 0.3 0.3 5 7 10 15 3 10 -50	V/V % % % % ppm ppm ppm ppm ppm/℃ ppm/℃
入力 入力インピーダンス 差動 同相 入力動作電圧範囲 <sup>4</sup> 温度特性 入力動作電圧範囲 温度特性	V <sub>S</sub> = ± 2.3 ~ ± 5V T = -40 ~ + 85℃ V <sub>S</sub> = ± 5 ~ ± 18V T = -40 ~ + 85℃	-V <sub>S</sub> + 1.9 -V <sub>S</sub> + 2.0 -V <sub>S</sub> + 1.9 -V <sub>S</sub> + 2.0	100  2 100  2 100  2	+ V <sub>S</sub> - 1.1 + V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.2	-V <sub>S</sub> + 1.9 -V <sub>S</sub> + 2.0 -V <sub>S</sub> + 1.9 -V <sub>S</sub> + 2.0	100  2 100  2 100  2	+ V <sub>S</sub> - 1.1 + V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.2	-V <sub>S</sub> + 1.9 -V <sub>S</sub> + 2.0 -V <sub>S</sub> + 1.9 -V <sub>S</sub> + 2.0	100  2 100  2 100  2	+ V <sub>S</sub> - 1.1 + V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.2	GΩ  pF GΩ  pF V V V V
出力 出力振幅 温度特性 出力振幅 温度特性 短絡電流	R <sub>L</sub> = 10kΩ V <sub>S</sub> = ± 2.3 ~ ± 5V T = -40 ~ + 85℃ V <sub>S</sub> = ± 5 ~ ± 18V T = -40 ~ + 85℃	-V <sub>S</sub> + 1.1 -V <sub>S</sub> + 1.4 -V <sub>S</sub> + 1.2 -V <sub>S</sub> + 1.6	18	+ V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.3 + V <sub>S</sub> - 1.4 + V <sub>S</sub> - 1.5	-V <sub>S</sub> + 1.1 -V <sub>S</sub> + 1.4 -V <sub>S</sub> + 1.2 -V <sub>S</sub> + 1.6	18	+ V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.3 + V <sub>S</sub> - 1.4 + V <sub>S</sub> - 1.5	-V <sub>S</sub> + 1.1 -V <sub>S</sub> + 1.4 -V <sub>S</sub> + 1.2 -V <sub>S</sub> + 1.6	18	+ V <sub>S</sub> - 1.2 + V <sub>S</sub> - 1.3 + V <sub>S</sub> - 1.4 + V <sub>S</sub> - 1.5	V V V V mA
温度特性 仕様性能 動作範囲 <sup>4</sup>		-40 -40	+ 85 + 125	-40 -40	+ 85 + 125	-40 -40	+ 85 + 125	-40 -40	+ 85 + 125	℃ ℃	

注

<sup>1</sup> 特に指定のない限り、 $V_S = \pm 15V$ 、 $V_{REF} = 0V$ 、 $T_A = +25^\circ C$ 、 $G = 1$ 、 $R_L = 2k\Omega$ <sup>2</sup> 合計  $RTI\ V_{OS} = (V_{OSI}) + (V_{OSO}/G)$ <sup>3</sup> 外付け抵抗  $R_G$  の影響は含まれません。<sup>4</sup> 一方の入力をグラウンドに接続。 $G = 1$

## (A) 仕様 (条件)

データシートの一番上には、ここに記載された仕様が、特に指定のない限り  $T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$  における代表値であるという記述があります。これは、これらの条件がデバイスのテストに適用される通常の動作条件であることを示しています。これらの条件から逸脱すると、性能が劣化（または改善）する場合があります。「通常」の条件からの逸脱が大きな影響を及ぼすおそれがあるときには（温度の変動など）、通常は仕様に明記されます。上記の記述は、特に指定のない限り、数値はすべて代表値であることも指摘しています。「代表値」とは、この数値がICメーカーの特性評価プロセスでの平均値であることを意味しますが、個々のデバイスによって異なる場合があります。

真のレール to レールで動作するように設計された計装アンプには、いくつかの重要な仕様があり、これらは慎重に検討する必要があります。計装アンプの入力電圧範囲は、電源電圧またはグラウンドに近い入力信号レベルを許容する必要があります。出力振幅は、電源ラインまたはグラウンドから  $0.1\text{V}$  以内になければなりません。一方で、一般的な両電源計装アンプは、電源またはグラウンドから  $2\text{V}$  以下の振幅しかとることができません。5V 単電源のデータ・アキュイジション・システムでは、ADC の全入力範囲を使用して高分解能を実現するため、アンプの出力振幅の拡大が不可欠です。

## (B) 同相ノイズ除去

同相ノイズ除去は、両方の入力に同じ電圧が加わった場合の出力電圧の変化を示す尺度です。CMR は通常、入力として規定され、計装アンプのゲインを考慮に入れます。ゲインが大きくなると、同じ同相入力電圧に対する出力電圧が高くなります。これらの仕様は、フルレンジの入力電圧変化か、または特定の信号源不平衡 ( $\Omega$ ) の状態に対して規定されます。

同相ノイズ除去比は比を表し、同相ノイズ除去はその比の対数を表します。どちらの仕様も通常、出力換算 (RTO) です。

すなわち、

$$CMRR = \frac{\text{出力電圧の変化}}{\text{同相入力電圧の変化}}$$

一方、

$$CMR = 20\text{Log}_{10} CMRR$$

たとえば、10,000 の CMRR は  $80\text{dB}$  の CMR に相当します。多くの計装アンプでは、CMR はゲインとともに増大します。大半の設計では、同相信号を除去すると同時に差動（つまり信号）電圧を増幅するようにフロントエンドを構成しているからです。

同相ノイズ除去は通常、ある周波数、および特定の信号源不平衡インピーダンス（たとえば、 $60\text{Hz}$  時に  $1\text{k}\Omega$  の信号源不平衡）における、フルレンジ同相電圧変化として規定されます。

## (C) AC 同相ノイズ除去

予想されるとおり、計装アンプの同相ノイズ除去は周波数とともに変動します。通常、CMR は DC または非常に低い入力周波数で規定されます。より大きなゲインでは、計装アンプの帯域幅が減少し、そのゲインが低下し、入力段に位相シフトが加わります。

差動入力段の位相シフトに何らかの不平衡があれば、同相誤差が現れるため、AC の CMRR は通常、周波数とともに減少します。図 A-1 は、AD8221 の CMR の周波数特性を示しています。




図 A-1. AD8221 の CMR の周波数特性

## (D) 電圧オフセット

電圧オフセットの仕様は、計装アンプの長所を表すものと考えられることがよくあります。初期オフセットはいずれも、ハードウェアまたはソフトウェアによってゼロに調整できますが、温度変動によるオフセット電圧の変化は補正がより難しくなります。マイクロプロセッサを使用したインテリジェント・システムであれば、温度リファレンスや校正データを使用して補正できますが、多くの小信号、高ゲインのアプリケーションは補正機能を備えていません。



電圧オフセットとドリフトは、4つの独立した誤差の定義からなります。室温 (25℃)、入力と出力、オフセット、入力換算と出力換算のオフセット・ドリフトの温度特性です。

計装アンプは、入力段と出力段の両方を備えた2段アンプと考えることができます。各セクションにはそれぞれ固有の誤差源が存在します。出力段の誤差は固定ゲイン (通常2) 倍されるため、このセクションが、回路ゲインが低いときに主要な誤差源となる傾向にあります。計装アンプが高いゲインで動作するときには、入力段のゲインが増大します。ゲインが大きくなるにつれて、入力セクションが寄与する誤差は増倍されますが、出力誤差は増大しません。このように、高ゲインでは入力段の誤差が主要な誤差源となります。

入力誤差とは入力段のみによる誤差で、出力誤差は出力段による誤差です。一般に、入力関連の仕様はひとまとめにして入力換算 (RTI) 誤差として分類され、出力関連のすべての仕様は出力換算 (RTO) 誤差と見なされます。これらの2つの仕様はほとんどの場合、異なる値を示しますが、いずれの誤差の項も、異なる方法で総誤差を定義したものであり、正しい値であることを理解することが大切です。

あるゲインに対する、計装アンプの入力誤差と出力誤差は、次式を用いて算出できます。

総誤差 (RTI) = 入力誤差 + (出力誤差 / ゲイン)

総誤差 (RTO) = (ゲイン × 入力誤差) + 出力誤差

仕様ページには、特定のゲインに対する誤差の項がRTIまたはRTOとして記載されている場合がありますが、それ以外は、所望のゲインに対する誤差を算出する必要があります。

例として、AD620A計装アンプがゲイン10で動作しているときの電圧オフセットの総誤差は、仕様ページに記載されている個々の誤差から求められます。AD620の (標準) 入力オフセット ( $V_{OSI}$ ) は30μV、アンプの出力オフセット ( $V_{OSO}$ ) は400μVと記載されています。入力換算 (RTI) の総電圧オフセットは、次式から求められます。

$$RTI \text{ 総誤差} = V_{OSI} + (V_{OSO}/G) = 30\mu V + (400\mu V/10) = 30\mu V + 40\mu V = 70\mu V$$

出力換算 (RTO) の総電圧オフセットは、次式から求められます。

$$RTO \text{ 総誤差} = (G \cdot V_{OSI}) + V_{OSO} = (10 \cdot 30\mu V) + 400\mu V = 700\mu V$$

RTO誤差はRTI誤差の値の10倍になります。ゲインが10なので、計装アンプの出力での誤差は、必然的に入力での誤差の10倍になります。

## (E) 入力バイアス電流とオフセット電流

入力バイアス電流とは、計装アンプの入力端子に流入する、または入力端子から流出する電流のことです。FET入力段を使用した計装アンプは、バイポーラ製品に比べて室温バイアス電流が小さくなりますが、FET入力電流は11℃上昇することにより約2倍に増加します。入力バイアス電流は、電圧オフセット誤差の原因と見なすことができます (信号源抵抗を流れる入力電流が電圧オフセットを生じるため)。一般に、バイアス電流の大きさよりも、バイアス電流の変動の方が大きな問題となります。

入力オフセット電流は、2つの入力バイアス電流の差です。2つの入力端子の信号源抵抗値が等しくないときに、計装アンプのオフセット誤差が生じます。

計装アンプには差動入力がありますが、そのバイアス電流がコモン (グラウンド) に流れ込むためのリターン経路が必要です。

このリターン経路が設けられていない場合、入力デバイスのベース (またはゲート) はフローティング状態となり (無接続状態)、計装アンプの出力は即座にコモン電位または電源電位にドリフトします。

したがって、トランス (センター・タップ・グラウンド接続のないもの)、接地されていない熱電対、AC結合入力信号源など、フロートのままの入力信号源を増幅するときには、各入力からグラウンドへのDC経路が必要です。通常は1M~10MΩという値の大きな抵抗を各入力とグラウンド間に接続するだけで、この状況を解消できます。

## (F) 動作電圧範囲

単電源計装アンプは、単電源または両電源のいずれを使用する場合でも、動作電圧の全体範囲が同じでなければなりません。つまり、±1~±18Vの両電源電圧で動作するよう規定されている単電源計装アンプは、単電源で2~36Vの範囲にわたって動作するはずですが、必ずしもそうとは限りません。実際、AD623など一部の計装アンプは、単電源モードにおいて、両電源モードよりも低い等価電圧レベルでも動作します。必ずデータシートの仕様を確認することを推奨します。

## (G) 静止電源電流

この項目は、特定の動作電圧範囲内で、計装アンプが消費する静止 (すなわち無信号の) 電源電流を規定しています。

バッテリー駆動アプリケーションが増加するとともに、デバイスの電力消費が重要な設計要素となっています。AD627などの製品は、わずか60μAというきわめて低い静止電流であり、これは5V時にはわずか0.3mWになります。この消費電力レベルを、AD526などの旧式の両電源製品と比べてみましょう。このデバイスでは±15V電源 (合計で30V) で14mAも流れ、420mW、つまりAD627の1400倍もの莫大な電力を消費し、バッテリー寿命に劇的な影響を与えます。

AD627などの製品を導入することで、電源電流の消費はマイクロアンペア・レベルとなり、全体的に非常に優れた性能を達成できます。当然、通常は何らかのトレードオフが必要で、マイクロパワー計装アンプはフルパワー・デバイスと比較して一般に帯域幅が低く、ノイズも高くなります。単電源電圧でレール to レールの動作が可能であるという点が、あらゆるマイクロパワー計装アンプの基本的な特長となります。

#### (H) セトリング時間

セトリング時間とは、出力電圧がその最終値に近づき、一定の許容誤差の範囲内におさまるまでに必要な時間として定義されます。通常、これは高速のフルスケール入力ステップに対して規定され、出力スルー時間が含まれます。セトリング時間全体にはいくつかの要素が影響するため、0.1%への高速セトリングが0.01%に対して必ずしも比例的に高速セトリングするわけではありません。また、セトリング時間は必ずしもゲインの関数になるわけではありません。セトリング時間が長くなる要因としては、スルーレート制限、アンダーダンピング（リングング）、熱勾配（リングテール）などがあります。

#### (I) ゲイン

この仕様は、デバイスの伝達関数に関係します。製品のゲイン式は通常、仕様ページの最初に記載されています。

AD8221のゲイン式を次式で表すことができます。

$$\text{ゲイン} = \frac{49,400\Omega}{R_G} + 1$$

あるゲインに対する $R_G$ を選択するには、次式から $R_G$ を求めます。

$$R_G = \frac{49,400\Omega}{G - 1}$$

以下に、一般的ないくつかのゲインについて計算した抵抗値の例を示します。

$G = 1 : R_G = \infty$ （開放回路）

$G = 9.998 : R_G = 5.49\text{k}\Omega$

$G = 100 : R_G = 499\Omega$

$G = 991 : R_G = 49.9\Omega$

標準抵抗の値がこれらの計算値と異なる場合、ゲイン誤差が生じます。また、使用する抵抗の許容誤差（金属皮膜で通常1%）も精度に影響します。さらに、標準抵抗を使用した場合、一般に50～100ppm/℃のゲイン・ドリフトも存在します。当然、正確にゲイン1を実現するためには、非常にクリーンな（低リークの）回路基板を用意する必要があります。200MΩのリーク抵抗値であっても0.2%のゲイン誤差を生じるからです。

通常の金属皮膜抵抗は、規定した値の1%以内の精度になりますが、このことは2つの抵抗間に互いに2%もの抵抗値の差が生じることを意味します。モノリシック集積回路内の薄膜抵抗の絶対許容誤差はわずか20%ですが、同一チップ上の抵抗間のマッチングは標準で0.1%よりも優れた性能を示し、また同一チップ上の抵抗は温度的に互いに追従するため、温度に対するゲイン・ドリフトは大幅に低減されます。

#### (J) ゲイン範囲

通常のゲイン範囲は1～1000の範囲で規定されていますが、多くの計装アンプは、ほとんどの場合1000を超えるゲインで動作します。ただし、メーカーは特定の性能レベルを保証していません。

#### (K) ゲイン誤差

実際には、ゲイン抵抗を小さくするに従って、ICパッケージ内部のメタル配線やボンド・ワイヤの抵抗値による誤差が大きくなってきます。これらの誤差、およびノイズやドリフトの増加のために、ゲインを上げることが現実的ではない場合があります。

3オペアンプ構成の計装アンプ設計では、外付け抵抗がIC内蔵の抵抗と厳密に比率マッチングがとれないため、ゲイン精度とゲイン・ドリフトの両方が悪化することがあります。さらに、選択する抵抗は通常、計算値とは異なり、これに最も近い市販の1%精度の金属皮膜抵抗の値になります。したがって、さらにゲイン誤差は大きくなります。計装アンプの中には、AD8230のように2つの抵抗を使用してゲインを設定するものもあります。ゲインがこれらICに内蔵された2つの抵抗の比だけによって決まるものであると仮定すれば、ゲイン精度とドリフトの両方で大幅な改善が得られるものと思われれます。最大の性能が得られる方法は、すべての抵抗がICに内蔵されたモノリシック計装アンプ（AD621など）を使用することです。

この仕様の数値は、ゲイン式からの最大偏差を表します。AD8221などのモノリシック計装アンプは、工場ですべて低いゲイン誤差にトリミングされています。外部に接続されたゲイン・ネットワークによって、ゲインを正確に設定できますが、これらの外付け抵抗の温度係数や、ネットワーク内の各抵抗間の温度差はすべて、回路の全体的なゲイン誤差に影響を与えます。

データが最終的にデジタル信号に変換され、「インテリジェント・システム」(マイクロプロセッサなど)に送られる場合、既知のリファレンス電圧を測定して定数を乗ずることで、ゲイン誤差を補正できます。

### (L) 非直線性

非直線性は、計装アンプの出力電圧対入力電圧をプロットしたグラフの直線からの偏差と定義されます。図A-2は、極端な非直線性を備えたデバイスの伝達関数を示しています。

この誤差の大きさは、次式から求められます。

$$\text{非直線性} = \frac{\text{出力の実測値} - \text{出力の計算値}}{\text{定格フルスケール出力範囲}}$$

この偏差は、任意の直線を基準として規定することもできれば、特定の直線に対して規定することもできます。デバイスの性能を基準として理想的な直線を規定する方法として、一般に2つの方法があります。




図 A-2. 非直線性を誇張した伝達関数

非直線性を規定する「最適直線 (ベスト・ストレーツ・ライン) 法」では、正の最大偏差と負の最大偏差を測定し、次にこれらの正と負の最大誤差が等しくなるように計装アンプのゲインとオフセットを調整します。モノリシック計装アンプでは、通常、薄膜抵抗のレーザ・トリミングやその他の手法でこの調整を実現できます。最適直線法は優れた仕様を規定できますが、正と負の最大偏差を確定するにはトリミングの前に出力信号範囲全体を調べなければならないという点で、実際の利用には困難を伴います。

非直線性を規定する「エンドポイント法」では、出力範囲の上限および下限値でオフセットとゲイン、またはどちらかを校正することが必要です。通常、オフセットは、非常に低い出力レベルでトリミングされますが、スケール係数は最大出力レベル近傍でトリミングされます。

この方法によればトリミングの実行は容易になりますが、最適直線手法を使用した場合の最大2倍もの非直線性誤差を生じるおそれがあります。この最悪の場合の誤差は、伝達関数曲線が片方向にのみ傾いているときに発生します。

計装アンプなどの大半のリニア・デバイスは、最適直線での直線性で仕様規定されます。アプリケーションで誤差見積りの評価を行う際には、この点を考慮に入れる必要があります。

非直線性の規定にどの方式を利用するかに関係なく、生じた誤差は低減できません。すなわち、これらの誤差は一定でもなければ、入力または出力電圧にも比例しません。さらに、調整によって低く抑えることもできません。

### (M) ゲインの温度特性

これらの数値は、ゲイン式からの最大偏差と標準偏差を温度の関数として表したものです。ゲイン誤差の項 (K) で説明したとおり、外付けゲイン抵抗のTCは、ICパッケージ内の他の抵抗と厳密にマッチングをとることはできません。したがって、一般に温度に対する最良の性能は、計装アンプに内蔵ゲイン抵抗のみを使用した場合に達成されます。ゲイン・ドリフト誤差は、温度リファレンスと校正データを使用し、ソフトウェアによって減算できます。

### (N) 単電源計装アンプのための重要な仕様

単電源 (つまりレール to レール) 計装アンプ製品に対して適用される仕様がいくつかあります。これらは、低電圧の単電源電圧から計装アンプに電力を供給する必要のある設計者にとって非常に重要です。

#### 入力および出力の電圧振幅

単電源計装アンプは、電源とグラウンドにきわめて近い入力電圧を処理することが必要となります。代表的な両電源計装アンプでは、入力 (および出力) の電圧範囲は、電源またはグラウンドから約2V以内です。これはデバイスに5V電源が供給されているときには切実な問題となり、また最新の3.3Vの規格を使用したときには、特に難しくなります。5V単電源ラインで動作している標準的な計装アンプでは、わずか約1Vのヘッドルームを残すのみで、3.3V電源ではヘッドルームはほとんどありません。

幸いにも、[AD627](#)などの優れた単電源計装アンプは、電源およびグラウンドから100mV以内の出力振幅が得られます。入力レベルは若干小さく、グラウンドから100mV以内、電源レールからは1V以内となります。重要なアプリケーションでは、計装アンプのリファレンス端子を中心から移動することで、入力電圧の範囲を対称にできます。



# 付録 B

計装アンプ一覧表

製品番号	説明	電源	電源電圧 (Min ~ Max)	ゲイン設定の 方法	ゲイン範囲 (Min ~ Max)
AD522	計装アンプ	両電源	$\pm 5 \sim \pm 18$	抵抗	1 ~ 1000
AD524	高精度計装アンプ	両電源	$\pm 6 \sim \pm 18$	ピン・セレクト	1 ~ 1000
AD526	ソフトウェア・プログラマブル・アンプ	両電源	$\pm 4.5 \sim \pm 16.5$	ソフトウェア	1 ~ 16
AD620	汎用計装アンプ	両電源	$\pm 2.3 \sim \pm 18$	抵抗	1 ~ 10,000
AD621	高精度計装アンプ	両電源	$\pm 2.3 \sim \pm 18$	ピン・セレクト	10 および 100
AD622	低価格計装アンプ	両電源	$\pm 2.6 \sim \pm 18$	抵抗	1 ~ 1000
AD623	単電源、レール to レール計装アンプ	単／両電源	2.7 ~ 12	抵抗	1 ~ 1000
AD624	高精度計装アンプ	両電源	$\pm 6 \sim \pm 18$	ピン・セレクト	1 ~ 1000
AD625	プログラマブル・ゲイン計装アンプ	両電源	$\pm 6 \sim \pm 18$	3 抵抗	1 ~ 10,000
AD626	ディファレンス・アンプ	単／両電源	2.4 ~ 12	ピン・セレクト	10 および 100
AD627	マイクロパワー計装アンプ	単／両電源	2.2 ~ 36	抵抗	5 ~ 1000
AD628	高同相電圧ディファレンス・アンプ	単／両電源	4.5 ~ 36	ピン／抵抗	0.1 ~ 100
AD629	高同相電圧ディファレンス・アンプ	両電源	$\pm 2.5 \sim \pm 18$	固定	G = 1
AD8202	高同相電圧ディファレンス・アンプ	単電源	3.5 ~ 12	固定	G = 20
AD8203	高同相電圧ディファレンス・アンプ	単電源	3.5 ~ 13	固定	G = 14
AD8205	単電源ディファレンス・アンプ	単電源	4.5 ~ 5.5	固定	G = 50
AD8206	単電源ディファレンス・アンプ	単電源	4.5 ~ 5.5	固定	G = 20
AD8210	ディファレンス・アンプ	単電源	4.5 ~ 5.5	固定	G = 20
AD8212	電流検出アンプ	単電源	7 ~ 65	抵抗	調整可能
AD8213	デュアル電流検出アンプ	両電源	4.5 ~ 5.5	固定	ゲイン = 20
AD8220	レール to レール JFET 計装アンプ	両電源	$\pm 2.3 \sim \pm 18$	抵抗	1 ~ 1000
AD8221	高性能計装アンプ	両電源	$\pm 2.3 \sim \pm 18$	抵抗	1 ~ 1000
AD8221	BR グレード仕様	両電源	$\pm 2.3 \sim \pm 18$	抵抗	1 ~ 1000
AD8222	高性能計装アンプ	両電源	$\pm 2.3 \sim \pm 18$	抵抗	1 ~ 1000
AD8225	固定 G = 5 の計装アンプ	両電源	$\pm 1.7 \sim \pm 18$	固定	G = 5
AD8230	ゼロ・ドリフト計装アンプ	単／両電源	8 ~ 16	抵抗	2 ~ 1000
AD8250	ソフトウェア・プログラマブル、10MHz	両電源	$\pm 5 \sim \pm 15$	ソフトウェア	G = 1、2、5、10
AD8251	ソフトウェア・プログラマブル、10MHz	両電源	$\pm 5 \sim \pm 15$	ソフトウェア	G = 1、2、4、8
AD8553	ゼロ・ドリフト計装アンプ	単電源	1.8 ~ 5.5	抵抗	0.1 ~ 10,000
AD8555	センサ・アンプ	単電源	2.7 ~ 5.5	ソフトウェア	70 ~ 1280
AD8556	センサ／フィルタ・アンプ	単電源	2.7 ~ 5.5	ソフトウェア	70 ~ 1280
AMP03	高精度ディファレンス・アンプ	両電源	$\pm 6 \sim \pm 18$	固定	G = 1

計装アンプ一覧表 (続き)

製品番号	CMRR (60Hz 時) G = 1、G = 1000 (Min)	帯域幅 G = 10 (typ)	V <sub>NOISE</sub> p-p (RTI)、 1 ~ 10Hz、G = 100 (typ)	入力オフセット 電圧	温度範囲 (°C)
AD522	75dB <sup>1</sup> 、100dB <sup>2</sup>	3kHz <sup>3</sup>	4μV	400μV	-55 ~ + 125
AD524	70dB、110dB	400kHz	0.3μV	250μV	-55 ~ + 125
AD526	該当せず <sup>4</sup>	350kHz <sup>4</sup>	3μV	1500μV	-40 ~ + 85
AD620	73dB、110dB	800kHz	0.28μV	125μV	-55 ~ + 125
AD621	93dB、110dB <sup>5</sup>	800kHz	0.28μV	125μV <sup>6</sup>	-55 ~ + 125
AD622	66dB、103dB	800kHz	0.3μV	125μV	-40 ~ + 85
AD623	70dB、105dB	100kHz	2μV	200μV	-40 ~ + 85
AD624	70dB、110dB <sup>7</sup>	400kHz	0.3μV	200μV	-55 ~ + 125
AD625	70dB、110dB	400kHz	0.3μV	200μV	-40 ~ + 85
AD626	55dB <sup>5</sup>	100kHz	2μV	2500μV	-40 ~ + 85
AD627	77dB <sup>8</sup>	30kHz	1.2μV <sup>8</sup>	200μV	-40 ~ + 85
AD628	75dB	600kHz	15μV	1500μV	-40 ~ + 85
AD629	77dB	500kHz	15μV	1000μV	-40 ~ + 85
AD8202	82dB <sup>9</sup>	50kHz <sup>9</sup>	10μV <sup>9</sup>	1000μV	-40 ~ + 125
AD8203	82dB <sup>10</sup>	60kHz <sup>10</sup>	10μV <sup>10</sup>	1000μV	-40 ~ + 125
AD8205	78dB <sup>11、12</sup>	50kHz <sup>12</sup>	15μV <sup>12</sup>	2000μV	-40 ~ + 125
AD8206	76dB <sup>9、11</sup>	100kHz <sup>9</sup>	15μV <sup>12</sup>	2000μV	-40 ~ + 125
AD8210	100dB <sup>9</sup>	500kHz <sup>9</sup>	8μV	1000μV	-40 ~ + 150
AD8212	90dB <sup>13</sup>	450kHz <sup>9</sup>	15μV <sup>12</sup>	1000μV	-40 ~ + 125
AD8213	90dB <sup>13</sup>	450kHz <sup>9</sup>	10μV <sup>12</sup>	2000μV	-40 ~ + 125
AD8220	90dB <sup>13</sup> 、116dB <sup>13</sup>	1 MHz	0.8μV	0.8μV	-40 ~ + 85
AD8221	80dB、130dB	562kHz	0.25μV	60μV	-40 ~ + 125
AD8221	90dB、140dB	562kHz	0.25μV	25μV	-40 ~ + 125
AD8222	80dB、130dB	750kHz	0.25μV	120μV	-40 ~ + 85
AD8225	86dB <sup>8</sup>	900kHz <sup>8</sup>	1.5μV <sup>8</sup>	325μV	-40 ~ + 85
AD8230	110dB <sup>14</sup>	2kHz	3μV	10μV	-40 ~ + 125
AD8250	80dB、100dB	10,000kHz	0.4μV	100μV	-40 ~ + 125
AD8251	80dB、100dB	10,000kHz	0.4μV	100μV	-40 ~ + 125
AD8553	100dB、120dB <sup>15</sup>	1kHz	0.7μV	20μV	-40 ~ + 85
AD8555	80dB <sup>16</sup> 、96dB <sup>17</sup>	700kHz <sup>16</sup>	0.5μV	10μV	-40 ~ + 125
AD8556	80dB <sup>16</sup> 、94dB <sup>17</sup>	700kHz <sup>16</sup>	0.5μV	10μV	-40 ~ + 140
AMP03	85dB <sup>18</sup>	3000kHz <sup>18</sup>	2μV <sup>18</sup>	400μV <sup>18</sup>	-40 ~ + 85

注

<sup>1</sup> DC ~ 30Hz<sup>2</sup> DC ~ 1Hz<sup>3</sup> 最小帯域幅 (G = 100)<sup>4</sup> 標準帯域幅 (G = 16)<sup>5</sup> CMRR (ゲイン 10 および 100)<sup>6</sup> 総オフセット電圧 RTI (G = 100)<sup>7</sup> ゲイン = 500<sup>8</sup> ゲイン = 5<sup>9</sup> ゲイン = 20<sup>10</sup> ゲイン = 14<sup>11</sup> DC ~ 20kHz<sup>12</sup> ゲイン = 50<sup>13</sup> 標準<sup>14</sup> ゲイン 10 ~ 1000<sup>15</sup> ゲイン = 100<sup>16</sup> ゲイン = 70<sup>17</sup> ゲイン = 1280<sup>18</sup> ゲイン = 1

# 索引

## 数字

### 2 オペアンプ構成の計装アンプ:

アーキテクチャ 2-5

回路図 2-4

制限:

高 CMR 2-6

出力振幅 2-5

設計上の考慮 2-4

伝達関数 2-4

同相設計 2-5

### 3 オペアンプ構成の計装アンプ 2-2, 2-3

CMR トリミング回路 5-23

CMV 範囲の低減、回路図 2-3

回路図 2-2

帰還抵抗、ゲイン誤差、回路 5-10

設計上の考慮 2-3

## アルファベット

## A

AC 同相ノイズ対周波数 [表] 5-20

AC 入力結合 5-2

AD620:

CMR の周波数特性 3-4

EKG モニタ・トランスデューサ 6-23

簡略回路図 3-4

業界標準 3-2, 3-3

クローズド・ループ・ゲインの周波数特性 3-4

ゲインの非直線性 3-5

サーミスタ・トランスデューサ 6-23

小信号パルス応答 3-5

測温抵抗体 (RTD) トランスデューサ 6-23

低電力計装アンプ 6-20

入力回路 5-6

熱電対トランスデューサ 6-23

ピン配置 3-3

フォトダイオード・センサ・トランスデューサ 6-23

ホール・センサ・トランスデューサ 6-23

モノリシック計装アンプ 5-10

ロードセル・トランスデューサ 6-23

AD620 シリーズ:

RFI 回路 5-15

入力回路図 5-6

AD621:

AD620 に比べてはるかに優れた固有の精度 3-6

CMR の周波数特性 3-7

EKG モニタ・トランスデューサ 6-23

簡略回路図 3-6

クローズド・ループ・ゲインの周波数特性 3-7

ゲインの非直線性 3-7

サーミスタ・トランスデューサ 6-23

小信号パルス応答 3-7

測温抵抗体 (RTD) トランスデューサ 6-23

熱電対トランスデューサ 6-23

フォトダイオード・センサ・トランスデューサ 6-23

ホール・センサ・トランスデューサ 6-23

モノリシック計装アンプ 5-11

ロードセル・トランスデューサ 6-23

AD622:

低価格の計装アンプ:

CMR の周波数特性 3-5

クローズド・ループ・ゲインの周波数特性

3-5, 3-6

ゲインの非直線性 3-5

フォトダイオード・センサ・トランスデューサ 6-23

ホール・センサ・トランスデューサ 6-23

AD623:

3 オペアンプ構成の計装アンプを基本 3-17

CMR の周波数特性 3-18

EKG モニタ・トランスデューサ 6-23

RFI 低減回路 5-16

RFI フィルタ 5-16

簡略回路図 3-17

クローズド・ループ・ゲインの周波数特性 3-18

ゲイン非直線性 3-18

サーミスタ・トランスデューサ 6-23

小信号パルス応答 3-18

測温抵抗体 (RTD) トランスデューサ 6-23

単電源データ回路 6-20

入力アーキテクチャ 5-6

入力回路 5-6

熱電対トランスデューサ 6-23

フォトダイオード・センサ・トランスデューサ 6-23

複合:

ADC を直接駆動、回路 6-5

CMR 6-4

回路 6-4

回路図 6-5

ホール・センサ・トランスデューサ 6-23

レール to レール 5-1

AD626:

ディファレンス・アンプ:

単電源または両電源 4-7

CMR 比 4-8

簡略回路図 4-8

ゲイン 4-8

信号パルス応答 4-8

電流検知 (シャント) トランスデューサ 6-23

レベル・センサ・トランスデューサ 6-23

AD627:

CMR の周波数特性 2-6, 3-19

EKG モニタ・トランスデューサ 6-23

RFI 低減回路 5-15

簡略回路図 3-19

帰還ループ 3-19

クローズド・ループ・ゲインの周波数特性 3-20

ゲイン非直線性 3-20

サーミスタ・トランスデューサ 6-23



- 式、ゲイン 3-19
- 従来型のブリッジ回路 6-19
- 小信号パルス応答 3-20
- 測温抵抗体 (RTD) トランスデューサ 6-23
- 低電力 6-25, 6-26
- 入力回路 5-6
- 熱電対トランスデューサ 6-23
- フォトダイオード・センサ・トランスデューサ 6-23
- ホール・センサ・トランスデューサ 6-23
- モノリシック 2 オペアンプ構成 2-5, 2-6
- AD628:**
  - 高精度ゲイン・ブロック:
    - 回路 6-6
    - ゲインー 10、回路 6-10
    - ゲイン+ 10、回路 6-9
    - ゲイン+ 11、回路 6-10
    - ゲイン+ 1、回路 6-11
    - 高 CMR 6-6
    - 外付け部品を使用しない 6-9
  - 高同相電圧ディファレンス・アンプ 4-6
    - CMRR の周波数特性 4-7
    - 回路接続図 4-6
    - 簡略回路図 4-6
    - ゲイン調整 4-6
    - 小信号周波数応答 4-7
    - 大信号周波数応答 4-7
  - 帯域幅ゲイン・ブロック 6-11
  - 低ゲイン、回路 6-7
  - ディファレンス・アンプ 6-13
  - ディファレンス/スケーリング・アンプ 6-6
  - 電流検知 (シャント) トランスデューサ 6-23
  - ブロック図 1-5
  - レベル・センサ・トランスデューサ 6-23
- AD629:**
  - 高電圧測定 6-2
    - 回路接続図 6-2
  - サーミスタ・トランスデューサ 6-23
  - ディファレンス・アンプ 1-5, 1-8, 6-16
    - 高同相電圧 6-17
    - 同相電圧範囲が非常に高い 6-12
  - 電流検知 (シャント) トランスデューサ 6-23
  - モノリシック・ディファレンス・アンプ 2-1
  - ユニティ・ゲインのディファレンス・アンプ 4-8
    - CMR の周波数特性 4-9
    - 結線図 4-9
  - レベル・センサ・トランスデューサ 6-23
- AD8130:**
  - 加算回路:
    - 周波数応答 6-16
    - 性能グラフ 6-16
  - 高周波差動レシーバ/アンプ:
    - CMR の周波数特性 4-9, 4-10
    - 電源電圧 対 周波数応答 4-10
    - ブロック図 4-9
- AD8200** ファミリー、電流検出ディファレンス・アンプ 4-2
- AD8202:**
  - 電流検出ディファレンス・アンプ:
    - 2 段システム・アーキテクチャ 4-3
    - 簡略回路図 4-2
    - 内部結線図 4-2
  - 電流検知 (シャント) トランスデューサ 6-23
  - ハイサイド電流の測定 6-18
- AD8203:**
  - 電流検出ディファレンス・アンプ:
    - 2 段システム・アーキテクチャ 4-3
    - ゲイン 14 4-2
- AD8205:**
  - ディファレンス・アンプ:
    - 単電源 4-3, 4-4
    - CMRR 4-3
    - 簡略回路図 4-3
  - 電流検出ディファレンス・アンプ、ゲイン 50 4-2
  - 電流検知 (シャント) トランスデューサ 6-23
- AD8206**、ディファレンス・アンプ、ゲインと消費電力 4-4
- AD8210:**
  - ディファレンス・アンプ:
    - CMRR と周波数および温度の関係 4-5
    - 電流シャント・モニタ IC、ブロック図 4-4
  - 電流シャント・アンプ、高同相入力 4-1
  - モータ制御のアプリケーション 6-19
- AD822**、ユニティ・ゲインのインバータ 6-20
- AD8220:**
  - CMRR の周波数特性 3-8
  - EKG モニタ・トランスデューサ 6-23
  - FET 入力のゲイン・プログラマブル 3-8
  - JFET 計装アンプ、入力回路 5-7
  - JFET 入力回路 5-7
  - 内部結線図 3-8
  - フォトダイオード・センサ・トランスデューサ 6-23
- AD8221:**
  - CMRR A-1
  - CMRR の仕様 3-3
  - CMR の周波数特性 3-3, A-3
  - EKG モニタ・トランスデューサ 6-23
  - 温度特性 A-2
  - 簡略回路図 3-2
  - クローズド・ループ・ゲインの周波数特性 3-3
  - ゲイン A-2
  - ゲイン帯域幅 3-2
  - ゲインの計算式 A-5
  - サーミスタ・トランスデューサ 6-23
  - 出力 A-2
  - 仕様 A-1
    - 表 A-1 ~ A-2
  - 測温抵抗体 (RTD) トランスデューサ 6-23
  - ダイナミック応答 A-2
  - 超低ノイズ・デバイス 5-5
  - 電圧オフセット A-1
  - 電源 A-2
  - 特性 3-2 ~ 3-3
  - 入力 A-2



- 入力回路 5-5
- 入力電流 A-1
- 熱電対トランスデューサ 6-23
- ノイズ A-1
- ピン配置 3-3
- フィルタ回路 5-13, 5-16, 5-19
- フォトダイオード・センサ・トランスデューサ 6-23
- ブリッジ回路 1-1
- ホール・センサ・トランスデューサ 6-23
- 歪みゲージ、高 CMRR 6-5
- リファレンス入力 A-2
- ロードセル・トランスデューサ 6-23
- AD8222:
  - EKG モニタ・トランスデューサ 6-23
  - 真の差動出力の計装アンプ 6-1
  - デュアル計装アンプ:
    - 差動出力 3-3
    - 内部結線図 3-3
  - 入力回路 5-5
  - 熱電対トランスデューサ 6-23
  - フォトダイオード・センサ・トランスデューサ 6-23
  - ホール・センサ・トランスデューサ 6-23
  - ロードセル・トランスデューサ 6-23
- AD8225:
  - EKG モニタ・トランスデューサ 6-23
  - RFI フィルタ回路 5-16
  - サーミスタ・トランスデューサ 6-23
  - 測温抵抗体 (RTD) トランスデューサ 6-23
  - 入力回路 5-5
  - モノリシック 3-16, 5-11
    - CMR の周波数特性 3-16
    - 簡略回路図 3-16
    - ゲイン非直線性 3-16
  - レベル・センサ・トランスデューサ 6-23
  - ロードセル・トランスデューサ 6-23
- AD8230:
  - オートゼロ機能 3-8 ~ 3-15
    - CMR 3-12
      - ゲイン設定 3-12
      - ゲインの周波数特性 3-12
      - 信号サンプリング・レート 3-9
      - 内部結線図 3-8
      - 内部動作 3-9 ~ 3-12
    - ゼロ・ドリフト、入力回路 5-6
    - 測温抵抗体 (RTD) トランスデューサ 6-23
    - 入力回路 5-6
    - 熱電対トランスデューサ 6-23
    - ホール・センサ・トランスデューサ 6-23
    - ロードセル・トランスデューサ 6-23
- AD8250:
  - ゲインプログラマブル 3-20
    - 医療アプリケーション 3-20
    - 回路図 3-20
    - データ・アクイジション 3-20
  - 測温抵抗体 (RTD) トランスデューサ 6-23
  - 入力回路 5-7
  - ホール・センサ・トランスデューサ 6-23
- AD8251:
  - ゲインプログラマブル 3-20
    - 医療アプリケーション 3-20
    - 回路図 3-20
    - データ・アクイジション 3-20
  - 測温抵抗体 (RTD) トランスデューサ 6-23
  - ホール・センサ・トランスデューサ 6-23
- AD8553:
  - EKG モニタ・トランスデューサ 6-23
  - オートゼロ機能:
    - 回路図 3-13
    - 電流モード 3-12, 3-13
    - ピン・アサイン図 3-13
  - 高精度の電流源:
    - 回路 6-3
    - 積分器 6-3
    - 低周波の差動入力 6-3
  - ゼロ・ドリフト、入力回路 5-7
  - チョップパ型 3-13
  - レベル・センサ・トランスデューサ 6-23
- AD8555:
  - RFI フィルタ回路 5-17
  - オートゼロ機能/チョップ 3-13
    - CMRR の周波数特性 3-15
    - 回路図 3-14
    - クローズド・ループ・ゲインの周波数特性 3-15
  - ゼロ・ドリフト:
    - センサ・アプリケーション 5-8
    - 入力回路 5-8
  - ゼロ・ドリフト、センサ信号用アンプ 3-13 ~ 3-15
    - ピン・アサイン図 3-13
  - センサ・アンプ 5-17
  - 測温抵抗体 (RTD) トランスデューサ 6-23
  - フォトダイオード・センサ・トランスデューサ 6-23
  - ロードセル・トランスデューサ 6-23
- AD8556:
  - オンチップ EMI/RFI フィルタ:
    - DC オフセット・シフト 5-18
    - DC 入力オフセット値 5-18
    - 差動モード RFI/EMI、テスト回路 5-18
    - 同相 RFI/EMI 信号、テスト回路 5-18
    - ブロック図 5-17
  - ゼロ・ドリフトセンサの信号用アンプ 3-13
    - EMI/RFI フィルタ 3-15
    - ブロック図 3-15
  - センサ・アプリケーション 5-8
  - 測温抵抗体 (RTD) トランスデューサ 6-23
  - 入力回路 5-8
  - ロードセル・トランスデューサ 6-23
- ADC:
  - インターフェース回路:
    - 単電源 6-13 ~ 6-14
    - SNR 6-14
    - 同相入力 6-14
  - 計装アンプ回路とのマッチング 7-1 ~ 7-8

計装アンプとの使用を推奨 [表] 7-2 ~ 7-6

高レベルインターフェース 6-13, 6-14

システム分解能に対するコンバータの分解能とプリアンプのゲイン [表] 7-1

要件、算出 7-1

ADuC812、12ビットADC、マイク ロコントローラ内蔵 6-26

AMP03:

差動アンプ 7-8

モノリシック、ユニティ・ゲイン、ディファレンス・アンプ:

CMRRの周波数特性 4-5

機能ブロック図 4-5

クロズド・ループ・ゲインの周波数特性 4-5

高CMRRの周波数および温度の関係 4-5

小信号パルス応答 4-6

## C

CCD 撮像 7-7

撮像装置 1-6

CMR 1-1 ~ 1-5, 1-7, A-3

AC A-3

計装アンプ A-3

DC 値 1-3

オペアンプと計装アンプの比較 1-3, 1-4

計装アンプ 1-7, A-3

信号増幅 1-1 ~ 1-3

同相電圧 1-2

トリミング 5-23

CMRR A-3

回路、低下 2-1

計装アンプ A-3

ゲインと正比例して増大 2-3

式 1-2

定義 1-2

CMV 1-2

## D

DC リターン経路、回路図 5-2

Digi-Key 社、製品番号 PS1H102G-ND 5-14

## E

ECG:

回路図 6-22

モニタ・トランスデューサ、特性 [表] 6-23

EKG、ECG を参照

ESD:

過負荷保護 5-7

入力の保護 5-5

## I

IR 社のタイプ SD101 シリーズ 5-9

## J

JohansonDielectrics 社、X2Y コンデンサ 5-19

J タイプ熱電対 6-26

## O

OP177、積分器 6-16

OP27、トランスミッタの性能 6-13

## P

PID ループ、積分器 6-3

PulseEngineering、同相チョーク 5-20

## R

RC カップリング部品、選択とマッチング 5-3

RFI:

回路 [図] 5-13

整流誤差、低減 5-12 ~ 5-20

入力フィルタ部品値、選択 5-14

RFI 減衰量、X2Y と従来の同相フィルタ 5-19

RFI 整流:

誤差低減、計装回路 5-12

誤差低減、フィルタ回路 5-13

RFI 低減、同相 RF チョーク使用 5-20

RFI のテスト 5-21

RFI フィルタ 5-16 ~ 5-18

計装アンプ用 5-17

設計 5-12 ~ 5-20

帯域幅 5-13

RTI、計装アンプ A-4

RTI 誤差 5-11, 5-12

RTO、計装アンプ A-4

RTO 誤差 5-11, 5-12

## S

SSM2019、オーディオ・プリアンプ 6-26

SSM2141、差動ライン・レシーバ 6-26

SSM2143、差動ライン・レシーバ 6-26

## X

X2Y コンデンサ 5-19

静電氣的モデル 5-19

かな

い

医療用 ECG モニタ回路 6-22

医療用計装機器 1-6

インピーダンス、高入力 1-8

え

遠隔負荷の検出、回路 6-24

お

オートゼロ機能付き計装アンプ 3-8 ~ 3-15

オフセット誤差 5-12

オフセット電流 A-4

オフセット電流誤差 1-8

オペアンプ:

CMR 1-3

計装アンプとの比較 1-1 ~ 1-5

減算器、計装アンプとして 2-1

ディファレンス・アンプ、ブロック図 2-1  
温度勾配、誤算の原因 5-11  
か  
外部 CMR、性能 5-23  
回路図：  
ブリッジ・プリアンプ 1-1  
ブリッジ：  
3 オペアンプ構成の計装アンプ、CMR 1-4  
3 オペアンプの CMR 1-4  
加算アンプ：  
回路 6-15  
高入力インピーダンス 6-15  
高速非回転 6-15 ～ 6-16  
過渡電圧、過負荷保護 5-9  
過負荷：  
過渡状態 5-5  
定常状態 5-5  
監視 1-6  
け  
計装アンプ：  
2 オペアンプ 2-4 ～ 2-6  
3 オペアンプ 2-2 ～ 2-4  
CMR トリミング回路 5-23  
帰還抵抗、設計 5-10  
3 オペアンプのブリッジ回路、CMR 1-4  
AC 結合回路 5-2  
AC 入力結合、部品の推奨値 [表] 5-4  
CMR 1-7  
DC 精度、設計上の課題 5-9  
RFI 除去測定、回路図 5-21  
アプリケーション 5-1 ～ 5-23  
アプリケーション回路 6-1 ～ 6-26  
安定化 5-1  
一覧 [表] 3-1  
一覧表 B-1, B-2  
オートゼロ機能 3-8 ～ 3-15  
オペアンプとの比較 3-1  
相違点 1-1 ～ 1-4  
回路：  
ADC とのマッチング 7-1 ～ 7-8  
CMR 6-4  
基礎 1-1 ～ 1-9  
機能ブロック図 1-6  
高性能 3-2 ～ 3-5  
高速、高性能回路 7-8  
高品質、定義 1-7 ～ 1-9  
固定ゲイン、DC 性能 5-11  
差動出力回路 6-1  
差動入力信号と同相入力信号、回路 1-6  
出力 5-3  
バッファ、低インピーダンス 5-4  
仕様 A-1 ～ A-6  
外付け抵抗 1-7  
外付け保護ダイオード 5-9  
多重化 7-7

単電源：  
重要な仕様 A-6  
入力および出力振幅 5-1  
単電源動作 5-1  
直列保護抵抗の値 [表] 5-8  
定義 1-1  
低消費電力、単電源 3-19 ～ 3-20  
低電力、出力バッファリング 6-25  
低ノイズ 1-8  
電源バイパス [図] 5-1  
動作ゲイン [表] 2-4  
特性 1-7 ～ 1-9  
トランスデューサ・インターフェース・アプリケーション 6-21  
内部特性 2-1 ～ 2-6  
入力グラウンド・リターン 5-2  
入力特性 1-2  
入力保護の基本 5-5 ～ 5-9  
バイポーラ入力段、高 CMR 2-3  
バッファ ADC、DC 補正 7-7  
複合、回路 6-4  
ホイトストン・ブリッジ 6-19  
マイクロパワー、RFI 回路 5-15  
モノリシック 3-1 ～ 3-20  
設計 3-2 ～ 3-8  
単電源動作 3-17  
利点 3-1  
モノリシック・ディファレンス 4-1 ～ 4-10  
用途 1-5 ～ 1-6  
利点 1-7  
リファレンス入力：  
CMR 誤差 5-4  
駆動 5-4  
両電源動作 5-1  
レール to レール出力振幅 [図] 5-1  
計装回路、入力バッファ、CMR 1-4  
ゲイン 1-8  
バッファ方式の減算器回路 2-2  
ゲイン誤差 A-5, A-6  
入力信号レベルの差 5-10  
ゲイン抵抗：  
誤差の原因 5-11  
必要な値 [表] 3-18  
ゲイン・ドリフトを最小限に抑える 5-9  
ゲインの温度特性 A-6  
ゲイン範囲 A-5  
ケーブル、シールド 6-24  
ケーブル終端 5-5  
減算器アンプ 4-1 ～ 4-10  
減算器回路：  
入力バッファリング、回路図 2-1  
バッファ方式、回路図 2-2  
こ  
高周波差動レシーバ／アンプ 4-9  
高精度の 48V バス・モニタ：  
回路 6-17

高精度の 49V バス・モニタ:

  入力の直線性対出力 6-18

高精度の 50V バス・モニタ:

  リモート電圧測定、回路 6-17

高精度の 51V バス・モニタ:

  温度ドリフト 6-18

高精度の電圧／電流コンバータ 6-24, 6-25

高速ショットキ・バリア整流器 5-9

高速信号調整 1-6

高速データ・アクイジション 7-7

高電圧:

  測定:

    新しいシステム:

      回路 6-2

      クロスプロット 6-2

      性能 6-2

      非直線性誤差 6-2

    方法、回路 6-1

高電圧モニタ、回路 6-16

誤差、算出 5-12

## さ

サーマル・タイプ・センサ・トランスデューサ、特性 [表]  
6-23

サーミスタ・トランスデューサ、特性 [表] 6-23

差動出力、回路 6-1

差動信号電圧 1-1

差動入力回路:

  2 極ローパス・フィルタ 6-8

  単極ローパス・フィルタ 6-6

## し

従来型のブリッジ回路 6-19

重量測定トランスデューサ、特性 [表] 6-23

出力換算、RTO を参照

出力振幅 1-9

出力バッファ、低電力計装アンプ 6-25

仕様、計装 A-3

ショットキ・ダイオード 5-8, 5-9

ジョンソン・ノイズ 5-5

シリコン・ダイオード 5-8

信号電圧、オペアンプ回路で 1-3

## す

スイッチ:

  ハイサイド 6-19

  ローサイド 6-18

スルーレート、計装アンプ 1-9

## せ

制御 1-6

  計装アンプ 1-6

静止電源電流 A-4, A-5

静電破壊、ESD を参照

セトリング時間 5-23

  計装アンプ A-5

ゼロ・ドリフト計装アンプ 7-5, 7-6

## そ

総オフセット誤差 A-4

総合ノイズ 5-12

総誤差 A-4

測温抵抗体トランスデューサ、特性 [表] 6-23

外付けゲイン抵抗、温度勾配、誤差の原因 5-11

外付け保護ダイオード 5-8

ソフトウェアでプログラム、計装アンプ 1-6

## た

帯域幅 1-8, 1-9

ダイオード、リーク電流 5-8

単電源／ブリッジ構成トランスデューサ、特性 [表]  
6-23

単電源レシーバ、回路 6-26

## ち

チェビシェフ・フィルタ、値 5-22

直線性、最適直線法 A-6

チョッパ型の計装アンプ 3-13

## つ

ツェナー・ダイオード 6-17

## て

抵抗値:

  各ゲインについて [表] 4-7

  計装アンプ用 [表] 5-8

ディファレンス・アンプ 6-16

  IC 1-5

  アプリケーション回路 6-1 ~ 6-26

  一覧表 B-1

  回路図 1-5

  高電圧測定 6-1 ~ 6-5

  対非直線性 6-17

  ブロック図 1-5

  モノリシック 4-1 ~ 4-10

  表 4-1

  用途 1-5 ~ 1-6

データ・アクイジション 1-5

デカップリング 5-1

電圧:

  オフセット 1-7

  差動信号 1-1

  同相 1-1

電圧オフセット A-3, A-4

電圧／電流コンバータ 6-25

電圧ドリフト、最小限のオフセット、設計 5-9

電源デカップリング 5-1

電源バイパス 5-1

伝達関数、非直線性 A-6

電流検知トランスデューサ、特性 [表] 6-23

電流センサ・インターフェース 6-24, 6-25

電流トランスミッタ、回路 6-12

電力 1-9

電力対帯域幅 1-9

## と

動作電圧範囲 A-4

同相 RF チョーク、計装アンプの RFI フィルタの代わり  
5-20

同相ゲイン 1-2

同相電圧 1-1, 1-2

オペアンプ回路 1-3

同相ノイズ除去、CMR を参照

同相ノイズ除去比、CMRR を参照

同相フィルタ：

X2Y コンデンサを使用 5-19

従来の 5-19

トランス結合入力、DC リターン経路 [図] 5-2

トランスデューサ、特性 [表] 6-23

## な

ナイキスト基準 7-8

## に

入力および出力電圧振幅 A-6

入力換算、RTI を参照

入力ノイズ 5-12

入力バイアス 1-8, A-4

## ね

熱 EMF 5-10

熱電対アンプ、単電源計装 6-26

熱電対効果 5-10

熱電対トランスデューサ、特性 [表] 6-23

## の

ノイズ 1-9

グラウンド 6-12, 6-13

低ノイズ 1-8

ノイズ誤差 5-12

## は

ハイサイド電流の検出 6-19

バイポーラ・ブリッジ、低ドロップアウト、ドライバ  
6-20

パワース・フィルタ、値 5-22

パワー制御 1-6

## ひ

非直線性 A-6

低い 1-8

ビデオ・アプリケーション 1-6

比例／積分／微分、PID を参照

## ふ

フィルタ：

2 極ローパス、周波数応答 6-8

RFI 5-13, 5-16 ~ 5-18

差動：

基本回路 5-13

帯域幅 5-13, 5-14

同相、X2Y コンデンサを使用 5-19

同相帯域幅 5-14

部品の値、コーナー周波数 [表] 6-9

ローパス、S/N 比の改善 5-21, 5-22

フォトダイオード・センサ・トランスデューサ、特性 [表]  
6-23

複合計装アンプ：

回路 6-4

CMR 6-4

ゲイン 100 における CMR 6-4

ゲイン 2 における CMR 6-4

複合計装アンプ回路：

高周波数 CMR 6-3 ~ 6-5

AC 励起を使用 6-5

さまざまなゲイン、各種回路 6-4

ブリッジ：

アプリケーション 6-19

ブリッジ回路 5-13

フロート・センサ・トランスデューサ、特性 [表] 6-23

## へ

ベッセル・フィルタ、値 5-22

変換、差動-シングルエンド 1-9

## ほ

ホール・センサ・トランスデューサ、特性 [表] 6-23

## ま

マイクロパワー計装アンプ、RFI 回路 5-15

## も

モノリシックディファレンス・アンプ 4-1 ~ 4-10

アプリケーション 4-1

## ゆ

歪みゲージ、測定、AC 励起を使用 6-5

歪みゲージ・ブリッジ・トランスデューサ、特性 [表]  
6-23

## れ

レール to レール入力 1-9

レシーバ回路 6-26

レベル・センサ・トランスデューサ、特性 [表] 6-23

## ろ

ロードセル・トランスデューサ、特性 [表] 6-23

ローパス・フィルタ：

4 極：

値 5-22

推奨される部品値 [表] 5-22

# デバイスの索引

製品	ページ
2N2222	6-17
AD520	3-2
AD522	B-1, B-2
AD524	3-3, B-1, B-2
AD526	A-4, B-1, B-2
AD580	2-5
AD584	2-5
AD589	6-20
AD620	3-1 to 3-6, 3-17, 5-6, 5-8, 5-10, 5-12, 5-15, 5-20, 6-20, 6-23 to 6-25, A-4, B-1, B-2
AD620 series	3-2, 5-6, 5-15
AD620A	5-12, A-4
AD620AR	7-2
AD621	1-8, 3-1, 3-6, 3-7, 5-6, 5-8, 5-11, 6-23, A-5, B-1, B-2
AD622	3-1, 3-5, 3-6, 5-6, 5-8, 6-23, B-1, B-2
AD623	3-1, 3-17, 3-18, 5-1, 5-6, 5-8, 5-16, 6-4, 6-5, 6-20, 6-23, 6-24, A-4, B-1, B-2
AD623AR	7-3
AD624	B-1, B-2
AD625	B-1, B-2
AD626	4-1, 4-7, 4-8, 6-23, 6-24, 6-25, B-1, B-2
AD627	2-5, 2-6, 3-1, 3-19, 3-20, 5-6, 5-8, 5-15, 5-16, 6-19, 6-20, 6-23 to 6-26, A-4 to A-6, B-1, B-2
AD627AR	7-4
AD628	1-5, 4-1, 4-6, 4-7, 6-6 to 6-11, 6-13, 6-14, 6-23, B-1, B-2
AD629	1-5, 1-8, 2-1, 4-1, 4-8, 4-9, 6-2, 6-12, 6-16, 6-17, 6-23, B-1, B-2
AD630	6-5
AD630AR	6-5
AD704	5-22
AD705	6-24, 6-25
AD706	5-22
AD820	6-25
AD822	6-20
AD823	7-8
AD825	7-8
AD830	7-8
AD871	7-8
AD7266	7-7, 7-8
AD7321	7-4, 7-5
AD7322	7-7, 7-8
AD7323	7-4, 7-5
AD7327	7-4, 7-5

製品	ページ
AD7450	6-13, 6-14
AD7453/AD7457	7-2
AD7466	7-6
AD7476	6-17, 7-6
AD7476A	7-6
AD7610	7-2, 7-4
AD7661	7-3
AD7663	7-2, 7-4
AD7685	6-22, 7-2, 7-5, 7-6
AD7687	7-2, 7-5
AD7776	6-20
AD7862/AD7864	7-3
AD7863/AD7865	7-3
AD7866	7-3
AD7890/AD7891/AD7892	7-3
AD7895	7-2
AD7898-3	7-4
AD7920	7-4
AD7923/AD7927	7-4
AD7940	7-3
AD7942	7-5
AD8130	4-1, 4-9, 4-10, 6-15
AD8130 series	4-9
AD8200 family	4-1, 4-2
AD8202	4-1 to 4-3, 6-18, 6-19, 6-23, B-1, B-2
AD8203	4-1 to 4-3, B-1, B-2
AD8205	4-1 to 4-4, 6-23, B-1, B-2
AD8206	4-1, 4-4, B-1, B-2
AD8210	4-1, 4-4, 4-5, 6-19, B-1, B-2
AD8212	4-1, B-1, B-2
AD8213	4-1, B-1, B-2
AD8220	3-1, 3-8, 5-7, 5-8, 5-13, 6-21 to 6-23, B-1, B-2
AD8220AR	7-4
AD8221	1-1, 3-1 to 3-3, 5-5, 5-6, 5-8, 5-13, 5-15, 5-16, 5-19, 6-3, 6-5, 6-23, 6-24, A-1 to A-3, A-5, B-1, B-2
AD8221AR	7-2
AD8222	3-1, 3-3, 5-5, 5-8, 5-13, 6-1, 6-23, B-1, B-2
AD8225	3-1, 3-16, 5-5, 5-8, 5-11, 5-16, 6-3, 6-23, 7-3, B-1, B-2
AD8230	3-1, 3-8 to 3-12, 5-6, 5-8, 6-23, A-5, B-1, B-2
AD8230RZ	7-5
AD8250	3-1, 3-20, 5-7, 5-8, 6-23, 7-5, B-1, B-2
AD8251	3-1, 3-20, 5-8, 6-23, 7-5, B-1, B-2

AD8553	3-1, 3-12, 3-13, 5-7, 5-8, 6-3, 6-23, B-1, B-2
AD8553RM	7-6
AD8555	3-1, 3-13 to 3-15, 5-8, 5-17, 6-23, B-1, B-2
AD8555AR/AD8556ARZ	7-6
AD8556	3-1, 3-13, 3-15, 5-8, 5-17, 5-18, 6-23, B-1, B-2
AD8618	6-21, 6-22
AD8641	6-24
AD8642	6-24
AD8643	6-24
AD8698	2-1, 2-2, 2-4
AD9240	7-8
ADR425	6-17
ADR431	6-13, 6-14
ADR435	6-22
ADuC812	6-26
AMP01	6-24
AMP03	4-1, 4-5, 4-6, 6-24, 7-8, B-1, B-2
OP27	6-12, 6-13
OP177	6-16
OP297	5-22
OP497	5-22
OP777AR	6-17
OP1177	2-1, 2-2, 6-5
OP2177	2-1, 2-2, 2-4, 6-21, 6-22
SSM2019	6-26
SSM2141	6-26
SSM2143	6-26



©2006 Analog Devices, Inc. All rights reserved.  
商標および登録商標はそれぞれの会社の所有です。  
G02678j-0-3/08(B)



## アナログ・デバイセズ株式会社

本 社 〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル  
大阪営業所 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号

お問い合わせは…

[www.analog.com/jp/contact](http://www.analog.com/jp/contact) フリーダイヤル ☎0120-390769

サンキューアナログ

[www.analog.com/jp/inamps](http://www.analog.com/jp/inamps)