

直線性誤差 2ppm を実現する 20 ビット SAR A/D コンバータの DC 精度の高いドライバ

Guy Hoover

アナログ/デジタル (A/D) コンバータ (ADC) の分解能とサンプル・レートが増加し続けるにつれて、次第に ADC 自体ではなく、ADC アナログ入力のドライバ回路が回路全体の精度を決定する制限要因になってきました。まず、ドライバ回路は入力信号をバッファすること、利得が必要です。さらに、シングルエンド信号から完全差動信号へのレベル・シフトまたは変換を行って、A/D コンバータの入力電圧範囲および同相電圧の要件を満たす必要があります。すべての処理を、元の信号に歪みを加えることなく実行しなければなりません。

この記事では、 $\pm 10\text{V}$ のシングルエンド入力信号を、LTC2377-20 20ビット SAR A/D コンバータを駆動できる完全差動信号に変換し、総合直線性誤差がわずか 2ppm の簡素な ADC ドライバを紹介します。入力インピーダンスが高くなり、全電源電流が少なくなるオプションについても検討します。

回路の概要

図 1 の回路は、 $\pm 10\text{V}$ のシングルエンド信号を、LTC2377-20 (U1) が必要とする $\pm 5\text{V}$ の完全差動信号に変換します。LTC2377-20 は、標準的な積分非直線性 (INL) が $\pm 0.5\text{ppm}$ の 20 ビット、500ksps、低消費電力 SAR A/D コンバータです。AIN の電圧は U4 によってバッ

ファされ、さらには U5 抵抗列を駆動して高精度の分割器として機能します。U3 は $-1/2$ の利得で動作し、U5 抵抗列の中心を駆動して、A/D コンバータの同相電圧を $V_{\text{REF}}/2$ に維持します。

U3 および U4 は、LT1468A 低オフセット高直線性オペアンプです。U5 は、保証最大不一致率が 0.01% の LT5400A クワッド整合抵抗回路網です。U5 内部の整合抵抗値は重要です。不一致があるとこの回路内のオフセット誤差とフルスケール誤差の両方に影響するからです。こうした理由と、LT5400A は電圧係数がきわめて小さいことから、LT5400A の代わりにディスクリット抵抗を使用しないでください。R4 は U3 の出力にフルスケールの 4 分の 1 の変化を与えます。R1 と R2 は、U3 の非反転入力に $V_{\text{REF}}/2$ のバイアスを与える分割器を形成しています。




図1. 入力電圧範囲が $\pm 10\text{V}$ 、INL が 2ppm の 20 ビット、500ksps データ収集システム

ここに示すADCドライバは、シングルエンドの±10V信号をLTC2377-20 500ksps SAR A/Dコンバータの±5V完全差動信号に変換します。複合回路の性能は、50μVのオフセット、2ppmのINL、102.7dBFSのSNR、および−123.5dBのTHDを達成しています。

R5とR6は、反転アンプU3の利得を−0.5に設定しています。C10とC12は、U5の抵抗との組み合わせにより、ADC入力で1.4MHzのフィルタを形成します。さらに、U5のピン1と8の間の抵抗は、A/Dコンバータがホールド・モードからサンプル・モードに切り替わると生じる充電スパイクからU4の出力を分離するのに役立ちます。LTC6655A-5 (U2) がこの回路のリファレンスとして選ばれた理由は、変換の間にREFピンに生じるトランジェントから迅速に安定化する能力と低ノイズです。

回路の性能

この回路の標準的なAC性能は、サンプル・レートが500kspsで100Hzの入力信号のとき、THDが−123.5dBでSNRが102.7dBFSです。図2のFFTにその性能を示します。THDおよびSNRの性能は、LTC2377-20のデータシートに記載の標準値に近い数値であり、この分割器を使用した場合の性能低下が最小限に抑えられていることを示しています。

±10Vの入力信号範囲全体での複合回路の標準的な直線性性能は、図3に示すように、500kspsのサンプル・レートで+2ppm、−1.3ppmです。直線性は、A/DコンバータのINLとオペアンプU4のCMRRによって制限されます。

U4、U5、およびU1の影響を含むADC入力での全オフセットは、+50μVで測定されます。U3のオフセットはこのドライバのオフセットには影響しません。ADC入力でのオフセットのワーストケースの解析は、U1、U4、およびU5の最大オフセットを加算することにより、次のように計算します。




図2. 複合回路のFFT

$$V_{OS(MAX)} = BZE(MAX)U1 +$$

$$\frac{V_{OS(MAX)}U4}{2} + \left(\frac{V_{REF}}{2} - \frac{V_{REF}}{2 + \frac{\Delta R}{R(MAX)U5}} \right)$$

$$V_{OS(MAX)} = 13\text{ppm} \cdot 10\mu\text{V/ppm} + 75\mu\text{V}/2 + (5/2 - 5/(2.0001)) \cdot 1\text{E}6\mu\text{V}$$

$$V_{OS(MAX)} = 292\mu\text{V} = 29.2\text{ppm}$$

LT1468Aの最大入力バイアス電流は±40nAです。入力インピーダンスをさらに高くすることが必要なアプリケーションの場合は、U4をLT1122Aに置き換えることができます。LT1122Aは高速セトリングのJFET入力オペアンプで、最大入力バイアス電流は75pAです。この回路にLT1122Aを使用した場合、表




図3. 直線性と入力電圧

1のオペアンプ性能比較で示すように、INLは+6ppm、−1.1ppmです。

LTC2377-20 A/Dコンバータの標準的な電源電流は、500kspsの最大サンプル・レートで4.2mAです。LTC2377-20は変換後に（主要回路の）電源を自動的に遮断し、次の変換が開始されるまでは起動しません。この自動パワー・ダウン機能により、サンプル・レートが低下するにつれてA/Dコンバータの電力損失が減少し、サンプル・レートが非常に低いアプリケーションでは1μA程度まで減少します。

電源電流が重要な低サンプル・レート・アプリケーションでは、LT1468Aの5.2mAという最大電源電流が大きすぎる場合があります。

(38ページへ続く)

表1. オペアンプの性能比較

	V _{OS} 最大値 (μV)	I _B 最大値 (pA)	I _{SY} 標準値 (mA)	f _s 最大値 (ksps)	INL 標準値 (ppm)
LT1468A	75	40,000	5.2	500	+2, −1.3
LT1122A	600	75	10	500	+6, −1.1
LT1012A	90	150	0.6	125	+0.9, −0.5

LTC4020は、システム負荷およびバッテリー充電機能に優先的に電力を供給します（システム負荷は、常に充電電源より優先されます）。したがって、重負荷の期間には、必要に応じて充電電流が減少します。万一、システム負荷がLTC4020 DC/DCコンバータの能力を超えた場合は、バッテリー電流の方向が変わり、負荷電流はバッテリーから供給されてコンバータ出力を補足します。

R_{SHDN1} と R_{SHDN2} は、SHDNピンで分割器を形成します。これにより、入力シャットダウン電圧が $V_{IN} = 35V$ で設定され、入力電圧が35Vより低い場合はDC/DCコンバータ機能とバッテリー・チャージャ機能がディセーブルされるので、電源が有効な場合には、常に全負荷電流を供給可能です。ここで使用されるSiS862DNスイッチFETの標準の Q_G はそれぞれ約10nCなので、抵抗 R_T によって動作周波数を250kHzに設定することにより、 $V_{IN} = 55V$ での $Q_{G(TOTAL)} \cdot f_o$ は、LTC4020の規定のINTV_{CC}直列素子SOAガイドラインの範囲内に入ります。

このデバイスは、前述したように、定電流/定電圧充電プロファイルを使用して、24セル（48V）の鉛蓄電池バックアップ・バッテリーを充電して維持します。バッテリー充電電流の最大値は、 R_{CS} により5Aに設定されます。この値は、満充電フロート電圧である53.75Vに達するまで供給可能です。バッテリー電圧は抵抗分割器（ R_{FB1} および R_{FB2} ）によりモニタされます。これにより、満充電フロート電圧の53.75V（つまり、2.24V/セル）が設定されます。この分割

器は、FBGピンを介して参照されます。このピンは、LTC4020が動作している場合はグラウンドに短絡されていますが、LTC4020がディセーブル状態のときは高インピーダンスになり、バッテリーの寄生負荷を軽減します。

LTC4020は、システム負荷およびバッテリー充電機能に優先的に電力を供給します（システム負荷は、常に充電電源より優先されます）。したがって、重負荷の期間には、必要に応じて充電電流が減少します。万一、システム負荷がLTC4020 DC/DCコンバータの能力を超えた場合は、バッテリー電流の方向が変わり、負荷電流はバッテリーから供給されてコンバータ出力を補足します。

V_{IN} 電源が切断された場合は、LTC4020のすべての機能が停止して、必要な電力はバッテリーから出力に供給されます。バッテリーからコンバータを介した逆導通はスイッチFET M4によって遮断され、バッテリー電圧モニタの抵抗分割器はFBGピンを介して切断されます。もしも無負荷での蓄電条件が必要な場合は、ICに

流れ込む全バッテリー電流は10μA未満に減少し、バッテリー寿命を最大限に延長します。

まとめ

LTC4020は、バッテリー・バックアップやバッテリー駆動の遠隔動作が必要なあらゆる大電力デバイスに対応する単一ICパワー・マネジメント・ソリューションです。内蔵の昇降圧DC/DCコントローラは、入力電圧より高い、低い、または等しい電圧レールに電力を供給できます。このICは高度なPowerPath構成を使用して、コントローラ出力をフル機能のマルチケミストリ・バッテリー・チャージャと結合します。このチャージャは、充電サイクル制御用の内部タイマと、2進コード化状態ピンを使用するリアルタイム充電サイクル・モニタリング回路を内蔵しています。ピンで選択可能な3つの充電プロファイルにより、最も一般的なバッテリー・タイプに適合する汎用性と、最適化された充電特性が得られます。■

（LT1468A、35ページからの続き）

す。±15V時に最大電源電流が500μAのLT1012Aピコアンペア入力電流、マイクロボルト・オフセット、低ノイズ・オペアンプは、これらのアプリケーションでLT1468Aを置き換えることができます。表1のオペアンプ性能比較に示すように、サンプル・レートが最大125kspsの場合、LT1012Aは+0.9ppm、-0.5ppmの直線性を達成しています。サンプル・レートが125kspsを超えると、このオペアンプはA/Dコンバータを正確に駆動できるほ

ど十分に高速な安定化ができないので、INL性能は低下し始めます。

まとめ

ここに示すADCドライバは、シングルエンドの±10V信号をLTC2377-20 500ksps SAR A/Dコンバータの±5V完全差動信号に変換します。複合回路の性能は、50μVのオフセット、2ppmのINL、102.7dBFSのSNR、および-123.5dBのTHDを達成しています。この

ドライバは、主として2つのLT1468AオペアンプとLT5400A整合抵抗アレイで構成されます。この回路の別バージョンでは、LT1122Aオペアンプを使用して75pAの最大入力電流を実現するか、低サンプリング・レート時にLT1012Aオペアンプを使用して電源電流を低減します。DC2135（この回路のデモボード・バージョン）はリニアテクノロジーから入手できます。■