

MAX77840

ModelGauge m5残量ゲージと USB BC1.2検出機能を備えた3A降圧チャージャ

概要

MAX77840は、ModelGauge™ m5残量ゲージ、リチウムイオン・バッテリー用USB BC1.2検出機能、およびSAFEOUT LDOを備えた3.15Aスイッチ・モード・チャージャです。

このチャージャは、必要なすべてのスイッチを内蔵し、4MHzまたは2MHz(設定可能)のスイッチング周波数で動作します。これにより、外付け部品を最小化するか、熱損失を最小限に抑えるかを選択できます。MAX77840は、モバイル販売時点情報管理(mPOS)デバイス、携帯型医療機器などのハンドヘルド・デバイスに最適です。本デバイスはUSB BC1.2検出機能を備えており、一般的なUSBアダプタを認識して自動的に入力電流制限値を設定します。MAX77840は最大1.5AのOTG電流を供給でき、独自のMAXOTG保護機能を備えています。これは、大きなOTG負荷の下でシステム電圧が急激に低下するのを防ぐためにOTG出力電流を制限する機能です。

ModelGauge m5は高精度のバッテリー残量ゲージ機能を備えており、スタンバイ時やスリープ・モードでは非常に低いバッテリー電流(25μA、代表値)で動作することでバッテリー寿命を延ばすことができます。ModelGauge m5とチャージャの相互作用により、充電時における優れた使用体験を1つのICで実現します。

MAX77840は出荷モードを備えており、デバイスが不使用のときにバッテリーの消費を最小限に抑えます。MAX77840は、I²C 3.0対応のシリアル・インターフェースを搭載し、3.87mm × 3.96mm、9 × 9バンプ、0.4mmピッチのウェハ・レベル・パッケージ(WLP)を採用しています。

アプリケーション

- 産業用PC
- 携帯型医療機器
- モバイル販売時点情報管理(mPOS)デバイス
- ワイヤレス・スピーカ
- 電子たばこ
- スマート・ホーム・オートメーション、センサー
- モノのインターネット(IoT)

利点と特長

- シングル入力スイッチ・モード・チャージャ
- 保護電圧: 最大16V
 - ・ 入力動作範囲: 最大13.4V
 - ・ 適応型入力電流制限(AICL)による入力電流制限: 最大4.0A
 - ・ バッテリー充電電流制限: 最大3.15A
 - ・ CC、CV、ダイの温度制御
 - ・ 小型インダクタ: 0.47μHまたは1μHパッケージ
 - ・ 高効率
- USB-OTGリバース・ブーストをサポート、最大1.5Aの電流制限(設定可能)
- バッテリー・トゥルーディスコネクトFETを内蔵
 - ・ $R_{DS(ON)} = 12.8m\Omega$
 - ・ 最大定格9A_{RMS}、放電電流制限(設定可能、デフォルトは4.5A)
- アダプタ・タイプの検出
 - ・ USBポート、USB DCP、USB HVDCPのD+/D-検出
 - ・ BC 1.2準拠
- ModelGauge m5バッテリー残量ゲージ
 - ・ SOC精度±1%、校正サイクルなし、超低I_Q
 - ・ 完全放電までの時間、およびフル充電までの時間を予測
- SAFEOUT LDOを1個搭載
- 制御機能
 - ・ 出荷モードはONKEYを押してクリア
 - ・ ONKEYによる真のハードウェア・リセット
- 割込み出力を備えたI²C 3.0対応のインターフェース
- 9 × 9アレイWLP(3.87mm × 3.96mm、0.4mmピッチ)

型番はデータシートの末尾に記載されています。


ModelGaugeはAnalog Devices Inc.の商標です。

Smart Power Selectorは、Analog Devices Inc.の商標です。

Cycle+はAnalog Devices Inc.の商標です。



簡略化したブロック図



目次

概要	1
アプリケーション	1
利点と特長	1
簡略化したブロック図	2
絶対最大定格	11
パッケージ情報	11
21- WLP0775	11
電気的特性	12
電気的特性—SAFEOUT LDO	23
電気的特性—ModelGauge m5 Fuel Gauge	24
ピン配置	25
MAX77840	25
端子説明	26
詳細	28
スイッチング・チャージャ	28
USBデータ・コンタクト検出	29
特長	30
DPおよびDM検出機能	30
データ・コンタクト検出レジスタ	31
CHGDET_INT (0x01)	31
CHGDET_STATUS (0x02)	32
CHGDET_INT_MASK (0x03)	32
CHGDET_CHGIN_ILIM (0x04)	33
CHGDET_CNTRL1 (0x05)	33
CHGDET_CNTRL2 (0x06)	33
CHGDET_CNTRL3 (0x07)	34
CHGDET_QCNTRL (0x08)	35
ModelGauge m5残量ゲージ	35
詳細—チャージャ	36
Smart Power Selector (SPS) TM	36
スイッチと制御ループの説明	36
制御ビット	36
エネルギー分配の優先度	36
BYレギュレーション電圧	36
SYSレギュレーション電圧	36
チャージャ状態	37
入力電力なし、またはチャージャがデイスエーブルされている状態	38
デッドバッテリーの予備充電状態	39
急速充電・定電流状態	39

目次(続き)

急速充電・定電圧状態	39
TOP-OFF(トップオフ充電)状態	39
充電完了状態	39
タイマー・フォルト状態	40
サーマル・シャットダウン状態	40
電源状態	40
ウォッチドッグ・タイマー	45
バッテリーの差動電圧検出	45
リバース・ブーストおよびOn-the-Go(OTG)モード	45
入力の検証	46
入力電流制限	46
入力電圧レギュレーション・ループ	46
充電状態のインジケータ(CHGIND)	46
デッドバッテリーの充電状態	47
バッテリーの予備充電状態	47
急速充電・定電流状態	47
急速充電・定電圧状態	47
トップオフ充電状態	47
充電完了状態	47
バッテリー検出入力ピン(DETBATB)	47
割込みピン(INTB)	48
システム保護	48
V_{SYS} 低電圧ロックアウト($V_{SYSUVLO}$)	48
V_{SYS} 過電圧ロックアウト($V_{SYSOVLO}$)	49
バッテリー過電圧保護	49
システム・パワーアップ時のバッテリー過電流保護	49
フォルトによるバッテリー過電流の保護	49
充放電用バッテリー・サーミスタ	49
サーマル・フォールドバック	49
アナログ低ノイズ電源入力(AVL)とPVL	50
チャージャ・レジスタの詳細	51
レジスタ保護	51
割込みのマスク、OK、および詳細レジスタ	51
CHG_INTレジスタのビットの説明	52
CHG_INT_MASKレジスタのビットの説明(0xB1)	52
CHG_INT_OKレジスタのビットの説明(0xB2)	53
CHG_DETAILS_00レジスタのビットの説明(0xB3)	53
CHG_DETAILS_01レジスタのビットの説明(0xB4)	54
CHG_DETAILS_02レジスタのビットの説明(0xB5)	55

目次(続き)

CHG_CNFG_00レジスタのビットの説明(0xB7)	56
CHG_CNFG_01レジスタのビットの説明(0xB8)	57
CHG_CNFG_02レジスタのビットの説明(0xB9)	58
CHG_CNFG_03レジスタのビットの説明(0xBA)	59
CHG_CNFG_04レジスタのビットの説明(0xBB)	60
CHG_CNFG_06レジスタのビットの説明(0xBD)	60
CHG_CNFG_07レジスタのビットの説明(0xBE)	61
CHG_CNFG_09レジスタのビットの説明(0xC0)	62
CHG_CNFG_10レジスタのビットの説明(0xC1)	63
CHG_CNFG_11レジスタのビットの説明(0xC2)	64
CHG_CNFG_12レジスタのビットの説明(0xC3)	65
詳細—I ² Cインターフェース	65
I ² Cインターフェース	65
スレーブ・アドレス	65
I ² C通信ピン	65
I ² Cのシステム構成	66
I ² Cビット転送	66
I ² Cのスタート条件およびストップ条件	66
I ² Cアクノリッジ	66
マスタによる送信(書込みモード)	67
レジスタ・アドレスを設定後マスタによる読出し(レジスタ・アドレスを書き込んでデータを読出し)	67
レジスタ・アドレスを設定せずにマスタによるレジスタ・データの読出し(読出しモード)	68
レジスタのリセット条件	68
I ² Cレジスタの詳細	69
PMIC IDレジスタ(0x00)	69
割込みソース(0x22)	69
割込みソース・マスク(0x23)	69
SYSTEM割込み(0x24)	70
SYSTEM割込みソース・マスク(0x26)	70
トップSYSのステータス・レジスタ(0x28)	71
Low SYS検出の設定(0x2B)	71
SAFEOUT制御レジスタ(0xC6)	72
ソフトリセット・レジスタ(0x50)	72
詳細—ONKEY	73
ONKEY	73
詳細—SAFEOUT LDO	73
詳細—ModelGauge m5残量ゲージ	73
ModelGauge m5の詳細	73
ModelGauge m5アルゴリズム	74

目次(続き)

OCV予測とクーロン・カウントのミキシング	75
残量ゲージのエンプティ補償	75
残量ゲージの学習機能	76
残量ゲージ精度の決定	76
初期精度	76
Cycle+チャージャ制御	76
充電終了の検出	76
パワーアップとパワーオン・リセット	76
レジスタの保存とリストア	77
セルの装着 (ICが既に給電済みの場合)	77
セルの取外し	77
セル取外しの高速検出	77
動作モード	77
ALRT機能	78
ICのメモリ・マップ	78
ModelGauge m5レジスタ	79
レジスタの詳細	80
JEITA充電レジスタ	80
TAIrtTh (0x02)	80
TAIrtTh2 (0xB2)	80
JEITA_Volt (0xD9)	80
JEITA_Curr (0xDA)	81
ChargeState(0-7) (0xD1 – 0xD8)	82
SmartChgCfg (0xDB)	82
ステータス・レジスタおよび設定レジスタ	82
Status (0x00)	83
Status2 (0xB0)	84
VAIrtTh (0x01)	84
SAIrtTh (0x03)	84
AtRate (0x04)	84
Config (0x1D)	84
Config2 (0xBB)	85
DevName (0x21)	86
LearnCfg (0x28)	86
FilterCfg (0x29)	86
RelaxCfg (0x2A)	86
TGain (0x2C) / TOff (0x2D) / Curve (0xB9)	87
TGain (0x2C)	87
TOff (0x2D)	87

目次(続き)

Curve (0xB9)	87
一般的なサーミスタ・タイプのレジスタ設定	87
COFF (0x2F)	87
RippleCfg (0xBD)	87
測定レジスタ	88
Vcell (0x09)	88
AvgVCell (0x19)	88
MaxMinVolt (0x1B)	88
Current (0x0A)	88
AvgCurrent (0x0B)	88
MaxMinCurr (0x1C)	88
Temp (0x08)	89
AvgTA (0x16)	89
MaxMinTemp (0x1A)	89
AIN0 (0x27)	89
Timer (0x3E)	89
ShdnTimer (0x3F)	89
QH0 (0x4C)	89
VRipple (0xBC)	89
TimerH (0xBE)	90
ModelGauge m5設定レジスタ	90
QRTTable00 (0x12)	90
QRTTable10 (0x22)	90
QRTTable20 (0x32)	90
QRTTable30 (0x42)	90
FullSocThr (0x13)	90
IChgTerm (0x1E)	90
FullCapNom (0x23)	90
DesignCap (0x18)	91
IAvgEmpty (0x36)	91
RComp0 (0x38)	91
TempCo (0x39)	91
VEmpty (0x3A)	91
ConvgCfg (0x49)	91
TTF_CFG (0xB5)	92
CV_MixCap (0xB6)	92
CV_HalfTime (0xB7)	92
ModelGauge m5出力レジスタ	92
RepCap (0x05)	92

目次(続き)

RepSOC (0x06)	92
Age (0x07)	92
QResidual (0x0C)	92
MixCap (0x0F)	92
MixSOC (0x0D)	92
AvCap (0x1F)	93
AvSOC (0x0E)	93
FullCap (0x10)	93
TTE (0x11)	93
Rslow (0x14)	93
Cycles (0x17)	93
TTF (0x20)	93
FullCapRep (0x35)	93
dQAcc (0x45)	94
dPAcc (0x46)	94
VFRemCap (0x4A)	94
AtQresidual (0xDC)	94
AtAvSOC (0xDE)	94
AtAvCap (0xDF)	94
VFOCV (0xFB)	94
標準アプリケーション回路	95
型番	95
改訂履歴	96

図一覧

図1. スイッチング・チャージャのブロック図.....	29
図2. MAX77840の代表的な充電プロファイル.....	37
図3. MAX77840チャージャの状態遷移図.....	38
図4. バッテリのみ.....	41
図5. バッテリ - 昇圧.....	42
図6. バッテリ - 昇圧 (OTG).....	43
図7. 充電なし - 降圧.....	44
図8. 充電あり - 降圧.....	45
図9. 充電インジケータ回路.....	47
図10. バッテリ検出回路.....	48
図11. 充電電流とジャンクション温度の関係.....	50
図12. I ² Cのシステム構成.....	66
図13. I ² Cビット転送.....	66
図14. I ² Cのスタートとストップ.....	66
図15. I ² Cアクリッジ.....	67
図16. マスタの書き込み動作.....	67
図17. マスタの読出し動作 (レジスタ・アドレスを指定).....	68
図18. マスタの読出し動作 (レジスタ・アドレスは指定しない).....	68
図19. ONKEYのタイミング図.....	73
図20. ModelGauge m5のブロック図.....	75

表一覧

表1. サポートするアダプタ・タイプ 30

表2. データ・コンタクト検出レジスタ 31

表3. ModelGauge m5レジスタ 79

Absolute Maximum Ratings

Switching Charger

CHGIN to GND_A	-0.3V to +16V
BYP to GND_A	-0.3V to +16V
PVL to GND_A	-0.3V to +6V
AVL to GND_A	-0.3V to +6V
BAT_SP to GND_A	-0.3V to +6V
BAT_SN to GND_A	-0.3V to +0.3V
BATT to GND_A	-0.3V to +6V
SYS to GND_A	-0.3V to +6V
DETBATB to GND_A	-0.3V to +6V
V _{BUSDET} to GND_A	-0.3V to +20V
OV _{PENB} to GND_A	-0.3V to AVL + 0.3V
BST to AVL	-0.3V to +16V
BST to CHGLX	-0.3V to +6V
INOKB to GND_A	-0.3V to SYS + 0.3V
CHGPG to GND_A	-0.3V to +0.3V
CHGLX Continuous Current	3.5A _{RMS}
CHGPG Continuous Current	3.5A _{RMS}
SYS Continuous Current	4.5A _{RMS}
BATT Continuous Current	4.5A _{RMS}
BYP Continuous Current	3.0A _{RMS}
CSP to GND_A	-0.3V to BATT + 0.3V

CSN to GND_A	-0.3V to BATT + 0.3V
SLAVE to GND_A	-0.3V to SYS_A + 0.3V
Battery Overvoltage Protection to GND_A	-0.3V to BATT + 0.3V

SWI1, SWI2 to GND_A	-0.3V to SYS_A + 0.3V
GND_D to GND_A	-0.3V to +0.3V

Safeout LDO

SAFEOUT to GND_A	-0.3V to VCCINT + 0.3V
------------------	------------------------

Fuel Gauge

V _{BFG} to GND_A	-0.3V to +2.2V
THMB, THM to GND_A	-0.3V to BATT + 0.3V

I²C and Logic Interface

V _{IO} to GND_A	-0.3V to +6V
SDA, SCL to GND_A	-0.3V to +6V
SYS_A to GND_A	-0.3V to +6V
SYS_Q to GND_A	-0.3V to +6V
INTB to GND_A	-0.3V to SYS_A + 0.3V
CHGIND to GND_A	-0.3V to +6V
TEST_, V _{CCTEST} to GND_A	-0.3V to +6V
GND_D2 to GND_A	-0.3V to +0.3V
GND_Q to GND_A	-0.3V to +0.3V

Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Package Information

21- WLP0775

Package Code	W813C3+1
Outline Number	21-0775
Land Pattern Number	Refer to Application Note 1891

For the latest package outline information and land patterns (footprints), go to www.maximintegrated.com/jp/packages. Note that a “+”, “#”, or “-” in the package code indicates RoHS status only. Package drawings may show a different suffix character, but the drawing pertains to the package regardless of RoHS status.

Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to www.maximintegrated.com/jp/thermal-tutorial.

Electrical Characteristics

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
GENERAL INFORMATION						
Shutdown Supply Current (BATT and V_{BATTFG})	I_{SHDN}	All circuits off, BATT = $V_{BATTFG} = 3.6V$		25	50	μA
No Load Supply Current (BATT and V_{BATTFG})	I_{NL}	Fuel Gauge is ON, all other circuits off; BATT = $V_{BATTFG} = 3.6V$		50	100	μA
SYS INPUT RANGE						
V_{SYS} Operating Voltage	V_{SYS}	Guaranteed by V_{SYS_UVLO} and V_{SYS_OVLO}	2.5		5.5	V
V_{SYS} Undervoltage Lockout Threshold	V_{SYS_UVLO}	V_{BATT} falling, 200mV hysteresis	2.45	2.5	2.55	V
SYS Overvoltage Lockout Threshold	V_{SYS_OVLO}	V_{BATT} rising, 200mV hysteresis	5.20	5.36	5.52	V
Low SYS Thresholds		Range programmable using the LSDAC register, V_{SYS} falling, production tested at 3.60V setting		3.6		V
Low SYS Hysteresis		Range programmable using the LSHYST register, production tested at 100mV setting		100		mV
THERMAL SHUTDOWN						
Thermal Shutdown Threshold	T_{SHDN}	T_J rising		165		$^{\circ}C$
Thermal Shutdown Hysteresis				15		$^{\circ}C$
LOGIC AND CONTROL INPUTS						
SCL, SDA Input Low Level		$T_A = +25^{\circ}C$			$0.3 \times V_{IO}$	V
SCL, SDA Input High Level		$T_A = +25^{\circ}C$	$0.7 \times V_{IO}$			V
SCL, SDA Input Hysteresis		$T_A = +25^{\circ}C$		$0.05 \times V_{IO}$		V
SCL, SDA Logic Input Current		$V_{IO} = +3.6V$	-10		+10	μA
SCL, SDA Input Capacitance		(Note 1)		10		pF
SDA Output Low Voltage		Sinking 20mA			0.4	V
Output Low Voltage INTB		$I_{SINK} = 1mA$			0.4	V
Output High Leakage INTB		$V_{SYS} = 5.5V$, $T_A = +25^{\circ}C$	-1	0	+1	μA
		$V_{SYS} = 5.5V$, $T_A = +85^{\circ}C$		0.1		
Interrupt Debounce Filter Timer		LOWSYS		16		ms

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
I²C INTERFACE FOR STANDARD, FAST, AND FAST-MODE PLUS (Note 1)						
Clock Frequency	f_{SCL}				1000	kHz
Hold Time (Repeated) START Condition	$t_{HD;STA}$		0.26			μs
CLK Low Period	t_{LOW}		0.5			μs
CLK High Period	t_{HIGH}		0.26			μs
Setup Time Repeated START Condition	$t_{SU;STA}$		0.26			μs
DATA Hold Time	$t_{HD;DAT}$		0			μs
DATA Valid Time	$t_{VD;DAT}$				0.45	μs
DATA Valid Acknowledge Time	$t_{VD;ACK}$				0.45	μs
DATA Setup Time	$t_{SU;DAT}$		50			ns
Setup Time for STOP Condition	$t_{SU;STO}$		0.26			μs
Bus-Free Time Between START and STOP	t_{BUF}		0.5			μs
Pulse Width of Spikes that must be Suppressed by the Input Filter		(Note 1)		50		ns
I²C INTERFACE FOR HS-MODE PLUS (CB = 100pF) (Note 1)						
Clock Frequency	f_{SCL}	CB = 100pF			3.4	MHz
Hold Time (Repeated) START Condition	$t_{HD;STA}$		160			ns
Setup Time Repeated START Condition	$t_{SU;STA}$		160			ns
CLK Low Period	t_{LOW}		160			ns
CLK High Period	t_{HIGH}		60			ns
DATA Hold Time	$t_{HD;DAT}$		0			ns
DATA Setup Time	$t_{VD;DAT}$		10			ns
Setup Time for STOP Condition	$t_{SU;STO}$		160			ns
Pulse Width of Spikes that must be Suppressed by the Input Filter		(Note 1)		10		ns
I²C INTERFACE FOR HS-MODE PLUS (CB = 400pF) (Note 1)						
Clock Frequency	f_{SCL}	CB = 400pF			1.7	MHz
Hold Time (Repeated) START Condition	$t_{HD;STA}$		160			ns
Setup Time Repeated START Condition	$t_{SU;STA}$		160			ns

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
CLK Low Period	t_{LOW}		320			ns
CLK High Period	t_{HIGH}		120			ns
DATA Hold Time	$t_{HD:DAT}$		0			ns
DATA Setup Time	$t_{VD:DAT}$		10			ns
Setup Time for STOP Condition	$t_{SU:STO}$		160			ns
Pulse Width of Spikes that must be Suppressed by the Input Filter		(Note 3)		10		ns
CHGIN INPUT						
Operating Voltage			3.2		V_{OVLO}	V
CHGIN Overvoltage Threshold (Note 2)	$V_{CHGIN-OVLO}$	V_{CHGIN} rising	13.4	13.7	14	V
CHGIN Overvoltage-Threshold Hysteresis	$V_{CHGINH-OVLO}$	V_{CHGIN} falling		300		mV
CHGIN Overvoltage Delay (Note 1)	T_{D-OVLO}	V_{CHGIN} rising, 100mV overdrive, not production tested		10		μs
		V_{CHGIN} falling, 100mV overdrive, not production tested		20		
V_{BUSDET} to GND Minimum Turn-On Threshold Range (Note 2)	$V_{VBUSDET_UVLO}$	$V_{VBUSDET}$ rising, 200mV hysteresis, programmable at 4.5V, 4.9V, 5.0V, and 5.1V (Note 2)	4.5		5.1	V
V_{BUSDET} to GND Minimum Turn-On Threshold Accuracy	$V_{VBUSDET_UVLO}$	$V_{VBUSDET}$ rising, 4.5V setting	4.4	4.5	4.6	V
V_{BUSDET} to SYS Minimum Turn-On Threshold (Note 2)	$V_{VBUSDET2SYS}$	$V_{VBUSDET}$ rising, 50mV hysteresis when valid V_{BUSDET} input is detected	$V_{SYS} + 0.12$	$V_{SYS} + 0.20$	$V_{SYS} + 0.28$	V
V_{BUSDET} Turn-On Threshold Delay	T_{D-UVLO}	Not production tested		10		μs
CHGIN Adaptive Current Regulation Threshold Range (Note 3)	V_{CHGIN_REG}	Programmable at 4.2V, 4.6V, 4.7V, and 4.8V (Note 3)	4.2		4.8	V
CHGIN Current Limit Range		Programmable, 500mA default, factory programmable option of 100mA, production tested at 500mA, 1800mA, and 4000mA settings only	0.1		4	A
CHGIN Supply Current	I_{IN}	$V_{CHGIN} = 2.4V$, the input is undervoltage and R_{INSD} is the only loading		0.075		mA
		$V_{CHGIN} = 5.0V$, Charger disabled		0.17	0.5	
	I_{IN}	$V_{CHGIN} = 5.0V$, Charger enabled, $V_{SYS} = V_{BATT} = 4.5V$, (no switching, battery charged)		2.7	4	

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
V _{CHGIN} Input Current Limit	I _{NLIMIT}	V _{CHGIN} = 5.0V, Charger enabled, V _{BATT} = 3.8V, 500mA input current setting, T _A = +25°C	462.5	487.5	500	mA
		V _{CHGIN} = 5.0V, Charger enabled, V _{BATT} = 3.8V, 1800mA input current setting, T _A = +25°C	1710	1755	1800	
		V _{CHGIN} = 5.0V, Charger enabled, V _{BATT} = 3.8V, 1800mA input current setting, T _A = 0°C to +85°C	1667	1755	1843	
		V _{CHGIN} = 5.0V, Charger enabled, V _{BATT} = 3.8V, 4000mA input current setting, T _A = +25°C	3800	3900	4000	
		V _{CHGIN} = 5.0V, Charger enabled, V _{BATT} = 3.8V, 4000mA input current setting, T _A = 0°C to +85°C	3705	3900	4095	
CHGIN Self-Discharge Down to UVLO Time	t _{INSD}	Time required for the charger input to cause a 10μF input capacitor to decay from 6.0V to 4.3V		100		ms
CHGIN Input Self-Discharge Resistance	R _{INSD}			35		kΩ
CHGINOK to start switching	T _{start}			26		ms
CHGIN Adaptive Voltage Regulation Threshold Accuracy	V _{CHGIN_REG}	4.8V setting	4.7	4.8	4.9	V
SWITCH IMPEDANCES AND LEAKAGE CURRENTS						
CHGIN to BYP Resistance	R _{IN2BYP}	Bidirectional		0.0144	0.04	Ω
CHGLX High-Side Resistance	R _{HS}			0.0327	0.1	Ω
CHGLX Low-Side Resistance	R _{LS}			0.0543	0.14	Ω
BATT to SYS Dropout Resistance	R _{BAT2SYS}			0.0128	0.04	Ω
CHGIN to BATT Dropout Resistance	R _{IN2BAT}	Calculation estimates a 0.04Ω inductor resistance (R _L) R _{IN2BAT} = R _{IN2BYP} + R _{HS} + R _L + R _{BAT2SYS}		0.0999		Ω
CHGLX Leakage Current		CHGLX = CHGPG or BYP, T _A = +25°C		0.01	10	μA
		CHGLX = CHGPG or BYP, T _A = +85°C		1		
BST Leakage Current		BST = 5.5V, T _A = +25°C		0.01	10	μA
		BST = 5.5V, T _A = +85°C		1		
BYP Leakage Current		V _{BYP} = 5.5V, V _{CHGIN} = 0V, V _{CHGLX} = 0V, charger disabled, T _A = +25°C		0.01	10	μA
		V _{BYP} = 5.5V, V _{CHGIN} = 0V, V _{CHGLX} = 0V, charger disabled, T _A = +85°C		1		

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SYS Leakage Current		V _{SYS} = 0V, V _{BATT} = 4.2V, charger disabled, T _A = +25°C		0.01	10	μA
		V _{SYS} = 0V, V _{BATT} = 4.2V, charger disabled, T _A = +85°C		1		
BATT Quiescent Current (I _{SYS} = 0A, I _{BYP} = 0A)	I _{MBAT}	V _{CHGIN} = 0V, V _{SYS} = 0V, V _{BATT} = 4.2V, external Q _{BAT} is off, T _A = +25°C		20	30	μA
		V _{CHGIN} = 0V, V _{SYS} = 0V, V _{BATT} = 4.2V, external Q _{BAT} is off, T _A = +85°C		20		
		V _{CHGIN} = 0V, V _{BATT} = 4.2V, external Q _{BAT} is on, main-battery overcurrent protection disabled, T _A = +25°C		15.3		
		V _{CHGIN} = 0V, V _{BATT} = 4.2V, external Q _{BAT} is on, main-battery overcurrent protection disabled, T _A = +85°C		15.3		
		V _{CHGIN} = 0V, V _{BATT} = 4.2V, external Q _{BAT} is on, main-battery overcurrent protection enabled, T _A = +25°C		20		
		V _{CHGIN} = 0V, V _{BATT} = 4.2V, external Q _{BAT} is on, main-battery overcurrent protection enabled, T _A = +85°C		20		
		V _{SYS} = 4.2V, V _{BATT} = 0V, charger disabled, T _A = +25°C		0.01	10	
		V _{SYS} = 4.2V, V _{BATT} = 0V, charger disabled, T _A = +85°C		1		
	I _{MBDN}	V _{CHGIN} = 5V, V _{BATT} = 4.2V, Q _{BAT} is off, main-battery overcurrent protection disabled, Charger is enabled but in its done mode, T _A = +25°C		3	10	
		V _{CHGIN} = 5V, V _{BATT} = 4.2V, Q _{BAT} is off, main-battery overcurrent protection disabled, Charger is enabled but in its done mode, T _A = +85°C		3		
CHARGER DC-DC BUCK						
Minimum ON Time	t _{ON-MIN}			75		ns
Minimum OFF Time	t _{OFF}			75		ns

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Current Limit (Note 5)	I _{LIM}	T _A = 0°C to +85°C, LSEL = 0 (0.47μH inductor option), production tested at I _{LIM} = 00 setting, I _{LIM} = 00 (3.00A out) (Note 4)	4.15	5.05	5.95	A
		T _A = 0°C to +85°C, LSEL = 0 (0.47μH inductor option), production tested at I _{LIM} = 00 setting, I _{LIM} = 01 (2.75A out) (Note 4)	4.75			
		T _A = 0°C to +85°C, LSEL = 0 (0.47μH inductor option), production tested at I _{LIM} = 00 setting, I _{LIM} = 10 (2.50A out) (Note4)	4.45			
		T _A = 0°C to +85°C, LSEL = 0 (0.47μH inductor option), production tested at I _{LIM} = 00 setting, I _{LIM} = 11 (2.25A out) (Note 4)	4.15			
		T _A = 0°C to +85°C, LSEL = 1 (1.0μH inductor option), production tested at I _{LIM} = 11 setting, I _{LIM} = 00 (3.00A out) (Note 4)	4.6			
		T _A = 0°C to +85°C, LSEL = 1 (1.0μH inductor option), production tested at I _{LIM} = 11 setting, I _{LIM} = 01 (2.75A out) (Note 4)	4.3			
		T _A = 0°C to +85°C, LSEL = 1 (1.0μH inductor option), production tested at I _{LIM} = 11 setting, I _{LIM} = 10 (2.50A out) (Note 4)	4			
		T _A = 0°C to +85°C, LSEL = 1 (1.0μH inductor option), production tested at I _{LIM} = 11 setting, I _{LIM} = 11 (2.25A out) (Note 4)	3	3.7	4.4	
REVERSE BOOST						
BYP Voltage Adjustment Range		Adjustable from 3V to 5.5V, min	3			V
		Adjustable from 3V to 5.5V, max (Note 1)	5.5			
Reverse Boost Quiescent Current	I _{BYP}	Not switching: output forced 200mV above its target regulation voltage	1150			μA
Reverse Boost Converter Maximum Output Current		3.6V <V _{BATT} production tested BATT = 3.6V	2			A
Reverse Boost BYP Voltage in OTG Mode	V _{BYP.OTG}	5.1V setting	4.94	5.1	5.26	V
CHGIN Output Current Limit	I _{CHGIN.OTG.LIM}	3.4V, T _A = +25°C, OTG_ILIM = 00	500			mA
		3.4V, T _A = +25°C, OTG_ILIM = 01	900			
		3.4V, T _A = +25°C, OTG_ILIM = 10	1200			
		3.4V, T _A = +25°C, OTG_ILIM = 11	1500			

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Reverse Boost Output Voltage Ripple (Note 1)		Discontinuous inductor current (i.e., skip mode) (Note 1)	±150			mV
		Continuous inductor current (Note 1)	±150			
CHARGER						
BATT Regulation Voltage Range	V _{BATTREG}	Programmable in 25mV steps (4-bits), production tested at 3.65V and 4.4V only	3.65		4.7	V
BATT Regulation Voltage Accuracy		3.65V and 4.7V settings, T _A = +25°C	-0.75		+0.75	%
		3.65V and 4.7V settings, T _A = 0°C to +85°C	-1		+1	
Fast-Charge Current Program Range		100mA to 3.15A in 50mA steps; production tested at 500mA and 3000mA settings	0.1		3.15	A
Fast-Charge Current Accuracy		Programmed currents ≥ 500mA, V _{BATT} > V _{SYSMIN} (short mode); production tested at 500mA and 3000mA settings, T _A = +25°C	-4		+4	%
		Programmed currents ≥ 500mA, V _{BATT} > V _{SYSMIN} (short mode); production tested at 500mA and 3000mA settings, T _A = 0°C to +85°C	-5		+5	
		Programmed currents ≥ 500mA, V _{BATT} < V _{SYSMIN} (LDO mode); production test at 800mA	-10		+10	
Fast-Charge Currents	I _{FC}	T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 3.0A	2880	3000	3120	mA
		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 0.5A	480	500	520	
Low-Battery Prequalification Threshold	V _{PQLB}	V _{BATT} rising	2.8	2.9	3	V
Dead-Battery Prequalification Threshold	V _{PQDB}	V _{BATT} rising	1.9	2	2.1	V
Prequalification Threshold Hysteresis	V _{PQ-H}	Applies to both V _{PQLB} and V _{PQDB}		100		mV
Low-Battery Prequalification Charge Current	I _{PQLB}	Default setting = disabled	187.5	250	350	mA
Dead-Battery Prequalification Charge Current	I _{PQDB}		40	55	80	mA
Charger Restart Threshold Range	V _{RSTRT}	Adjustable, 100, 150, and 200	100	150	200	mV
Charger Restart Deglitch Time		10mV overdrive, 100ns rise time		130		ms

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Top-Off Current Program Range		Programmable from 100 to 350mA	100		350	mA
Top-Off Current Accuracy - Gain (Note 1)		Gain (Note 1)			5	%
Top-Off Current Accuracy - Offset (Note 1)		Offset (Note 1)			20	mA
Charge Termination Deglitch Time	t _{TERM}	2mV overdrive, 100ns rise/fall time		30		ms
Charger State Change Interrupt Deglitch Time	t _{SCIDG}	Excludes transition to timer fault state, watchdog timer state		30		ms
Charger Soft Start Time	t _{SS}	(Note 1)		1.5		ms
BAT TO SYS FET DRIVER						
BATT to SYS Reverse Regulation Voltage	V _{BSREG}	I _{BATT} = 10mA		30		mV
		I _{BATT} = 1A		60		
		Load regulation during the reverse regulation mode		30		mV/A
MINSYS Voltage Accuracy	V _{SYSMIN}	Programmable from 3.4V to 3.7V in 100mV steps, V _{BATT} = 2.8V; tested at 3.4V and 3.7V settings	-3		+3	%
Maximum SYS Voltage	V _{SYSMAX}	The maximum system voltage: V _{SYSMAX} = V _{BATREG} + R _{BAT2SYS} × I _{BATT} , V _{BATREG} = 4.2V, I _{BATT} = 3.0A		4.245	4.32	V
		The maximum system voltage: V _{SYSMAX} = V _{BATREG} + R _{BAT2SYS} × I _{BATT} , V _{BATREG} = 4.7V, I _{BATT} = 3.0A		4.745	4.82	
WATCHDOG TIMER						
Watchdog Timer Period	t _{WD}		80			s
Watchdog Timer Accuracy			-20	0	+20	%
CHARGE TIMER						
Prequalification Time	t _{PQ}	Applies to both low-battery prequalification and dead-battery prequalification modes		35		min
Fast-Charge Constant Current + Fast-Charge Constant Voltage Time	t _{FC}	Adjustable from 4hrs to 16hrs in 2 hour steps including a disable setting (production test at 4hrs and 16hrs)		8		hrs
Top-Off Time	t _{TO}	Adjustable from 0min to 70min in 10min steps		30		min
Timer Accuracy			-20		+20	%

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
AVL FILTER						
Internal AVL Filter Resistance				12.5		Ω
THERMAL FOLDBACK						
Junction Temperature Thermal Regulation Loop Setpoint Program Range	T_{JREG}	Junction temperature when charge current is reduced; programmable from $85^{\circ}C$ to $130^{\circ}C$ in $5^{\circ}C$ steps; default value is $115^{\circ}C$	85		130	$^{\circ}C$
Thermal Regulation Gain	AT_{JREG}	The charge current is decreased 6.7% of the fast charge current setting for every degree that the junction temperature exceeds the thermal regulation temperature. This slope ensures that the full-scale current of 3.0A is reduced to 0A by the time the junction temperature is $20^{\circ}C$ above the programmed loop set point. For lower programmed charge currents such as 500mA, this slope is valid for charge current reductions down to 100mA; below 100mA the slope becomes shallower but the charge current still reduced to 0A if the junction temperature is $20^{\circ}C$ above the programmed loop set point		-150		$mA/^{\circ}C$
BATTERY OVERCURRENT PROTECTION						
Programmable Battery Overcurrent Threshold Alarm	I_{BOVCR}	Overcurrent from BAT to SYS sensed through internal Q_{BAT} FET; programmable range from 3A to 9A in 0.5A/step; default to 4.5A	3		9	A
Battery Overcurrent Debounce Time	t_{BOVRC}	This is the response time for generating the overcurrent interrupt flag	3	6	10	ms
	t_{BOVRC2}	This is the response time from overcurrent interrupt flag to Q_{BAT} turn off		12		
Battery Overcurrent Protection Quiescent Current	I_{BOVRC}			$(3 + I_{BATT})/2$ 2000		μA
System Power-Up Current	I_{SYSPU}		35	50	80	mA
System Power-Up Voltage	V_{SYSPU}	V_{SYS} rising, 100mV hysteresis	1.9	2.1	2.2	V
System Power-Up Response Time	t_{SYSPU}	Time required for circuit to activate from an unpowered state (i.e., main-battery hot insertion)		1		μs
SYSTEM SELF DISCHARGE WITH NO POWER						
BATT Self-Discharge Resistor				600		Ω
SYS Self-Discharge Resistor				600		Ω

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Self-Discharge Latch Time				300		ms
DETBATB, INOKB						
DETBATB Logic Threshold	V _{IH}	4% Hysteresis		0.8 x V _{IO}		V
Logic Input Leakage Current	I _{DETBATB}			0.1	1	µA
Output Low Voltage INOKB		I _{SINK} = 1mA			0.4	V
Output High Leakage INOKB		V _{SYS} = 5.5V, T _A = +25°C	-1	0	+1	µA
		V _{SYS} = 5.5V, T _A = +85°C		0.1		
THERMISTOR MONITOR (The thresholds are calculated for R25 = 10kΩ and β = 3435K)						
T1: THM Threshold, Cold, No Charge (0°C)	T1	V _{THM} /V _{AVL} rising, 2% hysteresis (thermistor temperature falling), default OTP option	71.68	74.18	76.68	%
T1: THM Threshold, Cold, No Charge (-7°C)	T1	V _{THM} /V _{AVL} rising, 2% hysteresis (thermistor temperature falling), OTP Programmable for -7°C	77.51	80.01	82.51	%
T4: THM Threshold, Hot, No Charge (60°C)	T4	V _{THM} / V _{AVL} falling, 2% hysteresis (thermistor temperature rising)	20.44	22.94	25.44	%
OVPDRV INPUT FET						
OVPENB Logic Output Low Threshold	V _{OL} , OVPENB	I _{SINK} = 200µA, V _{OVPENB} = GND			0.4	V
OVPENB Logic Output High Threshold	V _{OH} , OVPENB	I _{SOURCE} = 200µA, V _{OVPENB} = V _{AVL} = V _{BATT} = 3.6V	0.7 x V _{AVL}			V
CHARGER INDICATOR (GPIO)						
Output Low Voltage		I _{SINK} = 10mA			0.4	V
Output High Leakage		V _{SYS} = 5.5V; T _A = +25°C	-1	0	+1	µA
		V _{SYS} = 5.5V; T _A = +85°C		0.1		
ONKEY						
ONKEY Input Leakage Current	ONKEY _{IL}	0V < V _{ONKEY} < 5.5V, T _A = +25°C	-1		+1	µA
ONKEY Rising Threshold	V _{ONKEYR}		0.3 x V _{BAT}			V
ONKEY Falling Threshold	V _{ONKEYF}				0.7 x V _{BAT}	V
ONKEY Debounce Timer	ONKEY _{TDEB}	From ONKEY press to buck-on and Q _{BAT} switch ON		800		ms
MASTER-SLAVE CHARGING						
SWI Output High Voltage	V _{OH}	I _{SINK} = 100µA	V _{SYS} - 0.4			V
SWI Output Low Voltage	V _{OL}	I _{SOURCE} = 100µA			0.4	V
SWI Rising Time	T _R	Note 1		200		ns

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SWI Falling Time	T_F	Note 1		200		ns
SWI Input Frequency	F_{SWI}	Inferred to scan test		250		kHz
SWI Turn-On Detection Time	T_{wait_int}	Inferred to scan test		200		μs
SWI Turn-Off Detection Time	T_{off_dly}	Inferred to scan test	50		90	μs
SWI High Time	T_{sH}	Inferred to scan test	5	8	12	μs
SWI Low Time	T_{sL}	Inferred to scan test	5	8	12	μs
SWI Signal Stop Indicate Time	T_{stop}	Inferred to scan test	100			μs
SWI Interrupt Trigger Current	I_{SWI_FAULT}	$T_A = +25^{\circ}C$			200	μA
SLAVE Input Low Level	V_{IL}	$V_{SYS} = 3.6V$; $T_A = +25^{\circ}C$			$0.3 \times V_{SYS}$	V
SLAVE Input High Level	V_{IH}	$V_{SYS} = 3.6V$; $T_A = +25^{\circ}C$	$0.7 \times V_{SYS}$			V
SLAVE Input Hysteresis	V_{IHYS}	$V_{SYS} = 3.6V$; $T_A = +25^{\circ}C$		$0.05 \times V_{SYS}$		V
SLAVE Input Leakage Current	I_{SLAVE}	$T_A = +25^{\circ}C$	-1	0	+1	μA
CSP Input Leakage Current	I_{CSP}	$T_A = +25^{\circ}C$	-1	0	+1	μA
CSN Input Leakage Current	I_{CSN}	$T_A = +25^{\circ}C$	-1	0	+1	μA
ADAPTER TYPE DETECTION						
COMN1/COMP2 Load Resistor	R_{USB}	Load resistor on COMN1/COMP2	3	6.1	12	$M\Omega$
VDP_SRC Voltage	V_{DP_SRC}	Accurate over $I_{LOAD} = 0$ to $200\mu A$	0.5	0.6	0.7	V
VDN_SRC Voltage	V_{DN_SRC}	Accurate over $I_{LOAD} = 0$ to $200\mu A$	0.5	0.6	0.7	V
VD33 Voltage	V_{DP/DM_3p3} V_{SRC}	Tested at zero load and at $365\mu A$ load	2.6		3.4	V
VDAT_REF Voltage	V_{DAT_REF}		0.25	0.3	0.35	V
VLGC Voltage	V_{LGC}		1.15	1.25	1.3	V
IDM_SINK Current	I_{DM_SINK}	Accurate over 0.15V to 3.6V	55	80	105	μA
IDP_SRC Current	I_{DP_SRC}	Accurate over 0V to 2.5V	5.5	8	10.5	μA
RDM_DWN Resistor	R_{DM_DWN}		17	20	23.3	$k\Omega$
IWEAK Current	I_{WEAK}		0.004	0.15	0.3	μA
MVBUS25 Ratio	MVBUS25	Reference ratio for Special Charger as a percentage of MVBUS voltage	22.5	25	27.5	%
MVBUS47 Ratio	MVBUS47	Reference ratio for Special Charger as a percentage of MVBUS voltage	42.3	47	51.7	%
MVBUS75 Ratio	MVBUS75	Reference ratio for Special Charger as a percentage of MVBUS voltage	70	75	80	%

Electrical Characteristics (continued)

($V_{SYS} = +3.7V$, $V_{CHGIN} = 5V$ to $V_{CHGIN-OVLO}$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$. $V_{SYS} = V_{SYS_X} = 3.6V$, $CHGIN = 0V$, $V_{IO} = 1.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
USB Charger Detect Time	t_{DPSRC_ON}	Option 1 (DChkTm = 0); inferred from SCAN	40	46	60	ms
Charger Detect Delay Time	$t_{CDDelay}$	Option 2 (DChkTm = 1); inferred from SCAN	450	500	550	ms
Charger Detect Current Delay	$t_{VDPSRC_HIC_RNT}$	Inferred from SCAN	46		60	ms
Debounce Time	t_{MDEB}	All comparators; inferred from SCAN	20	30	40	ms
DCD Debounce Time		Inferred from SCAN	36	40	44	ms
DCD Time Out		Inferred from SCAN	1.8	2	2.2	s
ENUEN Logic Output Low Threshold	$V_{OL, ENUEN}$	$I_{SINK} = 200\mu A$, $V_{AVL} = V_{BATT} = 3.6V$			$0.4 \times V_{AVL}$	V
ENUENB Logic Output High Threshold	$V_{OH, ENUEN}$	$I_{SOURCE} = 200\mu A$, $V_{AVL} = V_{BATT} = 3.6V$	$0.7 \times V_{AVL}$			V

Electrical Characteristics—SAFEOUT LDO

($V_{CHGIN} = 5V$, $V_{BATT} = 3.8V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise noted, T_A for typical values = $+25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SAFEOUT LDO						
Output Voltage (Default ON)		$5.0V < V_{CHGIN} < 5.5V$, $I_{OUT} = 10mA$, SAFEOUT = 01 (default)	4.65	4.9	5.15	V
		SAFEOUT = 00		4.85		
		SAFEOUT = 10		4.95		
		SAFEOUT = 11		3.3		
PSRR (Note 1)		$V_{CHGIN} = 5.5$, $f = 100kHz$, $C_{OUT} = 1\mu F$		60		dB
Maximum Output Current			60			mA
Output Current Limit				150		mA
Dropout Voltage		$V_{CHGIN} = 5V$, $I_{OUT} = 60mA$		120		mV
Load Regulation		$V_{CHGIN} = 5.5V$, $30\mu A < I_{OUT} < 30mA$		50		mV
Quiescent Supply Current		Not production tested		72		μA
Output Capacitor for Stable Operation (Note1)		$0\mu A < I_{OUT} < 30mA$, MAX ESR = 50m Ω	0.7	1		μF
Internal Off-Discharge Resistance				1200		Ω

Note 1: Design guidance only, not tested during final test.

Note 2: The CHGIN input must be less than V_{OVLO} and greater than both V_{CHGIN_UVLO} and $V_{CHGIN2SYS}$ for the charger to turn on.

Note 3: Input filters on the SDA and SCL inputs suppress noise spikes of less than 50ns.

Note 4: Production tested in charger DC-DC low-power mode.

Note 5: Production tested to 1/4 of the threshold with LPM bit = 1 (1/4 FET configuration).

Note 6: Symmetrical error is the sum of odd-order errors in the measured values at two inputs symmetrical around zero. For example, $ISERR_{0.3A} = (\text{Error } 0.3A - \text{Error } -0.3A)/2/0.3A \times 100$.

Note 7: Total current measurement error is the sum of the symmetrical and asymmetrical errors. Fuel gauge accuracy is sensitive to asymmetrical error but insensitive to symmetrical error.

Note 8: Current and ratiometric measurement errors are production tested at $V_{SYS} = 3.7V$ and guaranteed by design at $V_{SYS} = 2.8V$ and $4.5V$.


Note 9: Asymmetrical error is the sum of even-order errors in the measured values at two inputs symmetrical around zero. For example, $IAERR_{0.3A} = (\text{Error } 0.3A + \text{Error } -0.3A)/2$.

Electrical Characteristics—ModelGauge m5 Fuel Gauge

($V_{SYS} = 3.7V$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
VOLTAGE CHANNEL						
V _{BATT} Measurement Error	V _{GERR}	V _{BATT} = 2.8V to 4.5V, T _A = +25°C	-7.5		+7.5	mV
		T _A = -40°C to +85°C	-20		+20	
V _{BATT} Measurement Resolution	V _{LSB}			1.25		mV
V _{BATT} Measurement Range	V _{RANGE}		2.8		4.98	V
CURRENT CHANNEL						
Current Measurement Resolution	I _{LSB}			1.25		mA
Current Measurement Range	I _{RANGE}			±3.6		A
Current Measurement Offset	I _{OERR}	Long term average at zero input current		±0.25		mA
Current Measurement Symmetrical Error	I _{SERR}	(Notes 6, 7, and 8)		2		%
Current Measurement Asymmetrical Error	I _{AERR}	±3000mA (Notes 7, 8, and 9)	-150		+150	mA
		±1000mA (Notes 7, 8, and 9)	-20		+20	
		±300mA (Notes 7, 8, and 9)	-9.5		+9.5	

ピン配置
MAX77840



端子説明

端子	名称	説明
電源およびGND		
D6	SYS_Q	低ノイズSYS入力
A4, D9	SYS_A	アナログSYS入力
A1, A5, A9, D3, D4, D5, E5, F4, F7, F8, G7, H7, J9	GND_A	アナログ・グランド。GND_D、GND_D2、およびGND_Qに短絡します。
C4	GND_D	デジタル・グランド接続。GND_D2、GND_A、およびGND_Qに短絡します。
C8	GND_Q	低ノイズ・グランド接続。GND_A、GND_Q、GND_D、およびGND_D2に短絡します。
J8	GND_D2	デジタル・グランド接続。GND_D、GND_A、およびGND_Qに短絡します。
H8, H9, G8, G9	NC	接続なし。PCB上で無接続のままにします。
CHGR		
E1, E2, E3, F1, F2	SYS	システム電源への接続。システムの負荷をこのノードに接続します。2個の10μFのセラミック・コンデンサでSYSからCHGPGのグランド・プレーンにバイパスします。
H5, H6, J5, J6	CHGIN	大電流チャージャ入力。2.2μF/25Vのセラミック・コンデンサでCHGPGにバイパスします。このノードはOTG出力としても機能します。
G5, G6, H4, J4	BYP	CHGINバイパス・ピン。このピンはOVP制限値まで対応可能です。このピンはまた、スイッチング・チャージャへの入力であり、また、チャージャが「リバース・ブースト」モードで動作している場合はリバース・ブースト・コンバータの出力でもあります。10μF/25Vのセラミック・コンデンサを2個使用してBYPからCHGPGのグランド・プレーンにバイパスします。
H2, H3, J2, J3	CHGLX	チャージャのスイッチング・ノード。CHGLXとSYSの間にインダクタを接続します。
G3	BST	ハイサイドFETの駆動電源。0.1μFのセラミック・コンデンサでBSTをCHGLXにバイパスします。
G1, H1, J1	CHGPG	チャージャの電源グランド接続。GND_Aのグランド・プレーンにスター接続します。
G2	CHGRSUB	サブストレートのチャージャ・グランド接続。このピンはGND_Aのグランド・プレーンに接続します。
F5	AVL	アナログ電圧レベル。オン・チップの5V LDOの出力で、低ノイズ・チップ内蔵回路の電源に使用されます。2.2μF/10Vのセラミック・コンデンサでGND_Aのグランド・プレーンにバイパスします。プルダウン抵抗を除いて、AVLから外部負荷への給電は推奨しません。
G4	PVL	内部バイアス・レギュレータの大電流出力バイパス・ピン。内部のノイズの多い高電流ゲート駆動負荷に対応します。10μF/10V以上のセラミック・コンデンサでCHGPGのプレーンにバイパスします。
C7	CHGIND	充電状態を示すGPIO出力。オープン・ドレイン、アクティブ・ローのオプションとして、プルアップ・レールと電流制限抵抗を介してLEDに接続することで、充電インジケータとして使用できます。
C1, C2, D1, D2	BATT	バッテリー電源接続。単一セル(または並列セル)リチウムイオン・バッテリーの正端子に接続します。10μFのセラミック・コンデンサでBATTをCHGPGのグランド・プレーンにバイパスします。
E4	BAT_SP	バッテリーの正の差動検出接続。使用しない場合は、ICのそばでBATTピンに接続します。
F3	BAT_SN	バッテリーの負の差動検出接続。使用しない場合は、ICのそばでGND_Aに接続します。
E6	INOKB	チャージャ入力有効、アクティブロー・ロジックの出力フラグ。このオープン・ドレイン出力は、CHGINとSYSの両方に有効な電圧が存在することを示します。
E7	DETBATB	アクティブ・ローのバッテリー検出入力。このピンはバッテリー・パックのID端子に接続します。DETBATBが、外部から供給されるV _{IO} 電圧の80%を下回った場合、これは、バッテリーが装着されており、有効なCHGINが存在する場合にはチャージャが起動することを表します。DETBATBが高に駆動されV _{IO} 電圧になるか未接続のままの場合、バッテリーが存在せず、チャージャが起動しないことを表します。DETBATBは、外付けのプルアップ抵抗を介してV _{IO} まで高にプルアップされます。DETBATB機能を使わない場合は、このピンをグランドに接続します。
B2	ONKEY	ONKEYスイッチ入力。

端子説明(続き)

端子	名称	説明
OVP検出		
F6	OVPENB	プッシュプル出力。このピンを使用して、外付けの過電圧保護ICをイネーブルします。 $V_{\text{BUSDET}} > V_{\text{CHGIN UVLO}}$ の場合、OVPENBはHからLにトグルされます。
D7	V_{BUSDET}	CHGIN UVLO検出に使用する、BUS電圧検出入力ピン。このピンとCHGPG(グランド)の間に1μFのセラミック・コンデンサを接続します。
マスタ・スレーブ(予約済み)		
B5	SLAVE	GNDに接続します。
C5	SWI1	未接続のまま。
C6	SWI2	未接続のまま。
B3	CSP	BATTに接続します。
C3	CSN	BATTに接続します。
SAFEOUT		
J7	SAFEOUT	SAFEOUT LDO出力。デフォルトは4.9Vで、CHGIN電源が有効な場合にオンされます。1μFのセラミック・コンデンサでGND_Aにバイパスします。
E8	V_{IO}	I ² Cインターフェース用のデジタルI/O電源入力
I²C		
F9	SDA	I ² Cシリアル・データ。
E9	SCL	I ² Cシリアル・クロック。
CLOGIC		
D8	INTB	割込み出力。アクティブ・ローのオープン・ドレイン出力。200kΩの抵抗を通じてシステムIO電圧に接続します。
CHGR DET		
C9	DM	USB検出の負入力。mini/micro USBコネクタのD-に接続します。
B9	DP	USB検出の正入力。mini/micro USBコネクタのD+に接続します。
B4	ENU_EN	ロジック出力。レジスタ0x06(DisENU)のビット6 = 0の場合、SDP/CDPが検出されるとENU_ENピンはロジック・ハイに保持されます。ENU_ENピンは他のアダプタ・タイプの場合、ロジック・ローに保持されます。レジスタ0x06(DisENU)のビット6 = 1の場合、ENU_ENピンは常にロジック・ローに保持されます。
残量ゲージ		
B1	THM	サーミスタへの接続。レシオメトリック測定を使用して、バッテリー温度を決定します。
A2	THMB	THMピンのプルアップ抵抗をオフに切り替えて電力を節約するためのプルアップ電圧。
A3	V_{BFG}	残量ゲージ用の1.8V電源出力。 V_{BFG} は0.1μFのセラミック・コンデンサでバイパスします。 V_{BFG} を使用して外部回路に給電することは意図されていません。
試験		
A8	TEST1	試験I/Oピン。アプリケーションでは、このピンはグランドに接続してください。
A6	TEST2	試験I/Oピン。アプリケーションでは、このピンはグランドに接続してください。
B7	TEST3	試験I/Oピン。アプリケーションでは、このピンはグランドに接続してください。
B8	TEST4	試験I/Oピン。アプリケーションでは、このピンはグランドに接続してください。
B6	TEST5	試験I/Oピン。アプリケーションでは、このピンはグランドに接続してください。
A7	V_{CCTEST}	マルチプレクサ電源の試験。アプリケーションでは、このピンはグランドに接続してください。

詳細

スイッチング・チャージャ

MAX77840は、1セルのリチウムイオン(Li+)またはリチウムポリマー(Li-polymer)バッテリー用に、フル機能のスイッチ・モード・チャージャを内蔵しています。[図1](#)に示すように、CHGIN入力の電流制限値は0A~4.0Aの範囲を33.3mA刻みで個別に設定できるため、AC/DCウォール・チャージャやUSBポートへの接続に柔軟に対応できます。デフォルトのCHGIN電流制限値は500mAに設定されています。

同期スイッチング方式のDC/DCコンバータは、2MHzまたは4MHzのスイッチング周波数を利用しており、小型部品を使用しながら過度の発熱を抑えることができるので、携帯用機器に最適です。このDC/DCコンバータは、降圧と昇圧の両方の動作モードを備えています。メイン・バッテリーを充電する場合、コンバータは降圧として動作します。DC/DC降圧コンバータは3.2V~13.4Vのソース電圧で動作し、最大3.15Aをバッテリーに供給します。バッテリー充電電流は、0A~3.15Aの間で設定できます。昇圧コンバータとして動作する場合、DC/DCコンバータはメイン・バッテリーからの電力を使ってBYPの電圧を昇圧します。昇圧されたBYP電圧を使用してUSB OTG電圧に電力を供給します。

MAX77840は、SYSとBATTの間に外付けFETを配置できると共に、限られたアダプタの電力とバッテリーの電力を常時最大限に活用し、最大3.15Aの連続電流(最大4A)を降圧コンバータからシステムに供給することもできます。(更に、補助モードでは、最大4.5A_{RMS}(代表値)の追加電流をバッテリーからシステムへ供給します)。システムで使用しないアダプタ電源は、バッテリーの充電に使われます。

アナログ・デバイス独自のプロセス技術により、小型のソリューション・サイズで低 $R_{DS(ON)}$ のデバイスを実現できます。アダプタの電源入力からバッテリーまでの総ドロップアウト抵抗は、インダクタのDCRを0.04Ωと仮定すると99.9mΩ(代表値)です。この99mΩ(代表値)のドロップアウト抵抗により、5V電源からバッテリーを最大3.15Aで充電できます。

多くの安全機能を備えており、信頼性の高い充電が可能です。これらの機能には、充電タイマー、ウォッチドッグ、接合部熱制御、過電圧/低電圧保護、短絡保護などがあります。

BATTとSYSの間のスイッチは過電流保護機能を備えています(詳細については、[システム保護](#)のセクションを参照してください)。




図1. スイッチング・チャージャのブロック図

USBデータ・コンタクト検出

USBのプラグは、プラグがレセプタクルに挿入されたときにデータ・ピンが接触する前に電源ピンが接触するように設計されています。これにより、データ・ピンが接続される前にV_{BUS}ソースから回路をパワーアップできます。データ・ピンが接触したことを確認するため、BC1.2には、データ・ピンにプリバイアスを印加することで、USBデータ・ピンが接続されたときに2つのデータ・ピンのうちの少なくとも1つの状態を変化させるオプションがあります。データ・ピンの状態変化を検出した後、接続されたポートの種類を確認することができます。MAX77840のチャージャ検出機能は、USBバッテリー・チャージャ検出Rev 1.2をサポートしています。本デバイスは、BC1.2 (SDP、DCP、CDP)の仕様に従ってバッテリー充電ソースを検出すると共に、Apple 500mAおよび1Aアダプタ、Sony 500mAアダプタの検出も可能です。

MAX77840に搭載されたENU_ENピンは、SDPまたはCDPを検出するとハイにアサートされます。USBコネクタとMAX77840間のD+ピンとD-ピンを接続/遮断するため、ENU_ENを使用して外付けのUSBスイッチをイネーブル/ディスエーブルできます。ENU_ENによって、携帯型機器はホスト・プロセッサとのエニュメレーションを開始できます。

特長

MAX77840はフル機能のUSBバッテリー・チャージャ検出Rev 1.2をサポートし、以下の機能を備えています。

- データ・コンタクト検出(DCD)
- USBで定義されているすべてのソースを検出:
 - ・ スタンダードUSBポート
 - ・ 充電ダウンストリーム・ポート
 - ・ 専用充電ポート
- Apple電源アダプタを検出
- Sony/OPPOアダプタを検出
- チャージャ検出の手動による再起動

表1. サポートするアダプタ・タイプ

CHGTYP[2:0]	DESCRIPTION	DEFAULT INPUT CURRENT VALUE (A)	COMMENT
000	Nothing connected		
001	USB cable attached	0.5	1 bit to select between 500mA and 100mA. Register 0x07, Bit 0 = USBLowSp '0' CHGDET_CHGIN_ILIM = 0.5A (0x0F) when USB 2.0/SDP detected '1' CHGDET_CHGIN_ILIM = 0.1A (0x01) when USB 2.0/SDP detected
010	Charging downstream port	1.5	1 bit to set between 1500mA and 500mA. Register 0x07, Bit 1 = CDP_500mA '0' CHGDET_CHGIN_ILIM = 1.5A (0x2D) when ChgTyp = CDP '1' CHGDET_CHGIN_ILIM = 0.5A (0x0F) when ChgTyp = CDP
011	Dedicated charger	4.0	1 bit to set to between 1500mA and MAX Register 0x07, Bit 2 = DCP_IN_MAX '0' CHGDET_CHGIN_ILIM = 1.5A (0x2D) when ChgTyp = DCP '1' CHGDET_CHGIN_ILIM = MAX (0x7F) when ChgTyp = DCP
100	Apple 500mA charger	0.5	
101	Apple 1A or 2A charger	2	1 bit to set between 2A and 1A Register 0x07, Bit 3 = Apple_1A '0' CHGDET_CHGIN_ILIM = 2.0A (0x3C) when ChgTyp = 101 '1' CHGDET_CHGIN_ILIM = 1.0A (0x1E) when ChgTyp = 101
110	Sony 0.5A/OPPO	0.5 or Max if OPPO enabled and fulfilled.	1 bit to enable OPPO charger detection. Register 0x07, Bit 4 = OPPOEn '1' enables OPPO detection. Sets CHGIN current limit to max if DM stays > 3.3V for additional 300ms. '0' disables OPPO detection. When set to 0, charger type 110 = 100 (Sony 0.5A)
111	Reserved		

DPおよびDM検出機能

USBフル・スピード/ロー・スピード・トランシーバが内蔵されており、双方向データ・ピンのDPおよびDMに接続されています。これらのピンは、最大±15kVのESDに対して保護されています。これらのピンは、20Ωの外付け直列抵抗を介してUSB Type-B仕様のコネクタと接続してください。MAX77840は、ロー・スピード用のD-とハイ・スピード用のD+に使用する、自動で切替え可能な1.5kΩのプルアップ抵抗を備えています。

表2. データ・コンタクト検出レジスタ

ADDRESS (HEX)	REGISTER NAME	RESET TYPE	RESET VALUE	B7	B6	B5	B4	B3	B2	B1	B0
0x01	CHGDET_INT	S	0x00	RSVD	RSVD	RSVD	VDNMon	DxOVP	DCDTmr	ChgDetRun	ChgTyp
0x02	CHGDET_STAT	S	0x00	RSVD	VDNMon	DxOVP	DCDTmr	ChgDetRun	ChgTyp<2:0>		
0x03	CHGDET_INT_MASK	S	0x1F	RSVD	RSVD	RSVD	VDNMonM	DxOVP M	DCDTmrM	ChgDetRunM	ChgTypM
0x04	CHGDET_CHGIN_ILIM	VBUS Invalid	0x00	RSVD	CHGDET_CHGIN_ILIM[6:0]						
0x05	CHGDET_CNT_RL1	S	0x2C	CDPDet	RSVD	DCDCpl	CDDelay	DCD2sCt	DCDEn	ChgTypMan	RSVD
0x06	CHGDET_CNT_RL2	S	0x0A	RSVD	DisENU	NoAutolBUS	NoBCComp	DxOVP En	RSVD	SFOutOrd	SFOutAsrt
0x07	CHGDET_CNT_RL3	S	0x04	RSVD	RSVD	RSVD	OPPOEn	Apple 1A	DCP_IN_MAX	CDP_500mA	USBLowSp
0x08	CHGDET_QCNTRL	VBUS Invalid	0x00	ENUCtrlEn	ENU_EN	RSVD	DPDNVdEN	DPVd[1:0]		DNVd[1:0]	

注: Reset Type Sは、SYS UVまたはVBUS UVによるリセットを表します。

データ・コンタクト検出レジスタ

CHGDET_INT(0x01)

名称	機能	ADDR	タイプ	リセット
CHGDET_INT	チャージャ検出割込み	0x01	0	0x00
ビット	モード	名称	リセット	説明
7:5	R/C	RSVD	000	予約済み
4	R/C	VDNMon	0	VDNMonステータス・ビットの変更を表示します DPDNVdEnがイネーブルの場合のみ有効 0 = VDNMonステータスは変更されていません 1 = VDNMonステータス電圧は変更されています
3	R/C	DxOVP	0	COMN1/COMP2 OVP割込み 0 = 割込みなし 1 = 割込みあり
2	R/C	DCDTmr	0	DCDタイマー割込み 0 = 割込みなし 1 = 割込みあり
1	R/C	ChgDetRun	0	チャージャ検出動作ステータス割込み 0 = 割込みなし 1 = 割込みあり
0	R/C	ChgTyp	0	充電タイプ割込み 0 = 割込みなし 1 = 割込みあり

CHGDET_STATUS(0x02)

名称		機能	ADDR	タイプ	リセット
CHGDET_STATUS		チャージャ検出ステータス	0x02	0	0x00
ビット	モード	名称	リセット	説明	
7	R	RSVD	0	予約済み	
6	R	VDNMON	0	COMN1の V_{DAT_REF} 電圧コンパレータのステータスを表示します。 DPDNVdEnがイネーブルの場合のみ有効 0 = COMN1 < V_{DAT_REF} 1 = COMN1 > V_{DAT_REF}	
5	R	DxOVP	0	COMN1/COMP2 OVP割込み。DxOVPEn = 1のときにCOMN1またはCOMP2に3.6Vを超える高電圧が印加されると、この割込みがアサートされます。OVP状態(DxPVP = 1)では、チャージャ検出ステート・マシンが動作中でChgTypが000に設定されている場合、チャージャ検出ステート・マシンは強制的にオフになります。 0 = COMN1およびCOMP2 1 = COMN1またはCOMP2	
4	R	DCDTmr	0	データ・コンタクト検出タイムの待機 0 = データ・コンタクト検出タイマーは終了していない、または動作していない 1 = データ・コンタクト検出は2秒以上動作中	
3	R	ChgDetRun	0	チャージャ検出ステート・マシンの動作 0 = 動作していない 1 = 動作中	
2:0	R	ChgTyp[2:0]	0	チャージャ・タイプ 000 = 無接続 001 = USBケーブルが接続(500mA) 010 = 充電ダウストリーム・ポート(1.5A) 011 = 専用チャージャ(1.5A) 100 = Apple 500mAチャージャ 101 = Apple 1Aまたは2Aチャージャ(2A) 110 = 特殊なチャージャ(D+およびD-に3.3V) 111 = 予約済み	

CHGDET_INT_MASK(0x03)

名称		機能	ADDR	タイプ	リセット
CHGDET_INT_MASK		チャージャ検出ステータス	0x03	0	0xFF
ビット	モード	名称	リセット	説明	
7:5	R/W	RSVD	111	予約済み	
4	R/W	VDNMonM	1	VDNMonコンパレータ割込みマスク 1 = マスクあり 0 = マスクなし	
3	R/W	DxOVPM	1	COMN1/COMP2 OVP割込みマスク 1 = マスクあり 0 = マスクなし	
2	R/W	DCDTmrM	1	DCDタイマー割込みマスク 1 = マスクあり 0 = マスクなし	
1	R/W	ChgDetRunM	1	チャージャ検出動作ステータス割込みマスク 1 = マスクあり 0 = マスクなし	
0	R/W	ChgTypM	1	充電タイプ割込みマスク 1 = マスクあり 0 = マスクなし	

CHGDET_CHGIN_ILIM(0x04)

名称		機能	ADDR	タイプ	リセット
CHGDET_CHGIN_ILIM		チャージャ検出の充電制限	0x04	VBUS_VALIDによりリセット	0x00
ビット	モード	名称	リセット	説明	
7	R	RSVD	0	予約済み	
6:0	R	CHGIN_ILIM[6:0]	0000000	7ビットで100mA～4Aに調整 設定値0x01～0x03 = 100mA 設定値0x04～0x78 = 33mAずつインクリメント 設定値0x78～0x7F = 4A	

CHGDET_CNTRL1(0x05)

名称		機能	ADDR	タイプ	リセット
CHGDET_CNTRL1		チャージャ検出制御1	0x05	0	0x2C
ビット	モード	名称	リセット	説明	
7	R/W	CDPDet	0	USBチャージャのダウンストリーム検出方法 0 = VDP_SRCを使用してD-を駆動 1 =弱いプルアップ処理を使用	
6	R/W	RSVD	0	予約済み	
5	R/W	DCDCpl	1	データ・コンタクト検出の待機時間 0 = 2000ms 1 = 900ms	
4	R/W	CDDelay	0	有効なVBUSを検出した後にチャージャ検出を開始する時間の設定 0 = 0ms 1 = 500ms	
3	R/W	DCD2sCt	1	2秒間割込みがセットされた場合に自動的にデータ・コンタクト検出を終了 0 =通常の終了が行われるまでDCDを維持 1 = 2秒間割込みがアサートされた場合は常にDCDを終了	
2	R/W	RFU	1	予約済み	
1	R/W	ChgTypMan	0	チャージャ・タイプの手動検出。1に設定すると、内部ロジックを使用してCOMスイッチをオープンにし、チャージャ・タイプの検出処理を実行します。検出のステート・マシンが完了すると、このビットは0にリセットされます。 0 =ディスエーブル	
0	R/W	RSVD	0	予約済み	

CHGDET_CNTRL2(0x06)

名称		機能	ADDR	タイプ	リセット
CHGDET_CNTRL2		チャージャ検出制御2	0x06	0	0x0A
ビット	モード	名称	リセット	説明	
7	R/W	RSVD	0	予約済み	
6	R/W	DisENU	0	エニュメレーションをディスエーブル 0 =チャージャ・タイプに応じたENU_EN。SDP/CDPを検出するとハイにアサートされます。 1 =エニュメレーションはディスエーブルされ、ENU_ENはローに保持されます。	
5	R/W	NoAutoIBUS	0	アダプタ検出による自動の入力電流制限をディスエーブル 0 =アダプタ検出を使用して自動的に設定 1 = I ² Cを通じて手動で電流制限値を制御	

名称		機能	ADDR	タイプ	リセット
CHGDET_CNTRL2		チャージャ検出制御2	0x06	0	0x0A
ビット	モード	名称	リセット	説明	
4	R/W	NoBCComp	0	BC1.2規格に非対応 0 = BC1.2適合、専用充電ポートではD+に0.6Vが印加されます 1 = 検出されると、専用充電ポートに無関係にHi-Zになります	
3	R/W	DxOVPEn	1	COMN1/COMP2 OVPモニタリングをイネーブルCOMN1とCOMP2はOVPフォルトから常に保護されていますが、このビットを1に設定しない限り、割込みモニタはイネーブルされません 0 = ディスエーブル 1 = イネーブル	
2	R/W	DPDNVdEn	0	COMN1/COMP2の直接電圧制御をイネーブル 0 = ディスエーブル 1 = イネーブル。すべてのスイッチをCOMN1/COMP2に接続してHi-Zとし、DPVdおよびDNVd電圧制御をイネーブルします。	
1	R/W	SFOutOrd	1	SFOUTオーバライド制御 0 = SFOUTをオフ 1 = VB電圧とSFOutAsrtオプションによってSFOUTを自動的に制御	
0	R/W	SFOutAsrt	1	SFOUTがアサートされるタイミング 0 = チャージャ検出のステート・マシンの動作が完了した後、または工場のケーブルによる補正が検出された後にのみ、SFOUTがアサートされます 1 = 有効なVBUS電圧が検出されると、待ち時間なしでSFOUTがアサートされます	

CHGDET_CNTRL3(0x07)

名称		機能	ADDR	タイプ	リセット
CHGDET_CNTRL3		チャージャ検出制御3	0x07	0	0x00
ビット	モード	名称	リセット	説明	
7:4	R/W	RSVD	0000	予約済み	
3	R/W	Apple 1A	0	Apple 1Aチャージャ 0 = Apple 2Aチャージャ 1 = Apple 1Aチャージャ	
2	R/W	DCP_IN_MAX	0	専用チャージャの最大電流 0 = DCPの充電電流は1.5A 1 = DCPの充電電流は最大	
1	R/W	CDP_500mA	0	充電ダウンストリーム・ポートの500mA電流 0 = CDPの充電電流は1.5A 1 = CDPの充電電流は500mA	
0	R/W	USBLowSp	0	USBロー・スピード 0 = USBハイ・スピード・ポート、500mA電流 1 = USBロー・スピード・ポート、100mA電流	

CHGDET_QCNTRL(0x08)

名称		機能	ADDR	タイプ	リセット	
CHGDET_QCNTRL		チャージャ検出QC制御	0x08	VBUS_VALIDによりリセット	0x00	
ビット	モード	名称	リセット	説明		
7	R/W	ENUCtrlEn	0	「1」に設定すると、ENU_ENピンの制御を引き継ぎます。		
				ENUCTRLEN (ビット7)	ENU_EN (ビット6)	ENU_EN (ピンB4)
				0	x	□ー
				1	0	□ー
				1	1	ハイ
6	R/W	ENU_EN	0	ENUをイネーブル ENUCtrl_EN = 1およびENU_EN = 1となる場合にのみ、ENU_EN ピンは1に設定されます。それ以外の場合は、内部のアダプタ検出ステータ マシンを通じて制御されます (SDP/CDPが検出された場合にのみ ENU_ENピンは1になります)。		
5	R/W	RSVD	0	予約済み		
4	R/W	DPDVdEn	0	DP/DMの直接電圧制御をイネーブル 0 = ディスエーブル 1 = イネーブル。すべてのスイッチをDM/DPIに接続してHi-Zと し、DPVdおよびDNVd電圧制御をイネーブルします。		
3:2	R/W	DPVd[1:0]	00	COMP2の電圧駆動 00 = Hi-Z 01 = GND 10 = VDN_SRC (代表値0.6V) 11 = VD33 (代表値3.3V)		
1:0	R/W	DNVd[1:0]	00	COMN1の電圧駆動 00 = Hi-Z 01 = GND 10 = VDP_SRC (代表値0.6V) 11 = VD33 (代表値3.3V)		

ModelGauge m5残量ゲージ

MAX77840は高性能のバッテリー・チャージャで、アナログ・デバイス独自のModelGauge m5アルゴリズムが同一チップに集積化されています。クーロン・カウンタをベースとする従来型残量ゲージは、非常に優れた直線性と短期的性能を備えています。しかし、これらのゲージは、電流検出測定時のオフセット誤差の蓄積から生じるドリフトに影響されます。多くの場合これらのオフセット誤差は非常に小さいものですが、無くすることはできず、これによって報告される容量の誤差は時間と共に大きくなります (そのため、定期的な補正が必要になります)。ModelGauge m5アルゴリズムは、常時わずかな補正が継続的に行われるので、クーロン・カウンタ・アルゴリズムで通常行われるような突然の補正に影響されることがありません。ModelGauge m5は、VFG容量とクーロン・カウンタを組み合わせるミキシング・アルゴリズムを採用しており、両方を最適な形で使用してバッテリーの状態を決定できるように、それぞれの結果を重み付けします。このような形で、VFG容量の結果を継続的に使用してバッテリーの状態を少しずつ調整し、クーロン・カウンタのドリフトをキャンセルします。MAX77840は、経年に対する適応性、エンプティのSOC精度、および温度測定精度が向上しています。このデバイスは2つの方法、つまり容量低下とサイクル・オドメータでバッテリーの経年劣化をレポートします。更に、本デバイスは、電流、電圧、および温度を高精度で測定します。詳細については、[ModelGauge m5の詳細](#)のセクションで説明します。

詳細—チャージャ

Smart Power Selector (SPS)TM

Smart Power Selectorアーキテクチャには、内部スイッチと制御ループからなるネットワークがあり、これによってCHGIN、WCIN、BYP、SYS、BATT間にエネルギーを配分します。図2に、Smart Power SelectorがQCHGIN、QHS、QLS、QBATを切り替える様子を示します。

スイッチと制御ループの説明

CHGIN入力スイッチ：QCHGINは、入力電流検出に使用します。有効なCHGINがある場合は完全にオンとなり、順方向にはブロックしません。SPSの制御ループは、CHGIN入力電流および電圧を安定化します。

DC/DCスイッチ：QHSとQLSは、降圧（ステップダウン）または昇圧（ステップアップ）として動作が可能なDC/DCスイッチです。降圧動作時には、BYPからSYSに電力が供給されます。昇圧動作時には、SYSからBYPに電力が供給されます。SPSの制御ループは、DC/DCスイッチ電流、SYS電圧、BYP電圧をモニタします。

バッテリーとシステムの間のスイッチ：QBATはバッテリーの充電と放電を制御します。更に、QBATによりバッテリーをシステム（SYS）から切り離すことができます。SPSの制御ループは、バッテリーの電流と電圧を安定化します。

制御ビット

MODE[3:0]によってSmart Power Selectorを設定します。MINVSYS[1:0]は、システムの最低電圧を設定します。VBYPSET[6:0]は、BYPのレギュレーション電圧の目標値を設定します。B2SOVRC[2:0]は、バッテリーの過電流保護スレッシュホールドを設定します。

エネルギー分配の優先度

有効な外部電源がある場合（降圧動作）：

- 外部電源が主要なエネルギー源です。
- バッテリーは二次的なエネルギー源です。
- SYSへのエネルギー供給が最優先されます。
- SYSが必要としないエネルギーはバッテリー・チャージャに供給されます。

有効な外部電源がない場合：

- バッテリーがエネルギー源です。
- SYSへのエネルギー供給が最優先されます。
- SYSが必要としないエネルギーはBYPまたはCHGIN（ブーストまたはOTGがイネーブルされている場合）に供給されます。

BYPLレギュレーション電圧

DC/DCコンバータが昇圧専用モードで有効化されている場合（MODE[3:0] = 0x08）、BYPとグランド間の電圧（ V_{BYP} ）はVBYPSET[6:0]に安定化されます。DC/DCコンバータがUSB OTGモードの1つで有効化されている場合（MODE[3:0] = 0x0A、0x0E、もしくは0x0F）、 V_{BYP} は5.1V（ V_{BYPOTG} ）に設定されます。DC/DCコンバータがオフになっている、または降圧モードの1つで動作しており（MODE[3:0] = 0x00、0x04、もしくは0x05）、CHGINに有効な電源が接続されている場合、 $V_{BYP} = V_{CHGIN} - I_{CHGIN} \times R_{QCHGIN}$ です。DC/DCコンバータがオフでCHGINに有効な電源が接続されていない場合、BYPは200Ωの内部抵抗でSYSに接続されます。この200Ωの抵抗は、BYPを V_{SYS} でバイアスし続け、システムはBYPから非常に軽い負荷を引き出すことができます。BYPから引き出すシステムの負荷が1mAを超える場合、DC/DCコンバータを昇圧モードで動作させる必要があります。インダクタとハイサイド・スイッチのボディ・ダイオードがSYSとBYPの間の200Ωと並列に接続されていることに注意してください。

SYSレギュレーション電圧

DC/DCコンバータの降圧モードが有効化され、チャージャがディスエーブルされている場合（MODE[3:0] = 0x04）、 V_{SYS} は V_{BATREG} （CHG_CV_PRM）に安定化され、QBATはオフになります。DC/DCコンバータの降圧モードが有効化され、チャージャもイネーブルされているが、充電完了、ウォッチドッグ中断、タイマー・フォルトなどの非充電状態にある場合（MODE[3:0] = 0x05で充電していない）、 V_{SYS} は V_{BATREG} （CHG_CV_PRM）に安定化され、QBATはオフになります。

DC/DCコンバータの降圧モードが有効化され、予備充電、急速充電、またはトップオフ・モードで充電している場合（MODE[3:0] = 0x05で充電中）、 $V_{BATT} < V_{SYSMIN}$ のときには V_{SYS} は V_{SYSMIN} に安定化されます。このモードでは、QBATスイッチはリニア・レギュレータのように動作し、 $[P = (V_{SYSMIN} - V_{BATT}) \times I_{BATT}]$ の電力を消費します。 $V_{BATT} > V_{SYSMIN}$ の場合は $V_{SYS} = V_{BATT} - I_{BATT} \times R_{BAT2SYS}$ となります。このモードではQBATスイッチは閉じています。

前述したすべてのモードにおいて、SYSとBYPの負荷の合計が入力電流制限を超えた場合、バッテリーからシステムへ補助電流が供給され、 $V_{SYS} = V_{BATT} - V_{BSREG}$ に安定化されます。補助モード中に残量ゲージがバッテリー情報(電圧および電流)を要求した場合、残量ゲージのサンプリング中はQBATスイッチが閉じられます($V_{SYS} = V_{BATT} - I_{BATT} \times R_{BAT2SYS}$)。補助モード中に残量ゲージがバッテリーの連続サンプリングを要求した場合、QBATスイッチは I_{BATT} が40mAを下回るまで低下したときに開きます。DC/DCコンバータの昇圧モードまたはOTGモードが有効化された場合(MODE[3:0] = 0x08、0x0A、0x0C、0x0D、0x0E、または0x0F)、QBATは閉じられ $V_{SYS} = V_{BATT} - I_{BATT} \times R_{BAT2SYS}$ となります。

チャージャ状態

MAX77840はいくつかの充電状態を利用して、バッテリーを安全かつ急速に充電します。図2は、システム負荷がなく、ダイとバッテリーが室温に近い場合に、予備充電→急速充電→トップオフ充電→充電完了という充電状態を経て進行する、リチウムイオン/リチウムポリマー・バッテリーの充電プロファイルを示しています。




図2. MAX77840の代表的な充電プロファイル




図3. MAX77840チャージャの状態遷移図

入力電力なし、またはチャージャがディスエーブルされている状態

図3に示すいずれの状態からも、サーマル・シャットダウンを除いて、チャージャがオフに設定されるか、チャージャ入力CHGINが無効になると常に、入力電力なし、またはチャージャがディスエーブルされた状態に入ります。t_{SCIDG}の間この状態になった後、CHG_I割込みが生成され、CHG_OKがセットされます。また、CHG_DTLS[3:0]が0x08に設定されます。入力電力なし、またはチャージャがディスエーブルされた状態の間、チャージャ電流は0mAとなり、ウォッチドッグおよび充電タイマーは強制的に0にされ、システムへの電力は、バッテリーまたはアダプタのいずれかから供給されます。バッテリーとアダプタの両方の電力が利用できる場合、アダプタはシステムに主電力を供給し、バッテリーは、必要に応じてシステムに補助エネルギーを供給します。入力電力なし、またはチャージャがディスエーブルされた状態を終了するには、チャージャ入力が無効になり、チャージャがイネーブルされる必要があります。

デッドバッテリーの予備充電状態

デッドバッテリーの予備充電状態は、メイン・バッテリーの電圧がVPQDBを下回った場合に生じます。t_{SCIDG}の間この状態になった後、CHG_I割込みが生成され、CHG_OKがセットされます。また、CHG_DTLSが0x00に設定されます。デッドバッテリーの予備充電状態では、バッテリーへの充電電流はI_{PQDB}です。

デッドバッテリーの予備充電状態は、バッテリー電圧が0Vまで低下した状態で動作します。0Vの低電圧動作により、通常、内部バック保護回路が「オープン」になっているバッテリーを回復させることができます。一般に、バッテリーが過電流、低電圧、または過電圧の状態を検出すると、バックの内部保護回路がオープンになります。内部バック保護回路が「オープン」になっているバッテリーをこのチャージャで使用すると、ローバッテリー予備充電モード電流が0Vのバッテリーに流れます。この電流によって、内部バック保護スイッチがクローズするポイントまでバックの端子電圧が上昇します。

なお、正常なバッテリーの場合、ローバッテリー予備充電状態が継続するのは、通常、数分以下です。したがって、ローバッテリー予備充電状態がt_{PQ}より長く続くバッテリーは、何らかの問題を抱えている可能性があります。

急速充電・定電流状態

急速充電・定電流(CC)状態は、メイン・バッテリーの電圧がローバッテリー予備充電スレッシュホールドより大きく、バッテリー・レギュレーション・スレッシュホールドより小さい場合($V_{PQLB} < V_{BATT} < V_{BATREG}$)に生じます。t_{SCIDG}の間、急速充電CC状態になった後、CHG_I割込みが生成され、CHG_OKがセットされます。また、CHG_DTLS = 0x01になります。

急速充電CC状態では、バッテリーに流れる電流はI_{FC}以下になります。充電電流は、次のいずれかの理由により、I_{FC}よりも低くなる場合があります。

- チャージャ入力が入力電流制限内にある
- チャージャの入力電圧が低い
- チャージャがサーマル・フォールドバック状態にある
- システム負荷がアダプタ電流を消費している。システム負荷は常に、バッテリー充電電流よりも優先されます。

バッテリー・チャージャは、急速充電・定電流状態において最も多くの電力を消費します。この電力消費は、内部ダイ温度の上昇を引き起こします。ダイ温度がTREGを超えた場合、プリセットされたダイ温度を維持できるようI_{FC}が減少し、割込みが生成されます。

急速充電・定電圧状態

急速充電・定電圧(CV)状態は、急速充電CC状態でバッテリー電圧がV_{BATREG}まで上昇すると生じます。t_{SCIDG}の間、急速充電CV状態になった後、CHG_I割込みが生成され、CHG_OKがセットされます。また、CHG_DTLS = 0x02になります。

急速充電CV状態では、バッテリー・チャージャはバッテリー端子間でV_{BATREG}を維持し、充電電流はI_{FC}以下になります。[図2](#)に示すように、この状態でバッテリーが完全充電されるにつれて、チャージャ電流は指数関数的に減少します。

TOP-OFF(トップオフ充電)状態

チャージャ電流がI_{TO}を下回ってt_{TERM}の時間が経過した場合のみ、急速充電CV状態からトップオフ充電状態に移行できます。t_{SCIDG}の間、トップオフ充電状態になった後、CHG_I割込みが生成され、CHG_OKがセットされます。また、CHG_DTLS = 0x03になります。トップオフ充電状態では、バッテリー・チャージャはバッテリー端子間でV_{BATREG}を維持しようとし、通常、充電電流はI_{TO}以下になります。

充電完了状態

バッテリー・チャージャは、チャージャがトップオフ充電状態になってt_{TO}の時間が経過後、充電完了状態になります。t_{SCIDG}の間この状態になった後、CHG_I割込みが生成され、CHG_OKはクリアされます。また、CHG_DTLS = 0x04になります。

充電完了状態では、バッテリーに流れる充電電流(I_{CHG})は0Aです。充電完了状態では、チャージャからバッテリーへの負荷(I_{MBDN})は非常に小さい値になります。バッテリーに供給されるシステム負荷電流が低い場合(100μA未満)、通常のシステムでは何日間も充電完了状態を維持できます。充電完了状態で十分な時間放置された場合、バッテリー電圧は再起動スレッシュホールド(V_{RSTRT})を下回り、チャージャのステート・マシンは急速充電CV状態に戻ります。充電完了から急速充電状態への遷移中は、ソフトスタート(di/dt制限)は行われません。

タイマー・フォルト状態

チャージャには、充電タイマーとウォッチドッグ・タイマーの両方があり、安全な充電を確保しています。充電タイマーは、バッテリーが一定時間以上充電されることがないようにします。チャージャが予備充電状態を維持できる時間は t_{PQ} です。チャージャが急速充電CCおよびCV状態を維持できる時間は t_{FC} で、FCHGTIMEでプログラム可能です。最後に、チャージャがトップオフ充電状態にある時間は t_{TO} であり、TO_TIMEでプログラム可能です。タイマー・フォルト状態になると、CHG_I割込みが遅延なく生成され、CHG_OKがクリアされます。また、CHG_DTLS = 0x06になります。

タイマー・フォルト状態では、チャージャはオフになります。MODEビットを使用してチャージャをオフに設定してから再びオンに設定することで、チャージャはタイマー・フォルト状態を終了することができます。あるいは、チャージャ入力を取り外して、再度挿入することでもタイマー・フォルト状態を終了できます。

サーマル・シャットダウン状態

サーマル・シャットダウン状態は、バッテリー・チャージャがいずれの状態においても、ジャンクション温度(T_J)がデバイスのサーマル・シャットダウン・スレッシュホールド(TSHDN)を超えた場合に生じます。 T_J がTSHDNに近づくと、チャージャは入力電流制限値を0Aにフォールドバックして、チャージャと入力が実質的にオフになるようにします。この状態に入ると、CHG_I割込みが遅延なく生成され、CHG_OKがクリアされます。また、CHG_DTLS = 0x0Aになります。

サーマル・シャットダウン状態では、チャージャはオフになりタイマーは停止します。ダイ温度が冷却されると、チャージャは温度による停止状態を終了し、元の状態に戻ります。チャージャがこの状態を終了すると、タイマーは再開します。

電源状態

MAX77840には、5つの電源状態と1つの電源なし状態があります(CHG_CNFG_00[3:0]レジスタの説明を参照)。電力が制限された条件下では、Power Path機能がSYSおよびUSB-OTG負荷を維持します。その代わりに、バッテリー充電電流が犠牲になります。更に、必要に応じてバッテリーによって入力電力を補います。[図3](#)に示すように、電力状態間の遷移は、有効な電源の検出／取外し、OTGイベント、低電圧条件によって開始されます。各状態でのBYP電圧とSYS電圧の詳細について説明します。

1. 入力電力なし、*MODE* = 未定義: 入力アダプタまたはバッテリーは検出されていません。チャージャとシステムはオフになっています。バッテリーは接続されておらず、チャージャはオフです。
2. バッテリーのみ、*MODE* = 0x00: アダプタ電圧は無効となっており、入力電圧動作範囲外です(QCHGIN = オフ)。バッテリーが接続されSYSの負荷に給電しています(QBAT = オン)。また、OTGに給電するため昇圧モードの準備が整っています(Boost = スタンバイ)。[図4](#)を参照してください。




図4. バッテリーのみ

3. バッテリー - 昇圧、*MODE* = 0x08:アダプタ電圧は無効となっており、入力電圧動作範囲外です (Q_{CHGIN} = オフ)。バッテリーが接続されSYSの負荷に給電しています (Q_{BAT} = オン)。また、チャージャは昇圧モードで動作しています (Boost = オン)。図5を参照してください。




図5. バッテリ - 昇圧

4. バッテリ - 昇圧 (OTG)、MODE = 0x0A: OTGがアクティブです (Q_{CHGIN} = オン)。バッテリーが接続されSYSとOTGの負荷に給電しています (Q_{BAT} = オン)。また、チャージャは昇圧モードで動作しています (Boost = オン)。図6を参照してください。




図6. バッテリ - 昇圧(OTG)

5. 充電なし - 降圧、MODE = 0x0C:アダプタ電圧が入力電圧動作の範囲内で検出されています(Q_{CHGIN} = オン)。バッテリーは接続されておらず(Q_{BAT} = オフ)、チャージャは降圧モードで動作しSYSノードに給電しています。[図7](#)を参照してください。




図7. 充電なし - 降圧

6. 充電あり - 降圧、MODE = 0x0D: アダプタ電圧が入力電圧動作の範囲内で検出されています (Q_{CHGIN} = オン)。バッテリーは接続され、充電モードです (Q_{BAT} = オン)。チャージャは降圧モードで動作しています。図8を参照してください。




図8. 充電あり - 降圧

ウォッチドッグ・タイマー

チャージャには、充電タイマーとウォッチドッグ・タイマーの両方があり、安全な充電を確保しています。ウォッチドッグ・タイマーは、ホストがハングした場合、あるいは正常に通信できない場合に、バッテリーが無期限に充電されることがないように保護します。ウォッチドッグ・タイマーは、デフォルトではWDTEN = 0でディスエーブルになっています。ウォッチドッグ・タイマーを使用するには、WDTEN = 1に設定して、この機能を有効にします。ウォッチドッグ・タイマーがイネーブルされている場合にチャージャを正常に動作させるには、タイマーの時間(t_{WD})内にシステム・コントローラによってウォッチドッグ・タイマーをリセットする必要があります。ウォッチドッグ・タイマーは、WDTCLR = 0x01に設定してリセットします。

バッテリーの差動電圧検出

[標準アプリケーション回路](#)に示すように、BAT_SPピンとBAT_SNピンはメイン・バッテリーの差動リモート検出ラインです。精度を向上し充電時間を短くするため、バッテリー・チャージャの電圧検出はBAT_SPとBAT_SNの間の差動電圧をベースとしています。

リバース・ブーストおよびOn-the-Go(OTG)モード

MAX77840のDC/DCコンバータのトポロジにより、フォワード降圧コンバータまたはリバース・ブースト・コンバータとして動作できます。

DC/DCコンバータのモードは、CHG_CNFG_00レジスタのMODEビットで制御します。MODE = 0x08または0x09に設定すると、DC/DCコンバータはリバース・ブースト・モードで動作し、バッテリーからBYPに電流を供給できるようになります。CHGINとBYP間のFETがオフになっているため、CHGINには電流は供給されません。QBAT FETをオンにすると、バッテリーでシステムに対応できるようになり、BYP電圧は V_{BYPSET} に安定化されます。

MODE = 0x0A、およびDIS_CD_CTRL(CHG_CNFG_00[7])がイネーブルの場合、DC/DCコンバータはOTGモードで動作し、バッテリーからCHGINとBYPに電流を供給します(OTGという用語は、ユニバーサル・シリアル・バスのOn-The-Goというコンセプトに基づきます)。BYPとCHGIN間のスイッチは閉じられ、コンバータは V_{CHGIN} と V_{BYP} を $V_{BYP,OTG}$ (5.1V、代表値)で安定化します。 V_{BYPSET} は無視されます。BYPとCHGIN間のスイッチに流れる電流は、OTG_ILIMによって設定された値に制限されます。4つのOTG_ILIMオプションがあり、DC/DCコンバータは最大1500mAを外部負荷に供給できます。OTGモードが選択されている場合、ユニポーラCHGINの伝達関数で、CHGINから流出する電流を測定します。OTGモードが選択されていない場合、ユニポーラCHGINの伝達関数で、CHGINに流入する電流を測定します。

CHGINの外部OTG負荷が $I_{CHGIN.OTG.LIM}$ を超えた場合、BYP_I割込みが生成され、BYP_OK = 0およびBYP_DTLS = 0bxxx1になります。OTGモードの動作の間にCHGINに過負荷が生じると、BYPとCHGINの間のスイッチはラッチオフ状態になります。約300msでBYPとCHGINの間のスイッチは自動的に再試行します。CHGINの過負荷が続くと、スイッチはオンとオフを切り替えます。この場合、オンは約1ms間、オフは約300ms間です。

入力の検証

図3に示すように、チャージャ入力をいくつかの電圧スレッシュホールドと比較して、その有効性を判定します。チャージャ入力が有効であるためには、以下の3つの基準を満たす必要があります。

1. CHGINが $V_{CHGIN.UVLO}$ を超えている。
2. CHGINが過電圧ロックアウト・スレッシュホールド($V_{CHGIN.OVLO}$)を下回っている。
3. CHGINがシステム電圧より $V_{CHGIN2SYS}$ 以上高い。

CHGIN入力は、その状態が変化するとCHGIN_I割込みを生成します。入力の状態は、CHGIN_OKおよびCHGIN_DTLSレジスタ・ビットから読み出すことができます。割込みはCHGIN_Mでマスクできます。

入力電流制限

CHGIN_ILIMおよびMODE制御ビットのデフォルト設定では、充電ソースがCHGINに印加されると、MAX77840がDC/DCコンバータを降圧モードでオンにし、 V_{SYS} を V_{BATREG} に制限し、充電ソース電流を500mAに制限するようになっています。すべての制御ビットは、システム全体がシャットダウンするとリセットされます。

入力電圧レギュレーション・ループ

入力電圧レギュレーション・ループにより、チャージャが低品質の電力源に接続された(CHGINピン)場合でも、正常に機能するようになります。このループにより、ケーブルが長い場合や規格非準拠のUSBハブ構成でデバイスを充電する場合に用いられる比較的高抵抗の充電源での性能が向上します。更に、この入力電圧レギュレーション・ループは、電流制限のあるアダプタを使用した場合の性能も向上させます。MAX77840の入力電流制限値が、使用するアダプタの電流制限スレッシュホールドより高く設定されている場合、入力電圧ループによって入力電圧をアダプタの電流制限で安定化できるようになります。更に、過渡負荷応答が劣るアダプタでも、入力電圧レギュレーション・ループによりMAX77840は正常に動作できるようになります。

入力電圧レギュレーションがアクティブの状態で作動すると、BYP_I割込みが生成され、BYP_OKがクリアされます。また、BYP_DTLS = 0b1xxxになります。電流が制限された充電ソースで動作している場合に入力電源を最適化するため、入力電流制限値を低下させながらBYP_DTLSをモニタします。入力電流制限値がアダプタの制限値より低く設定された場合、入力電圧が上昇します。入力電流制限値は低くても、入力電圧が上昇すると入力ソースから取り出せる電力が増加します。

充電状態のインジケータ(CHGIND)

MAX77840は、アクティブ・ロー、オープン・ドレインGPIO出力用のCHGINDピンを備えています。このピンを、プルアップ・レールを介してLEDと電流制限抵抗に接続することで、充電状態のインジケータとして使用できます。充電インジケータ機能は、図9に示すように、LEDEN I²Cレジスタ・ビットを使用してイネーブル/ディスエーブルできます。




図9. 充電インジケータ回路

デッドバッテリーの充電状態

充電がデッドバッテリーの状態のとき、CHGIND LEDは50msのON時間で1秒間点滅するように設定されます。

バッテリーの予備充電状態

充電が予備充電状態のとき、CHGIND LEDは50msのON時間で1秒間点滅するように設定されます。

急速充電・定電流状態

充電が急速充電・定電流状態のとき、CHGIND LEDは100%のON時間でイネーブルされます。

急速充電・定電圧状態

充電が急速充電・定電圧状態のとき、CHGIND LEDは100%のON時間でイネーブルされます。

トップオフ充電状態

充電がトップオフ充電状態のとき、CHGIND LEDは50%のON時間で1秒周期で点滅するように設定されます。

充電完了状態

充電完了状態になると、CHGIND LEDはディスエーブルされます。

バッテリー検出入力ピン(DETBATB)

DETBATBは、バッテリーの有無を検出するためのデジタル入力ピンです。DETBATBが V_{IO} 電圧の80%を下回った場合、メイン・バッテリーが装着されていることを示しており、有効なCHGINを使用してバッテリー・チャージャが開始されます。DETBATBが無接続のまま、もしくは V_{IO} 電圧と等しい場合、これはバッテリーが存在しないことを表し、充電はディスエーブルされます。DETBATBは通常、バッテリー・パックのIDピンに接続します。バッテリーIDピンがない場合は、DETBATBピン入力にアプリケーション・プロセッサから給電することで、バッテリーが装着されていることを外部から検証できます。あるいは、バッテリーを検出する必要がない場合は、[図10](#)に示すように、このピンをグランドに短絡させておくこともできます。この場合、BATP_DTLSビットはバッテリーが常に装着されていることを示すので、充電動作を中断することはできません。




図10. バッテリ検出回路

割込みピン (INTB)

INTBは、マスクされていない割込みビットが1つ以上トグルされたことをホスト・プロセッサに通知するために使用するハードウェア・ピンです。INT_MASK_ビットを1に設定して割込みをマスクすることで、INTBをアサートさせないようにできます。INTBピンは、アクティブな割込みが格納されているINT_レジスタの最後の読出しシーケンスが開始されるとすぐに、デアサート(オフチップのプルアップ抵抗によってハイにプルアップ)されます。残量ゲージ割込みは、新しいスレッシュホールド値を設定することでクリアされます。

アプリケーション・プロセッサは、次の2つのステップで割込みを読み出します。まず、APはINTSRCレジスタを読み出します。このレジスタは、どの機能ブロック(チャージャ、残量ゲージなど)が割込みを生成しているかを示す読出し専用レジスタです。この読出し結果に応じて、次のステップで、その機能ブロックに対応した割込みレジスタを読み出します。

例えば、アプリケーション・プロセッサがINTSRCレジスタ(0x22)から0x02を読み出した場合、これはトップレベル・ブロックが割込みを生成したことを示しています。次のステップでは、割込みソースを確認するため、SYSTEM割込みレジスタ(0x24)を読み出します。

システム保護

V_{SYS} 低電圧ロックアウト ($V_{SYSUVLO}$)

SYS電圧が $V_{SYSUVLO}$ を下回ると、デバイスのOタイプ・レジスタがリセットされます。

チャージャ入力が無効で、バッテリーが装着されており、かつ

$V_{PQDB} < V_{SYS} < V_{SYSUVLO}$ の場合、

QBATがオンになり、SYSはBATTに短絡されます。

$0 < V_{SYS} < V_{PQDB}$ の場合、

Q_{BAT} はオフになりますが、チャージャは50mAの定電流でSYSをBATTからプルアップします。

チャージャ入力が無効で、バッテリーが装着されており、かつ

$V_{PQDB} < V_{SYS} < V_{SYSUVLO}$ の場合、

Q_{BAT} がオンになり、SYSはBATTに短絡されます。

$0 < V_{SYS} < V_{PQDB}$ の場合は、

Q_{BAT} はオフになります。

V_{SYS}過電圧ロックアウト(V_{SYSOVLO})

理想的には、V_{SYS}はバッテリー充電終了時のスレッシュホルドを超えてはなりません。システムの設計では、V_{SYS}が4.8V(遷移および安定状態で)を決して超えないようにしてください。フォルト中にV_{SYS}がV_{SYSOVLO}を超えた場合、MAX77840はチャージャと残量ゲージのOタイプ・レジスタをリセットします。

バッテリー過電圧保護

MAX77840のチャージャは、バッテリー過電圧保護機能を備えており、バッテリーを過電圧から防ぎます。バッテリー過電圧スレッシュホルドは、CHG_CV_PRMの設定値より240mV(代表値)高い電圧に設定されています。通常の充電サイクルにおいて、予期せずバッテリー電圧がCHG_CV_PRM + 240mVを超えて上昇したことをICが検出した場合、バッテリー過電圧コンパレータがアクティブになり、6msのバウンス防止時間後に割込みをトリガします。そして、バッテリー過電圧イベントを表すバッテリー詳細レジスタ・ビット(BAT_DTLS[6:4])が設定されます。更に、QBATスイッチが56msのバウンス防止時間後にオフになり、充電を停止してバッテリーを保護します。56msの遅延時間によってAPIは充電を停止するまでに十分な応答時間が得られます。

システム・パワーアップ時のバッテリー過電流保護

システム・パワーアップ時のバッテリー過電流保護機能は、V_{SYS}がV_{SYSPU}より小さい間、バッテリーからシステムへ流れる電流をI_{SYSPU}に制限します。この機能は、システムのパワーアップ時に、メイン・バッテリーからデバイス内のロー・インピーダンスのシステム・バイパス・コンデンサに流れるサージ電流を制限するものです(システム・パワーアップは、V_{SYS} < V_{SYSPU}のときにバッテリーからSYSに電力が供給されると常に生じます)。通常、このシステム・パワーアップ状態は、電力が供給されていないデバイスにバッテリーをホット・インサートした際に発生します。同様に、システム・パワーアップ状態は、DISIBSビットがローに駆動された場合にも発生する可能性があります。電力が供給されていないデバイスにホット・インサートしたことによってシステム・パワーアップが発生した場合、この機能の制御回路が作動するまでに若干の遅延(t_{SYSPU})が必要です。この間に、I_{SYSPU}を超える電流スパイクが発生することがあります。

フォルトによるバッテリー過電流の保護

MAX77840は、過大なバッテリー放電電流による損傷から、IC自体、バッテリー、およびシステムを保護します。過大なバッテリー放電電流は、湿気の影響、ソフトウェアの問題、ICの異常、コンポーネントの異常、あるいは短絡を発生させるような機械的異常など、いくつかの理由から発生します。バッテリー過電流保護機能は、B2SOVRCで有効化します。この機能を無効にすると、メイン・バッテリーの消費電流がI_{BOVRC}だけ減少します。バッテリー(BATT)からシステム(SYS)への放電電流(I_{BATT})が、プログラムされた過電流スレッシュホルドを少なくともt_{BOVRC}の間、超えると、BAT_I割込みが生成され、BAT_OKがクリアされます。また、BAT_DTLSが過電流状態を通知します。通常、システムのプロセッサは、この過電流割込みを検出すると、過電流状態を緩和しようとするハウスキーピング・ルーチンを実行します。プロセッサがこの過電流を解消できない場合、DISIBSビットをロジック・ハイに駆動することでBATTからSYSへの放電パス(B2Sスイッチ)をディスエーブルできます。DISIBSビットがハイにセットされたことに対するMAX77840の応答には、利用可能な電源とチャージャの状態に応じていくつかのケースがあります。

- **ICの電源がBATTからのみ供給されている状態でDISIBSビットがセットされた場合:** SYS電圧は急激に減少し、0Vまで低下することも可能です。DISIBSは状態を維持します。この状態から脱するには、有効な入力チャージャを接続してSYSをパワーアップし、システムをウェイクアップします。
- **ICの電源がBATTとCHGINから供給され、チャージャの降圧コンバータがスイッチングしていない状態でDISIBSビットがセットされた場合:** この状態から脱するには、有効な入力チャージャを接続してSYSをパワーアップし、システムをウェイクアップします。
- **ICの電源がBATTとCHGINから供給され、チャージャの降圧コンバータがスイッチングしている状態でDISIBSビットがセットされた場合:** DISIBSビットは無視されます。

充電電用バッテリー・サーミスタ

バッテリー・サーミスタは、充電プロセスの間サンプリングを行って充電状態を制御します。MAX77840は、バッテリー温度が60°Cを超える、または0°Cを下回ると充電を停止します。MAX77840は内蔵の残量ゲージによってJEITAの規格にも対応しています。また、APを使用して規格に対応することも可能です。

サーマル・フォールドバック

サーマル・フォールドバックは、MAX77840のジャンクション温度を一定に保ちながらバッテリーの充電電流を最大化します。[図11](#)に示すように、ダイ温度がREGTEMPで設定された値(T_{JREG})を超えると、熱制限回路がバッテリー・チャージャの目標電流を105mA/°C(ATJREG)の割合で低減します。目標とする充電電流の低減は、アナログ制御ループで実現されます(すなわち、

入力電流でのデジタル的な低減ではありません)。サーマル・フォールドバック・ループが状態を変えるとCHG_I割込みが生成され、システムのマイクロプロセッサからTREGステータス・ビットを使用してサーマル・レギュレーション・ループの状態を読み出せるようになります。サーマル・フォールドバック・ループがアクティブになることを異常な動作と考える必要はありません。また、サーマル・フォールドバック・ループ状態はCHG_OKビットに影響を与えません(CHG_OKに影響を及ぼすのはCHG_DTLS内にあるデータのみです)。




図11. 充電電流とジャンクション温度の関係

アナログ低ノイズ電源入力(AVL)とPVL

図2に示すように、AVLは安定化されたBYPノードからの出力です。AVLは、MAX77840のチャージャのアナログ回路用の電源入力です。PVLはMAX77840の内部に 12.5Ω の抵抗を備えており、 $10\mu F$ のセラミック・コンデンサによる外付けバイパス・コンデンサを使用することでAVLからのノイズから分離します。

チャージャ・レジスタの詳細

MAX77840のチャージャは、都合の良いデフォルト・レジスタ設定値とフル機能のチャージャ・ステート・マシンを備えており、最小限のソフトウェア操作で使用できます。レジスタ・マップを使ったソフトウェア操作により高度な設定が可能になり、チャージャの性能を向上できます。操作が容易な割込み構造と詳細な状態レポートにより、チャージャ状態の変化をソフトウェアで素早く追跡できます。

レジスタ保護

CHG_CNFG_01、CHG_CNFG_02、CHG_CNFG_03、CHG_CNFG_04、CHG_CNFG_05、CHG_CNFG_07の各レジスタには、特定のシステムとバッテリーに関連する静的パラメータの設定値が格納されています。これらの静的な設定値は通常、システムのマイクロプロセッサがブートアップの初期化コードを実行するごとにセットされ、マイクロプロセッサがリポートするまで変更されません。CHGPROTは、これらの静的な設定値への書き込みアクセスをブロックすることで、設定値が意図せず変更されてしまうことを防ぎます。この保護機能は、バッテリー充電電流を設定するCHG_CCやバッテリー充電電圧を設定するCHG_CV_PRMなど、重要なパラメータに対して特に有効です。

以下のレジスタ・ビットの設定値は、バッテリーの特性を考慮して決定してください。CHG_CCは、バッテリーが許容できる最大充電レートに設定することを推奨します。CHGINのソースの能力、システムの負荷、PCBによる熱的な制限などに基づいてCHG_CCの設定値を積極的に調整する必要は、通常ありません。内蔵のSmart Power Selectorが以下のパラメータを調整し、電力の分配を最適化します。

- チャージャ再始動スレッシュホールド設定用のCHG_RSTRT
- 急速充電タイマー値 (t_{FC}) 設定用のFCHGTIME
- 急速充電電流設定用のCHG_CC
- トップオフ時間設定用のTO_TIME
- トップオフ電流設定用のTO_ITH
- バッテリ・レギュレーション電圧設定用のCHG_CV_PRM

以下のレジスタ・ビットの設定値は、システムの特性を考慮して決定してください。

- 低バッテリー予備充電イネーブル設定用のPQEN
- 最小システム・レギュレーション電圧設定用のMINVSYS
- ジャンクション温度のサーマル・レギュレーション・ループ設定用のREGTEMP

割込みのマスク、OK、および詳細レジスタ

MAX77840のバッテリー・チャージャのセクションでは、割込みの生成と状態について以下のサブブロックごとに詳細に説明します。

- チャージャ入力
- チャージャのステート・マシン
- バッテリ
- バイパス・ノード

サブブロックのいずれかの状態が変化すると、CHG_INTレジスタを通じて割込みが通知されます。CHG_INT_MASKレジスタのビットが設定されている場合は、割込みソースはマスクされハードウェア割込みピンへは作用しません。CHG_INT_OKレジスタは、割込みを生成するサブブロックが正常か否かの状態をシングルビットで示します。割込みを生成する各サブブロックのフル・ステータスは、CHG_DTLS_00、CHG_DTLS_01、CHG_DTLS_02、CHG_DTLS_03の各レジスタから得られます。CHG_INT、CHG_INT_MASK、およびCHG_INT_OKは、ソフトウェア開発を簡略化するため、それぞれの割込み生成ブロックに同じビット位置を使用しています。

割込みレジスタが読み出されると割込みビットはクリアされます。保留中のCHG_INT割込みがすべてクリアされると、トップレベルの割込みビットはデアサートされます。

CHG_INTレジスタのビットの説明

名称	機能	ADDR	タイプ	リセット
CHG_INT	チャージャ割込み	0xB0	0	0x00
ビット	モード	名称	リセット	説明
0	R/C	BYP_I	0	バイパス・ノード割込み 0 = このビットが最後に読み出されて以降、BYP_OKビットは変更されていません。 1 = このビットが最後に読み出されて以降に、BYP_OKビットは変更されました。
1	R/C	BAT2SOC_I	0	BATT-SYS間の過電流割込み 0 = このビットが最後に読み出されて以降、BAT2SOC_OKビットは変更されていません。 1 = このビットが最後に読み出されて以降に、BAT2SOC_OKビットは変更されました。
2	R/C	BATP_I	0	バッテリー有無の割込み 0 = このビットが最後に読み出されて以降、BATP_OKビットは変更されていません。 1 = このビットが最後に読み出されて以降に、BATP_OKビットは変更されました。
3	R/C	BAT_I	0	バッテリー割込み 0 = このビットが最後に読み出されて以降、BAT_OKビットは変更されていません。 1 = このビットが最後に読み出されて以降に、BAT_OKビットは変更されました。
4	R/C	CHG_I	0	チャージャ割込み 0 = このビットが最後に読み出されて以降、CHG_OKビットは変更されていません。 1 = このビットが最後に読み出されて以降に、CHG_OKビットは変更されました。
5	R/C	TOPOFF_I	0	TOPOFF割込み 0 = このビットが最後に読み出されて以降、TOPOFF_OKビットは変更されていません。 1 = このビットが最後に読み出されて以降に、TOPOFF_OKビットは変更されました。
6	R/C	CHGIN_I	0	CHGIN割込み 0 = このビットが最後に読み出されて以降、CHGIN_OKビットは変更されていません。 1 = このビットが最後に読み出されて以降に、CHGIN_OKビットは変更されました。
7	R/C	AICL_CHGINI_I	0	AICL_CHGINI割込み 0 = このビットが最後に読み出されて以降、AICL_CHGINI_OKビットは変更されていません。 1 = このビットが最後に読み出されて以降に、AICL_CHGINI_OKビットは変更されました。

CHG_INT_MASKレジスタのビットの説明(0xB1)

名称	機能	ADDR	タイプ	リセット
CHG_INT_MASK	チャージャ割込みマスク	0xB1	0	0xFF
ビット	モード	名称	リセット	説明
0	R/W	BYP_M	1	バイパス割込みマスク 0 = マスクなし 1 = マスクあり
1	R/W	BAT2SOC_M	1	バッテリーとSYS間の過電流マスク 0 = マスクなし 1 = マスクあり
2	R/W	BATP_M	1	バッテリー有無の割込みマスク 0 = マスクなし 1 = マスクあり
3	R/W	BAT_M	1	バッテリー割込みマスク 0 = マスクなし 1 = マスクあり
4	R/W	CHG_M	1	チャージャ割込みマスク 0 = マスクなし 1 = マスクあり
5	R/W	TOPOFF_M	1	TOPOFF割込みマスク 0 = マスクなし 1 = マスクあり

6	R/W	CHGIN_M	1	CHGIN割込みマスク 0 = マスクなし 1 = マスクあり
7	R/W	AICL_CHGINI_M	1	AICL_CHGINI割込みマスク 0 = マスクなし 1 = マスクあり

CHG_INT_OKレジスタのビットの説明(0xB2)

名称	機能	ADDR	タイプ	リセット
CHG_INT_OK	チャージャ状態	0xB2	0	0x00
ビット	モード	名称	リセット	説明
0	R	BYP_OK	0	シングルビットのバイパス・ステータス・インジケータ。詳細については、BYP_DTLSを参照してください。 0 = バイパス・ノードから給電されている回路が電流リミットに達している(すなわちBYP_DTLS ≠ 0x00)。 1 = バイパス・ノードは正常(すなわちBYP_DTLS = 0x00)。
1	R	BAT2SOC_OK	0	バッテリーとSYSの間の過電流ステータス・インジケータ。詳細については、BAT2SOC_DTLSを参照してください。 0 = バッテリーとSYSの間で過電流リミットに達している。 1 = バッテリーとSYSの間は正常。
2	R	BATP_OK	0	バッテリー存在のステータス・インジケータ 0 = メイン・バッテリーが存在しない。 1 = メイン・バッテリーが存在する。
3	R	BAT_OK	0	シングルビットのバッテリー・ステータス・インジケータ。詳細については、BAT_DTLSを参照してください。 0 = バッテリーに問題がある、またはチャージャが停止している(すなわちBAT_DTLS ≠ 0x03または0x04)。 1 = バッテリーは正常(すなわちBAT_DTLS = 0x03または0x04)。
4	R	CHG_OK	0	シングルビットのチャージャ・ステータス・インジケータ。詳細については、CHG_DTLSを参照してください。 0 = チャージャは充電を停止、またはTREG = 1。 (すなわちCHG_DTLS ≠ 0x00、0x01、0x02、0x03、0x05、0x08) 1 = チャージャは正常、またはオフ。 (すなわちCHG_DTLS = 0x00、0x01、0x02、0x03、0x05、または0x08)
5	R	TOPOFF_OK	0	シングルビットのTOPOFFインジケータ。詳細については、CHG_DTLSを参照してください。 0 = チャージャはTOPOFF状態ではない。 1 = チャージャはTOPOFF状態にある。
6	R	CHGIN_OK	0	シングルビットのCHGIN入力ステータス・インジケータ。詳細については、CHGIN_DTLSを参照してください。 0 = CHGIN入力は無効(すなわちCHGIN_DTLS ≠ 0x03)。 1 = CHGIN入力は有効(すなわちCHGIN_DTLS = 0x03)。
7	R	AICL_CHGINI_OK	0	AICL_CHGINI_OK 0 = AICLまたはCHGINIモード。 1 = AICLおよびCHGINIモードではない。

CHG_DETAILS_00レジスタのビットの説明(0xB3)

名称	機能	ADDR	タイプ	リセット
CHG_DTLS_00	チャージャの詳細00	0xB3	0	0x00
ビット	モード	名称	リセット	説明
0	R	BATP_DTLS	0	バッテリー検出の詳細 0 = バッテリーを検出 1 = バッテリーを検出せず
1	R	OVPDRV_DTLS	0	OVPDRV FETの詳細 0 = 外付けOVP FETはオフ 1 = 外付けOVP FETはオン

名称	機能	ADDR	タイプ	リセット
CHG_DTLS_00	チャージャの詳細00	0xB3	0	0x00
ビット	モード	名称	リセット	説明
2	R	VBUSDET_DTLS	0	V _{BUSDET} の詳細 1 = V _{BUSDET} は5.7V以下 0 = V _{BUSDET} は5.8V以上(100mVヒステリシス)
4:3	R	RSVD	00	予約済み
6:5	R	CHGIN_DTLS	00	CHGINの詳細 0x00 = VBUSは無効。V _{CHGIN} < V _{CHGIN_UVLO} 0x01 = VBUSは無効。V _{CHGIN} < V _{BATT} + V _{CHGIN2SYS} およびV _{CHGIN} > V _{CHGIN_UVLO} 0x02 = VBUSは無効。V _{CHGIN} > V _{CHGIN_OVLO} 0x03 = VBUSは有効。V _{CHGIN} > V _{CHGIN_UVLO} 、V _{CHGIN} > V _{BATT} + V _{CHGIN2SYS} 、V _{CHGIN} < V _{CHGIN_OVLO}
7	R	RSVD	0	予約済み

CHG_DETAILS_01レジスタのビットの説明(0xB4)

名称	機能	ADDR	タイプ	リセット
CHG_DTLS_00	チャージャの詳細00	0xB3	0	0x00
ビット	モード	名称	リセット	説明
3:0	R	CHG_DTLS	0000	チャージャの詳細 0x00 = チャージャはデッドバッテリーの予備充電モード、またはローバッテリー予備充電モード、CHG_OK = 1、V _{BATT} < V _{POLB} 、T _J < T _{SHDN} 0x01 = チャージャは急速充電・定電流モード、CHG_OK = 1、V _{BATT} < V _{BATREG} 、T _J < T _{SHDN} 0x02 = チャージャは急速充電・定電圧モード、CHG_OK = 1、V _{BATT} = V _{BATREG} 、T _J < T _{SHDN} 0x03 = チャージャはトップオフ充電モード、CHG_OK = 1、V _{BATT} ≥ V _{BATREG} 、T _J < T _{SHDN} 0x04 = チャージャは充電完了モード、CHG_OK = 0、V _{BATT} > V _{BATREG} - V _{RSTRT} 、T _J < T _{SHDN} 0x05 = チャージャは高温充電モード、CHG_OK = 1、T _J < T _{SHDN} 、T ₃ < V _{BATT} < T ₄ 0x06 = チャージャはタイマー・フォルト・モード、CHG_OK = 0、V _{BATT} < V _{BATOV} 、BAT_DTLS = 0b001の場合はV _{BATT} < V _{POLB} 、T _J < T _{SHDN} 0x07 = チャージャはサーミスタ停止モード、CHG_OK = 0、V _{BATT} < V _{BATOV} 、BAT_DTLS = 0b001の場合はV _{BATT} < V _{POLB} 、T _J < T _{SHDN} 0x08 = チャージャはオフ、チャージャ入力は無効、またはチャージャはディスエーブル、CHG_OK = 1 0x09 = 予約済み 0x0A = チャージャはオフ、ジャンクション温度 > T _{SHDN} 、CHG_OK = 0 0x0B = ウォッチドッグ・タイマーが終了したためチャージャ・オフ、CHG_OK = 0 0x0C-0x0F = 予約済み

名称	機能	ADDR	タイプ	リセット
CHG_DTLS_00	チャージャの詳細00	0xB3	0	0x00
ビット	モード	名称	リセット	説明
6:4	R	BAT_DTLS	000	バッテリーの詳細 0x00 = バッテリーはなく、チャージャは停止している。 0x01 = $V_{BATT} < V_{POLB}$。この状態はCHG_DTLSでも0x00としてレポートされます。 0x02 = バッテリーの充電に予想より長い時間がかかっている。これには、システム電圧が高い、バッテリーが古い、バッテリーが故障している、などの可能性があります。充電は停止し、チャージャはタイマー・フォルト・モードになっています。この状態はCHG_DTLSでも0x06としてレポートされます。 0x03 = バッテリーは正常で、バッテリー電圧は最小システム電圧を上回っている ($V_{SYSMIN} < V_{BATT}$)、QBATはオン、V_{SYS}はV_{BATT}とほぼ等しい。 0x04 = バッテリーは正常だが、バッテリー電圧は低く、$V_{POLB} < V_{BATT} < V_{SYSMIN}$。QBATは、$V_{SYS}$を$V_{SYSMIN}$に安定化するためLDOとして動作。 0x05 = バッテリー電圧はバッテリー過電圧フラグ・スレッシュホールド (V_{BATTOV}) を超えている、または直近37.5ms以内にこのスレッシュホールドを超えた。V_{BATTOV}は、CHG_CV_PRMで設定した目標値のV_{BATREG}より240mV高い電圧に設定されています。このフラグは、有効な入力があるか、DC/DCが昇圧として動作している場合にのみ生成されます。 0x06 = バッテリーは過電流、またはこのレジスタが読み出されて以降37.5ms以上、過電流状態だった。 0x07 = 予約済み バッテリーの詳細のカテゴリ内にある複数のフォルトが発生した場合、過電流が優先され、次にバッテリーなし、過電圧、タイマー・フォルト、予備充電未満の順に続きます。
7	R	TREG	0	温度レギュレーション・ステータス 0 = ジャンクション温度はREGTEMPで設定したスレッシュホールド未満で、充電電流制限値をフルに使用可能。 1 = ジャンクション温度はREGTEMPで設定したスレッシュホールドを超えており、充電電流制限値にフォールドバックすることで消費電力を低減。

CHG_DETAILS_02レジスタのビットの説明(0xB5)

名称	機能	ADDR	タイプ	リセット
CHG_DTLS_02	チャージャの詳細02	0xB5	0	0x00
ビット	モード	名称	リセット	説明
2:0	R	BYP_DTLS	000	バイパス・ノードの詳細。このファミリ内のすべてのビットは、互いに独立です。これらはすべて、BYPノードの状態に関わるビットであるということのみによってグループ化されています。これらのビットに変化が生じるとBYP_I割込みが生成されます。 BYP_DTLS0 = OTGILIM = 0bxx1 BYP_DTLS1 = BSTILIM = 0bx1x BYP_DTLS2 = BCKNegILIM = 0b1xx 0bxx00 = バイパス・ノードは正常。 0bxx1 = BYPとCHGINの間のスイッチ (OTGスイッチ) が直近28ms以内に電流制限値に達した。 0bx1x = BYPのリバース・ブースト・コンバータが電流制限値に達した (この状態が28ms間続いている)。 0b1xx = BYPの降圧コンバータが負の最大要求電流制限値に達した (この状態が446μs間続いている)。
3	R	AICL_DTLS	0	AICLモードの詳細 0 = AICLモードではない 1 = AICLモード
4	R	CHGINI_DTLS	0	CHGINIモードの詳細 0 = CHGINIモードではない 1 = CHGINIモード
7:5	R	RSVD	000	予約済み

CHG_CNFG_00レジスタのビットの説明(0xB7)

名称		機能	ADDR	タイプ	リセット
CHG_CNFG_00		チャージャの構成00	0xB7	0	0x05
ビット	モード	名称	リセット	説明	
3:0	R/W	MODE	0101	Power Selectorの設定 0x00 = 0b0000: チャージャ=オフ、OTG =オフ、降圧=オフ、昇圧=オフ。FET_DRVスイッチ(QBAT)はオンになっており、システムはバッテリーにサポートされている。CHGINの状態に応じてBYPをバイアスできます。 0x01 = 0b0001: 0b0000と同様 0x02 = 0b0010: 0b0000と同様 0x03 = 0b0011: 0b0000と同様 0x04 = 0b0100: チャージャ=オフ、OTG =オフ、降圧=オン、昇圧=オフ。有効な入力がある場合、降圧コンバータがシステム電圧をV_{BATREG}に安定化します。 0x05 = 0b0101: チャージャ=オン、OTG =オフ、降圧=オン、昇圧=オフ。有効な入力がある場合、バッテリーは充電中です。V_{SYS}はV_{SYSMIN}より高く、ほぼ$V_{BATT} + I_{BATT} \times R_{BAT2SYS}$に等しい値になっています。 0x06 = 0b0110: 0b101と同様 0x07 = 0b0111: 0b101と同様 0x08 = 0b1000: チャージャ=オフ、OTG =オフ、降圧=オフ、昇圧=オン。FET_DRVスイッチ(QBAT)はオンになっており、システムはバッテリーにサポートされています。チャージャのDC/DCは昇圧コンバータとして動作しています。BYPの電圧はV_{BYPSET}に安定化されています。CHGINとBYPの間のFETはオフになっています。OVPDRV FETはオフになっています。 0x09 = 0b1001: 0b1000と同様 0x0A = 0b1010: チャージャ=オフ、OTG =オン、降圧=オフ、昇圧=オン。FET_DRVスイッチ(QBAT)はオンになっており、システムはバッテリーにサポートされています。チャージャのDC/DCは昇圧コンバータとして動作しています。CHGINとBYPの間のFETはオンになっており、最大ICHGIN.OTG.MAXの電流を供給できます。昇圧目標電圧は5.1V ($V_{BYP.OTG}$)です。 0x0B = 0b1011: 予約済み 0x0C = 0b1100: チャージャ=オフ、OTG =オフ、降圧=オン、昇圧=オン。有効な入力がある場合、システムはその入力によってサポートされています ($V_{SYS} = 4.2V$)。入力が無効の場合、V_{BYPSET}の目標電圧によって昇圧がオンになっています。 0x0D = 0b1101: チャージャ=オン、OTG =オフ、降圧=オン、昇圧=オン。有効な入力がある場合、システムはその入力によってサポートされています (V_{SYS}はV_{SYSMIN}より高く、ほぼ$V_{BATT} + I_{BATT} \times R_{BAT2SYS}$に等しい値となっています)。入力が無効の場合、昇圧がオンで目標電圧はV_{BYPSET}です。 0x0E = 0b1110: チャージャ=オフ、OTG =オン、降圧=オン、昇圧=オン。$V_{SYS} = 4.2V$、QCHGINはオンになっており、最大ICHGIN.OTG.MAXの電流を供給できます。昇圧がオンで目標電圧は5.1V ($V_{BYP.OTG}$)です。 0x0F = 0b1111: チャージャ=オン、OTG =オン、降圧=オン、昇圧=オン。V_{SYS}はV_{SYSMIN}より高く、ほぼ$V_{BATT} + I_{BATT} \times R_{BAT2SYS}$に等しい値となっています。QCHGINはオンになっており、最大ICHGIN.OTG.MAXの電流を供給できます。昇圧がオンで目標電圧は5.1V ($V_{BYP.OTG}$)です。	
4	R/W	WDTEN	0	ウォッチドッグ・タイマーのイネーブル・ビット。ウォッチドッグ・タイマーがイネーブルされている場合にチャージャを正常に動作させるには、タイマーの時間(t_{WD})内にシステム・コントローラによってウォッチドッグ・タイマーをリセットする必要があります。ウォッチドッグ・タイマーは、WDTCLR = 0x01に設定してリセットします。 0 =ウォッチドッグ・タイマーをディスエーブル 1 =ウォッチドッグ・タイマーをイネーブル	

名称		機能	ADDR	タイプ	リセット
CHG_CNFG_00		チャージャの構成00	0xB7	0	0x05
ビット	モード	名称	リセット	説明	
5	R/W	SPREAD	0	スペクトラム拡散機能 0:無効化 1:有効化 注:この機能は9Vと12VのCHGIN入力電圧で動作可能ですが、5VのCHGIN入力電圧での動作は必ずしも確実ではありません。この機能が動作しない場合でも、副次的な影響を及ぼすことはなく、有効のままにしておくことができます。	
6	R/W	DISIBS	0	BATTとSYS間のFETディスエーブル制御 0 = BATTとSYS間のFETを電力経路のステート・マシンによって制御 1 = BATTとSYSの間のFETをオフ	
7	R/W	DIS_CD_CTRL	0	CHGRのチャージャ検出制御をディスエーブル 0 = イネーブル 1 = ディスエーブル	

CHG_CNFG_01レジスタのビットの説明(0xB8)

名称		機能	ADDR	タイプ	リセット
CHG_CNFG_01		チャージャの詳細01	0xB8	0 R/W(CHGPROTで保護)	0x90
ビット	モード	名称	リセット	説明	
2:0	R/W	FCHGTIME	000	急速充電タイマーの設定時間(t_{FC}) 0x00 = ディスエーブル 0x01 = 4hrs 0x02 = 6hrs 0x03 = 8hrs 0x04 = 10hrs 0x05 = 12hrs 0x06 = 14hrs 0x07 = 16hrs	
3	R/W	FSW	1	スイッチング周波数オプション 0: 4MHz 1: 2MHz (OTPオプションのデフォルトは1です)	
5:4	R/W	CHG_RSTRT	01	チャージャ再始動スレッシュホールド 0x00 = CHG_CV_PRMによる設定値より100mV低い値 0x01 = CHG_CV_PRMによる設定値より150mV低い値 0x02 = CHG_CV_PRMによる設定値より200mV低い値 0x03 = ディスエーブル	
6	R/W	LSEL	0	インダクタの選択 0: 0.47 μ H (4MHzのオプション専用) 1: 1 μ H (2MHzと4MHzのオプションに使用可能)	
7	R/W	PQEN	1	ローバッテリー予備充電モードの有効化 0 = ローバッテリー予備充電モードを無効化 1 = ローバッテリー予備充電モードを有効化	

CHG_CNFG_02レジスタのビットの説明(0xB9)

名称		機能	ADDR	タイプ	リセット										
CHG_CNFG_02		チャージャの構成02	0xB9	0 R/W(CHGPROTで保護)	0x09										
ビット	モード	名称	リセット	説明											
5:0	R/W	CHG_CC	001001 (450mA)	急速充電電流の選択。チャージャがイネーブルになっている場合、充電電流制限値はこれらのビットで設定されます。これらのビットの範囲は0.1A(0x01)から3.0A(0x3C)で、50mAステップで設定可能です。コード0x01と0x02はどちらも100mAです。コード0x00は予約済みのため、使用しないでください。											
				ビット	(mA)	ビット	(mA)	ビット	(mA)	ビット	(mA)				
				0x00	-	0x10	800	0x20	1600	0x30	2400				
				0x01	100	0x11	850	0x21	1650	0x31	2450				
				0x02	100	0x12	900	0x22	1700	0x32	2500				
				0x03	150	0x13	950	0x23	1750	0x33	2550				
				0x04	200	0x14	1000	0x24	1800	0x34	2600				
				0x05	250	0x15	1050	0x25	1850	0x35	2650				
				0x06	300	0x16	1100	0x26	1900	0x36	2700				
				0x07	350	0x17	1150	0x27	1950	0x37	2750				
				0x08	400	0x18	1200	0x28	2000	0x38	2800				
				0x09	450	0x19	1250	0x29	2050	0x39	2850				
				0x0A	500	0x1A	1300	0x2A	2100	0x3A	2900				
				0x0B	550	0x1B	1350	0x2B	2150	0x3B	2950				
				0x0C	600	0x1C	1400	0x2C	2200	0x3C	3000				
				0x0D	650	0x1D	1450	0x2D	2250	0x3D	3050				
				0x0E	700	0x1E	1500	0x2E	2300	0x3E	3100				
				0x0F	750	0x1F	1550	0x2F	2350	0x3F	3150				
								サーマル・フォールドバック・ループは、バッテリー・チャージャの目標電流をATJREGだけ減少させる可能性があることに注意してください。							
				7:6	R/W	OTG_ILIM	00	OTGモードでの、CHGIN出力電流制限(ICHGIN.OTG.LIM)。MODE = 0x09または0x0Aの場合、CHGINの電流制限値は以下に設定されます。							
00 = 500mA															
01 = 900mA															
10 = 1200mA															
11 = 1500mA															

CHG_CNFG_03レジスタのビットの説明(0xBA)

名称		機能	ADDR	タイプ	リセット
CHG_CNFG_03		チャージャの構成03	0xBA	⁰ R/W(CHGPROTで保護)	0xDA
ビット	モード	名称	リセット	説明	
2:0	R/W	TO_ITH	010 (150mA)	トップオフ電流スレッシュホールド。チャージャは、チャージャ電流がこのレジスタによって設定された値まで減衰すると、急速充電・定電圧モードからトップオフ充電モードに遷移します。この遷移によりCHG_I割込みが生成され、CHG_DTLSレジスタによってチャージャがトップオフ充電モードになったことを通知します。また、この遷移により、TO_TIMEによって設定されたトップオフ時間が開始されます。 0x00 = 100mA 0x01 = 125mA 0x02 = 150mA(デフォルト) 0x03 = 175mA 0x04 = 200mA 0x05 = 250mA 0x06 = 300mA 0x07 = 350mA	
5:3	R/W	TO_TIME	011 (30min)	トップオフ・タイマー設定 0x00 = 0min 0x01 = 10min 0x02 = 20min 0x03 = 30min 0x04 = 40min 0x05 = 50min 0x06 = 60min 0x07 = 70min	
7:6	R/W	ILIM	11	プログラマブルな降圧ピーク電流制限 00: ICHG = 3.00Aをサポート 01: ICHG = 2.75Aをサポート 10: ICHG = 2.50Aをサポート 11: ICHG = 2.25Aをサポート	

CHG_CNFG_04レジスタのビットの説明(0xBB)

名称		機能	ADDR	タイプ	リセット
CHG_CNFG_04		チャージャの構成04	0xBB	0 R/W(CHGPROTで保護)	0x96
ビット	モード	名称	リセット	説明	
5:0	R/W	CHG_CV_PRM	010110 (4.2V)	メイン・バッテリーの充電終了電圧設定。チャージャがイネーブルで、メイン・バッテリーの温度がJEITA = 1の場合にT3未満、JEITA = 0の場合にT4未満であったとき、チャージャのバッテリー・レギュレーション電圧(V_{BATREG})はCHG_CV_PRMで設定されます。	
				ビット	電圧
				0x00	3.650
				0x01	3.675
				0x02	3.700
				0x03	3.725
				0x04	3.750
				0x05	3.775
				0x06	3.800
				0x07	3.825
				0x08	3.850
				0x09	3.875
				0x0A	3.900
				0x0B	3.925
				0x0C	3.950
				0x0D	3.975
				0x0E	4.000
				0x0F	4.025
7:6	R/W	MINVSYS	10 (3.6V)	最小システム・レギュレーション電圧(V_{SYSMIN})	
				0x00 = 3.4V	
				0x01 = 3.5V	
				0x02 = 3.6V	
				0x03 = 3.7V	

CHG_CNFG_06レジスタのビットの説明(0xBD)

名称		機能	ADDR	タイプ	リセット
CHG_CNFG_06		チャージャの構成06	0xBD	0	0x80
ビット	モード	名称	リセット	説明	
1:0	R/W	WDTCLR	00	ウォッチドッグ・タイマー・クリア・ビット。ウォッチドッグ・タイマーがイネーブルのときにこれらのビットに01を書き込むと、ウォッチドッグ・タイマーがクリアされます。	
				0x00 =ウォッチドッグ・タイマーをクリアしない	
				0x01 =ウォッチドッグ・タイマーをクリア	
				0x02 =ウォッチドッグ・タイマーをクリアしない	
				0x03 =ウォッチドッグ・タイマーをクリアしない	

名称	機能	ADDR	タイプ	リセット
CHG_CNFG_06	チャージャの構成06	0xBD	0	0x80
ビット	モード	名称	リセット	説明
3:2	R/W	CHGPROT	00	チャージャ設定値保護ビットこれらのビットに11を書き込むと、「CHGPROTで保護」されているレジスタの書き込み機能がロック解除されます。11以外の値を書き込むと、これらのレジスタはロックされます。 0x00 =書き込み機能をロック 0x01 =書き込み機能をロック 0x02 =書き込み機能をロック 0x03 =書き込み機能をロック解除
4	R/W	MAXOTG_EN	0	MAXOTG機能のイネーブル・ビット 0 = MAXOTG機能を無効化 1 = MAXOTG機能を有効化
5	R/W	OTG_DC	0	OTGフォルトのデューティサイクル選択ビット 0 = OTGが電流制限に達したとき、10% ONのデューティサイクル 1 = OTGが電流制限に達したとき、1% ONのデューティサイクル
6	R/W	EN_THM	0	チャージャのサーミスタ制御をイネーブル 0 =チャージャをサーミスタで制御しない 1 =チャージャをサーミスタで制御。バッテリー温度> 60°Cまたは< 0°Cの場合、充電は停止します。
7	R/W	LEDEN	1	充電ステータス・インジケータLEDのイネーブル 0 =充電ステータス・インジケータLEDをディスエーブル 1 =充電ステータス・インジケータLEDをイネーブル

CHG_CNFG_07レジスタのビットの説明(0xBE)

名称	機能	ADDR	タイプ	リセット
CHG_CNFG_07	チャージャの構成07	0xBE	0 R/W (CHGPROTで保護)	0x30
ビット	モード	名称	リセット	説明
1:0	R/W	RSVD	00	予約済み
2	R/W	DIS_QBATOFF	0	バッテリー過電流制限に達した場合、QBATOFFをディスエーブル。 0 =チャージャがQBATスイッチを制御し、バッテリー過電流が6msの間生じた場合はQBATをオフ。 1 =バッテリー過電流が生じた場合はQBATをオフ
6:3	R/W	REGTEMP	0110	ジャンクション温度のサーマル・レギュレーション・ループの設定点。ジャンクション温度がREGTEMPの設定点より高い場合は、チャージャの目標電流制限によってフォールドバックが開始され、TREGビットがセットされます。 0x00 = 85°C 0x01 = 90°C 0x02 = 95°C 0x03 = 100°C 0x04 = 105°C 0x05 = 110°C 0x06 = 115°C (デフォルト) 0x07 = 120°C 0x08 = 125°C 0x09 = 130°C
7	R/W	WD_QBATOFF	0	ウォッチドッグ・タイマー終了時のQBAT FETおよびチャージャのディスエーブル 0:チャージャのみオフ 1:降圧、チャージャ、QBATスイッチをオフ

CHG_CNFG_09レジスタのビットの説明(0xC0)

名称		機能	ADDR	タイプ		リセット					
CHG_CNFG_09		チャージャの構成09	0xC0	O		0x0F					
ビット	モード	名称	リセット	説明							
6:0	R/W	CHGIN_ILIM	0x0F (0.50A)	最大入力電流制限値の選択。100mAから4Aまで、33mAステップの7ビット調整です。最初の4つのコードはすべて100mAです。							
				ビット	(mA)	ビット	(mA)	ビット	(mA)	ビット	(mA)
				0x00	100	0x20	1067	0x40	2133	0x60	3200
				0x01	100	0x21	1100	0x41	2167	0x61	3233
				0x02	100	0x22	1133	0x42	2200	0x62	3267
				0x03	100	0x23	1167	0x43	2233	0x63	3300
				0x04	133	0x24	1200	0x44	2267	0x64	3333
				0x05	167	0x25	1233	0x45	2300	0x65	3367
				0x06	200	0x26	1267	0x46	2333	0x66	3400
				0x07	233	0x27	1300	0x47	2367	0x67	3433
				0x08	267	0x28	1333	0x48	2400	0x68	3467
				0x09	300	0x29	1367	0x49	2433	0x69	3500
				0x0A	333	0x2A	1400	0x4A	2467	0x6A	3533
				0x0B	367	0x2B	1433	0x4B	2500	0x6B	3567
				0x0C	400	0x2C	1467	0x4C	2533	0x6C	3600
				0x0D	433	0x2D	1500	0x4D	2567	0x6D	3633
				0x0E	467	0x2E	1533	0x4E	2600	0x6E	3667
				0x0F	500	0x2F	1567	0x4F	2633	0x6F	3700
				0x10	533	0x30	1600	0x50	2667	0x70	3733
				0x11	567	0x31	1633	0x51	2700	0x71	3767
				0x12	600	0x32	1667	0x52	2733	0x72	3800
				0x13	633	0x33	1700	0x53	2767	0x73	3833
				0x14	667	0x34	1733	0x54	2800	0x74	3867
				0x15	700	0x35	1767	0x55	2833	0x75	3900
				0x16	733	0x36	1800	0x56	2867	0x76	3933
				0x17	767	0x37	1833	0x57	2900	0x77	3967
				0x18	800	0x38	1867	0x58	2933	0x78	4000
				0x19	833	0x39	1900	0x59	2967	0x79	4000
				0x1A	867	0x3A	1933	0x5A	3000	0x7A	4000
				0x1B	900	0x3B	1967	0x5B	3033	0x7B	4000
				0x1C	933	0x3C	2000	0x5C	3067	0x7C	4000
				0x1D	967	0x3D	2033	0x5D	3100	0x7D	4000
				0x1E	1000	0x3E	2067	0x5E	3133	0x7E	4000
				0x1F	1033	0x3F	2100	0x5F	3167	0x7F	4000
7	R/W	OVPDRV_CTL	0	OVPDRV FETオーバーライド・ソフトウェア制御ビット 0:OVPDRV FETをチャージャの内部ロジックで制御 1:チャージャの内部ロジックに関わらず、OVPDRVを強制的にオン							

CHG_CNFG_10レジスタのビットの説明(0xC1)

名称		機能	ADDR	タイプ	リセット
CHG_CNFG_10		チャージャの構成09	0xC1	0	0x00
ビット	モード	名称	リセット	説明	
0	R/W	DISSKIP	0	降圧／充電モード時にスキップ・モードを無効化 0 = 降圧スキップ・モードを有効化 1 = 降圧スキップ・モードを無効化	
1	R/W	TODEB_EN	0	MAX77840のトップオフ充電デバウンスをイネーブル 0 = MAX77840のトップオフ充電デバウンスを56msに設定 1 = MAX77840のトップオフ充電デバウンスをレジスタTODEB[1:0]によって設定	
3:2	R/W	TODEN[1:0]	00	トップオフ充電デバウンス 00 = 112ms 01 = 224ms 10 = 448ms 11 = 896ms	
7:6	R/W	RSVD	00	予約済み	

CHG_CNFG_11レジスタのビットの説明(0xC2)

名称		機能	ADDR	タイプ	リセット						
CHG_CNFG_11		チャージャの構成11	0xC2	0	0x00						
ビット	モード	名称	リセット	説明							
6:0	R/W	VBYPSET	0x00 (3V)	昇圧モードのバイパス目標出力電圧。0.025Vステップで3.0V(0x00)から5.8V(0x70)の範囲。この設定は昇圧のみのモード(MODE = 0x08)で有効です。							
				ビット	単位(V)	ビット	単位(V)	ビット	単位(V)	ビット	単位(V)
				0x00	3.000	0x20	3.800	0x40	4.600	0x60	5.400
				0x01	3.025	0x21	3.825	0x41	4.625	0x61	5.425
				0x02	3.050	0x22	3.850	0x42	4.650	0x62	5.450
				0x03	3.075	0x23	3.875	0x43	4.675	0x63	5.475
				0x04	3.100	0x24	3.900	0x44	4.700	0x64	5.500
				0x05	3.125	0x25	3.925	0x45	4.725	0x65	5.525
				0x06	3.150	0x26	3.950	0x46	4.750	0x66	5.550
				0x07	3.175	0x27	3.975	0x47	4.775	0x67	5.575
				0x08	3.200	0x28	4.000	0x48	4.800	0x68	5.600
				0x09	3.225	0x29	4.025	0x49	4.825	0x69	5.625
				0x0A	3.250	0x2A	4.050	0x4A	4.850	0x6A	5.650
				0x0B	3.275	0x2B	4.075	0x4B	4.875	0x6B	5.675
				0x0C	3.300	0x2C	4.100	0x4C	4.900	0x6C	5.700
				0x0D	3.325	0x2D	4.125	0x4D	4.925	0x6D	5.725
				0x0E	3.350	0x2E	4.150	0x4E	4.950	0x6E	5.750
				0x0F	3.375	0x2F	4.175	0x4F	4.975	0x6F	5.775
				0x10	3.400	0x30	4.200	0x50	5.000		
				0x11	3.425	0x31	4.225	0x51	5.025		
				0x12	3.450	0x32	4.250	0x52	5.050		
				0x13	3.475	0x33	4.275	0x53	5.075		
				0x14	3.500	0x34	4.300	0x54	5.100		
				0x15	3.525	0x35	4.325	0x55	5.125		
				0x16	3.550	0x36	4.350	0x56	5.150		
				0x17	3.575	0x37	4.375	0x57	5.175		
				0x18	3.600	0x38	4.400	0x58	5.200		
				0x19	3.625	0x39	4.425	0x59	5.225		
				0x1A	3.650	0x3A	4.450	0x5A	5.250		
				0x1B	3.675	0x3B	4.475	0x5B	5.275		
				0x1C	3.700	0x3C	4.500	0x5C	5.300		
				0x1D	3.725	0x3D	4.525	0x5D	5.325		
				0x1E	3.750	0x3E	4.550	0x5E	5.350		
				0x1F	3.775	0x3F	4.575	0x5F	5.375		
7	R/W	RSVD	0	予約済み							

CHG_CNFG_12レジスタのビットの説明(0xC3)

名称	機能	ADDR	タイプ	リセット
CHG_CNFG_12	チャージャの構成12	0xC3	0	0x44
ビット	モード	名称	リセット	説明
3:0	R/W	B2SOVRC	0100	BATTとSYSの間の過電流スレッシュホールド 0x00 = ディスエーブル 0x01 = 3.0A 0x02 = 3.5A 0x03 = 4.0A 0x04 = 4.5A (デフォルト) 0x05 = 5.0A 0x06 = 5.5A 0x07 = 6.0A 0x08 = 6.5 0x09 = 7.0A 0x0A = 7.5A 0x0B = 8.0A 0x0C = 8.5A 0x0D = 9.0A 0x0E = 9.0A 0x0F = 9.0A
5:4	R/W	VCHGIN_REG	00	CHGIN電圧レギュレーション・スレッシュホールド(V_{CHGIN_REG})の調整。CHGINとGNDの間での最小ターンオン・スレッシュホールド(V_{CHGIN_UVLO})も、この調整で変化します。 0x00 = $V_{CHGIN_REG} = 4.2V$ および $V_{CHGIN_UVLO} = 4.5V$ 0x01 = $V_{CHGIN_REG} = 4.6V$ および $V_{CHGIN_UVLO} = 4.9V$ 0x02 = $V_{CHGIN_REG} = 4.7V$ および $V_{CHGIN_UVLO} = 5.0V$ 0x03 = $V_{CHGIN_REG} = 4.8V$ および $V_{CHGIN_UVLO} = 5.1V$
6	R/W	CHGINSEL	1	CHGIN/USB入力チャンネルの選択 0 = ディスエーブル 1 = イネーブル
7	R/W	CHG_LPM	0	チャージャDC/DC低電力モード 0 = 通常の電流性能 1 = CHG_LPMをセット、DC/DC電流が900mA未満の場合効率を向上できます

詳細—I²CインターフェースI²Cインターフェース

MAX77840は、スレーブのトランスミッタ/レシーバとして動作します。

スレーブ・アドレス

MAX77840には合計4つのスレーブ・アドレスがあります。最下位ビットは、読出し/書込みインジケータです(読出しの場合は1、書込みの場合は0)。MAX77840のトップ・ブロック、チャージャ・ブロック、チャージャ検出ブロック、残量ゲージ・ブロックのスレーブ・アドレスは以下のようになっています。

- トップ、SAFEOUT LDO: 0xCCh/0xCDh
- チャージャ: 0xD2h/0xD3h
- チャージャ検出: 0x4Ah/0x4Bh
- 残量ゲージ: 0x6Ch/0x6Dh

I²C通信ピン

I²C通信にはSCL/SDAを使用します。

I²Cのシステム構成

I²Cバス上のデバイスでメッセージを生成するものはトランスミッタと呼ばれ、メッセージを受信するものはレシーバと呼ばれます。また、メッセージを制御するデバイスはマスタと呼ばれ、マスタに制御されるデバイスはスレーブと呼ばれます。




図12. I²Cのシステム構成

I²Cビット転送

クロック・パルスごとに1データ・ビットが転送されます。SDA上のデータは、クロック・パルスがハイの間、安定した状態を維持する必要があります。ハイの時間中にデータの変化があると、制御信号と解釈されてしまいます。




図13. I²Cビット転送

I²Cのスタート条件およびストップ条件

バスがビジー状態でない場合、SDAとSCLは共にハイのままです。SCLがハイの状態におけるSDAのハイからローへの遷移は、スタート(S)条件として定義されます。SCLがハイの状態におけるSDAのローからハイへの遷移は、ストップ(P)条件として定義されます。




図14. I²Cのスタートとストップ

I²Cアクノリッジ

トランスミッタとレシーバにおいて、スタート条件とストップ条件の間でのデータ・バイト数に制限はありません。

各8ビット・バイトの後には、アクノリッジ・ビットが続きます。アクノリッジ・ビットは、トランスミッタによってSDAに出力されるハイレベル信号で、マスタが生成するアクノリッジに関するクロック・パルスの期間中に出力されます。アドレス指定されたスレーブ・レシーバは、各バイトを受信した後にアクノリッジを生成する必要があります。また、マスタ・レシーバは、スレーブ・トランスミッタからクロック出力された各バイトを受信した後にアクノリッジを生成する必要があります。

アクノリッジを行うデバイスは、アクノリッジ・クロック・パルスの間SDAラインをプルダウンする必要があります。これにより、アクノリッジ・クロック・パルスがハイの間、SDAラインをローで安定化できます。マスタ・レシーバは、スレーブからクロック出力された最後のバイトに対するアクノリッジを生成しないことで、トランスミッタにデータの終了を通知しなくてはなりません。この場合、マスタがストップ条件を生成できるように、トランスミッタはSDAをハイのままにしておく必要があります。




図15. I²Cアクノリッジ

マスタによる送信(書込みモード)

マスタからスレーブへ書き込むには、[図16](#)に示すフォーマットを使用します。




図16. マスタの書込み動作

レジスタ・アドレスを設定後マスタによる読出し(レジスタ・アドレスを書き込んでデータを読出し)

特定のレジスタを読み出す場合は、以下のフォーマットを使用します。




図17. マスタの読出し動作(レジスタ・アドレスを指定)

レジスタ・アドレスを設定せずにマスタによるレジスタ・データの読出し(読出しモード)

最初のアドレスからレジスタを読み出す場合、以下のフォーマットを使用します。




図18. マスタの読出し動作(レジスタ・アドレスは指定しない)

レジスタのリセット条件

Sタイプ: レジスタはSYS < POR(代表値1.55V)となるたびにリセットされます。

タイプO: レジスタは、SYS < SYS UVLO(最大2.55V)、SYS > SYS OVLO、またはダイ温度 > 165°C(またはMAX77840がオンからオフ状態に遷移)となるたびにリセットされます。

注: RSVDは、そのレジスタ・ビットは将来使用するため、予約済みであることを表します。

I²Cレジスタの詳細

PMIC IDレジスタ(0x00)

名称		機能	ADDR	タイプ	リセット
PMIC ID		PMIC ID	0x00	O	0x40
ビット	モード	名称	リセット	説明	
7:4	R	ID_H	0100	MAX77840のID	
3:0	R	ID_L	0000		

割込みソース(0x22)

名称		機能	ADDR	タイプ	リセット
INTSRC		割込みソース	0x22	S	0x00
ビット	モード	名称	リセット	説明	
7	R	RSVD	0	予約済み	
6	R	RSVD	0	予約済み	
5	R	B2SOVRC_INT	0	バッテリーとSYS間の過電圧割込み 0 = B2SOVRC割込みの検出なし 1 = B2SOVRC割込みを検出	
4	R	RSVD	0	予約済み	
3	R	CHGDET_INT	0	チャージャ検出割込み 0 = チャージャ検出ブロックで割込みの検出なし 1 = チャージャ検出ブロックで割込みを検出	
2	R	FG_INT	0	残量ゲージ割込み 0 = FGブロックからの割込みの検出なし 1 = FGブロックからの割込みを検出	
1	R	SYS_INT	0	SYS割込み 0 = SYS割込みの検出なし 1 = SYS割込みを検出	
0	R	CHGR_INT	0	チャージャ割込み 0 = チャージャ・ブロックで割込みの検出なし 1 = チャージャ・ブロックで割込みを検出	

割込みソース・マスク(0x23)

名称		機能	ADDR	タイプ	リセット
INTSRCMASK		割込みソース・マスク	0x23	S	0xFF
ビット	モード	名称	リセット	説明	
7	R/W	RSVD	1	予約済み	
6	R/W	RSVD	1	予約済み	
5	R/W	B2SOVRC_INT_MASK	1	バッテリーとSYS間の過電圧割込みマスク 0 = B2SOVRC割込みをマスクしない 1 = B2SOVRC割込みをマスク	
4	R/W	RSVD	1	予約済み	
3	R/W	CHGDET_INT_MASK	1	チャージャ検出割込みマスク 0 = チャージャ検出割込みをマスクしない 1 = チャージャ検出割込みをマスク	
2	R/W	FG_INT_MASK	1	残量ゲージ割込みマスク 0 = FG割込みをマスクしない 1 = FG割込みをマスク	

名称	機能	ADDR	タイプ	リセット
INTSRCMASK	割込みソース・マスク	0x23	S	0xFF
ビット	モード	名称	リセット	説明
1	R/W	SYS_INT_MASK	1	SYS割込みマスク 0 = SYS割込みをマスクしない 1 = SYS割込みをマスク
0	R/W	CHGR_INT_MASK	1	チャージャ割込み 0 = チャージャ割込みをマスクしない 1 = チャージャ割込みをマスク

SYSTEM割込み(0x24)

名称	機能	ADDR	タイプ	リセット
SYSINTSRC	SYS割込みソース	0x24	S	0x00
ビット	モード	名称	リセット	説明
7	R/C	RSVD	0	予約済み
6	R/C	TSHDN_INT	0	サーマル・シャットダウン割込み 0 = T _{SHDN} 割込みの検出なし 1 = T _{SHDN} 割込みを検出
5	R/C	SYSOVLO_INT	0	SYS OVLO割込み 0 = SYSOVLO割込みの検出なし 1 = SYSOVLO割込みを検出
4	R/C	SYSUVLO_INT	0	SYS UVLO割込み 0 = SYSUVLO割込みの検出なし 1 = SYSUVLO割込みを検出
3	R/C	LOWSYS_INT	0	LOWSYS割込み 0 = LOWSYS割込みの検出なし 1 = LOWSYS割込みを検出
2	R/C	RSVD	0	予約済み
1	R/C	T140C_INT	0	T140°C割込み 0 = T140°C割込みの検出なし 1 = T140°C割込みを検出、ダイ温度 > 140°C
0	R/C	T120C_INT	0	T120°C割込み 0 = T120°C割込みの検出なし 1 = T120°C割込みを検出、ダイ温度 > 120°C

SYSTEM割込みソース・マスク(0x26)

名称	機能	ADDR	タイプ	リセット
SYSINTMASK	システム割込みマスク	0x26	S	0xFF
ビット	モード	名称	リセット	説明
7	R/W	RSVD	1	予約済み
6	R/W	TSHDN_INT_MASK	1	サーマル・シャットダウン割込みマスク 0 = T _{SHDN} 割込みをマスクしない 1 = T _{SHDN} 割込みをマスク
5	R/W	SYSOVLO_INT_MASK	1	SYS OVLO割込みマスク 0 = SYSOVLO割込みをマスクしない 1 = SYSOVLO割込みをマスク
4	R/W	SYSUVLO_INT_MASK	1	SYS UVLO割込みマスク 0 = SYSUVLO割込みをマスクしない 1 = SYSUVLO割込みをマスク

名称	機能	ADDR	タイプ	リセット
SYSINTMASK	システム割込みマスク	0x26	S	0xFF
ビット	モード	名称	リセット	説明
3	R/W	LOWSYS_INT_MASK	1	LOWSYS割込みマスク 0 = LOWSYS割込みをマスクしない 1 = LOWSYS割込みをマスク
2	R/W	RSVD	1	予約済み
1	R/W	T140C_INT_MASK	1	T140C割込みマスク 0 = T140°C割込みをマスクしない 1 = T140°C割込みをマスク
0	R/W	T120C_INT_MASK	1	T120C割込みマスク 0 = T120°C割込みをマスクしない 1 = T120°C割込みをマスク

トップSYSのステータス・レジスタ (0x28)

名称	機能	ADDR	タイプ	リセット
TOPSYS_STAT	トップSYSステータス	0x28	O	0x00
ビット	モード	名称	リセット	説明
7	R	RSVD	0	予約済み
6	R	TSHDN_STAT	0	サーマル・シャットダウン・ステータス 0 = サーマル・シャットダウン状態ではない 1 = サーマル・シャットダウン状態
5	R	SYSOVLO_STAT	0	SYS OVLOのステータス 0 = SYSはOVLOスレッシュホールドを下回っている 1 = SYSはOVLOスレッシュホールドを上回っている
4	R	SYSUVLO_STAT	0	SYS UVLOのステータス 0 = SYSはUVLOスレッシュホールドを上回っている 1 = SYSはUVLOスレッシュホールドを下回っている
3	R	LOWSYS_STAT	0	LOWSYSのステータス 0 = SYSはLow SYSスレッシュホールドを上回っている 1 = SYSはLow SYSスレッシュホールドを下回っている
2	R	RSVD	0	予約済み
1	R	T140C_STAT	0	T140Cサーマル・ステータス 0 = $T_{DIE} < 140^{\circ}\text{C}$ 1 = $T_{DIE} > 140^{\circ}\text{C}$
0	R/C	T120C_INT	0	T120Cサーマル・ステータス 0 = $T_{DIE} < 120^{\circ}\text{C}$ 1 = $T_{DIE} > 120^{\circ}\text{C}$

Low SYS検出の設定 (0x2B)

名称	機能	ADDR	タイプ	リセット
LSCNFG	LOW SYS検出ステータス	0x2B	S	0x1E
ビット	モード	名称	リセット	説明
7	R/W	LSEN	0	Low SYS DACをイネーブル。LSEN = 1のとき、Low SYS DAC出力は割込みとして使用できます。 0 = DACをディスエーブル(電源電流を低減します。) 1 = DACをイネーブル

名称		機能	ADDR	タイプ	リセット
LSCNFG		LOW SYS検出ステータス	0x2B	S	0x1E
ビット	モード	名称	リセット	説明	
6:5	R/W	LSHYST	00	Low SYSコンパレータ・ヒステリシス。 00 = 100mV(デフォルト) 01 = 200mV 10 = 300mV 11 = 400mV	
4:1	R/W	LSDAC	1101	V _{SYS} の立下がりスレッショルドを設定するLow SYS DAC電圧、50mVステップ、2.85V~3.60Vの範囲で設定。 0x00 = 2.85V 0x01 = 2.90V 0x02 = 2.95V ... 0x05 = 3.10V ... 0x0D = 3.50V 0x0E = 3.55V 0x0F = 3.60V(デフォルト)	
0	R/W	BIASEN	0	BIASをイネーブル。BIASは、SYS_OVLO検出とTSHDN検出のためにイネーブルする必要があります。 0:BIASをディスエーブル 1:BIASをイネーブル	

SAFEOUT制御レジスタ(0xC6)

名称		機能	ADDR	タイプ	リセット
SAFEOUTCTRL		SAFEOUTリニア・レギュレータの制御	0xC6	0	0x75
ビット	モード	名称	リセット	説明	
7	R/W	RSVD	0	予約済み	
6	R/W	ENSAFEOUT	1	SAFEOUT LDOイネーブル・ビット 0 = SAFEOUT LDOをディスエーブル 1 = SAFEOUT LDOをイネーブル	
5	R/W	RSVD	1	予約済み	
4	R/W	ACTDISSAFE0	1	SAFEOUT LDOアクティブ放電イネーブル・ビット 0 =アクティブ放電なし 1 =アクティブ放電	
3:2	R/W	RSVD	01	予約済み	
1:0	R/W	SAFEOUT[1:0]	01	SAFEOUT LDO出力電圧の設定 00 = 4.85V 01 = 4.90V(デフォルト) 10 = 4.95V 11 = 3.30V	

ソフトリセット・レジスタ(0x50)

名称		機能	ADDR	タイプ	リセット
SOFT_RST		ソフトリセット・レジスタ	0x50	0	0x00
ビット	モード	名称	リセット	説明	
7:0	R/W	SOFT_RST	0	ソフトリセット このレジスタに「0xA5」が書き込まれると、他のすべてのSタイプおよびOタイプの機能レジスタはデフォルト値にリセットされます。 このレジスタに「0xA5」以外の値が書き込まれた場合、他のSタイプおよびOタイプの機能レジスタの値への影響はありません。	

詳細—ONKEY

ONKEY

ONKEYを使用して本デバイスのオン、およびシステムのリセットが可能です。ONKEY入力はアクティブ・ローで、立下がりエッジでトリガされます。

本デバイスがバッテリーのみによって給電されている、または工場出荷モードの場合、QBATスイッチがオープンになり、SYSがBATから切り離されます。正常なバッテリーを使用している場合は、デバイス・オンのバウンス防止時間(デフォルトは800ms)以上ONKEYを押すことにより、QBATスイッチを閉じてSYSとBATを接続します。

ハードウェア・リセットのバウンス防止時間(7秒)以上ONKEYを押すことにより、システムをリセットできます(図19参照)。




図19. ONKEYのタイミング図

詳細—SAFEOUT LDO

SAFEOUT LDOは、 I^2C レジスタを使用して3.30V/4.85V/4.90V/4.95Vの出力電圧に設定できるリニア・レギュレータで、低定格電圧のUSBシステムへの給電に使用できます。SAFEOUTリニア・レギュレータは、チャージャがイネーブルされているかディスエーブルされているに関わらず、CHGIN $\geq 3.2V$ のときにオンします。CHGINが過電圧スレッショルドを超えるとSAFEOUTはディスエーブルされます。SAFEOUT LDOは高電圧MOSFETを内蔵し、入力に20Vの保護機能を備えています。この入力、CHGINでチャージャ入力に内部で接続されています。SAFEOUTはデフォルトの4.9Vでオンになります。

詳細—ModelGauge m5残量ゲージ

ModelGauge m5の詳細

MAX77840はModelGauge m5アルゴリズムを採用しており、クーロン・カウンタの優れた短期的精度および直線性と、電圧ベース残量ゲージの極めて良好な長期的安定性、そして温度補償機能を組み合わせて、業界で最も高い残量ゲージ精度を実現します。また、本デバイスはCycle+チャージャ制御技術を備えており、経年に対する適応性、エンプティの充電状態(SOC)精度、および温度測定精度が向上しています。ModelGauge m5は、クーロン・カウンタのオフセット累積誤差を解消し、電圧ベースの残量ゲージのみを使用する場合より優れた短期的精度を実現します。更に、ModelGauge m5アルゴリズムは、時間の経

過と共にわずかな補正が分散されて連続的に行われるので、クーロン・カウンタ・アルゴリズムで通常行われるような突然の補正に影響されることがありません。このデバイスは、経年劣化、温度、放電率を自動的に補償して、幅広い動作条件にわたり正確なSOCをmAh単位またはパーセンテージで提供します。このデバイスは2つの方法、つまり容量低下とサイクル・オドメータでバッテリーの経年劣化をレポートします。デバイスは、電流、電圧、および温度を高精度で測定します。バッテリー・パックの温度は、補助入力のリシオメトリック測定に対応したサーミスタを使って測定します。また、2線式(I²C)インターフェースはデータや制御レジスタへのアクセスを可能にします。

ModelGauge m5アルゴリズム

ModelGaugem5アルゴリズムでは、高精度のクーロン・カウンタと電圧残量ゲージ(VFG)を組み合わせます(図20参照)。クーロン・カウンタをベースとする従来型残量ゲージは、非常に優れた直線性と短期的性能を備えています。しかし、これらのゲージは、電流検出測定時のオフセット誤差の蓄積から生じるドリフトに影響されます。多くの場合これらのオフセット誤差は非常に小さいものですが、無くすことはできず、これによって報告される容量の誤差は時間と共に大きくなるので、定期的な補正が必要になります(補正は、通常、フル充電状態かエンプティ状態で行われます)。

他のシステムでは、緩和したバッテリー電圧を使用して補正を行うこともあります。このようなシステムでは、長時間電流が流れなかった後のバッテリー電圧に基づいて、真のSOCを決定します。どちらにも同じ制約があります。つまり、実際のアプリケーションにおいて時間を経ても補正条件が確認できなかった場合、システム内の誤差は際限のないものとなります。一般的なクーロン・カウンタの性能は、これらの補正の精度によって左右されます。一般的な電圧測定に基づくSOC予測は、セル・モデリングが不十分であることから精度は高くありませんが、時間と共にオフセット誤差が蓄積されることはありません。本デバイスは、電流が流れているときであってもオープン・サーキット電圧(OCV)を予測する先進的なVFGを内蔵しており、リチウムイオン(Li+)バッテリーの非線形な内部変化をシミュレートして、より高い精度でSOCを決定します。

このモデルは、バッテリー内の化学反応とインピーダンスによって生じる時間の影響を考慮して、ルックアップ・テーブルに基づいてSOCを決定します。このSOC予測では、時間と共にオフセット誤差が蓄積されることはありません。ModelGauge m5アルゴリズムでは、高精度のクーロン・カウンタとVFGを組み合わせますが、これらを相補的に組み合わせた結果は、クーロン・カウンタとVFGの両方の弱点が除去されており、両方の強みが得られます。ミキシング・アルゴリズムは、VFG容量とクーロン・カウンタを組み合わせ、両方を最適な形で使用してバッテリーの状態を決定できるように、それぞれの結果を重み付けします。このような形で、VFG容量の結果を継続的に使用してバッテリーの状態を少しずつ調整し、クーロン・カウンタのドリフトをキャンセルします。

ModelGauge m5アルゴリズムはこのバッテリー状態情報を使い、更に温度、バッテリー電流、経年劣化、およびアプリケーション・パラメータを考慮して、システムが使用できるバッテリー残量を決定します。ModelGauge m5アルゴリズムは、独立した学習ルーチンを通じ、セルとアプリケーションに合わせて継続的に調整を行います。セルの経年劣化に合わせて容量変化を監視・更新し、VFG応答もアプリケーション内でのセル電圧の挙動に基づいて調整します。




図20. ModelGauge m5のブロック図

OCV予測とクーロン・カウンタのミキシング

ModelGauge m5アルゴリズムの中核をなすのは、OCV状態予測とクーロン・カウンタを組み合わせるミキシング・アルゴリズムです。ICをパワーオン・リセットした後のクーロン・カウンタの精度は未知の状態です。OCV状態の予測はクーロン・カウンタ出力より大きく重み付けされます。セルがアプリケーション内のサイクルを進んでいくにつれてクーロン・カウンタの精度は向上し、クーロン・カウンタの結果が支配的になるように、ミキシング・アルゴリズムが重み付けを変更します。この時点から先は、ICはサーボ・ミキシングに切り替わります。サーボ・ミキシングは、OCV予測からの誤差の方向に基づいて、クーロン・カウンタに対し固定量で継続的に誤差を補正（増減）します。これにより、クーロン・カウンタとOCV予測の間の差を迅速に補正することが可能になります。このミキシング・アルゴリズムから得られる出力は電流測定オフセット誤差によるドリフトの影響を受けず、スタンバイOCV予測アルゴリズムより安定しています。初期精度はセルの緩和状態に依存します。最高の初期精度は、セルが完全に緩和した状態で得られます。

残量ゲージのエンプティ補償

アプリケーションの温度と放電率が変化すると、アプリケーションが使用できる充電量も変化します。ModelGauge m5アルゴリズムはセルの残容量 (RemCapMIX) とアプリケーションの残容量 (RemCapAV) を区別して、両方の結果をユーザに報告します。

残量ゲージの学習機能

このデバイスはセル特性評価情報とアプリケーション情報に対して定期的に内部調整を行い、セルの経年劣化に合わせて初期誤差を除去して精度を維持します。これらの調整は常に補正量をやや小さめにして行われますが、これは、システムが不安定になるのを避けて、残量ゲージ出力に目立った不連続が生じないようにするためです。学習は、ホストからの入力なしで自動的に行われます。電源喪失時も学習精度を維持するには、ホストが定期的に学習情報を保存して、電源復帰後にそれをリストアする必要があります。詳細については、[パワーアップとパワーオン・リセット](#)のセクションを参照してください。

- **アプリケーションで使用可能なフル容量 (FullCAP) :** これは、フル充電の状態でのアプリケーションが使用できる合計容量です。充電終了が検出されると、FullCAPは、ほぼ充電終了時の値に更新されます。詳細については、[充電終了の検出](#)のセクションを参照してください。
- **セル容量 (FullCapNom) :** これは、VFGに対応した、フル充電時の合計セル容量です。これには、高負荷時や低温時にはアプリケーションが使用できない容量がある程度含まれています。デバイスは、セルの充放電に伴い、OCV測定に基づく変化率(%)とクーロン・カウントの変化率を定期的に比較します。この情報により、セルが経年劣化してもセル容量 (mAh) を正確に予測できるようにします。
- **電圧残量ゲージの調整 :** デバイスは、バッテリーの緩和応答をモニタしてVFGの動作を調整します。この適応動作は、評価済みセルの緩和イベント時にRCOMP0レジスタを調整します。
- **エンプティ補償 :** デバイスは、セルがエンプティ状態になったことを検出すると ($V_{CELL} < V_{empty}$)、セルの経年劣化や、特性評価情報に変化のあった他のセル情報を考慮するために、その都度内部データを更新します。

残量ゲージ精度の決定

エンド・ユーザにもたらされる残量ゲージの真の精度を決定するには、単純なサイクルだけではエンド・ユーザ精度を把握できないため、動的な方法でバッテリーをテストする必要があります。クーロン・カウンタなどの補正ベースの残量ゲージを検証するには、部分な負荷セッションでバッテリーをテストします。例えば、代表的な例を挙げると、デバイスを10分間作動させてから1時間以上停止させるという方法を採用することができます。堅牢なテスト方法では、様々な負荷、温度、および時間でこの種のセッションが何度も繰り返されます。

初期精度

デバイスは、パワーアップ後またはセル装着後の最初の電圧測定値を使用して、残量ゲージの開始出力を決定します。これは、この測定値を取得する前にセルが完全に緩和していることが前提です。ただし、常に当てはまるとは限りません。直近でセルが充電または放電されている場合、デバイスが測定した電圧はセルの真の充電状態を示していない可能性があり、残量ゲージ出力に初期誤差が生じる結果となります。ほとんどの場合、この誤差はわずかであり、通常動作の間に残量ゲージ・アルゴリズムによってすぐに除去されます。

Cycle+チャージャ制御

ModelGauge m5残量ゲージは、プログラマブルな高電圧・高電流チャージャと内部で組み合わせられています。このチャージャは調整可能なJEITAスレッシュホールドを備え、Cycle+方式を使用して動作し、充電状態に対応して充電電流を制御します。また、Cycle+は、残量ゲージのOCV予測に従ってチャージャの充電終了を制御する、SmartFull充電終了機能を提供します。これにより、より正確な充電終了が可能になると共に、充電終了時にシステムの負荷過渡応答による影響を受けにくくなります。

充電終了の検出

デバイスは、アプリケーション電流がICHGTermレジスタ値で設定した範囲に入るまで低下すると充電サイクルの終了を検出します。デバイスは、電流レジスタと平均電流レジスタをモニタすることにより、アプリケーションの負荷のスパイクや充電ソースの早期の取外しといった、誤った充電終了イベントを退けることができます。充電終了イベントが正しく検出された場合、デバイスはRemCapREPの出力に基づいて新しいFullCapレジスタ値を学習します。設定されていたFullCap値が高すぎる場合、直近の有効な充電終了を検出した後にこの値は下方に調整されます。設定されていたFullCap値が低すぎる場合、RemCapREPに一致するよう、上方に調整されます。これにより、充電状態の計算値が100%を超える値を報告することのないようにできます。

パワーアップとパワーオン・リセット

デバイスで何らかのパワーオン・リセット (POR) が発生すると、すべてのメモリ位置がデフォルトのPOR値にリセットされます。これにより、カスタムのセル特性評価値やアプリケーション・データがすべて削除され、ALRT割込みとシャットダウン・モードの設定値が影響を受けると共に、残量ゲージによって学習されたすべての調整値がリセットされます。残量ゲージの精度を保持したままデバイスの動作設定をリセットするには、ホストによってすべてのアプリケーション・メモリ・データをリロードし、学習済みの残量ゲージ情報のすべてをリストアする必要があります。デバイスがPORイベント発生後からリセット動作を完了するまで

にかかる時間は、最大で445msです。この作業が完了するまで、保存したデータをリストアしないでください。以下の手順を推奨します。

- ステータス・レジスタを読み出す。POR = 0の場合は終了です。
- POR動作が完全に終了するまで600ms待ちます。
- すべてのアプリケーション・レジスタ値をリストアします。
- 残量ゲージの学習値情報をリストアします ([レジスタの保存とリストア](#)のセクションを参照)。
- PORビットをクリアします。

レジスタの保存とリストア

このデバイスはバッテリー・バックの外で動作するように設計されているので、アプリケーションで動作しているときに電源が失われる可能性があります。電源サイクル時に学習した情報が失われてしまうのを防ぐために、保存とリストアの手順を使用して、デバイス外部の不揮発性メモリに保存することでレジスタの値を維持することができます。学習した動作状態を維持するには、レジスタの内容 ([表3](#)参照) を外部に保存して、パワーアップ後にそれを改めてデバイスに書き込む必要があります。なお、レジスタのいくつかはアプリケーション出力用、いくつかは内部計算用、更に他のいくつかは特性評価セットアップ用のレジスタです。内部レジスタ以外のレジスタについては、それぞれのセクションに説明があります。これらの値は、アプリケーションが一定間隔で保存する必要があります。バックアップが推奨されるイベントを以下に挙げます。

- 充電終了
- 放電終了
- アプリケーションがシャットダウン状態に入る前

ホストは、デバイスの最初のパワーアップ時にデフォルトの特性評価データをロードする必要があり、その後のパワーアップ・イベント時にはデフォルトの特性評価データに加えて、学習した情報をリストアする必要があります。

セルの装着 (ICが既に給電済みの場合)

CONFIGレジスタのETHRMビットまたはFTHRMビットのどちらかがセットされTHRMピン出力がイネーブルになっている場合、デバイスでは、セルの装着を検出する準備が整っています。セルの装着が検出されると、残量ゲージはリセットされ、新しく装着されたセルのSOCを反映して残量ゲージのすべての出力が更新されます。このプロセスには、装着されたタイミングから最大1.845s (FTHRM = 0時) または620ms (FTHRM = 1時) かかります。デバイスは、残量ゲージの開始点としてセル電圧を使用します。装着時にセル電圧が完全に緩和されていない場合、残量ゲージは初期誤差を持って開始されます。詳細については、[残量ゲージの学習機能](#)のセクションを参照してください。セルが装着されたときにアラートするようにデバイスを設定することもできます。CONFIGレジスタでBei = 1と設定すると、装着後の最初の温度変換が開始されたときにデバイスはALRTピンに割込みを生成します。これには最大1.4sかかります。この機能は、アプリケーションで1つ以上のセル・タイプが使用されており、それぞれの装着時にデバイスを再設定しなければならない場合に便利です。

セルの取外し

CONFIGレジスタのETHRMビットまたはFTHRMビットのどちらかがセットされTHRMピン出力がイネーブルになっている場合、デバイスはセルの取外しを検出します。セルの取外しはデバイスの動作に影響を与えないので、デバイスは残量ゲージ出力の更新を続けます。ホストは、ステータス・レジスタのBrビットとBstビットをモニタし、残量ゲージの出力が有効かどうかを判断する必要があります。セルが取り外されたときにアラートするようにデバイスを設定することもできます。CONFIGレジスタでBer = 1と設定すると、取外し後の最初の温度変換が開始されたときにデバイスはALRTピンに割込みを生成します。これには最大1.4sかかります。この機能は、アプリケーションで1つ以上のセル・タイプが使用されており、それぞれの装着時にデバイスを再設定しなければならない場合に便利です。

セル取外しの高速検出

セル取外しによって電力が失われようとしていることを、ホストに迅速にアラートできるようにデバイスを設定できます。この高速応答機能により、迅速かつスムーズにシステムを休止させ、バッテリー交換時の電源喪失を防ぐことができます。CONFIGレジスタでBer = 1、FTHRM = 1、ALRTp = 0と設定されている場合、VAINがVTHRM - VDETRを超えると100μs以内にALRTピンに割込みが生成されます。高速検出を使用する場合、ホストが割込みの原因を判断するために時間を費やしてしまうよう、他のすべての割込みをディスエーブルすることを推奨します。セル取外しの高速検出は残量ゲージの動作には影響を及ぼませんが、外部抵抗分圧器をアクティブにしたままだとアプリケーションの消費電流が増加します。

動作モード

このデバイスは、2つの電力モード (アクティブ・モードとシャットダウン・モード) のうちの1つで動作します。デバイスは、アクティブ・モード時に高精度のバッテリー・モニタとして動作します。温度、電圧、補助入力、電流、および積算電流を常時測定し、測定値

は測定レジスタに更新されます。読み出しアクセスと書き込みアクセスはアクティブ・モード時にのみ可能です。シャットダウン・モードでは、LDOがディスエーブルされ、すべての動作は停止しますが、揮発性RAMの内容は保存された状態を保ちます。A/Dレジスタと残量ゲージの出力値はすべて保持されます。シャットダウン・モードに入るためのオプションがいくつかあります。

シャットダウン・モードへの移行:

- **シャットダウン・コマンド:** I²Cインターフェースを通じてCONFIGレジスタにSHDN = 1を書き込まれ、SHDNTIMERレジスタ値以上経過した場合。
- **バックの取外し:** SHDNTIMERレジスタ値以上の時間、バック取り出し検出が有効で、CONFIGレジスタにAINSH = 1が書き込まれた場合。
- **I²Cシャットダウン:** I²Cラインの両方がSHDNTIMERレジスタ値以上の時間ローに保持され、CONFIGレジスタにI2CSH = 1が書き込まれた場合。
- **ALRTシャットダウン:** ALRTラインがSHDNTIMERレジスタ値以上の時間、外部からローに駆動された場合 (ALSH = 1およびALRTp = 0)、またはALRTラインがSHDNTIMERレジスタ値以上の時間、外部からハイに駆動された場合 (ALSH = 1およびALRTp = 1)、シャットダウンになります。CONFIGレジスタ(1dh)のセクションを参照してください。

シャットダウンに移行するこれらのモードは、すべてアプリケーションに応じて設定可能です。シャットダウン・イベントから実際にシャットダウンするまでの遅延を設定するSHDNTIMERレジスタによって、シャットダウン・イベントは制御されます。この方法で動作することによって、緩和された電圧を適切に読み出すことができます。

シャットダウンの終了:

- **I²Cウェイクアップ:** SCL/SDAの任意のエッジ。
- **ALRTウェイクアップ:** ALRTラインのエッジでALSH = 1またはI2CSH = ALSH = 0の場合。
- **リセット:** ICが電源再投入された場合。

SHDNTIMERレジスタとCONFIGレジスタの詳細については、[ステータス・レジスタおよび設定レジスタ](#)を参照してください。アクティブ・モードに戻るときのデバイスの状態は、トリガするイベントによって異なります。ホストのソフトウェアは、PORおよびBiステータス・ビットをモニタすることでどのイベントが発生したかを判断できます。

ALRT機能

電圧、温度、SOCが高くなっている状態や低くなっている状態を検知すると、アラート・スレッシュホールド・レジスタによって割込みが生成されます。割込みは、ALRTピンのオープン・ドレイン出力ドライバで生成されます。ロジック・ハイ信号を生成するには外部プルアップが必要です。このピンが、非アクティブ時にロジック・ローになるよう設定されている場合、外部プルアップの消費電流は増加します。CONFIGレジスタのALRTpビットによってALRTピン出力の極性を設定します。アラートは、以下のいずれかの条件によってトリガされます。

- **バッテリーの取外し:** (VAIN > VTHRM - VDETR) でバッテリー取外し検出がイネーブルされた場合 (Ber = 1)。
- **バッテリーの装着:** (VAIN < VTHRM - VDETF) でバッテリー装着検出がイネーブルされた場合 (Bei = 1)。
- **過電圧/低電圧:** VALRTスレッシュホールドを超過 (上限値または下限値) し、アラートがイネーブルされた場合 (Aen = 1)。
- **過熱/低温:** TALRTスレッシュホールドを超過 (上限値または下限値) し、アラートがイネーブルされた場合 (Aen = 1)。
- **SOC過大/過小:** SALRTスレッシュホールドを超過 (上限値または下限値) し、アラートがイネーブルされた場合 (Aen = 1)。
- **dSOC:** SOCが1%変化した場合 (Config.dSOC = 1)。
- **チャージャ通信エラー:** FGがチャージャとの通信に失敗した場合にセットされます。Config.FCFEとConfig.ICFEで制御されます。

誤った割込みを防止するため、スレッシュホールド・レジスタはAenビットをセットする前に初期化する必要があります。バッテリーの装着や取外しによって生成されたアラートは、ステータス・レジスタの該当ビットをクリアすることによってのみリセットできます。スレッシュホールド・レベルを超えたことによって生成されたアラートは、ソフトウェアによってのみクリアされるか、スレッシュホールド・レベルの超過が解消された時点で自動的にクリアされるように設定できます。アラート機能設定の詳細については、CONFIG(1Dh)レジスタの説明を参照してください。

ICのメモリ・マップ

本デバイスは、ユーザがアクセスできるすべてのレジスタを格納する256ワードのリニア・メモリ空間を備えています。すべてのレジスタは16ビット幅で、2バイト値として読み出し/書き込みが行われます。レジスタのMSBが読み出されると、MSBとLSBが同時にラッチされ、データ読み出しコマンド実行中は保持されます。これにより、読み出し中にLSBが更新されるのを防ぎ、2つのレジスタ・バイト間の同期を確保します。すべてのレジスタ位置は揮発性RAMにあるため、電源喪失時にはそれらのデータは失われます。

す。データは、デバイスのシャットダウン中は保持されます。各レジスタにはパワーオン・リセット値があり、パワーアップ時にはデフォルトでその値になります。予約済みとして指定されているワード・アドレスが読み出された場合、不明な値を返します。これらの位置に書き込むことはできません。

ModelGauge m5レジスタ

すべてのModelGaugem5レジスタの詳細を表3に示します。レジスタ・アドレスは、表の1行目と1列目に記載された2つの16進数の値で構成されます。すべてのレジスタは機能によってグループ分けされ、[ModelGauge m5出力レジスタ](#)のセクションに記載されています。

表3. ModelGauge m5レジスタ

0x6C I ² C COM MAND ADDRESS	0x0_	0x1_	0x2_	0x3_	0x4_	0x5_0x7_	0x8_	0x9_	0xA_	0xB_	0xC_	0xD_	0xE_	0xF_
0x0_0	STATUS	FullCAP	TTF	Reserved	Reserved	Reserved	OCV	CAP	RCOMP seg	Status2	Reserved	Reserved	Reserved	Reserved
0x0_1	VALRT_Th	TTE	DevName	Reserved	Reserved					Reserved		ChargeState0		Reserved
0x0_2	TALRT_Th	QRtable00	QRtable10	QRtable20	QRtable30					TALRT_Th2		ChargeState1		Reserved
0x0_3	SALRT_Th	FullSOCthr	FullCAPNom	Reserved	Reserved					Reserved		ChargeState2		Reserved
0x0_4	AtRate	RSLOW	TempNom	Reserved	Reserved					Reserved		ChargeState3		Reserved
0x0_5	RepCap	Reserved	TempLim	FullCapRep	dQ_acc					TTF_CFG		ChargeState4		Reserved
0x0_6	RepSOC	AvgTAA	Reserved	lavg_empty	dP_acc					CV_MixCap		ChargeState5		Reserved
0x0_7	Age	Cycles	AIN0	FCTC	Reserved					CV_HalfTime		ChargeState6		Reserved
0x0_8	TEMP	DesignCap	LearnCFG	RCOMP0	Reserved					Reserved		ChargeState7		Reserved
0x0_9	VCELL	AvgVCELL	FilterCFG	TempCo	ConvCfg					Curve		JEITA_Volt		Reserved
0x0_A	Current	MaxMinTemp	RelaxCFG	V_empty	VFRmCap					Reserved		JEITA_Curr		Reserved
0x0_B	AvgCurrent	MaxMinVolt	MiscCFG	Reserved	Reserved					Config2		SmartChgCfg		VFOCV
0x0_C	Qresidual	MaxMinCurr	TGAIN	Reserved	Reserved					Vripple		AtQresidual		Reserved
0x0_D	MixSOC	CONFIG	TOFF	Reserved	QH					RippleCfg		AtTTE		Reserved

表3. ModelGauge m5レジスタ(続き)

0x6C I ² C COM MAN D ADDR ESS	0x0_	0x1_	0x2_	0x3_	0x4_	0x5_ 0x7_	0x8_	0x9_	0xA_	0xB_	0xC_	0xD_	0xE_	0xF_
0x0_E	AvSO C	ICHG Term	CGAI N	TIME R	Reser ved					TIME RH		AtAvS OC		Reser ved
0x0_F	MixCa p	AvCa p	COFF	SHDN TIME R	Reser ved					MaxEr ror		AtAvC ap		VFSO C

レジスタの詳細

JEITA充電レジスタ

TAIrtTh (0x02)

ビットフィールド	ビット	説明	デコード
MaxTempAlrt	15:8	最高温度のアラート・スレッシュホールドを設定します。	ディスエーブルするにはMax = 0x7Fと設定します。 LSBの単位は1°Cです。
MinTempAlrt	7:0	最低温度のアラート・スレッシュホールドを設定します。	ディスエーブルするにはMin = 0x80と設定します。 LSBの単位は1°Cです。

TAIrtTh2 (0xB2)

ビットフィールド	ビット	R/W 説明	デコード
TempWarm	15:8	スマート充電のT4で使用する温度スレッシュホールド	LSBの単位は1°Cです。ディスエーブルするには0x7Fと設定します。
TempCool	7:0	スマート充電のT1で使用する温度スレッシュホールド	LSBの単位は1°Cです。ディスエーブルするには0x80と設定します。

JEITA_Volt (0xD9)

Jeita_Voltレジスタは、各温度範囲に対する充電電圧を定義します。各ビットは25mVを表します。高温時および低温時の充電電圧のみ、設定できる電圧は最大4.4Vです。室温での充電電圧は4.7Vまで設定できます。温度制限値は、TALRT_ThレジスタとTALRT_Th2レジスタによって決まります。

名称	機能	ADDR	タイプ	リセット
JEITA_VOLT	JEITA準拠の 充電終了電圧設定	0x0D9	0	0xA516
ビット	モード	名称	リセット	説明
15:11	R/W	ColdChargeV	0x24	ColdChargeVは、T1からT2の温度範囲における充電電圧を定義します(デフォルトは4.150V)。以下のビットの詳細を参照してください。
10:6	R/W	HotChargeV	0x24	HotChargeVは、T3からT4の温度範囲における充電電圧を定義します(デフォルトは4.150V)。以下のビットの詳細を参照してください。
5:0	R/W	RoomChargeV	0x16	RoomChargeVは、T2からT3の温度範囲における充電電圧を定義します(デフォルトは4.200V)。以下のビットの詳細を参照してください。

JEITA_Voltレジスタ・ビットの詳細な設定値:

Bits	(V)	Bits	(V)	Bits	(V)
0x00	3.650	0x10	4.050	0x20	4.425
0x01	3.675	0x11	4.075	0x21	4.450
0x02	3.700	0x12	4.100	0x22	4.475
0x03	3.725	0x13	4.125	0x23	4.500

0x04	3.750	0x14	4.150	0x24	4.525
0x05	3.775	0x15	4.175	0x25	4.550
0x06	3.800	0x16	4.200	0x26	4.575
0x07	3.825	0x17	4.225	0x27	4.600
0x08	3.850	0x18	4.250	0x28	4.625
0x09	3.875	0x19	4.275	0x29	4.650
0x0A	3.900	0x1A	4.300	0x2A	4.675
0x0B	3.925	0x1B	4.325	0x2B	4.700
0x0C	3.950	0x1C	4.340		
0x0D	3.975	0x1D	4.350		
0x0E	4.000	0x1E	4.375		
0x0F	4.025	0x1F	4.400		

JEITA_Curr(0xDA)

JEITA_Currレジスタは、該当する温度範囲の充電電流を制御します。それぞれの値は、ChargeStateレジスタで仕様規定されている充電電圧をスケールリングした値となります。温度制限値は、TALRT_ThレジスタとTALRT_Th2レジスタによって決まります。

名称	機能	ADDR	タイプ	リセット
JEITA_CURR	JEITA準拠の 充電電流制御	0x0DA	0	0x4350
ビット	モード	名称	リセット	説明
15:11	R/W	ColdCoeff	0x08	T1からT2の温度範囲における充電電流係数(デフォルトは50%)。以下のビットの詳細を参照してください。
10:6	R/W	HotCoeff	0x0D	T3からT4の温度範囲における充電電流係数(デフォルトは81%)。以下のビットの詳細を参照してください。
5:0	R/W	RoomCoeff	0x10	T2からT3の温度範囲における充電電流係数(デフォルトは100%)。以下のビットの詳細を参照してください。

JEITA準拠の充電電流制御ビットの詳細な設定値：

Bits	Coefficient (%)	Bits	Coefficient (%)
0x00	0%	0x10	100%
0x01	6%	0x11	106%
0x02	13%	0x12	113%
0x03	19%	0x13	119%
0x04	25%	0x14	125%
0x05	31%	0x15	131%
0x06	38%	0x16	138%
0x07	44%	0x17	144%
0x08	50%	0x18	150%
0x09	56%	0x19	156%
0x0A	63%	0x1A	163%
0x0B	69%	0x1B	169%
0x0C	75%	0x1C	175%
0x0D	81%	0x1D	181%
0x0E	88%	0x1E	188%
0x0F	94%	0x1F	194%

ChargeState(0-7) (0xD1 - 0xD8)

充電状態レジスタは、各SOC状態での充電電流を制御します。上位バイトは、最初の状態に加えるパーセンテージを制御します。例えば、ChargeState0の上位バイトは0%に対して加算しますが、ChargeState1はChargeState0の上位バイトに対してその上位バイトを加算します。下位バイトは、各状態での充電電流を制御します。

名称		機能	ADDR	タイプ		リセット					
CHARGE STATE (0-7)		スマート充電の充電状態	0x0D1 to 0x0D8	0		0x0C09					
ビット	モード	名称	リセット	説明							
15:8	RW	Domain(0-7)_SOC	0x0C	0xnnmm: ChargeState1 = 0x0C36, 2700mA, SOC: 16-28%。 0xnnは、直前の値に加えるパーセンテージの値です。 0x0Cは12%で、16%に加えると28%になります。 0xmmは、パーセンテージの範囲における最大充電電流です。							
7:0	RW	Domain(0-7)_ChargeCurrent	0x09	急速充電電流の選択。チャージャがイネーブルになっている場合、充電電流制限値はこれらのビットで設定されます。これらのビットの範囲は0.1A (0x01) から3.0A (0x3C) で、50mAステップで設定可能です。 コード0x01と0x02はどちらも100mAで、コード0x09がデフォルト値です。コード0x00は予約済みのため、使用しないでください。							
				ビット	(mA)	ビット	(mA)	ビット	(mA)	ビット	(mA)
				0x00	-	0x10	800	0x20	1600	0x30	2400
				0x01	100	0x11	850	0x21	1650	0x31	2450
				0x02	100	0x12	900	0x22	1700	0x32	2500
				0x03	150	0x13	950	0x23	1750	0x33	2550
				0x04	200	0x14	1000	0x24	1800	0x34	2600
				0x05	250	0x15	1050	0x25	1850	0x35	2650
				0x06	300	0x16	1100	0x26	1900	0x36	2700
				0x07	350	0x17	1150	0x27	1950	0x37	2750
				0x08	400	0x18	1200	0x28	2000	0x38	2800
				0x09	450	0x19	1250	0x29	2050	0x39	2850
				0x0A	500	0x1A	1300	0x2A	2100	0x3A	2900
				0x0B	550	0x1B	1350	0x2B	2150	0x3B	2950
				0x0C	600	0x1C	1400	0x2C	2200	0x3C	3000
				0x0D	650	0x1D	1450	0x2D	2250	0x3D	3000
				0x0E	700	0x1E	1500	0x2E	2300	0x3E	3000
0x0F	750	0x1F	1550	0x2F	2350	0x3F	3000				

SmartChgCfg (0xDB)

ビットフィールド	ビット	説明	デコード
DisJEITA	5	1に設定すると、JEITA準拠のバッテリー温度モニタ調整をディスエーブルします。	
UseVF	4		0x0: MixSOCがスマート充電の入力SOCです。 0x1: VFSOCがスマート充電の入力SOCです。
EnsC	1	1に設定すると、スマート充電をイネーブルします。	
EnSF	0	1に設定すると、SmartFullをイネーブルします。	

ステータス・レジスタおよび設定レジスタ

Status(0x00)

FGブロックの割込みステータス・レジスタ

ビットフィールド	ビット	説明	デコード
Br	15	バッテリーの取外し	バッテリーがシステムから取り外されたことをデバイスが検出すると、このビットが1に設定されます。このビットは、次の取外しイベントを検出するためにシステム・ソフトウェアによってクリアする必要があります。Brはパワーアップ時に0に設定されます。
Smx	14	最大SOCALRT スレッシュホールドを超過	このビットは、SOCが最大SOCALRT値を超えると、常に1に設定されます。このビットは、次のイベントを検出するためにシステム・ソフトウェアによってクリアする必要は、必ずしもありません。CONFIGレジスタのSSとMiscCFGレジスタのSACFGを参照してください。Smxはパワーアップ時には0に設定されます。
Tmx	13	最大TALRT スレッシュホールドを超過	このビットは、温度レジスタの読出し値が最大TALRT値を超えると、常に1に設定されます。このビットは、次のイベントを検出するためにシステム・ソフトウェアによってクリアする必要は、必ずしもありません。CONFIGレジスタのTSを参照してください。Tmxはパワーアップ時には0に設定されます。
Vmx	12	最大VALRT スレッシュホールドを超過	このビットは、VCELLレジスタの読出し値が最大VALRT値を超えると、常に1に設定されます。このビットは、次のイベントを検出するためにシステム・ソフトウェアによってクリアする必要は、必ずしもありません。CONFIGレジスタのVSを参照してください。Vmxはパワーアップ時には0に設定されます。
Bi	11	バッテリー装着	THMピンをモニタすることによって、バッテリーがシステムに装着されたことをデバイスが検出すると、このビットが1に設定されます。このビットは、次の挿入イベントを検出するためにシステム・ソフトウェアによってクリアする必要があります。Biはパワーアップ時に0に設定されます。
Smn	10	最小SOCALRT スレッシュホールドを超過	このビットは、SOCが最小SOCALRT値未満になると、常に1に設定されます。このビットは、次のイベントを検出するためにシステム・ソフトウェアによってクリアする必要は、必ずしもありません。CONFIGレジスタのSSとMiscCFGレジスタのSACFGを参照してください。Smnはパワーアップ時には0に設定されます。
Tmn	9	最小TALRT スレッシュホールドを超過	このビットは、温度レジスタの読出し値が最小TALRT値未満になると、常に1に設定されます。このビットは、次のイベントを検出するためにシステム・ソフトウェアによってクリアする必要は、必ずしもありません。CONFIGレジスタのTSを参照してください。Tmnはパワーアップ時には0に設定されます。
Vmn	8	最小VALRT スレッシュホールドを超過	このビットは、VCELLレジスタの読出し値が最小VALRT値未満になると、常に1に設定されます。このビットは、次のイベントを検出するためにシステム・ソフトウェアによってクリアする必要は、必ずしもありません。CONFIGレジスタのVSを参照してください。Vmnはパワーアップ時には0に設定されます。
dSOCi	7	1% SOC変化アラート	このビットを1に設定すると1% SOC変化アラートを通知します。dSOCiはパワーアップ時に0に設定されます。
ThmHot	6	FG制御のチャージャ 入力電流制限	1に設定するとサーミスタ高温アラートを通知し、残量ゲージでチャージャ入力電流制限を制御できるようになります。ThmHotはパワーアップ時には0に設定されます。
SPR_5	5	予約済み	
lsysmx	4	SYS電流がOCP制限 を超過	最大SYS電流スレッシュホールドを超えたことを示します。
Bst	3	バッテリー・ステータス	このビットは、システムにバッテリーが装着されている場合は0に設定され、取り外されている場合は1に設定されます。Bstはパワーアップ時に0に設定されます。
SPR_2	2	予約済み	
POR	1	パワーオン・リセット	ソフトウェアまたはハードウェアPORイベントが発生したことをデバイスが検出すると、このビットが1に設定されます。PORビットがセットされたことをホストが検出した場合は、デバイスを再設定する必要があります (パワーアップとパワーオン・リセット のセクションを参照)。このビットは、次のPORイベントを検出するためにシステム・ソフトウェアによってクリアする必要があります。PORはパワーアップ時に1に設定されます。
lmn	0	最小SYSスレッシュホールド を超過	最小SYS電流スレッシュホールドを超えたことを示します。

Status2(0xB0)

バッテリーがフル充電またはエンプティの場合、Status 2レジスタが通知します。

ビットフィールド	ビット	説明	デコード
SPR_15_6	15:6	予約済み	
FullDet	5	フル充電。	VFSOC > 99%のときFullDet = 1に設定されます。 VFSOC < 98.5%のときクリアされます。
SPR_4_0	4:0	予約済み	

VAIrtTh(0x01)

ビットフィールド	ビット	説明	デコード
MaxVoltageAlrt	15:8	最高電圧のアラート・スレッシュホールドを設定します。	ディスエーブルするにはMax = 0xFFと設定します。 LSBの単位は20mVです。
MinVoltageAlrt	7:0	最低電圧のアラート・スレッシュホールドを設定します。	ディスエーブルするにはMin = 0x00と設定します。 LSBの単位は20mVです。

SAIrtTh(0x03)

ビットフィールド	ビット	説明	デコード
MaxSocAlrt	15:8	最大SOCのアラートを設定します。	このビットを使用して、充電／放電の終了、およびエンプティ付近でのパワー・マネージメントが可能です。ディスエーブルするにはMax = 0xFFと設定します。LSBの単位は1%です。
MinSocAlrt	7:0	最小SOCのアラートを設定します。	このビットを使用して、充電／放電の終了、およびエンプティ付近でのパワー・マネージメントが可能です。ディスエーブルするにはMin = 0x00と設定します。LSBの単位は1%です。

AtRate(0x04)

ビットフィールド	ビット	説明
AtRate	15:0	ホスト・ソフトウェアは、at-rate出力レジスタ(AtTTE、AtAvSOC、またはAtAvCap)のいずれかを読み出す前に、AtRateレジスタに、理論的な負荷電流である負の2の補数の16ビット値を書き込む必要があります。

Config(0x1D)

ビットフィールド	ビット	説明	デコード
FCFE	15	残量ゲージのチャージャ異常イネーブル	1に設定するとFGCHGFAIL割込みがイネーブルされ、INTBピンを駆動します。このビットは、残量ゲージのファームウェアではアクセスできません。
Ss	14	SOC ALRT スティッキー	SS = 1の場合、SOCアラートはソフトウェアによってのみクリアできます。SS = 0の場合、SOCアラートはスレッシュホールド以下になると自動的にクリアされます。SSはパワーアップ時に0に設定されます。
Ts	13	温度ALRT スティッキー	TS = 1の場合、温度アラートはソフトウェアによってのみクリアできます。TS = 0の場合、温度アラートはスレッシュホールド以下になると自動的にクリアされます。TSはパワーアップ時に1に設定されます。
Vs	12	電圧ALRT スティッキー	VS = 1の場合、電圧アラートはソフトウェアによってのみクリアできます。VS = 0の場合、電圧アラートはスレッシュホールド以下になると自動的にクリアされます。VSはパワーアップ時に0に設定されます。

ビットフィールド	ビット	説明	デコード
FGCC	11	残量ゲージのチャージャ制御	1に設定するとCycle+チャージャ制御(残量ゲージで充電を制御)がイネーブルされます。
AINSH	10	AINピン・シャットダウン	1に設定すると、バッテリーが取り外されたときにデバイスのシャットダウンをイネーブルします。SHDNTIMERレジスタで設定されたタイムアウト時間より長く、THMピンがハイ(AIN読出し値> VTHMB - VDETR)を維持した場合、ICはシャットダウンに入ります。また、これにより、セル装着時にTHMがローにプルダウンされている場合にもデバイスがウェイクアップするように設定されます。AINSHはパワーアップ時に0に設定されます。I2CSHとAINSHの両方が0に設定されている場合、デバイスはSDAピン、SCLピン、INTBピンのいずれかのエッジでウェイクアップします。
Ten	9	温度チャンネルのイネーブル	このビットを1に設定し、ETHRMまたはFTHRMを1に設定すると、THMピンの測定をイネーブルします。 Tenはパワーアップ時には1に設定されます。
Tex	8	外部温度測定	1に設定すると、残量ゲージは外部温度測定値の書き込みをホストに要求します。0に設定すると、THMピンでの測定値が温度値に変換され、外部測定値の代わりに温度レジスタに格納されます。Texはパワーアップ時には1に設定されます。
SHDN	7	シャットダウン	このビットにロジック1を書き込むと、SHDNTIMERレジスタで設定されたタイムアウト時間後にデバイスをシャットダウンします。 パワーアップ時、およびシャットダウン・モード終了時には、SHDNは0にリセットされます。
I2CSH	6	I ² Cシャットダウン	ロジック1に設定すると、SHDNTIMERレジスタで設定されたタイムアウトより長い時間、SDAとSCLが共にローに保持された場合にデバイスを強制的にシャットダウン・モードにします。また、これにより、SDAまたはSCL立上がりエッジでもデバイスがウェイクアップするように設定されます。パワーアップ時に1に設定されます。I2CSHとAINSHの両方が0に設定されている場合、デバイスはSDAピン、SCLピン、INTBピンのいずれかのエッジでウェイクアップします。
ICFE	5	I ² C充電異常のイネーブル	1に設定するとI2CChgFail割込みがイネーブルされ、INTBピンを駆動します。このビットは、残量ゲージのファームウェアではアクセスできません。
ETHRM	4	サーミスタのイネーブル	ロジック1に設定すると、自動THRM出力バイアスと1.4秒ごとのAIN測定をイネーブルします。このビットはパワーアップ時には1に設定されます。
FTHRM	3	サーミスタ・バイアス・スイッチの強制設定。 これにより、ホストはサーミスタ・スイッチのバイアスを制御したりバッテリー取外しを迅速に検出したりできます (セル取外しの高速検出のセクションを参照)	サーミスタ・バイアス・スイッチを常時イネーブルするには、FTHRM = 1に設定します。標準的な10kΩサーミスタの場合は、これにより約200μAの消費電流が回路に追加されます。このビットはパワーアップ時には0に設定されます。
Aen	2	残量ゲージ出力のアラートのイネーブル	Aen = 1の場合は、温度、電圧、SOCのいずれかがアラート・スレッシュホールド・レジスタの値を超えると、アラートがトリガされます。このビットはINTBピン(FG_INT)動作にのみ影響します。Smx、Smn、Tmx、Tmn、Vmx、Vmnビットはディスエーブルされません。このビットはパワーアップ時には0に設定されます。このビットが1に設定されている場合、ALSHビットを0に設定して、アラート状態によってデバイスがシャットダウン・モードに入らないようにする必要があります。
Bei	1	バッテリー装着のアラートのイネーブル	Bei = 1の場合、THMピン電圧によってバッテリー装着状態が検出されるとアラートをトリガします。パワーアップ時に0に設定されます。このビットが1に設定されている場合、ALSHビットを0に設定して、アラート状態によってデバイスがシャットダウン・モードに入らないようにする必要があります。
Ber	0	バッテリー取外しのアラートのイネーブル	Ber = 1の場合、THMピン電圧によってバッテリー取外し状態が検出されるとアラートをトリガします。パワーアップ時に0に設定されます。このビットが1に設定されている場合、ALSHビットを0に設定して、アラート状態によってデバイスがシャットダウン・モードに入らないようにする必要があります。

Config2 (0xBB)

ビットフィールド	ビット	説明	デコード
SPR_15_0	15:8	予約済み	
dSOCen	7	1に設定するとSOC 1%変化アラートがイネーブルされます。dSOCen = 0の場合、アラートはディスエーブルされます。	

ビットフィールド	ビット	説明	デコード
TAIrtEn	6	1に設定すると温度アラートがイネーブルされます。TAIrtEn = 0の場合、アラートはディスエーブルされます。	
LdMdl	5	新たにロードしたモデルの処理をファームウェアが開始して終わらせるため、ホストでこのビットを1に設定します。ファームウェアは、モデルのローディングが完了したことを示すためにこのビットをゼロにクリアします。	
OCVQen	4	OCVQen = 1を設定すると、VFOCV情報に基づいて自動エンプティ補償機能が有効化されます。	
SPR_3_0	3:0	予約済み	

DevName(0x21)

ビットフィールド	ビット	説明
DevName	15:0	残量ゲージのバージョン情報

LearnCfg(0x28)

LearnCFGレジスタは、動作中の適応動作に関連するすべての機能を制御します。アプリケーションで特に必要がなければ、LearnCFGレジスタのデフォルト値を変更する必要はありません。

ビットフィールド	ビット	説明	デコード
Reserved	15:7	予約済み	特別な特性評価に応じて設定するか、デフォルトのままにします。
LS	6:4	Learn Stage。Learn Stageの値は、電圧残量ゲージがミキシング・アルゴリズムに与える影響を制御します。Learn Stageはデフォルトで0hに設定され、この場合は電圧残量ゲージが優先されます。その後はセル・サイクルが2回繰り返される過程でLSが7hまで加算されて、クーロン・カウンタが優先されます。ホスト・ソフトウェアはLSに7hを書き込むことで、いつでも最終段階まで状態を進めることができます。1hから6hまでの値は、書き込んでも無視されます。	
SPR_3_3	3:0	予約済み	特別な特性評価に応じて設定するか、デフォルトのままにします。

FilterCfg(0x29)

ビットフィールド	ビット	説明	デコード
SPR_15_14	15:14	予約済み	特別な特性評価に応じて設定するか、デフォルトのままにします。
NTEMP	13:11	平均温度レジスタの時定数を設定します。デフォルトのPOR値(1h)では、時定数は12分になります。	この時間を設定する式は以下のとおりです。 平均温度の時定数 = $175.8\text{ms} \times 2(11 + \text{TEMP})$
NMIX	10:7	ミキシング・アルゴリズムの時定数を設定します。デフォルトのPOR値(Dh)では、時定数は12.8時間になります。	この時間を設定する式は以下のとおりです。 ミキシング時間 = $175.8\text{ms} \times 2(5 + \text{NMIX})$
NAVGVCELL	6:4	平均VCELLレジスタの時定数を設定します。デフォルトのPOR値(2h)では、時定数は45秒になります。	この時間を設定する式は以下のとおりです。 平均VCELLの時定数 = $175.8\text{ms} \times 2(6 + \text{NAVGVCELL})$
NCURR	3:0	平均電流レジスタの時定数を設定します。デフォルトのPOR値(4h)では、時定数は11.25秒になります。	この時間を設定する式は以下のとおりです。 平均電流の時定数 = $175.8\text{ms} \times 2(2 + \text{NCURR})$

RelaxCfg(0x2A)

RelaxCFGレジスタは、セルが緩和状態にあるかどうかをデバイスが検出する方法を定義します。セルが緩和状態にあると見なすには、セルに流れる電流が最小限に保たれ、時間に対するセルの電圧変化(dV/dt)が非常に小さいか、全くない状態になっていなければなりません。dt時間が2連続で経過する間、平均電流が負荷スレッショルド未満を維持し、VCELLの変化がdVスレッショルド未満に留まっていた場合、そのセルは緩和状態にあるとみなされます。

ビットフィールド	ビット	説明	デコード
LoadThr	15:9	電流の大きさがLoadThrより低い場合、デバイスは無負荷状態とみなされます。	LSBは0.5mAです。
dVThr	8:4	dVThrは、VCELLとOCVの間の緩和条件を設定します。セルの電圧の変化が、dtで設定された2つの連続する期間にわたりdV未満である場合、セルは緩和しているものとみなされます。	dVThr5はLSBあたり1.25mVです。 (1.25mV～40mVの範囲)
dTThr	3:0	dTThrは緩和タイマーを設定します。VCELLの変化をdVと比較する際の時間幅を設定します。セルの電圧の変化が、dtで設定された2つの連続する期間にわたりdV未満である場合、セルは緩和しているものとみなされます。デフォルト値は6分です。	AvgVCELLはdTThr時間 ($2^{dTThr} \times 0.1758s$)ごとにサンプリングされ、直前のサンプルと比較して電圧の差分をチェックします。

TGain(0x2C) / TOff(0x2D) / Curve(0xB9)

外部NTCサーミスタは温度に関係する電圧を生成し、これをTHM入力で測定します。TGain、TOff、Curveの各レジスタを使用して、-40°Cから85°Cの範囲を±3°Cの精度で温度の測定値を計算します。以下の表に、一般的なNTCサーミスタに推奨されるTGain、TOff、Curveレジスタ値を示します。これ以外のサーミスタのオプションについては、アナログ・デバイセズにお問い合わせください。

TGain(0x2C)

ビットフィールド	ビット	説明
TGAIN	15:0	TGAINは符号付きの値で、単位は°C/64です。

TOff(0x2D)

ビットフィールド	ビット	説明
TOFF	15:0	TOFFは符号付きの値で、LSBの単位は 2^{-7} です。この単位はTEMPレジスタの2倍です。

Curve (0xB9)

ビットフィールド	ビット	説明	デコード
Reserved	15:8	予約済み	0に設定するか、デフォルトのままにします。
TCURVE	7:0	TCURVEはサーミスタ測定の曲率補正を行います。これにより、サーミスタの測定値をより広い温度範囲で高精度化できます。-40°C～85°Cの温度範囲で±3°Cの精度を達成できます。	

一般的なサーミスタ・タイプのレジスタ設定

THERMISTOR	R _{25c} (kΩ)	BETA	RECOMMENDED TGain	RECOMMENDED TOff	RECOMMENDED Curve
Semitec 103AT-2, Murata NCP15XH103F03RC	10	3435	0xEE56	0x1DA4	0x0025
Fenwal 197-103LAG-A01	10	3974	0xF49A	0x16A1	0x0064
TDK Type F	10	4550	0xF284	0x18E8	0x0035

COff(0x2F)

ビットフィールド	ビット	説明	デコード
COFF	15:0	電流オフセット	LSBは3.15μAです

RippleCfg(0xBD)

ビットフィールド	ビット	説明	デコード
kDV	15:3	これに対応する補償容量を設定します。これは、リップルに比例します。kDVはリップル電圧の関数としてエンベティ補償を行います。	kDVのLSB単位は0.05/256%/mVです。

ビットフィールド	ビット	説明	デコード
NR	2:0	リップル測定用のフィルタの大きさを設定します。	NR[2:0]を使用して以下のフィルタ・タイミングを設定します (すなわちリップル時間範囲)。 0x0 = 1.4s 0x1 = 2.8s 0x2 = 5.6s 0x3 = 11.2s 0x4 = 22.4s 0x5 = 45s 0x6 = 90s 0x7 = 3min

測定レジスタ

Vcell(0x09)

ビットフィールド	ビット	説明	デコード
VCELL	15:0	このレジスタは、直近で調整したセル電圧測定値です。生の測定値をFIR平均した値を表しています。VOLT_Rawを175.8msごとにサンプリングして、ゲインとオフセットの調整を行い、VCELLを計算します。	ビットD15からD0で、15ビット変換結果を表しています。VCELLは、LSBあたり78.125μVです。

AvgVCell(0x19)

ビットフィールド	ビット	説明	デコード
AvgVCELL	15:0	このレジスタは、12秒から24分(設定可能)でIIR平均をとったVCELL値をレポートします。この平均値は、起動時にはVCELLと等しい値に設定されます。	AvgVCELLは、LSBあたり78.125μVです

MaxMinVolt(0x1B)

ビットフィールド	ビット	説明	デコード
MaxVoltage	15:8	VCELLの最高電圧を記録します。	LSBの単位は20mVです。
MinVoltage	7:0	VCELLの最低電圧を記録します。	LSBの単位は20mVです。

Current(0x0A)

ビットフィールド	ビット	説明
Current	15:0	このICは、BATTとSYSの間の電流を測定し、その結果はCurrentレジスタに2の補数値として格納されます。最小および最大レジスタ値から外れる電流は、最小値および最大値としてレポートされます。

AvgCurrent(0x0B)

ビットフィールド	ビット	説明	デコード
AvgCurrent	15:0	このレジスタは、0.7秒から6.4時間(設定可能)でIIR平均をとった電流値をレポートします。このレジスタは、電流をフィルタリングした32ビット・シフト・レジスタの上位16ビットを表しています。この平均値は、起動時には電流値と等しい値に設定されます。	LSBの単位は156.25μAです。

MaxMinCurr(0x1C)

ビットフィールド	ビット	説明	デコード
MaxChargeCurrent	15:8	最大充電電流を記録します。	40mA分解能の8ビット値です。
MaxDisCurrent	7:0	最大放電電流を記録します。	40mA分解能の8ビット値です。

Temp(0x08)

ビットフィールド	ビット	説明	デコード
TEMP	15:0	このレジスタは、調整後の最新の温度測定値を示します。温度は1.4秒ごとに測定します。	THMを温度測定に使用する場合、TGAIN、TOFF、CURVEを設定してTHMの測定値を調整し、Tempの上位バイトに°C単位の値を格納します。TGAIN、TOFF、CURVEを、選択したサーミスタに合わせて適切に設定することで、TEMPレジスタ値はLSBが0.0039°Cで符号付きの2の補数となります。TEMPレジスタは、残量ゲージ・アルゴリズムへの入力です。

AvgTA(0x16)

ビットフィールド	ビット	説明	デコード
AvgTA	15:0	このレジスタは、6分から12時間(設定可能)でIIR平均をとった電流値を示します。この平均値は、起動時にはTempと等しい値に設定されます。	LSBの単位は0.0039°Cです。上位バイトの単位は1°Cです。

MaxMinTemp(0x1A)

ビットフィールド	ビット	説明	デコード
MaxTemperature	15:8	最高温度を記録します。	LSBの単位は1°Cです。
MinTemperature	7:0	最低温度を記録します。	LSBの単位は1°Cです。

AIN0(0x27)

ビットフィールド	ビット	説明	デコード
AIN0	15:0	このレジスタは、THMピンで測定された、調整後の最新のレシオメトリック測定値を示します。通常、この値を温度測定に使用します。THMは1.4秒ごとに測定します(Ten = 1の場合)。	AIN0は符号なしレジスタで、0xFFFFがTHM/THMBの比で100%を表します。LSBは2 ⁻¹⁶ です。

Timer(0x3E)

ビットフィールド	ビット	説明
TIMER	15:0	Timerはタスク時間ごとに1回、インクリメントされます。Timerは、デフォルトのタスク時間を使用し、単位はLSBあたり0.1758秒です。

ShdnTimer(0x3F)

SHDNTIMERレジスタは、シャットダウン・イベントを検出してからデバイスがLDOをディスエーブルして低電力モードに入るまでのタイムアウト時間を設定します。

ビットフィールド	ビット	説明
SHDN_THR	15:13	最小45秒から最大1.6時間の範囲で、シャットダウン・タイムアウト時間を設定します。デフォルトのPOR値(7h)では、シャットダウンの遅延は1.6時間になります。 この時間を設定する式は以下のとおりです。シャットダウン・タイムアウト時間 = 175.8ms × 2 ^(8 + THR)
SHDNCTR	12:0	シャットダウン・カウンタ。このレジスタは、シャットダウンをトリガするイベントが発生してからの経過時間の合計を記録します。シャットダウン・タイムアウトが終了すると、カウントを停止し、0にリセットされます。このカウンタのLSBは1.4秒です。

QH0(0x4C)

ビットフィールド	ビット	説明
QH0	15:0	dQ積算用にサンプリングした最新のQH。

VRipple(0xBC)

ビットフィールド	ビット	説明	デコード
Vripple	15:0	バッテリー容量をレポートする際の電圧補償に使用します。	LSB単位 = 1.25/16mV。

TimerH(0xBE)

ビットフィールド	ビット	説明
TIMERH	15:0	TIMERHは、TIMERレジスタの16ビット上位ワード拡張です。この拡張領域は最長24年まで時間とカウントできます。このレジスタは、保存およびリストアのレジスタでイネーブルできます。

ModelGauge m5設定レジスタ

QRTable00(0x12)

ビットフィールド	ビット	説明
QRTable00	15:0	QRTableには、一定のアプリケーション条件下では使用できないセル容量関連の特性評価情報が格納されます。

QRTable10(0x22)

ビットフィールド	ビット	説明
QRTable10	15:0	QRTableには、一定のアプリケーション条件下では使用できないセル容量関連の特性評価情報が格納されます。

QRTable20(0x32)

ビットフィールド	ビット	説明
QRTable20	15:0	QRTableには、一定のアプリケーション条件下では使用できないセル容量関連の特性評価情報が格納されます。

QRTable30(0x42)

ビットフィールド	ビット	説明
QRTable30	15:0	QRTableには、一定のアプリケーション条件下では使用できないセル容量関連の特性評価情報が格納されます。

FullSocThr(0x13)

ビットフィールド	ビット	説明	デコード
FullSOCThr	15:0	FullSOCThrレジスタは充電終了の検出を制御します。nlChgTermとAvgCurrentレジスタ値を比較する前に、VFSOCがFullSOCThr値より大きくなっている必要があります。特性をカスタマイズしたほとんどのアプリケーションに推奨されるFullSOCThrレジスタ設定値は95%です。	LSB単位は1/256%です。

IChgTerm(0x1E)

ビットフィールド	ビット	説明	デコード
ICHGTerm	15:0	IChgTermレジスタにより、セルの充電サイクルが終了したことをデバイスが検出できます。nlChgTermは、アプリケーションで用いる充電終了時の正確な電流値を設定する必要があります。以下の条件がすべて満たされると、デバイスは充電終了を検出します。VFSOCレジスタ > FullSOCThrレジスタ、 $IChgTerm \times 0.125 < Current$ レジスタ < $IChgTerm \times 1.25$ 、および $IChgTerm \times 0.125 < AvgCurrent$ レジスタ < $IChgTerm \times 1.25$ 。	LSB単位は電流レジスタのLSB単位と同じです。

FullCapNom(0x23)

ビットフィールド	ビット	説明	デコード
FullCapNom	15:0	FullCapNomは、公称フル容量を室温で推定した内部の測定値です。定義済みの3つのフル容量学習方法 (relax-to-relax, relax-to-relax zigzag, continual) のうちの1つを使用して測定します。	LSBあたり0.5mAh。

DesignCap (0x18)

ビットフィールド	ビット	説明	デコード
DesignCap	15:0	DesignCapレジスタには、セルの予想容量が格納されます。	単位は0.5mAh。

IAvgEmpty (0x36)

ビットフィールド	ビット	説明	デコード
lavg_empty	15:0	このレジスタには、エンプティが発生したときに残量ゲージに流れる電流の代表値が格納されます。	lavg_emptyは符号付きレジスタでLSBは156.25μAです。

RComp0 (0x38)

ビットフィールド	ビット	説明
SPR	15:8	予約済み
RCOMP0	7:0	このレジスタは、負荷がかかった状態でのセルのオープン・サーキット電圧の計算に不可欠な特性評価情報を保持します。

TempCo (0x39)

ビットフィールド	ビット	説明
TempCoHot	15:8	上位バイトにはTempCoHotが0.03125カウント/°C単位で格納されます。
TempCoCold	7:0	下位バイトにはTempCoColdが0.125カウント/°C単位で格納されます。

VEmpty (0x3A)

ビットフィールド	ビット	説明	デコード
V_Empty	15:7	エンプティ電圧。エンプティを検出するための電圧レベルを設定します。	10mVの分解能とすると、範囲は0V～5.11Vになります。この値は、パワーアップ時には3.12Vが書き込まれます。
V_Recover	6:0	回復電圧。エンプティ検出をクリアするための電圧レベルを設定します。セル電圧が上昇してこのポイントを超えると、エンプティ電圧検出が再度イネーブルされます。	40mVの分解能とすると、範囲は0V～5.08Vになります。この値は、パワーアップ時には3.68Vが書き込まれます。

ConvGCfg (0x49)

ConvGCfgレジスタは、ModelGaugem5のエンプティ収束機能を制御します。この機能は、SOCがエンプティに近づくにつれてRepSOCカーブが電圧波形に一致していくようにカーブを曲げることで、V_Emptyに達したときに0%をレポートできるようにします。

ビットフィールド	ビット	説明	デコード
RepLow	15:12	RepCapのスレッシュホールドを設定します。このスレッシュホールド未満ではRepCapが上に曲がり始めます。	RepLowのLSBは2%で、範囲は0%～30%です。
VoltLowOff	11:7	AvgVCELLがVoltLowを下回ると、RepCapは $((VCELL - Vempty) / VoltLowOff)$ の比率で下に曲げられます。	VoltLowOffのLSBは20mVで、値はV_emptyとの間の正の差分になります。
MinSlopeX	6:3	RepSOCがRepLow未満に低下したときに、勾配をどれだけ浅くするかを設定します。	MinSlopeX = 1は比率1/16、MinSlopeX = 15は比率15/16に相当します。
RepL_per_stage	2:0	RepLowのスレッシュホールドを式: $RepL_per_stage \times 1\% \times (7 - LearnStage)$ によって調整します。これにより、初期の学習ステージでは高いRepLow設定値を効率的に使用し、最終的な学習ステージではRepLow値ちょうどに設定されるようにします。	Rep_per_stageのLSBは1%で、範囲は0%～7%です。

TTF_CFG(0xB5)

ビットフィールド	ビット	説明
SPR	15:3	予約済み
TTF_CFG	2:0	TTF計算においてCVハーフタイムを学習するためのフィルタ処理レートを設定します。

CV_MixCap(0xB6)

ビットフィールド	ビット	説明
CV_MixCap	15:0	CVモードの開始が検出されたときのミキシング容量。

CV_HalfTime(0xB7)

ビットフィールド	ビット	説明
CV_HalfTime	15:0	CV_HalfTimeは、CV_StartからAvgCurrent < CC_Current/2となるまでに観測されたハーフタイムです。これは、CVモード充電中に電流が指数関数的に減衰する半減期を示します。

ModelGauge m5出力レジスタ

RepCap(0x05)

ビットフィールド	ビット	説明	デコード
RepCap	15:0	RepCap、すなわち報告された容量値は、AvCapレジスタの値をフィルタ処理したもので、温度や負荷電流の急激な変化など、アプリケーションでの変化に起因する報告値の大きな不連続を防止します。	LSBあたり0.5mAh。

RepSOC(0x06)

ビットフィールド	ビット	説明	デコード
RepSOC	15:0	RepSOCは、充電状態の最終的な計算値です。これには、ModelGaugeのミキシングやエンプティ補償を含むすべてのプロセスが含まれます。	結果は16ビットです。上位バイトはLSBあたり1%で示されます。下位バイトは小数点以下を含むパーセントでレポートします。

Age(0x07)

ビットフィールド	ビット	説明	デコード
Age	15:0	Ageは、設計容量に対するフル容量の割合です。	上位バイトは1%/LSB、下位バイトは1/256%です。

QResidual(0x0C)

ビットフィールド	ビット	説明	デコード
Qresidual	15:0	このレジスタは、バッテリー・インピーダンスと負荷電流のために使用できない容量を示します。負荷電流や温度が変化すると、この値は変化します。	LSBあたり0.5mAh。

MixCap(0x0F)

ビットフィールド	ビット	説明	デコード
MixCapH	15:0	MixCapレジスタには、エンプティ補償調整が実行される前のセルの計算残容量が格納されます。	LSBあたり0.5mAh。

MixSOC(0x0D)

ビットフィールド	ビット	説明	デコード
MixSOC	15:0	SOCは、バッテリーに残された充電状態です。これには放電レートのために使用できない容量も含まれます。	結果は16ビットです。上位バイトはLSBあたり1%で示されます。下位バイトは小数点以下を含むパーセントでレポートします。

AvCap(0x1F)

ビットフィールド	ビット	説明	デコード
AvCap	15:0	このレジスタは、クローン・カウンタと電圧残量ゲージをミキシングした残容量を表しており、放電レートによって使用できない容量を考慮に入れた後の値です。	16ビット値。LSBあたり0.5mAh。

AvSOC(0x0E)

ビットフィールド	ビット	説明	デコード
AvSOC	15:0	AvSOCは使用可能な充電状態を表しています。これには、ModelGaugeのミキシングやエンプティ補償を含むすべてのプロセスが含まれます。	結果は16ビットです。上位バイトはLSBあたり1%で示されます。下位バイトは小数点以下を含むパーセントでレポートします。

FullCap(0x10)

ビットフィールド	ビット	説明	デコード
FullCAP	15:0	このレジスタには、温度補償されたフル容量値が格納されます。これにより、充電終止の温度依存性も補償されます。FullCapNom値に温度補正係数(FCTC)を乗じた結果が、このレジスタに保存されます。	LSBあたり0.5mAh。

TTE(0x11)

ビットフィールド	ビット	説明	デコード
hr	15:10	エンプティまでの残時間を(AvCap) / AvgCurrentで計算します。AtRateがイネーブルされている場合は、AvgCurrentの代わりにAtRate値がこの式に使用されます。	LSB単位= 1.6hr
mn	9:4	エンプティまでの残時間を(AvCap) / AvgCurrentで計算します。AtRateがイネーブルされている場合は、AvgCurrentの代わりにAtRate値がこの式に使用されます。	LSB単位= 1.5min
sec	3:0	エンプティまでの残時間を(AvCap) / AvgCurrentで計算します。AtRateがイネーブルされている場合は、AvgCurrentの代わりにAtRate値がこの式に使用されます。	LSB単位= 5.625s

Rslow(0x14)

ビットフィールド	ビット	説明	デコード
RSLOW	15:0	このレジスタは、バッテリー内部抵抗の低速成分をレポートします。	16ビット値。LSBの単位は2Ω～12Ωです。

Cycles(0x17)

ビットフィールド	ビット	説明	デコード
Cycles	15:0	オドメータ方式によるバッテリー・サイクルの積算値。	LSBは、バッテリー・サイクルの1%(1%充電+ 1%放電)です。1サイクル(Cycles = 100%)は100%充電および放電を表します。

TTF(0x20)

ビットフィールド	ビット	説明	デコード
hr	15:10	ファームウェアによって計算したフル充電までの残時間	LSB単位= 1.6hr
mn	9:4	ファームウェアによって計算したフル充電までの残時間	LSB単位= 1.5min
sec	3:0	ファームウェアによって計算したフル充電までの残時間	LSB単位= 5.625s

FullCapRep(0x35)

ビットフィールド	ビット	説明	デコード
FullCapRep	15:0	このレジスタは、RepCapと共に変化するフル容量をレポートします。一般にユーザへのレポートに使われます。新しいフル容量値は、毎回の充電サイクルの終了時にアプリケーションで計算されます。	LSBあたり0.5mAh。

dQAcc(0x45)

ビットフィールド	ビット	説明	デコード
dQacc	15:0	このレジスタは、緩和ポイント間でのバッテリー充電の変化を追跡します。	LSBの単位は16mAhです。最大範囲はRemCapレジスタの8倍です。

dPAcc(0x46)

ビットフィールド	ビット	説明	デコード
dPacc	15:0	この値はVF_SOCから導出され、それを除くと、dQaccと同様の変化を示します。	16ビット値。LSBの単位は0.015625%(1/64%)です。

VFRemCap(0x4A)

ビットフィールド	ビット	説明
VFRemCap	15:0	電圧残量ゲージによる残容量。

AtQresidual(0xDC)

ビットフィールド	ビット	説明
AtQresidual	15:0	AtQresidualは通常のQresidualとして計算されますが、電流の代わりにAtRateを使用する点が異なります。

AtAvSOC(0xDE)

ビットフィールド	ビット	説明
AtAvSOC	15:0	AtAvSOCは通常のAvSOCとして計算されますが、電流の代わりにAtRateを使用する点が異なります。


AtAvCap(0xDF)

ビットフィールド	ビット	説明
AtAvCap	15:0	AtAvCapは通常のAvCapとして計算されますが、Qresidualの代わりにAtQResidualを使用する点が異なります。

VFOCV(0xFB)

ビットフィールド	ビット	説明
VFOCV	15:0	電圧残量ゲージのオープン・サーキット電圧出力。

標準アプリケーション回路



型番

PART	TEMP RANGE	PIN-PACKAGE
MAX77840EWG+	-40°C to 85°C	9x9 Bump Array WLP, 0.4mm pitch, 3.96mm x 3.87mm
MAX77840EWG+T	-40°C to 85°C	9x9 Bump Array WLP, 0.4mm pitch, 3.96mm x 3.87mm

+は鉛(Pb)フリー／RoHS準拠パッケージを表します。
T = テープ&リール。

MAX77840

ModelGauge m5残量ゲージと
USB BC1.2検出機能を備えた3A降圧チャージャ

改訂履歴

版数	改訂日	説明	改訂ページ
0	7/21	初版発行	—

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2025 年 9 月 3 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日： 2025 年 9 月 3 日

製品名： MAX77840

対象となるデータシートのリビジョン(Rev)： Rev.0

訂正箇所： 54 頁、CHG_DETAILS_01 レジスタのビットの説明 (0xB4) の表、上から 2 行目

【誤】

<u>HG_DTLS_00_00</u>	<u>チャージャの詳細 00</u>	<u>0xB3</u>	O	0x00
----------------------	--------------------	-------------	---	------

【正】

<u>HG_DTLS_01</u>	<u>チャージャの詳細 01</u>	<u>0xB4</u>	O	0x00
-------------------	--------------------	-------------	---	------

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2025 年 9 月 3 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日： 2025 年 9 月 3 日

製品名： MAX77840

対象となるデータシートのリビジョン(Rev)： Rev.0

訂正箇所： 55 頁、前頁より続き CHG_DETAILS_01 レジスタのビットの説明 (0xB4)
の表、上から 2 行目

【誤】

<u>HG_DTLS_00_00</u>	<u>チャージャの詳細 00</u>	<u>0xB3</u>	O	0x00
----------------------	--------------------	-------------	---	------

【正】

<u>HG_DTLS_01</u>	<u>チャージャの詳細 01</u>	<u>0xB4</u>	O	0x00
-------------------	--------------------	-------------	---	------