



MAX77675

最大 700mA の総出力電流を供給する 0.5V~5.5V 出力の低 I_Q SIMO PMIC

概要

MAX77675 は、低消費電力、超小型アプリケーション向けの高効率、フル機能電源です。1 個のインダクタを使用するだけで、プログラマブルな 4 つの昇降圧スイッチング出力を提供できます。MAX77675 は、1 個のリチウムイオン (Li-Ion) バッテリーで動作し、40mm² 未満のソリューション・サイズで 700mA (3.7V_{IN}、1.8V_{OUT}) の総出力電流を供給します。

内蔵のシーケンサがスタートアップをすべて制御する一方、I²C インターフェースによって MAX77675 を動的に設定し、監視することができます。

このデバイスは、単一インダクタ・マルチ出力 (SIMO) の製品ファミリーに含まれる製品です。


アプリケーション

- TWS Bluetooth™ヘッドフォン/ヒアラブル機器
- フィットネス、ヘルス、活動量モニタ、スマート・ウォッチ
- ポータブル機器
- センサー・ノードおよびコンシューマ IoT (モノのインターネット)

特長と利点

- 4 個の降圧/昇降圧/昇圧レギュレータ、1 個のインダクタ
- 入力電圧範囲：2.5V~5.5V
- 出力電圧範囲：0.5V~5.5V
- 総出力電流：700mA (3.7V_{IN}、1.8V_{OUT})
- SIMO
- 最大 90%の効率
 - I_Q：6.9μA (低消費電力モード、2 出力時の代表値)
- I²C インターフェースおよび専用のイネーブル・ピン
- フレキシブル・パワー・シーケンサ (FPS)
- 16 バンプ・ウェーハ・レベル・パッケージ (WLP) (1.99mm × 1.99mm、0.5mm ピッチ)
- ソリューション・サイズ：40mm² 未満

簡略化したブロック図



Bluetooth は、Bluetooth SIG, Inc.の商標です。

オーダー情報はデータシート末尾に記載されています。

目次

概要.....	1
アプリケーション.....	1
特長と利点.....	1
簡略化したブロック図.....	1
絶対最大定格.....	7
推奨動作条件.....	7
パッケージ情報.....	7
16 WLP、0.5mm ピッチ.....	7
電気的特性.....	8
電気的特性—SIMO 昇降圧レギュレータ.....	10
電気的特性—I ² C シリアル・インターフェース.....	11
標準動作特性.....	14
ピン配置.....	21
MAX77675.....	21
端子説明.....	21
機能図.....	22
トップ・レベルの相互接続.....	22
詳細.....	23
製品番号のデコード.....	23
参考資料.....	24
電圧モニタ.....	24
IN の POR コンパレータ.....	24
IN の低電圧ロックアウト・コンパレータ.....	24
IN の過電圧ロックアウト・コンパレータ.....	25
熱モニタ.....	25
サーマル・シャットダウン.....	25
チップの識別.....	25
nEN イネーブル入力.....	25
nEN マニュアル・リセット.....	26
nEN の 3 つの機能：プッシュボタン、スライドスイッチ、ロジック.....	26
デバウンス機能付きの入力.....	26
nEN - V _{IN} 間の内部プルアップ抵抗.....	27
割込み (nIRQ).....	27
オン/オフ・コントローラ.....	28
トップ・レベルのオン/オフ・コントローラ.....	29
内部ウェイクアップ・フラグ.....	30
オン/オフ・コントローラの動作.....	31
フレキシブル・パワー・シーケンサ.....	31
nEN によるスタートアップのタイミング図.....	32

目次 (続き)

低消費電力モード.....	33
詳細—SIMO 昇降圧レギュレータ.....	34
利点および特長.....	34
インダクタのバレー電流.....	34
SIMO 制御方式.....	35
駆動能力.....	35
SIMO チャンネルの動作モード.....	35
例.....	35
降圧モード.....	36
昇降圧モード.....	36
昇圧モード.....	36
チャンネル間の切替え.....	36
SIMO のソフトスタート.....	36
上昇時のスルー・レート.....	37
出力電圧変化の遅延.....	37
SIMO レジスタ.....	37
SIMO のアクティブ放電抵抗.....	37
ブートストラップ・リフレッシュ.....	38
詳細—I ² C シリアル・インターフェース.....	38
利点および特長.....	38
I ² C のシステム構成.....	38
I ² C インターフェースの電源.....	39
I ² C データ転送.....	39
I ² C の開始および停止条件.....	39
I ² C のアクノレッジ・ビット.....	39
I ² C のスレーブ・アドレス.....	40
I ² C のクロック・ストレッチング.....	40
I ² C ジェネラル・コール・アドレス.....	40
I ² C デバイス ID.....	41
I ² C の通信速度.....	41
I ² C 通信プロトコル.....	41
単一レジスタへの書込み.....	41
連続する複数レジスタへの複数バイトの書込み.....	42
単一レジスタからの読出し.....	43
連続する複数レジスタからの読出し.....	44
最大 3.4MHz で動作する HS モードへの切替え.....	45
レジスタ・マップ.....	46
MAX77675.....	46
レジスタの詳細.....	46

目次 (続き)

アプリケーション情報.....	57
電力モードの設定.....	57
アプリケーション情報—SIMO 昇降圧レギュレータ.....	57
SIMO がサポートする出力電流.....	57
過負荷.....	59
インダクタの選択.....	59
入力コンデンサの選択.....	59
ブートストラップ・コンデンサの選択.....	59
出力コンデンサの選択.....	60
PVDD コンデンサと V _{DD} コンデンサ.....	60
不使用の出力.....	60
出力電圧リップル.....	60
PCB レイアウト・ガイド.....	61
コンデンサ.....	61
IN の入力コンデンサ.....	61
SBBx の出力コンデンサ.....	61
インダクタ.....	61
グラウンド接続.....	61
PCB レイアウト例.....	61
標準アプリケーション回路.....	62
標準アプリケーション回路.....	62
オーダー情報.....	63
改訂履歴.....	64

図一覧

図 1. 製品番号のデコード	23
図 2. nEN 使用時のタイミング図	26
図 3. デバウンス機能付きの入力	27
図 4. nEN のプルアップ抵抗の構成	27
図 5. オン/オフ・コントローラの状態図	29
図 6. オン/オフ・コントローラの動作	31
図 7. フレキシブル・パワー・シーケンサの基本的なタイミング図	32
図 8. nEN によるスタートアップのタイミング図 (ロジック・モード)	32
図 9. nEN によるスタートアップのタイミング図 (ロジック・モード、nEN をグラウンドに接続)	33
図 10. nEN によるスタートアップのタイミング図 (プッシュボタン・モード)	33
図 11. SIMO の簡略化したブロック図	34
図 12. 負荷電流の変化に伴うバレー電流の制御	35
図 13. I ² C の簡略化したブロック図	38
図 14. I ² C のシステム構成	39
図 15. I ² C の開始および停止条件	39
図 16. アクノレッジ・ビット	40
図 17. スレーブ・アドレスの例	40
図 18. 単一レジスタへ書き込みを行うバイト書き込みプロトコル	42
図 19. 連続する複数レジスタ X~N への書き込み	43
図 20. 単一レジスタから読出しを行うバイト読出しプロトコル	44
図 21. 連続する複数レジスタ X~N からの連続読出し	45
図 22. HS モードへの切替え	45
図 23. PCB 最上層と部品配置の例	62

表一覧

表 1. OTP オプション表	24
表 2. オン/オフ・コントローラの遷移/状態	29
表 3. SIMO 動作モードのスレッシュホールド	35
表 4. 動作モードの例	36
表 5. 出力電圧上昇時のスルー・レート	37
表 6. I ² C のスレーブ・アドレス・オプション	40
表 7. 電力モードの設定	57
表 8. 一般的なアプリケーションで SIMO がサポートする出力電流	57

絶対最大定格

nEN~GND	-0.3V~V _{IN} +0.3V
SCL, SDA~GND	-0.3V~+6V
IN, nIRQ~GND	-0.3V~+6V
PVDD, V _{DD} ~GND	-0.3V~+2.2V
SDA 連続電流	±20mA
IN 連続電流	1.2A _{RMS}
LXA 連続電流 (Note 1)	1.2A _{RMS}
LXB 連続電流 (Note 1)	1.2A _{RMS}
SBB0, SBB1, SBB2, SBB3~PGND	-0.3V~+6V
BST~IN	-0.3V~+6V

BST~LXB	-0.3V~+6V
SBB0, SBB1, SBB2, SBB3 の短絡時間	連続
PGND~GND	-0.3V~+0.3V
動作温度範囲	-40°C~+85°C
ジャンクション温度	+150°C
保存温度範囲	-65°C~+150°C
はんだ処理温度 (リフロー)	+260°C
連続消費電力 (多層基板、T _A =+70°C、+70°C を超えると 20.4mW/°C でディレーティング)	1632mW

Note 1: LXA または LXB には外部からバイアスを印加しないでください。LXA には、PGND との間、および IN との間に内部クランプ・ダイオードが接続されています。LXB には、PGND との間に内部ローサイド・クランプ・ダイオードが接続されていると共に、選択された SIMO 出力と動的に接続される内部ハイサイド・クランプ・ダイオードが備わっています。通常、これらのダイオードはスイッチング動作時に短時間だけ導通します。SIMO レギュレータがディスエーブルの場合、LXB-PGND 間の絶対最大電圧は-0.3V~V_{SBBx}+0.3V です。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。これらの規定はストレス定格のみを定めたものであり、この仕様の動作セクションに記載する規定値以上でデバイスが正常に動作することを意味するものではありません。デバイスを長時間絶対最大定格状態に置くこととデバイスの信頼性に影響を与えます。

推奨動作条件

PARAMETER	SYMBOL	CONDITION	TYPICAL RANGE	UNIT
IN Voltage	V _{IN}		2.5-5.5	V
SBB0/1/2/3 Output Voltage	V _{SBBx}	CNFG_SBB_TOP.STEP_SZ_SBBx = 0	0.5-5.5	V
		CNFG_SBB_TOP.STEP_SZ_SBBx = 1	0.5000-3.6875	
SBB0/1/2/3 Maximum Combined Output Current	I _{SBB0} + I _{SBB1} + I _{SBB2} + I _{SBB3}	Note 4	700	mA
V _{DD} Voltage	V _{DD}		1.8	V

Note: これらの条件範囲は保証値ではありません。

パッケージ情報

16 WLP、0.5mm ピッチ

Package code	W161N1+1
Outline Number	21-100374
Land Pattern Number	Refer to Application Note 1891
Thermal Resistance, Four-Layer Board:	
Junction to Ambient (θ _{JA})	49°C/W (2s2p board)
Junction to Case (θ _{JC})	N/A

最新のパッケージ外形図とランド・パターン (フットプリント) に関しては、www.maximintegrated.com/packages で確認してください。パッケージ・コードの「+」、「#」、「-」は RoHS 対応状況のみを示します。パッケージ図面は異なる末尾記号が示されている場合がありますが、図面は RoHS 状況に関わらず該当のパッケージについて図示しています。

パッケージの熱抵抗は、JEDEC 規格 JESD51-7 に記載の方法で 4 層基板を使用して求めたものです。パッケージの熱に対する考慮事項の詳細については、www.maxim-ic.com/thermal-tutorial を参照してください。

電气的特性

(V_{IN} = 3.7V、制限値は T_A = +25°C で 100%テストされています。特に指定のない限り、動作温度範囲 (T_A = -40°C~+85°C) および電源電圧範囲における制限値は、設計および特性評価により確保されています。「GBD」と記載された仕様は、設計により確保されていますが、出荷テストの対象外です。)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
INPUT CURRENT							
Shutdown Current	I _{SHDN}	All SBBx channels are disabled, V _{IN} = 3.7V, V _{LXA} = 0V	T _A = +25°C		0.3		μA
Quiescent Supply Current	I _Q	T _A = +25°C	All channels disabled, bias in LPM		3.8		μA
			All channels disabled, bias in NPM		10		
VOLTAGE MONITORS							
Input Voltage Range	V _{IN}			2.5		5.5	V
POWER-ON RESET (POR)							
POR Threshold	V _{POR}	V _{IN} falling			1.8		V
UNDERVOLTAGE LOCKOUT (UVLO)							
UVLO Threshold	V _{INUVLO}	V _{IN} falling, UVLO_F[1:0] = 0x4			2.3		V
UVLO Threshold Hysteresis	V _{INUVLO_HYS}	UVLO_H[1:0] = 0x5 (Note 2)			300		mV
OVERVOLTAGE LOCKOUT (OVLO)							
OVLO Threshold	V _{INOVLO}	V _{IN} rising		5.70	5.85	6.00	V
THERMAL MONITORS							
Overtemperature Lockout Threshold	T _{OTLO}	T _J rising			145		°C
Thermal Alarm Temperature 1	T _{JAL1}	T _J rising			90		°C
Thermal Alarm Temperature 2	T _{JAL2}	T _J rising			120		°C
ENABLE INPUT (nEN)							
nEN Input Leakage Current	I _{nEN_LKG}	V _{nEN} = V _{IN} = 5.5V CNFG_GLBL_A.PU_ DIS = 1	T _A = +25°C	-1	±0.001	+1	μA
			T _A = +85°C			±0.01	
nEN Input Falling Threshold	V _{TH_nEN_F}	nEN falling		V _{IN} - 1.6	V _{IN} - 1.2		V
nEN Input Rising Threshold	V _{TH_nEN_R}	nEN rising			V _{IN} - 1.1	V _{IN} - 0.6	V
Debounce Time	t _{DBNC_nEN}	CNFG_GLBL_A.DBEN_nEN = 0			100		μs
		CNFG_GLBL_A.DBEN_nEN = 1 (Note 5)			30		ms

電気的特性 (続き)

(V_{IN} = 3.7V、制限値は T_A = +25°C で 100%テストされています。特に指定のない限り、動作温度範囲 (T_A = -40°C~+85°C) および電源電圧範囲における制限値は、設計および特性評価により確保されています。「GBD」と記載された仕様は、設計により確保されていますが、出荷テストの対象外です。)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Manual Reset Time	t _{MRST}	(Note 3 and Note 5)	CNFG_GLBL_A.MRT [1:0] = 0x0	3.75	4.00	5.25	s
			CNFG_GLBL_A.MRT [1:0] = 0x1	7.55	8.00	9.45	
			CNFG_GLBL_A.MRT [1:0] = 0x2	11.35	12.00	13.65	
			CNFG_GLBL_A.MRT [1:0] = 0x3	15.15	16.00	17.85	
nEN Pullup	R _{nEN_PU}	Pullup to V _{IN}	CNFG_GLBL_A.PU_DIS = 0		200		kΩ
OPEN-DRAIN INTERRUPT OUTPUT (nIRQ)							
Output Low Voltage		Sinking 2mA				0.4	V
Output Falling Edge Time	t _{f_nIRQ}	C _{IRQ} = 25pF (Note 5)			1.5		ns
Leakage Current	I _{nIRQ_LKG}	V _{IN} = 5.5V, nIRQ set to high impedance, V _{nIRQ} = 0V or 5.5V	T _A = +25°C	-1	±0.001	+1	μA
			T _A = +85°C			±0.01	
FLEXIBLE POWER SEQUENCER							
Power-Up Event Periods	t _{EN}	See Figure 7. (Note 5)			1.28		ms
Power-Down Event Periods	t _{DIS}	See Figure 7. (Note 5)			2.56		ms
BIAS							
Enable Delay	t _{BIAS_EN}				1		ms
PVDD Output Voltage	V _{PVDD}				1.8		V
V _{DD} Input Voltage	V _{DD}				1.8		V

Note 2 : アナログ・デバイセズの工場出荷時に設定されます。

Note 3 : マニュアル・リセット時間の誤差は、パーセンテージにするとすべてのオプションで同じです。

電气的特性-SIMO 昇降圧レギュレータ

(V_{IN} = 3.7V、C_{SBBx} = 22μF、L = 1.5μH、制限値は T_A = +25°C で 100%テストされています。特に指定のない限り、動作温度範囲 (T_A = -40°C~+85°C) および電源電圧範囲における制限値は、設計および特性評価により確保されています。「GBD」と記載された仕様は、設計により確保されていますが、出荷テストの対象外です。)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
GENERAL CHARACTERISTICS							
SIMO Quiescent Supply Current	I _{Q_SIMO}	T _A = +25°C, bias in LPM (Note 5)	Total current for the first channel at 1.8V output	4.0		μA	
			Current for each additional channel at 1.8V output	0.2			
		T _A = +25°C, bias in NPM (Note 5)	Current for the first channel at 1.8V output	230			
			Current for each additional channel at 1.8V output	61			
OUTPUT VOLTAGE RANGE (SBB0/1/2/3)							
Programmable Output Voltage Range		CNFG_SBB_TOP_A.STEP_SZ_SBBx = 0	0.5	5.5		V	
		CNFG_SBB_TOP_A.STEP_SZ_SBBx = 1	0.5	3.6875			
Output DAC Bits			8		bits		
Output DAC LSB Size		CNFG_SBB_TOP_A.STEP_SZ_SBBx = 0	25		mV		
		CNFG_SBB_TOP_A.STEP_SZ_SBBx = 1	12.5				
OUTPUT VOLTAGE ACCURACY							
Output Voltage Accuracy		I _{SBBx} = 1mA, typical is based on an average over 100ms, V _{DD} = 1.8V, V _{SBBx} = 1.8V	T _A = +25°C	-3.0	+3.0		%
			T _A = -40°C to +85°C	-4.0	+4.0		
		I _{SBBx} = 300mA, typical is based on an average over 100ms, V _{DD} = 1.8V, V _{SBBx} = 1.8V	T _A = +25°C	-2.0	+2.0		
			T _A = -40°C to +85°C	-4.0	+4.0		
TIMING CHARACTERISTICS							
Enable Delay	t _{SIMO_EN}	Delay time from the SIMO receiving its first enable signal to when it begins to switch in order to service that output.	450		μs		
		After the first SIMO channel has been enabled, subsequent enable signals cause their outputs to begin switching after this delay time.	150				

電气的特性-SIMO 昇降圧レギュレータ (続き)

(V_{IN} = 3.7V、C_{SBBx} = 22μF、L = 1.5μH、制限値は T_A = +25°C で 100%テストされています。特に指定のない限り、動作温度範囲 (T_A = -40°C~+85°C) および電源電圧範囲における制限値は、設計および特性評価により確保されています。「GBD」と記載された仕様は、設計により確保されていますが、出荷テストの対象外です。)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
GENERAL CHARACTERISTICS							
Soft-Start Slewing Rate	dV/dt _{SS}	CNFG_SBB_TOP_B.S R_SBBx = 0	1.0	2.0	3.0	mV/μs	
		CNFG_SBB_TOP_B.S R_SBBx = 1 (Note 5)	CNFG_SBB_TOP_B. DVS_SLEW = 0		5.0		
			CNFG_SBB_TOP_B. DVS_SLEW = 1		10		
POWER STAGE CHARACTERISTICS							
LXA Leakage Current		All SBB channels are disabled, V _{IN} = 5.5V, V _{LXA} = 0V, or 5.5V	T _A = +25°C	-1	±0.01	+1	μA
			T _A = +85°C	±0.1			
LXB Leakage Current		All SBB channels are disabled, V _{IN} = 5.5V, V _{LXA} = 0V or 5.5V, all V _{SBBx} = 4.0V	T _A = +25°C	-1	±0.01	+1	μA
			T _A = +85°C	±0.1			
Disabled Output Leakage Current		All SBB channels are disabled, active discharge disabled (ADE_SBBx = 0), V _{SBBx} = 4.0V, V _{LXB} = 0V, V _{IN} = V _{BST} = 5.5V	T _A = +25°C	0.05		1	μA
			T _A = +85°C	0.1			
Active-Discharge Impedance	R _{AD_SBBx}	All SBB channels are disabled, active discharge enabled (ADE_SBBx = 1)	80	140	260	Ω	

Note 4: 詳細については、SIMO がサポートする出力電流のセクションを参照してください。

電气的特性-I²C シリアル・インターフェース

(V_{IN} = 3.7V、制限値は T_A = +25°C で 100%テストされています。特に指定のない限り、動作温度範囲 (T_A = -40°C~+85°C) および電源電圧範囲における制限値は、設計および特性評価により確保されています。「GBD」と記載された仕様は、設計により確保されていますが、出荷テストの対象外です。)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SDA AND SCL I/O STAGE						
SCL, SDA Input High Voltage	V _{IH}	V _{IN} = 3.7V, T _A = +25°C	0.7 × V _{DD}			V
SCL, SDA Input Low Voltage	V _{IL}	T _A = +25°C	0.3 × V _{DD}			V

電气的特性-I²C シリアル・インターフェース (続き)

(V_{IN} = 3.7V、制限値は T_A = +25°C で 100%テストされています。特に指定のない限り、動作温度範囲 (T_A = -40°C~+85°C) および電源電圧範囲における制限値は、設計および特性評価により確保されています。「GBD」と記載された仕様は、設計により確保されていますが、出荷テストの対象外です。)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCL, SDA Input Hysteresis	V _{HYS}	T _A = +25°C		0.05 × V _{DD}		V
SCL, SDA Input Leakage Current	I _I	V _{SCL} = V _{SDA} = V _{DD}	-1		+1	μA
SDA Output Low Voltage	V _{OL}	Sinking 20mA			0.4	V
SCL, SDA Pin Capacitance	C _I	(Note 5)		10		pF
Output Fall Time from V _{IH} to V _{IL}	t _{OF}	(Note 5)			120	ns
I²C-COMPATIBLE INTERFACE TIMING (STANDARD, FAST, AND FAST-MODE PLUS) (Note 5)						
Clock Frequency	f _{SCL}		0		1000	kHz
Hold Time (REPEATED) START Condition	t _{HD_STA}		0.26			μs
SCL Low Period	t _{LOW}		0.5			μs
SCL High Period	t _{HIGH}		0.26			μs
Setup Time REPEATED START Condition	t _{SU_STA}		0.26			μs
Data Hold Time	t _{HD_DAT}		0			μs
Data Setup Time	t _{SU_DAT}		50			ns
Setup Time for STOP Condition	t _{SU_STO}		0.26			μs
Bus Free Time between STOP and START Condition	t _{BUF}		0.5			μs
Pulse Width of Suppressed Spikes	t _{SP}	Maximum pulse width of spikes that must be suppressed by the input filter			50	ns
I²C-COMPATIBLE INTERFACE TIMING (HIGH-SPEED MODE, CB = 100pF) (Note 5)						
Clock Frequency	f _{SCL}				3.4	MHz
Setup Time REPEATED START Condition	t _{SU_STA}		160			ns
Hold Time (REPEATED) START Condition	t _{HD_STA}		160			ns
SCL Low Period	t _{LOW}		160			ns
SCL High Period	t _{HIGH}		60			ns
Data Setup Time	t _{SU_DAT}		10			ns
Data Hold Time	t _{HD_DAT}		0		70	ns
SCL Rise Time	t _{rCL}	T _A = +25°C	10		40	ns
Rise Time of SCL Signal After REPEATED START Condition and After Acknowledge Bit	t _{rCL1}	T _A = +25°C	10		80	ns

電气的特性—I²C シリアル・インターフェース (続き)










(V_{IN} = 3.7V、制限値は T_A = +25°C で 100%テストされています。特に指定のない限り、動作温度範囲 (T_A = -40°C~+85°C) および電源電圧範囲における制限値は、設計および特性評価により確保されています。「GBD」と記載された仕様は、設計により確保されていますが、出荷テストの対象外です。)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCL Fall Time	t _{rCL}	T _A = +25°C	10		40	ns
SDA Rise Time	t _{rDA}	T _A = +25°C	10		80	ns
SDA Fall Time	t _{fDA}	T _A = +25°C	10		80	ns
Setup Time for STOP Condition	t _{SU_STO}		160			ns
Bus Capacitance	C _B				100	pF
Pulse Width of Suppressed Spikes	t _{SP}	Maximum pulse width of spikes that must be suppressed by the input filter			10	ns
I²C-COMPATIBLE INTERFACE TIMING (HIGH-SPEED MODE, C_B = 400pF) (Note 5)						
Clock Frequency	f _{SCL}				1.7	MHz
Setup Time REPEATED START Condition	t _{SU_STA}		160			ns
Hold Time (REPEATED) START Condition	t _{HD_STA}		160			ns
SCL Low Period	t _{LOW}		320			ns
SCL High Period	t _{HIGH}		120			ns
Data Setup Time	t _{SU_DAT}		10			ns
Data Hold Time	t _{HD_DAT}		0		150	ns
SCL Rise Time	t _{rCL}	T _A = +25°C	20		80	ns
Rise Time of SCL Signal After REPEATED START Condition and After Acknowledge Bit	t _{rCL1}	T _A = +25°C	20		160	ns
SCL Fall Time	t _{fCL}	T _A = +25°C	20		80	ns
SDA Rise Time	t _{rDA}	T _A = +25°C	20		160	ns
SDA Fall Time	t _{fDA}	T _A = +25°C	20		160	ns
Setup Time for STOP Condition	t _{SU_STO}		160			ns
Bus Capacitance	C _B				400	pF
Pulse Width of Suppressed Spikes	t _{SP}	Maximum pulse width of spikes that must be suppressed by the input filter		10		ns

Note 5: 設計ガイドラインのみ。出荷テストの対象外です。










標準動作特性

(標準アプリケーション回路。特に指定のない限り、V_{IN} = 3.7V、C_{SBBx} = 22μF、L = 1.5μH、T_A = +25°C、V_{SBB0} = 1.8V、V_{SBB1} = 1.1V、V_{SBB2} = 0.7V、V_{SBB3} = 3.3V。)












標準動作特性 (続き)

(標準アプリケーション回路。特に指定のない限り、V_{IN} = 3.7V、C_{SBBx} = 22μF、L = 1.5μH、T_A = +25°C、V_{SBB0} = 1.8V、V_{SBB1} = 1.1V、V_{SBB2} = 0.7V、V_{SBB3} = 3.3V。)












標準動作特性 (続き)

(標準アプリケーション回路。特に指定のない限り、V_{IN} = 3.7V、C_{SBBx} = 22μF、L = 1.5μH、T_A = +25°C、V_{SBB0} = 1.8V、V_{SBB1} = 1.1V、V_{SBB2} = 0.7V、V_{SBB3} = 3.3V。)












標準動作特性 (続き)

(標準アプリケーション回路。特に指定のない限り、V_{IN} = 3.7V、C_{SBBx} = 22μF、L = 1.5μH、T_A = +25°C、V_{SBB0} = 1.8V、V_{SBB1} = 1.1V、V_{SBB2} = 0.7V、V_{SBB3} = 3.3V。)




標準動作特性 (続き)

(標準アプリケーション回路。特に指定のない限り、V_{IN} = 3.7V、C_{SBBx} = 22μF、L = 1.5μH、T_A = +25°C、V_{SBB0} = 1.8V、V_{SBB1} = 1.1V、V_{SBB2} = 0.7V、V_{SBB3} = 3.3V。)







標準動作特性 (続き)

(標準アプリケーション回路。特に指定のない限り、V_{IN} = 3.7V、C_{SBBx} = 22μF、L = 1.5μH、T_A = +25°C、V_{SBB0} = 1.8V、V_{SBB1} = 1.1V、V_{SBB2} = 0.7V、V_{SBB3} = 3.3V。)




標準動作特性 (続き)

(標準アプリケーション回路。特に指定のない限り、 $V_{IN} = 3.7V$ 、 $C_{SBBx} = 22\mu F$ 、 $L = 1.5\mu H$ 、 $T_A = +25^\circ C$ 、 $V_{SBB0} = 1.8V$ 、 $V_{SBB1} = 1.1V$ 、 $V_{SBB2} = 0.7V$ 、 $V_{SBB3} = 3.3V$ 。)



ピン配置

MAX77675



端子説明


ピン	名称	説明	タイプ
トップ・レベル			
C2	nEN	アクティブ・ローのイネーブル入力。nENは、プッシュボタン、スライドスイッチ、またはロジック設定に対応します。使用しない場合、nENはINに接続します。	Digital Input
B2	nIRQ	アクティブ・ロー、オープンドレインの割り込みピン。nIRQには100kΩのプルアップ抵抗を接続します。	Digital Output
B1	SCL	I ² Cクロック。	Digital Input
C1	SDA	I ² Cデータ。	Digital I/O
D1	IN	入力電圧接続。	Power Input
A1	GND	低ノイズのグラウンド。GNDは、PGND、およびPCBの低インピーダンスのグラウンド・プレーンに接続します。	Ground
A2	V _{DD}	デバイスの電源入力。PVDDに接続します。10μFのコンデンサでGNDにバイパスします。	Power Input
D4	PVDD	1.8Vの内部電源。このピンは10μFのコンデンサでバイパスし、V _{DD} に接続します。それ以外のものをこのピンに接続しないでください。PVDDにプルアップ抵抗を接続する必要がある場合、接続ポイントはできるだけこのピンではなくコンデンサに近づけるようにしてください。詳細については、 PCBレイアウト・ガイド のセクションを参照してください。	Power Output
SIMO昇降圧レギュレータ			
A3	SBB0	SIMO昇降圧レギュレータの出力0。SBB0はSIMO昇降圧レギュレータの電力出力チャンネル0です。このピンを使用しない場合は、 不使用の出力 のセクションを参照してください。	Power Output
A4	SBB1	SIMO昇降圧レギュレータの出力1。SBB1はSIMO昇降圧レギュレータの電力出力チャンネル1です。このピンを使用しない場合は、 不使用の出力 のセクションを参照してください。	Power Output
B4	SBB2	SIMO昇降圧レギュレータの出力2。SBB2はSIMO昇降圧レギュレータの電力出力チャンネル2です。このピンを使用しない場合は、 不使用の出力 のセクションを参照してください。	Power Output

端子説明 (続き)

ピン	名称	説明	タイプ
C4	SBB3	SIMO 昇降圧レギュレータの出力 3。SBB3 は SIMO 昇降圧レギュレータの電力出力チャンネル 3 です。このピンを使用しない場合は、 不使用の出力 のセクションを参照してください。	Power Output
B3	BST	ハイサイド出力 NMOS ドライバ用の SIMO 電源入力。BST と LXB の間に 10nF のセラミック・コンデンサを接続します。	Power Input
C3	LXB	スイッチング・ノード B。SBB _x がイネーブルのとき、LXB は PGND と SBB _x の間で駆動されます。すべての SIMO チャンネルがディスエーブルのとき、LXB は PGND に駆動されます。	Power I/O
D2	LXA	スイッチング・ノード A。SIMO チャンネルのいずれかがイネーブルのとき、LXA は PGND と IN の間で駆動されます。すべての SIMO チャンネルがディスエーブルのとき、LXA は PGND に駆動されます。	Power I/O
D3	PGND	SIMO のローサイド FET の電源グラウンド。PGND は、GND、および PCB の低インピーダンスのグラウンド・プレーンに接続します。	Ground

機能図

トップ・レベルの相互接続



詳細

MAX77675 は、低消費電力アプリケーション向けのパワー・マネージメント・ソリューションを提供します。SIMO 昇降圧レギュレータが、個別に設定可能な 4 個の電源レールを効率的に提供します。

双方向の I²C シリアル・インターフェースにより、デバイスの設定、および状態のチェックが可能です。内部のオン/オフ・コントローラがデバイスの電源シーケンスと監視機能を提供します。

製品番号のデコード

多様なアプリケーションに対応するため、MAX77675 には様々なワントタイム・プログラマブル (OTP) オプションやバリエーションがあります。OTP オプションによって、出力電圧などのデフォルト値が設定されます。これらの識別方法については、[図 1](#) を参照してください。[表 1](#) に、使用可能なすべての OTP オプションを示します。詳細については、[製品名の表記方法](#)を参照してください。




図 1. 製品番号のデコード

表 1. OTP オプション表

BLOCK	BIT FIELD NAME	SETTING NAME	OTP LETTER AND SETTINGS
Global	CID[7:0]	OTP Identifier	0x3
	PU_DIS	Pullup Disable	Disabled
	BIAS_LPM	Bias Power Mode	LPM
	MRT	Manual Reset Time	8s
	nEN_MODE	nEN Mode	Logic
	DBEN_nEN	nEN Debounce Time	100μs
	ADDR	I ² C Address (7-bit)	0x44
	OVLO_R	OVLO Rising Threshold	5.85V
	UVLO_F	UVLO Falling Threshold	2.30V
	UVLO_H	UVLO Threshold Hysteresis	0.30V
SIMO	TV_SBB0[7:0]	SBB0 V _{OUT}	1.800V
	ADE_SBB0	Active-Discharge Resistor Enable	Enabled
	EN_SBB0[2:0]	SBB0 Enable Control	FPS Slot 2
	TV_SBB1[7:0]	SBB1 V _{OUT}	1.100V
	ADE_SBB1	Active-Discharge Resistor Enable	Enabled
	EN_SBB1[2:0]	SBB1 Enable Control	FPS Slot 1
	TV_SBB2[7:0]	SBB2 V _{OUT}	0.700V
	ADE_SBB2	Active-Discharge Resistor Enable	Enabled
	EN_SBB2[2:0]	SBB2 Enable Control	FPS Slot 0
	TV_SBB3[7:0]	SBB3 V _{OUT}	3.300V
	ADE_SBB3	Active-Discharge Resistor Enable	Enabled
	EN_SBB3[2:0]	SBB3 Enable Control	FPS Slot 3

参考資料

本デバイスには、以下の参考資料が用意されています。

- MAX77675 の [レジスタ・マップ](#) : I²C で読出し/書込み可能なすべてのレジスタを記載した表です。
- MAX77675 の [Programmer's Guide](#) : ソフトウェアを実装するための基本的なガイドです。(注: このガイドは、MAX77655 と MAX77675 の両方で利用可能です。)
- MAX77675 の [SIMO Calculator](#) : 与えられた電圧値と電流値に対応しているかどうかを判断するためのツールです。このツールは、製品ウェブ・ページの [設計リソース](#) から入手できます。

電圧モニタ

デバイスは、正常な動作を確保するために、3 つのコンパレータ (POR、UVLO、OVLO) を使用して入力電圧 (V_{IN}) を監視します。これらのコンパレータにはヒステリシスが含まれており、ノイズの多いシステムの遷移時に出力状態が切り替わってしまわないようにします。

IN の POR コンパレータ

IN の POR コンパレータは、V_{IN} を監視してパワーオン・リセット信号 (POR) を生成します。V_{IN} が V_{POR} より低いとき、デバイスはリセット状態 (RST = 1、POR = 1) に保持されます。V_{IN} が V_{POR} より高くなると、デバイスはシャットダウン状態 (RST = 1、POR = 0) に入ります。詳細については、[図 5](#) と [表 2](#) を参照してください。

IN の低電圧ロックアウト・コンパレータ

IN の UVLO コンパレータは、V_{IN} を監視し、V_{IN} が UVLO のスレッショルドを下回ると INUVLO 信号を生成します。

INUVLO 信号は、トップ・レベルのデジタル・コントローラに送られます。UVLO コンパレータの詳細については、[図 5](#) と [表 2](#) を参照してください。

- デバイスがシャットダウン状態になると、UVLO コンパレータはディスエーブルされます。
- シャットダウン状態が終わると、UVLO コンパレータはイネーブルされ、デバイスは入力電圧を監視できるようになります。V_{IN} が UVLO の立上がりスレッシュホールドを超え、ウェイクアップ信号を受信すると、デバイスはリソース・オン状態に遷移することができますが、そうでない場合は、デバイスはシャットダウン状態に戻ります。

IN の過電圧ロックアウト・コンパレータ

デバイスの最大動作電圧 (V_{IN}) は定格 5.5V、絶対最大入力電圧は 6.0V です。OVLO による監視は、電源電圧が V_{INOVLO} を超えたときに動作を抑制することにより、デバイスの堅牢性を高めます。OVLO コンパレータの詳細については、[図 5](#) と [表 2](#) を参照してください。

- デバイスがシャットダウン状態になると OVLO コンパレータはディスエーブルされます。

熱モニタ

MAX77675 は、3 個のグローバル・サーマル・センサーを内蔵しています。

- ジャンクション温度アラーム 1 → 90°C
- ジャンクション温度アラーム 2 → 120°C
- ジャンクション温度シャットダウン → 145°C

ジャンクション温度アラームは、マスク可能な立上がり割込みとステータス・ビットを備えています (詳細については、[レジスタ・マップ](#) を参照)。あらゆるシステムにおいて、温度アラームにはマスクしないことを推奨します。第 1 のアラームがトリガされると、システム・ソフトウェアはシステムの消費電力低減を試行します。第 2 のアラームがトリガされた場合、消費電力の低減は不成功となり、システム・ソフトウェアはデバイスをオフにします。最終的にジャンクション温度がジャンクション温度シャットダウンに達した場合、MAX77675 は ERCFLAG.TOVLD ビットをセットして自動的にオフします。

ジャンクション温度シャットダウンが行われた後、システムを再びイネーブルすることができます。システム・ソフトウェアは、初期化中に ERCFLAG レジスタを読み出すことができ、ERCFLAG.TOVLD = 1 を確認すると過熱イベントが発生したことを記録します。

サーマル・シャットダウン

MAX77675 は、熱過負荷を監視するサーマル・センサーを内蔵しています。熱過負荷アラームは、ジャンクション温度が +145°C (T_{IOVLD}) を超えると TOVLD 信号を生成します。オン/オフ・コントローラが TOVLD を提供します。TOVLD がアサートされると、オン/オフ・コントローラは MAX77675 のすべての機能をディスエーブルして強制的にシステムをリセットします。すべての機能がディスエーブルされると、再び MAX77675 をオンするためにすぐにウェイクアップ・イベントが要求されます。ジャンクション温度がまだ +145°C を超えているときにウェイクアップ・イベントが MAX77675 をオンした場合、オン/オフ・コントローラは即座にすべての機能をディスエーブルし、再び強制的にシステムをリセットします。低消費電力モードでは、熱監視機能はサンプリングにより実行され、自己消費電流を抑えます。ホストは、ERCFLAG.TOVLD フラグを読み出すことによって熱過負荷状態が発生したかどうかを確認できます。

チップの識別

MAX77675 の様々な OTP バリエーションは、デフォルトの出力電圧や電源シーケンスといった様々な設定値を示します。OTP バリエーションはチップの識別番号によって確認でき、識別番号は CID レジスタから読み出すことができます。

nEN イネーブル入力

nEN は、デバウンス機能を内蔵したアクティブ・ローのデジタル入力で、通常はシステムのオン・キーによって提供されます。デバウンス時間は、CNFG_GLBL_A.DBEN_nEN を使用して設定できます。この入力の主な目的は、PMIC のウェイクアップ信号を生成し、レギュレータをオンにすることです。代替機能として、nEN にはマスク可能な立上がり/立下がり割込み (INTM_GLBL.nEN_R および INTM_GLBL.nEN_F) が使用できます。

nEN 入力、プッシュボタン (CNFG_GLBL_A.nEN_MODE[1:0] = 0x0)、スライドスイッチ (CNFG_GLBL_A.nEN_MODE[1:0] = 0x1)、または外部デバイスのロジック出力 (CNFG_GLBL_A.nEN_MODE[1:0] = 0x2) を使用して動作するように設定できます。詳細については [図 2](#) を参照してください。プッシュボタンとスライドスイッチの両モードでは、オン/オフ・コントローラは nEN 入力の立下がりエッジを検出してパワーアップ・シーケンスを開始します。ロジック・モードでは、オン/オフ・コントローラは nEN 値に応じてパワーアップ・シーケンスとパワーダウン・シーケンスを開始します。ロジック・モードではバウンスの防止は行いません。

nEN マニュアル・リセット

オン/オフ・コントローラがリソース・オン状態のとき、nEN ピンはマニュアル・リセット入力として動作します。マニュアル・リセット機能は、プロセッサとの通信に失敗したときに、強制的にパワーダウンさせるために利用します。nEN がプッシュボタン・モードに設定され、入力がマニュアル・リセット時間 (t_{MRST}) の間アサート (nEN =ロー) されると、オン/オフ・コントローラはパワーダウン・シーケンスを開始し、シャットダウン・モードに移行します。nEN がスライドスイッチ・モードに設定され、入力がマニュアル・リセット時間 (t_{MRST}) の間アサート解除 (nEN =ハイ) されると、オン/オフ・コントローラはパワーダウン・シーケンスを開始し、シャットダウン・モードに移行します。ロジック・モードはマニュアル・リセット時間 (t_{MRST}) に依らないため、nEN がハイになるとオン/オフ・コントローラはパワーダウン・シーケンスを開始し、シャットダウン・モードに移行します。すべてのモードにおいて、リセットが行われたことを示すために ERCFLAG.MRST フラグがセットされます。

nEN の 3 つの機能：プッシュボタン、スライドスイッチ、ロジック

nEN デジタル入力は、プッシュボタン・スイッチ、スライドスイッチ、またはロジック出力で動作するように設定できます。図 2 に、nEN の 3 つの機能によるパワーオン・シーケンスおよびマニュアル・リセットのタイミング図を示します。




図 2. nEN 使用時のタイミング図

デバウンス機能付きの入力

nEN は、不要な遷移を排除するため、立上がりエッジと立下がりエッジの両方でバウンスを防止します。デバウンス時間の間に入力は安定したロジック・レベルになり、出力のロジック状態が変化します。図 3 に、nEN のデバウンス機能のタイミング図の例を示します。

nIRQ はアクティブ・ローのオープンドレイン出力で、通常はプロセッサの割り込み入力に接続され、割り込みイベントをトリガするために使用します。マスクが解除されている割り込みが発生すると、このピンがアサートされます（アクティブ・ロー）。この信号にはプルアップ抵抗が必要ですが、通常はホスト・プロセッサに内蔵されています。プロセッサに内蔵されていない場合は、基板にプルアップ抵抗を実装する必要があります。

オン/オフ・コントローラ

オン/オフ・コントローラは、複数のパワーアップ（ウェイクアップ）およびパワーダウン（シャットダウン）条件を監視します。そして、システムおよびプロセッサの動作モードを移行させるために必要なリソースのイネーブル/ディスエーブルを行います。

多くのシステムは 1 個のパワー・マネージメント・コントローラと 1 個のプロセッサしか備えていないため、オン/オフ・コントローラをマスタ・コントローラとして使用します。この場合、オン/オフ・コントローラがウェイクアップ・イベントを受信すると、プロセッサをパワーアップするために必要ないくつかの、あるいはすべてのレギュレータをイネーブルします。その後、プロセッサがシステムを管理します。この動作を概念化したものを図 5 と表 2 に示します。パワーアップ時におけるオン/オフ・コントローラの代表的な動作は、次のとおりです。

1. IN に電力を供給し、シャットダウン状態から開始します。
2. システムのオン・キー（nEN=ロー）を押すと、2、3A、4 の順に遷移し、リソース・オン状態になります。
3. デバイスは、リソース・オン状態において必要な機能を実行します。マニュアル・リセットが発生すると、デバイスは 5A、6、10 の順に遷移し、シャットダウン状態になります。

システムによっては、複数のパワー・マネージメント・ブロック、メイン・プロセッサおよびサブプロセッサを備えたものもあります。このようなシステムにおいてハイ・レベルのプロセッサで I²C ポートが使用できる場合、本デバイスは回路の周辺機能用のサブパワー・マネージメント・ブロックとして使用できます。このスレープ動作を概念化したものを図 5 と表 2 に示します。必要に応じて、nEN ピンのデバウンス機能による遅延を避けたい場合は、OTP で nEN がロジック・モードに設定された MAX77675 (CNFG_GLBL_A.nEN_MODE[1:0] = 0b10) を使用してください。この方法でオン/オフ・コントローラを使用した場合の代表的な動作を以下に示します。

1. IN に電力を供給し、シャットダウン状態から開始します。
2. ハイ・レベルのプロセッサで本デバイスのリソースをオンにする必要がある場合は、nEN をローにして 2、3A、4 の順に遷移させ、リソース・オン状態にします。
3. ハイ・レベルのプロセッサから、I²C コマンドを使用して本デバイスのリソースを制御することができます（例えばレギュレータのターン・オン/オフ）。
4. ハイ・レベルのプロセッサで本デバイスをオフにする準備ができたときには、I²C を通じてソフトウェア・コマンド (CNFG_GLBL_B.SFT_CTRL[1:0]) を使用するか nEN をハイにして、5A、6、10 の順に遷移させ、シャットダウン状態にします。
5. ハイ・レベルのプロセッサで FPS の出力をパワーダウンして、なおかつ (I²C 通信のため) バイアスはイネーブルのままにする必要がある場合は、ハイ・レベルのプロセッサから SFT_STBY コマンド (CNFG_GLBL_B.SFT_CTRL[1:0] = 0x3) を送信し、5B、6 の順に遷移させてスタンバイ状態にします。
6. その後スタンバイ状態を終わらせるには、プロセッサから SFT_EXIT_STBY コマンド (CNFG_GLBL_B.SFT_CTRL[1:0] = 0x4) を送信し、7 に遷移させてウェイクアップ動作を再開させることでリソース・オン状態に戻すことができます。

トップ・レベルのオン/オフ・コントローラ




図 5. オン/オフ・コントローラの状態図

表 2. オン/オフ・コントローラの遷移/状態

遷移/状態	条件
0	IN 電圧が POR スレッシュホールドより低い ($V_{IN} < V_{POR}$)。
1	IN 電圧が POR スレッシュホールドより高い ($V_{IN} > V_{POR}$)。
SHUTDOWN	デバイスは、ウェイクアップ信号によりメイン・バイアス回路がイネーブルされるまで待機中。 ● デバイスの消費電流が最小になる状態 ($I_Q \sim 0.3\mu A$)。 ● メイン・バイアス回路と I ² C はオフ、POR コンパレータはオン。 ● ERCFLAG レジスタの値は保存。
2	ウェイクアップ信号を受信。 ● デバウンス後のオン・キー (nEN) 立下がりエッジを検出 (プッシュボタンまたはスライドスイッチ・モード)、または ● nEN がロー (ロジック・モード)、または ● コールド・リセット・コマンドにより内部のウェイクアップ・フラグがセットされる。
3	フォルト状態が検出されていない。ERCFLAG レジスタの状態: UVLO = 0、OVLO = 0、TOVLD = 0。
4	パワーアップ・シーケンスが完了。

表 2. オン/オフ・コントローラの遷移/状態 (続き)

遷移/状態	条件
RESOURCE ON	フレキシブル・パワー・シーケンスのパワーアップが完了し I ² C がオン。メイン・バイアス回路がイネーブル。
5A	パワーダウン・リクエストを受信。 <ul style="list-style-type: none"> ソフトウェアによるコールド・リセット (CNFG_GLBL_B.SFT_CTRL[1:0]=0b01) が発生、または ソフトウェアによるパワーオフ (CNFG_GLBL_B.SFT_CTRL[1:0]=0b10) が発生、または マニュアル・リセットが発生。
5B	スタンバイ・モードに入るための I ² C コマンド、SFT_STBYを受信。
STANDBY	デバイスは、ウェイクアップ信号により再始動するまで待機中。 <ul style="list-style-type: none"> FPS の SIMO チャンネルはオフ。 (CNFG_SBBx_B.EN_SBBx[2:0]=0x6 または 0x7) によって指定された SIMO チャンネルはオンのまま。 メイン・バイアス回路はイネーブルされており、I²C はオン。 CNFG_GLBL_A.BIAS_LPM = 1 の場合、メイン・バイアス回路は低消費電力モード。
6	パワーダウン・シーケンスが完了。
7	ウェイクアップ信号を受信。 <ul style="list-style-type: none"> デバウンス後のオン・キー (nEN) 立下がりエッジを検出 (プッシュボタン・モード)、または I²C ウェイクアップ・コマンドの SFT_EXIT_STBYを受信、または マニュアル・リセットが発生。
8	<ul style="list-style-type: none"> システムの過熱ロックアウト ($T_J > T_{OTLO}$)、または システムの低電圧ロックアウト ($V_{IN} < V_{INUVLO}$)、または システムの過電圧ロックアウト ($V_{IN} > V_{INOVLO}$)。
9	即時シャットダウンが完了。
10	バイアスがディスエーブル。
11	nEN がハイ (ロジック・モード)。

内部ウェイクアップ・フラグ

リセットによってシャットダウン状態に遷移した後、デバイスを再びパワーアップさせるには、内部ウェイクアップ・フラグをセットしてウェイクアップ・リクエストを記憶させます。内部ウェイクアップ・フラグによって 2 への遷移がトリガされます (図 5 と表 2 を参照)。次のいずれかが発生すると、内部ウェイクアップ・フラグがセットされます。

- プッシュボタン・モードまたはスライドスイッチ・モードにおいて、nEN のデバウンスを処理 (nEN イネーブル入力のセクションを参照)
 - 例えば、プッシュボタンが押された後、あるいはスライドスイッチがハイに切り替えられた後
- ロジック・モードにおいて、nEN がロー (nEN イネーブル入力のセクションを参照)
- ソフトウェアによるコールド・リセット・コマンドの送信 (CNFG_GLBL.SFT_CTRL[1:0]=0b01)

オン/オフ・コントローラの動作




図 6. オン/オフ・コントローラの動作

フレキシブル・パワー・シーケンス

ハードウェアまたはソフトウェアによる制御下では、FPS によってリソースをパワーアップさせることができます。また、調整可能なパワーアップ・スロットおよびパワーダウン・スロットを使用して、各リソースを個別にパワーアップしたり、他のレギュレータと一緒にパワーアップしたりできます（シーケンシング）。図 7 に FPS の制御下で 4 つのリソースがパワーアップする動作を示します。

フレキシブル・シーケンスは、1 つのマスタ・シーケンス・タイマーと 4 つのスレーブ・リソース（SBB0、SBB1、SBB2、SBB3）で構成されます。FPS がイネーブルされると、マスタ・タイマーはデバイスのパワーアップおよびパワーダウン用の 4 つのシーケンス・イベントを生成します。

これにより、パワーダウン・シーケンスには最大 195.24ms (60ms + 4 × 2.56ms のパワーダウン・スロット遅延+ 125ms の出力放電遅延) が生じます。ソフトウェア・コールド・リセット (CNFG_GLBL_A.SFT_CTRL[1:0]) を発行すると、I²C から新たなコマンドを発行するまでに更に 200ms 待つ必要があります。




図 7. フレキシブル・パワー・シーケンサの基本的なタイミング図

nEN によるスタートアップのタイミング図




図 8. nEN によるスタートアップのタイミング図 (ロジック・モード)




図 9. nEN によるスタートアップのタイミング図 (ロジック・モード、nEN をグラウンドに接続)




図 10. nEN によるスタートアップのタイミング図 (プッシュボタン・モード)

低消費電力モード

デバイスを低消費電力モードに移行させたい場合は、CNFG_GLBL_A.BIAS_LPM = 1 にセットします。これにより、バイアス回路と SIMO レギュレータが低消費電力状態になり、信号をサンプリングすることにより自己消費電流を低減します。このサンプリング手法により自己消費電流は低減できますが、出力電圧リップルが増加し、過渡応答が遅くなります。

詳細-SIMO 昇降圧レギュレータ




図 11. SIMO の簡略化したブロック図

SIMO 昇降圧 DC/DC コンバータは、低自己消費電流と小さいソリューション・サイズが重要となるアプリケーション向けに設計されています。1 つのインダクタを使用して 4 つの個別の出力をレギュレーションすることにより、基板面積を削減すると同時に、降圧レギュレータとリニア電圧レギュレータを 1 つずつ使用した同等のパワー・ソリューションと比較して、システム全体の効率を向上させることができます。

SIMO の構成は、入力電圧より高い出力電圧、低い出力電圧、もしくは同じ出力電圧を生成できるため、バッテリー駆動のアプリケーションにおいて、バッテリーの全電圧範囲を利用することが可能です。

利点および特長

- 4 つの出力チャンネル
- 低消費電力設計に最適
 - 3.7V の入力から 1.8V で 700mA を超える出力を供給
 - ±2% の出力電圧精度
- 小ソリューション・サイズ
 - 1 個のインダクタで複数の出力
- 柔軟性に優れ、容易に導入可能
 - 降圧、昇降圧、および昇圧のそれぞれの動作モード間を自動で遷移
 - プログラマブルなアクティブ放電機能を内蔵
- 長いバッテリー寿命
 - 高効率 (1.8V 出力で 90% の効率)
 - 降圧レギュレータと LDO によるディスクリート・ソリューションより高い総システム効率
 - 低自己消費電流: 低消費電力モードで各出力に対して 0.2µA (代表値)
 - 低入力動作電圧: 最小 2.5V

インダクタのバレー電流

MAX77675 は、インダクタのバレー電流、またはインダクタの電流サイクルの最小値をレギュレーションします。インダクタのバレー電流が 0A になる軽負荷の条件下では、SIMO レギュレータは不連続導通モード (DCM) で動作します。DCM が出力電圧の維持に十分な電力を供給できない場合、レギュレータは連続導通モードに切り替え、0A より高いバレー電流に上昇させます。負荷電流が増加するにつれて、バレー電流も離散的に増加します。図 12 に、負荷電流の変化に伴うバレー電流の増加/減少の様子を示します。




図 12. 負荷電流の変化に伴うバレー電流の制御

標準動作特性のセクションに示した例を参照してください。

SIMO 制御方式

SIMO 昇降圧レギュレータは、複数の出力を同時に供給できるように設計されています。独自のコントローラにより、複数の出力がインダクタに蓄えられた電力を取り合っているときであっても、適切なタイミングですべての出力を処理することができます。処理が必要なレギュレータがなく、低消費電力モードが有効になっている場合、ステート・マシンは低消費電力の停止状態になります。

駆動能力

内部パワーMOSFET に対する SIMO レギュレータの駆動能力は、CNFG_SBB_TOP.DRV_SBB[1:0]ビット・フィールドを使用して調整できます。駆動能力を高速にすると高い効率が得られますが、EMI の増加を防止するために厳しいレイアウト・ルールやシールドが必要になります。理想的ではない環境（例えば、囲まれたレイアウトやデバイスの近くにアンテナがある場合等）では、低速に設定することでEMIを抑えられますが、効率が低下します。駆動能力は、システムの初期化時に1回だけ変更します。

SIMO チャンネルの動作モード

SIMO の各チャンネルは、入力電圧に対する出力電圧の比に応じて、3つのモード（降圧、昇降圧、昇圧）のうちの1つでそれぞれ独立に動作します。表3に示すように、動作モードは V_{SBBx}/V_{IN} に基づいて自動的に選ばれます。

表 3. SIMO 動作モードのスレッシュホルド

OPERATING MODE	OUTPUT VOLTAGE TO INPUT VOLTAGE RATIO RANGE
Buck Mode	$V_{SBBx}/V_{IN} < 0.6$
Buck-Boost Mode	$0.6 < V_{SBBx}/V_{IN} < 1.25$
Boost Mode	$1.25 < V_{SBBx}/V_{IN}$

例

IN = 3.1V、SBB0 = 1.8V、SBB1 = 5.0V、SBB2 = 0.7V、SBB3 = 3.3V の条件が与えられた場合、各チャンネルの動作モードは表4のようになります。

表 4. 動作モードの例

	VOLTAGE (V)	SBBx/IN RATIO	OPERATING MODE
SBB0	1.8	0.581	Buck
SBB1	5.0	1.351	Boost
SBB2	0.7	0.226	Buck
SBB3	3.3	1.064	Buck-Boost

降圧モード

出力を供給する必要がある場合、スイッチ M3_x を閉じたまま、M4 を開いたままに保ちます (図 11 参照)。従来の降圧コンバータのように M1 と M2 を切り替えます。すなわち、M1 を閉じ M2 を開いて出力への電力供給とインダクタの充電の両方を行います。次に、M1 を開き M2 を閉じてインダクタに蓄えられた電力を出力に供給します。

昇降圧モード

従来の昇降圧レギュレータと異なり、SIMO レギュレータはスリーステートの昇降圧制御方式を採用しています。最初に、M1 と M4 を閉じてインダクタを充電します。次に、M4 を開いて M3_x を閉じます。これは降圧レギュレータと同様の状態で、出力に電力を供給しながらインダクタへの充電も続けます。最後に、M1 を開き M2 を閉じてインダクタに蓄えられた電力を出力に供給します。

2 番目の状態があることで、昇降圧モードの効率を従来の制御方式より向上させることができます。

昇圧モード

出力に電力を供給する必要がある場合、スイッチ M1 を閉じたまま、M2 を開いたままに保ちます。従来の昇圧コンバータのように M3_x と M4 を切り替えます。すなわち、M3_x を開き M4 を閉じてインダクタを充電します。次に、M3_x を閉じ M4 を開いて、入力と充電されたインダクタの両方から出力に電力を供給します。

チャンネル間の切替え

出力電圧リップルを低減するため、レギュレータは、独自のアルゴリズムを使用して直接、チャンネルを別のチャンネルに切り替えることがあります。あるチャンネルから別のチャンネルに切り替えている間、LXB ノードは一時的にグラウンドに接続されます。

SIMO のソフトスタート

SIMO のソフトスタート機能は、スタートアップの間、出力電圧のスルー・レート (dV/dt_{SS}) を制限することにより、スタートアップ時の突入電流を制限します。

出力容量が大きくなると、スタートアップ時の入力の電流サージが大きくなります。スタートアップ時のこの現象を、以下の例と式で示します。

スタートアップ時に出力コンデンサに流入する電流 (I_{CSBB}) は、次のようになります。

$$I_{CSBB} = C_{SBB} \frac{dV}{dt_{SS}} \quad (\text{式 1})$$

ここで、

- C_{SBB} はレギュレータの出力容量、
- dV/dt_{SS} は出力電圧の変化率です。

スタートアップ時の入力電流 (I_{IN}) は、次のようになります。

$$I_{IN} = \frac{(I_{CSBB} + I_{LOAD}) \frac{V_{SBBx}}{V_{IN}}}{\xi} \quad (\text{式 2})$$

ここで、

- I_{CSBB} は式 1 により求められます。
- I_{LOAD} は外部負荷によって消費される電流、
- V_{SBBx} は出力電圧、
- V_{IN} は入力電圧、
- ξ はレギュレータの効率です。

例えば、以下の条件が与えられた場合、スタートアップ時のピーク入力電流 (I_{IN}) は約 71mA になります。

条件：

- V_{IN} = 3.5V
- V_{SBB2} = 3.3V
- C_{SBB2} = 22μF
- dV/dt_{SS} = 2mV/μs
- R_{LOAD2} = 330Ω (I_{LOAD2} = 3.3V/330Ω = 10mA)
- ξ = 86%

計算：

- I_{CSBB} = 22μF × 2mV/μs (式 1 より)
- I_{CSBB} = 44mA
- $I_{IN} = \frac{(44\text{mA} + 10\text{mA}) \frac{3.3\text{V}}{3.5\text{V}}}{0.86}$ (式 1 より)
- I_{IN} ~ 59.2mA

上昇時のスルー・レート

出力電圧が更に高い目標出力電圧値に向けて増加するときのスルー・レートは、CNFG_SBB_TOP_B.SR_SBBx ビットと CNFG_SBB_TOP_B.DVS_SLEW ビットで調整します。表 5 に、利用可能なスルー・レートのオプションを示します。

- これは上昇時のスルー・レートにのみ適用されます。下降時のスルー・レートは主に負荷電流によって決まります。
- 上昇時の実際のスルー・レートは、出力容量と負荷電流に応じて低くなります。

表 5. 出力電圧上昇時のスルー・レート

SR_SBBx	DVS_SLEW	SLEW RATE
0	Don't Care	2mV/μs
1	0	5mV/μs
1	1	10mV/μs

出力電圧変化の遅延

I²C コマンドを送信して出力電圧を増加させる場合、コマンドと出力電圧変化の間には遅延があります。この遅延は約 100μs ですが、CNFG_SBB_TOP_B.LAT_MODE = 1 にセットすることにより、遅延を約 10μs まで低減することができます。LAT_MODE = 1 の間、バイアスは通常のパワー・モードになります。

LAT_MODE = 1 のときは CNFG_SBB_TOP_B.SR_SBBx も 1 にセットしてください。SR_SBBx = 0 の場合、LAT_MODE は無視されます。

SIMO レジスタ

CNFG_SBB_TOP レジスタを使用して、駆動能力や出力電圧のステップ幅などのパラメータを調整し、SIMO のすべてのチャンネルを制御します。SIMO の昇降圧チャンネルのそれぞれが専用のレジスタを持っており、出力電圧の目標値を設定できます (CNFG_SBBx_A.TV_SBBx[7:0])。更に、CNFG_SBBx_B レジスタを使用して、アクティブ放電レジスタ (ADE_SBBx) と SIMO 昇降圧チャンネル (EN_SBBx[2:0]) のイネーブル/ディスエーブルを制御できます。各チャンネルの過負荷をリアルタイムに監視するには、STAT_GLBL.SBBx_S ビットを読み出します。過去においてチャンネルに過負荷が発生したかどうかを確認するには、INT_GLBL.SBBx_F のフラグを読み出します。割込みフラグは読出し時にクリアされるので注意してください。

ビット、レジスタ、デフォルト値、およびリセット条件の詳細については、[レジスタ・マップ](#)のセクションを参照してください。

SIMO のアクティブ放電抵抗

SIMO の昇降圧チャンネルのそれぞれにアクティブ放電抵抗 (R_{AD_SBBx}) が内蔵されています。これは、CNFG_SBBx_B.ADE_SBBx と SIMO レギュレータの状態に基づき自動的にイネーブル/ディスエーブルされます。アクティブ放電機能は、各 SIMO チャンネルで個別にイネーブル (CNFG_SBBx_B.ADE_SBBx = 1) / ディスエーブル (CNFG_SBBx_B.ADE_SBBx = 0) できます。アクティブ放電機能をイネーブルすることにより、システムのすべてのペリフェラルを完全かつ適切なタイミングでパワーダウンすることができます。

アクティブ放電抵抗がイネーブルされている場合、対応するチャンネルがディスエーブルされると必ずイネーブルされます。

ブートストラップ・リフレッシュ

ブートストラップ・コンデンサ（BST ピンと LXB ピンの間に接続されています）は、下記条件のうちの 1 つが該当する場合、リフレッシュされます。

- コンデンサが、予め設定された時間リフレッシュされなかった場合。
- 3つのチャンネルを切り替えて各チャンネルの処理を行っているときに、切り替えているいずれの状態においても LXB がグランドに接続されない場合。

詳細-I²C シリアル・インターフェース




図 13. I²C の簡略化したブロック図

このデバイスは、双方向シリアル・データ・ライン（SDA）とシリアル・クロック・ライン（SCL）で構成されたリビジョン 3.0 I²C 対応の 2 線式シリアル・インターフェースを搭載しています。このデバイスはスレーブ専用デバイスとして動作し、マスタによって生成されたクロック信号を使用します。SCL は 0Hz~3.4MHz の範囲のクロック・レートに対応しています。I²C シリアル通信はオープンドレイン・バスのため、SDA と SCL はプルアップする必要があります。SDA と SCL に直列抵抗（24Ω）を追加することで、バス・ラインの高電圧スパイクからデバイスの入力を保護できます。また、直列抵抗はバス信号のクロストークとアンダーシュートを最小限に抑えます。図 13 に、I²C ベースの通信コントローラの機能図を示します。I²C の詳細については、インターネットから無償で入手可能な「I²C バスの仕様およびユーザ・マニュアル」を参照してください。


利点および特長

- I²C リビジョン 3.0 対応のシリアル通信チャンネル
- 0Hz~100kHz（標準モード）
- 0Hz~400kHz（ファーストモード）
- 0Hz~1MHz（ファーストモード・プラス）
- 0Hz~3.4MHz（ハイスピード・モード）

I²C のシステム構成

I²C バスはマルチマスタ・バスです。バスに接続可能なデバイスの最大数は、バス容量によってのみ制約されます。

I²C 上のデバイスで、バスにデータを送信するものをトランスミッタと呼びます。バスからのデータを受信するデバイスをレシーバーと呼びます。データ転送を開始し、SCL クロック信号を生成してデータ転送を制御するデバイスがマスタです。マスタによって指定されたデバイスはすべてスレーブと見なされます。I²C 対応のインターフェースは、I²C バス上で送信と受信が可能なスレーブとして動作します。

図 14. I²C のシステム構成

I²C インターフェースの電源

I²C インターフェースの電力は、 V_{DD} から供給されます。 V_{DD} ピンは、 $1\mu\text{F}$ のセラミック・コンデンサを使用してグラウンドにバイパスしてください。


I²C データ転送

各 SCL クロック・サイクルで 1 つのデータ・ビットが転送されます。SDA のデータは、SCL のクロック・パルスがハイの間、安定した状態でなければなりません。SCL がハイの間に SDA が変化する場合、これは制御信号です。I²C の開始および停止条件のセクションを参照してください。各送信シーケンスは、開始 (S) 条件と停止 (P) 条件によってフレーム化されます。各データ・パッケージは 9 ビット長で、8 つのデータ・ビットとそれに続くアックノレッジ・ビットで構成されます。データは MSB ファーストで転送されます。

I²C の開始および停止条件

シリアル・インターフェースが非アクティブのとき、SDA と SCL はアイドル・ハイになっています。マスタ・デバイスが開始条件を送信することにより、通信が開始されます。開始条件は、SCL がハイの状態でも SDA がハイからローへ遷移することです。停止条件は、SCL がハイの状態でも SDA がローからハイへ遷移することです。図 15 を参照してください。

マスタからの開始条件が、スレーブへ送信を開始する合図です。マスタは、ノット・アックノレッジ、停止条件の順に送信することにより、送信を終了します (ノット・アックノレッジについては、I²C のアックノレッジ・ビットのセクションを参照)。停止条件によってバスは解放されます。スレーブにコマンドを連続して送信する場合は、停止条件の代わりに反復開始 (Sr) 条件を送信することでバスの制御を続けることができます。一般に、反復開始条件は通常の開始条件と機能的に同じです。

図 15. I²C の開始および停止条件

I²C のアックノレッジ・ビット

I²C バス・マスタとこのデバイスのどちらも、データを受信するとアックノレッジ・ビットを生成します。アックノレッジ・ビットは、9 ビットから成る各データ・パッケージの最後のビットです。受信側のデバイスがアックノレッジ (A) を生成するには、アックノレッジに対応したクロック・パルス (9 番目のパルス) の立上がりエッジより前に SDA をローにして、クロック・パルスがハイの間、ローを維持する必要があります。図 16 を参照してください。受信側のデバイスがノット・アックノレッジ (nA) を生成するには、アックノレッジに対応したクロック・パルスの立上がりエッジより前に SDA をハイにして、クロック・パルスがハイの間、ハイを維持する必要があります。

アックノレッジ・ビットをモニタすることで、データ転送の失敗を検出することができます。データ転送の失敗は、受信側のデバイスがビジーだった場合やシステムのフォルトが発生した場合に生じます。データ転送の失敗が起きた場合、バス・マスタはその後で通信を再試行する必要があります。

このデバイスは、アドレス空間に存在しないレジスタがあったとしても、アドレス空間のすべてのレジスタ・アドレスに対してアックノレッジを送信します。




図 16. アクノレッジ・ビット

I²C のスレーブ・アドレス

I²C コントローラは、7 ビットのスレーブ・アドレス指定を行います。I²C バス・マスタは、開始条件、スレーブ・アドレスの順に送信することで、スレーブとの通信を開始します。図 17 を参照してください。アドレスは、出荷時に設定可能です。表 6 を参照してください。表 6 に記載されていないスレーブ・アドレスはアクノレッジされません。

表 6. I²C のスレーブ・アドレス・オプション

ADDRESS	7-BIT SLAVE ADDRESS	8-BIT WRITE ADDRESS	8-BIT READ ADDRESS
Main Address (ADDR[1:0] = 0x0)*	0x40, 0b 100 0000	0x80, 0b 1000 0000	0x81, 0b 1000 0001
Main Address (ADDR[1:0] = 0x1)*	0x44, 0b 100 0100	0x88, 0b 1000 1000	0x89, 0b 1000 1001
Main Address (ADDR[1:0] = 0x2)*	0x48, 0b 100 1000	0x90, 0b 1001 0000	0x91, 0b 1001 0001
Main Address (ADDR[1:0] = 0x3)*	0x52, 0b 101 0010	0xA4, 0b 1010 0100	0xA5, 0b 1010 0101
Test Mode**	0x49, 0b 100 1001	0x92, 0b 1001 0010	0x93, 0b 1001 0011

*読み出しと書き込みはすべてメイン・アドレスで実行します。ADDR は出荷時の OTP オプションで、バスの競合が生じた場合にアドレスを変更することができます。詳細については、[お問合せ](#)をご利用ください。

**テスト・モードのロックが解除されている場合は、他にもアクノレッジされるアドレスがあります。テスト・モードの詳細は秘密情報です。アナログ・デバイゼズと協力してデバッグを行う必要が生じたときのために、可能な限りテスト・モードのアドレスは割り当てないようにしてください。




図 17. スレーブ・アドレスの例

I²C のクロック・ストレッチング

一般に、I²C バスのクロック信号生成は、マスタ・デバイスの役割です。I²C の仕様では、クロック・ラインをローに保持することによって、低速のスレーブ・デバイスがクロック信号を変更できるようになっています。スレーブ・デバイスがクロック・ラインをローに保持するプロセスは、通常、クロック・ストレッチングと呼ばれます。このデバイスは、クロック・ラインをローに保持することによるクロック・ストレッチングの方式は使用しません。

I²C ジェネラル・コール・アドレス

このデバイスは、I²C 仕様のジェネラル・コール・アドレスには対応していません。また、ジェネラル・コール・アドレス (0b0000 0000) にアクノレッジを送信しません。

I²C デバイス ID

このデバイスは、I²C デバイス ID 機能には対応していません。

I²C の通信速度

このデバイスは、I²C リビジョン 3.0 仕様で定義された次の 4 つの通信速度範囲のすべてに対応します。

- 0Hz~100kHz (標準モード)
- 0Hz~400kHz (ファーストモード)
- 0Hz~1MHz (ファーストモード・プラス)
- 0Hz~3.4MHz (ハイスピード・モード)

標準モード、ファーストモード、ファーストモード・プラスの動作には、特別なプロトコルは必要ありません。この 3 つの範囲でバス速度を変更する場合に考慮すべき事項は、バス容量とプルアップ抵抗の組み合わせです。バス容量とプルアップ抵抗の値を大きくすると、時定数 (C × R) が大きくなり、バスの動作が遅くなります。そのため、バス速度を速くするには、プルアップ抵抗値を小さくして適切な時定数に保つ必要があります。プルアップ抵抗の選定については、「I²C バス仕様およびユーザ・マニュアル」のプルアップ抵抗のサイジングのセクションを参照してください。一般に、200pF のバス容量では、100kHz のバスには 5.6kΩ、400kHz のバスには 1.5kΩ、1MHz のバスには 680Ω のプルアップ抵抗が必要です。オープンドレイン・バスがローの場合、プルアップ抵抗は電力を消費するので、プルアップ抵抗の値を小さくするほど消費電力も大きくなる (V²/R) ことに注意してください。

ハイスピード・モードで動作させる場合には、特別に考慮すべき事項がいくつかあります。これらの考慮事項のすべてについては、公開されている「I²C バス仕様およびユーザ・マニュアル」を参照してください。本デバイスに関して重要な考慮事項を以下に示します。

- I²C バスのマスタは電流源プルアップを使用して信号の立上がりを短縮します。
- I²C のスレーブでは、高速バスに対応できるよう SDA ラインおよび SCL ラインに異なる入力フィルタを使用する必要があります。
- 通信プロトコルには、ハイスピード・マスタ・コードを使用する必要があります。

パワーアップ時、および停止条件後に毎回、I²C 入力フィルタは標準モード、ファーストモード、およびファーストモード・プラス用に設定されます (すなわち、0Hz~1MHz)。入力フィルタをハイスピード・モードに切り替えるには、I²C 通信プロトコルのセクションで説明するハイスピード・マスタ・コードのプロトコルを使用してください。

I²C 通信プロトコル

このデバイスは、レジスタからの書込みと読出しに対応しています。

単一レジスタへの書込み

図 18 に、I²C マスタ・デバイスが 1 バイトのデータを書き込むためのプロトコルを示します。このプロトコルは、SMBus 仕様のバイト書込みプロトコルと同じです。

バイト書込みプロトコルは以下のとおりです。

1. マスタが開始条件 (S) を送信します。
2. マスタは、7 ビットのスレーブ・アドレスを送信し、次に書込みビット (R/W=0) を送信します。
3. アドレス指定されたスレーブは、SDA をローにしてアクノレッジ (A) をアサートします。
4. マスタは、8 ビットのレジスタ・ポインタを送信します。
5. スレーブは、レジスタ・ポインタをアクノレッジします。
6. マスタは、データ・バイトを送信します。
7. スレーブは、新しいデータに更新します。
8. スレーブは、データ・バイトについてアクノレッジ、またはノット・アクノレッジをアサートします。SDA の次の立上がりエッジで指定されたレジスタにデータ・バイトをロードし、データが有効になります。
9. マスタは、停止条件 (P) または反復開始条件 (Sr) を送信します。P が送信されると、バス入力フィルタは 1MHz 以下の動作モードにセットされます。Sr が送信された場合、バス入力フィルタはそのままの状態に維持されます。




図 18. 単一レジスタへ書き込みを行うバイト書き込みプロトコル

連続する複数レジスタへの複数バイトの書き込み

図 19 に、連続する複数レジスタへの書き込みプロトコルを示します。このプロトコルは、最初のデータ・バイト受信後にマスタが書き込みを続けること以外は、**単一レジスタへの書き込み**のセクションに示したバイト書き込みプロトコルと同様です。マスタが書き込みを終了すると、停止条件、または反復開始条件を送信します。

連続する複数レジスタへの書き込みプロトコルは以下のとおりです。

1. マスタが開始条件 (S) を送信します。
2. マスタは、7 ビットのスレーブ・アドレスを送信し、次に書き込みビット ($R/\bar{W}=0$) を送信します。
3. アドレス指定されたスレーブは、SDA をローにしてアクノレッジ (A) をアサートします。
4. マスタは、8 ビットのレジスタ・ポインタを送信します。
5. スレーブは、レジスタ・ポインタについてアクノレッジを送信します。
6. マスタは、データ・バイトを送信します。
7. スレーブは、データ・バイトについてアクノレッジを送信します。SDA の次の立上がりエッジで指定されたレジスタにデータ・バイトをロードし、データが有効になります。
8. ステップ 6 と 7 をマスタが必要とする回数だけ繰り返します。
9. 最後に送信されるアクノレッジ用のクロック・パルスの間、マスタはアクノレッジまたはノット・アクノレッジを送信することができます。
10. マスタは、停止条件 (P) または反復開始条件 (Sr) を送信します。P が送信されると、バス入力フィルタは 1MHz 以下の動作モードにセットされます。Sr が送信された場合、バス入力フィルタはそのままの状態に維持されます。




図 19. 連続する複数レジスタ X~N への書き込み

単一レジスタからの読出し

図 20 に、I²C マスタ・デバイスが 1 バイトのデータを読み出すためのプロトコルを示します。このプロトコルは、SMBus 仕様のバイト読出しプロトコルと同じです。

バイト読出しプロトコルは以下のとおりです。

1. マスタが開始条件 (S) を送信します。
2. マスタは、7 ビットのスレーブ・アドレスを送信し、次に書き込みビット ($R/\bar{W}=0$) を送信します。
3. アドレス指定されたスレーブは、SDA をローにしてアックレッジ (A) をアサートします。
4. マスタは、8 ビットのレジスタ・ポインタを送信します。
5. スレーブは、レジスタ・ポインタについてアックレッジを送信します。
6. マスタは、反復開始条件 (Sr) を送信します。
7. マスタは、7 ビットのスレーブ・アドレスを送信し、次に読出しビット ($R/\bar{W}=1$) を送信します。
8. アドレス指定されたスレーブは、SDA をローにしてアックレッジをアサートします。
9. アドレス指定されたスレーブは、レジスタ・ポインタで指定された位置からバス上に 8 ビットのデータを格納します。
10. マスタはノット・アックレッジ (nA) を送信します。
11. マスタは、停止条件 (P) または反復開始条件 (Sr) を送信します。P が送信されると、バス入力フィルタは 1MHz 以下の動作モードにセットされます。Sr が送信された場合、バス入力フィルタはそのままの状態に維持されます。

デバイスが停止条件を受信した場合、レジスタ・ポインタは更新されません。そのため、マスタが同じレジスタから再読出しを行う必要がある場合は、バイト読出しプロトコルのステップ7から始めることができます。




図 20. 単一レジスタから読出しを行うバイト読出しプロトコル

連続する複数レジスタからの読出し

図 21 に、連続する複数レジスタからの読出しプロトコルを示します。このプロトコルは、更にデータを送信するようスレーブに伝えるためにマスタがアクノレッジを送信すること以外、バイト読出しプロトコルと同様です。また、マスタが必要なデータのすべてを受信したときには、ノット・アクノレッジ (nA) と停止条件 (P) を送信し、伝送を終了します。

連続する複数レジスタへの連続読出しプロトコルは以下のとおりです。

1. マスタが開始条件 (S) を送信します。
2. マスタは、7ビットのスレーブ・アドレスを送信し、次に書込みビット ($R/\bar{W}=0$) を送信します。
3. アドレス指定されたスレーブは、SDA をローにしてアクノレッジ (A) をアサートします。
4. マスタは、8ビットのレジスタ・ポインタを送信します。
5. スレーブは、レジスタ・ポインタについてアクノレッジを送信します。
6. マスタは、反復開始条件 (Sr) を送信します。
7. マスタは、7ビットのスレーブ・アドレスを送信し、次に読出しビット ($R/\bar{W}=1$) を送信します。
8. アドレス指定されたスレーブは、SDA をローにしてアクノレッジをアサートします。
9. アドレス指定されたスレーブは、レジスタ・ポインタで指定された位置からバス上に8ビットのデータを格納します。
10. マスタは、アクノレッジ (A) を送信し、更にデータを受信する必要があることをスレーブに伝えます。
11. ステップ9と10をマスタが必要とする回数だけ繰り返します。最後のデータ・バイトの後、マスタはノット・アクノレッジ (nA) を送信して、データ受信を停止することをスレーブに伝える必要があります。
12. マスタは、停止条件 (P) または反復開始条件 (Sr) を送信します。停止条件 (P) が送信されると、バス入力フィルタは 1MHz 以下の動作モードにセットされます。Sr が送信された場合、バス入力フィルタはそのままの状態に維持されます。

デバイスが停止条件を受信した場合、レジスタ・ポインタは更新されません。そのため、マスタが同じレジスタから再読出しを行いたい場合は、バイト読出しプロトコルのステップ7から始めることができます。




図 21. 連続する複数レジスタ X~N からの連続読出し

最大 3.4MHz で動作する HS モードへの切替え

図 22 に、HS モードの動作に切り替えるためのプロトコルを示します。HS モードの動作では、最大 3.4MHz の速度でバスを動作させることができます。

HS モードに切り替えるためのプロトコルは次のとおりです。

1. バス速度が 1MHz 以下で動作しているときにプロトコルを開始します。
2. マスタが開始条件 (S) を送信します。
3. マスタは、8 ビットのマスタ・コード「0b0000 1XXX」を送信します。ここで、0bXXX はドント・ケア・ビットです。
4. アドレス指定されたスレーブは、ノット・アクノレッジ (nA) を送信します。
5. マスタは、バス速度を最大 3.4MHz まで増加させて読出し/書込みの動作を開始することができます。

マスタは、停止条件 (P) を送信するまで、ハイスピード・モードで読出し/書込み動作を続けることができます。ハイスピード・モード動作を続けるには、反復開始条件 (Sr) を使用します。




図 22. HS モードへの切替え

レジスタ・マップ

MAX77675

ADDRESS	NAME	MSB							LSB
Configuration									
0x00	CNFG_GLBL_A [7:0]	MRT[1:0]		PU_DIS	BIAS_LPM	SIMO_INT_CH_DIS	nEN_MODE[1:0]		DBEN_nEN
0x01	CNFG_GLBL_B [7:0]	-	-	-	-	-	SFT_CTRL[2:0]		
0x02	INT_GLBL[7:0]	SBB3_F	SBB2_F	SBB1_F	SBB0_F	TJAL2_R	TJAL1_R	nEN_R	nEN_F
0x03	INTM_GLBL[7:0]	SBB3_FM	SBB2_FM	SBB1_FM	SBB0_FM	TJAL2_RM	TJAL1_RM	nEN_RM	nEN_FM
0x04	STAT_GLBL[7:0]	SBB3_S	SBB2_S	SBB1_S	SBB0_S	-	TJAL2_S	TJAL1_S	STAT_EN
0x05	ERCFLAG[7:0]	-	-	SFT_CRST_F	SFT_OFF_F	MRST	UVLO	OVLO	TOVLD
0x06	CID[7:0]	-	-	-	CID[4:0]				
0x07	CNFG_SBB_TOP_A[7:0]	-	-	STEP_SZ_SB_B3	STEP_SZ_SB_B2	STEP_SZ_SBB1	STEP_SZ_SBB0	DRV_SBB[1:0]	
0x08	CNFG_SBB0_A [7:0]	TV_SBB0[7:0]							
0x09	CNFG_SBB0_B [7:0]	-	-	-	-	ADE_SBB_0	EN_SBB0[2:0]		
0x0A	CNFG_SBB1_A [7:0]	TV_SBB1[7:0]							
0x0B	CNFG_SBB1_B [7:0]	-	-	-	-	ADE_SBB_1	EN_SBB1[2:0]		
0x0C	CNFG_SBB2_A [7:0]	TV_SBB2[7:0]							
0x0D	CNFG_SBB2_B [7:0]	-	-	-	-	ADE_SBB_2	EN_SBB2[2:0]		
0x0E	CNFG_SBB3_A [7:0]	TV_SBB3[7:0]							
0x0F	CNFG_SBB3_B [7:0]	-	-	-	-	ADE_SBB_3	EN_SBB3[2:0]		
0x10	CNFG_SBB_TOP_B[7:0]	-	-	DVS_SLEW	LAT_MODE	SR_SBB3	SR_SBB2	SR_SBB_1	SR_SBB0

レジスタの詳細

CNFG_GLBL_A (0x00)

BIT	7	6	5	4	3	2	1	0
Field	MRT[1:0]		PU_DIS	BIAS_LPM	SIMO_INT_CH_DIS	nEN_MODE[1:0]		DBEN_nEN
Reset	0x0		0x0	0x0	0x0	0x0		0x0
Access Type	Write, Read		Write, Read	Write, Read	Write, Read	Write, Read		Write, Read

ビットフィールド	ビット	説明	デコード
MRT	7:6	マニュアル・リセット時間の設定。 詳細については、 nENマニュアル・リセット のセクションを参照してください。	0x0: 4s 0x1: 8s 0x2: 12s 0x3: 16s
PU_DIS	5	nENピンの内部プルアップ抵抗のイネーブルまたはディスエーブル。	0x0: Enable internal nEN pullup (200kΩ) 0x1: Internal pullup disabled
BIAS_LPM	4	メイン・バイアスの低消費電力モードのソフトウェア・リクエスト。	0x0: Main Bias forced to be in Normal-Power Mode by software. 0x1: Main Bias request to be in Low-Power Mode by software. If at least one channel is serviced more than twice in 15μs, the regulator automatically enters normal- power mode.
SIMO_INT_CH_DIS	3		0x0: Normal operation (SIMO internal channel supplies 1.8V in LPM mode) 0x1: Internal LDO always supplies 1.8V
nEN_MODE	2:1	nENモードの設定。	0x0: Push-Button Mode 0x1: Slide-Switch Mode 0x2: Logic Mode 0x3: Reserved
DBEN_nEN	0	nENピンのデバウンス・タイマー・イネーブル。	0x0: 100μs Debounce 0x1: 30ms Debounce

CNFG_GLBL_B (0x01)

BIT	7	6	5	4	3	2	1	0
Field	–	–	–	–	–	SFT_CTRL[2:0]		
Reset	–	–	–	–	–	0x0		
Access Type	–	–	–	–	–	Write, Read, Ext		

ビットフィールド	ビット	説明	デコード
SFT_CTRL	2:0	ソフトウェア制御機能。各コマンドの機能の詳細については、 オン/オフ・コントローラ のセクションを参照してください。	0x0: No Action 0x1: Software Cold Reset (SFT_CRST). The device powers down, resets, and then powers up again. 0x2: Software Off (SFT_OFF). The device powers down, resets, and then remains off until a wake-up event. 0x3: Software Standby (SFT_STBY). The device powers down and goes to standby mode. 0x4: Software Exit Standby (SFT_EXIT_STBY). The device exits standby mode and powers up again. 0x5 - 0x7: Reserved

INT_GLBL (0x02)

BIT	7	6	5	4	3	2	1	0
Field	SBB3_F	SBB2_F	SBB1_F	SBB0_F	TJAL2_R	TJAL1_R	nEN_R	nEN_F
Reset	0x0							
Access Type	Read Clears All							

ビットフィールド	ビット	説明	デコード
SBB3_F	7	SBB3チャンネルのフォルト割込み	0x0: SBB3 was not overloaded since the last time this bit was read. 0x1: SBB3 was overloaded since the last time this bit was read.
SBB2_F	6	SBB2チャンネルのフォルト割込み	0x0: SBB2 was not overloaded since the last time this bit was read. 0x1: SBB2 was overloaded since the last time this bit was read.
SBB1_F	5	SBB1チャンネルのフォルト割込み	0x0: SBB1 was not overloaded since the last time this bit was read. 0x1: SBB1 was overloaded since the last time this bit was read.
SBB0_F	4	SBB0チャンネルのフォルト割込み	0x0: SBB0 was not overloaded since the last time this bit was read. 0x1: SBB0 was overloaded since the last time this bit was read.
TJAL2_R	3	温度アラーム2の立上がり割込み	0x0: The junction temperature has not risen above TJAL2 since the last time this bit was read. 0x1: The junction temperature has risen above TJAL2 since the last time this bit was read.
TJAL1_R	2	温度アラーム1の立上がり割込み	0x0: The junction temperature has not risen above TJAL1 since the last time this bit was read. 0x1: The junction temperature has risen above TJAL1 since the last time this bit was read.
nEN_R	1	nENの立上がり割込み	0x0: No nEN rising edges have occurred since the last time this bit was read. 0x1: An nEN rising edge has occurred since the last time this bit was read.
nEN_F	0	nENの立下がり割込み	0x0: No nEN falling edges have occurred since the last time this bit was read. 0x1: An nEN falling edge has occurred since the last time this bit was read.

INTM_GLBL (0x03)

BIT	7	6	5	4	3	2	1	0
Field	SBB3_FM	SBB2_FM	SBB1_FM	SBB0_FM	TJAL2_RM	TJAL1_RM	nEN_RM	nEN_FM
Reset	0b1							
Access Type	Write, Read							

ビットフィールド	ビット	説明
SBB3_FM	7	SBB3チャンネルのフォルト割込みマスク
SBB2_FM	6	SBB2チャンネルのフォルト割込みマスク
SBB1_FM	5	SBB1チャンネルのフォルト割込みマスク
SBB0_FM	4	SBB0チャンネルのフォルト割込みマスク
TJAL2_RM	3	温度アラーム2の立上がり割込みマスク
TJAL1_RM	2	温度アラーム1の立上がり割込みマスク
nEN_RM	1	nENの立上がり割込みマスク
nEN_FM	0	nENの立下がり割込みマスク

STAT_GLBL (0x04)

BIT	7	6	5	4	3	2	1	0
Field	SBB3_S	SBB2_S	SBB1_S	SBB0_S	–	TJAL2_S	TJAL1_S	STAT_EN
Reset	0x0	0x0	0x0	0x0	–	0x0	0x0	0x0
Access Type	Read Only	Read Only	Read Only	Read Only	–	Read Only	Read Only	Read Only

ビットフィールド	ビット	説明	デコード
SBB3_S	7	SBB3チャンネルのレギュレーション・ステータス	0x0: SBB3 is overloaded or disabled 0x1: SBB3 is not overloaded
SBB2_S	6	SBB2チャンネルのレギュレーション・ステータス	0x0: SBB2 is overloaded or disabled 0x1: SBB2 is not overloaded
SBB1_S	5	SBB1チャンネルのレギュレーション・ステータス	0x0: SBB1 is overloaded or disabled 0x1: SBB1 is not overloaded
SBB0_S	4	SBB0チャンネルのレギュレーション・ステータス	0x0: SBB0 is overloaded or disabled 0x1: SBB0 is not overloaded
TJAL2_S	2	温度アラーム2のステータス	0x0: The junction temperature is less than TJAL2 0x1: The junction temperature is greater than TJAL2
TJAL1_S	1	温度アラーム1のステータス	0x0: The junction temperature is less than TJAL1 0x1: The junction temperature is greater than TJAL1
STAT_EN	0	nEN入力のバウンス防止ステータス	0x0: nEN is not asserted (logic HIGH) 0x1: nEN is asserted (logic LOW)

ERCFLAG (0x05)

BIT	7	6	5	4	3	2	1	0
Field	–	–	SFT_CRST_F	SFT_OFF_F	MRST	UVLO	OVLO	TOVLD
Reset	–	–	0x0	0x0	0x0	0x0	0x0	0x0
Access Type	–	–	Read Clears All					

ビットフィールド	ビット	説明	デコード
SFT_CRST_F	5	ソフトウェア・コールド・リセット・フラグ	0x0: The software cold reset has not occurred since the last read of this register. 0x1: The software cold reset has occurred since the last read of this register. This indicates that software has set SFT_CTRL[1:0] = 0b01.
SFT_OFF_F	4	ソフトウェア・オフ・フラグ	0x0: The SFT_OFF function has not occurred since the last read of this register. 0x1: The SFT_OFF function has occurred since the last read of this register. This indicates that software has set SFT_CTRL[1:0] = 0b10.
MRST	3	マニュアル・リセット・タイマー	0x0: A manual reset has not occurred since this last read of this register. 0x1: A manual reset has occurred since this last read of this register.

ビットフィールド	ビット	説明	デコード
UVLO	2	低電圧ロックアウト	0x0: The undervoltage lockout has not occurred since this last read of this register. 0x1: The undervoltage lockout has occurred since the last read of this register. This indicates that the V _{IN} voltage fell below UVLO (~2.4V)
OVLO	1	過電圧ロックアウト	0x0: The overvoltage lockout has not occurred since this last read of this register. 0x1: The overvoltage lockout has occurred since the last read of this register. This indicates that the V _{IN} voltage rose above OVLO (~5.85V)
TOVLD	0	熱過負荷	0x0: The thermal overload has not occurred since the last read of this register. 0x1: The thermal overload has occurred since the last read of this register. This indicates that the junction temperature exceeded +145°C.

CID (0x06)

BIT	7	6	5	4	3	2	1	0
Field	-	-	-	CID[4:0]				
Reset	-	-	-	0x0				
Access Type	-	-	-	Read Only				

ビットフィールド	ビット	説明
CID	4:0	チップの識別コード。CIDには、OTPの設定が記録されています。

CNFG_SBB_TOP_A (0x07)

BIT	7	6	5	4	3	2	1	0
Field	-	-	STEP_SZ_SBB3	STEP_SZ_SBB2	STEP_SZ_SBB1	STEP_SZ_SBB0	DRV_SBB[1:0]	
Reset	-	-	0x0	0x0	0x0	0x0	0x0	
Access Type	-	-	Write, Read					

ビットフィールド	ビット	説明	デコード
STEP_SZ_SBB3	5	SBB3での出力電圧ステップ・サイズを選択。ステップ・サイズを変更すると、プログラム可能な最大出力電圧も変わります。 新しいステップ・サイズの設定は、TV_SBBxが更新されて初めて有効になります。 0b0に設定した場合、プログラム可能な電圧範囲は0.500V~5.500Vになります。 0b1に設定した場合、プログラム可能な電圧範囲は0.5000V~3.6875Vになります。	SBB3 Output Voltage Step Size 0b0 = 25.0mV, 0b1 = 12.5mV

ビットフィールド	ビット	説明	デコード
STEP_SZ_SBB2	4	SBB2での出力電圧ステップ・サイズを選択。 ステップ・サイズを変更すると、プログラム可能な最大出力電圧も変わります。 新しいステップ・サイズの設定は、TV_SBBxが更新されて初めて有効になります。 0b0に設定した場合、プログラム可能な電圧範囲は0.500V~5.500Vになります。 0b1に設定した場合、プログラム可能な電圧範囲は0.5000V~3.6875Vになります。	SBB2 Output Voltage Step Size 0b0 = 25.0mV, 0b1 = 12.5mV
STEP_SZ_SBB1	3	SBB1での出力電圧ステップ・サイズを選択。ステップ・サイズを変更すると、プログラム可能な最大出力電圧も変わります。 新しいステップ・サイズの設定は、TV_SBBxが更新されて初めて有効になります。 0b0に設定した場合、プログラム可能な電圧範囲は0.500V~5.500Vになります。 0b1に設定した場合、プログラム可能な電圧範囲は0.5000V~3.6875Vになります。	SBB1 Output Voltage Step Size 0b0 = 25.0mV, 0b1 = 12.5mV
STEP_SZ_SBB0	2	SBB0での出力電圧ステップ・サイズを選択。ステップ・サイズを変更すると、プログラム可能な最大出力電圧も変わります。 新しいステップ・サイズの設定は、TV_SBBxが更新されて初めて有効になります。 0b0に設定した場合、プログラム可能な電圧範囲は0.500V~5.500Vになります。 0b1に設定した場合、プログラム可能な電圧範囲は0.5000V~3.6875Vになります。	SBB0 Output Voltage Step Size 0b0 = 25.0mV, 0b1 = 12.5mV
DRV_SBB	1:0	SIMO昇降圧（すべてのチャンネル）の駆動能力の調整。 詳細については、 駆動能力 のセクションを参照してください。	0x0: Fastest transition time (~0.6ns) 0x1: A little slower than 0b00 (~1.2ns) 0x2: A little slower than 0b01 (~1.8ns) 0x3: A little slower than 0b10 (~8ns)

CNFG_SBB0_A (0x08)

BIT	7	6	5	4	3	2	1	0
Field	TV_SBB0[7:0]							
Reset	0x0							
Access Type	Write, Read							

ビットフィールド	ビット	説明	デコード
TV_SBB0	7:0	<p>SIMO昇降圧チャンネル0の目標出力電圧。</p> <p>STEP_SZ_SBB0 = 0b0のとき、プログラム可能な電圧範囲は0.5V~5.5Vで25.0mV刻みに設定できます。 $V_{SBB0} = 0.5V + 0.0250V \times TV_SBB0[7:0]$</p> <p>STEP_SZ_SBB0 = 0b1のとき、プログラム可能な電圧範囲は0.5000V~3.6875Vで12.5mV刻みに設定できます。 $V_{SBB0} = 0.5V + 0.0125V \times TV_SBB0[7:0]$</p>	<p>SBB0 Target Output Voltage</p> <p>When CNFG_SBB0_C.STEP_SZ_SBB0 = 0b0, 0x0 = 0.500V, 0x1 = 0.525V, 0x2 = 0.550V, 0x3 - 0xC6 = 0.5 + (TV_SBB0 × 0.025)V, 0xC7 = 5.475V, 0xC8 = 5.500V, 0xC9 - 0xFF = Reserved</p> <p>When CNFG_SBB0_C.STEP_SZ_SBB0 = 0b1, 0x0 = 0.5000V, 0x1 = 0.5125V, 0x2 = 0.5250V, 0x3 - 0xFD = 0.5 + (TV_SBB0 × 0.0125)V, 0xFE = 3.6750V, 0xFF = 3.6875V</p>

CNFG_SBB0_B (0x09)

BIT	7	6	5	4	3	2	1	0
Field	-	-	-	-	ADE_SBB0	EN_SBB0[2:0]		
Reset	-	-	-	-	0x0	0x0		
Access Type	-	-	-	-	Write, Read	Write, Read		

ビットフィールド	ビット	説明	デコード
ADE_SBB0	3	SIMO昇降圧チャンネル0のアクティブ放電イネーブル	<p>0x0: The active discharge function is disabled. When SBB0 is disabled, its discharge rate is a function of the output capacitance and the external load.</p> <p>0x1: The active discharge function is enabled. When SBB0 is disabled, an internal resistor (R_{AD_SBB0}) is activated from SBB0 to PGND to help the output voltage discharge. The output voltage discharge rate is a function of the output capacitance, the external loading, and the internal R_{AD_SBB0} load.</p>
EN_SBB0	2:0	<p>SIMO昇降圧チャンネル0のイネーブル制御。 このチャンネルのパワーアップとパワーダウンに使用するFPSスロット、またはこのチャンネルの強制オン、強制オフを選択します。</p> <p>SIMOがイネーブルされた後、バイアス回路を低消費電力モード (CNFG_GLBL_A.BIAS_LPM = 1) に戻して自己消費電流を低減するように設定できます。</p>	<p>0x0: FPS slot 0 0x1: FPS slot 1 0x2: FPS slot 2 0x3: FPS slot 3 0x4: Off 0x5: Same as 0x4 0x6: On 0x7: Same as 0x6</p>

CNFG_SBB1_A (0x0A)

BIT	7	6	5	4	3	2	1	0
Field	TV_SBB1[7:0]							
Reset	0x0							
Access Type	Write, Read							

ビットフィールド	ビット	説明	デコード
TV_SBB1	7:0	<p>SIMO昇降圧チャンネル1の目標出力電圧。</p> <p>STEP_SZ_SBB1 = 0b0のとき、プログラム可能な電圧範囲は0.5V~5.5Vで25.0mV刻みに設定できます。 $V_{SBB1} = 0.5V + 0.0250V \times TV_SBB1[7:0]$</p> <p>STEP_SZ_SBB1 = 0b1のとき、プログラム可能な電圧範囲は0.5000V~3.6875Vで12.5mV刻みに設定できます。 $V_{SBB1} = 0.5V + 0.0125V \times TV_SBB1[7:0]$</p>	<p>SBB1 Target Output Voltage</p> <p>When CNFG_SBB1_C.STEP_SZ_SBB1 = 0b0, 0x0 = 0.500V, 0x1 = 0.525V, 0x2 = 0.550V, 0x3 - 0xC6 = 0.5 + (TV_SBB1 × 0.025)V, 0xC7 = 5.475V, 0xC8 = 5.500V, 0xC9 - 0xFF = Reserved</p> <p>When CNFG_SBB1_C.STEP_SZ_SBB1 = 0b1, 0x0 = 0.5000V, 0x1 = 0.5125V, 0x2 = 0.5250V, 0x3 - 0xFD = 0.5 + (TV_SBB1 × 0.0125)V, 0xFE = 3.6750V, 0xFF = 3.6875V</p>

CNFG_SBB1_B (0x0B)

BIT	7	6	5	4	3	2	1	0
Field	-	-	-	-	ADE_SBB1	EN_SBB1[2:0]		
Reset	-	-	-	-	0x0	0x0		
Access Type	-	-	-	-	Write, Read	Write, Read		

ビットフィールド	ビット	説明	デコード
ADE_SBB1	3	SIMO昇降圧チャンネル1のアクティブ放電イネーブル	<p>0x0: The active discharge function is disabled. When SBB1 is disabled, its discharge rate is a function of the output capacitance and the external load.</p> <p>0x1: The active discharge function is enabled. When SBB1 is disabled, an internal resistor (R_{AD_SBB1}) is activated from SBB1 to PGND to help the output voltage discharge. The output voltage discharge rate is a function of the output capacitance, the external loading, and the internal R_{AD_SBB1} load.</p>
EN_SBB1	2:0	<p>SIMO昇降圧チャンネル1のイネーブル制御。 このチャンネルのパワーアップとパワーダウンに使用するFPSスロット、またはこのチャンネルの強制オン、強制オフを選択します。</p> <p>SIMOがイネーブルされた後、バイアス回路を低消費電力モード (CNFG_GLBL_A.BIAS_LPM = 1) に戻して自己消費電流を低減するように設定できます。</p>	<p>0x0: FPS slot 0 0x1: FPS slot 1 0x2: FPS slot 2 0x3: FPS slot 3 0x4: Off 0x5: Same as 0x4 0x6: On 0x7: Same as 0x6</p>

CNFG_SBB2_A (0x0C)

BIT	7	6	5	4	3	2	1	0
Field	TV_SBB2[7:0]							
Reset	0x0							
Access Type	Write, Read							

ビットフィールド	ビット	説明	デコード
TV_SBB2	7:0	<p>SIMO昇降圧チャンネル2の目標出力電圧。</p> <p>STEP_SZ_SBB2 = 0b0のとき、プログラム可能な電圧範囲は0.5V~5.5Vで25.0mV刻みに設定できます。 $V_{SBB2} = 0.5V + 0.0250V \times TV_SBB2[7:0]$</p> <p>STEP_SZ_SBB2 = 0b1のとき、プログラム可能な電圧範囲は0.5000V~3.6875Vで12.5mV刻みに設定できます。 $V_{SBB2} = 0.5V + 0.0125V \times TV_SBB2[7:0]$</p>	<p>SBB2 Target Output Voltage</p> <p>When CNFG_SBB2_C.STEP_SZ_SBB2 = 0b0, 0x0 = 0.500V, 0x1 = 0.525V, 0x2 = 0.550V, 0x3 - 0xC6 = 0.5 + (TV_SBB2 × 0.025)V, 0xC7 = 5.475V, 0xC8 = 5.500V, 0xC9 - 0xFF = Reserved</p> <p>When CNFG_SBB2_C.STEP_SZ_SBB2 = 0b1, 0x0 = 0.5000V, 0x1 = 0.5125V, 0x2 = 0.5250V, 0x3 - 0xFD = 0.5 + (TV_SBB2 × 0.0125)V, 0xFE = 3.6750V, 0xFF = 3.6875V</p>

CNFG_SBB2_B (0x0D)

BIT	7	6	5	4	3	2	1	0
Field	-	-	-	-	ADE_SBB2	EN_SBB2[2:0]		
Reset	-	-	-	-	0x0	0x0		
Access Type	-	-	-	-	Write, Read	Write, Read		

ビットフィールド	ビット	説明	デコード
ADE_SBB2	3	SIMO昇降圧チャンネル2のアクティブ放電イネーブル	<p>0x0: The active discharge function is disabled. When SBB2 is disabled, its discharge rate is a function of the output capacitance and the external load.</p> <p>0x1: The active discharge function is enabled. When SBB2 is disabled, an internal resistor (R_{AD_SBB2}) is activated from SBB2 to PGND to help the output voltage discharge. The output voltage discharge rate is a function of the output capacitance, the external loading, and the internal R_{AD_SBB2} load.</p>
EN_SBB2	2:0	<p>SIMO昇降圧チャンネル2のイネーブル制御。 このチャンネルのパワーアップとパワーダウンに使用するFPSスロット、またはこのチャンネルの強制オン、強制オフを選択します。</p> <p>SIMOがイネーブルされた後、バイアス回路を低消費電力モード (CNFG_GLBL_A.BIAS_LPM = 1) に戻して自己消費電流を低減するように設定できます。</p>	<p>0x0: FPS slot 0 0x1: FPS slot 1 0x2: FPS slot 2 0x3: FPS slot 3 0x4: Off 0x5: Same as 0x4 0x6: On 0x7: Same as 0x6</p>

CNFG_SBB3_A (0x0E)

BIT	7	6	5	4	3	2	1	0
Field	TV_SBB3[7:0]							
Reset	0x0							
Access Type	Write, Read							

ビットフィールド	ビット	説明	デコード
TV_SBB3	7:0	<p>SIMO昇降圧チャンネル3の目標出力電圧。</p> <p>STEP_SZ_SBB3 = 0b0のとき、プログラム可能な電圧範囲は0.5V~5.5Vで25.0mV刻みに設定できます。 $V_{SBB3} = 0.5V + 0.0250V \times TV_SBB3[7:0]$</p> <p>STEP_SZ_SBB3 = 0b1のとき、プログラム可能な電圧範囲は0.5000V~3.6875Vで12.5mV刻みに設定できます。 $V_{SBB3} = 0.5V + 0.0125V \times TV_SBB3[7:0]$</p>	<p>SBB3 Target Output Voltage</p> <p>When CNFG_SBB3_C.STEP_SZ_SBB3 = 0b0, 0x0 = 0.500V, 0x1 = 0.525V, 0x2 = 0.550V, 0x3 - 0xC6 = 0.5 + (TV_SBB3 × 0.025)V, 0xC7 = 5.475V, 0xC8 = 5.500V, 0xC9 - 0xFF = Reserved</p> <p>When CNFG_SBB3_C.STEP_SZ_SBB3 = 0b1, 0x0 = 0.5000V, 0x1 = 0.5125V, 0x2 = 0.5250V, 0x3 - 0xFD = 0.5 + (TV_SBB3 × 0.0125)V, 0xFE = 3.6750V, 0xFF = 3.6875V</p>

CNFG_SBB3_B (0x0F)

BIT	7	6	5	4	3	2	1	0
Field	-	-	-	-	ADE_SBB3	EN_SBB3[2:0]		
Reset	-	-	-	-	0x0	0x0		
Access Type	-	-	-	-	Write, Read	Write, Read		

ビットフィールド	ビット	説明	デコード
ADE_SBB3	3	SIMO昇降圧チャンネル3のアクティブ放電イネーブル	<p>0x0: The active discharge function is disabled. When SBB3 is disabled, its discharge rate is a function of the output capacitance and the external load.</p> <p>0x1: The active discharge function is enabled. When SBB3 is disabled, an internal resistor (R_{AD_SBB3}) is activated from SBB3 to PGND to help the output voltage discharge. The output voltage discharge rate is a function of the output capacitance, the external loading, and the internal R_{AD_SBB3} load.</p>
EN_SBB3	2:0	<p>SIMO昇降圧チャンネル3のイネーブル制御。 このチャンネルのパワーアップとパワーダウンに使用するFPSスロット、またはこのチャンネルの強制オン、強制オフを選択します。</p> <p>SIMOがイネーブルされた後、バイアス回路を低消費電力モード (CNFG_GLBL_A.BIAS_LPM = 1) に戻して自己消費電流を低減するように設定できます。</p>	<p>0x0: FPS slot 0 0x1: FPS slot 1 0x2: FPS slot 2 0x3: FPS slot 3 0x4: Off 0x5: Same as 0x4 0x6: On 0x7: Same as 0x6</p>

CNFG_SBB_TOP_B (0x10)

BIT	7	6	5	4	3	2	1	0
Field	-	-	DVS_SLEW	LAT_MODE	SR_SBB3	SR_SBB2	SR_SBB1	SR_SBB0
Reset	-	-	0x0	0x0	0x0	0x0	0x0	0x0
Access Type	-	-	Write, Read					

ビットフィールド	ビット	説明	デコード
DVS_SLEW	5	DVSスルー・レートの選択	0x0: 5mV/μs 0x1: 10mV/μs
LAT_MODE	4	このビットを設定することで、出力電圧の変更 (CNFG_SBBx_A.TV_SBBx[7:0]) と、SBBxの電圧上昇が始まるタイミングの間の遅延を小さくすることができます。このビットが1に設定されている間、低消費電力モードには対応しません。 SR_SBBx = 0のとき、このビットは無視されます。	0x0: Low quiescent current, high latency (~100μs) 0x1: High quiescent current, low latency (~10μs)
SR_SBB3	3	SBB3がある電圧設定値からそれより高い設定値に上昇するときのスルー・レートを制御します。	0x0: 2mV/μs 0x1: See DVS_SLEW
SR_SBB2	2	SBB2がある電圧設定値からそれより高い設定値に上昇するときのスルー・レートを制御します。	0x0: 2mV/μs 0x1: See DVS_SLEW
SR_SBB1	1	SBB1がある電圧設定値からそれより高い設定値に上昇するときのスルー・レートを制御します。	0x0: 2mV/μs 0x1: See DVS_SLEW
SR_SBB0	0	SBB0がある電圧設定値からそれより高い設定値に上昇するときのスルー・レートを制御します。	0x0: 2mV/μs 0x1: See DVS_SLEW

アプリケーション情報

電力モードの設定

MAX77675 の電力モードは、CNFG_GLBL_A.BIAS_LPM と CNFG_GLBL_A.SIMO_INT_CH_DIS で設定することができ、自己消費電流と性能のどちらが重要かに応じて必要な条件を満たすことができます。

これらのビットを設定した後、システムが動作中で負荷電流が流れているときにこれらをリアルタイムで変更することは避けてください。システムが電流の引き込み量が小さい状態（例えばチャンネル当たり 5mA 未満）になり、自己消費電流を小さくする必要が生じた場合、表 7 に示すように、MAX77675 を低消費電力モードに設定します。チャンネル当たり 5mA を超える場合は、通常の電力モードを使用し、それでも自己消費電流を小さくする必要がある場合は SIMO_INT_CH_DIS = 1 に設定します。

表 7. 電力モードの設定

BIAS_LPM	SIMO_INT_CH_DIS	DESCRIPTION	BENEFITS	TRADE-OFFS
0	Don't Care	Normal-Power Mode	<ul style="list-style-type: none"> Lower ripple Faster transient response 	<ul style="list-style-type: none"> Highest quiescent current state
1	0	Low-Power Mode	<ul style="list-style-type: none"> Lowest quiescent current state 	<ul style="list-style-type: none"> Higher ripple Slower transient response
1	1	Everything except for the bias is in low-power mode	<ul style="list-style-type: none"> Lower ripple compared to low-power mode 	<ul style="list-style-type: none"> Slower transient response Quiescent current increased by about 10μA (typical) compared to low-power mode Higher ripple compared to normal-power mode

アプリケーション情報-SIMO 昇降圧レギュレータ

SIMO がサポートする出力電流

SIMO がサポートする最大出力電流は、インダクタのバレー電流によって制限されます（インダクタのバレー電流のセクションを参照）。バレー電流が最大値に達すると、チャンネルは過負荷状態になり、チャンネルは個々にフォルト割込みフラグをトリガします。バレー電流の絶対最大定格は 1.2A（バレー電流の 8 ステップ）ですが、900mA（バレー電流の 6 ステップ）未満に保つことにより、バレー電流が絶対最大定格に達してしまう可能性を防ぎます。

また、平均インダクタ電流が 700mA を超えると、出力チャンネルのリプルが仕様の範囲外まで増加する可能性があります。

与えられた条件がサポートされているかどうかを予測するには、レギュレータの平均インダクタ電流と最大バレー電流を見積もります。計算ツールが用意されているのでご利用ください（参考資料のセクションを参照）。表 8 に、計算ツールを使用して得られた例をいくつか示します。

表 8. 一般的なアプリケーションで SIMO がサポートする出力電流

PARAMETERS	EXAMPLE 1	EXAMPLE 2	EXAMPLE 3	EXAMPLE 4	EXAMPLE 5
V _{IN}	2.7V	4.0V	3.7V	3.7V	5.0V
SBB0	1.8V at 100mA	1.8V at 30mA	1.8V at 100mA	1.8V at 300mA	1.8V at 150mA
SBB1	3.3V at 200mA	3.3V at 200mA	1.1V at 120mA	1.2V at 100mA	1.2V at 70mA

表 8. 一般的なアプリケーションで SIMO がサポートする出力電流 (続き)

PARAMETERS	EXAMPLE 1	EXAMPLE 2	EXAMPLE 3	EXAMPLE 4	EXAMPLE 5
SBB2	0.5V at 250mA	5.0V at 100mA	0.7V at 200mA	3.2V at 20mA	0.85V at 100mA
SBB3	5.0V at 50mA	5.0V at 100mA	3.3V at 80mA	2.85V at 100mA	2.0V at 80mA
Maximum I _{L,average}	864mA	696mA	550mA	597mA	400mA
Maximum I _{L,valley}	750mA	600mA	450mA	450mA	300mA
Overloaded	No	No	No	No	No
Higher ripple	Yes	No	No	No	No

平均インダクタ電流を手計算で見積もる場合には、最初に、次式を使用して各チャンネルの平均インダクタ電流を見積もります。

$$I_{L_avg} = \begin{cases} I_{out} & , \frac{V_{SBBx}}{V_{IN}} < 0.6 \quad (\text{降圧モード}) \\ \frac{3}{2} \times I_{out} & , 0.6 \leq \frac{V_{SBBx}}{V_{IN}} \leq 1.25 \quad (\text{昇降圧モード}) \\ I_{out} \times \frac{V_{SBBx}}{V_{IN} \times \eta} & , \frac{V_{SBBx}}{V_{IN}} > 1.25 \quad (\text{昇圧モード}) \end{cases} \quad (\text{式3})$$

ここで、 η は効率です（効率の値は、[標準動作特性](#)のセクションを参照）。平均電流の和が、平均インダクタ電流で予測される最大値です。次に、平均インダクタ電流の和を使用して、次式からバレー電流のステップ数を見積もります。

$$I_{L_valley_steps} = \frac{I_{L_avg}}{I_{valley_step}} \quad (\text{式4})$$

ここで、 I_{valley_step} は 150mA です。ステップ数が前述した最大値（8 ステップ）を超える場合、レギュレータは過負荷です。平均インダクタ電流が 700mA を超える場合、出力電流のリプルが高くなることが予測されます。

過負荷

過負荷条件においては、いずれかのチャンネルで出力電圧が低下する可能性があります。ホスト・コントローラは、ステータス・ビット（STAT_GLBL.SBBx_S）または割込みビット（INT_GLBL.SBBx_F）を読み出すことによって、どのチャンネルが「過負荷」になっているかを検出できます（ここで、x はチャンネル番号）。ステータス・ビットはチャンネルの現在の状態を示し、割込みビットはチャンネルがそれまでに過負荷条件に入ったことがあるかどうかを示します。チャンネルが過負荷になっていることをステータス・ビットが示している場合、そのチャンネルの出力電圧はレギュレーション状態から外れている可能性が高いと考えられます。

インダクタの選択

1.0 μ H~2.2 μ H のインダクタンスを選択します。ほとんどの設計において、1.5 μ H のインダクタで最良の結果が得られます。インダクタンスを大きくすると各サイクルでの出力電力が大きくなるので、一般に、出力電圧リプルは増加しますが高い効率を得られます。出力コンデンサのサイズ選定とリプルの制御については、[出力コンデンサの選択](#)のセクションを参照してください。

インダクタの飽和電流が、ピーク・インダクタ電流の最大値を超えるものを選択します。例えば、700mA の電流が流れている場合、最も厳しい条件として、約 1.2A の最大ピーク・インダクタ電流が発生します。負荷電流の予測値がよく分からないシステムでは、飽和電流が 2A 以上のインダクタを使用してください。

また、インダクタの DC 抵抗（DCR）、AC 抵抗（ACR）、パッケージ・サイズを検討してください。一般に、小型のインダクタは DC 抵抗と AC 抵抗が大きく、効率が低下します。多くのインダクタ・メーカーは、いろいろな種類のコア材質を揃えたインダクタ・ファミリー製品を用意しており、DCR、ACR（すなわちコア損失）、および部品コストの間のトレードオフを比較、検討することができます。

入力コンデンサの選択

入力バイパス容量（ C_{IN} ）が 10 μ F 以上になるようにコンデンサを選択します。電圧ディレーティングを考慮し、公称 22 μ F のコンデンサを推奨します。 C_{IN} の値が大きくなると SIMO レギュレータのデカップリング性能が向上します。

C_{IN} は、SIMO レギュレータ動作時にバッテリーまたは入力電源から流れるピーク電流を低減します。また、システムのスイッチング・ノイズを低減します。小型、低 ESR で温度係数が小さい X5R または X7R 誘電体のセラミック・コンデンサを推奨します。

デバイスの入力電圧範囲（最大 5.5V）を最大限に利用するには、最低でも電圧定格が 6.3V のコンデンサを使用してください。

ブートストラップ・コンデンサの選択

ブートストラップ容量（ C_{BST} ）が 10nF になるようにコンデンサを選択します。 C_{BST} の値が小さいと、出力のハイサイド・パワー FET に十分なゲート駆動能力が得られなくなります。 C_{BST} の値が大きい（100nF を超える）と、スタートアップ性能が低下する可能性があります。

ケース・サイズが 0201 または 0402 のセラミック・コンデンサを推奨します。

出力コンデンサの選択

各出力のバイパス容量 (C_{SBBx}) は、出力電圧リップル (ΔV_{SBBx}) の目標値を基に選択します。代表値は 22μF です。更に、出力電圧が 1.5V 未満のチャンネル、または他のチャンネルが重負荷で動作しているときに軽負荷で動作しているチャンネルには、44μF 以上のコンデンサの使用を検討してください。

C_{SBBx} の値を大きくすると、出力電圧リップルは改善しますが、ソフトスタート時および出力電圧の変化時に入力サージ電流が増加します。出力電圧リップルは、インダクタンス (L)、出力電圧 (V_{SBBx})、インダクタ電流リップル (ΔI_L、一般に 300mA~500mA) の関数です。任意のリップル値に対する実効容量の最小値を見積もるには、式 5 を使用します。ただし、最小容量は必ず 10μF にしてください。

$$C_{SBBx} = \frac{\Delta I_L^2 \times L}{2 \times V_{SBBx} \times \Delta V_{SBBx}} \quad (\text{式 5})$$

小型、低 ESR で温度係数が小さい X5R または X7R 誘電体のセラミック・コンデンサを推奨します。

コンデンサの実効容量は、DC バイアス電圧に伴い減少します。この影響は、サイズが小さいコンデンサほど顕著になります。これにより、0603 コンデンサが良好に動作する一方、同じ公称容量の 0402 コンデンサの動作性能が悪い、ということが起こり得ます。出力容量の実効値は、初期許容誤差、バイアス電圧、エージング、温度ディレーティングを考慮して検討してください。

PVDD コンデンサと V_{DD} コンデンサ

10μF 以上のコンデンサを PVDD ピンの近くに必ず配置してください。また、可能であれば更に 1μF~10μF のコンデンサを V_{DD} ピンの近くに配置します。PCB の面積に余裕がない場合は、PVDD のコンデンサを V_{DD} と共有することができます。そのトレードオフとして、低消費電力モードでは出力チャンネルに (約) 5mV の電圧降下が発生することがあります。

V_{DD} と PVDD が接続されていない場合は、1μF 以上のコンデンサを V_{DD} ピンの近くに配置してください。

不使用の出力

使用しない出力は、未接続のままにしないでください。未接続状態のままの出力が誤ってイネーブルされた場合、充電されたインダクタがオープン・サーキットになり、出力電圧が絶対最大定格を超えて急増し、デバイスに損傷を与えます。出力を使用しない場合は、次のいずれかを行ってください。

- 出力をディスエーブルして (CNFG_SBBx_B.EN_SBBx[2:0] = 0x4 または 0x5)、グラウンドに接続します。不使用の出力がデフォルトでイネーブルされている場合、または、誤ってイネーブルされる可能性がある場合には、この方法ではなく、他の推奨事項のいずれかを行ってください。
- 1μF のコンデンサを使用して、不使用の出力をグラウンドにバイパスします。
- 不使用の出力が他のチャンネルより低い電圧に設定されている場合は、IN または他の出力チャンネルに接続します。出力電圧が不使用出力の電圧より高いため、不使用出力を誤ってイネーブルしてもレギュレータはその出力の処理を行いません。
 - OTP オプションには、デフォルトでアクティブ放電抵抗がイネーブルになっているものがあります。アクティブ放電がデフォルトでイネーブルになっている場合、不使用出力を IN に接続することは**推奨しません**。不使用出力を他のチャンネルに接続する場合は、不使用チャンネルのアクティブ放電抵抗をディスエーブルしてください (CNFG_SBBx_B.ADE_SBBx = 0)。

出力電圧リップル

少なくとも 1 つのチャンネルが重負荷の状態では他のチャンネルがそれよりも軽い負荷のとき、リップルは最大になります。

レギュレータが CCM で動作しているとき (インダクタのバレー電流が 0A より大きいとき)、チャンネルの出力電圧リップルは他のチャンネルの影響を受けます。例えば、他のチャンネルが処理されるのを待っている間に、別のチャンネルの電圧が低下することがあります。更に、1 つ以上のチャンネルに 300mA を超える負荷がかかっているとき、他のチャンネルの電圧リップルに大きなスパイクが時折発生することがあります。また、リップルは出力電圧に伴い増加します。

総負荷電流が少なくとも 300mA で、22μF の出力コンデンサを使用していると仮定すると、出力電圧が 2.5V 以下のチャンネルの場合、電圧リップルに発生する可能性のあるスパイクは最大 200mV で、平均リップルは 100mV 未満になります。出力電圧が 2.5V を超えるチャンネルの場合、電圧リップルに発生する可能性のあるスパイクは最大 300mV で、平均リップルは 120mV 未満になります。

出力容量の推奨値については、[出力コンデンサの選択](#)のセクションを参照してください。

PCB レイアウト・ガイド

コンデンサ

コンデンサのパッドからピンまで、およびコンデンサのパッドからグランド・ピンまでの接続を短くするため、デカップリング・コンデンサは IC のできるだけ近くに配置します。接続を短くすることで寄生インダクタンスと抵抗が小さくなるため、性能を向上させ、ホット・ループの物理的サイズを小さくできます。

ビアを介してコンデンサを接続する場合、複数のビアを使用して寄生成分を最小限に抑えます。また、負荷はデバイスのピンではなくコンデンサのパッドに接続してください。

IN の入力コンデンサ

IN の入力コンデンサと PGND によってできる寄生インダクタンスを最小限に抑えることで、LXA 電圧のリングングを低減します。

SBBx の出力コンデンサ

レギュレータがインダクタの充放電を行うとき、出力コンデンサに流れる電流が大きく変化します。SBBx の出力コンデンサと PGND によってできる寄生インダクタンスを最小限に抑えてください。

インダクタ

パターン抵抗を低減するため、インダクタは IC の近くに配置します。ただし、レギュレータの入出力コンデンサのレイアウトをインダクタより優先させてください。ピーク・インダクタ電流の最も厳しい条件に対応できるよう、適切なパターン幅で LXA、インダクタ、および LXB を接続します（[インダクタの選択](#)のセクションを参照）。また、パターン経路にビアを配置する場合は、電流量に合わせて適切な数のビアを使用してください。

グランド接続

スイッチング・レギュレータがインダクタの充放電を行うと、PGND から入力コンデンサのグランド、出力コンデンサのグランドから PGND、または出力コンデンサのグランドから入力コンデンサのグランドに電流が流れます。そのため、幅広く切れ目のない銅プレーンを使用して PGND とコンデンサのグランドを接続してください。

GND ピンと PGND ピンを互いに接続する場合には、電源グランドからのノイズがアナログ・グランド（GND が接続されている場所）に混入しないようにします。例えば、グランド・ピン同士が内層のグランド・プレーンを介して接続されているとすると、GND と内層のグランド・プレーンとの間を 1 個のビアで接続するだけで、電源グランド・プレーンのノイズの大部分から GND を十分に保護できます。同様に、このデバイスの近くに高電流の回路やノイズの多い回路がある場合、GND ピンを直接これらのグランドに接続しないようにします。

グランド接続のガイドラインについては、<https://www.analog.com/jp/design-center/package-quality-symbols-footprints/package-resources.html> の技術記事のセクションを参照してください。

PCB レイアウト例

図 23 にレイアウトの例を示します。





図 23. PCB 最上層と部品配置の例

標準アプリケーション回路

標準アプリケーション回路



オーダー情報

PART	TEMP RANGE	PIN-PACKAGE	OPTIONS
MAX77675EWE+T*	-40°C to +85°C	16 WLP	
MAX77675AEWE+T	-40°C to +85°C	16 WLP	See Table 1

+は、鉛 (Pb) フリー/RoHS 準拠のパッケージであることを示します。

T = テープ&リール。

*カスタム・サンプルのみです。量産品や在庫はありません。詳細については、アナログ・デバイセズまでお問い合わせください。

改訂履歴

版数	改訂日	説明	改訂ページ
0	03/23	市場投入のためのリリース	-