36V、1.5A 昇降圧 µModule レギュレータ

特長

- **全機能内蔵型の昇降圧スイッチ・モード電源**
- **広い入力電圧範囲：3V～36V**
- **広い出力電圧範囲：1V～36V**
- **12V/0.8A 出力（6V 入力）**
- **12V/1.5A 出力（12V 入力）**
- **12V/1.5A 出力（36V 入力）**
- **内蔵の 3 端子コンデンサとスペクトラム拡散による優れた EMI 性能**
- **CISPR25 クラス 5 制限に準拠（図 25 参照）**
- 300kHz～2MHz 固定スイッチング周波数、外部周波数同期付き
- 調整可能な出力電流制限
- 出力電流モニタリング
- RoHS 準拠パッケージ
- 6.25mm × 6.25mm × 2.22mm BGA パッケージ

アプリケーション

- バッテリ駆動装置
- 試験装置および測定装置
- 産業用制御機器
- 太陽光発電式電圧レギュレータ
- 太陽光発電式バッテリ充電

概要

LTM®8083 は、36V 入力の昇降圧 µModule® レギュレータです。スイッチング・コントローラ、パワー・スイッチ、インダクタ、および周辺部品がパッケージに搭載されています。設計を完了するのに必要なのは、出力電圧と動作周波数を設定するための抵抗と、入出力のコンデンサだけです。LTM8083 は 3V～36V の入力電圧範囲で動作して、動作領域を滑らかに低ノイズで遷移しながら出力電圧を 1V～36V の範囲で安定化できるだけでなく、外付けの検出抵抗により、入力と出力の平均電流も制御できます。

低背型パッケージを採用しているため、プリント回路基板裏面の未使用スペースを活用して高密度負荷点レギュレーションを実現できます。LTM8083 は、熱特性に優れた小型オーバーモールド BGA（Ball Grid Array）パッケージに搭載されており、標準的な表面実装機による自動化アセンブリに適しています。LTM8083 は RoHS に準拠しています。

全ての登録商標および商標の所有権は、それぞれの所有者に帰属します。

標準的応用例

3～36V 入力、12V 出力の昇降圧レギュレータ



12V 出力での効率



Rev.0

絶対最大定格

(Note 1)

V_{IN}、SV_{IN}、EN/UVLO.....40V
V_{OUT}、ISP、ISN.....40V
OVLO、CTRL、FB、SYNC、$INTV_{CC}$.....5V
ISP-ISN 間.....–1V～1V
動作ジャンクション温度範囲
(Note 2、3).....–40°C～125°C
保存温度範囲.....–55°C～150°C
ハンダ温度.....260°C

ピン配置



BGA PACKAGE
49-LEAD (6.25mm × 6.25mm × 2.22mm)
T_{JMAX} = 125°C, θ_{JA} = 23°C/W,
θ_{JCtop} = 21.8°C/W, $\theta_{JCbottom}$ = 7.6°C/W

NOTE:
1) θ VALUES ARE DETERMINED BY SIMULATION PER JESD51 CONDITIONS.
2) θ_{JA} VALUE IS OBTAINED WITH DEMO BOARD.
3) REFER TO PAGE 16 FOR LAB MEASUREMENT AND DERATING INFORMATION.
4) WEIGHT = 231mg

発注情報

製品番号	パッド／ボール仕上げ	製品マーキング*		パッケージ・タイプ	MSL 定格	温度範囲
		デバイス	仕上げコード			
LTM8083EY#PBF	SAC305 (RoHS)	8083	1	BGA	3	–40°C to 125°C
LTM8083IY#PBF						

- 更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*パッドまたはボールの仕上げコードはIPC/JEDEC J-STD-609に準拠しています。

*温度グレードは出荷時のコンテナのラベルで識別されます。

- 推奨されるLGA/BGAのPCBアセンブリおよび製造方法
- LGA/BGAパッケージおよびトレイの図面

電気的特性

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25°Cでの値。注記がない限り、V_{IN} = SV_{IN} = 12V、$V_{EN/UVLO}$ = 1.5V。

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Minimum Input Voltage	V_{IN} = SV_{IN}	●			3	V
Output DC Voltage	R_{FBtop} = 113kΩ, $R_{FBbottom}$ open R_{FBtop} = 113kΩ, $R_{FBbottom}$ = 10kΩ R_{FBtop} = 113kΩ, $R_{FBbottom}$ = 3.24kΩ			1 12 36		V V V
Output DC Current	V_{IN} = 6V, V_{OUT} = 12V V_{IN} = 12V, V_{OUT} = 12V V_{IN} = 36V, V_{OUT} = 12V			0.8 1.5 1.5		A A A
Quiescent Current into V_{IN}	EN/UVLO = 0V (Shutdown) EN/UVLO = 1.5V, V_{OUT} = 12V, I_{OUT} = 0A			0.9 2.6		µA mA
Output Voltage Line Regulation	3V < V_{IN} < 36V, V_{OUT} = 12V, I_{OUT} = 0.1A	●		0.02	0.15	%/V
Output Voltage Load Regulation	V_{OUT} = 12V, 0.0A < I_{OUT} < 1.5A (Note 4)	●		0.5	1.5	%
Output Voltage Ripple	V_{OUT} = 12V, I_{OUT} = 0A			10		mV
Switching Frequency	RT = 178kΩ RT = 14.3kΩ			300 2000		kHz kHz
Voltage at FB pin		●	0.985	1	1.015	V
EN/UVLO Rising Threshold	Starts Switching (UVLO)			1.240		V
EN/UVLO Falling Threshold	Stops Switching (UVLO)	●	1.190	1.210	1.230	V
ENUVLO Shutdown Threshold	$INTV_{CC}$ = Disabled	●	0.3	0.6	0.9	V
EN/UVLO Pin Current	EN/UVLO = 0.3V EN/UVLO = 1.1V EN/UVLO = 1.3V		–1 2.0 –0.3	0 2.5 0	1 3.0 0.3	µA µA µA
OVLO Rising Threshold		●	1.196	1.235	1.250	V
OVLO Falling Threshold			1.055	1.120	1.140	V
ISN Pin Current	V_{ISP} = V_{ISN} = 12V V_{ISP} = V_{ISN} = 0V			23 –10		µA µA
ISP Pin Current	V_{ISP} = V_{ISN} = 12V V_{ISP} = V_{ISN} = 0V			23 –10		µA µA
ISP-ISN Current Sense Threshold	V_{CTRL} = Float V_{CTRL} = 0.75V		96 40	105 52	116 65	mV mV
ISMON Voltage	V_{ISP} = 100mV, V_{ISN} = 0V		1.20	1.25	1.30	V
SS Pull-Up Current	V_{FB} = 0.8V, V_{SS} = 0V			32		µA
SS Pull-Down Current	V_{FB} = 1V, V_{SS} = 2V			1.25		µA
SYNC input Low Threshold					0.4	V
SYNC input High Threshold			1.5			V
SYNC Pin Current			–0.1	0	0.1	µA

Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

Note 2：LTM8083Eは0°C～125°Cの動作ジャンクション温度で性能仕様に適合することが確認されている。–40°C～125°Cの動作ジャンクション温度範囲での仕様は、設計、特性評価および統計学的なプロセス・コントロールとの相関で確認されている。LTM8083Iは–40°C～125°Cの動作ジャンクション温度範囲での動作が確認されている。

Note 3：LTM8083は、瞬間的な過負荷状態時にデバイスを保護するための過熱保護機能を備えている。過熱保護機能がアクティブなときジャンクション温度は150°Cを超える。規定された絶対最大動作ジャンクション温度を超えた動作が継続すると、デバイスの信頼性を損なうか、またはデバイスに永続的損傷を与える恐れがある。

Note 4：異なるV_{IN}、V_{OUT}、およびT_Aについては出力電流のディレーティング曲線を参照。

代表的な性能特性　注記がない限り、T_A = 25°C。

V_{OUT} = 3.3V 時の効率



V_{OUT} = 5V 時の効率



V_{OUT} = 8V 時の効率



V_{OUT} = 12V 時の効率



V_{OUT} = 18V 時の効率



V_{OUT} = 24V 時の効率



V_{OUT} = 36V 時の効率



3.3V 入力、5V 出力での過渡応答



V_{IN} = 3.3V, V_{OUT} = 5V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

5V 入力、5V 出力での過渡応答



V_{IN} = 5V, V_{OUT} = 5V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

代表的な性能特性　注記がない限り、T_A = 25°C。

12V 入力、5V 出力での過渡応答



V_{IN} = 12V, V_{OUT} = 5V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

24V 入力、5V 出力での過渡応答



V_{IN} = 24V, V_{OUT} = 5V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

36V 入力、5V 出力での過渡応答



V_{IN} = 36V, V_{OUT} = 5V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

6V 入力、12V 出力での過渡応答



V_{IN} = 6V, V_{OUT} = 12V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

12V 入力、12V 出力での過渡応答



V_{IN} = 12V, V_{OUT} = 12V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

24V 入力、12V 出力での過渡応答



V_{IN} = 24V, V_{OUT} = 12V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

36V 入力、12V 出力での過渡応答



V_{IN} = 36V, V_{OUT} = 12V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

18V 入力、36V 出力での過渡応答



V_{IN} = 18V, V_{OUT} = 36V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

36V 入力、36V 出力での過渡応答



V_{IN} = 36V, V_{OUT} = 36V, f_{SW} = 1MHz,
0.375A (25%) LOAD STEP, 0.375A/µs
C_{OUT} = 10µF CERAMIC
INTERNAL COMPENSATION

代表的な性能特性　注記がない限り、T_A = 25°C。

6V 入力、12V 出力での起動、I_{OUT} = 0.8A



V_{IN} = 6V, V_{OUT} = 12V, f_{SW} = 1MHz, 0.8A
C_{OUT} = 10µF CERAMIC
SOFT-START CAPACITOR = 0.1µF
USE EN/UVLO PIN TO CONTROL START-UP

12V 入力、12V 出力での起動、I_{OUT} = 1.5A



V_{IN} = 12V, V_{OUT} = 12V, f_{SW} = 1MHz, 1.5A
C_{OUT} = 10µF CERAMIC
SOFT-START CAPACITOR = 0.1µF
USE EN/UVLO PIN TO CONTROL START-UP

24V 入力、12V 出力での起動、I_{OUT} = 1.5A



V_{IN} = 24V, V_{OUT} = 12V, f_{SW} = 1MHz, 1.5A
C_{OUT} = 10µF CERAMIC
SOFT-START CAPACITOR = 0.1µF
USE EN/UVLO PIN TO CONTROL START-UP

36V 入力、12V 出力での起動、I_{OUT} = 1.5A



V_{IN} = 36V, V_{OUT} = 12V, f_{SW} = 1MHz, 1.5A
C_{OUT} = 10µF CERAMIC
SOFT-START CAPACITOR = 0.1µF
USE EN/UVLO PIN TO CONTROL START-UP

6V 入力、12V 出力での短絡、I_{OUT} = 0.8A



12V 入力、12V 出力での短絡、I_{OUT} = 1.5A



24V 入力、12V 出力での短絡、I_{OUT} = 1.5A



36V 入力、12V 出力での短絡、I_{OUT} = 1.5A



24V 入力、36V 出力での短絡、I_{OUT} = 1A



ピン機能

パッケージの行と列のラベルはμModule製品間で異なります。各パッケージのレイアウトをよく確認してください。

GND(バンク0、ピンD7):これらのGNDピンは、LTM8083や回路部品の下のローカル・グラウンド・プレーンに接続します。ほとんどのアプリケーションでは、LTM8083が発した熱の大半がこれらのパッドから流れ出すため、プリント回路基板設計はデバイスの熱特性に大きく影響します。詳細については、PCBレイアウトと熱に関する検討事項のセクションを参照してください。帰還分圧器(R_{FB})はこの回路網に戻します。

V_{IN}(バンク1):入力電源。V_{IN}ピンからは内部パワー・スイッチに電流が供給されます。このピンは、低ESRの外付けセラミック・コンデンサにより、短距離でバイパスする必要があります。

V_{OUT}(バンク2):電源の出力ピン。これらのピンとGNDピンの間に出力フィルタ・コンデンサと出力負荷を接続します。

SV_{IN}(ピンA6):バイアス電源。SV_{IN}ピンは、内部回路と$INTV_{CC}$リニア電圧レギュレータに電力を供給します。このピンはV_{IN}またはその他の電源に接続します。このピンは、セラミック・コンデンサでグラウンドにバイパスします。

TST2(ピンA7):テスト・ピン2。このピンは製造時テストで使用されます。このピンには電圧を加えないでください。このピンはGNDに接続する必要があります。

EN/UVLO(ピンB6):イネーブルおよび低電圧ロックアウト。このピンの電圧を強制的に0.3V未満にすると、デバイスはシャットダウンし、V_{IN}の自己消費電流は0.9μAまで減少します。通常動作の場合は、このピンの電圧を強制的に1.240Vより高くします。V_{IN}とグラウンドの間に抵抗分圧器を接続することで、高精度な1.210Vの下降時閾値を使用して低電圧ロックアウト(UVLO)閾値を設定できます。高精度な2.5μAのプルダウン電流により、V_{IN}にUVLOヒステリシスを設定できます。どちらの機能も使用しない場合、このピンはV_{IN}に直接接続します。

OVLO(ピンB7):過電圧ロックアウト。V_{IN}とグラウンドの間に抵抗分圧器を接続することで、OVLOピンを使用して過電圧ロックアウト(OVLO)閾値を設定できます。SSピンをグラウンドに引き下げ、スイッチング動作を停止させるには、このピンの電圧を強制的に1.250Vより高くします。使用しない場合は、このピンをグラウンドに接続します。

$INTV_{CC}$(ピンC6):内蔵の3.6Vリニア電圧レギュレータの出力。$INTV_{CC}$は、SV_{IN}ピンから電力を供給され、内部制御回路とゲート・ドライバに電力を供給します。デカップリング・セラミック・コンデンサは必要ありません。

CTRL(ピンC7):ISP-ISN間の電流検出調整。このピンの電圧により、ISP-ISN間の電流制限閾値電圧が決まります。このピンがフロート状態の場合、電流制限閾値は100mVです。出力検出抵抗両端でのISP-ISN間電流制限閾値を下げるには、1.35Vより低い電圧を加えます。このピンは、100kΩの抵抗により、内部で2Vのリファレンス電圧にプルアップされています。詳細については、アプリケーション情報のセクションを参照してください。

ISMON(ピンD6):ISP-ISN間の電流モニタ。このピンは、V_{ISP}-V_{ISN}の電圧を10倍して0.25Vのオフセット電圧を加えた電圧を発生します。$V_{ISP} - V_{ISN} = 100mV$のとき、ISMONの電圧は1.25Vになります。

V_C(ピンE6):エラー・アンプの出力。V_Cピンは既に内部で補償されているため、LTM8083のアプリケーションでは、通常はオープンのままです。

RT(ピンE7):スイッチング周波数の設定、このピンとグラウンドの間に抵抗を接続して、300kHz～2MHzの範囲で内部発振周波数を設定します。一般的なスイッチング周波数を設定するための抵抗値については、表1を参照してください。

ISN(ピンF3):電流検出抵抗の負端子。ケルビン接続を使って、電流が正確に検出されるようにします。

SS(ピンF6):ソフトスタート。10nFのコンデンサが起動用としてLTM8083の内部に組み込まれています。組込みのソフトスタート時間を長くするには、SSとGNDの間にコンデンサを接続します。ソフトスタート時間を長くする必要がない場合、これらのピンはフロート状態のままにしておきます。

FB(ピンF7):帰還ピン。LTM8083はFBピンを1Vに安定化します。このピンと出力およびこのピンとグラウンドの間に抵抗分圧器を接続して、出力電圧を設定します。出力電流検出抵抗をISPとISNに接続する場合は、抵抗回路網をISNに接続して、負荷レギュレーションを向上させます。

ピン機能

ISP(ピンG3)：電流検出抵抗の正端子。ケルビン接続を使って、電流が正確に検出されるようにします。

SYNC(ピンG6)：スイッチング周波数同期またはスペクトラム拡散のイネーブル。内部発振周波数でスイッチングする場合は、このピンを接地します。外部周波数同期を行う場合は、クロック信号をこのピンに供給します。$INTV_{CC}$に接続すると、内部発振周波数を超える25%の三角波スペクトラム拡散が得られます。

TST1(ピンG7)：テスト・ピン1。このピンは製造時テストで使用されます。このピンは、フロート状態にする必要があります。このピンには電圧をかけないでください。

ブロック図



動作

LTM8083は独立した非絶縁型の昇降圧スイッチングDC/DC電源です。昇降圧構成により、LTM8083は出力電圧を入力電圧より低い電圧にも高い電圧にも安定化できます。最大出力電流は入力電圧によって決まります。入力電圧が高いほど最大出力電流が大きくなります。

LTM8083は、アナログ・デバイセズ独自のピーク降圧ピーク昇圧電流モード・コントローラの他に、4つの内部低抵抗NチャンネルDMOSスイッチ、パワー・インダクタ、および適度の大きさの入力コンデンサおよび出力コンデンサを内蔵しています。

この制御方式では、内部パワー・スイッチ間のインダクタ電流を直接検出して、降圧領域、昇降圧領域、昇圧領域の間を滑らかに遷移します。簡略ブロック図を前のページに示します。外付け抵抗分圧器によって高精度の安定化出力電圧を1V～36Vの範囲で設定できます。入力電圧範囲は3V～36Vです。

LTM8083は固定周波数のPWMレギュレータです。RTピンとGNDの間の抵抗により、300kHz～2MHzの範囲内でスイッチング周波数を設定できるため、幅広い分野および効率に合わせてアプリケーションを最適化できます。SYNCピンを駆動すると、LTM8083は外部クロック源と同期するようになります。

電圧制御ループの他に、LTM8083は出力の平均電流制御ループを備えています。ISPとISNの間に電流検出抵抗を追加して出力電流を制限し、CTRLピンで設定した最大値より低くなるようにします。ISMONピンは、検出抵抗を流れる電流を表します。

1.35Vより低い電圧をCTRLピンに加えると、最大出力電流は減少します。検出抵抗を流れる電流は、ISMONピンの電圧によって表されます。CTRLピンの電圧を0.2Vより低くすると、スイッチングは停止します。

軽負荷時に、LTM8083は通常、不連続導通モードでのスイッチング周波数で動作します。昇圧と降圧の逆電流検出閾値はどちらもゼロに設定されているため、出力から入力への逆電流はまったく流れません。

負荷が軽くなっていくにつれて、LTM8083はパルス・スキップ・モードで動作することがあります。このモードでは、レギュレーションを維持するために複数のサイクルの間、スイッチがオフに保たれます（つまり、パルスをスキップします）。

EN/UVLOピンの電圧がシャットダウン閾値（最小0.3V）より低くなると、LTM8083はシャットダウン・モードになり、自己消費電流は0.9μA未満になります。

LTM8083は、ジャンクション温度が165°Cより高くなると動作を抑止するサーマル・シャットダウン回路を内蔵しています。125°Cより高いジャンクション温度での長時間の動作や反復動作は、デバイスの損傷や信頼性の低下を引き起こす恐れがあります。

低ESL、10nFの3端子コンデンサを入力側および出力側に追加したことにより、ノイズのデカップリングが改善され、EMI性能が向上しています。小型フィルタとスペクトラム拡散機能をイネーブルにすると、LTM8083モジュールはCISPR25クラス5の伝導EMI規格と放射EMI規格を満たします。詳細については、図2および図3を参照してください。

アプリケーション情報

LTM8083の標準的なアプリケーション回路を最初のページに示します。このアプリケーション情報のセクションは、標準的なアプリケーションで外付け部品を選択する場合のガイドラインとして役立ちます。このセクションの例および式では、特に規定されない限り、連続導通モードを前提とします。

出力電圧および閾値の設定

LTM8083には、定電圧出力を設定するために使用できる電圧帰還ピンFBがあります。出力電圧は、次式に従ってR5とR6の値を選択すれば設定できます(図1)。

$$V_{OUT} = 1.00V \bullet \frac{R5+R6}{R6}$$



図1. 帰還抵抗の接続

更に、FBピンでは出力過電圧閾値も設定できます。FBピンの電圧が過電圧閾値の1.05Vに達すると、LTM8083は4つのパワー・スイッチを全てオフすることによってスイッチングを停止して保護します。出力過電圧閾値は、次のように設定できます。

$$V_{OUT(OVP)} = 1.05V \bullet \frac{R5+R6}{R6}$$

スイッチング周波数の選択

LTM8083は300kHz～2MHzの固定周波数制御方式を採用しています。スイッチング周波数の選択には、効率とコンデンサのサイズとの兼ね合いがあります。このコンデンサは、入力電圧と出力電圧のスイッチング・ノイズを除去するためのものです。低周波数動作ではMOSFETのスイッチング損失が減ることで効率が高まりますが、値の大きいコンデンサが必要になります。ノイズに敏感なシステムでは、通常は、スイッチング・ノイズが敏感な周波数帯の内側にこないようにスイッチング周波数を選択します。ほとんどのアプリケーションでは、1MHzのスイッチング周波数を推奨します。

スイッチング周波数の設定

LTM8083のスイッチング周波数は内部発振器を使用して設定することができます。SYNCピンをグラウンドに引き下げると、スイッチング周波数は、RTピンとグラウンドの間の抵抗によって設定されます。表1に、よく使われるスイッチング周波数に対応するR_T抵抗の値を示します。

表1. スイッチング周波数とR_Tの値(許容誤差1%の抵抗)

f_{OSC}(kHz)	R_T(kΩ)
300	178
400	124
600	78.7
800	56.2
1000	40.2
1200	33.2
1400	26.1
1600	21.5
1800	17.4
2000	14.3

スペクトラム拡散周波数変調

スイッチング・レギュレータは、電磁干渉(EMI)が懸念されるアプリケーションで特に手間がかかることがあります。EMI性能を改善するため、LTM8083には三角波スペクトラム拡散周波数変調方式が実装されています。SYNCピンを$INTV_{CC}$に接続すると、LTM8083は自身のスイッチング周波数を内部発振周波数より25%高い周波数まで拡散し始めます。更に、低ESLの3端子コンデンサを入力側および出力側に追加したことにより、EMI性能が向上しています。図2および図3に、表紙のアプリケーション回路でのノイズ・スペクトラムを示します。この回路では、スペクトラム拡散をイネーブルし、12VのV_{IN}と12VのV_{OUT}には小さなEMIフィルタを接続していて、負荷電流は1Aです。詳細な回路図を図25に示します。

周波数同期

LTM8083のスイッチング周波数は、SYNCピンを使用して外部クロックに同期させることができます。デューティ・サイクルが50%の波形でSYNCピンを駆動するのは常に適切な選択ですが、そうしない場合は、デューティ・サイクルを10%～90%の範囲に維持してください。内部でフェーズロック・ループ(PLL)が使用されているため、同期周波数と内部発振周

アプリケーション情報



図2. CISPR 25規格での伝導EMIの平均値



図3. CISPR 25規格での放射EMIの平均値

波数との間に制約はありません。同期クロックの立上がりエッジは、スイッチング・サイクルの開始を表します。

C_{IN}とC_{OUT}の選択

入力と出力のコンデンサが必要なのは、レギュレータとの間を出入りする不連続な電流によって生じる電圧リップルを抑えるためです。通常はコンデンサを並列に組み合わせて使用することで大容量と低等価直列抵抗(ESR)を実現します。乾式タンタル、特殊ポリマー、アルミ電解およびセラミックの各コンデンサは、全て表面実装パッケージで入手できます。OS-CONやPOSCAPなど、低ESRで高リップル電流定格のコンデンサも入手できます。

高周波のスイッチング・スパイクを抑えるには、1μF以上のセラミック・コンデンサを、LTM8083のピンにできるだけ近づけてV_{IN}とGNDの間およびV_{OUT}とGNDの間に配置してください。セラミック・コンデンサは優れた低ESR特性を備えているので、入力リップル電圧を大幅に低減することが可能であり、ESRの高いバルク・コンデンサでの電力損失を抑えるのに役立ちます。X5RまたはX7Rの誘電体コンデンサを推奨します。これらの材料は、広い電圧範囲と温度範囲にわたって容量を保持するからです。Y5VとZ5Uを含むその他のタイプは、容量の温度および電圧係数が非常に大きな値を示します。多くのセラミック・コンデンサ(特にケース・サイズが0805または0603のもの)は、目的の動作電圧での容量が大きく減少します。アプリケーション回路では、容量値が公称容量値よりはるかに小さくなり、出力電圧リップルが期待値より大幅に増加することがあります。

入力容量C_{IN}:

上側スイッチM1のオンとオフが切り替わることが原因で、降圧領域では不連続な入力電流が最も大きくなります。モジュールの内部に10nF、低ESLの3端子コンデンサを集積して、高周波入力ノイズをデカップリングしています。C_{IN}コンデンサ回路網のESRが十分に低く、最大RMS電流を扱うのに十分な大きさであることを確認してください。降圧領域では、入力RMS電流は次式で与えられます。

$$I_{RMS} = I_{oMAX} \bullet \frac{V_{OUT}}{V_{IN}} \sqrt{\frac{V_{IN}}{V_{OUT}} - 1}$$

この式は$V_{IN} = 2V_{OUT}$のときに最大になります。ここで、$I_{RMS} = I_{oMAX}/2$です。この単純で最も厳しい条件が設計によく使用されます。

出力容量C_{OUT}:

昇圧領域において、不連続電流が入力から出力に移動します。C_{OUT}コンデンサ回路網が出力電圧リップルを低減できることを確認してください。与えられた出力リップル電圧に対する適切なコンデンサを選択するには、ESRとバルク容量の

アプリケーション情報

影響について検討する必要があります。バルク容量の充放電による定常状態の最大リップルは次式で与えられます。

$$\Delta V_{CAP(BOOST)} = \frac{I_{OMAX} \bullet \left(V_{OUT} - V_{IN(MIN)}\right)}{C_{OUT} \bullet V_{OUT} \bullet f_{SW}}$$

$$\Delta V_{CAP(BUCK)} = \frac{V_{OUT} \bullet \left(V_{IN(MAX)} - V_{OUT}\right)}{8 \bullet L \bullet C_{OUT} \bullet V_{IN(MAX)} \bullet f_{SW}^{2}}$$

ESR両端の電圧降下による最大定常リップルは次式で与えられます。

$$\Delta V_{ESR(BOOST)} = \frac{V_{OUT} \bullet I_{OMAX}}{V_{IN(MAX)}} \bullet ESR$$

$$\Delta V_{ESR(BUCK)} = \frac{V_{OUT} \bullet \left(V_{IN(MAX)} - V_{OUT}\right)}{V_{IN(MAX)} \bullet L \bullet f_{SW}} \bullet ESR$$

C_{OUT}として設定されているバルク出力コンデンサは、ESRが十分に小さいものを選択して、出力電圧リップルとトランジェントの条件を満たすようにします。C_{OUT}は低ESRのタンタル・コンデンサ、低ESRのポリマー・コンデンサ、またはセラミック・コンデンサのいずれでもかまいません。複数のコンデンサを並列に配置すれば、ESRとRMSの電流処理条件を満たすことができます。代表的な容量は10μFです。出力リップルや動的トランジェント・スパイクを更に低減する必要がある場合は、システム設計者が出力フィルタを追加することが必要になる可能性があります。モジュールの内部に10nF、低ESLの3端子コンデンサを集積して、高周波出力ノイズをデカップリングしています。過渡電流が流れたときの電圧低下やオーバーシュートを最小限に抑えるための様々な出力電圧と出力コンデンサの一覧を表6に示します。

$INTV_{CC}$レギュレータ

内部のPチャンネル低ドロップアウト・レギュレータは、SV_{IN}電源ピンからの電力により$INTV_{CC}$ピンで3.6Vを発生します。$INTV_{CC}$は、LTM8083の内部回路およびゲート・ドライバに電力を供給します。バイパス用コンデンサは必要ありません。

V_{IN}のUVLOおよびOVLOのプログラミング

V_{IN}ピンとEN/UVLOピンの間に抵抗分圧器を接続することにより、V_{IN}の低電圧ロックアウト(UVLO)を実装できます。EN/UVLOのイネーブル立下がり閾値は1.21Vに設定されており、30mVのヒステリシスがあります。また、EN/UVLOピンの電圧が1.21Vより低いと、このピンに2.5μAのシンク電流が流れます。この電流により、R1の値に基づいてプログラマブルなヒステリシスが得られます。プログラマブルなUVLO閾値は次のようになります。

$$V_{IN(UVLO+)} = 1.24V \bullet \frac{R1+R2}{R2} + 2.5\mu A \bullet R1$$

$$V_{IN(UVLO-)} = 1.21V \bullet \frac{R1+R2}{R2}$$

図4は、外部シャットダウン制御を実施しつつ、一方でUVLO機能を使用する回路を示しています。NMOSがオンするとEN/UVLOピンが接地され、LTM8083は自己消費電流が0.9μAのシャットダウン状態になります。



図4. V_{IN}の低電圧ロックアウト(UVLO)

V_{IN}ピンとOVLOピンの間に抵抗分圧器を接続することにより、V_{IN}の過電圧ロックアウト(OVLO)を実装できます。OVLOの立上がり閾値は1.235Vに設定されており、115mVの立下がりヒステリシスがあります。図5に、V_{IN}のOVLO機能の実装を示します。プログラマブルなOVLO閾値は次のようになります。

$$V_{IN(OVLO+)} = 1.235V \bullet \frac{R3+R4}{R4}$$

$$V_{IN(OVLO-)} = 1.120V \bullet \frac{R3+R4}{R4}$$



図5. V_{IN}の過電圧ロックアウト(OVLO)

アプリケーション情報

電流制限閾値のプログラミング

ISP-ISN間の電流は、電流検出抵抗R_{CS}を出力と直列に配置することによって設定します。R_{CS}による電圧降下は、ISPピンとISNピンによって(ケルビン)検出します。CTRLピンの電圧により、ISP-ISN間の電流制限閾値電圧が決まります。電流制限閾値のデフォルトの設定値は、フルスケールの100mVです。CTRLピンは、100kΩの内部抵抗により、2Vのリファレンス電圧にプルアップされています。CTRLとGNDの間に抵抗を追加して抵抗分圧器を構成することや、1.3Vより低い外部電圧をCTRLピンに加えて、出力検出抵抗両端でのISP-ISN間の電流制限閾値を低減できます。CTRLピンの電圧V_{CTRL}が1.15Vより低くなると、電流制限閾値は次のようになります。

$$I_{CL} = \frac{V_{CTRL} - 250mV}{10 \bullet R_{CS}}$$

V_{CTRL}の電圧が1.15V～1.35Vの間にある場合、電流制限閾値はV_{CTRL}と共に変化しますが、上の式から離れて、V_{CTRL}の増加と共にその値を増していきます。最終的には、V_{CTRL} > 1.35Vになると出力電流の閾値は100mVになり、それ以上変化しなくなります。表2に、代表的な$V_{(ISP-ISN)}$閾値とV_{CTRL}の関係を示します。

表2. $V_{(ISP-ISN)}$の閾値とV_{CTRL}

V_{CTRL} (V)	$V_{(ISP-ISN)}$ (mV)
1.15	90
1.20	94.5
1.25	98
1.30	99.5
1.35	100

V_{CTRL}が1.35Vよりも高い場合、出力電流制限閾値は次式の値になります。

$$I_{CL} = \frac{100mV}{R_{CS}}$$

CTRLピンはサーミスタと組み合わせて出力負荷の過熱保護を実現したり、V_{IN}との間に抵抗分圧器を接続して、V_{IN}の電圧が低いときに出力電力およびスイッチング電流を減らすことができます。ISPとISNの間に、スイッチング周波数で時間と共に変化する差動電圧リップル信号が生じることが予想されます。この信号の振幅が広がるのは、負荷電流が増えた場合、スイッチング周波数が低くなった場合、または出力フィルタ・コンデンサの値が小さくなった場合です。ある程度のリップル信号は許容できます。V_Cピンの補償コンデンサが信号のフィルタリングを行うので、ISPピンとISNピンの間の平均の電圧差はユーザ設定値に保たれます。リップル電圧振幅(ピークtoピーク)が20mVを超えても誤動作は起こりませんが、平均値とユーザ設定値間のオフセットが大きくなることがあります。

検出電流のモニタリング

ISMONピンを使うと、出力の検出抵抗を流れる電流を線形的に表示できます。このピンは、ISPピンとISNピンの間の電圧差をバッファして増幅したモニタ値を出力します。V_{ISMON}の式は次のとおりです。

$$V_{ISMON} = 10 \bullet V_{(ISP-ISN)} + 250mV$$

ソフトスタート

SSピンとグラウンドの間に外付けコンデンサC_{SS}を接続することにより、SSピンを使用してソフトスタートを設定できます。10nFのコンデンサがモジュールの内部に組み込まれています。32μAの内部プルアップ電流がこのコンデンサを充電して、SSピンに電圧ランプを生成します。SSピンの電圧が0.25Vから1V(以上)に直線的に上昇するにつれて、出力電圧は滑らかに上昇して出力電圧のレギュレーション状態に移行します。ソフトスタートの範囲は、0V～FBの電圧(出力が安定化されているときは1V)までの電圧範囲になるように定められます。ソフトスタート時間は次のように概算できます。

$$t_{SS} = 1V \bullet \frac{C_{SS} + 10nF}{32\mu A}$$

C_{SS}は、V_Cピンのオプションの補償コンデンサの少なくとも5倍～10倍にします。

ループ補償

LTM8083は既に内部で補償されているため、全ての出力電圧と、全てのセラミック・コンデンサ・アプリケーションを含むコンデンサの組み合わせに対して安定しています。スイッチング・ノイズを更に減衰させることが必要な場合は、モジュールの外部でV_Cピンとグラウンドの間にオプションのコンデンサを追加できます。それに加えて、回路の帯域幅と位

アプリケーション情報

相余裕を更に増やすため、V_{OUT}とFBピンの間に(つまり、図1のR5と並列に)フィードフォワード・コンデンサ(C_{FF})を追加できます。

LTpowerCAD設計ツールをオンラインでダウンロードして入手し、制御ループを個別に最適化することや、制御の安定性と負荷過渡応答性能を解析することができます。

熱に関する検討事項と出力電流のディレーティング

このデータシートのピン配置のセクションに記載されている熱抵抗はJESD 51-12で定義されているパラメータと整合しており、有限要素解析(FEA)ソフトウェア・モデリング・ツールを併用することを想定しています。このツールは、熱モデリング、シミュレーションの他に、ハードウェア・テスト基板に実装したμModuleパッケージで実行したハードウェア評価に対する補正の結果を活用します。これらの熱係数を示す意図は、JESD 51-12 (Guidelines for Reporting and Using Electronic Package Thermal Information)に記載されています。

多くの設計者は、様々な電気的および環境的動作条件で動作する実際のアプリケーションにおけるμModuleレギュレータの熱性能を予測するのに、実験室の装置およびデモボードのようなテスト手段の使用を選択して、FEAの作業を補強できます。FEAソフトウェアを使用しない場合、ピン配置のセクションに記載された熱抵抗は、それだけでは熱性能の目安を示すことになりません。むしろ、このデータシートに示されたディレーティング曲線を使った方が、アプリケーションへの適用方法に沿った見通しと参考情報が得られ、熱性能をユーザ独自のアプリケーションと対応付けるようにディレーティング曲線を適合させることができます。

ピン配置のセクションには、JESD 51-12に明示的に定義された3つの熱係数が記載されています。これらの係数は以下のように引用されるか言い換えられます。

1. θ_{JA}(接合部から周囲までの熱抵抗)は、1立方フィートの密閉された筐体内で測定された、接合部から自然対流する周囲の空気までの熱抵抗です。この環境は、自然対流により空気が移動しますが、「自然空冷」と呼ばれることがあります。この値は、95mm×76mmの4層PCBに実装された部品によって決まります。
2. $\theta_{JCbottom}$(接合部から製品のケースの底面までの熱抵抗)は、パッケージの底面を通って流れ出す部品の全消費電力によって決まります。標準的なμModuleレギュレータでは、熱の大半がパッケージの底面から流出しますが、周囲の環境への熱の流出が必ず発生します。その結果、この熱抵抗値はパッケージの比較には役立ちますが、このテスト条件は一般にアプリケーションに合致しません。
3. θ_{JCtop}(接合部から製品のケースの上面までの熱抵抗)は、部品のほぼ全消費電力がパッケージの上面を通って流れ出す状態で決定されます。標準的なμModuleレギュレータの電気的接続はパッケージの底面なので、接合部からデバイスの上面に熱の大半が流れるようにアプリケーションが動作することは稀です。$\theta_{JCbottom}$の場合のように、この値はパッケージの比較には役立ちますが、このテスト条件は一般にアプリケーションに合致しません。

前述の熱抵抗を図式化したものが図6です。青色の部分はμModuleレギュレータ内部の熱抵抗、緑色の部分はμModuleパッケージの外部に存在する熱抵抗です。

実際には、JESD 51-12またはピン配置のセクションで定義されている3種類の熱抵抗パラメータは、個別でもいくつかの組み合わせでも、μModuleレギュレータの通常の動作条件を再現することも表現することもないので注意してください。例えば、通常の基板実装アプリケーションでは、デバイスの全電力損失(熱)の100%がμModuleパッケージの上面のみを通るか底面のみを通って熱的に伝達されることはありません。これは、θ_{JCtop}および$\theta_{JCbottom}$を標準規格で個々に定義しているのと同様です。実際には、電力損失はパッケージの両面から熱的に放散されます。ヒートシンクと空気流がない場合には、当然、熱流の大部分は基板に流れます。

アプリケーション情報

LTM8083の内部では、電力損失を生じるパワー・デバイスや部品が複数存在するので、結果として、部品やダイの様々な接合部を基準にした熱抵抗は、パッケージの全電力損失に対して正確には線形になっていないことに注意してください。この複雑な問題をモデリングの簡潔性を犠牲にすることなく、(しかも実用的な現実性を無視せずに)解決するため、制御環境室でのラボ・テストと共にFEAソフトウェア・モデリングを使用するやり方を採用して、このデータシートに記載されている熱抵抗値を合理的に定義して相関をとります。(1)最初に、FEAソフトウェアを使用し、正しい材料係数に加えて正確な電力損失源の定義を使用することにより、LTM8083と指定のPCBの機械的形状モデルを高精度で作成します。(2)このモデルにより、JESD51-12に適合するソフトウェア定義のJEDEC環境のシミュレーションを行い、様々な界面での電力損失熱流と温度計測値を予測します。これにより、JEDEC定義の熱抵抗値を計算できます。(3)モデルとFEAソフトウェアを使用してヒートシンクと空気流がある場合のLTM8083の熱性能を評価します。(4)これらの熱抵抗値を計算して分析し、ソフトウェア・モデル内で様々な動作条件によるシミュレーションを行った上で、徹底した実験室評価を実施してシミュレーションで得た状態を再現します。具体的には、制御環境室内で、シミュレーションと同じ電力損失でデバイスを動作させながら、熱電対を使用して温度を測定します。このプロセスと必要な作業の結果、このデータシートに示す一連のディレーティング曲線が得られました。これらの実験室テストを実施して、LTM8083モデルとの相関をとると、θ_{JA}が得られますが、これは、空気流や上面に実装したヒートシンクがない状態では、電力損失のほぼ100%が接合部から基板を通って周辺に流れることを前提にしています。



図6. 熱係数の模式図、JESD 51-12の熱係数を含む

アプリケーション情報



図7. 3.3V出力での電力損失



図8. 5V出力での電力損失



図9. 8V出力での電力損失



図10. 12V出力での電力損失



図11. 18V出力での電力損失



図12. 24V出力での電力損失



図13. 36V出力での電力損失



図14. 5V入力、5V出力のディレーティング曲線、ヒートシンクなし



図15. 12V入力、5V出力のディレーティング曲線、ヒートシンクなし

アプリケーション情報



図16. 5V入力、12V出力のディレーティング曲線、ヒートシンクなし



図17. 12V入力、12V出力のディレーティング曲線、ヒートシンクなし



図18. 36V入力、12V出力のディレーティング曲線、ヒートシンクなし



図19. 12V入力、36V出力のディレーティング曲線、ヒートシンクなし



図20. 36V入力、36V出力のディレーティング曲線、ヒートシンクなし

表3. 5V出力

DERATING CURVE	V_{IN} (V)	POWER LOSS CURVE	AIR FLOW (LFM)	HEAT SINK	θ_{JA} (°C/W)
Figures 14 and 15	5, 12	Figure 8	0	None	23
Figures 14 and 15	5, 12	Figure 8	200	None	18
Figures 14 and 15	5, 12	Figure 8	400	None	16

表4. 12V出力

DERATING CURVE	V_{IN} (V)	POWER LOSS CURVE	AIR FLOW (LFM)	HEAT SINK	θ_{JA} (°C/W)
Figures 16, 17 and 18	5, 12, 36	Figure 10	0	None	23
Figures 16, 17 and 18	5, 12, 36	Figure 10	200	None	18
Figures 16, 17 and 18	5, 12, 36	Figure 10	400	None	16

アプリケーション情報

表5. 36V出力

DERATING CURVE	V_{IN} (V)	POWER LOSS CURVE	AIR FLOW (LFM)	HEAT SINK	θ_{JA} (°C/W)
Figures 19 and 20	12, 36	Figure 13	0	None	23
Figures 19 and 20	12, 36	Figure 13	200	None	18
Figures 19 and 20	12, 36	Figure 13	400	None	16

図7～図13の3.3V、5V、8V、12V、18V、24V、36Vの電力損失曲線を図14～図20の負荷電流ディレーティング曲線と組み合わせて使用することにより、LTM8083の概略のθ_{JA}熱抵抗を様々な空気流条件で計算できます。電力損失曲線は室温で測定されますが、周囲温度に応じた倍率で増加します。この近似倍率は、ジャンクション温度が120°Cのとき1.2です。ジャンクション温度が120°C（125°Cの最大ジャンクション温度から5°Cのガード・バンドをとった値）より低い限り、周囲温度が高くなっても最大負荷電流を流すことができます。ジャンクション温度が120°Cになる温度まで周囲温度が到達すると、負荷電流が減少してジャンクション温度を120°Cに維持する一方で、周囲温度は最大120°Cまで上昇します。ディレーティング曲線は、1.5Aを始点とする出力電流と、30°Cを始点とする周囲温度の関数としてプロットされます。出力電圧は5V、12V、36Vです。これらの数値が選ばれたのは、低めおよび高めの出力電圧範囲を含むようにして、熱抵抗の相関をとるためです。熱モデルは、恒温槽での数回の温度計測と熱モデリング解析から得られます。空気流ありと空気流なしの条件で周囲温度を上げながらジャンクション温度をモニタします。ディレーティング曲線には、周囲温度の変化に応じた電力損失の増加が加味されます。周囲温度の上昇に合わせて出力電流つまり電力が減少するので、ジャンクション温度は最大で120°Cに維持されます。出力電流が減少することにより、周囲温度が上昇するにつれて内部モジュールの損失は減少します。モニタされた120°Cのジャンクション温度から周囲動作温度を差し引いた値は、どれだけのモジュール温度の上昇を許容できるかを規定します。一例として、図18では、空気流やヒートシンクなしで約100°Cのとき、負荷電流は0.6Aにディレーティングされ、36V入力から12V/0.6A出力を得る場合の電力損失は約0.84Wです。0.84Wの損失は、36V入力、12V/0.6A出力での電力損失曲線から得られる0.7Wの室温での損失と、120°Cのジャンクション温度での1.2の倍率を使用して計算します。120°Cのジャンクション温度から100°Cの周囲温度を引き、その差の20°Cを0.84Wで割ると23.8°C/Wの熱抵抗θ_{JA}が得られます。表4はこれと非常に近い23°C/Wの値を規定しています。表3、表4、表5は、空気流とヒートシンクの有無を条件として、5V出力、12V出力、および36V出力の等価熱抵抗を示します。表3、表4および表5で得られる様々な条件での熱抵抗に、周囲温度の関数として算出した電力損失を掛けると、周囲温度からの温度上昇値が得られ、この値から最大ジャンクション温度が得られます。室温での電力損失を代表的な性能特性のセクションの効率曲線から求めて、前述の周囲温度の倍率で調整することができます。プリント回路基板は1.6mm厚の4層構造で、外側2層には2オンス銅箔、内側2層には1オンス銅箔を使用しています。PCBの寸法は64mm x 64mmです。このPCBに基づいた代表的な熱画像を図21に示します。



8083 F21

図21. LTM8083の熱画像（24V入力、36V出力、負荷電流1A、周囲温度25°C、空気流なし、ヒートシンクなしで動作）

アプリケーション情報

プリント回路基板レイアウトのチェックリスト／例

LTM8083は高度に集積化されているので、PCB基板のレイアウトが非常に簡単です。ただし、電気的性能と熱的性能を最適化するには、更にレイアウト上の配慮がいくつか必要です。

- V_{IN}、GND、およびV_{OUT}を含む大電流経路では、PCBの銅箔面積を広くします。PCBの導通損失と熱ストレスを最小に抑えるのに役立ちます。
- 入力と出力の高周波用セラミック・コンデンサをV_{IN}、GNDおよびV_{OUT}の各ピンに隣接させて配置し、高周波ノイズを最小に抑えます。
- ユニットの下に専用の電源グラウンド層を配置します。
- 十分な電圧フィルタリングを維持し、電力損失を低く抑えるため、V_{IN}とV_{OUT}にはプレーンを使用します。
- ビアの導通損失を最小限に抑え、モジュールの熱ストレスを減らすため、トップ層と他の電源層の間の相互接続に複数のビアを使用します。
- 充填ビアまたはメッキ・ビアでない限り、パッドの上に直接ビアを置かないでください。
- グラウンド・プレーン層にはパターンを形成しないでください。
- 全ての層の全ての未使用領域を銅箔で覆います。銅箔で覆うことにより、モジュールの温度上昇を抑えることができます。銅箔領域をGNDに接続します。
- SYNCピンとRTピンのパターンは間隔をあけて、これらの信号間のクロストークによるノイズを最小限に抑えてください。
- ISPとISNのパターンは、PCBパターンの間隔を最小にして一緒に配線します。検出ラインが、スイッチ・ノードなどのノイズの大きい領域を通過しないようにしてください。電流検出抵抗にはケルビン接続を使って高精度の電流検出を確保します。
- V_Cピンのオプションの補償コンデンサはモジュールに近づけて、V_Cと信号グラウンドの間に接続します。コンデンサはPCBノイズと出力電圧リップルの影響を補償ループから除去するのに役立ちます。

推奨レイアウトの良い例を図22に示します。

表6. 出力電圧応答と部品の表（図23参照）

C_{OUT}					PART NUMBER		VALUE	
MURATA					GCM32EC71H106KA03		10µF, 50V, 1210, X7S	
V_{IN} (V)	V_{OUT} (V)	f_{SW} (MHz)	C_{OUT} (CER CAP)	COMPENSATION	LOAD STEP (A)	LOAD STEP RISING AND FALLING TIME (µs)	PK-PK DEVIATION (mV)	RECOVERY TIME (µs)
3.3	5	1, See Note	10µF	Internal	0 – 0.375	1	640	150
5	5	1	10µF	Internal	0 – 0.375	1	280	75
12	5	1	10µF	Internal	0 – 0.375	1	150	100
36	5	1	10µF	Internal	0 – 0.375	1	320	150
6	12	1	10µF	Internal	0 – 0.375	1	440	170
12	12	1	10µF	Internal	0 – 0.375	1	440	230
24	12	1	10µF	Internal	0 – 0.375	1	350	200
36	12	1	10µF	Internal	0 – 0.375	1	340	200
18	36	1	10µF	Internal	0 – 0.375	1	1600	200
36	36	1	10µF	Internal	0 – 0.375	1	2000	220

注記：40.2kΩのR_T抵抗を使用してスイッチング周波数を1MHzに設定します。

アプリケーション情報



図22. 推奨のPCBレイアウト

標準的応用例



図23. 18W(12V、1.5A)1MHz昇降圧電圧レギュレータ

標準的応用例



図24. 出力電流モニタ機能付きの7.5W(5V、1.5A)1MHz昇降圧電圧レギュレータ



図25. CISPR25クラス5の制限に準拠した18W(12V、1.5A)1MHz昇降圧電圧レギュレータ

パッケージ

パッケージの行と列のラベルはμModule製品間で異なります。各パッケージのレイアウトをよく確認してください。

LTM8083の構成要素のBGAピン配列

PIN ID	FUNCTION	PIN ID	FUNCTION	PIN ID	FUNCTION	PIN ID	FUNCTION	PIN ID	FUNCTION	PIN ID	FUNCTION	PIN ID	FUNCTION
A1	GND	A2	GND	A3	GND	A4	V_{IN}	A5	V_{IN}	A6	SV_{IN}	A7	TST2
B1	GND	B2	GND	B3	GND	B4	V_{IN}	B5	V_{IN}	B6	EN/UVLO	B7	OVLO
C1	GND	C2	GND	C3	GND	C4	GND	C5	GND	C6	$INTV_{CC}$	C7	CTRL
D1	GND	D2	GND	D3	GND	D4	GND	D5	GND	D6	ISMON	D7	GND
E1	GND	E2	GND	E3	GND	E4	GND	E5	GND	E6	V_C	E7	RT
F1	GND	F2	GND	F3	ISN	F4	V_{OUT}	F5	V_{OUT}	F6	SS	F7	FB
G1	GND	G2	GND	G3	ISP	G4	V_{OUT}	G5	V_{OUT}	G6	SYNC	G7	TST1

パッケージ

BGA Package
49-Lead (6.25mm × 6.25mm × 2.22mm)
(Reference LTC DWG# 05-08-1518 Rev B)



注記：
1. 寸法と許容誤差は ASME Y14.5M-1994 に従う
2. 全ての寸法の単位はミリメートル
3. ボールの指定は JEP95 による
4. 1 番ピンの識別マークはオプションだが、表示の領域内に設けてある
   1 番ピンの識別マークはモールドかマーキングのどちらかである
5. 主データム -Z- はシーティング・プレーン
6. パッケージの列と行のラベルは、µModule 製品間で異なる
   各パッケージのレイアウトを十分に確認すること

DIMENSIONS				
SYMBOL	MIN	NOM	MAX	NOTES
A	2.02	2.22	2.42	
A1	0.30	0.40	0.50	BALL HT
A2	1.72	1.82	1.92	
b	0.45	0.50	0.55	BALL DIMENSION
b1	0.37	0.40	0.43	PAD DIMENSION
D		6.25		
E		6.25		
e		0.80		
F		4.80		
G		4.80		
H1		0.32 REF		SUBSTRATE THK
H2		1.50 REF		MOLD CAP HT
aaa			0.15	
bbb			0.10	
ccc			0.20	
ddd			0.15	
eee			0.08	
TOTAL NUMBER OF BALLS: 49				

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることに万全を期していますが、その利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。仕様は予告なく変更される場合があります。アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。

パッケージの写真



関連製品

製品番号	説明	注釈
LTM8054	36V 入力、36V 出力、5.4A 昇降圧 µModule レギュレータ	$5V \le V_{IN} \le 36V$、$1.2V \le V_{OUT} \le 36V$、11.25mm × 15mm × 3.42mm BGA
LTM8055	36V 入力、36V 出力、8.5A 昇降圧 µModule レギュレータ	$5V \le V_{IN} \le 36V$、$1.2V \le V_{OUT} \le 36V$、15mm × 15mm × 4.92mm BGA
LTM8056	58V 入力、48V 出力、5.5A 昇降圧 µModule レギュレータ	$5V \le V_{IN} \le 58V$、$1.2V \le V_{OUT} \le 48V$、15mm × 15mm × 4.92mm BGA
LTM8045	反転または SEPIC 構成の シングル µModule DC/DC コンバータ	$2.8V \le V_{IN} \le 18V$、$\pm 2.5V \le V_{OUT} \le \pm 15V$、6.25mm×11.25mm×4.92mm BGA
LTM8049	SEPIC または反転構成のデュアル出力 µModule レギュレータ	$2.6V \le V_{IN} \le 20V$、$\pm 2.5V \le V_{OUT} \le \pm 25V$、9mm × 15mm × 2.42mm BGA

©ANALOG DEVICES, INC. 2020