

特長

- 最多12個の直列バッテリー・セルを測定
- スタック可能なアーキテクチャ
- 種々のバッテリーやスーパーキャパシタに対応可能
- 個々に呼び出し可能なシリアル・インタフェース
- 全測定誤差: 0.25% (最大)
- ISO 26262 準拠システム向けに開発
- 13ms 以内でシステム内の全セルを測定
- 受動セル・バランスング:
 - セル・バランスング MOSFET を内蔵
 - 外付けバランスング MOSFET をドライブ可能
- 内部温度センサとサーミスタ入力
- パケット・エラー・チェック付きの1MHzシリアル・インタフェース
- セルをランダムに接続しても安全性を維持
- 自己テスト機能を搭載
- ノイズ・フィルタを内蔵したデルタシグマ・コンバータ
- オープンワイヤ接続フォールトの検出
- スタンバイ・モードでの消費電流: 12μA
- 優れた EMI 耐性
- 44ピン SSOP パッケージ

アプリケーション

- 電気自動車やハイブリッド電気自動車
- 高電力携帯機器
- バックアップ・バッテリー・システム
- 電動自転車、オートバイ、スクーター

概要


LTC[®]6803 は、12ビット ADC、高精度電圧リファレンス、高電圧入力マルチプレクサ、シリアル・インタフェースを内蔵した第2世代のバッテリー・モニタ IC です。1個の LTC6803 で、直列に接続された最多12個のバッテリー・セルまたはスーパーキャパシタを測定できます。多数の LTC6803 をスタック可能なので、長いバッテリー・ストリングの各セルの電圧を測定できます。各 LTC6803-2/LTC6803-4 は個別に呼び出し可能なシリアル・インタフェースを備えているので、最多16個の LTC6803-2/LTC6803-4 が1個の制御プロセッサにインタフェースし、同時に動作可能です。セル入力ごとに対応する MOSFET スイッチを内蔵しており、このスイッチによって過充電されたセルを放電することができます。LTC6803-2 は内部でスタックのボトムを V⁻ に接続しています。このデバイスは LTC6802-2 とピン互換で、ドロップイン・アップグレードが可能です。LTC6803-4 はスタックのボトムを V⁻ から分離しているため、セル1の測定精度を改善します。

LTC6803 は消費電流を 12μA に低減するスタンバイ・モードを備えています。さらに、絶縁型電源から給電可能なため、バッテリー・スタックの流出電流をゼロにすることができます。


関連製品である LTC6803-1 と LTC6803-3 は、オプトカップラやアイソレータなしで複数の LTC6803-1 または LTC6803-3 のシリアル・ポートをデイジーチェーン接続することができるシリアル・インタフェースを備えています。

LT, LT, LTC, LTM, Linear Technology および Linear のロゴはリニアテクノロジー社の登録商標です。他の全ての商標はそれぞれの所有者に所有権があります。

標準的応用例



消費電流と動作モード




LTC6803-2/LTC6803-4

絶対最大定格 (Note 1)

全電源電圧 (V^+ から V^-)	75V
入力電圧 (V^- を基準)	
C0.....	-0.3V ~ 8V
C12.....	-0.3V ~ 75V
C_n (Note 5)	-0.3V ~ Min ($8 \cdot n$, 75V)
S_n (Note 5)	-0.3V ~ Min ($8 \cdot n$, 75V)
他の全てのピン.....	-0.3V ~ 7V
入力間の電圧	
C_n から C_{n-1}	-0.3V ~ 8V
S_n から C_{n-1}	-0.3V ~ 8V
C12 から C8	-0.3V ~ 25V
C8 から C4	-0.3V ~ 25V
C4 から C0	-0.3V ~ 25V

動作温度範囲	
LTC6803I	-40°C ~ 85°C
LTC6803H	-40°C ~ 125°C
規定温度範囲	
LTC6803I	-40°C ~ 85°C
LTC6803H	-40°C ~ 125°C
接合部温度.....	150°C
保存温度範囲.....	-65°C ~ 150°C
注記: $n = 1 \sim 12$	

ピン配置



発注情報

無鉛仕上げ	テープアンドリール	製品マーキング*	パッケージ	規定温度範囲
LTC6803IG-2#PBF	LTC6803IG-2#TRPBF	LTC6803G-2	44-Lead Plastic SSOP	-40°C to 85°C
LTC6803IG-4#PBF	LTC6803IG-4#TRPBF	LTC6803G-4	44-Lead Plastic SSOP	-40°C to 85°C
LTC6803HG-2#PBF	LTC6803HG-2#TRPBF	LTC6803G-2	44-Lead Plastic SSOP	-40°C to 125°C
LTC6803HG-4#PBF	LTC6803HG-4#TRPBF	LTC6803G-4	44-Lead Plastic SSOP	-40°C to 125°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。非標準の鉛仕上げの製品の詳細については、弊社または弊社代理店にお問い合わせください。

無鉛仕上げの製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。テープアンドリールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandreeel/> をご覧ください。

電気的特性

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V^+ = 43.2\text{V}$ 、 $V^- = 0\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
DC仕様						
V_S	Supply Voltage, V^+ Relative to V^-	V_{ERR} Specification Met Timing Specification Met	● ●			V V
V_{LSB}	Measurement Resolution	Quantization of the ADC	●	1.5		mV/Bit
	ADC Offset	(Note 2)	●	-0.5	0.5	mV
	ADC Gain Error	(Note 2)	●	-0.12 -0.22	0.12 0.22	% %
V_{ERR}	Total Measurement Error	(Note4) $V_{CELL} = -0.3\text{V}$ $V_{CELL} = 2.3\text{V}$ $V_{CELL} = 2.3\text{V}$ $V_{CELL} = 3.6\text{V}$ $V_{CELL} = 3.6\text{V}$, LTC6803IG $V_{CELL} = 3.6\text{V}$, LTC6803HG $V_{CELL} = 4.2\text{V}$ $V_{CELL} = 4.2\text{V}$, LTC6803IG $V_{CELL} = 4.2\text{V}$, LTC6803HG $V_{CELL} = 5\text{V}$ $2.3\text{V} < V_{TEMP} < 4.2\text{V}$, LTC6803IG $2.3\text{V} < V_{TEMP} < 4.2\text{V}$, LTC6803HG	● ● ● ● ● ● ● ● ● ● ● ● ● ●	 ±2.5	 2.8 5.1 4.3 7.9 9 5 9.2 10	mV mV mV mV mV mV mV mV mV mV mV mV mV mV
V_{CELL}	Cell Voltage Range	Full-Scale Voltage Range				V
V_{CM}	Common Mode Voltage Range Measured Relative to V^-	Range of Inputs $C_n < 0.25\%$ Gain Error, $n = 2$ to 11, LTC6803IG	●			V
		Range of Inputs $C_0, C_1 < 0.25\%$ Gain Error, LTC6803IG	●			V
		Range of Inputs $C_n < 0.5\%$ Gain Error, $n = 2$ to 11, LTC6803HG	●			V
		Range of Inputs $C_0, C_1 < 0.5\%$ Gain Error, LTC6803HG	●			V
	Die Temperature Measurement Error	Error in Measurement of 125°C		5		$^\circ\text{C}$

LTC6803-2/LTC6803-4

電気的特性

●は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V^+ = 43.2\text{V}$ 、 $V^- = 0\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
V_{REF}	Reference Pin Voltage	$R_{LOAD} = 100\text{k to }V^-$	●	3.020	3.065	3.110	V
				3.015	3.065	3.115	V
	Reference Voltage Temperature Coefficient			8		ppm/ $^\circ\text{C}$	
	Reference Voltage Thermal Hysteresis	$25^\circ\text{C to }85^\circ\text{C and }25^\circ\text{C to }-40^\circ\text{C}$			100		ppm
	Reference Voltage Long-Term Drift			60		ppm/ $\sqrt{\text{kHr}}$	
V_{REF2}	2nd Reference Voltage		●	2.25	2.5	2.75	V
				2.1	2.5	2.9	V
V_{REG}	Regulator Pin Voltage	$10\text{V} < V^+ < 50\text{V}$, No Load $I_{LOAD} = 4\text{mA}$	●	4.5	5.0	5.5	V
			●	4.5	5.0		V
	Regulator Pin Short-Circuit Limit		●	8			mA
I_B	Input Bias Current	In/Out of Pins C1 Through C12 When Measuring Cell When Not Measuring Cell		-10	1	10	μA nA
I_S	Supply Current, Measure Mode (Note 7)	Current Into the V^+ Pin When Measuring Continuous Measuring (CDC = 2) Continuous Measuring (CDC = 2) Measure Every 130ms (CDC = 5) Measure Every 500ms (CDC = 6) Measure Every 2 Seconds (CDC = 7)	●	620	780	1000	μA
			●	600	780	1150	μA
			●	190	250	360	μA
			●	140	175	250	μA
			●	55	70	105	μA
I_{OS}	Supply Current, Standby	Current Into V^+ Pin When In Standby, All Serial Port Pin at Logic "1" LTC6803IG LTC6803HG		8	12	16.5	μA
			●	6	12	18	μA
			●	6	12	19	μA
I_{SD}	Supply Current, Hardware Shutdown	Current Out of V^- , $V_{C12} = 43.2\text{V}$, V^+ Floating (Note 8)	●		0.001	1	μA
	Discharge Switch-On Resistance	$V_{CELL} > 3\text{V}$ (Note 3)	●	10		20	Ω
I_{OW}	Current Used for Open-Wire Detection		●	70	110	140	μA
					145		$^\circ\text{C}$
					5		$^\circ\text{C}$

電圧モードのタイミング仕様

t_{CYCLE}	Measurement Cycling	Time Required to Measure 12 Cells	●	11	13	15	ms
		Time Required to Measure 10 Cells	●	9	11	13	ms
		Time Required to Measure 3 Temperatures	●	2.8	3.4	4.1	ms
		Time Required to Measure 1 Cell or Temperature	●	1.0	1.2	1.4	ms
t_1	SDI Valid to SCKI Rising Setup		●	10			ns
t_2	SDI Valid to SCKI Rising Hold		●	250			ns
t_3	SCKI Low		●	400			ns
t_4	SCKI High		●	400			ns
t_5	CSBI Pulse Width		●	400			ns
t_6	CSBI Falling to SCKI Rising		●	100			ns
t_7	CSBI Falling to SDO Valid		●	100			ns
t_8	SCKI Falling to SDO Valid		●			250	ns
	Clock Frequency		●			1	MHz
	Watchdog Timer Timeout Period		●	1		2.5	Seconds

680324fa

電気的特性

●は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V^+ = 43.2\text{V}$ 、 $V^- = 0\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
電圧モードのデジタルI/O						
V_{IH}	Digital Input Voltage High	Pins SCKI, SDI and CSBI	●	2		V
V_{IL}	Digital Input Voltage Low	Pins SCKI, SDI and CSBI	●		0.8	V
V_{OL}	Digital Output Voltage Low	Pin SDO, Sinking $500\mu\text{A}$	●		0.3	V
I_{IN}	Digital Input Current	V_{MODE} , TOS, SCKI, SDI, CSBI	●		10	μA

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

Note 2: ADCの仕様は全測定誤差 (V_{ERR}) の仕様によって保証される。

Note 3: 製造ラインのテスターの接触抵抗により、この仕様は緩和されたリミット値に対してテストされる。20 Ω のリミットは設計により保証されている。

Note 4: V_{CELL} は、 $n = 1 \sim 12$ に対して、 C_n から C_{n-1} の両端に与えられる電圧を指す。 V_{TEMP} は V_{TEMP1} または V_{TEMP1} から V^- に加えられる電圧を指す。

Note 5: これらの絶対最大定格は、入力間の電圧が絶対最大定格を超えない限り適用される。


Note 6: 消費電流は連続測定時にテストされる。周期的測定 (130ms、500ms、2s) 時の消費電流は設計によって保証されている。

Note 7: CDC = 5、6および7の消費電流は測定されない。それらは、CDC = 2の消費電流の測定によって保証される。


Note 8: リミットは高速自動テスタの能力によって定まる。

標準的性能特性


セルの測定誤差とセルの入力電圧



セルの測定誤差と入力のRCの値




セルの測定誤差と入力のRCの値




標準的性能特性

セル12の測定誤差とV+




680324 G04

セル電圧の測定誤差と同相電圧




680324 G05

セルの測定誤差とセル電圧




680324 G06

セル1の電圧の測定誤差と温度




680324 G07

セル2の電圧の測定誤差と温度




680324 G08

セル3～セル12の測定誤差と温度




680324 G09

測定利得誤差のヒステリシス




680324 G10

測定利得誤差のヒステリシス



680324 G11

セル測定の同相除去




680324 G12

680324fa


標準的性能特性

ADCの通常モードの除去と周波数




680324 G13

ADCのINL




680324 G14

ADCのDNL




680324 G15

スタンバイおよびハードウェア・シャット
ダウン時のセル入力のバイアス電流




680324 G16

Aスタンバイ消費電流と電源電圧




680324 G17

連続変換時の消費電流と電源電圧




680324 G18

8mV/Kのスケールファクタを
使った内部ダイ温度の測定誤差



680324 G19

外部温度測定の
全未調整誤差と入力




680324 G20


LTC6803-2/LTC6803-4

標準的性能特性


VREF の出力電圧と温度




VREF のロード・レギュレーション




VREF のライン・レギュレーション




VREG のロード・レギュレーション




VREG のライン・レギュレーション




内部放電抵抗とセル電圧



ダイ温度の上昇と
内部FETの放電電流



セル変換時間



ピン機能

LTC6802-2とのピン互換性を保証するため、LTC6803-2は、ボトムセルの入力(C0)が負電源電圧(V⁻)に内部で接続されています。LTC6803-4は、ボトムセルの入力(C0)を備えた独自のピン配置を提供します。この単純な機能的差異により、セル1の測定精度が改善され、SPIのノイズ耐性が向上し、配線が簡単になる可能性があります。詳細は、「C0のケルビン接続の利点」というタイトルの「アプリケーション情報」のセクションに示されています。

V⁺(ピン1) : 正電源。ピン1はバッテリー・スタックまたは絶縁型電源の一番高い正電位に接続することができます。V⁺は、通常動作では、バッテリー・スタックの最も高い正電位より高くなければなりません。絶縁型電源では、V⁺を単にシャットダウンすることにより、LTC6803をオフすることができます。

C12, C11, C10, C9, C8, C7, C6, C5, C4, C3, C2, C1(ピン2、4、6、8、10、12、14、16、18、20、22、24) : C1~C12はバッテリーのセル電圧のモニタ用入力です。ボトムセルの負端子は、LTC6803-2ではV⁻ピンに、LTC6803-4ではC0ピンに接続します。次に低い電位はC1に接続し、以下同様にします。LTC6803-2とLTC6803-4へのバッテリーの接続の詳細については、「アプリケーション情報」のセクションの図を参照してください。LTC6803は12セルまでの直列接続をモニタすることができます。直列接続内の各セルの同相電圧はそれより下のセルに等しいか、それより大きくなければなりません。100mVの負電圧は許容されます。

C0(LTC6803-4のピン26) : ボトム・バッテリー・セルの負端子。C0とV⁻はケルビン接続を形成し、V⁻のトレースの電圧降下の影響を除去します。

S12, S11, S10, S9, S8, S7, S6, S5, S4, S3, S2, S1(ピン3、5、7、9、11、13、15、17、19、21、23、25) : S1~S12の各ピンはバッテリー・セルをバランスさせるために使います。一連のセルの1つが過充電状態になると、S出力を使ってそのセルを放電することができます。各S出力には放電用に内部NチャネルMOSFETが備わっています。ブロック図を参照してください。このNMOSの最大オン抵抗は20Ωです。外部抵抗をNMOSに直列に接続して、LTC6803のパッケージの外部で熱を放散

します。内部MOSFETを使ってセルを放電するとき、ダイ温度をモニタします。「アプリケーション情報」セクションの「電力損失とサーマル・シャットダウン」を参照してください。Sピンは内部プルアップPMOSも備えています。これにより、Sピンを使って外部MOSFETのゲートをドライブして放電能力を高めることができます。

V⁻(LTC6803-2のピン26/LTC6803-4のピン27) : V⁻を一連のセルの最も大きな負電位に接続します。

NC(LTC6803-2のピン27/LTC6803-4のピン28) : このピンは使用されず、内部で10Ωを介してV⁻に接続されています。未接続のままにするか、またはPCB上でV⁻に接続することができます。

V_{TEMP1}, V_{TEMP2}(LTC6803-2のピン28、29/LTC6803-4のピン29、30) : 温度センサー入力。このADCはV⁻を基準にしてV_{TEMPn}の電圧を測定し、結果をTMPレジスタに保存します。ADCの測定値はV_{REF}ピンの電圧を基準にしています。したがって、V_{REF}ピンに接続した簡単なサーミスタと抵抗の組み合わせを使って温度をモニタすることができます。V_{TEMP}入力は汎用のADC入力にすることもできます。

V_{REF}(LTC6803-2のピン30/LTC6803-4のピン31) : 3.065V電圧リファレンスの出力。このピンは1μFのコンデンサを使ってバイパスします。V_{REF}ピンはV⁻に接続された100kの抵抗性負荷をドライブすることができます。もっと大きな負荷はLT6003 オペアンプまたは同様のデバイスでバッファします。

V_{REG}(LTC6803-2のピン31/LTC6803-4のピン32) : リニア電圧レギュレータの出力。このピンは1μFのコンデンサを使ってバイパスします。V_{REG}ピンは最大4mAを外部負荷に供給する能力があります。V_{REG}ピンは電流をシンクしません。

TOS(LTC6803-2のピン32/LTC6803-4のピン33) : スタック入力のトップ。LTC6803のTOSピンはV_{REG}またはV⁻に接続することができます。トグル・ポーリング・モードでは、TOSピンの状態により、SDOピンの動作が変更されます。「シリアル・ポート」の説明を参照してください。

NC(LTC6803-2のピン33) : 接続なし。

ピン機能

WDTB (ピン 34) : ウォッチドッグ・タイマ出力(アクティブ“L”)。有効なコマンドを1秒~2.5秒の間に受け取らないと、WDTB出力がアサートされます。WDTBピンはオープン・ドレインのNMOS出力です。アサートされると、それは出力をV₋に引き下げ、構成設定レジスタを既定状態にリセットします。

GPIO1、GPIO2 (ピン 35、36) : 汎用入力/出力。構成設定レジスタのGPIOビットに0を書き込むと、オープン・ドレイン出力がアクティブになり、ピンはV₋に引き下げられます。構成設定レジスタのビットにロジック1を書き込むと、対応するGPIOピンが高インピーダンスになります。ピンをV_{REG}に引き上げるには外部抵抗が必要です。構成設定レジスタのGPIO1とGPIO2のロケーションを読み出すことにより、ピンの状態を決定することができます。たとえば、レジスタのビットGPIO1に0を書き込むと、出力のNチャネルMOSFETがピン35をV₋に引き下げるので常に0が読み出されます。レジスタのビットGPIO1に1が書き込まれると、ピンは高インピーダンスになります。ピン35の電圧に依存して、1または0が読み出されます。GPIOは、LTC6803-4の周りの回路をオン/オフしたり、LTC6803-4の周りの回路からロジック値を読み出すことを可能にします。GPIOピンは、使用しない場合はV₋に接続します。

A0、A1、A2、A3 (ピン 37、38、39、40) : アドレス入力。これらのピンはV_{REG}またはV₋に接続します。アドレス・ピンの状態(V_{REG} = 1、V₋ = 0)がLTC6803のアドレスを決めます。「アプリケーション情報」のセクションの「シリアル・ポート」サブセクションの「アドレス・コマンド」を参照してください。


SCKI (ピン 41) : シリアル・クロック入力。SCKIピンはロジック・ゲート(TTLレベル)とインタフェースします。「アプリケーション情報」のセクションの「シリアル・ポート」を参照してください。

SDI (ピン 42) : シリアル・データ入力。SDIピンはロジック・ゲート(TTLレベル)とインタフェースします。「アプリケーション情報」のセクションの「シリアル・ポート」を参照してください。

SDO (ピン 43) : シリアル・データ出力。SDOピンはNMOSのオープン・ドレイン出力です。SDOにはプルアップ抵抗が必要です。「アプリケーション情報」のセクションの「シリアル・ポート」を参照してください。


CSBI (ピン 44) : チップ選択(アクティブ“L”)入力。CSBIピンはロジック・ゲート(TTLレベル)とインタフェースします。「アプリケーション情報」のセクションの「シリアル・ポート」を参照してください。

ブロック図




LTC6803-2/LTC6803-4

ブロック図



タイミング図

シリアル・インタフェースのタイミング図



動作

動作原理

LTC6803はデータ収集ICで、直列接続された12個のバッテリー・セルの電圧を測定することができます。入力マルチプレクサはバッテリーを12ビット・デルタシグマA/Dコンバータ(ADC)に接続します。ADCと組み合わされた内部の8ppm電圧リファレンスがLTC6803に並外れた測定精度を与えます。他のタイプのADC(たとえば、逐次比較)に比したデルタシグマADCの本質的利点については、「アプリケーション情報」セクションの「デルタシグマADCの利点」で説明されています。

LTC6803とホストプロセッサの間の通信はSPI互換のシリアル・インタフェースによって行われます。複数のLTC6803を1つのシリアル・インタフェースに接続することができます。図1に示されているように、LTC6803-2またはLTC6803-4はデジタル・アイソレータを使って相互に絶縁されています。独自のアドレス方式により、全てのLTC6803-2またはLTC6803-4をホストプロセッサの同じシリアル・ポートに接続することができます。LTC6803-2/LTC6803-4の詳細については、データシートの「シリアル・ポート」のセクションでさらに説明されています。

LTC6803はセルの電圧をバランスさせる回路も備えています。内蔵MOSFETを使ってセルを放電させることができます。これらの内部MOSFETは外部のバランス回路を制御するのにも使うことができます。内部放電によるセル・バランス回路を図1に示します。図3は外部バランス回路を制御するSピンを示しています。LTC6803は内部MOSFETのオン/オフの決定は行わないことに注意することが重要です。これは完全にホストプロセッサによって制御されます。ホストプロセッサはLTC6803内部の構成設定レジスタに値を書き込んでスイッチを制御します。ホストプロセッサとの通信が中断したら、LTC6803のウォッチドッグ・タイマを使って放電スイッチをオフすることができます。

LTC6803-4ではC0とV⁻が分離されているので、C0の電位をV⁻より高くすることができます。この特長は、電圧がゼロまたはわずかに負になることがあるスーパーキャパシタや燃料電池にとって非常に有用です。この場合、スタックセルからLTC6803-4に給電することはできません。図1では、絶縁された36Vおよび-3.6Vから各LTC6803-4に給電します。これにより、C1ピン～C12ピンはC0より最大3.6V下になることができます。

LTC6803には3つの動作モード(ハードウェア・シャットダウン、スタンバイ、測定)が備わっています。ハードウェア・シャットダウンは真のゼロ電力モードです。スタンバイ・モードは省電力状態で、シリアル・インタフェース以外の全回路がオフします。測定モードでは、LTC6803はセル電圧を測定して結果をメモリに保存するのに使われます。測定モードでは、過電圧(OV)および低電圧(UV)状態の各セル電圧もモニタします。

ハードウェア・シャットダウン・モード

V⁺ピンは、Cピンおよびバッテリー・パックから切断することができます。V⁺電源ピンが0Vだと、バッテリー・セルからLTC6803に流れる電流は1nA未満です。IC内部の全回路がオフします。V⁺ = 0VのときはICと通信することはできません。ハードウェア・シャットダウン回路については、「アプリケーション情報」のセクションを参照してください。

スタンバイ・モード

LTC6803は既定で(パワーアップ時に)スタンバイ・モードになります。スタンバイ・モードは、電源が接続されていて消費電流が最小の状態です。スタンバイ電流は、V⁺ = 44Vのとき標準12μAです。シリアル・インタフェースと電圧レギュレータ以外の全回路がオフします。スタンバイ時の電流消費をできるだけ下げるため、全てのSPIロジック入力をロジック1のレベルに設定します。コンバータのデューティ・サイクル設定ビット(CDC[2:0])を0に設定することによって、LTC6803をスタンバイ・モードにプログラムすることができます。ADCによる測定中にデバイスがスタンバイ・モードに設定されると、測定が中断され、セル電圧レジスタが不定の状態になります。スタンバイ・モードを終了するには、CDCビットに0以外の値を書き込む必要があります。

測定モード

CDCビットが1～7の値でプログラムされると、LTC6803は測定モードになります。CDC = 1のとき、LTC6803はオンし、ADC変換開始コマンドを待ちます。CDCが2～7のとき、デバイスは各セル電圧をモニタし、SDOピンに割り込み信号を発生して、全てのセル電圧がUVリミットおよびOVリミットの範囲内であることを示します。CDCビットの値により、どのくらいの頻度でセルがモニタされ、どのくらいの平均電流を消費するかが決まります。

LTC6803-2/LTC6803-4

動作




図1.96 セル・バッテリー・スタックまたはスーパーキャパシタの簡略化された絶縁インターフェース。この図では、バッテリーの負端はモジュール・グラウンドから絶縁されている。絶縁型電源が各LTC6803-4に給電する。オプトカップラまたはデジタル・アイソレータにより、各ICを個別に呼び出すことができる

動作

UV/OV 割り込み状態を示す2つの方法があります。(1kHzの出力信号を使った)トグル・ポーリングおよび(“H”または“L”の出力信号を使った)レベル・ポーリングです。ポーリング方法は「シリアル・ポート」のセクションで説明します。UV/OVのリミットは構成設定レジスタの V_{UV} と V_{OV} の値によって設定されます。セル電圧がUV/OVのリミットを超えると、フラグ・レジスタのビットがセットされます。各セルのUVとOVのフラグの状態は**フラグ読み出しレジスタ・グループ**を使って決定することができます。

デバイスが測定モードのときは、いつでもADC測定を要求することができます。測定モードでセル電圧の測定を開始するには、A/D変換開始コマンドを送る必要があります。コマンドが送られた後、「シリアル・ポート」のセクションで説明されているように) LTC6803はトグル・ポーリングまたはレベル・ポーリングを使ってA/Dコンバータの状態を表示します。セル電圧測定コマンドの間に、(フラグ・レジスタ・グループ内の)UVとOVのフラグも更新されます。測定が完了すると、デバイスはCDCビットで指定されたレートでUVとOVの状態のモニタを継続します。各UV/OV比較サイクル中には、ADC測定要求が見落とされる可能性のある5 μ sの期間が存在します。これは可能性の低い事象です。たとえば、CDC = 7のとき、比較サイクルは2秒間にわたるためです。ADCコマンドの見落としを検出するには、クリア・コマンドを使用します。

12セル未満での動作

LTC6803に接続されているセルが12個より少ない場合、未使用の入力チャネルをマスクする必要があります。構成設定レジスタのMCxIビットを使ってチャネルをマスクします。さらに、トップの2セルを自動的に迂回して、電力消費と測定時間を減らすように、LTC6803を構成することができます。CELL10ビットが“H”であれば、セル11とセル12の入力はマスクされ、ボトム10セルの電圧だけが測定されます。既定では、CELL10ビットは“L”であり、全12セルの電圧測定がイネーブ爾されます。12セル未満の動作に関する詳細は、「アプリケーション情報」のセクションで与えられています。

ADCの範囲と出力フォーマット

ADCは0x200(10進数の512)のオフセットのある12ビットのコードを出力します。入力電圧は次のように計算することができます。

$$V_{IN} = (DOUT - 512) \cdot V_{LSB}; V_{LSB} = 1.5mV$$

ここで、DOUTは10進数の整数です。

たとえば、0Vの入力は、出力の読み出し値が0x200になります。ADCの読み出し値が0x000であれば、入力が-0.768Vであったことを意味します。ADCの絶対測定範囲は-0.768V ~ 5.376Vです。分解能は $V_{LSB} = 1.5mV = (5.376 + 0.768)/2^{12}$ です。有効範囲は-0.3V ~ 5Vです。この範囲により、小さな負電圧になる可能性のあるスーパーキャパシタをモニタすることができます。-0.3Vより下の入力はCピンの絶対最大定格を超えます。全ての入力が負であると、ADCの範囲は-0.1Vに減少します。5Vより上の入力では、ADCの測定値にノイズが多くなります(「標準的性能特性」を参照)。

セル・バランス中のADCによる測定

セル電圧のADC測定の主要コマンド(STCVADとSTOWAD)は、セル電圧を測定する間、自動的にセルの放電スイッチをオフします。上のセルと下のセルの放電スイッチも測定中オフします。たとえば、セル5が測定されている間、放電スイッチのS4、S5およびS6がオフします。CDCモード2~7でのUV/OV比較変換も、放電スイッチを瞬間的にオフします。たとえば、セル5のUV/OV状態がチェックされている間、S4、S5、S6のスイッチがオフします。

システムによっては、セル電圧の測定中に放電の継続を許すことが望ましいことがあります。セル電圧のADC変換コマンドのSTCVDCとSTOWDCは、どの放電スイッチもセル電圧の測定中にオンに留まることを許します。この機能により、システムは自己テストを行い、放電機能を検証することができます。

動作

ADCのレジスタのクリア・コマンド

クリア・コマンドを使って、セル電圧レジスタと温度レジスタをクリアすることができます。クリア・コマンドは全てのレジスタを0xFFFFに設定します。このコマンドを使って、変換が行われようとしていることを確認します。セル電圧が安定していると、ADCの変換結果が同じ値に留まります。ADC変換開始コマンドがLTC6803に送られたが、PECが一致しないと、コマンドは無視され、電圧レギュレータの内容も変化しません。クリア・コマンドを送ってからレジスタの内容を読み出すことは、LTC6803がコマンドを受け取って新しい測定を行っていることを確認する1つの方法です。クリア・コマンドは実行するのに1msを要します。

ADCコンバータの自己テスト

自己テストの2つのコマンドを使って、ADCのデジタル部分の機能を検証することができます。自己テストはセル電圧レジスタと温度モニタ・レジスタも検証します。これらの自己テストの間、テスト信号がADCに与えられます。回路が正しく動作していると、全てのセル電圧レジスタと温度レジスタに0x555または0xAAAのコードが格納されます。自己テスト機能に要する時間は、全てのセル電圧または全ての温度センサーを測定するのに要する時間と同じです。

マルチプレクサとリファレンスの自己テスト

LTC6803はマルチプレクサを使って、温度信号とともに、12のバッテリー・セル入力を測定します。マルチプレクサ、温度センサー、および高精度リファレンス回路の機能を確認するのに、診断コマンドが使われます。各診断テストの後、診断レジスタが更新されます。マルチプレクサの自己テストが不合格になると、レジスタの **muxfail** ビットが1になります。

2番目のリファレンス回路によって発生する定電圧がADCによって測定され、その結果が診断レジスタに書き込まれます。電圧の読み取り値は2.5V ±16%になる必要があります。読み取り値がこの範囲から外れると、温度センサー回路、高精度リファレンス回路、またはADCのアナログ部分が不良であることを表します。DAGNコマンドは16.4msで実行されます。これは12セルのt_{CYCLE}と3つの温度のt_{CYCLE}の和です。診断読み出しコマンドを使って、レジスタから読み出すことができます。

汎用入力/出力の利用(GPIO1、GPIO2)

LTC6803には2つの汎用デジタル入力/出力ピンが備わっています。GPIO構成設定レジスタ・ビットにロジック“L”を書き込むことにより、オープン・ドレイン出力をアクティブにすることができます。GPIOにより、ユーザーはLTC6803の周りの回路をオン/オフすることができます。一例として、システムの動作を検証する回路があります。

GPIO構成設定ビットにロジック“H”を書き込むと、対応するGPIOピンを入力として使うことができます。そのビットの読み出された値は、GPIOピンに現れるロジック・レベルになります。

ウォッチドッグ・タイマ回路

LTC6803にはウォッチドッグ・タイマ回路が備わっています。CDC = 0を除く全てのモードでウォッチドッグ・タイマがオンします。1秒～2.5秒の間に有効なコマンドが受け取られないと、ウォッチドッグ・タイマがタイムアウトします。ウォッチドッグ・タイマ回路がタイムアウトすると、WDTBオープン・ドレイン出力が“L”にアサートし、構成設定レジスタのビットはそれらの既定(パワーアップ)状態にリセットされます。パワーアップ状態では、CDCが0で、S出力がオフしており、デバイスは低消費電力のスタンバイ状態です。WDTBピンは、有効なコマンドが受け取られるまで“L”に留まります。ウォッチドッグ・タイマにより、MPUへの通信が中断したときセルの放電をオフすることができます。CDC = 0では、放電はオフ状態なので、ウォッチドッグ・タイマは不要です。オープン・ドレインのWDTB出力は、外部の他のオープン・ドレイン信号とワイヤOR接続することができます。WDTB信号を“L”にすると、ウォッチドッグ・イベントは開始されませんが、CNFG0のビット7がこの信号の状態を反映します。したがって、望むなら、WDTBピンを使って、外部のデジタル・イベントをモニタすることができます。

シリアル・ポート

概要

LTC6803-2/LTC6803-4はSPIバス互換のシリアル・ポートを備えています。デジタル・アイソレータを使って、デバイスを並列に接続することができます。複数のデバイスはピンA0～A3によって決まるデバイス・アドレスによって一意に識別されます。LTC6803-2/LTC6803-4の物理層では、4つのピンでシリアル・インタフェースが構成されています。CSBI、SCKI、SDIおよびSDOです。そうしなければ、SDOとSDIを一緒に接続して、

動作

1つの双方向ポートを形成することができます。4つのアドレス・ピン(A0～A3)がアドレス・コマンドのためのデバイス・アドレスを設定します。TOSピンはポーリング・コマンドのためにトップ・デバイスを指定します(ロジック“H”)。全てのインタフェース・ピンは電圧モードで、電圧レベルはV₋電源を基準にして検出されます。図1を参照してください。

データリンク層

クロックの位相と極性: LTC6803のSPI互換インタフェースは、CPHA = 1およびCPOL = 1を使うシステムで動作するように構成されています。したがって、SDIのデータはSCKIの立ち上がりエッジの間安定している必要があります。

データ転送: 各バイトは8ビットで構成されます。バイトは最上位ビット(MSB)から先に送られます。書き込みでは、SDIのデータの値がSCKIの立ち上がりエッジでデバイスにラッチされます(図2を参照)。同様に、読み出しでは、SDOに出力されるデータの値はSCKIの立ち上がりエッジの間有効で、SCKIの立ち下がりエッジで遷移します(図3を参照)。

CSBIはコマンド・バイトとそれに続くデータの間を含むコマンド・シーケンスの全期間“L”に留まる必要があります。書き込みコマンドでは、データはCSBIの立ち上がりエッジでラッチされます。

ネットワーク層

PECバイト: パケット・エラー・コード(PEC)バイトは、レジスタ・グループ内の全ビットに対して、それらが渡される順に、PECの初期値の01000001と次の特性多項式を使って計算されたCRC(cyclic redundancy check)値です。

$$x^8 + x^2 + x + 1$$

8ビットのPEC値を計算するには簡単な手順を定めることができます。

1. PECを0100 0001に初期化します。
2. レジスタ・グループに入ってくる各ビットDINに対して、 $IN0 = \text{DIN XOR PEC}[7]$ を設定し、次いで $IN1 = \text{PEC}[0] \text{ XOR } IN0$ 、 $IN2 = \text{PEC}[1] \text{ XOR } IN0$ とします。
3. $\text{PEC}[7] = \text{PEC}[6]$ 、 $\text{PEC}[6] = \text{PEC}[5]$ 、… $\text{PEC}[3] = \text{PEC}[2]$ 、 $\text{PEC}[2] = \text{IN2}$ 、 $\text{PEC}[1] = \text{IN1}$ 、 $\text{PEC}[0] = \text{IN0}$ のように、8ビットPECを更新します。
4. 全データがシフトされるまで、ステップ2に戻ります。8ビットの結果が最終PECバイトです。




図2. 転送フォーマット(書き込み)




図3. 転送フォーマット(読み出し)

動作

PECの計算例を表1および図4に示します。1バイトのデータ0x01のPECは、バイトの最後のビットが取り込まれた後、0xC7として計算されます。複数バイトのデータの場合、PECは最後のバイトの終わり(LSB)で有効になります。

LTC6803は、受け取ったどのコマンドまたはどのデータに対してもPECバイトを計算し、それをコマンドまたはデータに続くPECバイトと比較します。コマンドまたはデータは、PECバイトが一致する場合のみ有効であると見なされます。また、LTC6803は、シフトアウトするデータの末尾に、計算されたPECバイトを付加します。

ブロードキャスト・コマンド:ブロードキャスト・コマンドは、デバイスのアドレスに関係なく、バス上の全デバイスが応答するコマンドです。「バス・プロトコルとコマンド」のセクションを参照してください。ブロードキャスト・コマンドでは、全デバイスに同時にコマンドを送ることができます。これは、ADC変換コマンドとポーリング・コマンドには便利です。全デバイスに同じデータを書き込むとき、書き込みコマンドと一緒に使うこともできます。並列構成ではブロードキャストの読み出しコマンドは使いません。

アドレス・コマンド:アドレス・コマンドは、それに対してバス上の呼び出されたデバイスだけが応答するコマンドです。アドレ


ス・コマンドの最初のバイトは、値が1000の4ビットと4アドレス・ビットで構成されます。アドレス・コマンドにはそのPECバイトが続きます。3番目と4番目のバイトはそれぞれコマンド・バイトとそのPECバイトです。「バス・プロトコルとコマンド」のセクションを参照してください。

ポーリング方法:ADC変換では、3つの方法を使ってADCの完了を決定することができます。まず、コントローラはADC変換を開始し、規定変換時間が経過するのを待ってから結果を読み出すことができます。2番目の方法では、ADC開始コマンドが送られた後、CSBIを“L”に保持します。ADC変換の状態がSDOに出力されます(図5)。2番目の方法の問題は、ADC変換の完了を待っている間、コントローラが他のシリアル通信を自由に行えないということです。3番目の方法はこの制約を克服します。コントローラはADC開始コマンドを送り、他のタスクを実行し、それからADCコンバータの状態ポーリング(PLADC)コマンドを送ってADCコンバータの状態を決定することができます(図6)。OV/UV割り込み状態の場合、割り込み状態ポーリング(PLINT)コマンドを使って、スタック内のセルのどれかが過電圧または低電圧状態にないかどうか即座に決定することができます(図6)。

表1. PECバイトの計算手順

クロック・サイクル	DIN	INO	IN1	IN2	PEC[7]	PEC[6]	PEC[5]	PEC[4]	PEC[3]	PEC[2]	PEC[1]	PEC[0]
0	0	0	1	0	0	1	0	0	0	0	0	1
1	0	1	1	0	1	0	0	0	0	0	1	0
2	0	0	1	1	0	0	0	0	0	0	1	1
3	0	0	0	1	0	0	0	0	0	1	1	0
4	0	0	0	0	0	0	0	0	1	1	0	0
5	0	0	0	0	0	0	0	1	1	0	0	0
6	0	0	0	0	0	0	1	1	0	0	0	0
7	1	1	1	1	0	1	1	0	0	0	0	0
8					1	1	0	0	0	1	1	1

動作



PEC Hardware and Software Example

BEGIN PEC[7:0] = 0x41

- ① INO = DATAIN XOR PEC[7];
- ② PEC[0] = PEC[0] XOR INO;
- ③ PEC[1] = PEC[1] XOR INO;
- ④ PEC[7:0] = (PEC[6:2], PEC2, PEC1, INO);

END

4.

動作




図5. 転送フォーマット (ADC変換とポーリング)




図6. 転送フォーマット (PLADC変換またはPLINT)

トグル・ポーリング: トグル・ポーリングにより、デバイスの状態とスタック内のデバイス間の接続状態の両方を確実に知ることができます。トグル・ポーリングはLVLPLビットが“L”のときイネーブルされます。ポーリング・コマンドが与えられた後、データ出力ラインはそれらの状態に基づいてスレーブ・デバイスによりドライブされます。ADCコンバータの状態についてポーリングすると、デバイスのどれかがADC変換の実行中でビジーのときはデータ出力が“L”になり、どのデバイスも実行中でなくビジーでないときは1kHzでトグルします。同様に、割り込み状態についてポーリングすると、デバイスのどれかが割り込み状態のときは出力が“L”になり、どれも割り込み状態でないときは1kHzでトグルします。

トグル・ポーリング—アドレス・ポーリング: 呼び出されたデバイスはその状態だけに基づいてSDOラインをドライブします。ビジー/割り込みの場合は“L”、ビジーではなく、割り込み状態でもない場合は1kHzでトグルします。

トグル・ポーリング—並列接続のブロードキャスト・ポーリング: デバイス・アドレスは送られないので、全デバイスが同時に応答します。デバイスがビジーまたは割り込み状態だと、SDOを“L”に引き下げます。デバイスがビジーでも割り込み状態でもないと、SDOラインを解放するか(TOS = 0)、またはSDOラインを1kHzでトグルしようとします(TOS = 1)。マスタ・コントローラはCSBIを“H”に引き上げてポーリングを終了します。

レベル・ポーリング: レベル・ポーリングはLVLPLビットが“H”のときイネーブルされます。ポーリング・コマンドが与えられた後、データ出力ラインはそれらの状態に基づいてスレーブ・デバイスによりドライブされます。ADCコンバータの状態についてポーリングすると、デバイスのどれかがADC変換の実行中でビジーのときはデータ出力が“L”になり、どのデバイスも実行中でなくビジーでないときは“H”になります。同様に、割り込み状態についてポーリングすると、デバイスのどれかが割り込み状態のときは出力が“L”になり、どれも割り込み状態でないときは“H”になります。

レベル・ポーリング—アドレス・ポーリング呼び出されたデバイスはその状態だけに基づいてSDOラインをドライブします。ビジー/割り込み状態の場合は“L”に引き下げ、ビジーではなく、割り込み状態でもない場合は解放します。

レベル・ポーリング—並列接続のブロードキャスト・ポーリング: デバイス・アドレスは送られないので、全デバイスが同時に応答します。デバイスがビジーまたは割り込み状態だと、SDOを“L”に引き下げます。デバイスがビジーではなく、割り込み状態でもないと、SDOラインを解放します。デバイスがビジーまたは割り込み状態だと、SDO信号は“L”になります。全デバイスがビジー状態でもなく、割り込み状態でもないと、SDO信号は“H”になります。マスタ・コントローラはCSBIを“H”に引き上げてポーリングを終了します。

動作

リビジョン・コード

診断レジスタ・グループには2ビットのリビジョン・コードが含まれています。ソフトウェアでデバイスのリビジョンを確認する必要がある場合は、詳細に関しては弊社までお問い合わせください。そうでなければ、コードは無視してかまいません。ただし、全ての場合に、データ読み出し時にパケット・エラー・コード(PEC)バイトを計算するときは全ビットの値を使う必要があります。

バス・プロトコル

表6～表8に示されている、3つの異なるプロトコル・フォーマットがあります。表2はプロトコル図を読み取る鍵となります。

表2. プロトコル・キー

PEC	パケット・エラー・コード		マスタからスレーブ
N	ビット数		スレーブからマスタ
...	プロトコルの続き		データの完全なバイト

表3. ブロードキャスト・ポーリング・コマンド

8	8	
コマンド	PEC	ポーリング・データ

表4. ブロードキャスト書き込み

8	8	8	...	8	8
コマンド	PEC	データ・バイト・ロー	...	データ・バイト・ハイ	PEC

複数のデバイスが同じシリアルバスに接続されているとバス競合が発生する。

表5. ブロードキャスト書き込み

8	8	8	...	8	8
コマンド	PEC	データ・バイト・ロー	...	データ・バイト・ハイ	PEC

表6. ブロードキャスト・ポーリング・コマンド

4	4	8	8	8	
1000	アドレス	PEC	コマンド	PEC	ポーリング・データ

表7. アドレスの読み出し

4	4	8	8	8	8	...	8	8
1000	アドレス	PEC	コマンド	PEC	データ・バイト・ロー	...	データ・バイト・ハイ	PEC

「シリアル・コマンドの例」を参照。

表8. アドレスの書き込み

4	4	8	8	8	8	...	8	8
1000	アドレス	PEC	コマンド	PEC	データ・バイト・ロー	...	データ・バイト・ハイ	PEC

動作

コマンド

表9. コマンド・コードとPECバイト

コマンドの概要	名称		コード	PEC
構成設定レジスタ・グループへの書き込み	WRCFG		01	C7
構成設定レジスタ・グループからの読み出し	RDCFG		02	CE
全てのセル電圧グループから読み出し	RDCV		04	DC
セル電圧1～4の読み出し	RDCVA		06	D2
セル電圧5～8の読み出し	RDCVB		08	F8
セル電圧9～12の読み出し	RDCVC		0A	F6
フラグ・レジスタ・グループからの読み出し	RDFLG		0C	E4
温度レジスタ・グループからの読み出し	RDTMP		0E	EA
セル電圧のADC変換の開始と状態のポーリング	STCVAD	全て セル1 セル2 セル3 セル4 セル5 セル6 セル7 セル8 セル9 セル10 セル11 セル12 クリア (FF) 自己テスト1 自己テスト2	10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F	B0 B7 BE B9 AC AB A2 A5 88 8F 86 81 94 93 9A 9D
オープン・ワイヤのADC変換の開始と状態のポーリング	STOWAD	全て セル1 セル2 セル3 セル4 セル5 セル6 セル7 セル8 セル9 セル10 セル11 セル12	20 21 22 23 24 25 26 27 28 29 2A 2B 2C	20 27 2E 29 3C 3B 32 35 18 1F 16 11 4
温度のADC変換の開始と状態のポーリング	STTMPAD	全て 外部1 外部2 内部 自己テスト1 自己テスト2	30 31 32 33 3E 3F	50 57 5E 59 7A 7D
ADCコンバータの状態をポーリング	PLADC		40	07
割り込み状態のポーリング	PLINT		50	77
診断を開始し状態をポーリング	DAGN		52	79
診断レジスタを読み出す	RDDGNR		54	6B

動作

表9. コマンド・コードとPECバイト(続き)

コマンドの概要	名称		コード	PEC
セル電圧のADC変換を開始し状態をポーリング、放電を許可	STCVDC	全て セル1 セル2 セル3 セル4 セル5 セル6 セル7 セル8 セル9 セル10 セル11 セル12	60 61 62 63 64 65 66 67 68 69 6A 6B 6C	E7 E0 E9 EE FB FC F5 F2 DF D8 D1 D6 C3
オープンワイヤのADC変換を開始し状態をポーリング、放電を許可	STOWDC	全て セル1 セル2 セル3 セル4 セル5 セル6 セル7 セル8 セル9 セル10 セル11 セル12	70 71 72 73 74 75 76 77 78 79 7A 7B 7C	97 90 99 9E 8B 8C 85 82 AF A8 A1 A6 B3

表10. 設定(CFG)レジスタ・グループ

レジスタ	RD/WR	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CFGR0	RD/WR	WDT	GPI02	GPI01	LVLPL	CELL10	CDC[2]	CDC[1]	CDC[0]
CFGR1	RD/WR	DCC8	DCC7	DCC6	DCC5	DCC4	DCC3	DCC2	DCC1
CFGR2	RD/WR	MC4I	MC3I	MC2I	MC1I	DCC12	DCC11	DCC10	DCC9
CFGR3	RD/WR	MC12I	MC11I	MC10I	MC9I	MC8I	MC7I	MC6I	MC5I
CFGR4	RD/WR	VUV[7]	VUV[6]	VUV[5]	VUV[4]	VUV[3]	VUV[2]	VUV[1]	VUV[0]
CFGR5	RD/WR	VOV[7]	VOV[6]	VOV[5]	VOV[4]	VOV[3]	VOV[2]	VOV[1]	VOV[0]

動作

表 11. セル電圧 (CV) レジスタ・グループ

レジスタ	RD/WR	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CVR00	RD	C1V[7]	C1V[6]	C1V[5]	C1V[4]	C1V[3]	C1V[2]	C1V[1]	C1V[0]
CVR01	RD	C2V[3]	C2V[2]	C2V[1]	C2V[0]	C1V[11]	C1V[10]	C1V[9]	C1V[8]
CVR02	RD	C2V[11]	C2V[10]	C2V[9]	C2V[8]	C2V[7]	C2V[6]	C2V[5]	C2V[4]
CVR03	RD	C3V[7]	C3V[6]	C3V[5]	C3V[4]	C3V[3]	C3V[2]	C3V[1]	C3V[0]
CVR04	RD	C4V[3]	C4V[2]	C4V[1]	C4V[0]	C3V[11]	C3V[10]	C3V[9]	C3V[8]
CVR05	RD	C4V[11]	C4V[10]	C4V[9]	C4V[8]	C4V[7]	C4V[6]	C4V[5]	C4V[4]
CVR06	RD	C5V[7]	C5V[6]	C5V[5]	C5V[4]	C5V[3]	C5V[2]	C5V[1]	C5V[0]
CVR07	RD	C6V[3]	C6V[2]	C6V[1]	C6V[0]	C5V[11]	C5V[10]	C5V[9]	C5V[8]
CVR08	RD	C6V[11]	C6V[10]	C6V[9]	C6V[8]	C6V[7]	C6V[6]	C6V[5]	C6V[4]
CVR09	RD	C7V[7]	C7V[6]	C7V[5]	C7V[4]	C7V[3]	C7V[2]	C7V[1]	C7V[0]
CVR10	RD	C8V[3]	C8V[2]	C8V[1]	C8V[0]	C7V[11]	C7V[10]	C7V[9]	C7V[8]
CVR11	RD	C8V[11]	C8V[10]	C8V[9]	C8V[8]	C8V[7]	C8V[6]	C8V[5]	C8V[4]
CVR12	RD	C9V[7]	C9V[6]	C9V[5]	C9V[4]	C9V[3]	C9V[2]	C9V[1]	C9V[0]
CVR13	RD	C10V[3]	C10V[2]	C10V[1]	C10V[0]	C9V[11]	C9V[10]	C9V[9]	C9V[8]
CVR14	RD	C10V[11]	C10V[10]	C10V[9]	C10V[8]	C10V[7]	C10V[6]	C10V[5]	C10V[4]
CVR15*	RD	C11V[7]	C11V[6]	C11V[5]	C11V[4]	C11V[3]	C11V[2]	C11V[1]	C11V[0]
CVR16*	RD	C12V[3]	C12V[2]	C12V[1]	C12V[0]	C11V[11]	C11V[10]	C11V[9]	C11V[8]
CVR17*	RD	C12V[11]	C12V[10]	C12V[9]	C12V[8]	C12V[7]	C12V[6]	C12V[5]	C12V[4]

* レジスタ CVR15、CVR16 および CVR17 は、レジスタ CFGRO の CELL10 ビットが“L”の場合だけ読み出すことができます。

表 12. フラグ (FLG) レジスタ・グループ

レジスタ	RD/WR	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
FLGR0	RD	C40V	C4UV	C30V	C3UV	C20V	C2UV	C10V	C1UV
FLGR1	RD	C80V	C8UV	C70V	C7UV	C60V	C6UV	C50V	C5UV
FLGR2	RD	C120V*	C12UV*	C110V*	C11UV*	C100V	C10UV	C90V	C9UV

* レジスタ CFGRO の CELL10 ビットが“H”だと、ビット C11UV、C12UV、C110V および C120V は常に“L”です。

表 13. 温度 (TMP) レジスタ・グループ

レジスタ	RD/WR	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
TMPR0	RD	ETMP1[7]	ETMP1[6]	ETMP1[5]	ETMP1[4]	ETMP1[3]	ETMP1[2]	ETMP1[1]	ETMP1[0]
TMPR1	RD	ETMP2[3]	ETMP2[2]	ETMP2[1]	ETMP2[0]	ETMP1[11]	ETMP1[10]	ETMP1[9]	ETMP1[8]
TMPR2	RD	ETMP2[11]	ETMP2[10]	ETMP2[9]	ETMP2[8]	ETMP2[7]	ETMP2[6]	ETMP2[5]	ETMP2[4]
TMPR3	RD	ITMP[7]	ITMP[6]	ITMP[5]	ITMP[4]	ITMP[3]	ITMP[2]	ITMP[1]	ITMP[0]
TMPR4	RD	NA	NA	NA	THSD	ITMP[11]	ITMP[10]	ITMP[9]	ITMP[8]

表 14. パケット・エラー・コード (PEC)

レジスタ	RD/WR	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
PEC	RD	PEC[7]	PEC[6]	PEC[5]	PEC[4]	PEC[3]	PEC[2]	PEC[1]	PEC[0]

表 15. 診断レジスタ・グループ

レジスタ	RD/WR	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
DGNR0	RD	REF[7]	REF[6]	REF[5]	REF[4]	REF[3]	REF[2]	REF[1]	REF[0]
DGNR1	RD	REV[1]	REV[0]	MUXFAIL	NA	REF[11]	REF[10]	REF[9]	REF[8]

680324fa

動作

表 16. メモリ・ビットの概要

名称	概要	値			
		CDC	UV/OVコンパレータ時間	測定と測定との間V _{REF} は パワーダウン	セル電圧測定時間
CDC	コンパレータのデューティ・サイクル	0(既定)	N/A(コンパレータはオフ) ス タンバイ・モード	Yes	N/A
		1	N/A(コンパレータはオフ)	No	13ms
		2	13ms	No	13ms
		3	130ms	No	13ms
		4	500ms	No	13ms
		5	130ms	Yes	21ms
		6	500ms	Yes	21ms
		7	2000ms	Yes	21ms
CELL10	10セル・モード	0 = 12セル・モード(既定); 1 = 10セル・モード			
LVLPL	レベル・ポーリング・モード	0 = トグル・ポーリング(既定); 1 = レベル・ポーリング			
GPI01	GPI01ピンの制御	書き込み: 0 = GPI01ピンのプルダウンをオン; 1 = GPI01ピンのプルダウンをオフ(既定) 読み出し: 0 = GPI01ピンはロジック'0'; 1 = GPI01ピンはロジック'1'			
GPI02	GPI02ピンの制御	書き込み: 0 = GPI02ピンのプルダウンをオン; 1 = GPI02ピンのプルダウンをオフ(既定) 読み出し: 0 = GPI02ピンはロジック'0'; 1 = GPI02ピンはロジック'1'			
WDT	ウォッチドッグ・タイマ	読み出し: 0 = WDTBピンはロジック'0'; 1 = WDTBピンはロジック'1'			
DCCx	Cell xの放電	x = 1..12 0 = セル'x'の短絡スイッチをオフ(既定); 1 = 短絡スイッチをオン			
V _{UV}	低電圧比較電圧*	比較電圧 = (V _{UV} - 31) • 16 • 1.5mV (既定のV _{UV} = 0)			
V _{OV}	過電圧比較電圧*	比較電圧 = (V _{OV} - 32) • 16 • 1.5mV (既定のV _{UV} = 0)			
MCxI	Cell xの割り込みのマスク	x = 1..12 0 = セル'x'の割り込みをイネーブル(既定) 1 = 割り込みをオフし、セル'x'のフラグをクリア			
CxV	Cell xの電圧*	x = 1..12 セル'x'の12ビットADCの測定値 セル'x'のセル電圧 = (CxV - 512) • 1.5mV A/D変換の進行中に0xFFFFとして読み出し			
CxUV	Cell xの低電圧フラグ	x = 1..12 V _{UV} 比較電圧と比較されたセル電圧 0 = セル'x'に低電圧状態のフラグが出ていない; 1 = セル'x'にフラグが出ている			
CxOV	Cell xの過電圧フラグ	x = 1..12 V _{OV} 比較電圧と比較されたセル電圧 0 = セル'x'に過電圧状態のフラグが出ていない; 1 = セル'x'にフラグが出ている			
ETMPx	外部温度測定*	温度測定電圧 = (ETMPx - 512) • 1.5mV			
THSD	サーマル・シャットダウン状態	0 = サーマル・シャットダウンは生じていない; 1 = サーマル・シャットダウンが生じている サーマル・レジスタ・グループの読み出しで状態が'0'にクリア			
REV	リビジョン・コード	デバイスのリビジョン・コード			
ITMP	内部温度測定*	温度測定電圧 = (ITMP - 512) • 1.5mV = 8mV • T(°K)			
PEC	パケット・エラー・コード	Cyclic redundancy check (CRC) の値			
REF	診断用リファレンス電圧	このリファレンス電圧 = (REF - 512) • 1.5mV。通常範囲は2.1V ~ 2.9V			

* 電圧の式にはレジスタの10進数(12ビットでは0 ~ 4095、8ビット・レジスタでは0 ~ 255)を使う

動作

シリアル・コマンドの例

LTC6803-2/LTC6803-4(呼び出し可能な構成設定)

下の例では、スタックされた3個のデバイス(ボトム(B)、ミドル(M)、およびトップ(T))の構成を使用します。

構成設定レジスタの書き込み(図7)(ブロードキャスト書き込み)

1. CSBIを“L”に引き下げる
2. WRCFG コマンドとそのPEC バイトを送る
3. CFGR0 バイトを送り、次いでCFGFR1、...CFGFR5、PEC バイトを送る(バス上の全デバイスが同じデータを受け取る)
4. CSBIを“H”に引き上げる；データはCSBIの立ち上がりエッジで全デバイスにラッチされる。データがラッチされるとSピンが応答する

上のシーケンスのシリアル・インタフェースの時間の計算：

スタック内のデバイスの個数 = N

シーケンスのバイト数 = B = 2 コマンド・バイトと 7 データ・バイト = 2 + 7

ビット当たりのシリアル・ポートの周波数 = F

時間 = $(1/F) * B * 8 \text{ビット/バイト} = (1/F) * (2 + 7) * 8$

3セルの上の例の1MHzシリアル・ポートの時間 = $(1/1000000) * (2 + 7) * 8 = 72\mu\text{s}$

セル電圧レジスタの読み出し(12 バッテリ・セル、アドレス指定可能な読み出し)

1. CSBIを“L”に引き下げる
2. ボトム・デバイスのアドレスとPEC バイトを送る
3. RDCV コマンドとそのPEC バイトを送る
4. ボトム・デバイスのCVR00 バイトを読み出してから、CVR01 (B)、CVR02 (B)、... CVR17 (B)、次いでPEC (B)を読み出す
5. CSBIを“H”に引き上げる
6. ミドル・デバイスとトップ・デバイスに対してステップ1～5を繰り返す

上のシーケンスのシリアル・インタフェースの時間の計算：

スタック内のデバイスの個数 = N

シーケンスのバイト数 = B = 2 コマンド・バイトとデバイス当たり 18 データ・バイトおよび 1 PEC バイト = $23 * N$

ビット当たりのシリアル・ポートの周波数 = F

時間 = $(1/F) * B * 8 \text{ビット/バイト} = (1/F) * (23 * N) * 8$

3セルの上の例の1MHzシリアル・ポートの時間 = $(1/1000000) * (23 * N) * 8 = 552\mu\text{s}$

動作

セル電圧のADC変換の開始と状態のポーリング(トグル・ポーリングを伴うブロードキャスト・コマンド)

1. CSBIを“L”に引き下げる
2. STCVADコマンドとそのPECバイトを送る(スタック内の全デバイスが同時にADC変換を開始)
3. 並列接続された全デバイスのSDO出力は約12msの間“L”に引き下げられる
4. SDO出力は1kHzのレートでトグルし、全デバイスで変換が完了したことを示す
5. CSBIを“H”に引き上げてポーリングを終了

割り込み状態のポーリング(レベル・ポーリング)

1. CSBIを“L”に引き下げる
2. ボトム・デバイスのアドレスとPECバイトを送る
3. PLINTコマンドとPECバイトを送る
4. デバイスのどれかが割り込み状態であればボトム・デバイスからのSDOは“L”に引き下げられる;それ以外、SDOは“H”
5. CSBIを“H”に引き上げてポーリングを終了
6. ミドル・デバイスとトップ・デバイスに対してステップ1～5を繰り返す




図7. SピンのアクションとSPI転送

アプリケーション情報

LTC6803-2とLTC6803-4の間の差異

LTC6803-2とLTC6803-4の間の唯一の違いはV⁻ピンとC0ピンのボンディングです。全てのLTC6803のダイでV⁻とC0は別の信号です。LTC6803-2のパッケージでは、V⁻とC0の信号は同じピンにボンディングされており、相互に短絡されています。LTC6803-4のパッケージでは、V⁻とC0は別々のピンです。したがって、LTC6803-2はLTC6802-2とピン互換です。新しい設計では、LTC6803-4のピン配置は、C0へのケルビン接続を可能にします(図22)。

セル電圧のフィルタ処理

LTC6803はA/D変換を行うサンプリング・システムを採用しており、512kHzのデルタシグマ変調器を基準にしたノイズ・エイリアシングがない限り、変換結果は基本的に0.5msの変換ウィンドウの平均です。これは、500kHzで30dB減衰するローパス・フィルタが有益である可能性を示しています。デルタシグマ積分帯域幅は約1kHzなので、精確な変換を確実に行うためにフィルタのコーナー周波数をこれより低くする必要はありません。

実質的な測定誤差を生じることなしに、100Ωの直列抵抗を入力経路に追加することができます。図8に示されているように、並列コンデンサをセル入力からV⁻に追加して、RCフィルタを形成することができます。図11のセル・バランスングMOSFETは、それがオン/オフするとき、小さな過渡変動を生じることがあります。RCフィルタのカットオフ周波数を比較的高くすると、実際の変換前に適切にセトリングさせることができます。ADCのタイミングには約500μsの遅延が与えられているので、16kHzのLPFは最適であり(100Ω、0.1μF)、ノイズを約30dB除去します。




図8. セル入力へのRCフィルタの追加
(1個のセルの接続が示されている)

大きな直列抵抗と並列コンデンサを使ってフィルタの帯域幅を下げるすることができます。大きな部品値による測定誤差は部品値の複雑な関数です。誤差はどれだけの頻度で測定が行われるかにも依存します。表17は一例です。それぞれの例で、3.6Vセルが測定されており、誤差はミリボルトで表されています。入力C1~C12に直列にRCフィルタがあります。C0に直列なフィルタはありません。セル間に相互反応があります。このため、C1およびC12の誤差はC2~C11の誤差と異なります。

表17. セルの測定誤差と入力のRCの値

	R = 100Ω, C = 0.1μF	R = 1k, C = 0.1μF	R = 1k, C = 1μF	R = 10k, C = 3.3μF
セル1の誤差 (mV, LTC6803-2)	0.1	4.5	1.5	1.5
セル2~セル12 (mV)	1	9	3	0.5

LTC6803-2では、V⁻ピンには直列に抵抗を接続しません。消費電流はV⁻ピンから流れるので、このピンのどんな抵抗もセル1の大きな変換誤差を生じ、RCフィルタによって生じるセルの誤差はセル2~セル12の誤差と異なります。

オープン接続の検出

セル入力(Cピン)がオープン状態だと、2個のセルの測定に影響を与えます。図9は、Cピンとセルの間に外部フィルタを使用しないアプリケーションでの、C3のオープン接続を示しています。通常のADC変換時(STCVADコマンドを使用)、C3がオープン状態だと、LTC6803ではB3とB4の測定値がゼロに近くなります。B3の測定時はADCの入力抵抗によってC3がC2の電位になるので、B3の測定値はゼロになります。同様に、B4の測定時は、ADCの入力抵抗によってC3がC4の電位になります。

図10では、図9と同じセルスタック内のポイントで接続がオープンしていますが、この場合、外部フィルタ・ネットワークがC3に接続されています。C3ピンは真にオープンではないため、C3に接続されたままのコンデンサの値によっては、B3とB4の通常の測定値がゼロに近づかないことがあります。実際には、C3に大きな外部容量が接続されていると、B3とB4のセルを数回測定した後、C3の電圧はC2とC4の間あたりに充電されます。このため、B3とB4の正確な状態が実際は不明なとき、B3とB4の測定値が有効なセル電圧を示すことがあります。

アプリケーション情報




図9. オープン状態の接続




図10. RCフィルタを備えたオープン状態の接続

オープン接続を確実に検出するため、コマンドSTOWADが備わっています。このコマンドを使うと、全てのセル変換の間、2つの100µA電流源がADCの入力に接続され、オンします。図10を再度参照すると、STOWADコマンドを使うと、B3セルの測定時およびB4セルの測定時に、C3ピンは100µA電流源によって引き下げられます。これにより、通常のSTCVADコマンドと比べて、B3の測定値が減少し、B4の測定値が増加します。変化が最も大きいのは、C3がオープン状態のときのB4の

測定値です。したがって、入力C3のオープンワイヤを検出する最善の方法は、入力C3と入力C4の間に接続されたバッテリー(バッテリーB4)の値の増加を調べることです。

以下のアルゴリズムを使ってセル・ピンCnのオープン接続を検出することができます。

1. STOWADコマンドを出す(100µAのソースを接続)。
2. RDCVコマンドを出し、全てのセルの測定値をアレイCELLA(n)に格納する。
3. 2番目のSTOWADコマンドを出す(100µAのソースを接続)。
4. 2番目のRDCVコマンドを出し、全てのセルの測定値をアレイCELLB(n)に格納する。
5. バッテリ・セルの場合、CELLA(1) < 0またはCELLB(1) < 0であれば、V⁻がオープンしている。

CELLA(12) < 0またはCELLB(12) < 0であれば、C12がオープンしている。

n = 2から11まで、CELLB(n+1) - CELLA(n+1) > 200mVであれば、またはCELLB(n+1)がフルスケールの5.375Vに達すると、Cnはオープンしている。

測定誤差を許容するため、200mVのスレッシュホールドが選択されます。Cnに接続されたコンデンサが0.5µFより大きなシステムでは、ステップ3を数回繰り返すと、基準を満たすのに十分なだけ外部コンデンサを放電します。

トップのCピンがオープンしているがV⁺が依然として接続されている場合、トップのCピンのオープン接続を検出する最善の方法は、STCVADコマンドを使った全てのセルの測定値の和を、図19に示されていると同様の方法を使った全てのセルの和の補助的測定値と比較することです。全12セルの和がかなり低い結果になれば、他のCピンがオープンではないことが既に分かっている限り、トップのCピンがオープン接続であることを示唆しています。

アプリケーション情報

デジタル出力またはゲート・ドライバとしてのSピンの利用

S出力は内部プルアップPMOSを備えています。したがって、高インピーダンスの負荷(たとえば、外部MOSFETのゲート)を与えられると、Sピンはデジタル出力として振る舞います。高いバッテリー放電電流を必要とするアプリケーションでは、図11に示されているように、ディスクリートのPMOSスイッチ・デバイスと適当な放電抵抗をセルに接続し、ゲート端子をS出力ピンに接続します。




図11. 外部の放電用FETの接続 (1個のセルが示されている)

電力損失とサーマル・シャットダウン

ピンS1～S12に接続されたMOSFETを使ってバッテリー・セルを放電することができます。外部抵抗を使ってMOSFETの消費する電力を制限します。MOSFETの最大電力損失はLTC6803が許容可能な熱量によって制限されます。過度の熱はダイ温度を上昇させます。85°Cまでのダイ温度に対して、LTC6803のIグレードの電気的特性が保証されています。105°Cまでのダイ温度では測定精度の低下はわずかしか、または全く見られません。150°C近くではダメージが生じることがあるので、推奨最大ダイ温度は125°Cです。

過熱によるダメージからLTC6803を保護するため、サーマル・シャットダウン回路が備わっています。セル放電スイッチで大きな電力が消費されるとデバイスが過熱することがあります。V⁺とV⁻の間の大きな電圧で動作するとき、問題が悪化します。

デバイスがスタンバイ・モードでないときは常にサーマル・シャットダウン回路がイネーブルされています(「動作モード」を参照)。電流モードのどの入力または出力が電流をシンクまたはソースするときも、それはイネーブルされます。デバイ

スの検出された温度が約145°Cを超えると、構成設定レジスタが既定の状態にリセットし、全ての放電スイッチをオフし、ADC変換をディスエーブルします。サーマル・シャットダウンが起きると、温度レジスタ・グループのTHSDビットが“H”になります。このビットは温度レジスタを読み出すとクリアされます(RDTMPコマンド)。

シャットダウンは通常動作を中断するので、内部温度モニターを使ってデバイスの温度が許容できないレベルに近づいているか判断します。

12セルより少ないセルでのLTC6803の使用

LTC6803がスタックされたセルから給電される場合、セルの最少数はLTC6803の電源電圧の要件によって支配されます。全ての電気的仕様が満たされることを保証するには、セル電圧の和は10Vなければなりません。

7個のセルをモニタするのに使われたLTC6803-4の例を図12に示します。下の方のC入力は7個のセルに接続し、上の方のC入力はC12に接続します。他の構成設定(たとえば、9個のセル)は同様に構成設定することができます。下の方のC入力はバッテリー・セルに接続し、使用されないC入力はC12に接続します。使用されない入力のチャネルは0Vの測定値になります。

制御レジスタのCELL10ビットの状態に依存して、10セルまたは12セルのスタックを測定するようにADCに命令することもできます。また、ADCに命令して、どの個別セルの電圧でも測定することができます。

フォールト保護

バッテリーなど高エネルギー源を使う場合は常に注意を要します。バッテリー・システムの動作寿命にわたってバッテリー・システムに影響を与える可能性のある組立やサービスの手順を考えると、システムが誤って構成設定される可能性のある様々な状況があります。保護回路を計画するとき検討すべき様々な状況を表18に示します。最初の5つのシナリオは製造時に予想され、適切な保護がLTC6803のデバイス自体に内蔵されています。

アプリケーション情報




図 12. LTC6803-4 による 7 個のセルのモニタ

内部保護ダイオード

LTC6803 の各ピンは保護ダイオードを備えており、図 13 に示されているように、電源レールを超える電圧の外部からの印加によって生じる内部デバイス構造への損傷を防ぐのに役立ちます。示されているダイオードは、順方向ブレイクダウン電圧が 0.5V の通常のシリコン・ダイオードです。ラベルの付いていないツェナー・ダイオード構造は、最初 12V でブレイクダウンし、次いで 7V のクランプ電位にスナップバックする逆ブレイクダウン特性を有しています。Z_{CLAMP} とラベルが付けてあるツェナー・ダイオードはもっと高い電圧のデバイスで、最初の逆ブレイクダウンが 30V で、25V にスナップバックします。全てのツェナー・ダイオードの順方向電圧降下は 0.5V です。予測できない電圧クランプや電流が生じた場合、この図を参照してください。どのピンの電流も ±10mA に制限すると IC への損傷を防ぎます。


外部温度プローブの読み取り

LTC6803 は 2 チャネルの ADC 入力 (V_{TEMP1} と V_{TEMP2}) を備えており、セルアレイ内に配置されたサーミスタ (温度係数が一般に -4%/°C) またはダイオード (標準 -2.2mV/°C) をモニタすることを意図しています。図 14 に示されているように、センサーには直接 V_{REF} から給電することができます (最大 60μA)。

表 18. LTC6803 の故障メカニズムの影響分析

状況	影響	設計による緩和
セル入力のオープン回路 (偶発)	IC 入力のパワーアップ・シーケンス。	各ピンから V ⁺ および V ⁻ へのクランプ・ダイオード (IC 内部) が代わりの電力経路を与える。
セル入力のオープン回路 (偶発)	差動入力電圧のオーバーストレス。	各セル電圧入力対のツェナー・ダイオード (IC 内部) がストレスを制限する。
バッテリー・セル・グループと IC の間のハーネスの切断 (スタック構成のグループのシステム内)	IC への電源接続の喪失。	ローカル電源から個別に給電可能。
LTC6803 とマスタの間のデータリンクの切断	シリアル通信の途絶 (IC へのストレスなし)。	デバイスは切断から 2 秒以内にスタンバイ・モードに入る。スタンバイ・モードでは放電スイッチはディスエーブルされる。
セル・パックの完全性、スタック構成のユニット間の切断	充電または放電の間影響なし。	デジタル・アイソレータを使って、LTC6803-2/LTC6803-4 のシリアル・ポートを他の LTC6803-2/LTC6803-4 のシリアル・ポートから絶縁する。
セル・パックの完全性、スタック・ユニット内の切断	放電時にセル入力の反転オーバーストレス。	負荷経路の冗長性のため各セル両端に並列ショットキー・ダイオードを追加する。ダイオードと接続はスタックの最大動作電流を扱う必要があり、IC へのストレスを制限する。
セル・パックの完全性、スタック・ユニット内の切断	充電時にセル入力の正オーバーストレス。	充電経路の冗長性のため各セル両端に SCR を追加する。SCR と接続はスタックの最大充電電流を扱う必要があり、トリガ・ツェナー・ダイオードの選択により IC へのストレスを制限する。

アプリケーション情報



NOTE: ピン 27 から他の全てのピンへの PN ダイオードは示されていない

図 13. 内部保護ダイオード

高いドライブ電流を必要とするセンサーの場合、図 15 に示されているように、バッファ・オペアンプを使うことができます。センサーの電力は、この場合、実際には VREG ピンから間接的にソースされます。プローブの最大約 1mA の負荷はこの構成設定でサポートされます。LTC6803 のアイドル・モードとシャットダウン・モードの間 VREF はシャットダウンするので、サーミスタのドライブもオフし、電力損失が最小になります。VREG は常にオンのままなので、電力消費が極めて低い (12µA) バッファ・オペアンプ (LT6000 が示されています) が選択されています。




図 14. サーミスタを VREF から直接ドライブ




図 15. 高電流センサーのために VREF をバッファする。

プローブの個数の拡張

図 16 に示されているように、デュアルの 4:1 マルチプレクサを使って汎用の VTEMP1 と VTEMP2 の ADC 入力を拡張し、8 つの異なるプローブ信号を受け取ります。汎用デジタル出力の GPIO1 と GPIO2 を設定することによってチャンネルが選択され、その結果得られる信号は LT6004 マイクロパワー・デュアル・オペアンプのセクションによってバッファされます。プローブの励起回路はプローブのタイプによって異なり、ここには示されていません。

どの GPIO ピンも使わずに複数のセンサーをサポートする別の方法が可能です。センサーが PN ダイオードであり、複数個が並列に使われていると、最も温度の高いダイオードの順方向電圧が最も低くなり、実効的に VTEMP 入力への入力信号となります。したがって、それらのダイオードが接続されている VTEMP 入力からの読取り値を支配するのは最も温度の高いダイオードです、このシナリオでは、熱分布の具体的場所は分かりませんが、このような情報は実際には重要ではないことがあります。基本概念を図 17 に示します。示されているセンサーのどの構成設定でも、フルスケールの低温の読取り値は、LTC6803 へのセンサーの接続がオープンしてしまっていることを示しています。

アプリケーション情報




図 16. 多重化によるセンサーの個数の拡張




図 17. ホットスポット検出器としてのダイオード・センサーの利用




図 18. 較正用リファレンスの測定

較正の追加とスタック全体の測定

汎用の V_{TEMP} ADC 入力を使って、セル1のADC入力の精度にほぼ相当する精度で $0V \sim 4V$ の任意の信号をデジタル化することができます。与えるべき有用な信号の1つは、LTC6655-3.3からの $3.300V$ のような高精度電圧リファレンスです。この信号の周期的読み取り値から、ホスト・ソフトウェアはLTC6803の読み取り値を補正して、LTC6803の内部リファレンスよりも精度を改善し、ADCの動作を確認することができます。LTC6803-2のGPIO1出力の制御により、バッテリー・スタックからLTC6655-3.3に選択的に給電する方法を図18に示します。 V_{REG} からリファレンスICの動作電力を給電すると、大きな熱負荷をLTC6803に追加するので、外部の高電圧NPNパストランジスタを使って、バッテリー・スタックからローカルに $4.4V$ (V_{REG} より V_{be} だけ下) を発生します。GPIO1信号がPMOS FETスイッチを制御して、較正を行うときリファレンスをアクティブにします。GPIO信号はシャットダウン状態では既定でロジック“H”になるので、リファレンスはアイドル時間の間は自動的にオフします。

別の有用な信号はスタック全体の電位の測定値です。これは、通常のデータ収集過程の動作不良の発生時に、またはスタック全体の電位をもっと速くモニタする手段として、セル動作の測定に冗長性を与えます。全セル・グループの電位をスケールダウンした値を得るために抵抗分割器を使う方法を図19に示します。デバイスがスタンバイ・モードに入ったとき(つまり、WDTBが“L”になったとき)、セル・グループに対する抵抗性負荷を切断するのにMOSFETが使われています。

アプリケーション情報




図19. スタック全体の読み取りのためのVTEMPの使用

分圧器の信号をバッファして精度を保つための、LT6004 マイクロパワー・オペアンプのセクションが示されています。この回路は、バッテリー・アレイ全体より約4倍も高い頻度で変換することができるので、高いサンプル・レートのオプションを与えるという長所がありますが、他方、精密度/精度がいくらか低下します。校正およびバランスングのデータのためには高い分解能のセルの測定値を使います。

SPIデータ・ポートの高速アイソレーションの実現

LTC6803-2/LTC6803-4の1Mbpsのデータ・レートをサポートできるアイソレーション技法では、LTC6803-2/LTC6803-4のVREG出力で供給可能な電力より大きな電力を、絶縁される側(バッテリー側)で必要とします。バッテリーからの流出を最小におさえるには、図20に示されているような、適切なデータ絶縁回路とともに、DC/DC機能を実装する必要があることを意味します。非ガバナニクSPI信号をホスト・マイクロプロセッサと1個のLTC6803-2/LTC6803-4の間で接続するのに、クワッド(3+1)データ・アイソレータSi8441AB-C-ISが1個使われています。低コストの絶縁型DC/DCコンバータが、ホストの5V電源からアイソレータ機能に十分な電力を供給します。アイソレータ回路がパワーダウンしたとき、LTC6803-2/LTC6803-4のSPI入力がロジック“H”のレベルに上昇できるように、クワッドのスリーステート・バッファが使われており、スタンバイ状態の電力消費を確実に最小に抑えます。VREGへのプルアップは、電流モードSPIインタフェースで動作しているデバイスによるVREGへの内部負荷を一致させて、動作中の全てのセルの電流がバランスするように選択されます。SDOラインの追加のプルアップ(1kの抵抗とショットキー・ダイオード)は、立ち上がり時間を改善するためであり、これはデータ・レートが低いアプリケーションでは必要ないこともあります。




図20. 絶縁された高速データ・インタフェースの実現

アプリケーション情報

バッテリー・スタックで給電する場合の電源のデカップリング

図21に示されているように、LTC6803-4は V^+ と V^- の両方でフィルタすることができるので、セル・グループの電位への差動バイパスを推奨します。ツェナー・ダイオードは過電圧がデバイスの電源ピンに到達するのを抑止します。小さなフェライトビーズ・インダクタは、特にエネルギーの高いESDの衝撃からツェナー・ダイオードを保護します。LTC6803-2は V^- への直列抵抗を許容できないので、ESDによって生じる逆電源(サブストレート)電流が流れるのを防ぐのに追加のショットキー・ダイオードが必要です。

C0のケルビン接続の利点

V^- のトレース抵抗により、ボトム・バッテリー・セルの負端子とLTC6803の V^- ピンの間に目につく電圧降下が生じます。この電圧降下により、ボトム・セル電圧の測定誤差が増加します。LTC6803-4ではC0が V^- から分離しているので、図22に示されているように、C0のケルビン接続が可能で、 V^- トレースの電圧降下がボトム・セルの電圧測定に影響を与えることはありません。図21に示されているように、ケルビン接続により、 V^- のRCフィルタも可能になります。




図21. 電源のデカップリング




図22. C0のケルビン接続によるボトムセルの電圧測定精度の改善

アプリケーション情報

ハードウェアによるシャットダウン

LTC6803をシャットダウンするには、PMOSスイッチをV⁺に接続するか、または、V⁺を絶縁型電源からドライブすることができます。スイッチ付きのV⁺の例を図23に示します。DZ4のブレイクダウン電圧は約1.8Vです。SHDN < 1.8Vであれば、スタックされたMMBTA42と1M抵抗に電流は流れません。TP0610Kはオフします。SHDN > 2.5Vならば、M7がオンし、全てのTP0610Kがオンします。




図23. ハードウェア・シャットダウン回路によりLTC6803-4の全消費電流が約0nAに減少

PCBレイアウトの検討事項

最良の性能を得るには、V_{REG}ピンとV_{REF}ピンを1μFのコンデンサを使ってバイパスします。LTC6803はV⁺とV⁻の間が最大55Vまで動作することができます。PCBのレイアウトに注意

して、電位の異なるトレースの物理的間隔を維持するようにします。LTC6803のピン配置はこの物理的間隔を取り易いように選択されています。隣接する2つのピンの間も5.5Vを超えません。パッケージのボディーが最高電圧(43.2V)を最低電圧(0V)から遠ざけるのに使われています。一例として、12個の3.6Vバッテリー・セルがLTC6803に接続されているときの、V⁻を基準にした各ピンのDC電圧を図24に示します。

43.2V	V ⁺	CSBI	0V TO 5.5V
43.2V	C12	SDO	0V TO 5.5V
43.2V	S12	SDI	0V TO 5.5V
39.6V	C11	SCKI	0V TO 5.5V
39.6V	S11	A3	0V TO 5.5V
36V	C10	A2	0V TO 5.5V
36V	S10	A1	0V TO 5.5V
32.4V	C9	A0	0V TO 5.5V
32.4V	S9	GPIO2	0V TO 5.5V
28.8V	C8	GPIO1	0V TO 5.5V
28.8V	S8	WDTB	0V TO 5.5V
25.2V	C7	TOS	0V TO 5.5V
25.2V	S7	V _{REG}	5V
21.6	C6	V _{REF}	3.1V
21.6	S6	V _{TEMP2}	1.5V
18V	C5	V _{TEMP1}	1.5V
18V	S5	NC	0V
14.4V	C4	V ⁻	0V
14.4V	S4	C0	0V
10.8	C3	S1	3.6V
10.8	S3	C1	3.6V
7.2	C2	S2	7.2V

図24. 12個の3.6Vセルの標準的ピン電圧

デルタシグマADCの利点

LTC6803は電圧測定にデルタシグマA/Dコンバータを採用しています。デルタシグマ・コンバータのアーキテクチャは大きく異なることがありますが、共通の特徴として、変換過程にわたって入力は何回もサンプルされ、次いでフィルタされ、つまり平均化されてデジタル出力コードを発生します。対照的に、SARコンバータは入力電圧を1回サンプルし、次いでこの1個のサンプルに対して変換を行います。ノイズの多い環境での測定では、デルタシグマ・コンバータにはSARコンバータに比べて明らかな利点があります。

アプリケーション情報

SARコンバータはサンプル・レートを高くでき、SARのフルパワー帯域幅は多くの場合1MHzを超えます。これは、コンバータがこの周波数までのノイズに敏感であることを意味します。また、多くのSARコンバータは50MHzを超えるはるかに高い帯域幅を有します。入力をフィルタすることは可能ですが、コンバータが複数の入力チャンネルを測定するため多重化されていると、それぞれのチャンネルに別個のフィルタが必要になります。低周波数のフィルタはマルチプレクサとADCの間に置くことができず、複数チャンネルにわたって高いスキャン・レートを達成することはできません。SAR ADCのフィルタ処理の別の結果は、フィルタがセトリングするのに多くの変換サイクルを必要とするため、入力のフィルタ処理によって得られるノイズの削減が、高いサンプル・レートの恩恵を相殺してしまうことです。

与えられたサンプル・レートで、デルタシグマ・コンバータはノイズ除去が優れており、1回の変換で完全にセトリングします。これはフィルタ付きSARコンバータのなしえないことです。ノイズ除去は、高電圧スイッチング・コントローラでは特に重要です。この場合、測定された電圧の中に常にスイッチング・ノイズが含まれています。デルタシグマ・コンバータの他の利点は、それらが本質的に単調であることです。つまり、ミッシング・コードがなく、DC仕様が優れています。

コンバータの詳細

LTC6803のADCは、2次デルタシグマ変調器とそれに続くSINC2の有限インパルス応答(FIR)デジタル・フィルタを備えています。フロントエンドのサンプル・レートは512kspsで、入力フィルタ要件を大きく緩和します。各入力の100Ω抵抗と0.1μFコンデンサで構成される簡単な16kHz、1ポールのフィルタがほとんどのアプリケーションで適切にフィルタ処理を行います。これらの部品の値はADCのDC精度を低下させません。

各変換は2フェーズ(オートゼロ・フェーズおよび測定フェーズ)で構成されています。ADCは各変換ごとにオートゼロ調整され、CMRRを大幅に改善します。変換の後半は実際の測定です。

ノイズの除去

ADCの周波数応答を図25に示します。ロールオフはSINC2の応答に従い、4kHzに最初のノッチがあります。1ポール、850Hzフィルタ(187μsの時定数)の応答も示されており、LTC6803の約1350HzのADCと同じ広帯域ノイズに対する積

分応答を示します。つまり、LTC6803の入力に広帯域ノイズが与えられると、デジタル出力で見られるノイズの増加は、完全な1350Hzローパス・フィルタが前に置かれた(SARのような)広帯域幅ADCと同じになります。

したがって、SARコンバータの前にアナログ・フィルタを置いてLTC6803のADCと同じ程度ノイズを除去すると、SARは入力信号に対する応答が遅くなります。たとえば、850Hzのフィルタの入力にステップ入力を与えると、12ビットの精度にセトリングするには1.55msかかりますが、LTC6803のADCは1回の1msの変換サイクルでセトリングします。これは、アナログ・フィルタが周波数応答を制限するため、サンプル・レートが非常に速くても、何らの追加情報も与えないことも意味します。

高次のアクティブ・フィルタはいくらかの改善をもたらすことができますが、それらは複雑であり、各入力に1個のフィルタが必要なので、多チャンネル測定では実際的ではありません。

SINC2 応答には2次のロールオフ・エンベロープがあり、1ポールのアナログ・フィルタに比べて利点があることにも注意してください。







図25. LTC6803-4 ADCのノイズ除去

LTC6803-2/LTC6803-4

パッケージ

最新のパッケージ図面については、<http://www.linear-tech.co.jp/designtools/packaging/> をご覧ください。

G パッケージ 44ピン・プラスチックSSOP (5.3mm) (Reference LTC DWG # 05-08-1754 Rev 0)



NOTE:

1. 図は JEDEC の外形ではない
2. 標準寸法：ミリメートル
3. 寸法は $\frac{\text{ミリメートル}}{\text{(インチ)}}$
4. 図は実寸とは異なる
5. 成形されたリードはシーティング・プレーンで相互に 0.08mm 以内に平坦であること

*寸法にはモールドのバリまたは突出部を含まないが、モールドの不整合を含み、分割線で測定される。モールドのバリは各サイドで 0.15mm を超えないこと

**サブストレートに半田付けするためのリードの長さ

†最大寸法にはダムバーの突出部を含まない。ダムバーの突出部は各サイドで 0.13mm を超えない

G44 SSOP 0607 REV 0


改訂履歴

REV	日付	概要	ページ番号
A	8/12	UV/OV動作を明確化	15

LTC6803-2/LTC6803-4

標準的応用例

標準的な12セル測定ブロック



関連製品

製品番号	説明	注釈
LTC6801	独立動作のマルチセル・バッテリー・スタック・フォールト・モニタ	最多12個の直列接続されたバッテリー・セルの低電圧または過電圧をモニタ。LTC6802およびLTC6803ファミリーの関連デバイス
LTC6802-1	パラレル・アドレスによるシリアル・インタフェース付きマルチセル・バッテリー・スタック・モニタ	LTC6803-1およびLTC6803-3と機能的に同等
LTC6802-2	個別にアドレス指定可能なシリアル・インタフェース付きマルチセル・バッテリー・スタック・モニタ	LTC6803-2/LTC6803-4と機能的に同等。LTC6803-2とピン互換
LTC6803-1/ LTC6803-3	デジチェーン接続のシリアル・インタフェース付きマルチセル・バッテリー・スタック・モニタ	LTC6803-2/LTC6803-4と機能的に同等、複数デバイスのデジチェーン接続が可能

680324fa