

2.7GHz、5V、低ノイズ、 レール・トゥ・レール入力 差動アンプ/ドライバ

特長

- 低ノイズ: $1.6\text{nV}/\sqrt{\text{Hz}}$ RTI
- 低消費電力: 5Vで18mA
- 低歪み (HD2/HD3):
50MHz、2V_{p-p}で -82dBc/-65dBc
25MHz、2V_{p-p}で -97dBc/-91dBc
- レール・トゥ・レール差動入力
- 電源電圧範囲: 4.5V ~ 5.25V
- 完全差動入出力
- 調整可能な出力同相電圧
- -3dB帯域幅: $A_V = 1$ で800MHz
- 利得帯域幅積: 2.7GHz
- 低消費電力シャットダウン
- 8ピンMSOPパッケージと3mm×3mm×0.75mmの16ピンQFNパッケージ

アプリケーション

- 差動入力ADCドライバ
- シングルエンドから差動への変換
- レベルシフト・グランド基準信号
- レベルシフト V_{CC} 基準信号
- 高直線性ダイレクトコンバージョン・レシーバ

概要

LTC[®]6405は、5V単一電源動作向けに最適化された低ノイズで低歪みの完全差動入出力アンプです。LTC6405の入力同相範囲はレール・トゥ・レールで、出力同相電圧は V_{OCM} ピンに電圧を印加することによって個別に調整可能です。このため、LTC6405は、12ビット~16ビットの単一電源差動入力ADCをドライブするための同相範囲の広いレベルシフト信号に最適です。


利得帯域幅積が2.7GHzなので、50MHzの入力信号で65dBの直線性を達成します。LTC6405はユニティゲインで安定し、閉ループ帯域幅はDC~800MHzです。出力電圧はほぼグランドから4Vまで振幅し、様々なADCコンバータの入力要件に対応できます。LTC6405の消費電流はわずか18mAで、消費電流を400 μ Aまで低減するハードウェア・シャットダウン機能を搭載しています。

LTC6405は3mm×3mmの小型16ピン・リードレスQFNパッケージと8ピンMSOPパッケージで供給され、-40°C~85°Cの温度範囲で動作します。


LT、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴは、リニアテクノロジー社の登録商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。

標準的応用例

シングルエンド入力から差動出力への変換、
同相レベルシフト機能あり



入力ノイズ密度と入力同相電圧



LTC6405


絶対最大定格 (Note 1)

全電源電圧 ($V^+ \sim V^-$) 5.5V
 入力電流 (+IN、-IN、 V_{OCM} 、 \overline{SHDN} 、 V_{TIP}) (Note 2) $\pm 10\text{mA}$
 出力短絡時間 (Note 3) 無期限
 動作温度範囲 (Note 4) $-40^\circ\text{C} \sim 85^\circ\text{C}$

規定温度範囲 (Note 5)

LTC6405I $-40^\circ\text{C} \sim 85^\circ\text{C}$
 LTC6405C $0^\circ\text{C} \sim 70^\circ\text{C}$
 接合部温度 150°C
 保存温度範囲 $-65^\circ\text{C} \sim 150^\circ\text{C}$

ピン配置



発注情報

無鉛仕上げ	テープアンドリール	製品マーキング*	パッケージ	規定温度範囲
LTC6405CMS8E#PBF	LTC6405CMS8E#TRPBF	LTDKN	8-Lead Plastic MSOP	0°C to 70°C
LTC6405IMS8E#PBF	LTC6405IMS8E#TRPBF	LTDKN	8-Lead Plastic MSOP	-40°C to 85°C
LTC6405CUD#PBF	LTC6405CUD#TRPBF	LDKP	16-Lead (3mm x 3mm) Plastic QFN	0°C to 70°C
LTC6405IUD#PBF	LTC6405IUD#TRPBF	LDKP	16-Lead (3mm x 3mm) Plastic QFN	-40°C to 85°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。

無鉛仕上げの製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

この製品はトレイでのみ供給されます。詳細については、<http://www.linear-tech.co.jp/packaging/> をご覧ください。

DC 電気的特性 ● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $V^+ = 5\text{V}$ 、 $V^- = 0\text{V}$ 、 $V_{\text{CM}} = V_{\text{OCM}} = V_{\text{ICM}} = 2.5\text{V}$ 、 $V_{\text{SHDN}} = \text{開放}$ 。注記がない限り、図1に示す回路部品の値を使用。 V_S は $(V^+ - V^-)$ として定義されている。 V_{OUTCM} は、 $(V_{+\text{OUT}} + V_{-\text{OUT}})/2$ として定義されている。 V_{ICM} は、 $(V_{+\text{IN}} + V_{-\text{IN}})/2$ として定義されている。 V_{OUTDIFF} は、 $(V_{+\text{OUT}} - V_{-\text{OUT}})$ として定義されている。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
V_{OSDIFF}	Differential Offset Voltage (Input Referred)	$V_{\text{ICM}} = 5\text{V}$ (Note 12)	●	± 1	± 7	mV	
		$V_{\text{ICM}} = 2.5\text{V}$	●	± 0.5	± 3.5	mV	
		$V_{\text{ICM}} = 0\text{V}$ (Note 12)	●	± 1	± 7	mV	
$\Delta V_{\text{OSDIFF}}/\Delta T$	Differential Offset Voltage Drift (Input Referred)	$V_{\text{ICM}} = 5\text{V}$ (Note 12)	●	1.5		$\mu\text{V}/^\circ\text{C}$	
		$V_{\text{ICM}} = 2.5\text{V}$	●	1		$\mu\text{V}/^\circ\text{C}$	
		$V_{\text{ICM}} = 0\text{V}$ (Note 12)	●	3		$\mu\text{V}/^\circ\text{C}$	
I_B	Input Bias Current (Note 6)	$V_{\text{ICM}} = 5\text{V}$	●	8		μA	
		$V_{\text{ICM}} = 2.5\text{V}$		-24	-7	μA	
		$V_{\text{ICM}} = 0\text{V}$			-14	μA	
I_{OS}	Input Offset Current (Note 6)	$V_{\text{ICM}} = 5\text{V}$	●	± 0.5	± 4	μA	
		$V_{\text{ICM}} = 2.5\text{V}$		± 0.5		μA	
		$V_{\text{ICM}} = 0\text{V}$		± 0.5		μA	
R_{IN}	Input Resistance	Common Mode		230		k Ω	
		Differential Mode		3.5		k Ω	
C_{IN}	Input Capacitance	Differential		1		pF	
e_n	Differential Input Referred Noise Voltage Density	$f = 1\text{MHz}$, Not Including R_I/R_F Noise		1.6		$\text{nV}/\sqrt{\text{Hz}}$	
i_n	Input Noise Current Density	$f = 1\text{MHz}$, Not Including R_I/R_F Noise		2.4		$\text{pA}/\sqrt{\text{Hz}}$	
e_{nVOCM}	Input Referred Common Mode Output Noise Voltage Density	$f = 1\text{MHz}$		9.5		$\text{nV}/\sqrt{\text{Hz}}$	
V_{ICMR} (Note 7)	Input Signal Common Mode Range	Op-Amp Inputs	●	V^-	V^+	V	
CMRRI (Note 8)	Input Common Mode Rejection Ratio (Input Referred) $\Delta V_{\text{ICM}}/\Delta V_{\text{OSDIFF}}$	V_{ICM} from 0V to 5V	●	50	75	dB	
CMRRIO (Note 8)	Output Common Mode Rejection Ratio (Input Referred) $\Delta V_{\text{OCM}}/\Delta V_{\text{OSDIFF}}$	V_{OCM} from 0.5V to 3.9V	●	50	75	dB	
PSRR (Note 9)	Differential Power Supply Rejection ($\Delta V_S/\Delta V_{\text{OSDIFF}}$)	$V_S = 4.5\text{V}$ to 5.25V	●	50	75	dB	
PSRRCM (Note 9)	Output Common Mode Power Supply Rejection ($\Delta V_S/\Delta V_{\text{OSCM}}$)	$V_S = 4.5\text{V}$ to 5.25V	●	55	70	dB	
G_{CM}	Common Mode Gain ($\Delta V_{\text{OUTCM}}/\Delta V_{\text{OCM}}$)	V_{OCM} from 0.5V to 3.9V	●	1		V/V	
ΔG_{CM}	Common Mode Gain Error $100 \cdot (G_{\text{CM}} - 1)$	V_{OCM} from 0.5V to 3.9V	●	± 0.25	± 0.8	%	
BAL	Output Balance ($\Delta V_{\text{OUTCM}}/\Delta V_{\text{OUTDIFF}}$)	$\Delta V_{\text{OUTDIFF}} = 2\text{V}$	●			dB	
		Single-Ended Input Differential Input	●	-60 -65	-40 -40	dB dB	
V_{OSCM}	Common Mode Offset Voltage ($V_{\text{OUTCM}} - V_{\text{OCM}}$)		●	± 6	± 15	mV	
$\Delta V_{\text{OSCM}}/\Delta T$	Common Mode Offset Voltage Drift		●	20		$\mu\text{V}/^\circ\text{C}$	
V_{OUTCMR} (Note 7)	Output Signal Common Mode Range (Voltage Range for the V_{OCM} Pin)		●	0.5	3.9	V	
R_{INVOCM}	Input Resistance, V_{OCM} Pin		●	13	19	25	k Ω
V_{OCM}	Self-Biased Voltage at the V_{OCM} Pin	$V_{\text{OCM}} = \text{Open}$	●	2.35	2.5	2.65	V
V_{OUT}	Output Voltage, High, +OUT/-OUT Pins	$I_L = 0$	●	3.9	4		V
		$I_L = -5\text{mA}$	●	3.85	3.95		V
	Output Voltage, Low, +OUT/-OUT Pins	$I_L = 0$	●	0.3	0.45		V
		$I_L = 5\text{mA}$	●	0.42	0.54		V
I_{SC}	Output Short-Circuit Current, +OUT/-OUT Pins (Note 10)		●	± 40	± 60	mA	

6405fb

LTC6405

DC 電氣的特性 ● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $V^+ = 5\text{V}$ 、 $V^- = 0\text{V}$ 、 $V_{\text{CM}} = V_{\text{OCM}} = V_{\text{ICM}} = 2.5\text{V}$ 、 $V_{\text{SHDN}} = \text{開放}$ 。注記がない限り、図1に示す回路部品の値を使用。 V_S は $(V^+ - V^-)$ として定義されている。 V_{OUTCM} は、 $(V_{+\text{OUT}} + V_{-\text{OUT}})/2$ として定義されている。 V_{ICM} は、 $(V_{+\text{IN}} + V_{-\text{IN}})/2$ として定義されている。 V_{OUTDIFF} は、 $(V_{+\text{OUT}} - V_{-\text{OUT}})$ として定義されている。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
A_{VOL}	Large-Signal Open Loop Voltage Gain			90		dB	
V_S	Supply Voltage Range		● 4.5		5.25	V	
I_S	Supply Current		●	18	23	mA	
I_{SHDN}	Supply Current in Shutdown	$V_{\text{SHDN}} = 0\text{V}$	●	0.4	1	mA	
R_{SHDN}	$\overline{\text{SHDN}}$ Pull-Up Resistor	$V_{\text{SHDN}} = 0\text{V}$ to 0.5V	●	30	50	70	k Ω
V_{IL}	$\overline{\text{SHDN}}$ Input Logic Low		●	1.25	1.8	V	
V_{IH}	$\overline{\text{SHDN}}$ Input Logic High		●	2	2.55	V	
t_{ON}	Turn-On Time			200		ns	
t_{OFF}	Turn-Off Time			50		ns	

AC 電氣的特性 ● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $V^+ = 5\text{V}$ 、 $V^- = 0\text{V}$ 、 $V_{\text{CM}} = V_{\text{OCM}} = V_{\text{ICM}} = 2.5\text{V}$ 、 $V_{\text{SHDN}} = \text{開放}$ 、 $R_{\text{LOAD}} = 400\Omega$ 。注記がない限り、図2に示す回路部品の値を使用。 V_S は $(V^+ - V^-)$ として定義されている。 V_{ICM} は、 $(V_{+\text{IN}} + V_{-\text{IN}})/2$ として定義されている。 V_{OUTDIFF} は、 $(V_{+\text{OUT}} - V_{-\text{OUT}})$ として定義されている。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
SR	Slew Rate	Differential Output		690		V/ μs
GBW	Gain-Bandwidth Product	$f_{\text{TEST}} = 27\text{MHz}$		2.7		GHz
$f_{-3\text{dB}}$	-3dB Frequency (See Figure 2)	QFN Package MSOP Package	500 400	800 750		MHz MHz
	50MHz Distortion Differential Input, $V_{\text{OUTDIFF}} = 2\text{V}_{\text{P-P}}$ (Note 13)	$V_{\text{OCM}} = 2.5\text{V}$, $V_S = 5\text{V}$ 2nd Harmonic 3rd Harmonic	●	-80 -64	-53	dBc dBc
		$V_{\text{OCM}} = 2.5\text{V}$, $V_S = 5\text{V}$, $R_{\text{LOAD}} = 800\Omega$ 2nd Harmonic 3rd Harmonic		-82 -66		dBc dBc
		$V_{\text{OCM}} = 2.5\text{V}$, $V_S = 5\text{V}$, $R_{\text{LOAD}} = 800\Omega$, $R_1 = R_F = 499\Omega$ 2nd Harmonic 3rd Harmonic		-82 -64		dBc dBc
	50MHz Distortion Single-Ended Input, $V_{\text{OUTDIFF}} = 2\text{V}_{\text{P-P}}$ (Note 13)	$V_{\text{OCM}} = 2.5\text{V}$, $V_S = 5\text{V}$, $R_{\text{LOAD}} = 800\Omega$, $R_1 = R_F = 499\Omega$ 2nd Harmonic 3rd Harmonic		-72 -77		dBc dBc
	3rd-Order IMD at 49.5MHz, 50.5MHz	$V_{\text{OUTDIFF}} = 2\text{V}_{\text{P-P}}$ Envelope, $R_{\text{LOAD}} = 800\Omega$		-63		dBc
	Equivalent OIP3 at 50MHz (Note 11)	$R_{\text{LOAD}} = 800\Omega$		35.5		dBm
t_s	Settling Time	$V_{\text{OUTDIFF}} = 2\text{V}$ Step 1% Settling 0.1% Settling		6 11		ns ns
NF	Noise Figure at 50MHz	Shunt-Terminated to 50Ω , $R_S = 50\Omega$ $Z_{\text{IN}} = 200\Omega$ ($R_1 = 100\Omega$, $R_F = 300\Omega$)		14.4 7.5		dB dB

電気的特性

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性があります。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2: 入力ピン(+IN、-IN、V_{OCM}、SHDN、およびV_{TPP})は正負両方の電源に対してステアリング・ダイオードで保護されている。入力電圧がいずれか一方の電源電圧を超える場合は、入力電流を10mA未満に制限する必要がある。さらに、入力(+IN、-IN)は一对の逆並列接続ダイオードで保護されている。差動入力電圧が1.4Vを超える場合は、入力電流を10mA未満に制限する必要がある。

Note 3: 出力が無期限に短絡される場合は、接合部温度を絶対最大定格より低く抑えるためにヒートシンクが必要になることがある。

Note 4: LTC6405C/LTC6405Iは-40°C～85°Cの動作温度範囲で動作することが保証されている。

Note 5: LTC6405Cは0°C～70°Cで規定の性能を満たすことが保証されている。LTC6405Cは-40°C～85°Cで規定の性能を満たすように設計され、特性が評価されており、規定の性能を満たすと予想されるが、これらの温度ではテストされず、QAサンプリングも行われない。LTC6405Iは-40°C～85°Cで規定の性能を満たすことが保証されている。

Note 6: 入力バイアス電流は、入力ピン(-INおよび+IN)に流れる入力電流の平均値として定義される。入力オフセット電流は、入力電流の差として定義される($I_{OS} = I_B^+ - I_B^-$)。

Note 7: 入力同相範囲は図1のテスト回路を使用して以下のようにテストされる。V_{ICM} = 0V、V_{ICM} = 2.5V、V_{ICM} = 5Vの条件で差動出力が±1VDCとなる差動利得を3回測定し、差動利得がV_{ICM} = 2.5Vの場合より0.5%を超えてずれていないことと、その同相オフセット(V_{OSCM})がV_{ICM} = 2.5Vでの同相オフセットより±35mVを超えてずれていないことを確認する。

出力同相範囲の電圧範囲は図1のテスト回路を使用して以下のようにテストされる。V_{OCM}ピンに電圧を印加し、V_{OCM} = 2.5Vと「電気的特性」の表に記載の制限値の両方でテストして、その同相オフセット(V_{OSCM})がV_{OCM} = 2.5Vの場合の同相オフセットより±20mVを超えてずれていないことを確認する。

Note 8: 入力CMRRは、+INピンまたは-INピンでの入力同相電圧の変化と差動入力換算オフセット電圧の変化の比として定義される。出力CMRRは、V_{OCM}ピンの電圧の変化と差動入力換算オフセット電圧の変化の比として定義される。この規格値は2つの出力とそれぞれの入力間の帰還比の整合に大きく依存し、アンプの実際の性能を測定することは難しい。(このデータシートの「アプリケーション情報」セクションの「抵抗対の不整合による影響」を参照。) 帰還部品の整合に依存しない実際のアンプ性能を示すより優れた指標については、PSRRの規格を参照。

Note 9: 差動電源電圧除去比(PSRR)は、電源電圧の変化と差動入力換算オフセット電圧の変化の比として定義される。同相電源電圧除去比(PSRR_{CM})は、電源電圧の変化と同相オフセット電圧(V_{OUTCM} - V_{OCM})の変化の比として定義される。

Note 10: 出力を短絡した状態で長時間動作させると、接合部温度が150°Cの制限値を超える可能性がある。


Note 11: LTC6405は低出力インピーダンスの帰還アンプなので、A/Dコンバータを駆動するときに抵抗性負荷は必要ない。したがって、標準の出力電力は多くのアプリケーションでは非常に小さい。50Ω負荷が必要な「RF方式」アンプとLTC6405を比較するため、出力電圧振幅は出力が50Ω負荷を駆動しているかのようにdBmに変換される。たとえば、2V_{p-p}出力振幅は、この変換を使用すると10dBmに等しくなる。

Note 12: 帰還抵抗の不整合によって生じるオフセット/ドリフトを含む。詳細については、「アプリケーション情報」のセクションを参照。

Note 13: QFNパッケージのみ。MSOPパッケージでの数値はデータシートの曲線を参照。


標準的性能特性

差動入力換算オフセット電圧と温度




6405 G01

差動入力換算オフセット電圧と入力同相電圧




6405 G02

同相オフセット電圧と温度




6405 G03

電源電流と電源電圧




6405 G04

電源電流とSHDNピンの電圧



6405 G05


シャットダウン時電源電流と電源電圧




6405 G06

標準的性能特性


入力ノイズ密度と周波数




入力ノイズ密度と入力同相電圧




差動スルーレートと温度




差動出力インピーダンスと周波数



CMRRと周波数




差動PSRRと周波数




標準的性能特性 (QFNパッケージ)

小信号ステップ応答




$V_S = 5V$
 $V_{OCM} = V_{ICM} = 2.5V$
 $R_{LOAD} = 400\Omega$
 $R_I = R_F = 200\Omega$
 $C_F = 1.8pF$
 $C_L = 0pF$

大信号ステップ応答




$V_S = 5V$
 $R_{LOAD} = 400\Omega$
 $V_{IN} = 2V_{P-P}$, DIFFERENTIAL

オーバードライブされた出力のトランジェント応答




$V_S = 5V$
 $V_{OCM} = 2.5V$
 $R_{LOAD} = 400\Omega$ TO GROUND PER OUTPUT

周波数応答と閉ループ利得




A_V (V/V)	R_I (Ω)	R_F (Ω)	C_F (pF)
1	200	200	1.8
2	200	400	1.5
5	200	1k	0.6
10	200	2k	0.2
20	200	4k	0
100	200	20k	0

周波数応答と負荷容量












$V_S = 5V$
 $V_{OCM} = V_{ICM} = 2.5V$
 $R_{LOAD} = 400\Omega$
 $R_I = R_F = 200\Omega$, $C_F = 1.8pF$
 CAPACITOR VALUES ARE FROM EACH OUTPUT TO GROUND.
 NO SERIES RESISTORS ARE USED.

周波数応答と入力同相電圧




$V_S = 5V$
 $V_{OCM} = 2.5V$
 $R_{LOAD} = 400\Omega$
 $R_I = R_F = 200\Omega$, $C_F = 1.8pF$

標準的性能特性 (QFNパッケージ)




標準的性能特性 (MSOPパッケージ)


周波数応答と負荷容量




高調波歪みと周波数




高調波歪みと入力振幅



高調波歪みと周波数



高調波歪みと入力振幅



ピン機能 (MSOP/QFN)

V_{OCM}(ピン2/ピン4) : 出力同相リファレンス電圧。V_{OCM}の電圧は、(+OUTピンおよび-OUTピンの電圧の平均値として定義される)出力同相電圧レベルを設定します。V_{OCM}の電圧は、電源間に接続された抵抗分割器によって内部で設定され、5V電源では2.5Vのデフォルト電位を発生します。V_{OCM}ピンは、このピンによって生じる19k Ω のテブナン等価インピーダンスを駆動可能な外部電圧でオーバードライブすることができます。V_{OCM}ピンは0.01 μ F以上の高品質セラミック・バイパス・コンデンサを使用してバイパスし、デバイスの外部と内部の両方でのインピーダンスの不整合によって同相ノイズが差動ノイズに変換されるのを最小限に抑える必要があります。

V⁺(ピン3/ピン2、10、11) :

V⁻(ピン6/ピン3、9、12) :

電源ピン。電源のバイパスには細心の注意を払うことが肝要です。単電源アプリケーションでは、高品質の0.1 μ F表面実装型セラミック・バイパス・コンデンサをV⁺ピンとV⁻ピンの間に短い配線で直接配置することを推奨します。さらに、V⁻ピンは配線を極力短くして低インピーダンスのグランド・プレーンに直接接続してください。両(分割)電源の場合は、V⁺とグランドの間、およびV⁻とグランドの間に、やはり最短の配線長で高品質の0.1 μ Fセラミック・バイパス・コンデンサを追加して使用することを推奨します。大量の負荷(<200 Ω)を駆動する場合は、最適な性能を得るためにバイパス容量を追加することが必要な場合があります。寸法の小さい(たとえば0603以下の)表面実装型セラミック・コンデンサは、リード付きコンデンサよりもはるかに自己共振周波数が高く、高速アプリケーションで最高の性能を発揮することを覚えておいてください。

+OUT、-OUT(ピン4、5/ピン7、14) : フィルタのない出力ピン。各ピンは帰還回路網の駆動に加えて、グランドに対して追加で50 Ω を駆動可能であり、短絡電流制限値は標準で \pm 60mAです。各アンプ出力は5pFの負荷容量を駆動するよう設計さ

れています。大きい容量性負荷は、各出力から15 Ω 以上の抵抗でデカップリングする必要があります。

V_{TIP}(ピン5) QFNのみ : このピンは、通常はフロート状態のまま構いません。このピンは、どの入力トランジスタ対(NPNまたはPNPあるいはその両方)が入力信号を検出するかを決定します。V_{TIP}ピンの電圧は、電源間に接続された内部抵抗分割器によって設定され、5V電源ではデフォルトで2.8Vの電圧を発生します。V_{TIP}には約17kのテブナン等価抵抗があり、外部電圧によってオーバードライブすることができます。V_{TIP}ピンは、0.01 μ F以上の高品質セラミック・バイパス・コンデンサを使用してバイパスしてください。詳細については、「アプリケーション情報」のセクションを参照してください。

$\overline{\text{SHDN}}$ (ピン7/ピン1) : $\overline{\text{SHDN}}$ をフロート状態にするかV⁺に直接接続すると、LTC6405は通常の(アクティブな)動作モードに入ります。 $\overline{\text{SHDN}}$ ピンをV⁻に接続すると、LTC6405は低消費電力シャットダウン状態になり、出力は高インピーダンス状態になります。

+IN、-IN(ピン8、1/ピン15、6) : それぞれアンプの非反転入力ピンおよび反転入力ピンです。最高の性能を得るには、プリント回路基板の接続配線をできるだけ短くすることにより、浮遊容量を極限まで小さく抑えることを強く推奨します。

+OUTF、-OUTF(ピン8、13) QFNのみ : フィルタ付き出力ピン。これらのピン(フィルタ付き出力)とフィルタなし出力との間には直列のRC回路網(R = 50 Ω 、C = 3.75pF)が接続されています。詳細については、「アプリケーション情報」のセクションを参照してください。


NC(ピン16) QFNのみ : 接続なし。このピンは内部で接続されていません。

露出パッド(ピン9/ピン17) : 底面のパッドはV⁻に接続してください。分割電源を使用する場合、このパッドはグランドには絶対に接続しないでください。


LTC6405

ブロック図

LTC6405のブロック図/MSOPパッケージでのピン配置



LTC6405のブロック図/QFNパッケージでのピン配置



アプリケーション情報


機能の説明

LTC6405は小型、広帯域、低ノイズ、低歪みの完全差動アンプで、出力の位相バランスを正確に調整します。LTC6405は、低電圧、単電源の差動入力アナログ・デジタル変換器(A/Dコンバータ)を駆動するのに最適です。LTC6405の入力同相電圧範囲はレール・トゥ・レールですが、出力同相電圧はV_{OCM}ピンに電圧を印加することによって個別に調整可能です。出力電圧はほぼグランドから4Vまで振幅し、さまざまなA/Dコンバータの入力要件に対応できます。このため、LTC6405は、12ビット～16ビットの単電源差動入力A/Dコンバータをドライブするための同相範囲の広いレベルシフト信号に最適です。差動出力により、シングルエンド出力アンプと比較して低電圧システムで2倍の信号振幅が可能です。このアンプの平衡差動特性により、偶数次高調波歪みも取り除かれ、(電源ノイズのような)同相ノイズの影響を受けにくくなります。

LTC6405は、シングルエンド入力の差動出力アンプとして、または差動入力の差動出力アンプとして使用できます。

2つの出力電圧の平均として定義されているLTC6405の出力同相電圧は、入力同相電圧には依存せず、V_{OCM}ピンに電圧をかけることで調整します。このピンを開放状態のままにすると、内部には抵抗分割器が接続されているので、(電源が5Vの場合は)2.5Vの電位が発生します。高品質のセラミック・コンデンサを使用して、V_{OCM}ピンを低インピーダンスのグランド・プレーンへバイパスすることを推奨します。LTC6405の内部同相帰還経路は、正確な出力位相バランス調整を強制することで偶数次高調波を低減し、V_{OCM}ピンの電圧によって設定される電位に個々の出力電位の中心を合わせます。

$$V_{\text{OUTCM}} = V_{\text{OCM}} = \frac{V_{+\text{OUT}} + V_{-\text{OUT}}}{2}$$



(R_I, R_F: 0.1% RESISTORS)

*TO OPTIMIZE THE HIGH FREQUENCY PERFORMANCE FOR THE PIN CONFIGURATION OF THE LTC6405 IN THE SMALL MSOP PACKAGE, A FEEDBACK RESISTANCE OF AT LEAST 300Ω IS RECOMMENDED.

図1. DCテスト回路

アプリケーション情報

LTC6405の出力(+OUTおよび-OUT)には、グランド電位付近からV⁺より標準で1V低い電位までの振幅能力があります。出力できるソース電流またはシンク電流は、最大で約60mAです。各出力はグランドに対して最大5pFを直接駆動するように設計されています。大きい負荷容量は、各出力から15Ω以上の直列抵抗でデカップリングする必要があります。


入力ピンの保護

LTC6405の入力段は、+INと-INの間に背面接続された2対の直列ダイオードによって、1.4Vを超える差動入力電圧から保護されます。さらに、入力ピンには両方の電源に対するクランピング・ダイオードがあります。入力ピンがオーバードライブされる場合は、電流を10mA以下に制限してデバイスへの損傷を防ぐ必要があります。また、LTC6405にはV_{OCM}、V_{TIP}、

$\overline{\text{SHDN}}$ の各ピンに両方の電源に対するクランピング・ダイオードがあり、一方の電源を超える電圧まで駆動された場合にも電流を10mA以下に制限する必要があります。

$\overline{\text{SHDN}}$ ピン

$\overline{\text{SHDN}}$ ピンは、内部に50kΩのプルアップ抵抗があるCMOSロジック入力です。このピンを“L”にすると、LTC6405は消費電力が低下して出力が高インピーダンスになります。このピンを未接続のままにしておくか“H”にすると、デバイスは通常のアクティブ動作状態になります。LTC6405が不用意にシャットダウンしないように、このピンに流れる漏れ電流を制御するようある程度の注意が必要です。シャットダウン状態とアクティブ状態の間のオン時間およびオフ時間は、標準では1μs未満です。



(R_I, R_F: 0.1% RESISTORS)

*TO OPTIMIZE THE HIGH FREQUENCY PERFORMANCE FOR THE PIN CONFIGURATION OF THE LTC6405 IN THE SMALL MSOP PACKAGE, A FEEDBACK RESISTANCE OF AT LEAST 300Ω IS RECOMMENDED.

図2. ACテスト回路(-3dB帯域幅のテスト)

アプリケーション情報

一般的なアンプのアプリケーション

集積レベルが増大し、それに伴ってシステムの電源電圧が低下すると、信号対ノイズ比を良好な値に維持するため、A/Dコンバータが差動で信号を処理する必要があります。これらのA/Dコンバータには、通常3V程度と低い電圧が単電源から供給されるので、最適な同相入力範囲は1.25Vまたは1.5Vになります。LTC6405では、シングルエンドから差動への変換および同相レベルシフトの両方を行うことにより、これらのA/Dコンバータとのインタフェースが容易になります。V_{INM}およびV_{INP}からV_{OUTDIFF}までの利得は次式のとおりです。

$$V_{OUTDIFF} = V_{+OUT} - V_{-OUT} \approx \frac{R_F}{R_I} \cdot (V_{INP} - V_{INM})$$

この式では、差動出力電圧(V_{+OUT} - V_{-OUT})が入力と出力の同相電圧、つまり同相ピンの電圧とはまったく無関係であることに注意してください。このためLTC6405は、差動入力のA/Dコンバータを駆動するのに備えて、シングルエンド信号の前置増幅、レベルシフト、差動出力信号への変換を行うのに最適です。

抵抗対の不整合による影響

実際の抵抗が完全には整合しないことを考慮に入れた回路図を図3に示します。開ループ利得が無限であると仮定すると、差動出力の関係は次式によって表されます。

$$V_{OUTDIFF} = V_{+OUT} - V_{-OUT} \approx \frac{R_F}{R_I} \cdot V_{INDIFF} + \frac{\Delta\beta}{\beta_{AVG}} \cdot V_{ICM} - \frac{\Delta\beta}{\beta_{AVG}} \cdot V_{OCM}$$

ここで、

R_FはR_{F1}とR_{F2}の平均、R_IはR_{I1}とR_{I2}の平均です。

β_{AVG}は、出力からそれぞれの入力への平均帰還率として次のように定義されます。

$$\beta_{AVG} = \frac{1}{2} \cdot \left(\frac{R_{I1}}{R_{I1} + R_{F1}} + \frac{R_{I2}}{R_{I2} + R_{F2}} \right)$$

Δβは帰還率の差として定義されます。

$$\Delta\beta = \frac{R_{I2}}{R_{I2} + R_{F2}} - \frac{R_{I1}}{R_{I1} + R_{F1}}$$

V_{ICM}は、(入力同相電圧とも呼ばれる)2つの入力電圧V_{INP}およびV_{INM}の平均として次のように定義されます。

$$V_{ICM} = \frac{1}{2} \cdot (V_{INP} + V_{INM})$$

また、V_{INDIFF}は入力電圧の差として次のように定義されます。

$$V_{INDIFF} = V_{INP} - V_{INM}$$

V_{OCM}は、2つの出力電圧V_{+OUT}およびV_{-OUT}の平均として次のように定義されます。

$$V_{OCM} = \frac{V_{+OUT} + V_{-OUT}}{2}$$

帰還率に不整合(Δβ)があると、同相から差動への変換が行われます。

差動入力を0に設定(V_{INDIFF} = 0)すると、同相から差動への変換の程度は次式によって得られます。

$$V_{OUTDIFF} = V_{+OUT} - V_{-OUT} \approx (V_{ICM} - V_{OCM}) \cdot \frac{\Delta\beta}{\beta_{AVG}}$$




図3. 帰還抵抗対に不整合がある実際のアプリケーション

アプリケーション情報

一般に、帰還対の不整合は2つの信号およびノイズが同相から差動に変換される原因の1つです。誤差1%以下の抵抗を使用すれば、ほとんどの問題は軽減され、ワーストケースで約34dBの同相電圧除去比が得られます。誤差0.1%の抵抗では、約54dBの同相電圧除去比が得られます。入力信号源とV_{OCM}ピンの両方のリファレンスとして、低インピーダンスのグラウンド・プレーンを使用する必要があります。高品質の0.1μFセラミック・コンデンサを使用してV_{OCM}ピンをこのグラウンド・プレーンにバイパスすると、同相信号が差動信号に変換されないようにするのにさらに役立ちます。

帰還率の不整合が歪みにどのように影響するかが問題になることがあります。誤差1%以下の抵抗を使用した場合、帰還率の不整合が歪みに与える影響は無視できます。ただし、入力同相電圧と出力同相電圧との間に電圧差がある単電源のレベルシフト・アプリケーションでは、抵抗の不整合によってアンプの見かけのオフセット電圧が規定値より悪くなる可能性があります。

帰還率の不整合に起因する見かけの入力換算オフセット電圧は、前述の式から次のように求められます。

$$V_{OSDIFF}(APPARENT) \approx (V_{ICM} - V_{OCM}) \cdot \Delta\beta$$

誤差1%の抵抗を使用した5V単電源アプリケーションでLTC6405を使用した場合で、入力同相電圧をグラウンド電位にして、V_{OCM}ピンを2.5Vでバイアスすると、ワーストケースのDCオフセットによって見かけのオフセット電圧25mVが発生することがあります。誤差0.1%の抵抗では、ワーストケースの見かけのオフセット電圧は2.5mVに減少します。

入力インピーダンスと負荷の影響

図1のV_{INP}入力またはV_{INM}入力への入力インピーダンスは、信号源のV_{INP}とV_{INM}が完全に差動であるかどうかによって依存します。平衡入力信号源(V_{INP} = -V_{INM})の場合、一方の入力から見た入力インピーダンスは単純に次のようになります。

$$R_{INP} = R_{INM} = R_1$$

シングルエンド入力の場合は、入力での信号の不均衡により、均衡のとれた差動の場合よりも実際には入力インピーダンス

が増加します。入力インピーダンスはどちらの入力の場合も次式で表されます。

$$R_{INP} = R_{INM} = \frac{R_1}{\left(1 - \frac{1}{2} \cdot \left(\frac{R_F}{R_1 + R_F}\right)\right)}$$

出力インピーダンスが0ではない入力信号源は、帰還回路網の対の間で帰還の不均衡を生じることもあります。最高の性能を発揮するには、入力信号源の出力インピーダンスを補償することを推奨します。信号源によって入力インピーダンスの整合が要求される場合は、次式に当てはまるように終端抵抗R1を選択してください(図4を参照)。

$$R1 = \frac{R_{INM} \cdot R_S}{R_{INM} - R_S}$$

図4によると、差動アンプへの入力インピーダンス(R_{INM})は、シングルエンドの信号源の場合を反映しているため、次のようになります。




図4. 信号源インピーダンスの最適な補償

$$R_{INM} = \frac{R_1}{\left(1 - \frac{1}{2} \cdot \left(\frac{R_F}{R_1 + R_F}\right)\right)}$$

R2はR1 || R_Sと等しくなるように選択します。

$$R2 = \frac{R1 \cdot R_S}{R1 + R_S}$$

アプリケーション情報

入力同相電圧範囲

LTC6405の入力同相電圧(V_{ICM})は、2つの入力電圧(V_{+IN} および V_{-IN})の平均として定義されます。実際のオペアンプの入力では、この範囲は V^- から V^+ までです。これにより、グランド基準の信号から V_{CC} 基準の信号まで、広範囲の同相信号とインタフェースをとることが簡単になります。さらに、利得設定用抵抗および帰還抵抗の外付け抵抗分割器動作により、処理できる信号の有効な範囲はさらに広がります。オペアンプ入力での入力同相電圧範囲は、回路構成(利得)、 V_{OCM} 、および V_{CM} により異なります(図5を参照)。完全な差動入力アプリケーションの場合、つまり $V_{INP} = -V_{INM}$ である場合、同相入力電圧はおおよそ次のようになります。

$$V_{ICM} = \frac{V_{+IN} + V_{-IN}}{2} \approx V_{OCM} \cdot \left(\frac{R_I}{R_I + R_F} \right) + V_{CM} \cdot \left(\frac{R_F}{R_F + R_I} \right)$$




図5. 同相電圧範囲用の回路

シングルエンド入力の場合は、入力同相電圧に対する入力信号成分があります。(V_{INM} を0に設定して) V_{INP} のみを入力すると、入力同相電圧はおおよそ次のようになります。

$$V_{ICM} = \frac{V_{+IN} + V_{-IN}}{2} \approx V_{OCM} \cdot \left(\frac{R_I}{R_I + R_F} \right) + V_{CM} \cdot \left(\frac{R_F}{R_F + R_I} \right) + \frac{V_{INP}}{2} \cdot \left(\frac{R_F}{R_F + R_I} \right)$$

これらの式を使用して、オペアンプ入力での V_{ICM} が範囲($V^- \sim V^+$)内に入っていることを確認してください。


 V_{TIP} によるレール・トゥ・レール入力段の操作

レール・トゥ・レールの入力動作を実現するため、LTC6405はNPN入力段と並列にPNP入力段を備えています。入力同相電圧が V^+ に近いとき、NPNは動作状態であるのに対して、PNPはオフ状態です。入力同相電圧が V^- に近いとき、PNPは動作状態であるのに対して、NPNはオフ状態です。中間の一定の範囲では、両方の入力段が動作状態です。この「受け渡し」動作は自動的に行われます。

QFNパッケージでは、特殊なピン(V_{TIP})が用意されており、このピンを使用するとNPN入力段とPNP入力段の間での「受け渡し」動作を操作することができます。デフォルトでは、 V_{TIP} ピンの電圧は、電源間に接続された内部抵抗分割器によって内部的にバイアスされ、5V電源では2.8Vの電圧を発生します。 V_{TIP} は必要に応じて外部電圧でオーバードライブすることができます(テブナン等価抵抗は約17kです)。

V_{TIP} を V^- に近づけると、NPN入力対が動作状態を持続する範囲は広がりますが、PNP入力対が動作状態である範囲は狭くなります。入力同相電圧が V^- に近づくことのないアプリケーションでは、このモードを使用することで、直線性を規定の性能を超えてさらに改善することができます(図6参照)。

V_{TIP} を V^+ に近づけると、PNP入力対が動作状態を持続する範囲は広がりますが、NPN入力対が動作状態である範囲は狭くなります。入力同相電圧が V^+ に近づくことのないアプリケーションでは、このモードを使用することで、直線性を規定の性能を超えてさらに改善することができます。

図6. V_{TIP} の操作による高調波歪みの改善

アプリケーション情報

出力同相電圧範囲

出力同相電圧は2つの出力の平均として定義されます。

$$V_{OUTCM} = V_{OCM} = \frac{V_{+OUT} + V_{-OUT}}{2}$$

V_{OCM} ピンは、 $V_{OUTCM} = V_{OCM}$ を内部で強制する内部同相帰還ループにより、この平均を設定します。出力同相電圧範囲は、 V^- より0.5V高い電圧から V^+ より標準で1V低い電圧までです。 V_{OCM} の電圧は、電源間に接続された抵抗分割器によって内部で設定され、5V電源では2.5Vのデフォルト電位を発生します。

LTC6405を使用してA/Dコンバータとのインタフェースをとる単電源アプリケーションでは、A/Dコンバータに対する最適な同相入力電圧範囲は、多くの場合、A/Dコンバータのリファレンスによって決まります。入力同相電圧を設定するためのリファレンスがA/Dコンバータから得られる場合は(V_{OCM} ピンによって与えられる19k Ω のテブナン等価入力インピーダンスを駆動できる限り)、リファレンスを V_{OCM} ピンに直接接続することができます。

V_{OCM} ピンは0.01 μ F以上の高品質セラミック・バイパス・コンデンサを使用してバイパスし、同相ノイズをフィルタで除去して差動ノイズに変換されないようにする必要があり、またデバイスの外部と内部の両方でのインピーダンスの不整合によって、このピンの同相信号が意図せずに差動信号に変換されないようにする必要があります。




図7. LTC6405の内部フィルタ回路構成

出力フィルタに関する検討事項および使用

LTC6405の出力でのフィルタ処理の目的は、多くの場合、アンチエイリアス処理の実現か、または信号対ノイズ比の改善です。このフィルタ処理を簡単にするため、QFNパッケージのLTC6405には、-3dB帯域幅が850MHzのローパスRC回路網(図7)を内蔵した差動出力対(+OUTFおよび-OUTF)が追加されています。

これら各ピンの出力抵抗は50 Ω (許容誤差 \pm 12%)です。各フィルタ付き出力の V^- に対する内部容量は1.25pF(許容誤差 \pm 15%)で、2つのフィルタ付き出力間に1.25pF(許容誤差 \pm 15%)のコンデンサも追加で接続されています。この抵抗/コンデンサの組み合わせにより、各フィルタ付き出力をACグラウンドに分岐する3.75pFコンデンサと直列の50 Ω 抵抗のように見えるフィルタ付き出力が形成され、850MHzの-3dB帯域幅および1335MHzのノイズ帯域幅を実現します。フィルタの遮断周波数は、数個の外付け部品だけで簡単に変更できます。遮断周波数を高くするには、値の等しい2つの抵抗を単純に追加します。一方は+OUTと+OUTFの間、もう一方は-OUTと-OUTFの間(図8)に追加します。これらの抵抗が内蔵の50 Ω 抵抗と並列になることによって全体の抵抗値が低くなるので、フィルタの帯域幅が広がります。たとえば、フィルタの帯域幅を2倍にするには、50 Ω の外付け抵抗を2つ追加してフィルタの直列抵抗を25 Ω に下げます。3.75pFの容量はそのまま変わらないので、フィルタの帯域幅は2倍になります。この直列抵抗は出力を負荷容量から減結合する役割も果たしていることに注意してください。LTC6405の出力は5pFをグラウンドにドラ




図8. フィルタの帯域幅を2倍にするよう変更したLTC6405のフィルタ回路構成(2つの外付け抵抗)

6405fb

アプリケーション情報

イブする目的で設計されているので、+OUTと+OUTFの間または−OUTと−OUTFの間の実効インピーダンスが15Ωより小さくならないように注意が必要です。

フィルタの帯域幅を狭めるには、2つの外付けコンデンサを追加します。一方は+OUTFとグラウンドの間に、もう一方は−OUTFとグラウンドの間に接続します。+OUTFと−OUTFの間に差動コンデンサを1つ接続して使用することもできますが、このコンデンサは差動でドライブされるので、各フィルタ付き出力に値が2倍のシングルエンド容量として現れます。たとえば、フィルタの帯域幅を半分にするには、3.9pFのコンデンサ2つを(各フィルタ付き出力とグラウンドの間に1つずつ)追加できます。あるいは、1.8pFのコンデンサ1つをフィルタ付き出力間に追加してフィルタの帯域幅を半分にすることもできます。コンデンサを組み合わせる使用することもできます。たとえば、1.2pFのコンデンサ3つを使用する方法(各フィルタ付き出力とグラウンドの間、さらにフィルタ付き出力間に接続する方法)でもフィルタの帯域幅は半分になります(図9)。

ノイズに関する検討事項

LTC6405の入力換算電圧ノイズは1.6nV/√Hzです。また、入力換算電流ノイズは2.4pA/√Hzです。アンプで発生するノイズの他に、周辺の帰還抵抗もノイズの発生源になります。ノ

ズのモデルを図10に示します。アンプと帰還部品の双方から発生する出力ノイズは次式で決定されます。

$$e_{no} = \sqrt{\left(e_{ni} \cdot \left(1 + \frac{R_F}{R_I} \right) \right)^2 + 2 \cdot (I_n \cdot R_F)^2 + 2 \cdot \left(e_{nRI} \cdot \left(\frac{R_F}{R_I} \right) \right)^2 + 2 \cdot e_{nRF}^2}$$

この式のグラフと、LTC6405の帰還部品によって発生するノイズのグラフを図11に示します。




図10. LTC6405のノイズ・モデル




図9. フィルタの帯域幅を1/2にするよう変更したLTC6405のフィルタ回路構成(3つの外付けコンデンサ)




図11. LTC6405の出力スポット・ノイズと発生源が帰還回路網単独の場合のスポット・ノイズ

アプリケーション情報

LTC6405の入力換算電圧ノイズは、155Ωの抵抗によって発生するノイズと等価です。これより値が小さい抵抗で帰還回路網が構成されている場合、LTC6405の出力ノイズの中心となるのは電圧ノイズです(図11参照)。

$$e_{no} \approx e_{ni} \cdot \left(1 + \frac{R_F}{R_I}\right)$$

値が約200Ωより大きい抵抗で帰還回路網を構成すると、抵抗ノイズとアンプの電流ノイズが出力ノイズの中心となります。

$$e_{no} \approx \sqrt{2} \cdot \sqrt{(I_n \cdot R_F)^2 + \left(1 + \frac{R_F}{R_I}\right) \cdot 4 \cdot k \cdot T \cdot R_F}$$

抵抗値を低くすると(<100Ω)ノイズは必ず小さくなりますが、出力の帰還回路網の負荷が重くなるために歪みが大きくなるというマイナス面があります。抵抗値を高くすると(ただし<500Ω)出力ノイズが大きくなりますが、出力の負荷が軽くなるので通常は歪み特性が改善されます。LTC6405の最適な帰還抵抗値は、100Ω～500Ωの範囲内です。

フィルタ付き差動出力(+OUTFおよび-OUTF)のノイズは、(2つの50Ω抵抗がそれぞれ0.9nV/√Hzのノイズを発生するので)フィルタなし出力のノイズよりわずかに高くなりますが、出力ノイズのフィルタ処理により、優れた信号対ノイズ比を実現できます。

レイアウトに関する検討事項

LTC6405は非常に高速なアンプなので、浮遊容量と浮遊インダクタンスの両方の影響を受けます。QFNパッケージでは3対の電源ピンが用意されており、電源のインダクタンスをできるだけ低く抑えてアンプの2次高調波性能を低下させないようにしています。電源のバイパスには細心の注意を払うことが肝要です。単電源アプリケーションでは、高品質の0.1μF表面実装型セラミック・バイパス・コンデンサを各V⁺ピンとV⁻ピンの間に短い配線で直接配置することを推奨します。V⁻ピンは配線を極力短くして低インピーダンスのグランド・プレーンに直接接続してください。両(分割)電源の場合は、V⁺とグランドの間、およびV⁻とグランドの間に、やはり最短の配線

長で高品質の0.1μFセラミック・バイパス・コンデンサを追加して使用することを推奨します。大量の負荷(<200Ω)を駆動する場合は、最適な性能を得るためにバイパス容量を追加することが必要な場合があります。寸法の小さい(たとえば0603)表面実装型セラミック・コンデンサは、リード付きコンデンサよりもはるかに自己共振周波数が高く、高速アプリケーションで最高の性能を発揮することを覚えておいてください。

加算合流点(+INおよび-IN)でのグランドに対する浮遊寄生容量は最小限に抑える必要があります。これが特に当てはまるのは、帰還抵抗回路網でR_F = R_Iの回路に500Ωより大きい抵抗値を使用する場合です。LTC6405の差動特性を常に念頭においてください。また、両方の出力に存在する負荷インピーダンス(浮遊インピーダンスまたは意図的なインピーダンス)をできるだけ均等させ対称にすることが非常に重要であることも覚えておいてください。このことはLTC6405のバランスのとれた動作を維持するのに役立ちます。これにより、偶数次高調波歪みの発生が最小限に抑えられ、同相信号および同相ノイズの除去が改善されます。

値が0.01μFを超える高品質のセラミック・コンデンサを使用して、V_{OCM}ピンをグランドにバイパスすることを強く推奨します。こうすると同相帰還ループを安定化するのに役立つだけでなく、帰還回路網内での分圧器の不整合によってデバイス内部の分圧器やその他の外部ノイズ発生源からの熱ノイズが差動ノイズに変換されないようにするのに役立ちます。帰還抵抗回路網を誤差1%(以下)の抵抗で構成して、出力同相電圧除去特性を向上することも推奨します。これにより、(フィルタで除去できない)同相アンプ経路のV_{OCM}入力換算同相ノイズが差動ノイズに変換されて差動ノイズ性能が低下することも防止されます。

帰還率の不整合は歪みにあまり影響しません。誤差1%以下の抵抗を使用すると、アンプの直線性に影響しないように不整合を制限できます。ただし、入力同相電圧と出力同相電圧との間に電圧差がある単電源のレベルシフト・アプリケーションでは、抵抗の不整合によってアンプの見かけのオフセット電圧が規定値より悪くなる可能性があります。

アプリケーション情報

LTC6405とA/Dコンバータとのインタフェース

LTC6405はレール・トゥ・レール入力を備え、セトリング時間が短いので、低電圧、単電源の差動入力A/Dコンバータとのインタフェースに最適です。A/Dコンバータのサンプリング過程では、A/Dコンバータのフロントエンドにあるサンプリング・コンデンサのスイッチングによってサンプリング・グリッチが発生します。このグリッチにより、アンプとサンプリング・コンデンサの間を電荷が移動するときに、アンプの出力が瞬間的に「短絡」します。入力信号の有効な表現を得るには、この収集期間が終了する前にアンプがこの負荷トランジェントから回復して安定状態に戻る必要があります。通常LTC6405は、こうした周期的な負荷からの方が2Vの入力ステップからよりもはるかに急速に安定化しますが、LTC6405の差動出力とA/Dコンバータの入力の際にRCフィルタ回路網を設置して、サンプリング過程でA/Dコンバータから生じる電荷注入を吸収するの

に役立てることを推奨します。フィルタ回路網の容量はサンプリング過程の高周波充電を実現する電荷の貯蔵器として機能しますが、フィルタ回路網の抵抗はA/Dコンバータからの電荷の反動を抑制して減衰させるために使用されます。RC時定数の選択は、与えられたA/Dコンバータに対して試行錯誤しながら行いますが、以下の指針を推奨します。デカップリング回路網内に使用する抵抗値が大きすぎてセトリング時間が不十分なままだと、A/Dコンバータのダイナミック入力インピーダンスとデカップリング抵抗の間に分圧器が形成されます。選択した抵抗値が小さすぎると、サンプリング過程で発生する負荷トランジェントを抵抗によって十分に抑制できない可能性があり、セトリングに要する時間が長くなります。このため16ビット・アプリケーションでは、通常は最小で11種類のRC時定数が必要になります。(C0G多層セラミックなど)誘電体が高品質のコンデンサを選択することを推奨します。





図12. LTC6405とA/Dコンバータとのインタフェース

標準的応用例


±5Vのシングルエンド信号から2V_{p-p}の差動信号への減衰およびレベルシフト
(同相電圧が1.25Vの場合)



パッケージ

最新のパッケージ図面については、<http://www.linear-tech.co.jp/designtools/packaging/> を参照してください。

MS8E Package
8-Lead Plastic MSOP, Exposed Die Pad
 (Reference LTC DWG # 05-08-1662 Rev J)




注記：

1. 寸法はミリメートル(/ インチ)
2. 図は実寸とは異なる
3. 寸法にはモールドのバリ、突出部、またはゲートのバリを含まない
モールドのバリ、突出部、またはゲートのバリは、各サイドで 0.152mm (0.006°) を超えないこと
4. 寸法にはリード間のバリまたは突出部を含まない
リード間のバリまたは突出部は各サイドで 0.152mm (0.006°) を超えないこと
5. リードの平坦度(成形後のリードの底面)は最大 0.102mm (0.004°) であること
6. 露出パッドの寸法には、モールドフラッシュを含む。
E-PAD 上のモールドフラッシュは、各サイドで 0.254mm (0.010°) を超えないこと。

パッケージ

最新のパッケージ図面については、<http://www.linear-tech.co.jp/designtools/packaging/> を参照してください。

UD Package 16-Lead Plastic QFN (3mm × 3mm) (Reference LTC DWG # 05-08-1691 Rev 0)



注記：

1. 図面は JEDEC のパッケージ外形 MO-220 のバリエーション (WEED-2) に適合
2. 図は実寸とは異なる
3. すべての寸法はミリメートル
4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない
モールドのバリは (もしあれば) 各サイドで 0.15mm を超えないこと
5. 露出パッドは半田メッキとする
6. 灰色の部分はパッケージの上面と底面のピン 1 の位置の参考に過ぎない


改訂履歴 (改訂履歴は Rev B から開始)

REV	日付	概要	ページ番号
B	02/13	動作電圧範囲の上限を 5.5V から 5.25V に変更。 電圧の最大規格を 0.4V から 0.45V に変更。	1、3、4 3

LTC6405

標準的応用例

復調器出力のDC結合レベルシフト



関連製品

製品番号	説明	注釈
LT1993-2/LT1993-4/ LT1993-10	800MHz/900MHz/700MHz、低歪み、 低ノイズ差動アンプ/ADCドライバ	$A_V = 2V/V / A_V = 4V/V / A_V = 10V/V$ 、 NF = 12.3dB/14.5dB/12.7dB、 OIP3 = 38dBm/40dBm/40dBm (70MHz)
LT1994	低ノイズ、低歪みの完全差動入出力アンプ/ドライバ	低歪み、2V _{p-p} 、1MHz: -94dBc、13mA、 低ノイズ: 3nV/√Hz
LTC6400-8/LTC6400-14/ LTC6400-20/LTC6400-26	1.8GHz、低ノイズ、低歪み、差動ADCドライバ	300MHzのIFアンプ、 $A_V = 20dB/26dB$
LTC6401-8/LTC6401-14/ LTC6401-20/LTC6401-26	1.3GHz、低ノイズ、低歪み、差動ADCドライバ	140MHzのIFアンプ、 $A_V = 20dB/26dB$
LT6402-6/LT6402-12/ LT6402-20	300MHz/300MHz/300MHz、低歪み、 低ノイズ差動アンプ/ADCドライバ	$A_V = 6dB/A_V = 12dB/A_V = 20dB$ 、 NF = 18.6dB/15dB/12.4dB、 OIP3 = 49dBm/43dBm/51dBm (20MHz)
LTC6404-1/LTC6404-2/ LTC6404-4	600MHz、低ノイズ、低歪み、差動ADCドライバ	ノイズ: 1.5nV/√Hz、歪み: 10MHzで-90dBc
LTC6406	3GHz、低ノイズ、3V、レール・トゥ・レール入力の 差動アンプ/ドライバ	ノイズ: 1.6nV/√Hz、歪み: 50MHzで-70dBc、18mA、 3V電源
LTC6411	低消費電力差動ADCドライバ/利得を選択可能な デュアル・アンプ	電源電流: 16mA、IMD3 = -83dBc (70MHz)、 $A_V = 1, -1$ 、または2
LT6600-2.5/LT6600-5/ LT6600-10/LT6600-20	非常にノイズの低い完全差動アンプおよび4次フィルタ	2.5MHz/5MHz/10MHz/20MHzの内蔵フィルタ、 3V電源、SO-8パッケージ
LTC6403-1	200MHz、低ノイズ、低消費電力、差動ADCドライバ	歪み: 3MHzで-95dBc、電源電流: 10.8mA

6405fb