

入力電流が pA レベルの 140V レール・トゥ・レール 出力デュアル・オペアンプ

特長

- 電源電圧範囲: $\pm 4.75V \sim \pm 70V$ (140V)
- 0.1Hz ~ 10Hz のノイズ: $3.5\mu V_{p-p}$
- 入力バイアス電流: 最大 50pA
- 低いオフセット電圧: 最大 1.25mV
- 低いオフセット・ドリフト: 最大 $\pm 5\mu V/^{\circ}C$
- CMRR: 最小 130dB
- レール・トゥ・レールの出力段
- 出力シンク電流およびソース電流: 50mA
- 利得帯域幅積: 12MHz
- スルーレート: $21V/\mu s$
- ノイズ密度: $11nV/\sqrt{Hz}$
- サーマル・シャットダウン
- 4mm x 6mm の 16ピン QFN パッケージ

アプリケーション

- ATE (自動試験装置)
- ピエゾ素子ドライバ
- フォトダイオード・アンプ
- 高電圧レギュレータ
- 光通信

概要

LTC[®]6091 は高電圧の高精度デュアル・オペアンプです。低ノイズ、低バイアス電流の入力段は、利得の高い構成に最適です。LTC6091 は、入力オフセット電圧が低く、レール・トゥ・レールの出力段があり、140V 単電源または $\pm 70V$ 両電源で動作できます。


LTC6091 は、内部で過熱状態から保護されています。ダイ温度が $150^{\circ}C$ に近づくと、高温警告出力 (TFLAG) が作動します。出力段は、出力ディスエーブル・ピンである \overline{OD} を使用してオフすることができます。 \overline{OD} ピンを高温警告出力に接続することにより、デバイスが安全動作領域から外れると、出力段はディスエーブルされます。これらのピンは、あらゆるロジック・ファミリと容易にインタフェースできます。

LTC6091 は、200pF までの出力コンデンサでは単位利得で安定します。入力および出力の同相電圧範囲が広く、多機能なので、LTC6091 は多くの高電圧アプリケーションで役立ちます。


LT, LT, LTC, LTM, Linear Technology, Linear のロゴおよび Over-The-Top はリニアテクノロジー社の登録商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。

標準的応用例

高電圧アナログ MUX



V_{OUT} と時間




LTC6091

絶対最大定格

(Note 1)

全電源電圧 ($V^+A \sim V^-$ 、または $V^+B \sim V^-$)	150V
COMA ピンの電圧	$V^- \sim V^+A$
COMB ピンの電圧	$V^- \sim V^+B$
入力電圧	
\overline{ODA}	$V^- \sim V^+A + 0.3V$
\overline{ODB}	$V^- \sim V^+B + 0.3V$
+INA、-INA	$V^- - 0.3V \sim V^+A + 0.3V$
+INB、-INB	$V^- - 0.3V \sim V^+B + 0.3V$
$\overline{ODA} \sim \text{COMA}$ 、 $\overline{ODB} \sim \text{COMB}$	$-3V \sim 7V$
入力電流	
+INA、-INA、+INB、-INB	$\pm 10\text{mA}$
TFLAGA、TFLAGB 出力	
\overline{TFLAGA}	$V^- - 0.3V \sim V^+A + 0.3V$
\overline{TFLAGB}	$V^- - 0.3V \sim V^+B + 0.3V$
$\overline{TFLAGA} \sim \text{COMA}$	$-3V \sim 7V$
$\overline{TFLAGB} \sim \text{COMB}$	$-3V \sim 7V$
連続出力電流	
OUTA、OUTB (Note 2)	50mARMS
動作接合部温度範囲	
(Note 3)	$-40^\circ\text{C} \sim 125^\circ\text{C}$
規定接合部温度範囲 (Note 4)	
LTC6091I	$-40^\circ\text{C} \sim 85^\circ\text{C}$
LTC6091H	$-40^\circ\text{C} \sim 125^\circ\text{C}$
接合部温度 (Note 5)	150°C
保存温度範囲	$-65^\circ\text{C} \sim 150^\circ\text{C}$
リード温度 (半田付け、10 秒)	300°C

ピン配置



低ESD耐性：出力ピン (OUTA および OUTB) は、ESD に敏感です。500V を超える ESD は、デバイスに回復不可能な損傷を与える恐れがあります。

発注情報

無鉛仕上げ	テープアンドリール	製品マーキング*	パッケージ	温度範囲
LTC6091IUFE#PBF	LTC6091IUFE#TRPBF	6091	16-Lead Plastic QFN	-40°C to 85°C
LTC6091HUFE#PBF	LTC6091HUFE#TRPBF	6091	16-Lead Plastic QFN	-40°C to 125°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。

* 温度グレードは出荷時のコンテナのラベルで識別されます。非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。

無鉛仕上げの製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

テープアンドリールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandree/> をご覧ください。

電氣的特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。
 テスト条件は、注記がない限り $V^+ = 70\text{V}$ 、 $V^- = -70\text{V}$ 、 $V_{\text{CM}} = V_{\text{OUT}} = 0\text{V}$ 、 $V_{\text{DD}} = \text{開放}$ 。

SYMBOL	PARAMETER	CONDITIONS	I-SUFFIX			H-SUFFIX			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	
V_{OS}	Input Offset Voltage			± 330 ± 330	± 1000 ± 1250	± 330 ± 330	± 1000 ± 1250	μV μV	
$\Delta V_{\text{OS}}/\Delta T$	Input Offset Voltage Drift	$T_A = 25^\circ\text{C}$, $\Delta T_J = 70^\circ\text{C}$	-5	± 3	5	-5	± 3	5	$\mu\text{V}/^\circ\text{C}$
I_B	Input Bias Current (Note 6)	Supply Voltage = $\pm 70\text{V}$ Supply Voltage = $\pm 15\text{V}$ Supply Voltage = $\pm 15\text{V}$		3 0.3			3 0.3	pA pA pA	
I_{OS}	Input Offset Current (Note 6)	Supply Voltage = $\pm 15\text{V}$		0.5			0.5	pA pA	
e_n	Input Noise Voltage Density	$f = 1\text{kHz}$ $f = 10\text{kHz}$		14 11			14 11	$\text{nV}/\sqrt{\text{Hz}}$ $\text{nV}/\sqrt{\text{Hz}}$	
	Input Noise Voltage	0.1Hz to 10Hz		3.5			3.5	$\mu\text{V}_{\text{P-P}}$	
i_n	Input Noise Current Density			1			1	$\text{fA}/\sqrt{\text{Hz}}$	
V_{CM}	Input Common Mode Range	Guaranteed by CMRR	●	$V^- + 3\text{V}$	± 68	$V^+ - 3\text{V}$	$V^- + 3\text{V}$	± 68	V V $V^+ - 3\text{V}$
C_{IN}	Common Mode Input Capacitance			9			9	pF	
C_{DIFF}	Differential Input Capacitance			5			5	pF	
CMRR	Common Mode Rejection Ratio	$V_{\text{CM}} = -67\text{V}$ to 67V	●	130 126	>140	130 126	>140	dB dB	
			●	112 106	>120	112 106	>120	dB dB	
V_{OUT}	Output Voltage Swing High (Referred to V^+) (V_{OH})	No Load	●	10	25		10	25	mV
		$I_{\text{SOURCE}} = 1\text{mA}$	●	50	140		50	140	mV
		$I_{\text{SOURCE}} = 10\text{mA}$	●	450	1000		450	1000	mV
Output Voltage Swing Low (Referred to V^-) (V_{OL})	No Load	●	10	25		10	25	mV	
	$I_{\text{SINK}} = 1\text{mA}$	●	30	80		30	80	mV	
	$I_{\text{SINK}} = 10\text{mA}$	●	250	600		250	600	mV	
A_{VOL}	Large-Signal Voltage Gain	$R_L = 10\text{k}$	●	1000	>10000		1000	>10000	V/mV V/mV
		V_{OUT} from -60V to 60V	●	1000		1000			
I_{SC}	Output Short-Circuit Current (Source and Sink)	Supply Voltage = $\pm 70\text{V}$ Supply Voltage = $\pm 15\text{V}$	●	50	90		50	90	mA mA
SR	Slew Rate	$A_{\text{VCL}} = -4$, $R_L = 10\text{k}$	●	10	21		9	21	V/ μs V/ μs
			●						
GBW	Gain-Bandwidth Product	$f_{\text{TEST}} = 20\text{kHz}$, $R_L = 10\text{k}$	●	5.5	12		5	12	MHz MHz
			●						
ϕ_M	Phase Margin	$R_L = 10\text{k}$, $C_L = 50\text{pF}$		60			60	Deg	
FPBW	Full-Power Bandwidth	$V_{\text{OUT}} = 125\text{V}_{\text{P-P}}$	●	20	40		18	40	kHz kHz
t_s	Settling Time 0.1%	$V_{\text{STEP}} = 1\text{V}$, $A_V = 1$, $R_L = 10\text{k}$		2			2	μs	
I_S	Supply Current (Per Amplifier)	No Load	●	2.8	3.9 4.3		2.8	3.9 4.3	mA mA
V_S	Supply Voltage Range	Guaranteed by the PSRR Test	●	9.5	140		9.5	140	V

電気的特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。
 テスト条件は、注記がない限り $V^+ = 70\text{V}$ 、 $V^- = -70\text{V}$ 、 $V_{\text{CM}} = V_{\text{OUT}} = 0\text{V}$ 、 $V_{\text{OD}} = \text{開放}$ 。

SYMBOL	PARAMETER	CONDITIONS		I-SUFFIX			H-SUFFIX			UNITS
				MIN	TYP	MAX	MIN	TYP	MAX	
$\overline{\text{ODH}}$	$\overline{\text{OD}}$ Pin Voltage, Referenced to COM Pin	V_{IH}	●	COM + 1.8V			COM + 1.8V			V
$\overline{\text{ODL}}$	$\overline{\text{OD}}$ Pin Voltage, Referenced to COM Pin	V_{IL}	●			COM + 0.65V			COM + 0.65V	V
	Amplifier DC Output Impedance, Disabled	DC, $\overline{\text{OD}} = \text{COM}$			>10			>10		M Ω
COMCM	COM Pin Voltage Range		●	V^-		$V^+ - 5$	V^-		$V^+ - 5$	V
COMV	COM Pin Open-Circuit Voltage		●	17	21	25	17	21	25	V
COMR	COM Pin Resistance		●	500	665	850	500	665	850	k Ω
TEMPF	Die Temperature Where $\overline{\text{TFLAG}}$ Is Active				145			145		$^\circ\text{C}$
TEMPHYS	$\overline{\text{TFLAG}}$ Output Hysteresis				5			5		$^\circ\text{C}$
I_{TFLAG}	$\overline{\text{TFLAG}}$ Pull-Down Current	$\overline{\text{TFLAG}}$ Output Voltage = 0V	●	70	200	330	70	200	330	μA

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに回復不可能な損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2: LTC6091 の出力 (OUTA または OUTB) のいずれかから、50mA を超えるピーク出力電流を生成できる。デバイス内の電流密度制限により、いずれかの出力 (ソースまたはシンク) から供給される連続 RMS 電流は、デバイスの動作寿命の間、50mA (絶対最大定格) 未満に制限する必要がある。接合部温度を絶対最大定格以下に抑えるために、適切なヒートシンクが必要な場合がある。詳細については、このデータシートの「電力損失と熱に関する検討事項」のセクションを参照。

Note 3: LTC6091I は、 $-40^\circ\text{C} \sim 85^\circ\text{C}$ の動作接合部温度範囲で動作が保証されている。LTC6091H は、 $-40^\circ\text{C} \sim 125^\circ\text{C}$ の動作接合部温度範囲で動作が保証されている。接合部温度範囲を動作条件として規定する対象デバイスは、静止時の電力損失が非常に大きくなる可能性があるデバイスである。


Note 4: LTC6091I は $-40^\circ\text{C} \sim 85^\circ\text{C}$ で規定の性能を満たすことが保証されている。LTC6091H は $-40^\circ\text{C} \sim 125^\circ\text{C}$ で規定の性能を満たすことが保証されている。

Note 5: このデバイスには、短時間の過負荷状態の間デバイスを保護するための過熱保護機能が備わっている。規定の最大動作接合部温度を超える動作は推奨されない。


Note 6: 入力バイアス電流および入力オフセット電流は、量産時に $\pm 15\text{V}$ 電源でテストされる。全電源電圧範囲での実際の標準性能については、「標準的性能特性」の曲線を参照。

標準的性能特性


開ループ利得および位相と周波数




CMRRと周波数




PSRRと周波数




オフセット電圧の分布




オフセット電圧ドリフトの分布




オフセット電圧の変化と
入力同相電圧




オフセット電圧と温度



オフセット電圧と全電源電圧




最小電源電圧




標準的性能特性

電源電流と温度




6091 G10

電源電流と電源電圧




6091 G11

出力ディスエーブル時の電源電流と電源電圧




6091 G12

電圧ノイズ密度と周波数




6091 G13

積分ノイズと周波数




6091 G14

小信号周波数応答




6091 G15

小信号周波数応答と閉ループ利得




6091 G16

出力インピーダンスと周波数



6091 G17


出力をディスエーブル状態 (OD = COM) にしたときの出力インピーダンスと周波数



6091 G18


標準的性能特性

入力バイアス電流と同相電圧
および温度 ($V_S = \pm 70V$)




6091 G19

入力バイアス電流と同相電圧
および温度 ($V_S = \pm 15V$)




6091 G20

出力ディスエーブル(OD)時の
応答時間




6091 G21

小信号トランジェント応答




6091 G22

立ち下がりエッジのセリング時間




6091 G23

立ち上がりエッジのセリング時間




6091 G24

大信号過渡応答




6091 G25

出力電圧振幅と周波数



6091 G26


0.1Hz~10Hz 電圧ノイズ



6091 G27


標準的性能特性

電源電流と \overline{OD} ピンの電圧




6091 G28

\overline{OD} ピンの入力電流と \overline{OD} ピンの電圧




6091 G29

出力電圧振幅の“H” (V_{OH}) と 負荷電流および温度




6091 G30

出力電圧振幅の“L” (V_{OL}) と 負荷電流および温度




6091 G31

歪みと周波数




6091 G32

サーマル・シャットダウンの ヒステリシス




6091 G33

COM の開放回路電圧 \overline{OD} 、TFLAG




6091 G34

開ループ利得と負荷抵抗



6091 G35

開ループ利得



6091 G36

ピン機能 (Aチャンネル/Bチャンネル)

-INA、-INB (ピン1/ピン5) : 反転入力ピン。入力同相範囲は $V^- + 3V \sim V^+ - 3V$ です。絶対最大電圧範囲を超えないようにしてください。

+INA、+INB (ピン2/ピン6) : 非反転入力ピン。入力同相範囲は $V^- + 3V \sim V^+ - 3V$ です。絶対最大電圧範囲を超えないようにしてください。

V^- (ピン3、ピン7、露出パッド・ピン17) : 負電源ピン。1つの V^- ピンにのみ接続してください。両方のアンプはサブストレートを共有しており、互いに絶縁されていません。ピン3とピン7は、露出パッド(ピン17)に電氣的に接続する必要があります。露出パッドを接続することにより、デバイスから熱が除去されます。低い熱抵抗を実現するには、できるだけ多くの金属ランドを使用して露出パッドを V^- 電源プレーンに接続します(「アプリケーション情報」を参照)。

\overline{TFLAGA} 、 \overline{TFLAGB} (ピン12/ピン8) : 温度フラグ・ピン。 \overline{TFLAG} ピンは、ダイ温度が 145°C を超えると電流を吸い込むオープンドレイン出力です。


OUTA、OUTB (ピン13/ピン9) : 出力ピン。このレール・トゥ・レール出力の電圧が V^- より低くなると、ESD保護ダイオードが順方向バイアスになります。OUTピンの電圧が V^+ より高くなると、デバイスのダイオードが順方向バイアスになります。OUTピンのダイオードは順方向バイアスにならないようにしてください。過剰な電流によって損傷が生じる可能性があります。

V^+A 、 V^+B (ピン14/ピン10) : 正電源ピン。各アンプは、独立した V^+ 電源を備えています。ただし、両方のアンプは、サブストレートを共有しているため、同じ V^- 電源を共有する必要があります。

\overline{ODA} 、 \overline{ODB} (ピン15/ピン11) : 出力ディスエーブル・ピン。アクティブ“L”を入力すると出力段はディスエーブルされます。開放のままにすると、内部プルアップ抵抗によってアンプはイネーブルされます。入力電圧レベルはCOMピンの電圧が基準になります。

COMA、COMB (ピン16/ピン4) : COMピンは、 \overline{OD} ピンおよび \overline{TFLAG} ピンと電圧制御回路とのインタフェースをとるために使用します。このピンは低電圧回路のグラウンドに接続するか、フロートのままにしてください。

ブロック図



6091 BD

アプリケーション情報

概要

LTC6091 高電圧デュアル・オペアンプは、140V 電源を使用してレール・トゥ・レール出力段をイネーブルする一方で、高精度、低オフセット、低オフセット・ドリフト、低ノイズを維持するリニアテクノロジー独自のCMOSプロセスで設計されています。

電源

LTC6091 は、2つの LTC6090 アンプを内蔵する単一モノリシック・ダイで構成され、1つの露出パッド QFN パッケージに組み立てられます。両方のアンプがサブストレートを共有しているため、V⁻ピン(ピン3とピン7)を、一緒に下部の露出パッドに接続する必要があります。V⁺A(ピン14)とV⁺B(ピン10)には、個別に給電することができます。LTC6091 は単電源または両電源で動作します。両電源は平衡でも不平衡でもかまいません。たとえば、±70Vの電源2つを使用することも、100V電源と-40V電源を使用することもできます。V⁺ピンとV⁻ピンは、高品質な表面実装セラミック・コンデンサを使用してバイパスする必要があります。推奨事項については、「基板のレイアウト」を参照してください。両電源を使用する場合は、電源シーケンシングによる問題は発生しません。

入力保護

ブロック図に示すように、LTC6091 には、入力素子に対する損傷を防ぐために包括的な保護回路網があります。電流制限抵抗および逆並列ダイオードは、入力が別々に駆動さ

れないようにするためのものです。電圧と電流の関係は、ピン間の電圧差が12Vに達するまで、直列に接続された抵抗とダイオードの関係になります。ピン間の電圧が12Vになると、ツェナー・ダイオードが導通します。ピンに流れる電流が増加することにより、入力差動電圧は素早く9Vに戻ります。

入力とV⁻の間をESDが直撃すると、電圧クランプ回路およびESD保護素子が作動して、入力素子を保護するV⁻への電流経路を確保します。入力ピン保護回路は、瞬時のESD事象から保護する目的で設計されています。高速(立ち上がり時間が<20ns)で振幅の大きい(>5.5V)入力が繰り返されると、MOSFET入力素子にストレスが繰り返し加わります。そうしたアプリケーションでは、入力間に逆並列接続ダイオード(1N4148)を接続して、振幅を制限してください。

出力のディスエーブル

LTC6091 の各アンプは、それぞれ独自の出力ディスエーブル(OD)ピンを備えています(図1を参照)。ODピンはアクティブ“L”のディスエーブル・ピンで、ODピンの電圧を引き上げて出力段をイネーブルする2Mの抵抗が内部に接続されています。ODピンの電圧は、COMおよびOD間に接続された内部のツェナー・ダイオードによって制限されます。特定のチャンネルのODピンがCOMピンを基準にして“L”にアサートされた場合、そのチャンネルの出力段がディスエーブルされ、そのバイアスと入力回路がイネーブルされたままになります。この結果、ディスエーブルされたチャンネルのスタンバイ電流が580μA(標




図1. 出力ディスエーブルの低電圧インタフェースの例

アプリケーション情報

準)になります。 \overline{OD} ピンを、(図1に示すように)オープン・ドレインNMOSデバイスに直接接続するか、低電圧ロジック回路に接続することができます。

\overline{OD} ピンの電圧はCOMピンの電圧が基準になっているので、COMピンおよび \overline{OD} ピンの絶対最大定格に注意することが必要です。シャットダウン状態から抜けると、LTC6091のバイアス回路および入力段はすでに起動しており、出力段のみを導通させて適正な出力電圧を駆動する状態になっています。デバイスの起動とシャットダウン状態からの復帰をそれぞれ図2および図3に示します。




図2. 起動




図3. LTC6091の出力ディスエーブル機能

サーマル・シャットダウン

LTC6091の各アンプは、それぞれ独自の調整された温度検出回路を備えており、各アンプの出力段の近くのダイ温度を検出します。各アンプの出力段では、デバイス内部の電力損失の大部分が発生します。アンプの検出回路のいずれかが約 145°C を超える温度を検出した場合、そのアンプの \overline{TFLAG} ピンがアサートされます。 \overline{TFLAG} ピンは、オープンドレイン出力ピンであり、アサート時に $200\mu\text{A}$ (標準)をシンクします。温度

センサ自体が約 5°C のヒステリシスを備えているため、 \overline{TFLAG} がディスエーブルされるまで、デバイスを約 140°C に冷却する必要があります。

適切なサーマル・シャットダウン動作を保証するには、出力ディスエーブル・ピン(\overline{OD})と \overline{TFLAG} ピンの間でインタフェースする際に、以下のいくつかの注意事項に従う必要があります。

- 最も単純な動作の場合、図4に示すように、チャンネルのCOMピン(COMAおよびCOMB)を両方ともフロート状態にし、 \overline{ODA} を \overline{TFLAGA} に、 \overline{ODB} を \overline{TFLAGB} に接続します。ダイ温度が約 145°C に達すると、出力段は両方とも安全にディスエーブルされます。この構成では、 V^- がグランドを基準にして -3V よりも低くバイアスされている限り、両方のCOMピンをグランドに接続して適切なサーマル・シャットダウンを実現することができます。
- COMピンが接地されていて、 V^- 電源がグランドから $0\text{V} \sim -3\text{V}$ の範囲内にある場合、図5に示すように、ロジック・バッファを使用して、 \overline{ODA} または \overline{ODB} を強制的にロジック“L”にする必要があります。図5のプルアップ抵抗(R_{PULLUP})には、ロジック・バッファのロジック“L”を保証するために十分大きい抵抗を選択する必要があります。ほとんどのCMOSには、 $40\text{k}\Omega$ 以上のプルアップ抵抗が必要です。代わりに、COMAとCOMBの両方をフロート状態にする場合、ロジック・バッファは不要です。COMがフロート状態の場合、適切なサーマル・シャットダウン動作を実現するために、各チャンネルの \overline{OD} を単純に \overline{TFLAG} に直接接続できます。

両方のアンプがサブストレートに共有しているため、一方のチャンネルから他方のチャンネルに熱クロス・カップリングが発生します。平均ダイ温度と温度検出精度に応じて、可能性は低いとしても、チャンネルA(またはチャンネルB)の出力段に発生した熱によって、チャンネルB(またはチャンネルA)の \overline{TFLAGB} (または \overline{TFLAGA})がアサートされることがあります。この状態が発生した場合、両方のアンプがサーマル・シャットダウン制限の近くで動作しているということを理解する必要があります。

\overline{TFLAG} ピンの電圧はCOMピンの電圧が基準になっているので、COMピンおよび \overline{TFLAG} ピンの絶対最大定格に注意することが必要です。

安全を期すため、第2の過熱しきい値により、内部のダイ温度が約 175°C まで上昇すると、出力段はシャットダウンします。この第2の過熱インジケータは、約 7°C のヒステリシスを備えているため、ダイ温度を 7°C 冷却する必要があります。デバイスが十分に冷却されると、出力段はイネーブルします。**デバイス**

アプリケーション情報




図4. TFLAGピンを使用した
サーマル・シャットダウン出力の自動ディスエーブル




図5. 不平衡両電源または単電源、TFLAGピンを使用した
サーマル・シャットダウン出力の自動ディスエーブル
アプリケーション

の接合部温度が 150°C を超えると、劣化が生じる恐れや信頼性に影響を及ぼす可能性があります。

基板のレイアウト

2つのアンプがサブストレートを共有しているため、1つの $0.1\mu\text{F}$ のバイパス・コンデンサを(ピンにできるだけ近づけて)使用して、 V^{-} を低インピーダンスのグランド・プレーンにバイパスすることができます。負荷が重い場合は、追加バイパス・コンデンサが必要になることがあります。正電源の場合、2つの(各アンプに1つの)独立した正電源ピン(V^{+A} 、 V^{+B})があります。これら2つの電源は、相互に接続した場合、1つのコンデンサ(標準 $0.1\mu\text{F}$)を電源ピンにできるだけ近づけて使用して、低インピーダンスのグランド・プレーンにバイパスすることができます。同様に、重い負荷を駆動する場合は、追加バイパス・コンデンサが必要になることがあります。

この他、高電圧、高電力の場合の重要な考慮事項は、トレース間隔、湿度、および塵です。隣接する導体間に高電圧の電界があると、塵が引き寄せられます。塵によって水分が吸収され、水分がPCBの漏れ電流や電氣的絶縁破壊の原因となります。高電圧にバイアスされるビアと、その近くのグランド・プレーンの間には、追加スペースが必要です。

PCBの漏れ電流に関連する誤差を対策するには、特殊なレイアウトと洗浄方法が必要になります。ピン2(+INA)とピン3(V^{-})の間のわずか $1000\text{G}\Omega$ のPCBの漏れ電流によって、 $\pm 70\text{V}$ 電源では 70pA の漏れ電流が発生します。デバイスを半田付けした後にPCBを洗浄することが重要です。半田フラックスには塵がたまるので、漏れ電流の原因になります。溶剤を使用してPCBを洗浄するか、石けんと水だけを使用して残留物を除去することを推奨します。PCBを加熱乾燥すると、残りの水分が除去されます。アプリケーションによっては、漏れ電流の少ない特殊な基板材料を検討することもできます。また、図6および7に示すように、影響を受けやすいトレースを可能な限り保護することによって、PCBの漏れ電流を軽減することができます。




図6. 非反転アンプ保護構成の例

アプリケーション情報




図7. 反転アンプ保護構成の例

電力損失と熱に関する検討事項

デバイスの損傷を防ぐため、LTC6091の絶対最大接合部温度 ($T_{JMAX} = 150^{\circ}\text{C}$) を超えないようにする必要があります。±70V電源の5.6mAの静止電源電流では、LTC6091は約0.8Wを消費します。

一般に、ダイの接合部温度 (T_J) は周囲温度 T_A 、およびデバイスの電力損失 P_D から次のように概算することができます。

$$T_J = T_A + P_D \cdot (\theta_{JC} + \theta_{CA})$$

θ_{JC} は、接合部-ケース間熱抵抗であり、約 $15^{\circ}\text{C}/\text{W}$ という特性を持ちます。 θ_{CA} は、ケース-周囲間熱抵抗であり、回路基板レイアウト、エアフロー、および他の熱源との距離によって変わります。デバイス内の電力損失は、電源電圧および駆動する負荷と相関関係があります。両電源と抵抗性負荷を仮定すると、最悪の電力損失 $P_{D(MAX)}$ は、出力がいずれかの電源電圧の1/2までの負荷を駆動しているときに発生します。その

後、 $P_{D(MAX)}$ は、デバイスの静止電力に、対称電源の負荷に起因する電力損失を加えた、次の式の値になります。

$$P_{D(MAX)} (\text{アンプあたり}) = (V_S \cdot I_S) + (V_S/4)^2/R_{LOAD}$$

(I_S は、1つのアンプの静止電源電流)

たとえば、±70V電源を使用してグラウンドに接続された $5\text{k}\Omega$ を駆動する2チャンネルのLTC6091のピーク電力損失は、約1.3Wになります。

LTC6091の下面の露出パッドは、パッケージから放熱するための主な導管になります。接合部-周囲間熱抵抗は、露出パッドが半田付けされるサーマル・ビアの数、それらのサーマル・ビアに接続されるサーマル・プレーンのサイズ、PCBの厚さ、エアフロー、および他の熱源との距離から大きな影響を受けます。パッケージ内の温度上昇を最小限に抑えるには、複数のサーマル・ビアをサーマル・プレーンに接続して、露出パッドをPCBに半田付けする必要があります。

LTC6091の露出パッドを直径10ミルの8つのサーマル・ビアを含むランド・パターンに半田付けし、それらのサーマル・ビアを2つの2インチx2インチVサーマル・プレーン/電力プレーンに接続する4層PCBの場合、接合部-周囲間熱抵抗は、静止空気において、わずか $38^{\circ}\text{C}/\text{W}$ になります。PCBレイアウトの密度によって大きなサーマル・プレーンを実現できない場合、代替のレイアウト例で達成される熱性能を表1に示します。表1のD列に示すように、デバイスの下面の1層サーマル・ランド

表1. 熱抵抗とPCBサーマル・プレーン領域のサイズの関係

EXAMPLE A TOP LAYER A	EXAMPLE B TOP LAYER B	EXAMPLE C TOP LAYER C	EXAMPLE D TOP LAYER D
BOTTOM LAYER A	BOTTOM LAYER B	BOTTOM LAYER C	BOTTOM LAYER D
$\theta_{JA} = 90^{\circ}\text{C}/\text{W}$ $\theta_{JC} = 15^{\circ}\text{C}/\text{W}$ $\theta_{CA} = 75^{\circ}\text{C}/\text{W}$	$\theta_{JA} = 100^{\circ}\text{C}/\text{W}$ $\theta_{JC} = 15^{\circ}\text{C}/\text{W}$ $\theta_{CA} = 85^{\circ}\text{C}/\text{W}$	$\theta_{JA} = 108^{\circ}\text{C}/\text{W}$ $\theta_{JC} = 15^{\circ}\text{C}/\text{W}$ $\theta_{CA} = 93^{\circ}\text{C}/\text{W}$	$\theta_{JA} = 115^{\circ}\text{C}/\text{W}$ $\theta_{JC} = 15^{\circ}\text{C}/\text{W}$ $\theta_{CA} = 100^{\circ}\text{C}/\text{W}$

6091 TABLE 1
6091f

アプリケーション情報

のサイズを最小にすると、接合部-周囲間熱抵抗は $115^{\circ}\text{C}/\text{W}$ に近づきます。LTC6091は、 $\pm 70\text{V}$ 電源では 0.8W を消費します。そのため、デバイス単独の動作に起因して、接合部-周囲間で約 90°C の温度上昇が発生します。その結果、接合部温度が T_{JMAX} (150°C)を超えるのを防ぐために、LTC6091が動作できる規定周囲温度範囲が制限され、駆動する負荷が制限されます。

大きい抵抗値による安定性

帰還抵抗が大きいと、デバイス固有の入力容量との組み合わせによって追加の極が発生します。この極は安定性に影響し、閉ループ応答でのピーキングの原因になります。ピーキングを軽減するには、図8に示すように、帰還抵抗の両端に小さな帰還コンデンサを取り付けます。これにより、ピーキングおよびオーバーシュートが減少します。図9に、異なる帰還コンデンサを使用した場合の閉ループ応答を示します。入力ピンの追加浮遊容量を最小限に抑えることが必要になります。




図8. ピーキングを減少させるために帰還容量を取り付けた LTC6091




図9. 補償後の閉ループ応答によるピーキングの減少

スルーレートの増強

LTC6091はスルーレートを $21\text{V}/\mu\text{s}$ まで高くするスルーレート増強回路を内蔵しており、この回路によって 140V の全出力電圧範囲に及ぶレール・トゥ・レールでのスルーイングが $7\mu\text{s}$ 未満で可能となります。スルーレートを最適化し、セトリング時間を最短にするには、寄生容量を最小限に抑えることが必要です。帰還コンデンサは、スルーレート増強回路に伴うオーバーシュートおよび非直線性を低減します。帰還コンデンサのサイズは、基板、電源電圧、および負荷の具体的な条件に合わせて調整する必要があります。

スルーイングは非直線性動作であるため、歪みに影響します。スルーレートとフルパワー帯域幅の関係は、次の関係式で与えられます。

$$SR = V_{\text{PEAK}} \cdot \omega$$

ここで、 V_{PEAK} は出力電圧のピーク値であり、 ω は周波数(単位:ラジアン/秒)です。大きな正弦波出力の忠実性はスルーレートによって制限されます。数種類の出力レベルでの歪みと周波数のグラフを図10に示します。




図10. 出力振幅が大きい場合の歪みと周波数

アプリケーション情報

マルチプレクサ・アプリケーション

1つのLTC6091を配置して、図11に示すように高電圧の2チャネル・アナログ・マルチプレクサとして機能させることができます。この配置で使用する場合は、デイスエーブル状態のアンプの非反転入力の信号源に出力が影響するようになすことができます。反転入力と非反転入力は、抵抗および逆並列接続のダイオードによってクランプされます。マルチプレクサ出力からデイスエーブル状態のアンプの帰還抵抗を通り、入力を通して非反転入力の信号源に流れる電流の経路があります。たとえば、イネーブル状態のアンプの出力が $-70V$ であり、デイスエーブル状態のアンプの入力が $5V$ である場合、2つの抵抗の両端間と入力ピンの両端間の電圧は $75V$ です。この電流を $1mA$ より少なくするには、 R_{IN} と帰還抵抗の合成抵抗を約 $75k$ 以上にする必要があります。

デイスエーブル状態のアンプの出力インピーダンスは、DCで $10M\Omega$ を超えます。AC出力インピーダンスを「標準的性能特性」のセクションに示します。




図11. マルチプレクサ・アプリケーション

ノイズの最小化

図12に示すLTC6091の回路は、約 $150kHz$ から始まるノイズ(および信号)を低減する出力フィルタを備えています。このフィルタによって、帯域外ノイズが比較的影響の少ないレベルに減少します。全体的な応答を十分に安定化するために、ループ補償が内蔵されています。大信号の帯域幅は、主に約 $100kHz$ を下回る信号に対するオペアンプのスルーレートによって決まるため、追加フィルタによってほとんど損なわれません。

以下の表に、各増幅係数に対する推奨部品の値を示します。

利得	R_G	R_F	C_F
1	N/A	4.99k	330pF
2	50k	50k	33pF
5	20k	80.6k	22pF
10	11k	100k	18pF
20	5.23k	100k	18pF
50	2.05k	100k	18pF
100	1k	100k	18pF






図12. ノイズ低減フィルタを備える修正された利得ブロック・アプリケーション

標準的応用例

利得が10の保護出力電流ダブル





圧電バイモルフ・ベンダ・ドライバ




標準的応用例

同相範囲の広い利得10の計装用アンプ
 入力換算誤差:<1mV(標準)




アンプ電源用の9V入力/±65V出力の絶縁型フライバック・コンバータ



パッケージ


最新のパッケージ図面については、<http://www.linear-tech.co.jp/designtools/packaging/>を参照してください。

UFE Package
32(16)-Lead Plastic QFN (4mm × 6mm)
 (Reference LTC DWG # 05-08-1966 Rev 0)



RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS
 APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED


PIN 1 NOTCH
 $R = 0.30$ OR
 $0.35 \times 45^\circ$
 CHAMFER



- 注記：
- 図は JEDEC のパッケージ外形ではない
 - 図は実寸とは異なる
 - すべての寸法はミリメートル
 - パッケージ底面の露出パッドの寸法にはモールドのバリを含まない
モールドのバリは(もしあれば)各サイドで 0.15mm を超えないこと
 - 露出パッドは半田メッキとする
 - 灰色の部分はパッケージの上面と底面のピン 1 の位置の参考に過ぎない

標準的応用例

圧電型微小位置決め装置ドライバ



関連製品

製品番号	説明	注釈
LTC6090	140V 単電源レール・トゥ・レール出力 pA 入力オペアンプ	LTC6091 の単電源版
LT[®]1990	250V の入力電圧範囲、G = 1 または 10 のマイクロパワー差電圧アンプ	利得をピンで選択可能: 1 または 10
LT1991	高精度、100μA、利得選択可能アンプ	差電圧アンプ、反転アンプ、および非反転アンプとしてピンで設定可能
LT6015/LT6016/LT6017	シングル/デュアル/クアッド 3.2MHz、低消費電力、Over-The-Top [®] 高精度オペアンプ	同相入力範囲: 76V、動作電源範囲: 50V、電圧オフセット: 50μV
LT3511	モノリシック、高電圧、絶縁型フライバック・コンバータ	入力電圧範囲: 4.5V ~ 100V、光カプラ不要
LT8300	150V/260mA スイッチを備えた 100V 入力のマイクロパワー絶縁型フライバック・コンバータ	入力電圧範囲: 6V ~ 100V。1 本の外付け抵抗で V_{OUT} を設定