特長

- 電源の入った-48Vバックプレーンに対して、ボードを安全に挿入/引き抜き可能
- 電圧ステップや電流スパイクに対する耐性をもった回路ブレーカ
- プログラム可能な突入電流と短絡時の電流制限
- LT1640L/LT1640Hとピン・コンパチブル
- 動作範囲: -18V~-80V
- プログラム可能な過電圧保護
- プログラム可能な低電圧ロックアウト
- パワー・グッド制御出力
- Bell-CoreコンパチブルなON/OFF・スレッシュホールド

アプリケーション

- 電話局でのスイッチング
- -48V分配電源システム
- 負電源供給制御

概要

LT[®]4250L/LT4250Hは、電源の入ったバックプレーンに対し、ボードを安全に挿入および引抜き可能にする8ピンの-48V Hot Swap[™]コントローラです。外部Nチャネル・パス・トランジスタのゲート電圧を制御することによって、突入電流をプログラム値に制限することができます。入力電圧が、プログラム可能な低電圧スレッシュホールドより低い場合、または過電圧スレッシュホールドより高い場合は、パス・トランジスタがターンオフします。プログラム可能な電流制限は、システムを短絡から保護します。500 μ sのタイムアウト後に、電流制限が電子回路ブレーカーを動作させます。PWRGD(LT4250L)、あるいはPWRGD(LT4250H)信号を使用して、電源モジュールを直接イネーブルすることができます。LT4250Lは“L”イネーブル入力用のモジュール用に、LT4250Hは“H”イネーブル入力用のモジュール用に設計されています。

LT4250L/LT4250Hは、8ピンのPDIP、及びSOパッケージで供給されます。

LT、LT、LTC、LTMはリニアテクノロジー社の登録商標です。
Hot Swapは、リニアテクノロジー社の商標です。

標準的応用例

入力電源の電圧ステップ

LT4250L/LT4250H

絶対最大定格

(Note 1)、全ての電圧はV_{EE}を基準とする。

電源電圧 (V _{DD} -V _{EE} 間)	-0.3V~100V
PWRGD、PWRGDピン	-0.3V~100V
SENSE、GATEピン	-0.3V~20V
UV、OVピン	-0.3V~60V
DRAINピン	-2V~100V
最大接合部温度	125°C

動作温度範囲	
LT4250LC/LT4250HC	0°C~70°C
LT4250LI/LT4250HI	-40°C~85°C
保存温度範囲	-65°C~150°C
リード温度 (半田付け、10秒)	300°C

ピン配置

発注情報

鉛フリー仕様	テープアンドリール	製品マーキング*	パッケージ	温度範囲
LT4250LCN8#PBF	LT4250LCN8#TRPBF	4250L	8-Lead PDIP	0°C to 70°C
LT4250LCS8#PBF	LT4250LCS8#TRPBF	4250L	8-Lead PLASTIC SO	0°C to 70°C
LT4250LIN8#PBF	LT4250LIN8#TRPBF	4250LI	8-Lead PDIP	-40°C to 85°C
LT4250LIS8#PBF	LT4250LIS8#TRPBF	4250LI	8-Lead PLASTIC SO	-40°C to 85°C
LT4250HCN8#PBF	LT4250HCN8#TRPBF	4250H	8-Lead PDIP	0°C to 70°C
LT4250HCS8#PBF	LT4250HCS8#TRPBF	4250H	8-Lead PLASTIC SO	0°C to 70°C
LT4250HIN8#PBF	LT4250HIN8#TRPBF	4250HI	8-Lead PDIP	-40°C to 85°C
LT4250HIS8#PBF	LT4250HIS8#TRPBF	4250HI	8-Lead PLASTIC SO	-40°C to 85°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*温度グレードは出荷時のコンテナのラベルで識別されます。非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。

鉛フリー仕様の製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。テープアンドリールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandreeel/> をご覧ください。

電気的特性

●は全動作温度範囲の規格値を意味する。注記がない限り(Note 2)、 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 48\text{V}$ 、 $V_{EE} = 0\text{V}$

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
DC							
V_{DD}	Supply Voltage Operating Range		●	18		80	V
I_{DD}	Supply Current	$UV = 3\text{V}$, $OV = V_{EE}$, $SENSE = V_{EE}$	●		1.6	5	mA
V_{UVL}	Undervoltage Lockout				15.4		V
V_{CL}	Current Limit Trip Voltage	$V_{CL} = (V_{SENSE} - V_{EE})$	●	40	50	60	mV
I_{PU}	GATE Pin Pull-Up Current	Gate Drive On, $V_{GATE} = V_{EE}$	●	-30	-45	-60	μA
I_{PD}	GATE Pin Pull-Down Current	Gate Drive OFF		24	50	70	mA
I_{SENSE}	SENSE Pin Current	$V_{SENSE} = 50\text{mV}$			-20		μA
ΔV_{GATE}	External Gate Drive	$(V_{GATE} - V_{EE})$, $18\text{V} \leq V_{DD} \leq 80\text{V}$	●	10	13.5	18	V
V_{UVH}	UV Pin High Threshold Voltage	UV Increasing	●	1.24	1.255	1.27	V
V_{UVL}	UV Pin Low Threshold Voltage	UV Decreasing	●	1.105	1.125	1.145	V
V_{UVHY}	UV Pin Hysteresis				130		mV
I_{INUV}	UV Pin Input Current	$V_{UV} = V_{EE}$	●		-0.02	-0.5	μA
V_{OVH}	OV Pin High Threshold Voltage	OV Increasing	●	1.235	1.255	1.275	V
V_{OVL}	OV Pin Low Threshold Voltage	OV Decreasing	●	1.21	1.235	1.255	V
V_{OVHY}	OV Pin Hysteresis				20		mV
I_{INOV}	OV Pin Input Current	$V_{OV} = V_{EE}$	●		-0.03	-0.5	μA
V_{DL}	DRAIN Low Threshold	$V_{DRAIN} - V_{EE}$, DRAIN Decreasing		1.1	1.6	2.3	V
V_{GH}	GATE High Threshold	$\Delta V_{GATE} - V_{GATE}$ Decreasing			1.3		V
I_{DRAIN}	Drain Input Bias Current	$V_{DRAIN} = 48\text{V}$	●	10	80	500	μA
V_{OL}	PWRGD Output Low Voltage	PWRGD (LT4250L), $(V_{DRAIN} - V_{EE}) < V_{DL}$	●		0.48	0.8	V
		$I_{OUT} = 1\text{mA}$	●		1.2	3	V
	PWRGD Output Low Voltage (PWRGD - DRAIN)	PWRGD (LT4250H), $V_{DRAIN} = 5\text{V}$	●		0.75	1	V
		$I_{OUT} = 1\text{mA}$					
I_{OH}	Output Leakage	PWRGD (LT4250L), $V_{DRAIN} = 48\text{V}$, $V_{PWRGD} = 80\text{V}$ PWRGD (LT4250H), $V_{DRAIN} = 0\text{V}$, $V_{PWRGD} = 80\text{V}$	●		0.05	10	μA
			●		0.05	10	μA
AC							
t_{PHLOV}	OV High to GATE Low	Figures 1a, 2			1.7		μs
t_{PHLUV}	UV Low to GATE Low	Figures 1a, 3			1.5		μs
t_{PLHOV}	OV Low to GATE High	Figures 1a, 2			5.5		μs
t_{PLHUV}	UV High to GATE High	Figures 1a, 3			6.5		μs
$t_{PHLSENSE}$	SENSE High to Gate Low	Figures 1a, 4a			1	3	μs
t_{PHLCB}	Current Limit to GATE Low	Figures 1b, 4b			500		μs
t_{PHLDL}	DRAIN Low to PWRGD Low DRAIN Low to (PWRGD - DRAIN) High	(LT4250L) Figures 1a, 5a			1		μs
		(LT4250H) Figures 1a, 5a			1		μs
t_{PHLGH}	GATE High to PWRGD Low GATE High to (PWRGD - DRAIN) High	(LT4250L) Figures 1a, 5b			1.5		μs
		(LT4250H) Figures 1a, 5b			1.5		μs

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性があります。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性があります。

Note 2: デバイスのピンに流入する電流は全て正、デバイスのピンから流出する電流は全て負。注記がない限り、全ての電圧は V_{EE} を基準にしている。

LT4250L/LT4250H

標準的性能特性

電源電流と電源電圧

4250 G01

電源電流と温度

4250 G02

GATE電圧と電源電圧

4250 G03

GATE電圧と温度

4250 G04

電流制限のトリップ電圧と温度

4250 G05

GATEプルアップ電流と温度

4250 G06

GATEプルダウン電流と温度

4250 G07

PWRGD出力の“L”電圧と温度 (LT4250L)

4250 G08

PWRGD出力のインピーダンスと温度 (LT4250H)

4250 G09

4250lhfA

ピン機能

PWRGD/PWRGD (ピン1): パワーグッド出力ピン。V_{DRAIN}がV_{EE}のV_{DL}以内の時、及びV_{GATE}がΔV_{GATE}のV_{GH}以内の時、このピンはパワーグッド表示をラッチします。このピンは、パワーモジュールのイネーブル・ピンに直接接続できます。

LT4250LのDRAINピンがV_{EE}よりV_{DL}以上高い時、あるいはV_{GATE}がΔV_{GATE}よりV_{GH}以上高い時、PWRGDピンはハイ・インピーダンスになり、モジュールのイネーブル・ピンのプルアップ電流により、イネーブル・ピンが“H”になり、モジュールをオフにします。V_{DRAIN}がV_{DL}以下に下がり、V_{GATE}がV_{GH}以上に上がった時、PWRGDピンはV_{EE}に電流をシンクし、イネーブル・ピンを“L”にし、モジュールをオンにします。この状態は、UV、OV、UVLO、あるいは電子回路ブレーカーによってGATEピンがオフされるまで、ラッチされます。

LT4250HのDRAINピンがV_{EE}よりV_{DL}以上高い時、あるいはV_{GATE}がΔV_{GATE}よりV_{GH}以上高い時、PWRGDピンはDRAINピンに電流をシンクし、モジュールのイネーブル・ピンを“L”にして、モジュールを強制的にオフにします。V_{DRAIN}がV_{DL}以下に下がり、V_{GATE}がV_{GH}以上に上がった時、PWRGDのシンク電流はオフになり、モジュールのプルアップ電流により、イネーブル・ピンが“H”になり、モジュールがオンになります。この状態は、UV、OV、UVLO、あるいは電子回路ブレーカーによってGATEピンがオフされるまで、ラッチされます。

OV (ピン2): アナログ過電圧入力。OVピンが1.255Vスレッシュホールド以上になると、過電圧状態が検出され、直ちにGATEピンは“L”になります。OVピンが1.235Vスレッシュホールド以下になるまで、GATEピンは“L”のままです。

UV (ピン3): アナログ低電圧入力。UVピンが1.125Vスレッシュホールド以下になると、低電圧状態が検出され、直ちにGATEピンは“L”になります。UVピンが1.255Vスレッシュホールド以上になるまで、GATEピンは“L”のままです。

UVピンは電子回路ブレーカーをリセットするのにも使用されます。回路ブレーカーがトリップした後、UVピンを“L”にして“H”にすると、回路ブレーカーはリセットされ、通常の電源投入シーケンスが発生します。このピンの応答時間は1.5μsです。フィルタリングを追加するには、このピンに外付けコンデンサを付加してください。

V_{EE} (ピン4): 負電源電圧入力。電位の低い方の電源に接続してください。

SENSE (ピン5): 回路ブレーカーのセンス・ピン。V_{EE}ピンとSENSEピンとの電源パスにセンス抵抗を接続し、過電流状態になると、GATEピンをプルダウンし、センス抵抗の両端電圧降下が50mVになる様に制御します。過電流状態が500μs以上続くと、電子回路ブレーカーがトリップし、外付けMOSFETをオフします。

電流制限値を通常の動作電流の2倍に設定すると、通常動作時はセンス抵抗の両端の電圧降下はわずか25mVになります。電流制限機能をディスエーブルするには、V_{EE}ピンとSENSEピンをショートします。

GATE (ピン6): 外部のNチャンネルMOSFET用のゲート・ドライブ出力。UVピンが“H”、OVピンが“L”、(V_{SENSE}-V_{EE})<50mV、及びV_{DD}ピンがV_{UVLOH}以上というスタートアップ条件を満たした時GATEピンは“H”になります。GATEピンは、45μAの電流源で“H”にプルアップされ、50mAの電流源で“L”にプルダウンされています。電流制限がかかっている間は、GATEピンは100mAの電流源で“L”にプルダウンされます。

DRAIN (ピン7): アナログ・ドレイン・センス入力。このピンは外部のNチャンネルMOSFETのドレインとパワーモジュールのV⁻ピンに接続してください。DRAINピンがV_{DL}以下になると、PWRGD/PWRGDピンがラッチしてスイッチがオンしていることを知らせます。

V_{DD} (ピン8): 正電源電圧入力。このピンは電位の高い方の電源入力ピン、及びパワーモジュールのV⁺ピンに接続してください。低電圧ロックアウト回路によって、V_{DD}ピンがV_{UVLOH}(16V)以上になるまで、このICの動作はディスエーブルされます。

LT4250L/LT4250H

ブロック図

テスト回路

図1a. テスト回路1

図1b. テスト回路2

タイミング図

図2. OVとGATEのタイミング

図3. UVとGATEのタイミング

図4a. SENSEとGATEのタイミング

図4b. アクティブ電流制限タイムアウト

図5a. DRAINとPWRGD/PWRGDのタイミング

図5b. GATEとPWRGD/PWRGDのタイミング

LT4250L/LT4250H

アプリケーション情報

活線挿入

回路ボードを電源が供給されている-48Vバックプレーンに挿入する時は、ボードの電源モジュール、あるいはスイッチング電源の入力にあるバイパス・コンデンサの充電の為に、大きな過渡電流が流れることがあります。過渡電流により、ボードの部品に永久的な損傷が生じたり、システム電源にグリッチが発生したりする恐れがあります。

LT4250は、ボードの供給電圧を制御された方法でオンし、電源が供給されたバックプレーンへのボードの挿抜を安全に行える様にします。低電圧保護、過電圧保護、及び過電流保護機能も備えており、また入力電圧が安定し、許容範囲内に収まるまで電源モジュールをオフにします。

電源電圧の立ち上がり

ボードの電源モジュールへの入力、電源経路に外部Nチャネル・パス・トランジスタ(Q1)を接続して制御されます(図6a.参照)。R1は電流フォールトを検出し、R2は高周波発振を防止します。R4、R5、R6は低電圧、及び過電圧を検出します。Q1のGATE電圧をゆっくり上昇させることによって、ボード挿入時に、負荷コンデンサC3、C4を充電する突入電流を安全な値に制限することができます。

R3、C2は、突入電流を正確に制御するフィードバック・ネットワークとして動作します。突入電流は、以下の式で計算できます。

$$C2 = (45\mu\text{A} \cdot C_L) / I_{\text{INRUSH}}$$

図6a. 突入電流制御回路

ここで、 C_L は全負荷容量(C3とC4とモジュールの入力容量の和)です。

C1とR3は、電源ピンを最初に接続した瞬間に、Q1がオンするのを防ぎます。C1とR3がないと、LT4250に電源が供給され、Q1のゲートを“L”にする前に、C2がQ1のゲートをおおよそ $V_{EE} \cdot C2 / C_{GS}(Q1)$ まで上昇させます。Q1のゲート容量と平行にC1を接続し、R3によって、それらをC2と絶縁することによって、この問題は解決できます。C1の値は以下の式で計算できます。

$$C1 = \left(\frac{V_{\text{INMAX}} - V_{\text{TH}}}{V_{\text{TH}}} \right) \cdot (C2 + C_{\text{GD}})$$

$$C1 \cong 35 \cdot C2 \text{ for } V_{\text{INMAX}} = 72\text{V}$$

ここで、 V_{TH} はMOSFETのGATEのスレッシュホールドの最小値で V_{INMAX} は最大動作入力電圧です。

R3の値は、 $R3 \cdot C2$ の時定数が150μsを超えない値にしなければなりません。R3を1kΩにするとC2は150nFまでの値になります。

突入電流の波形を図6bに示します。電源端子が接続時に、波形が何回か上下します。波形が上下している間に、LT4250は低電圧状態を検知して、電源ピンが切り離されると直ぐにゲートを“L”にします。

電源ピンの上下が収まったら、GATEピンが上昇を開始します。Q1がオンすると、R3とC2の帰還ネットワークによって、GATE電圧が一定に保持されます。ドレイン電圧が上昇し終わると、GATEピンの電圧が最終値まで上昇します。

図6b. 突入電流制御波形

アプリケーション情報

電流制限/電子回路ブレーカ

LT4250は短絡や過電流に対する保護のために電流制限機能を備えています。電流制限機能が500μs以上の間動作すると、電子回路ブレーカが動作します。V_{EE}ピンとSENSEピンの間にセンス抵抗を接続することによって、センス抵抗の両端の電圧が50mVを超えた時に電流制限機能が動作します。

電流制限のスレッシュホールドは、負荷電流と突入電流の和より十分高い値にする様、ご注意ください。突入電流の最大値は以下の式で求められます。

$$I_{INRUSH} \leq 0.8 \cdot \left(\frac{40\text{mV}}{R_{SENSE}} \right) + I_{LOAD}$$

ここで、係数0.8は、最小トリップ電圧(40mV)と組み合わせたワーストケース・マージンとして使用されます。

短絡が起きた場合、電流制限回路が動作し、直ちにGATEを“L”にし、センス電圧を50mVにし、500μsのタイマーがスタートします。MOSFETの電流は50mV/R_{SENSE}に制限されます(図7参照)。短絡が500μs以上続くと、電子回路ブレーカが動作し、GATEピンを“L”にし、MOSFETをオフにします。UVピンを“L”にするか、電源を再投入することによって、電子回路ブレーカはリセットされます。短絡状態が500μs以内に解除された場合、電流制限は解除され、GATEはリリースされます。

図7. 短絡保護波形

LT4250は入力電源の電圧変動に対して保護されています。入力電源に正の電圧変動(電圧の増加)が起きると、 $I = C_L \cdot \Delta V / \Delta T$ の電流変動が起きます。その結果、電圧のスルーレートに比例した突入電流が流れます。突入電流が50mV/R_{SENSE}を超えた場合、図8に示す様に、電流制限が働きます。GATEピンが“L”になり、電流は50mV/R_{SENSE}に制限されます。このレベルでは、入力電圧が急激に変化するので、MOSFETのドレインはソースに追従せず、負荷容量に充電された電圧のままです。負荷容量は50mV/R_{SENSE}の電流で充電を開始しますが、長時間ではありません。ドレインが負荷容量を充電するので、C2はゲートに押し戻され、MOSFETの電流を短絡時の電流制限値の50mV/R_{SENSE}以下の最初のスタート・アップ状態の電流値に制限します。したがって、電子回路ブレーカは動作しません。入力電圧変動が起きた時に正しい動作をする為には、電流制限値が負荷電流と負荷容量の動的な電流の和より大きくなる様に、R_{SENSE}の値を選択する必要があります。

C2の値が10nFより小さい場合、入力電源の正の電圧変動(電圧の上昇)が起きると、電流制限オーバーシュートによってQ1が一瞬オフし、出力がシャットダウンされることがあります。図9のD1とR7の様に抵抗とダイオードを追加することによって、電圧変動が起きてもQ1をオンにしたままにすることができます。D1は、電源端子が最初に接続された時、R7に電流が流れない様にし、C1がGATEを“L”にできる様にする為に使われます。R7は、 $R7 \cdot C1$ の時定数が33μsになる様に選択します。

ある条件下では、出力に短絡が起きると、入力電源がUVスレッシュホールド以下になることがあります。LT4250は一旦オフになり、電子回路ブレーカが動作するまで、再度オンになります。UVピンとV_{EE}ピンの間にコンデンサを接続し、UVピンに遅延を与えることによって、この影響を最小限にすることができます。このコンデンサはUVピンの抵抗とでRC時定数を形成し、UVピンが電子回路ブレーカをリセットする前に、入力電源を回復させます。

LT4250L/LT4250H

アプリケーション情報

電流フォールト時に自動的に電子回路ブレーカをリセットする回路を図10に示します。トランジスタQ2とQ3は、R7、R8、C4、D1と共に、プログラマブル・ワンショット回路を形成します。短絡が発生する前に、GATEピンは“H”になり、Q3がオンして、ノード2をV_{EE}電位にします。R8がQ2をオフします。短絡が発生すると、GATEピンが“L”になり、Q3がオフします。ノード2がC4の充電を開始し、Q2がオンして、UVピンが“L”になり、電

子回路ブレーカをリセットします。C4が完全に充電されると、R8がQ2をオフし、UVピンが“H”になり、GATEピンが徐々に上昇します。Q3が再びオンし、素早くノード2をV_{EE}に戻します。ダイオードD1は、ノード3をV_{EE}よりダイオード1個分の電圧降下分だけ低い電圧にクランプします。Q1が過熱状態になるのを防ぐ為に、デューティ・サイクルは10%に設定されます。

図8. 入力電源の電圧ステップ波形

図9. 小さいC2を使用して入力電圧ステップに対処した回路(<10nF)

図10. 電流フォールト後の自動再始動

アプリケーション情報

低電圧、及び過電圧検出

UVピン(ピン3)とOVピン(ピン2)は、電源入力で低電圧、及び過電圧状態を検出するのに使用できます。UVピンとOVピンは内部で、それぞれ130mV、20mVのヒステリシスを持つアナログ・コンパレータに接続されています。UVピンがスレッシュホールド以下に低下するか、あるいはOVピンがスレッシュホールド以上に上昇すると、GATEピンは直ちに“L”になります。GATEピンは、UVピンが“H”で、OVピンが“L”になるまで、“L”に保持されます。

低電圧、及び過電圧のトリップ電圧は、図11に示す様に、3本の抵抗分圧回路でプログラムできます。R4 = 549KΩ、R5 = 6.49KΩ、R6 = 10KΩの場合、低電圧スレッシュホールドは38.5V(43Vで低電圧から解除)、過電圧スレッシュホールドは71Vに設定されます。抵抗分圧回路によって、UVピンとOVピンのヒステリシスもまた、入力でそれぞれ4.5V、1.2Vに上昇します。

PWRGD/PWRGD出力

PWRGD/PWRGD出力を使用して、電源モジュールへの入力電圧が許容範囲内にある時にモジュールを直接イネーブルすることができます。LT4250Lはアクティブ“L”のイネーブル入力を持つモジュール用にPWRGD出力を、LT4250Hはアクティブ“H”のイネーブル入力を持つモジュール用にPWRGD出力を持っています。

LT4250HのDRAINピンの電圧がV_{EE}に対して“H”の時(図12)、あるいはGATEピンの電圧が“L”の時、内部トランジスタQ3は

オフし、I₁とQ2がPWRGDピンをDRAINピンより飽和電圧分(≈0.3V)高い電圧にクランプします。トランジスタQ2がモジュールのプルアップ電流をシンクし、モジュールをオフします。

DRAINピンの電圧がV_{DL}以下に低下し、GATEピン“H”になると、Q3はオンし、I₁のボトムをDRAINピンに短絡し、Q2をオフします。モジュールのプルアップ電流はPWRGDピンを“H”にし、モジュールをイネーブルします。

LT4250LのDRAINピンの電圧がV_{EE}に対して“H”の時、あるいはGATEピンの電圧が“L”の時、内部のプルダウントランジスタQ2はオフし、PWRGDピンはハイ・インピーダンスになります(図13)。PWRGDピンは、モジュールの内部のプルアップ電流源で“H”にプルアップされ、モジュールをオフします。DRAINピンの電圧がV_{DL}以下に低下し、GATEピンの電圧が“H”になると、Q2はオンし、PWRGDピンは“L”になり、モジュールをイネーブルします。

図14に示す様に、PWRGD信号を使用して、LED、あるいはオプトアイソレータをオンし、電源が正常であることを示すことができます。

GATEピン電圧の安定化

チップへの電源電圧が18V以上の時、GATEピンの電圧はV_{EE}より13.5V高い電圧で安定化されます。電源電圧が80Vまでの時、ゲート電圧は18V以下になります。

図11. 低電圧、及び過電圧の検出

図12. アクティブ“H”イネーブル・モジュール

パッケージ

N8パッケージ
8ピンPDIP (細型0.300インチ)
 (Reference LTC DWG # 05-08-1510)

NOTE:

1. 寸法は $\frac{\text{インチ}}{\text{ミリメートル}}$

*寸法にはモールドのバリまたは突出部を含まない。
 モールドのバリまたは突出部は0.010" (0.254mm)を超えないこと。

S8パッケージ
8ピン・プラスチック・スモール・アウトライン (細型0.150インチ)
 (Reference LTC DWG # 05-08-1610)

NOTE:

1. 寸法は $\frac{\text{インチ}}{\text{ミリメートル}}$

2. 図は実寸とは異なる

3. 寸法にはモールドのバリまたは突出部を含まない。

モールドのバリまたは突出部は0.006" (0.15mm)を超えないこと

S08 0303

LT4250L/LT4250H

標準的なアプリケーション

EMIフィルタ・モジュールの使用

多くのアプリケーションでは、モジュールのスイッチング・ノイズが電源に逆注入されるのを防止する為に、電源パスにEMIフィルタ・モジュールが挿入されています。Lucent社のフィル

タ・モジュール FLTR100V10を使用した標準アプリケーションを図15に示します。フィルタを使用する時は、コモン・モード・トランジエントによって、PWRGDピン、ON/OFFピンが破壊されるのを防ぐ為に、オプトアイソレータが必要です。

図15. フィルタ・モジュールを使用した標準的なアプリケーション例

関連製品

製品番号	説明	注釈
LTC [®] 1421	-12Vコントロール、デュアルHot Swapコントローラ	3V~12Vで動作
LTC1422	SO-8パッケージ、Hot Swapコントローラ	遅延がプログラム可能なシステム・リセット出力
LT1640AH/LT1640AL	SO-8パッケージ、-48V Hot Swapコントローラ	LT4250はLT1640とピン互換
LT1641-1/LT1641-2	SO-8パッケージ、48V Hot Swapコントローラ	フォールドバック電流制限、9V~80Vで動作、自動リトライ/ラッチオフ
LTC1642	フォールト保護付きHot Swapコントローラ	16.5Vまで動作、33Vまで保護
LTC1643	PCI Hot Swapコントローラ	PCIバス用3.3V、5V、12V、-12V電源用
LTC1645	デュアルHot Swapコントローラ	1.2V~12Vで動作、電源シーケンス付き
LTC1646	デュアル・コンパクトPCI Hot Swapコントローラ	プリチャージ、ローカルPCIリセット・ロジック付き3.3V、5V電源用
LTC1647	デュアルHot Swapコントローラ	3V~15V電源用デュアルONピン
LTC4211	マルチ機能電流制御付きHot Swapコントローラ	2.5V~16.5V電源、アクティブな突入電流制限
LTC4251	SOT-23パッケージ、-48V Hot Swapコントローラ	アクティブ電流制限、破滅的なフォールト用の高速コンパレータ
LTC4252	MSOPパッケージ、-48V Hot Swapコントローラ	アクティブ電流制限、破滅的なフォールト用の高速コンパレータ、個別のUV/OVピン、パワーグッド出力

4250lhfa

14

リニアテクノロジー株式会社

〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F
TEL 03-5226-7291・FAX 03-5226-0268・www.linear-tech.co.jp

LT 0309 REV. A • PRINTED IN JAPAN

LINEAR
TECHNOLOGY

© LINEAR TECHNOLOGY CORPORATION 2001