

特長

- 通電中のバックプレーンへの安全な基板挿入が可能
- 小さい実装面積
- R_{SENSE} を含む $10m\Omega$ の MOSFET
- 41W、30ms で保証される安全動作領域
- 広い動作電圧範囲: 2.9V ~ 15V
- 調整可能な 11% 精度の電流制限
- 電流および温度のモニタ出力
- 過熱保護
- フォルト到達前の調整可能な電流制限タイム
- パワーグッド出力およびフォルト出力
- 調整可能な突入電流制御
- 2.5% 精度の低電圧保護および過電圧保護
- 5mm×9mm の 38ピン QFN パッケージで供給
- LTC4234 とピン互換

アプリケーション

- 高可用性サーバ
- 半導体ドライブ
- 産業用機器
- ネットワーク・ルータおよびスイッチ

概要


LTC[®]4233 は、通電状態のバックプレーンに対して基板の安全な挿入および引き抜きを可能にする Hot Swap[™]アプリケーション向けの一体化ソリューションです。このデバイスは、Hot Swap コントローラ、パワー MOSFET、および電流検出抵抗を 1 個のパッケージに集積しており、フォーム・ファクタの小さいアプリケーションを対象にしています。MOSFET の安全動作領域は、Hot Swap アプリケーションでのストレスについて製造時にテストされ保証されます。

LTC4233 は、独立した突入電流制御回路と、出力に依存したフォールドバック特性を持つ 11% 精度の 11.2A 電流制限回路を内蔵しています。電流制限しきい値は、 I_{SET} ピンを使用して動的に調整できます。この他の特長としては、検出抵抗の電圧を増幅してグラウンド基準の電流検出を行う電流モニタ出力や MOSFET の温度モニタ出力があります。熱制限、過電圧、低電圧、パワーグッドの各モニタ回路も内蔵しています。20A のピン互換バージョンについては、LTC4234 を参照してください。

LT、LT、LTC、LTM、Linear Technology および Linear のロゴはリアテクノロジー社の登録商標です。Hot Swap、および PowerPath はリアテクノロジー社の商標です。その他全ての商標の所有権は、それぞれの所有者に帰属します。

標準的応用例


自動再試行機能を備えた 12V/10A カード搭載アプリケーション



*TVS: DIODES INC. SMAJ17A

4233 TA01a

起動波形




LTC4233

絶対最大定格

(Note 1, 2)

電源電圧 (V_{DD})	-0.3V ~ 28V
入力電圧	
FB、OV、UV	-0.3V ~ 12V
TIMER	-0.3V ~ 3.5V
SENSE ⁻ 、SENSE	$V_{DD} - 10V$ または $-0.3V \sim V_{DD} + 0.3V$
出力電圧	
I_{SET} 、 I_{MON}	-0.3V ~ 3V
PG、 \overline{FLT}	-0.3V ~ 35V
OUT	-0.3V ~ $V_{DD} + 0.3V$
INTV _{CC}	-0.3V ~ 3.5V
GATE (Note 3)	-0.3V ~ 33V
動作周囲温度範囲	
LTC4233C	0°C ~ 70°C
LTC4233I	-40°C ~ 85°C
LTC4233H	-40°C ~ 125°C
接合部温度 (Note 4, 5)	150°C
保存温度範囲	-65°C ~ 150°C

ピン配置



発注情報

無鉛仕上げ	テープ・アンド・リール	製品マーキング	パッケージ	温度範囲
LTC4233CWHH#PBF	LTC4233CWHH#TRPBF	4233	38-Lead (5mmx9mm) Plastic QFN	0°C to 70°C
LTC4233IWHH#PBF	LTC4233IWHH#TRPBF	4233	38-Lead (5mmx9mm) Plastic QFN	-40°C to 85°C
LTC4233HWHH#PBF	LTC4233HWHH#TRPBF	4233	38-Lead (5mmx9mm) Plastic QFN	-40°C to 125°C

更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。
非標準の鉛仕上げの製品の詳細については、弊社または弊社代理店にお問い合わせください。
無鉛仕上げの製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。
テープ・アンド・リールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandree/> をご覧ください。

電気的特性

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V_{DD} = 12\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
DC 特性							
V_{DD}	Input Supply Range		●	2.9		15	V
I_{DD}	Input Supply Current	MOSFET On, No Load	●		1.6	3	mA
$V_{DD(UVL)}$	Input Supply Undervoltage Lockout	V_{DD} Rising	●	2.63	2.73	2.85	V
I_{OUT}	OUT Leakage Current	$V_{OUT} = V_{GATE} = 0\text{V}$, $V_{DD} = 15\text{V}$ $V_{OUT} = V_{GATE} = 12\text{V}$	● ●	1	0 2	± 300 4	μA μA
dV_{GATE}/dt	OUT Turn-on Ramp Rate	Gate Open	●	0.15	0.3	0.6	V/ms
R_{ON}	MOSFET + Sense Resistor On-Resistance	C-Grade, I-Grade H-Grade	● ●	4.5 4.5	10 10	14.5 16.5	$\text{m}\Omega$ $\text{m}\Omega$
$I_{LIM(TH)}$	Current Limit Threshold	$V_{FB} = 1.35\text{V}$, I_{SET} Open $V_{FB} = 0\text{V}$, I_{SET} Open $V_{FB} = 1.35\text{V}$, $R_{SET} = 20\text{k}$	● ● ●	10 2.0 4.7	11.2 2.8 5.6	12.4 3.7 6.4	A A A
SOA	MOSFET Safe Operating Area	$V_{DS} = 13.5\text{V}$, 3A Folded Back, $50\text{W}^2\text{s}$ (Note 6) $V_{DS} = 7.5\text{V}$, 11A Onset of Foldback, $50\text{W}^2\text{s}$ (Note 7)		30 7			ms ms
入力							
I_{IN}	OV, UV, FB Input Current	$V = 1.2\text{V}$	●		0	± 1	μA
$I_{SENSE- (IN)}$	SENSE ⁻ Input Current	$V_{SENSE-} = 12\text{V}$	●		4	± 10	μA
V_{TH}	OV, UV, FB Threshold Voltage	V_{PIN} Rising	●	1.205	1.235	1.265	V
$\Delta V_{OV(HYST)}$	OV Hysteresis		●	10	20	30	mV
$\Delta V_{UV(HYST)}$	UV Hysteresis		●	50	80	110	mV
$V_{UV(RTH)}$	UV Reset Threshold Voltage	V_{UV} Falling	●	0.55	0.62	0.7	V
$\Delta V_{FB(HYST)}$	FB Power Good Hysteresis		●	10	20	30	mV
R_{ISET}	I_{SET} Internal Resistor		●	19	20	21	$\text{k}\Omega$
出力							
V_{INTVCC}	INTV _{CC} Output Voltage	$V_{DD} = 5\text{V}, 15\text{V}$, $I_{SINK} = 0\text{mA}, -10\text{mA}$	●	2.8	3.1	3.3	
V_{OL}	PG, FL _T Pin Output Low Voltage	$I_{SINK} = 2\text{mA}$	●		0.4	0.8	V
I_{OH}	PG, FL _T Pin Input Leakage Current	$V = 30\text{V}$	●		0	± 10	μA
$V_{TIMER(H)}$	TIMER High Threshold	V_{TIMER} Rising	●	1.2	1.235	1.28	V
$V_{TIMER(L)}$	TIMER Low Threshold	V_{TIMER} falling	●	0.1	0.21	0.3	V
$I_{TIMER(UP)}$	TIMER Pull Up Current	$V_{TIMER} = 0\text{V}$	●	-80	-100	-120	μA
$I_{TIMER(DN)}$	TIMER Pull Down Current	$V_{TIMER} = 1.2\text{V}$	●	1.4	2	2.6	μA
$I_{TIMER(RATIO)}$	TIMER Current Ratio $I_{TIMER(DN)}/I_{TIMER(UP)}$		●	1.6	2	2.7	%
A_{IMON}	I_{MON} Current Gain		●	9	10	10.5	$\mu\text{A}/\text{A}$
BW_{IMON}	I_{MON} Bandwidth				250		kHz
$I_{OFF(IMON)}$	I_{MON} Offset Current	$I_{OUT} = 300\text{mA}$	●		0	± 9	μA
$I_{GATE(UP)}$	Gate Pull-Up Current	Gate Drive On, $V_{GATE} = V_{OUT} = 12\text{V}$	●	-18	-24	-29	μA
$I_{GATE(DN)}$	Gate Pull-Down Current	Gate Drive Off, $V_{GATE} = 18\text{V}$, $V_{OUT} = 12\text{V}$	●	180	250	500	μA
$I_{GATE(FST)}$	Gate Fast Pull-Down Current	Fast Turn Off, $V_{GATE} = 18\text{V}$, $V_{OUT} = 12\text{V}$			140		mA

LTC4233

電気的特性

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V_{DD} = 12\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
AC 特性							
$t_{PHL(GATE)}$	Input High (OV), Input Low (UV) to GATE Low Propagation Delay	$V_{GATE} < 17.8\text{V}$ Falling	●		8	20	μs
$t_{PHL(ILIM)}$	Short Circuit to GATE Low	$V_{FB} = 0$, Step $V_{DD} - \text{SENSE}^-$ to 50mV, $V_{GATE} < 15\text{V}$ Falling	●		1	5	μs
$t_{D(ON)}$	Turn-On Delay	Step V_{UV} to 2V, $V_{GATE} > 13\text{V}$	●	24	48	72	ms
$t_{D(FAULT)}$	UV Low to Clear Fault Latch Delay				1		μs
$t_{D(CB)}$	Circuit Breaker Filter Delay Time (Internal)	$V_{FB} = 0$, Step $V_{DD} - \text{SENSE}^-$ to 50mV	●	1.2	2	2.7	ms
$t_{D(COOL-DOWN)}$	Cool Down Delay (Internal)		●	600	900	1200	ms

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与えるおそれがある。

Note 2: 注記がない限り、ピンに流れ込む電流はすべて正であり、すべての電圧はGNDを基準にしている。

Note 3: 内部クランプにより、GATEピンはOUTより最大6.5V高い電圧に制限される。このピンをクランプ電圧より高い電圧にドライブすると、デバイスを損傷するおそれがある。

Note 4: このデバイスは短時間の過負荷状態の間デバイスを保護するための過熱保護機能を備えている。過熱保護機能が動作しているとき接合部温度は 150°C を超える。規定された最大動作接合部温度を超えた動作が継続すると、デバイスの信頼性を損なう恐れがある。

Note 5: T_J は周囲温度 T_A および電力損失 P_D から次式で計算される。










$$T_J = T_A + (P_D \cdot 15^\circ\text{C/W})$$

Note 6: SOAは室温でテストされる。SOA(つまり P^2t)は、高温では次式に従って低減される。

$$P^2t(T_J) = 50 \left[\text{W}^2\text{s} \right] \cdot \left[\frac{150^\circ\text{C} - T_J}{150^\circ\text{C} - 25^\circ\text{C}} \right]^2$$

Note 7: 設計により保証されており、 P^2t の制限値である $50\text{W}^2\text{s}$ から外挿される。


標準的性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 12\text{V}$ 。




LTC4233

標準的性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 12\text{V}$ 。


R_{ON} と温度




SOA 定数と接合部温度




MOSFETの保証 SOA 曲線




PG、FLT の出力“L”と I_{SINK}




I_{MON} と温度




GATEのプルアップ電流と温度




ゲート駆動とゲート・プルアップ電流



ゲート駆動と V_{DD}



V_{ISSET} と温度



ピン機能

DNC: 接続しないでください。開放のままにしてください。

FB: フォールドバックとパワーグッド入力。このピンはOUTピンからの外付け抵抗分割器に接続します。このピンの電圧が0.6Vを下回ると、フォールドバック・プロファイルにより電流制限値が減少します(「標準的性能特性」のセクションを参照)。このピンの電圧が1.21Vを下回ると、PGピンが“L”になってパワーバッド状態を示します。

FLT: 過電流フォルト・インジケータ。過電流フォルトが発生して回路ブレーカがトリップすると、オープンドレイン出力が“L”になります。過電流による自動再試行を行うには、UVピンに接続します(詳細については「アプリケーション情報」を参照)。

GATE: 内部NチャネルMOSFETのゲート駆動ピン。24 μ Aの内部電流源がNチャネルMOSFETのゲートを充電します。起動時に、GATEピンの電圧は内部回路によって決められた0.35V/msの速度で上昇します。低電圧または過電圧状態の間、250 μ Aのプルダウン電流がMOSFETをオフします。短絡または低電圧ロックアウト状態の間、GATEとOUTの間の140mAのプルダウン電流源がアクティブになります。

GND: デバイスのグラウンド。

IMON: 電流モニタの出力。内部MOSFETスイッチの電流の1/100,000が、このピンから供給されます。20kの抵抗をこのピンに接続すると、電流の範囲が0A～10Aのときに0V～2Vの電圧振幅が可能になります。

INTV_{CC}: 3.1Vの内部電源のデカップリング出力。このピンには1 μ F以上のバイパス・コンデンサが必要です。このピンに過剰な負荷がかかると、内部動作が阻害されることがあります。

ISET: 電流制限の調整ピン。電流制限値を11.2Aにする場合は、このピンを開放にします。このピンは電圧源に直列な20kの抵抗によって駆動されます。このピンの電圧は電流制限しきい値を設定するのに使われます。20kの内部抵抗(R_{ISET})と、ISETとグラウンドの間の外付け抵抗(R_{SET})が、電流制限値を低減する減衰器を形成します。回路の許容誤差のため、R_{SET}は2k未満にしないでください。検出抵抗の温度変化に整合させるため、このピンの電圧はMOSFETスイッチの温度に比例させます。

OUT: 内部MOSFETスイッチの出力。このピンは負荷に直接接続します。

OV: 過電圧コンパレータの入力。このピンをV_{DD}からの外部抵抗分割器に接続します。このピンの電圧が1.235Vを超えると、過電圧が検出されてスイッチがオフします。使用しない場合はGNDに接続します。

PG: パワーグッド・インジケータ。FBピンの電圧が1.21Vより低くなると、オープンドレイン出力が“L”になって電源の状態が良くないことを示します。FBピンの電圧が1.235Vを超え、GATEとOUTの間の電圧が4.2Vを超えると、オープンドレインのプルダウン回路がPGピンを解放し、PGは“H”になります。

SENSE: 電流検出ノードおよびMOSFETのドレイン。UHパッケージの1つの露出パッドはSENSEに接続されており、パッケージから熱を十分逃がすため、電気的に絶縁されたプリント回路基板のトレースに半田付けする必要があります。SENSEピン(ピン31)をSENSE⁻ピン(ピン34)に接続します。

SENSE⁻: 電流制限および電流モニタ・アンプの入力。電流制限回路はGATEピンを制御して、V_{DD}ピンとSENSE⁻ピンの間の電圧をFBピンの電圧に応じて15mV(11.2A)以下に抑えます。このピンは、右側のSENSEピンに接続する必要があります(ピン34をピン31に接続)。


TIMER: 電流制限タイマの入力。このピンとグラウンドの間にコンデンサを接続して12ms/ μ Fの持続時間を設定し、スイッチがオフするまで電流を制限します。MOSFETスイッチがオフしている間にUVピンが“L”に切り替わると、スイッチは4.14s/ μ Fの期間持続する冷却時間の後に再度オンします。2ms固定の過電流遅延時間と900msの冷却時間を設定するには、このピンをINTV_{CC}に接続します。

UV: 低電圧コンパレータ入力。使用しない場合は、“H”(INTV_{CC})に接続します。このピンをV_{DD}からの外部抵抗分割器に接続します。UVピンの電圧が1.15Vを下回ると、低電圧が検出されてスイッチがオフします。このピンを0.62Vより下に引き下げると、過電流フォルトがリセットされ、スイッチをオンに戻すことができます(詳細については「アプリケーション情報」を参照)。過電流による自動再試行が必要な場合には、このピンをFLTピンに接続してください。

V_{DD}: 電源電圧および電流の検出入力。この露出パッドは入力電源に半田付けする必要があります。V_{DD}の低電圧ロックアウトしきい値は2.73Vです。

LTC4233

機能ブロック図



4233 BD

動作

「機能ブロック図」はこのデバイスの主要回路を示しています。LTC4233は制御された状態で基板の電源電圧をオン/オフするように設計されているので、電源の入っているバックプレーンに対して基板を安全に挿抜できます。LTC4233は8.6mΩのMOSFETと1.4mΩの電流検出抵抗を内蔵しています。通常動作時、チャージポンプおよびゲート・ドライバはパスMOSFETのゲートをオンして負荷に電力を供給します。突入電流の制御はINRUSH回路によって行われます。この回路はGATEのランプ・レートを0.35V/msに制限することにより、出力コンデンサの電圧のランプ・レートを制御します。

電流検出(CS)アンプは電流検出抵抗の両端で検出された電圧を使って負荷電流をモニタします。CSアンプは、アクティブ制御ループ内のGATEからOUTの電圧を下げることで、負荷を流れる電流を制限します。電流制限調整(ISET)ピンを使って電流制限しきい値を調整するのは簡単です。これにより、起動時など他の場合には異なるしきい値を使用できます。なお、電流をモニタするには、SENSEとSENSE⁻(ピン34とピン31)の間を接続する必要があります。

出力からグラウンドへの短絡が生じると、アクティブ電流制限の間、大きな電力損失を生じます。この電力を制限するため、FBピンが0.6Vよりも低下するにつれ、フォールドバック・アンプが電流制限値を11.2Aから2.8Aに直線的に減らします(「標準的性能特性」を参照)。

過電流状態が持続すると、100μAの電流源により、TIMERピンの電圧が1.235Vを超えるまで上昇します(コンパレータTM2)。これにより、過熱を防ぐためにパスMOSFETをオフする必要があることをロジックに知らせます。この時点で、TIMERピンの電圧は、1回のタイマ・サイクルが完了する0.21V(コンパレータTM1)より低くなるまで、2μAの電流源によって低下します。8回のTIMERピン・サイクル(1.235Vに上昇

してから0.21V未満に下降)の後、ロジックは48msの内部タイマを開始します。この時点で、パス・トランジスタの温度は下がっており、安全に再度オンすることができます。900msのクールダウン期間を伴う内部の2msの過電流タイマを使うことは、多くのアプリケーションに適しています。TIMERピンをINTV_{CC}に接続すると、このデフォルトのタイミングが設定されます。ラッチオフは、過電流によってオフになった後の通常の動作状態です。再試行を開始するには、UVピンを1μs以上“L”にしてから“H”にします。自動再試行を実装するには、FLTをUVピンに接続します。

FBピンとPGコンパレータを使って出力電圧がモニタされ、負荷に電力を供給できるかどうかを判断します。パワーグッド状態は、オープンドレインのプルダウン・トランジスタを使って、PGピンによって通知されます。

「機能ブロック図」はLTC4233のモニタ・ブロックを示しています。左側の2個のコンパレータはUVコンパレータとOVコンパレータです。これらのコンパレータは、MOSFETをオンする前に外部条件が有効かどうかを判断するために使用します。ただし、最初に低電圧ロックアウト回路(UVLO1およびUVLO2)が入力電源と内部で生成された3.1V電源(INTV_{CC})を検証し、ロジック回路の起動時初期化を行う必要があります。外部条件が48msの間有効に保たれれば、MOSFETはオンすることができます。

他のモニタ機能としてはMOSFETの電流と温度のモニタがあります。電流モニタ(CM)は検出抵抗の電流に比例した電流を出力します。この電流はモニタ目的の外部抵抗または他の回路をドライブすることができます。MOSFETの温度に比例した電圧がISETピンに出力されます。MOSFETはサーマル・シャットダウン回路によって保護されます。

アプリケーション情報




図1. 5A/12Vのカード搭載アプリケーション

LTC4233の標準的なアプリケーションは、正電圧電源を使って個々のカードに配電する高可用性システムです。詳しい応用回路を図1に示します。外付け部品の選択の詳細については以下のセクションで説明します。

オン・シーケンス

いくつかの条件が満たされるまで、内部パスMOSFETをオンすることはできません。まず、電源のV_{DD}がその低電圧ロックアウト・レベルを超える必要があります。次に、内部で生成された電源INTV_{CC}がその2.65Vの低電圧しきい値を超える必要があります。これにより25µsのパワーオン・リセット・パルスが発生し、フォルト・レジスタをクリアして内部ラッチを初期化します。

パワーオン・リセット・パルスの発生後、入力電圧が許容範囲内であることが、UVピンとOVピンによって示される必要があります。これらすべての条件が48msの間満たされて、挿入時のコンタクトバウンスが終了したことを保証する必要があります。

MOSFETをオンするには、チャージポンプで生成された24µAの電流源によってGATEを充電します。電流源の値は、プルアップ電流の一部をグラウンドに分岐することで調整します。充電電流はINRUSH回路によって制御され、この回路はGATE電圧の時間に対する勾配を一定に保ちます(図2)。GATEピンの電圧は0.35[V/ms]の勾配で上昇し、電源の突入電流は次のように設定されます。

$$I_{\text{INRUSH}} = C_L \cdot 0.35[\text{V/ms}]$$




図2. 電源の起動

このゲートの勾配は、1000µFのコンデンサを350mAの突入電流で34msで12Vに充電するように設計されています。これにより、突入電流を5mF未満のコンデンサのフォールドバック電流制限しきい値(2.8A)より低く抑えることができます。「標準的性能特性」のセクションにMOSFETの安全動作領域(SOA)のグラフが含まれています。このグラフから、34msの12V/350mAの電力損失は安全領域内であることが明らかです。

アプリケーション情報

コンデンサと100k直列抵抗をGATEからグランドに追加すると、突入電流がINRUSH回路によって設定されたデフォルト値より小さくなります。RGATEおよびCGATEネットワークをGATEピンに接続する場合は、電流制限レギュレーション・ループを補償するために、3.3nFのコンデンサ(CCOMP)が必要になります。(INRUSH回路がGATEを駆動していないとき)GATEは24μAの電流源で充電されます。GATEピンの電圧は24μA/CGATEに等しい勾配で上昇し、電源の突入電流は次のように設定されます。

$$I_{\text{INRUSH}} = \frac{C_L}{C_{\text{GATE}}} \cdot 24\mu\text{A}$$

GATE電圧がMOSFETのしきい値電圧に達すると、スイッチがオンし始め、GATE電圧が増加するにつれてOUT電圧がGATE電圧に追従します。OUTの電圧がVDDに達すると、GATEの電圧は、GATEとOUTの間の6.1Vのツェナー・ダイオードによってクランプされるまで上昇します。

OUTの電圧が上昇するにつれて、それをモニタしているFBピンの電圧も上昇します。FBピンの電圧がその1.235Vのしきい値を超え、GATEからOUTまでの電圧が4.2Vを超えると、PGピンは“L”ではなくなり、電源の状態が良好であることを示します。

寄生MOSFETの発振

NチャンネルMOSFETは、起動時に出力電圧を上昇させるとき、ソース・フォロワとして動作します。ソース・フォロワの構成設定は、負荷容量が10μF未満のとき、特に電源からVDDピンへの配線インダクタンスが3μHより大きい場合に、25kHz～300kHzで自己発振することがあります。負荷電流が(起動時に)増加するにつれ、発振の可能性が増加します。この種の発振を防ぐには2つの方法があります。最も簡単な方法は、負荷容量を10μF未満にしないことです。配線インダクタンスが20μHより大きい場合、最小負荷容量は100μFに達することがあります。もうひとつの選択肢は、図3に示すように、1.5nFより大きな外部ゲート・コンデンサCpを接続することです。




図3. 小さなCLoadの補償

オフ・シーケンス

スイッチは様々な条件でオフすることができます。UVピンの電圧が1.235Vのしきい値を下回ると、通常のターンオフが開始されます。また、いくつかのフォルト状態により、スイッチがオフします。これらには、入力の過電圧(OVピン)、過電流回路ブレーカ(SENSEピン)または過熱が含まれます。通常、250μAの電流がGATEピンをグランドに引き下げてスイッチをオフします。スイッチがオフするとOUTの電圧が下がり、FBピンの電圧がそのしきい値より低くなります。次いでPGが“L”になって、出力電力が良好ではないことを示します。

VDDが2.65Vより低い状態が5μsより長く続くか、またはINTVCCが2.5Vより低い状態が1μsより長く続くと、スイッチの高速シャットダウンが開始されます。GATEの電圧が140mAの電流によってOUTピンの電圧に引き下げられます。

過電流フォルト

LTC4233はフォールドバック特性の調整可能な電流制限機能を備えており、短絡や過度の負荷電流に対して保護します。アクティブ電流制限中のスイッチ内の過度の電力損失を防ぐため、利用可能な電流がFBピンにより検出される出力電圧に応じて減少します。「標準的性能特性」のグラフに電流制限しきい値のフォールドバック特性を示します。

TIMERによって設定されるタイムアウト遅延より長く電流制限回路が作動すると、過電流フォルトが生じます。MOSFETの電流が(フォールドバックに応じて)2.8A～11.2Aに達すると、電流制限が開始されます。次いで、GATEピンの電圧が140mAのGATEからOUTへの電流によって引き下げられます。電流を11.2Aに制限するためにGATEの電圧が制御されます。

アプリケーション情報

外付けのタイミング・コンデンサをTIMERピンからの100 μ Aのプルアップ電流で充電することにより、この時点で回路ブレーカの時間遅延が始まります。TIMERピンの電圧が1.235Vのしきい値に達すると、(GATEからグランドへの250 μ Aの電流によって)内部スイッチがオフします。「標準的性能特性」のセクションにMOSFETの安全動作領域(SOA)のグラフが含まれています。このグラフから、特定の出力電力でのMOSFETの最大電流制限時間を決定することができます。

TIMERピンをINTV_{CC}に接続すると、デバイスは内部で発生させた(回路ブレーカの)2msの遅延を使うように強制されます。どちらの場合も、FLTピンが“L”になり、過電流フォルトによってパスMOSFETがオフしたことを示します。回路ブレーカの特定の遅延時間に対するタイミング・コンデンサの値を設定するための式は次のとおりです。

$$C_T = t_{CB} \cdot 0.083 [\mu\text{F}/\text{ms}]$$

スイッチがオフした後、TIMERピンがタイミング・コンデンサを2 μ Aのプルダウン電流で放電し始めます。TIMERピンが0.21Vのしきい値に達すると1回のタイマ・サイクルが完了します。8回のTIMERピン・サイクル(1.235Vに上昇してから0.21V未満に下降)と48msのデバウンス時間の経過後、過電流フォルト・ラッチがクリアされている場合は、スイッチを再度オンすることができます。UVピンが0.6Vより低い状態を1 μ s以上保持してから“H”にすると、フォルト・ラッチはクリアされます。TIMERピンがINTV_{CC}に接続されている場合は、過電流フォルト・ラッチがクリアされると、(900msの内部冷却時間と48msのデバウンス時間の経過後に)スイッチを再度オンすることができます。

FLTピンをUVピンに接続した場合、TIMERピンの電圧が0.21Vより低くなるのが8回発生した後に48msのデバウンス時間が経過するとすぐに、デバイスはフォルトを自分で解消してMOSFETをオンすることができます。この自動再試行モードでは、LTC4233は、過電流発生後、TIMERピンのコンデンサで決まる周期で繰り返しオンしようと試みます。自動再試行モードはTIMERピンがINTV_{CC}に接続されているときも機能します。

図4の波形は、短絡後に出力がどのようにラッチオフするかを示しています。TIMERの電圧が上昇するとき、MOSFETの電流は2.8Aです。




図4. 短絡時の波形

電流制限の調整

アクティブ電流制限のデフォルト値は11.2Aです。抵抗をI_{SET}ピンとグランドの間に配置することにより、電流制限しきい値をより低い値に調整することができます。機能ブロック図に示すように、I_{SET}ピンの電圧が(クランプ回路を介して)CSアンプの組み込みオフセット電圧を設定します。このオフセット電圧がアクティブ電流制限値を直接決めます。I_{SET}ピンが開放状態のとき、I_{SET}ピンの電圧は正温度係数のリファレンスによって決まります。この電圧は0.618Vに設定されており、室温で11.2Aの電流制限に対応します。

アプリケーション情報

外付け抵抗 R_{SET} を I_{SET} ピンとグランドの間に配置することにより、20k の R_{ISET} 内部ソース抵抗と共に抵抗分割器が形成されます。この抵抗分割器は I_{SET} ピンの電圧を下げる働きをするので、電流制限のしきい値が下がります。20k 抵抗を使って電流制限のしきい値を 1/2 にすると、電流制限しきい値全体の精度は $\pm 15\%$ に低下します。

(グランドに接続した) スイッチを R_{SET} と直列に接続して使用すると、スイッチを閉じたときだけアクティブ電流制限値を変更できます。この機能を使用すると、動作時の電流を低く設定しつつ、可能な最大の電流制限値を起動時に使用できます。

MOSFET の温度のモニタ

I_{SET} ピンの電圧は温度の上昇とともに直線的に増加します。 I_{SET} ピンの温度プロファイルを「標準的性能特性」のセクションに示します。コンパレータまたは ADC を使って I_{SET} の電圧を測定すると、MOSFET の温度の正確な指標が与えられます。

I_{SET} の電圧は次式に従います。

$$V_{ISET} = \frac{R_{SET}}{R_{SET} + R_{ISET}} \cdot (T + 273^{\circ}\text{C}) \cdot 2.093 [\text{mV}/^{\circ}\text{C}]$$

MOSFET の温度は 20k の R_{ISET} を使用して計算します。

$$T = \frac{(R_{SET} + 20\text{k}) \cdot V_{ISET}}{R_{SET} \cdot 2.093 [\text{mV}/^{\circ}\text{C}]} - 273^{\circ}\text{C}$$

R_{SET} がいない場合、 T は次のようになります。

$$T = \frac{V_{ISET}}{2.093 [\text{mV}/^{\circ}\text{C}]} - 273^{\circ}\text{C}$$

LTC4233 には過熱保護回路が備わっており、 I_{SET} ピンの電圧に近い内部電圧をモニタします。ダイ温度が 155°C を超えると、保護回路によって MOSFET はオフになり、ダイ温度が 135°C に下がるまでオフのままです。

MOSFET の電流のモニタ

MOSFET の電流は、 $1.4\text{m}\Omega$ の内部検出抵抗を通して流れます。検出抵抗の電圧は I_{MON} ピンから流れ出る電流に変換されます。 I_{SENSE} アンプの利得は、MOSFET の電流を基準にすると $10\mu\text{A}/\text{A}$ です。この出力電流は外付け抵抗を使用して電圧に変換し、コンパレータまたは A/D コンバータを駆動することができます。 I_{MON} ピンの電圧適合範囲は $0\text{V} \sim (\text{INTV}_{CC} - 0.7\text{V})$ です。

コンパレータを内蔵したマイクロコントローラは、この電流によって充電されるコンデンサをリセットすることにより、簡単な積分型シングル・スロープ A/D コンバータを構成することができます。コンデンサの電圧がコンパレータをトリップしてコンデンサがリセットされると、タイマが始動します。リセットとリセットの間の時間が MOSFET の電流を示します。

0V フォルトと UV フォルトのモニタ

負荷を過電圧状態から保護するのは OV ピンの主要機能です。図 1 では、(OV ピンを駆動する) 外部抵抗分割器がコンパレータに接続されており、 V_{DD} の電圧が 15.2V を超えると MOSFET をオフします。その後 V_{DD} ピンの電圧が再び 14.9V を下回ると、スイッチは直ちにオンすることができます。LTC4233 では、 OV ピンのしきい値は上昇時には 1.235V で、過電圧からの下降時は 1.215V です。

UV ピンは低電圧保護ピンとして、または「オン」ピンとして機能します。図 1 のアプリケーションでは、MOSFET がオフするのは V_{DD} が 9.23V より低くなったときです。その後 V_{DD} ピンの電圧が 9.88V より高い状態が 48ms 持続すると、スイッチは再びオンすることができます。LTC4233 の UV のオン/オフしきい値は、 1.235V (上昇時) および 1.155V (下降時) です。

低電圧または過電圧の場合、MOSFET はオフし、PG 状態ピンに表示されます。過電圧が解消すると、MOSFET のゲート電圧は、突入電流制限回路によって決まるレートで直ちに上昇します。

アプリケーション情報

パワーグッド表示

フォールドバック電流制限のしきい値を設定するのに加えて、パワーグッド状態を決めるのにFBピンが使われます。図1のアプリケーションでは、OUTピンの外部抵抗分割器を使用してFBピンを駆動します。LTC4233では、FBピンの電圧が1.235Vより高くなるとPGコンパレータは“H”になり、1.215Vより低くなると“L”になります。

PGコンパレータが“H”になると、GATEピンの電圧はOUTピンを基準にしてモニタされます。GATEの電圧からOUTの電圧を差し引いた電圧が4.2Vを超えると、PGピンは“H”になります。これにより、MOSFETが完全にオン状態の間にOUTピンに負荷をかけても問題がないことをシステムに知らせます。(UVピン、OVピンまたはSENSE⁻ピンを使って)GATEがオフするように命令されるか、またはPGコンパレータが“L”になると、PGピンは“L”になります。

設計例

次の設計例(図5)を検討します。T_A = 60°C、V_{IN} = 12V、I_{MAX} = 10A、I_{INRUSH} = 240mA、C_L = 680μF、V_{UVON} = 9.88V、V_{OVOFF} = 15.2V、V_{PGTHRESHOLD} = 10.5V。電流制限フォルトによって、起動シーケンスが自動的に再起動します。

突入電流は、GATEの固定充電レート0.35V/msを使って出力コンデンサを充電するのに必要な電流によって決まります。突入電流は次のように決まります。

$$I_{INRUSH} = C_L \cdot 0.35[V/ms] = 680\mu F \cdot 0.35[V/ms] = 240mA$$

前に述べたように、充電時間は出力電圧(12V)を0.35V/msの出力レートで割って34msになります。12V/240mA(つまり2.9W)のピーク電力損失は、34msでのMOSFETのSOAを超えないようにする必要があります(「標準的性能特性」のMOSFETのSOA曲線を参照)。SOA曲線では、30msの線はV_{DS}の10Vの縦線を4Aで交差します。これにより、30msでの40Wは室温では安全であることが確認できます。3msと30msの線上の各点は、電力(電圧と電流の積)と時間を表し、P²tが50W²s一定となる関係に従います。MOSFETの接合部温度が上昇した場合は、P²tの定数を減定格する必要があります。T_J = 60°Cでは、新しい定数は次のようになります。

$$P^2t(T_J = 60^\circ C) = 50[W^2s] \cdot \left[\frac{150^\circ C - 60^\circ C}{150^\circ C - 25^\circ C} \right]^2 = 26[W^2s]$$




図5. 10A/12Vのカード搭載アプリケーション

アプリケーション情報

34msでの最大電力は減定格された定数を基に、次のように算出できます。

$$P_{\text{MAX}} = \sqrt{\frac{P^2 t(T_J = 60^\circ\text{C})}{t}} = \sqrt{\frac{26 [\text{W}^2\text{s}]}{34\text{ms}}} = 28\text{W}$$

したがって、充電時の電力損失はMOSFETのSOA範囲内にあります。

次に、過電流の間にMOSFET内で失われる電力を制限する必要があります。アクティブ電流制限はタイマを使って、MOSFET内での過度のエネルギー損失を防ぎます。ワーストケースの電力損失はフォールドバック電流制限の電圧対電流のプロファイルが最大のとき生じます。こうなるのは、電流が12.4Aで電圧が V_{IN} の1/2つまり6Vのときです。このプロファイルを見るには、「標準的性能特性」セクションの「電流制限しきい値のフォールドバック」を参照してください。74Wに耐えるためには、MOSFETのSOA曲線によって、最大電流制限タイムアウトを決定します。電流制限値に達する前にMOSFETの動作温度が高くなった場合は、次式に従ってSOAの定数を減定格する必要があります。

$$P^2 t(T_J) = P^2 t(25^\circ\text{C}) \cdot \left[\frac{150^\circ\text{C} - T_J}{150^\circ\text{C} - 25^\circ\text{C}} \right]^2$$

T_J は、周囲温度、パッケージの熱インピーダンス(θ_{JA})、および I^2R による加熱を基に次式で計算されます。

$$T_J = (\theta_{\text{JA}} \cdot I^2 \cdot R_{\text{ON}}) + T_A = 15^\circ\text{C}/\text{W} \cdot (10\text{A})^2 \cdot 14.5\text{m}\Omega + 60^\circ\text{C} = 82^\circ\text{C}$$

SOAのデレレーティング式を使用すると、次のようになります。

$$P^2 t(T_J = 82^\circ\text{C}) = 50 [\text{W}^2\text{s}] \cdot \left[\frac{150^\circ\text{C} - 82^\circ\text{C}}{150^\circ\text{C} - 25^\circ\text{C}} \right]^2 = 15 [\text{W}^2\text{s}]$$

したがって、SOAの定数は $15\text{W}^2\text{s}$ に減定格されます。電流制限タイムアウトの最大値は、修正後の定数と、電流制限時の74Wの損失を基に計算されます。

$$t_{\text{MAX}} = \frac{P^2 t(T_J = 82^\circ\text{C})}{P^2} = \frac{15 [\text{W}^2\text{s}]}{(74\text{W})^2} = 2.7\text{ms}$$

TIMERピンをINTV_{CC}に接続することにより、2msの内部タイマを起動します。LTC4233を構成して過電流フォルト発生後に自動再試行を実行するには、FLTをUVピンに接続します。2msのタイムアウト後、FLTピンはUVピンをプルダウンして起動シーケンスを再開します。

UVピン、OVピン、FBピンの抵抗分割器を使って設定した過電圧、低電圧、パワーグッドのしきい値は、9.88V時にオン、15.2V時にオフの要件に適合します。

図5の最終回路にはほとんど外付け部品がありません。プルアップ抵抗(R7)はPGピンに接続します。一方、20k(R_{MON})はI_{MON}電流を次の比率で電圧に変換します。

$$V_{\text{IMON}} = 10[\mu\text{A}/\text{A}] \cdot 20\text{k} \cdot I_{\text{OUT}} = 0.2[\text{V}/\text{A}] \cdot I_{\text{OUT}}$$

また、INTV_{CC}ピンには1 μF のバイパス・コンデンサ(C1)があり、SENSEとSENSE⁻(ピン34とピン31)の間の接続に注意してください。

アプリケーション情報

レイアウトに関する検討事項

負荷電流が10Aになることがある Hot Swap アプリケーションでは、狭いPCBトラックは広いトラックよりも大きな抵抗値を示し、高い温度で動作します。配線を適度な温度に保つための、1Aあたりの1オンスの銅箔の最小線幅要件は0.02インチです。1Aあたり0.03インチ以上の幅にすることを推奨します。1オンスの銅には約0.5mΩ/平方のシート抵抗があることに注意してください。大電流アプリケーションでは、小さい抵抗の影響が急激に増大します。

入力電源は、ピン1とピン38の間を通るPCBトラックを介してV_{DD}の露出パッドに接続する必要があります。V_{DD}パッドは検出抵抗とMOSFETに接続します。未接続で開放状態の

DNCピンは全体で3つ(ピン6、8、33)あります。SENSE⁻ピン(ピン34)はSENSEピン(ピン31)に接続します。LTC4233の推奨レイアウトを図6に示します。

通常動作時は、MOSFETでの電力損失が1.5Wに達することがあります。この熱を放散するには、SENSEの露出パッドの下にビアがある銅トレースに露出パッドを半田付けします。また、OUTピンもMOSFETからかなりの熱を伝導します。全てのOUTピンは1オンスの銅プレーンに接続します。OUTピンを接続するトレースが高電流に対応する必要があるため、通常はこの銅の領域が存在します。C1 (INTV_{CC}ピンのバイパス・コンデンサ)をINTV_{CC}とGNDの間にできるだけ近づけて配置することも重要です。




図6. 推奨レイアウト

アプリケーション情報



熱に関する検討事項

静止空気でのLTC4233の接合部と基板間の温度上昇を、負荷電流が5A、7.5A、および10Aの場合について、図7と図8の曲線で示します。接合部温度はパッケージで測定しており、基板温度は基板の端で測定しました。この温度上昇は、基板面積が6.45 cm²から103 cm²まで増えるにつれて低下します。これら2つの図は、SENSEパッドの面積がそれぞれ異なっています。

この熱テストボードでは、図6のように2オンスの銅をトップ層でV_{DD}とOUTのトレースの間で均等に分割して使用しています。第2層は、1オンスの銅であり、ビアを介してトップ層のSENSEパッドに接続されます。第2層については、2つのバージョンが検討されています。1つのバージョンでは、トップ層の



ビアのみをカバーする最小サイズのSENSEパッドを使用し、第2層の残りの部分を空にします(図7を参照)。もう1つのバージョンでは、SENSEに接続した銅で第2層を満たします(図8を参照)。第3層はグラウンドに接続された1オンスの銅であり、ボトム層はいくつかの信号トレースを除いてグラウンドに接続された2オンスの銅です。

これらの図の曲線は、MOSFETで発生した熱をOUTピンを介してパッケージから効率的に放熱することができ、パッケージの下のSENSEパッドのサイズが最小限で済むことを示しています。ただし、小さい基板を使用して電流を多めに供給する場合は、SENSEの面積を増やすと接合部温度が下がります。



4233 F07

図7. SENSEパッドが小さい場合の温度上昇



4233 F08

図8. SENSEパッドが大きい場合の温度上昇

LTC4233

アプリケーション情報

その他のアプリケーション

LTC4233の動作範囲は広く、2.9V～15Vです。UV、OVおよびPGの各しきい値はほとんど抵抗を使わずに設定されます。他のすべての機能は電源電圧に依存しません。

Hot Swapアプリケーションに加え、LTC4233は引き抜き可能な負荷カード向けにバックプレーンに搭載したスイッチとしても機能します(図9を参照)。

図10に3.3Vのアプリケーションを示しており、UVしきい値は2.87V、OVしきい値は3.77V、PGしきい値は3.05Vです。

2つのLTC4233デバイスがそれぞれ10Aを負荷に供給する20A並列アプリケーションを最後のページに示します。PNPは、両方のLTC4233が11.2Aの制限に達するまで、一方のデバイスが電流制限の範囲内でフォルトによってオフするのを防ぎます。PNPは、パワーグッド表示が誤っている場合、直列に接続されたMOSFET M1およびM2によって遮断されます。




図9. 挿入によりオン状態になる、バックプレーンに搭載した12V/10Aアプリケーション





図10. 自動再試行機能を備えた3.3V/10Aカード搭載アプリケーション


パッケージ

最新のパッケージ図面については、<http://www.linear-tech.co.jp/designtools/packaging/>を参照してください。

WHH Package
Variation: WHH38MA
38-Lead Plastic QFN (5mm × 9mm)
 (Reference LTC DWG # 05-08-1934 Rev 0)



RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS
 APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED




- 注記:
1. 図は JEDEC のパッケージ外形ではない
 2. 図は実寸とは異なる
 3. 全ての寸法はミリメートル
 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない
モールドのバリは(もしあれば)各サイドで 0.20mm を超えないこと
 5. 露出パッドは半田メッキとする
 6. 灰色の部分はパッケージの上面と底面のピン 1 の位置の参考に過ぎない

LTC4233

標準的応用例

12V/20Aの並列アプリケーション



関連製品

製品番号	説明	注釈
LTC4210	シングル・チャンネル Hot Swap コントローラ	2.7V ~ 16.5V で動作、アクティブ電流制限、SOT23-6
LTC4211	シングル・チャンネル Hot Swap コントローラ	2.5V ~ 16.5V で動作、多機能電流制御、MSOP-8 または MSOP-10
LTC4212	シングル・チャンネル Hot Swap コントローラ	2.5V ~ 16.5V で動作、パワーアップ・タイムアウト機能、MSOP-10
LTC4214	負電圧 Hot Swap コントローラ	0V ~ -16V で動作、MSOP-10
LTC4215	I ² C 互換モニタ機能を備えた Hot Swap コントローラ	2.9V ~ 15V で動作、電流と電圧をモニタする 8 ビット ADC
LTC4217	2A 一体型 Hot Swap コントローラ	2.9V ~ 26.5V で動作、調整可能な 5% 精度の電流制限
LTC4218	5% 精度 (15mV) の電流制限機能を備えた Hot Swap コントローラ	2.9V ~ 26.5V で動作、調整可能な電流制限、SSOP-16、DFN-16
LTC4219	5A 一体型 Hot Swap コントローラ	12V および 5V のプリセット・バージョン、10% 精度の電流制限
LT [®] 4220	正電圧と負電圧、デュアル・チャンネル、Hot Swap コントローラ	±2.7V ~ ±16.5V で動作、SSOP-16
LTC4221	デュアル Hot Swap コントローラ/シーケンサ	1V ~ 13.5V で動作、多機能電流制御、SSOP-16
LTC4227	デュアル理想ダイオードおよびシングル Hot Swap コントローラ	2.9V ~ 18V で動作、冗長電源用の PowerPath™ と突入電流の制御
LTC4228	デュアル理想ダイオードおよび Hot Swap コントローラ	2.9V ~ 18V で動作、2つの電源レール、MicroTCA、冗長電源および電源ホールドアップ・アプリケーション用の PowerPath と突入電流の制御
LTC4230	トリプル・チャンネル Hot Swap コントローラ	1.7V ~ 16.5V で動作、多機能電流制御、SSOP-20
LTC4232	5A 一体型 Hot Swap コントローラ	2.9V ~ 15V で動作、調整可能な 10% 精度の電流制限
LTC4234	20A 保証の SOA Hot Swap コントローラ	2.9V ~ 15V で動作、調整可能な 11% 精度の電流制限