

特長

- 4つの電源を完全にシーケンスおよびモニタ
– 最小の外付け回路で6つの電源に対応
- カスケード接続により、電源を追加可能
- 逆順または同時に電源切断
- チャージポンプが外付け MOSFET をドライブ
- 外付けプルアップ抵抗なしで電源シャットダウン・ピンをドライブ
- 10 μ A の出力電流により、電源のソフトスタートが可能
- 電源投入/切断のいずれにも対応できる Done インジケータ
- 電源間の時間遅延を調整可能
- パワーグッド・タイマ
- 電源電圧モニタ・エラーと電源シーケンス・エラーの検出および報告
- 16ピン細型 SSOP パッケージ

アプリケーション

- 複数の I/O および コア 電圧を使用する ASIC 向けシーケンス電源
- 複数電源を備えたシステムにおけるラッチアップ防止

概要


LTC[®]2924 は、外付け N チャネル MOSFET やシャットダウン・ピンを搭載した電源と併用できるように設計された電源シーケンサです。1 個の LTC2924 で 4 個の電源を完全にシーケンス可能であり、最大 5 個の電源を 6 番目のマスタ電源に対してシーケンス可能です。LTC2924 は、シーケンスされる電源 1 個につき 2 本の帰還抵抗とヒステリシスを設定するための 1 本の抵抗という、最低限の外付け部品しか必要としません。

内部で安定化されるチャージポンプが、外付けのロジックおよびサブロジック・レベル MOSFET にゲートドライブ電圧を供給します。1 個のコンデンサを付加することにより、電源投入と電源切断の両方のシーケンシングにおいて電源間の時間遅延を調整することができます。また、2 個目のコンデンサを付加することにより、いずれかの電源が指定の時間内にオンにならなかったことを検出するためのパワーグッド・タイマをイネーブルすることができます。電源シーケンシングと制御入力に関するエラーは検出された後、FAULT 出力で通知されます。LTC2924 は 1% 精度で電源電圧をモニタできる高精度の入力コンパレータを搭載しています。


複数の LTC2924 を容易にカスケード接続できるので、実質的に無限の数の電源をシーケンス可能です。

LT、LTC、LTM、Linear Technology および Linear のロゴはリニアテクノロジー社の登録商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。


標準的応用例



パワーアップ・シーケンス



パワーダウン・シーケンス




LTC2924

絶対最大定格

(Note 1)

電源電圧 (V_{CC})	-0.3V ~ 6.5V
入力電圧	
ON, IN1 ~ IN4	-0.3V ~ ($V_{CC} + 0.3V$)
PGT, TMR, HYS/CFG	-0.3V ~ ($V_{CC} + 0.3V$)
オープンドレイン出力電圧	
\overline{FAULT} , \overline{DONE}	-0.3V ~ ($V_{CC} + 0.3V$)
出力電圧	
(OUT1 ~ OUT4) (Note 5)	-0.3V ~ ($V_{CC} + 4.5V$)
動作温度範囲	
LTC2924C	0°C ~ 70°C
LTC2924I	-40°C ~ 85°C
保存温度範囲.....	-65°C ~ 150°C
リード温度 (半田付け, 10秒)	300°C

ピン配置



発注情報

無鉛仕上げ	テープアンドリール	製品マーキング	パッケージ	温度範囲
LTC2924CGN#PBF	LTC2924CGN#TRPBF	2924	16-Lead Plastic SSOP	0°C to 70°C
LTC2924IGN#PBF	LTC2924IGN#TRPBF	2924I	16-Lead Plastic SSOP	-40°C to 85°C
鉛仕上げ	テープアンドリール	製品マーキング	パッケージ	温度範囲
LTC2924CGN	LTC2924CGN#TR	2924	16-Lead Plastic SSOP	0°C to 70°C
LTC2924IGN	LTC2924IGN#TR	2924I	16-Lead Plastic SSOP	-40°C to 85°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。

無鉛仕上げの製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

テープアンドリールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandree/> をご覧ください。

電気的特性 ●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V_{CC} = 3\text{V} \sim 6\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
電源						
V_{CC}	Input Supply Range		● 3		6	V
I_{CC}	Input Supply Current		●	1.5	3	mA
ONのしきい値						
$V_{ON(TH)}$	ON, Low to High Threshold		● 0.6000	0.6060	0.6121	V
$V_{OFF(TH)}$	ON, High to Low Threshold		● 0.6014	0.6074	0.6135	V
IN1～IN4のしきい値						
$V_{ON(TH)}$	IN1-IN4 Low to High Threshold		● 0.6020	0.6081	0.6142	V
$V_{OFF(TH)}$	IN1-IN4 High to Low Threshold		● 0.6026	0.6087	0.6148	V
ON、IN1～IN4の特性						
V_{FAULT}	ON, IN1-IN4 High Speed Low Fault Threshold		● 0.33	0.4	0.48	V
$I_{ON(HYS)}$	ON, IN1-IN4 Hysteresis Current Range	$V_{ON} \geq V_{ON(TH)}$ (Note 2)	● 0.5		50	μA
$I_{ON(ERROR)}$	ON, IN1-IN4 Hysteresis Current Error	$1 - (I_{ON(HYS)}/(0.5/R_{HYS}))$, $V_{ON(TH)} = 1\text{V}$ $0.5\mu\text{A} \leq I_{ON} < 25\mu\text{A}$ $25\mu\text{A} \leq I_{ON} \leq 50\mu\text{A}$	●		± 22 ± 10	% %
I_{LEAK}	ON, IN1-IN4 Leakage (Below Threshold)	$V_{ON(TH)} = 0.5\text{V}$	●	2	± 100	nA
$V_{ON(HYS)}$	ON, IN1-IN4 Minimum Hysteresis Voltage	$I_{HYS} \cdot R_{IN}$ (Note 6)	● 4			mV
OUT1～OUT4の特性						
$V_{OUT(EN)}$	OUT1-OUT4 Gate Drive Voltage	$I_{OUTn} = 0$		$V_{CC} + 4.5$	$V_{CC} + 6$	V
$I_{OUT(EN)}$	OUT1-OUT4 On Current	OUT_n On, $V_{OUT} = (V_{CC} + 4\text{V})$	● 8.6	10	11.2	μA
$R_{OUT(OFF)}$	OUT1-OUT4 Off Resistance to GND	OUT_n Off, $I_{OUT} = 2\text{mA}$	●		240	Ω
HYSの特性						
R_{HYS}	HYS Current Programming Resistor Range	(Notes 2, 3)		10k	1M	Ω
V_{HYS}	HYS Programming Voltage	R_{HYS} Tied to GND R_{HYS} Tied to V_{CC}		0.5 $V_{CC} - 0.5$		V V
TMRの特性						
I_{TMR}	Timer Pin Output Current	Timer On, $V_{TMR} \leq 0.9\text{V}$	● 4	5	6	μA
$V_{TH(HI)}$	Timer High Voltage Threshold	$V_{CC} = 5\text{V}$	0.93	1	1.07	V
PGTの特性						
I_{PGT}	Power Good Timer Pin Output Current	Power Good Timer On, $V_{PGT} \leq 0.9\text{V}$	● 4	5	6	μA
V_{PGT}	Power Good Timer Fault Detected Voltage Threshold	$V_{CC} = 5\text{V}$	0.93	1	1.07	V

LTC2924

電気的特性 ●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V_{CC} = 3\text{V} \sim 6\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
DONE の特性							
$R_{D(LO)}$	DONE Pin Pull-Down Resistance to GND	DONE = Low, $I = 2\text{mA}$	●			100	Ω
$I_{D(HI)}$	DONE Pin Off Leakage Current	DONE = High	●			15	μA
FAULT の特性							
$R_{FAULT(LO)}$	FAULT Pin Pull-Down Resistance to GND	FAULT Being Pulled Low Internally, $I = 2\text{mA}$	●			400	Ω
$I_{FAULT(HI)}$	FAULT Pin Off Leakage Current	FAULT High	●			2	μA
$V_{FAULT(HI)}$	Voltage Above Which an Externally Generated FAULT Condition Will Not be Detected		●	1.6			V
$V_{FAULT(LO)}$	Voltage Below Which an Externally Generated FAULT Condition Will be Detected		●			0.6	V
$R_{F(EXT)}$	External Pull-Up Resistance		●	10			$\text{k}\Omega$
t_{FAULT}	Externally Commanded FAULT Below $V_{FAULT(LO)}$ to OUT1-OUT4 Pull-Down On Delay		●			1	μs
$t_{FAULT(MIN)}$	Externally Commanded FAULT Minimum Time Below $V_{FAULT(LO)}$	(Note 4)		1			μs

Note 1 : 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2 : ヒステリシス電流は最小 500nA が必要。ヒステリシス電流は 50 μA を超えてもかまわないが、精度は保証されない。








Note 3 : HYS/CFG ピンは外付け抵抗を使って GND に引き下げるかまたは V_{CC} に引き上げる必要がある。詳細については「アプリケーション情報」を参照。

Note 4 : 設計によって決定され、製造時にはテストされない。FAULT ピンをプルダウンしている外部回路は 1 μs 以上の間信号を $V_{FAULT(LO)}$ 以下に保つ必要がある。

Note 5 : 内部回路は OUT n ピンを絶対最大定格以上にドライブする可能性がある。

Note 6 : R_{IN} は、ON ピンと IN1 ピン～IN4 ピンに接続された抵抗分割器を構成する 2 本の抵抗を並列接続した値。

標準的性能特性



ピン機能

IN1～IN4 (ピン1、2、3、4) : シーケンス制御される電源モニタ入力。このピンは、シーケンス制御される各電源とGNDの間の外付け抵抗分割器に接続します。パワーオン・シーケンスの間、このピンが0.61V (標準)になると、シーケンス制御される電源(OUT1～OUT4の各ピンによってイネーブルされる)が望みのパワーオン・シーケンス電圧に達したことを示します。0.61Vのしきい値が検出されると、ヒステリシス電流(HYSピンによって設定される)がIN1～IN4の各ピンからソースされます。パワーオフ・シーケンスの間、このピンが0.61Vになると、シーケンス制御される電源が望みのパワーオフ電圧に達したことを示します。0.61Vのしきい値が検出されると、ヒステリシス電流はなくなります。

OUT1～OUT4 (ピン5、6、7、8) : シーケンス制御される電源のイネーブル。このピンは、シーケンス制御される各電源のシャットダウン・ピンまたは外付け直列NチャネルMOSFETのゲートに接続します。(このピンを“L”にすると、シーケンス制御される電源がオフするように指示されます。)ディスエーブルされると、各出力は240Ωより小さい抵抗でGNDに接続されます。イネーブルされると、各出力は10μA (標準)の内部電流源を介して、内部で生成されたチャージポンプ電源(公称 $V_{CC} + 5V$)に接続されます。

FAULT (ピン9) : フォルト・ピン。このピンは外付けの10k抵抗で“H”に引き上げます。フォルト状態が検出されると、LTC2924はこのピンを“L”に引き下げます(詳細については「アプリケーション情報」を参照)。このピンを外部で“L”に引き下げると、シーケンス制御されないで同時にパワーオフします。

DONE (ピン10) : 完了ピン。このピンは外付けの10k抵抗で“H”に引き上げます。パワーオン・シーケンスの完了時に、このオープンドレイン出力は“L”になります。パワーオフ・シーケンスの終了時に、LTC2924はこのピンをフロート状態にします。複数のLTC2924をカスケード接続するには、「アプリケーション情報」のDONEピンの接続に関する説明を参照してください。

V_{CC} (ピン11) : LTC2924の電源入力。すべての内部回路はこのピンから給電されます。V_{CC}は低ノイズの電源電圧に接続し、少なくとも0.1μFのコンデンサを使ってLTC2924の近くでGNDにバイパスします。

PGT (ピン12) : パワーグッド・タイマ。PGTピンにより、電源がOUT1ピン～OUT4ピンによってイネーブルされた後オンする

のに許容される時間が設定されます。このピンとグラウンドの間にコンデンサを接続することにより、200ms/μFの時間が設定されます。PGTピンは、OUT1～OUT4の各ピンがアサートされる前にリセットされます。PGTピンの電圧が1Vに達すると、フォルト状態がアサートされます。パワーグッド・タイマ機能をディスエーブルするには、PGTピンをグラウンドに直接接続する必要があります。C_{PGT}/C_{TMR}の比を1～100の間に保ちます。


GND (ピン13) : グラウンド。すべての内部回路はGNDピンに戻されています。このピンは、シーケンス制御される電源のグラウンドに接続します。

TMR (ピン14) : タイマ・ピン。このピンとグラウンド間に接続されたコンデンサにより、電源レディー (IN1～IN4)信号とシーケンスにおいて次の電源がイネーブル(OUT1～OUT4)されるまでの間の時間遅延が200ms/μFに設定されます。シーケンス制御によってオンまたはオフする電源間で遅延が不要な場合は、TMRをフロート状態にしておくことができます。TMRピンをフロート状態にしておく場合は、PGTを接地します。内部フォルト状態が生じると、TMRはフォルト状態が解除されるまでV_{CC}になり、このことを知らせます。TMRピンには他のどの回路も接続しないでください。

HYS/CFG (ピン15) : ヒステリシス電流の設定とカスケードの構成。このピンとGNDの間に抵抗を接続することにより、INとONの各ピンからソースされる0.5/R_{EXT} (標準)のヒステリシス電流が設定されます。複数のLTC2924をカスケード接続する場合、HYS/CFGピンは**最初の**LTC2924の位置を設定するのにも使用されます。詳細については「アプリケーション情報」を参照してください。

ON (ピン16) : オン・ピン。LTC2924に電源のパワーアップ・シーケンス(パワーオン・シーケンス)またはパワーダウン・シーケンス(パワーオフ・シーケンス)を指示します。通常、システム・コントローラに接続します。0.61V (標準)を超えると、このピンにヒステリシス電流が流れます。このピンには0.61Vの高精度なしきい値があるので、シーケンス制御されない電源の電圧を検出してパワーオン・シーケンスを始動させるのに使用できます。詳細については「アプリケーション情報」を参照してください。複数のLTC2924をカスケード接続するには、「アプリケーション情報」のONピンの接続に関する説明を参照してください。

機能ブロック図



2924 BD

動作




図1.4個の電源のパワーオン・シーケンスとパワーオフ・シーケンス

LTC2924は、外付けNチャネルMOSFETやシャットダウン・ピンを搭載した電源と併用できるように設計された電源シーケンス制御器です。1個のLTC2924により、4個の電源を完全にシーケンス制御することができます(図1を参照)。内部で安定化されたチャージポンプが、外付けのロジックレベルおよびサブロジック・レベルのMOSFETをドライブするためのゲート電圧($V_{CC} + 5V$)を供給します。1個のコンデンサを付加することにより、パワーオンとパワーオフの両方のシーケンスにおいて電源間の時間遅延を調整することができます。2個目のコンデンサを付加することにより、いずれかの電源が設定時間内にオンにならなかったことを検出するパワーグッド・タイムをイネーブルすることができます。

ONピンの信号を使って、LTC2924にパワーオン・シーケンスとパワーダウン・シーケンスの開始の指示を行います。パワーオン・シーケンスを指示するには、システム・コントローラ、または電源からの抵抗分割器によってONピンを0.61Vより高くします。電圧コンパレータがONコマンドを検出し、シーケンス制御ロジックにパワーオン・シーケンスを開始するように指示します。

パワーオン・シーケンスが開始すると、TMRを接地するスイッチが開放されて5 μ Aの電流源が外付けコンデンサ C_{TMR} を充電します(図2を参照)。このコンパレータの電圧が1Vを超え




図2.4個の電源のパワーオン・シーケンス

動作

ると、コンパレータがロジックに指示することにより、チャージポンプが始動してOUT1が最初の電源をオンすることができます。外付けコンデンサをグラウンドに短絡しているスイッチをオフし、5 μ Aの電流源がC_{PGT}コンデンサを充電できるようにすることにより、パワーグッド・タイマ回路もイネーブルされます。

出力回路は、OUT1ピンをグラウンドに短絡しているスイッチを開放し、チャージポンプに接続されている10 μ Aの電流源をイネーブルすることによって応答します。OUT1ピンは、電源のシャットダウン・ピン、またはシーケンス制御される電源の出力と直列に接続されているNチャネルMOSFETのゲートのどちらかに接続することができます。

電源がオンすると、IN1ピンに接続された抵抗分割器がIN1ピンの電圧を引き上げ始めます。このピンの電圧が0.61Vを超えると、コンパレータがロジックに最初の電源がオンであることを知らせます。この時点でIN1ピンから電流がソースされ、入力コンパレータのヒステリシス電流として機能します。これにより、アプリケーションがパワーオフ・シーケンス時の低いパワーオフ電圧の検出を選択できます。パワーグッド・タイマ (PGT) 回路に信号が送られ、PGTコンデンサがリセットされます。タイマ回路がイネーブルされ、最後の電源がオンするまでこのサイクルが繰り返されます。

最後の電源がオンすると、 $\overline{\text{DONE}}$ ピンのプルダウン・スイッチがオンして、パワーオン・シーケンスが完了したことを知らせます。

電源がイネーブルされてからターンオンに失敗し、PGTピンの電圧が1Vを超えると、LTC2924は、すべてのOUTピンをグラウンドに引き下げることによってすべての電源をディスエーブルします。FAULTピンを“L”にすることによってフォルト状態が通知されます。

ONピンと各INピンにソースされるヒステリシス電流はHYS/CFGピンで設定されます。この電流は、通常グラウンドに引き下

げられる外付け抵抗によって決まります。ヒステリシス電流は0.5V/R_{HYS}です。

パワーオフ・シーケンスは、パワーオン・シーケンスが完了した後、ONピンを0.61Vより低くすることによって開始されます (図3を参照)。パワーオフ・シーケンスでは、パワーオン・シーケンスの逆順で電源をオフします。OUT4を最初にオフします。各電源のパワーダウンのシーケンス制御の間、タイマ機能を使用されます。PGTは使用されません。パワーオフ・シーケンスの終了は、LTC2924が $\overline{\text{DONE}}$ ピンをフロート状態にすることによって通知されます。




図3.4個の電源のパワーオフ・シーケンス

2924 F03

アプリケーション情報

1個のLTC2924により、最大5個の電源を6番目のマスタ電源にシーケンス制御することができます(図4を参照)。最初の電源のターンオンはONピンによって検出されます。2番目～5番目の電源はOUT1ピン～OUT4ピンによってイネーブルされ、それぞれIN1ピン～IN4ピンによってターンオンが検出されます。最後の電源はDONEピンによってイネーブルされます。通常、このピンはインバータを介して電源に接続されます。このアプリケーションは、電源がシーケンス制御によって順次オンし、同時にオフする場合に使用されます。複数のLTC2924をカスケード接続して、8個以上の電源のシーケンス制御を容易に行うことができます。「複数のLTC2924のカスケード接続」のセクションを参照してください。

ヒステリシス電流とINピンの帰還抵抗の選択

IN1ピン～IN4ピンは、抵抗分割器を使ってシーケンス制御される電源に接続します。抵抗は最初に選択するヒステリシス電流 I_{HYS} から計算し、 R_{HYS} を次のように計算します。

$$R_{HYS} = \frac{0.5V}{I_{HYS}}; 0.5\mu A \leq I_{HYS} \leq 50\mu A$$

シーケンス制御される各電源に対して、パワーオン・シーケンス時に電源がオンとみなされるときに電圧(V_{ON})とパワーオフ・シーケンス時に電源がオフとみなされるときに電圧(V_{OFF})を選択します。




図4.6 電源シーケンサのブロック図

アプリケーション情報

図5と図6に示すように、各1対の抵抗は次のように計算できます。

$$R_B = \frac{V_{ON} - V_{OFF}}{I_{HYS}}$$

$$R_A = \frac{R_B \cdot 0.61V}{V_{ON} - 0.61V}$$

以下の例(図5)では、 I_{HYS} は $50\mu A$ です。これは次の R_{HYS} 抵抗に対応します。

$$R_{HYS} = \frac{0.5V}{50\mu A} = 10k\Omega$$




図5. I_{HYS} 、帰還抵抗の設計

図5では、 $V_{ON} = 2.2V$ および $V_{OFF} = 1V$ です。上で得られた式を使用すると以下のようになります。

$$R_B = \frac{2.2V - 1V}{50\mu A} = 24k\Omega$$

$$R_A = \frac{24k\Omega \cdot 0.61V}{2.2V - 0.61V} = 9.2k\Omega$$

ヒステリシス電圧のチェック

抵抗 R_B および R_A を計算してから、ONピンおよびIN1ピン～IN4ピンのヒステリシス電圧をチェックして $4mV$ より高いことを確認します。以下の式を使用します。

$$V_{HYS} = \frac{(V_{ON} - V_{OFF}) \cdot R_A}{R_A + R_B}$$

For this example:

$$V_{HYS} = \frac{(2.2V - 1V) \cdot 9.2k\Omega}{9.2k\Omega + 24k\Omega} = 0.33V$$

これは $4mV$ より高い値です。




図6. 標準的な電源シーケンサ

アプリケーション情報

ONピンおよびIN1ピン～IN4ピンの浮遊容量を最小限に抑えます。実際に考慮すべき事項として、これらの抵抗はできるだけLTC2924に近づけて配置します。

抵抗の計算の詳細

この例では、LTC2924が、パワーオン・シーケンス時に電源がオンであることを検出し、パワーオフ・シーケンス時に電源がオフであることを検出するとき、INピンの電圧は0.61Vになります。

次のデルタ電圧 ΔV は電圧差を表します。

$$\Delta V = 2.2V - 1V = 1.2V$$

この R_B のデルタ電圧はヒステリシス電流 I_{HYS} と R_B の積に等しくなります。したがって次のようになります。

$$R_B = \frac{\Delta V}{I_{HYS}} = \frac{1.2V}{50\mu A} = 24k\Omega$$

2.2V のパワーオン電圧での電流 I_{RB} は次のようになります。

$$I_{RB} = \frac{2.2V - 0.61V}{24k} = 66\mu A$$

パワーオン・シーケンス時には $I_{HYS} = 0$ になるので、 I_{FB} は I_{RB} に等しくなり、 R_A は次のようになります。

$$R_A = \frac{0.61}{66\mu A} = 9.2k$$

V_{OFF} に関する注意事項

約0.8Vより低い V_{OFF} 電圧を必要とする設計では注意が必要です。負荷の多くはこのレベルでの大きな電流の使用を停止するので、電源がこの電圧より低くなるのに長い時間を要する可能性があります。この電圧以下の V_{OFF} 電圧が必要な場合、電源が適切な時間で放電するように、電源の出力に抵抗負荷を追加することを検討してください。

タイミング・コンデンサの選択

パワーオン・シーケンス時には、タイマを使って1つの電源がオンしきい値に達する時点と次の電源がイネーブルされる時点の間に遅延を発生させます。パワーオフ・シーケンス時には、タイマを使って1つの電源がオフしきい値に達する時点と次の電源がディスエーブルされる時点の間に遅延を発生させます。次式を使ってタイミング・コンデンサを選択します。

$$C_{TMR} [\mu F] = t_{DELAY} \cdot 5\mu F/s$$

TMRピンを未接続のままにすると、遅延時間が最小になります。TMRピンを未接続にする場合、PGTピンを接地します。遅延時間の精度は、コンデンサの漏れ電流(公称充電電流は5 μA)およびコンデンサの許容誤差の影響を受けます。漏れ電流の少ないセラミック・コンデンサを推奨します。

パワーグッド・タイマ(PGT)コンデンサの選択

パワーオン・シーケンス時には、PGTを使って電源が望みのオン電圧に達することができなかったことを検出することができます。PGTは、電源がOUT1ピン～OUT4ピンによってイネーブルされる各時点でイネーブルされます。また、PGTは、電源が望みのオン電圧であることをIN1ピン～IN4ピンが検出する各時点でリセットされます。次式を使ってPGTタイムアウト・コンデンサを選択します。

$$C_{PGT} [\mu F] = t_{PGT} \cdot 5\mu F/s$$

PGTが不要な場合、PGTピンをグランドに短絡する必要があります。PGTタイムアウトの精度は、コンデンサの漏れ電流(公称充電電流は5 μA)およびコンデンサの許容誤差の影響を受けます。漏れ電流の少ないセラミック・コンデンサを推奨します。 C_{PGT}/C_{TMR} の比は1～100の間に保ちます。 C_{PGT}/C_{TMR} の最大比率を超える C_{PGT} の値が必要な場合、 C_{TMR} を相応に大きな値にします。

アプリケーション情報




図 7.2 個の LTC2924 をカスケード接続して最大 8 個の電源を完全にシーケンス制御




図 8.3 個の LTC2924 をカスケード接続して最大 12 個の電源を完全にシーケンス制御

複数の LTC2924 のカスケード接続

2 個以上の LTC2924 をカスケード接続して、8 個、12 個、またはそれ以上の電源を完全にシーケンス制御することができます。LTC2924 で 8 個および 12 個の電源をシーケンス制御するための構成方法を図 7 および図 8 に示します。さらに多くの電源をシーケンス制御するには、図 8 の回路を使って中間に LTC2924 を追加します。

カスケード・ストリングの最後の LTC2924 には、 $\overline{\text{DONE}}$ ピンにプルアップ抵抗が必要であることに注意してください。カスケード・ストリングの最初でない LTC2924 には、グランドではなく V_{CC} に接続されたヒステリシス電流設定抵抗 R_{HYS} が必要です。 R_{HYS} 抵抗の値は一定に保ちます。 FAULT ピンはすべて相互接続し、1 本の 10k 抵抗でプルアップします。

複数の LTC2924 をカスケード接続する回路を設計するときには注意する必要があります。以下のガイドラインを使用します。

- カスケード・チェーンの LTC2924 のすべての V_{CC} ピンおよびグランド・ピンは、同じ電源に接続する必要があります。
- グランド・ピンはグランド・プレーンを介して接続します。
- カスケード接続された LTC2924 は、 $\overline{\text{DONE}}$ ピンの通常出力とも ON ピンの入力とも異なるレベルやパルスの組み合わせを使って情報をやり取りします。**DONE** ピンと **ON** ピンの間のノードにはどの部品も接続しないでください。このノードの寄生容量は 75pF 以下に抑えます。 $\overline{\text{DONE}}$ と ON の間の回路トレースを配線するときには注意する必要があります。可能であれば、トレースをグランド・プレーンに近づけて配線し、トレースを両側のグランド・トレースでシールドします。このノードの漏れ電流は 2 μA 以下に保つ必要があります。

アプリケーション情報




図9. 使用しないOUTピンおよびINピンの接続

使用しないOUTピンおよびINピンの接続

LTC2924の使用しないOUTピンおよびINピンの接続方法を図9に示します。使用しないOUTとINの対は、適切な動作を保証するために相互接続する必要があります。

フォルト検出

LTC2924は非常に高性能のフォルト検出機能を備えており、以下を検出できます。

- パワーオン・シーケンスおよびパワーオフ・シーケンスのエラー
- システム・コントローラのコマンド・エラー
- パワーオン・タイムアウト障害(パワーグッド・タイマがイネーブルされている場合)
- 外部からのコマンドによるフォルト($\overline{\text{FAULT}}$ ピンが“L”に引き下げられた状態)

上記のフォルトのいずれかが検出されると、LTC2924は、**OUT1ピン～OUT4ピンを直ちに“L”に引き下げ、すべての電源をオフします。**LTC2924が制御する電源の1つでフォルト状態が検出されると(「内部で生成された」フォルト)、 $\overline{\text{FAULT}}$ ピンが直ちに“L”になり、フォルト状態を通知します。

フォルト状態の解除

LTC2924内部でフォルト状態を解除するためには、以下の条件を満たす必要があります。

- 4本のINピンがすべて0.61Vより低い。
- ONピンが0.61Vより低い。
- 外部で生じたフォルトの場合、 $\overline{\text{FAULT}}$ ピンがプルダウンされていない。

フォルト状態インジケータ

LTC2924がコマンドによるフォルトを受け取る(カスケード接続されたLTC2924または外部ソースが $\overline{\text{FAULT}}$ ピンをプルダウンする)と、LTC2924はTMRピンを“L”に引き下げます。LTC2924が内部フォルト検出回路からフォルト自体を検出すると、TMRピンを V_{CC} に引き上げることによって通知します。この内部/外部フォルト・インジケータは、複数のLTC2924がカスケード接続されている場合にフォルト状態の発生源を探す際に、特に役立ちます。

ONピンが“H”のときにフォルトが発生すると、TMRピン上のフォルト状態の表示は、ONピンが“L”になるまで有効です。

アプリケーション情報

TMR ピンが V_{CC} 電圧に達するまでしばらく時間がかかる可能性があるので注意してください。このピンは、TMR 機能に使用されるのと同じ $5\mu A$ の電流源で V_{CC} に引き上げられます。タイマ・コンデンサが大きくなるほど、この時間は長くなります。フォルト状態で TMR ピンが V_{CC} に達するのに要する時間を概算するには、通常のタイマ時間に V_{CC} (単位はボルト) を掛けます。2 個以上の LTC2924 デバイスがカスケード接続されているときの \overline{FAULT} ピンの接続については、図 7 および図 8 を参照してください。

シーケンス・エラー

LTC2924 は、パワーオン・シーケンス時およびパワーオフ・シーケンス時にオンする電源を常に追尾します。また、LTC2924 は、すべての電源がシーケンス制御によってオンした後、各 IN ピンをモニタします。IN1 ピン～IN4 ピンでモニタされる電源が“H”になるべきところ“L”になると、フォルト状態が検出されます。4 つの OUT ピンのすべてが“L”になり、 \overline{FAULT} ピンが“L”に引き下げられます。

IN1～IN4 のどのピンでも、シーケンス・エラーを検出する高精度電圧しきい値は、通常のしきい値 (約 $0.61V$) と同じ値です。LTC2924 で使用されている高精度電圧コンパレータは、サンプリングによる手法を採用して精度を改善しています。サンプル時間は約 $20\mu s$ です。シーケンス・エラーを検出する速度を改善するため、低電源検出用に補助の高速コンパレータが使用されています。高速コンパレータの電圧しきい値は約 $0.4V$ ($V_{ON(FAULT)}$) です。電源がオンになるべきときに、このしきい値を下回る電圧が検出されると、約 $1\mu s$ のフォルトが生じます。

システム・コントローラのオン・コマンド・エラー

LTC2924 が ON ピンを介してパワーオン・コマンドを受け取ると、パワーオン・シーケンスが完了する (たとえば、 \overline{DONE} がアサートされる) まで ON ピンは $0.61V$ より高く保つ必要があります。LTC2924 のパワーオン・シーケンスが完了する前に ON コマンドがなくなると、フォルト状態とみなされます。“H”状態の OUT1～OUT4 ピンすべてが“L”に引き下げられ、 \overline{FAULT} ピンが“L”に引き下げられます。

これはパワーオフ・シーケンスでも同様です。LTC2924 がパワーオン・シーケンスを完了して ON ピンが“L”になると、パワーオフ・シーケンスが完了するまで ON を $0.61V$ より低く保つ必要があります。パワーオフ・シーケンスが完了する前に ON ピンが $0.61V$ より高くなると、フォルト状態とみなされます。“H”状態のどの OUT n ピンも直ちに“L”に引き下げられ、 \overline{FAULT} ピンが“L”に引き下げられます。

パワーオン・タイムアウト・エラー


LTC2924 の PGT が使用されている (グラウンドに接続されていない) 場合、PGT ピンが約 $1V$ を超えると、フォルト状態が検出されます。パワーオン時にこれが生じると、既に“H”状態の OUT1～OUT4 ピンすべてが“L”に引き下げられ、 \overline{FAULT} ピンが“L”に引き下げられます。

外部からのコマンドによるフォルト


外部回路によって \overline{FAULT} ピンが“L”に引き下げられると、外部フォルト状態が検出され、すべての OUT ピンが“L”に引き下げられます。外部からのコマンドによるフォルトが検出された後も、LTC2924 は、フォルト状態を解除するための条件が満たされるまで \overline{FAULT} ピンをプルダウンします (「フォルト状態の解除」参照)。

標準的応用例


直列 MOSFET の電源シーケンサ



パワーアップ・シーケンス




パワーダウン・シーケンス




標準的応用例

シャットダウン・ピンの電源シーケンサ




パワーオフ・シーケンスのタイマ遅延より長いパワーオン・シーケンスのタイマ遅延




標準的応用例


遅延検出ピン付き2電源シーケンサ、1チャンネルは使用しない



パワーオン




パワーオフ




標準的応用例


高精度負電源レール・シーケンサ



パワーアップ・シーケンス




パワーダウン・シーケンス



パッケージ

最新のパッケージ図面については、<http://www.linear-tech.co.jp/designtools/packaging/> を参照してください。

GNパッケージ 16ピン・プラスチックSSOP(細型0.150インチ) (Reference LTC DWG # 05-08-1641)



NOTE :

1. 標準寸法：インチ
 2. 寸法はインチ/(ミリメートル)
 3. 図は実寸とは異なる
- * 寸法にはモールドのバリを含まない
モールドのバリは各サイドで 0.006^* (0.152mm) を超えないこと
- ** 寸法にはリード間のバリを含まない
リード間のバリは各サイドで 0.010^* (0.254mm) を超えないこと


改訂履歴 (改訂履歴は Rev B から開始)

Rev	日付け	概要	ページ番号
B	02/12	「ピン機能」の PGT ピンと TMR ピンに関する記述を更新。	6
		「アプリケーション情報」の「タイミング・コンデンサの選択」および「パワーグッド・タイム (PGT) コンデンサの選択」のセクションを更新。	12
		「標準的応用例」の図 TA06a を改訂。	19

LTC2924

標準的応用例

ツェナー・ダイオードのシャント・レギュレータによってLTC2924の電源が供給される12Vの3電源シーケンサ



関連製品

製品番号	説明	注釈
LTC2920-1/LTC2920-2	シングル/デュアル電源マージニング・コントローラ	対称/非対称の高電圧および低電圧のマージニング
LTC2921/LTC2922	入力モニタ付き電源トラッカ	3個(LTC2921)または5個(LTC2922)のリモート検出スイッチ
LTC2923	電源トラッキング・コントローラ	最大3電源
LTC2925	複数電源のトラッキング・コントローラ	パワーグッド・タイマ、リモート検出スイッチ
LTC2926	MOSFET制御による電源トラッカ	3電源用閉ループ(帰還)トラッキング
LTC2927	シングル電源トラッカ	ポイントオブロードまたは分散アプリケーション用

2924fb