

Easy Drive 入力電流キャンセル機能 およびI²Cインタフェース付き 16ビット・デルタシグマADC

特長

- Easy Drive™技術により、差動入力電流がゼロのレール・トゥ・レール入力が可能
- 最高の精度で高インピーダンスのセンサを直接デジタル化
- プログラム可能な利得: 1~256
- 入力リファレンス同相範囲: GND~V_{CC}
- 2線I²Cインタフェース
- 50Hz、60Hzまたは50Hz/60Hz同時の除去モードをプログラム可能
- INL: 2ppm (0.25LSB)、欠落コードなし
- オフセット: 1ppm、フルスケール誤差: 15ppm
- 2倍速モードを選択可能
- 待ち時間なし: デジタル・フィルタにより1サイクル以内に安定化
- 2.7V~5.5Vの単一電源動作
- 内部発振器
- 6つのアドレスと1つの同期用グローバル・アドレス
- 小型 (3mm×3mm) 10ピンDFNパッケージ

アプリケーション

- ダイレクト・センサ・デジタイザ
- 秤
- 直接温度測定
- 歪みゲージ・トランスジューサ
- 計測器
- 産業用プロセス制御
- DVMおよびメータ

概要


LTC®2481は、16ビットの正符号No Latency $\Delta\Sigma$ ™アナログ・デジタル・コンバータ、特許取得のEasy Drive技法、I²Cデジタル・インタフェースを組み合わせたデバイスです。特許取得のサンプリング回路は、差動入力電流の自動キャンセルにより、ダイナミック入力電流誤差や内部バッファの欠点を排除します。このため、優れたDC精度を維持しながら、大きい外部ソース・インピーダンスを許容し、レール・トゥ・レールの入力範囲の入力信号を直接デジタル化できます。

LTC2481は利得を設定可能な回路と発振器を内蔵しています。LTC2481はI²Cインタフェースを介して、1~256の利得を8段階で設定し、外部信号または内部温度センサをデジタル化し、50Hz、60Hzまたは50Hz/60Hz同時のライン周波数を除去するように構成可能です。また、2倍速モード動作にも設定可能です。


LTC2481では、リファレンス電圧と関係なく、広い同相入力電圧範囲(0V~V_{CC})が可能です。リファレンスは最小100mVにすることも、V_{CC}に直接接続することもできます。LTC2481は調整済みの発振器を内蔵しているため、外付けの水晶発振器や発振器が不要です。オフセットとフルスケールの較正が絶えず自動的に維持されます。

LT、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商標であり、No Latency $\Delta\Sigma$ およびEasy Driveはリニアテクノロジー社の商標です。他の全ての商標はそれぞれの所有者に所有権があります。特許出願中。

標準的応用例



+FS誤差とIN⁺およびIN⁻のR_{SOURCE}



2481fd


LTC2481

絶対最大定格

(Note 1, 2)

電源電圧 (V _{CC}) から GND	-0.3V ~ 6V
アナログ入力電圧から GND	-0.3V ~ (V _{CC} + 0.3V)
リファレンス入力電圧から GND	-0.3V ~ (V _{CC} + 0.3V)
GND へのデジタル入力電圧	-0.3V ~ (V _{CC} + 0.3V)
GND へのデジタル出力電圧	-0.3V ~ (V _{CC} + 0.3V)
動作温度範囲	
LTC2481C	0°C ~ 70°C
LTC2481I	-40°C ~ 85°C
LTC2481H	-40°C ~ 125°C
保存温度範囲	-65°C ~ 125°C

ピン配置



発注情報

鉛フリー仕様	テープアンドリール	製品マーキング*	パッケージ	温度範囲
LTC2481CDD#PBF	LTC2481CDD#TRPBF	LBPV	10-Lead (3mm x 3mm) Plastic DFN	0°C to 70°C
LTC2481IDD#PBF	LTC2481IDD#TRPBF	LBPV	10-Lead (3mm x 3mm) Plastic DFN	-40°C to 85°C
LTC2481HDD#PBF	LTC2481HDD#TRPBF	LBPV	10-Lead (3mm x 3mm) Plastic DFN	-40°C to 125°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*温度グレードは出荷時のコンテナのラベルで識別されます。

鉛フリー仕様の製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

テープアンドリールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandreeel/> をご覧ください。

電気的特性 (通常速度)

●は全動作温度範囲の規格値を意味する。それ以外は T_A = 25°C での値。(Note 3, 4)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Resolution (No Missing Codes)	0.1 ≤ V _{REF} ≤ V _{CC} , -FS ≤ V _{IN} ≤ +FS (Note 5)	●	16		Bits
Integral Nonlinearity	5V ≤ V _{CC} ≤ 5.5V, V _{REF} = 5V, V _{IN(CM)} = 2.5V (Note 6) 2.7V ≤ V _{CC} ≤ 5.5V, V _{REF} = 2.5V, V _{IN(CM)} = 1.25V (Note 6)	●	2 1	10	ppm of V _{REF} ppm of V _{REF}
Offset Error	2.5V ≤ V _{REF} ≤ V _{CC} , GND ≤ IN ⁺ = IN ⁻ ≤ V _{CC} (Note 13)	●	0.5	2.5	μV
Offset Error Drift	2.5V ≤ V _{REF} ≤ V _{CC} , GND ≤ IN ⁺ = IN ⁻ ≤ V _{CC}		10		nV/°C
Positive Full-Scale Error	2.5V ≤ V _{REF} ≤ V _{CC} , IN ⁺ = 0.75V _{REF} , IN ⁻ = 0.25V _{REF} 2.5V ≤ V _{REF} ≤ V _{CC} , IN ⁺ = 0.75V _{REF} , IN ⁻ = 0.25V _{REF} (H-Grade)	●		25 40	ppm of V _{REF} ppm
Positive Full-Scale Error Drift	2.5V ≤ V _{REF} ≤ V _{CC} , IN ⁺ = 0.75V _{REF} , IN ⁻ = 0.25V _{REF}		0.1		ppm of V _{REF} /°C
Negative Full-Scale Error	2.5V ≤ V _{REF} ≤ V _{CC} , IN ⁻ = 0.75V _{REF} , IN ⁺ = 0.25V _{REF} 2.5V ≤ V _{REF} ≤ V _{CC} , IN ⁻ = 0.75V _{REF} , IN ⁺ = 0.25V _{REF} (H-Grade)	●		25 40	ppm of V _{REF} ppm
Negative Full-Scale Error Drift	2.5V ≤ V _{REF} ≤ V _{CC} , IN ⁻ = 0.75V _{REF} , IN ⁺ = 0.25V _{REF}		0.1		ppm of V _{REF} /°C
Total Unadjusted Error	5V ≤ V _{CC} ≤ 5.5V, V _{REF} = 2.5V, V _{IN(CM)} = 1.25V (Note 6) 5V ≤ V _{CC} ≤ 5.5V, V _{REF} = 5V, V _{IN(CM)} = 2.5V (Note 6) 2.7V ≤ V _{CC} ≤ 5.5V, V _{REF} = 2.5V, V _{IN(CM)} = 1.25V (Note 6)		15 15 15		ppm of V _{REF} ppm of V _{REF} ppm of V _{REF}
Output Noise	5V ≤ V _{CC} ≤ 5.5V, V _{REF} = 5V, GND ≤ IN ⁻ = IN ⁺ ≤ V _{CC} (Note 12)		0.6		μV _{RMS}
Internal PTAT Signal	T _A = 27°C		390	450	mV
Programmable Gain	See Table 2a	●	1	256	

2481fd

電气的特性 (2倍速)

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 3、4)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Resolution (No Missing Codes)	$0.1 \leq V_{REF} \leq V_{CC}$, $-FS \leq V_{IN} \leq +FS$ (Note 5)	●	16			Bits
Integral Nonlinearity	$5V \leq V_{CC} \leq 5.5V$, $V_{REF} = 5V$, $V_{IN(CM)} = 2.5V$ (Note 6) $2.7V \leq V_{CC} \leq 5.5V$, $V_{REF} = 2.5V$, $V_{IN(CM)} = 1.25V$ (Note 6)	●		2 1	10	ppm of V_{REF}
Offset Error	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^+ = IN^- \leq V_{CC}$ (Note 13)	●		0.5	2	mV
Offset Error Drift	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^+ = IN^- \leq V_{CC}$			100		nV/ $^\circ\text{C}$
Positive Full-Scale Error	$2.5V \leq V_{REF} \leq V_{CC}$, $IN^+ = 0.75V_{REF}$, $IN^- = 0.25V_{REF}$	●			25	ppm of V_{REF}
Positive Full-Scale Error Drift	$2.5V \leq V_{REF} \leq V_{CC}$, $IN^+ = 0.75V_{REF}$, $IN^- = 0.25V_{REF}$			0.1		ppm of $V_{REF}/^\circ\text{C}$
Negative Full-Scale Error	$2.5V \leq V_{REF} \leq V_{CC}$, $IN^- = 0.75V_{REF}$, $IN^+ = 0.25V_{REF}$	●			25	ppm of V_{REF}
Negative Full-Scale Error Drift	$2.5V \leq V_{REF} \leq V_{CC}$, $IN^- = 0.75V_{REF}$, $IN^+ = 0.25V_{REF}$			0.1		ppm of $V_{REF}/^\circ\text{C}$
Output Noise	$5V \leq V_{CC} \leq 5.5V$, $V_{REF} = 5V$, $GND \leq IN^+ = IN^- \leq V_{CC}$			0.84		μV_{RMS}
Programmable Gain	See Table 2b	●	1		128	

コンバータの特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 3、4)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Input Common Mode Rejection DC	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (Note 5)	●	140			dB
Input Common Mode Rejection 50Hz $\pm 2\%$	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (Note 5)	●	140			dB
Input Common Mode Rejection 60Hz $\pm 2\%$	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (Note 5)	●	140			dB
Input Normal Mode Rejection 50Hz $\pm 2\%$	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (Notes 5, 7) $2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (H-Grade)	● ●	110 104	120		dB dB
Input Normal Mode Rejection 60Hz $\pm 2\%$	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (Notes 5, 8) $2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (H-Grade)	● ●	110 104	120		dB dB
Input Normal Mode Rejection 50Hz/60Hz $\pm 2\%$	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (Notes 5, 9)	●	87			dB
Reference Common Mode Rejection DC	$2.5V \leq V_{REF} \leq V_{CC}$, $GND \leq IN^- = IN^+ \leq V_{CC}$ (Note 5)	●	120	140		dB
Power Supply Rejection DC	$V_{REF} = 2.5V$, $IN^- = IN^+ = GND$			120		dB
Power Supply Rejection, 50Hz $\pm 2\%$	$V_{REF} = 2.5V$, $IN^- = IN^+ = GND$ (Notes 7, 9)			120		dB
Power Supply Rejection, 60Hz $\pm 2\%$	$V_{REF} = 2.5V$, $IN^- = IN^+ = GND$ (Notes 8, 9)			120		dB

アナログ入力とリファレンス

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 3)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
IN^+	Absolute/Common Mode IN^+ Voltage		$GND - 0.3V$		$V_{CC} + 0.3V$	V
IN^-	Absolute/Common Mode IN^- Voltage		$GND - 0.3V$		$V_{CC} + 0.3V$	V
FS	Full Scale of the Differential Input ($IN^+ - IN^-$)	●	$0.5V_{REF}/GAIN$			V
LSB	Least Significant Bit of the Output Code	●	$FS/2^{16}$			
V_{IN}	Input Differential Voltage Range ($IN^+ - IN^-$)	●	$-FS$		$+FS$	V
V_{REF}	Reference Voltage Range ($REF^+ - REF^-$)	●	0.1		V_{CC}	V
$C_S (IN^+)$	IN^+ Sampling Capacitance			11		pF

LTC2481

アナログ入力とリファレンス

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 3)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
C_S (IN ⁻)	IN ⁻ Sampling Capacitance				11		pF
C_S (V _{REF})	V _{REF} Sampling Capacitance				11		pF
I_{DC_LEAK} (IN ⁺)	IN ⁺ DC Leakage Current	Sleep Mode, IN ⁺ = GND	●	-10	1	10	nA
I_{DC_LEAK} (IN ⁻)	IN ⁻ DC Leakage Current	Sleep Mode, IN ⁻ = GND	●	-10	1	10	nA
I_{DC_LEAK} (V _{REF})	REF ⁺ , REF ⁻ DC Leakage Current	Sleep Mode, V _{REF} = V _{CC}	●	-100	1	100	nA

I²Cのデジタル入力とデジタル出力

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 3, 4)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V _{IH}	High Level Input Voltage		●	0.7V _{CC}		V
V _{IL}	Low Level Input Voltage		●		0.3V _{CC}	V
V _{IL(CA1)}	Low Level Input Voltage for Address Pin		●		0.05V _{CC}	V
V _{IH(CA0/f₀,CA1)}	High Level Input Voltage for Address Pins		●	0.95V _{CC}		V
R _{INH}	Resistance from CA0/f ₀ , CA1 to V _{CC} to Set Chip Address Bit to 1		●		10	kΩ
R _{INL}	Resistance from CA1 to GND to Set Chip Address Bit to 0		●		10	kΩ
R _{INF}	Resistance from CA0/f ₀ , CA1 to V _{CC} or GND to Set Chip Address Bit to Float		●	2		MΩ
I _I	Digital Input Current		●	-10	10	μA
V _{HYS}	Hysteresis of Schmitt Trigger Inputs	(Note 5)		0.05V _{CC}		V
V _{OL}	Low Level Output Voltage SDA	I = 3mA	●		0.4	V
t _{OF}	Output Fall Time from V _{IHMIN} to V _{ILMAX}	Bus Load C _B 10pF to 400pF (Note 14)	●	20+0.1C _B	250	ns
t _{SP}	Input Spike Suppression		●		50	ns
I _{IN}	Input Leakage	0.1V _{CC} ≤ V _{IN} ≤ V _{CC}	●		1	μA
C _I	Capacitance for Each I/O Pin		●	10		pF
C _B	Capacitance Load for Each Bus Line		●		400	pF
C _{CAX}	External Capacitive Load On-Chip Address Pins (CA0/f ₀ ,CA1) for Valid Float		●		10	pF
V _{IH(EXT,OSC)}	High Level CA0/f ₀ External Oscillator	2.7V ≤ V _{CC} < 5.5V	●	V _{CC} - 0.5V		V
V _{IL(EXT,OSC)}	Low Level CA0/f ₀ External Oscillator	2.7V ≤ V _{CC} < 5.5V	●		0.5	V

電源要件

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 3)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V _{CC}	Supply Voltage		●	2.7	5.5	V
I _{CC}	Supply Current	Conversion Mode (Note 11)	●	160	250	μA
		Sleep Mode (Note 11)	●	1	2	μA
		H-Grade	●		20	μA

タイミング特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 3)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
f_{EOSC}	External Oscillator Frequency Range		●	10	1000	kHz	
t_{HEO}	External Oscillator High Period		●	0.125	100	μs	
t_{LEO}	External Oscillator Low Period		●	0.125	100	μs	
t_{CONV_1}	Conversion Time for 1x Speed Mode	50Hz Mode	●	157.2	160.3	163.5	ms
		50Hz Mode (H-Grade)	●	157.2	160.3	165.1	ms
		60Hz Mode	●	131.0	133.6	136.3	ms
		60Hz Mode (H-Grade)	●	131.0	133.6	137.6	ms
		Simultaneous 50Hz/60Hz Mode	●	144.1	146.9	149.9	ms
		Simultaneous 50Hz/60Hz Mode (H-Grade)	●	144.1	146.9	151.0	ms
		External Oscillator (Note 10)	●		$41036/f_{\text{EOSC}}$		ms
t_{CONV_2}	Conversion Time for 2x Speed Mode	50Hz Mode	●	78.7	80.3	81.9	ms
		50Hz Mode (H-Grade)	●			82.7	ms
		60Hz Mode	●	65.6	66.9	68.2	ms
		60Hz Mode (H-Grade)	●			68.9	ms
		Simultaneous 50Hz/60Hz Mode	●	72.2	73.6	75.1	ms
		Simultaneous 50Hz/60Hz Mode (H-Grade)	●			75.6	ms
		External Oscillator (Note 10)	●		$20556/f_{\text{EOSC}}$		ms

I²Cタイミング特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 3、15)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
f_{SCL}	SCL Clock Frequency		●	0	400	kHz
$t_{\text{HD(SDA)}}$	Hold Time (Repeated) START Condition		●	0.6		μs
t_{LOW}	LOW Period of the SCL Clock Pin		●	1.3		μs
t_{HIGH}	HIGH Period of the SCL Clock Pin		●	0.6		μs
$t_{\text{SU(STA)}}$	Set-Up Time for a Repeated START Condition		●	0.6		μs
$t_{\text{HD(DAT)}}$	Data Hold Time		●	0	0.9	μs
$t_{\text{SU(DAT)}}$	Data Set-Up Time		●	100		ns
t_r	Rise Time for Both SDA and SCL Signals	(Note 14)	●	$20+0.1C_B$	300	ns
t_f	Fall Time for Both SDA and SCL Signals	(Note 14)	●	$20+0.1C_B$	300	ns
$t_{\text{SU(STO)}}$	Set-Up Time for STOP Condition		●	0.6		μs

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

Note 2: 全ての電圧値はGNDを基準にしている。

Note 3: 注記がない限り、 $V_{\text{CC}} = 2.7\text{V} \sim 5.5\text{V}$ 。

$$V_{\text{REF}} = \text{REF}^+ - \text{REF}^-, V_{\text{REFCM}} = (\text{REF}^+ + \text{REF}^-)/2, \text{FS} = 0.5V_{\text{REF}}/\text{利得};$$

$$V_{\text{IN}} = \text{IN}^+ - \text{IN}^-, V_{\text{INCM}} = (\text{IN}^+ + \text{IN}^-)/2。$$

Note 4: 注記がない限り、内部変換クロックまたは $f_{\text{EOSC}} = 307.2\text{kHz}$ の外部変換クロック・ソースを使う。

Note 5: 設計によって保証されているが、テストされない。

Note 6: 積分非直線性は、実際の伝達曲線のエンドポイントを通る直線からのコードの偏差として定義されている。偏差は量子化幅の中心から測定される。

Note 7: 50Hzモード (内部発振器) または $f_{\text{EOSC}} = 256\text{kHz} \pm 2\%$ (外部発振器)

Note 8: 60Hzモード (内部発振器) または $f_{\text{EOSC}} = 307.2\text{kHz} \pm 2\%$ (外部発振器)

Note 9: 50Hz/60Hz同時モード (内部発振器) または $f_{\text{EOSC}} = 280\text{kHz} \pm 2\%$ (外部発振器)

Note 10: 外部発振器はCA0/f₀ピンに接続される。外部発振器の周波数(f_{EOSC})はkHzで表されている。

Note 11: コンバータは内部発振器を使用する。

Note 12: 出力ノイズには内部較正動作によって生じる分が含まれる。


Note 13: 設計およびテストの相関により保証されている。

Note 14: $C_B = 1$ 本のバスラインの容量(pF)。

Note 15: 全ての値は $V_{\text{IH(MIN)}}$ と $V_{\text{IL(MAX)}}$ のレベルを基準にしている。


標準的性能特性

積分非直線性
($V_{CC} = 5V$, $V_{REF} = 5V$)




2481 G01

積分非直線性
($V_{CC} = 5V$, $V_{REF} = 2.5V$)




2481 G02

積分非直線性
($V_{CC} = 2.7V$, $V_{REF} = 2.5V$)




2481 G03

全未調整誤差
($V_{CC} = 5V$, $V_{REF} = 5V$)




2481 G04

全未調整誤差
($V_{CC} = 5V$, $V_{REF} = 2.5V$)




2481 G05

全未調整誤差
($V_{CC} = 2.7V$, $V_{REF} = 2.5V$)




2481 G06

ノイズのヒストグラム (6.8sps)




2481 G07

ノイズのヒストグラム (7.5sps)



2481 G08

ADCの長時間表示




2481 G09

2481fd


標準的性能特性

RMSノイズと入力差動電圧




2481 G10

RMSノイズとVIN(CM)




2481 G11

RMSノイズと温度 (TA)




2481 G12

RMSノイズとVCC




2481 G13

RMSノイズとVREF




2481 G14

オフセット誤差とVIN(CM)




2481 G15

オフセット誤差と温度




2481 G16

オフセット誤差とVCC



2481 G17


オフセット誤差とVREF



2481 G18


標準的性能特性

内蔵発振器の周波数と温度




2481 G21

内蔵発振器の周波数とV_{CC}




2481 G22

PSRRとV_{CC}での周波数




2481 G23

PSRRとV_{CC}での周波数




2481 G24

PSRRとV_{CC}での周波数




2481 G25

変換電流と温度




2481 G26

スリープ・モード電流と温度



2481 G27


変換電流と出力データ・レート



2481 G28


標準的性能特性

積分非直線性(2倍速モード;
V_{CC} = 5V、V_{REF} = 5V)




2481 G29

積分非直線性(2倍速モード;
V_{CC} = 5V、V_{REF} = 2.5V)




2481 G30

積分非直線性(2倍速モード;
V_{CC} = 2.7V、V_{REF} = 2.5V)




2481 G31

ノイズのヒストグラム
(2倍速モード)




2481 G32

RMSノイズとV_{REF}
(2倍速モード)




2481 G33

オフセット誤差とV_{IN(CM)}
(2倍速モード)




2481 G34

オフセット誤差と温度
(2倍速モード)



2481 G35


オフセット誤差とV_{CC}
(2倍速モード)



2481 G36


標準的性能特性

オフセット誤差と V_{REF}
(2倍速モード)




2481 G37

PSRRと V_{CC} での周波数
(2倍速モード)




2481 G38

PSRRと V_{CC} での周波数
(2倍速モード)



2481 G39

PSRRと V_{CC} での周波数
(2倍速モード)



2481 G40

ピン機能

REF⁺ (ピン1)、REF⁻ (ピン3): 差動リファレンス入力。これらのピンの電圧は、リファレンスの正入力REF⁺がリファレンスの負入力REF⁻より少なくとも0.1Vだけ高い限り、GND~ V_{CC} の範囲の任意の電圧にすることができます。

V_{CC} (ピン2): 正電源電圧。1 μF のタンタル・コンデンサと0.1 μF のセラミック・コンデンサを並列に使用して、デバイスのできるだけ近くでGND (ピン8) にバイパスします。

IN⁺ (ピン4)、IN⁻ (ピン5): 差動アナログ入力。これらのピンの電圧はGND-0.3V~ $V_{CC}+0.3\text{V}$ の範囲の任意の値にすることができます。これらのリミット内では、コンバータのバイポーラ入力範囲 ($V_{IN} = \text{IN}^+ - \text{IN}^-$) は-0.5 • V_{REF} /利得~0.5 • V_{REF} /利得となります。この入力範囲の外側では、コンバータは固有のオーバーレンジとアンダーレンジの出力コードを発生します。

ピン機能

SCL (ピン6): I²C インタフェースのシリアル・クロック・ピン。LTC2481はスレーブとして機能することができるだけで、SCLピンは外部シリアル・クロックだけを受け入れます。データはSCLクロックの立ち上がりエッジでシフトされてSDAピンに入力され、SCLクロックの立ち下がりエッジでSDAピンを通して出力されます。


SDA (ピン7): I²C インタフェースの双方向シリアル・データ・ライン。トランスミッタ・モード (読み出し) では変換結果がSDAピンを通して出力されますが、レシーバ・モード (書き込み) ではデバイス構成設定ビットがSDAピンを通して入力されます。データ入力モードでは、このピンは高インピーダンスになります。データ出力モードでは、このピンはオープン・ドレインのNチャネル・ドライバなので、V_{CC}への外部プルアップ抵抗または電流源が必要です。

GND (ピン8): グランド。このピンを1つのグランド・プレーンに低インピーダンスで接続します。

CA1 (ピン9): デバイスのアドレス・ピン。CA1ピンはデバイスのI²Cアドレスのためのスリーステート (“L”、“H”、またはフロート) のアドレス制御ビットとして設定されます。

CA0/f₀ (ピン10): チップアドレス制御ピン/外部クロック入力ピン。CA0/f₀で遷移が検出されない場合、このピンはデバイスのI²Cアドレスの2ステート (“H”またはフロート) のアドレス制御ビットです。少なくとも10kHzの周波数f_{EOSC}の外部クロック信号によってこのピンがドライブされると、コンバータはこの信号をそのシステム・クロックとして使い、デジタル・フィルタの基本除去ヌル周波数はf_{EOSC}/5120に位置し、チップアドレスCA0を内部で“H”に設定します。

機能ブロック図



アプリケーション情報

コンバータの動作

コンバータの動作サイクル

LTC2481は低消費電力の $\Delta\Sigma$ アナログ-デジタル・コンバータで、I²Cインタフェースを備えています。パワーオン・リセット後の動作は3つの状態で構成されています。コンバータの動作サイクルは変換から始まり、省電力のスリープ・ステートがそれに続き、データの出力/入力で終了します(図1を参照)。




図1. LTC2481の状態遷移図

LTC2481は最初に変換を行います。変換が完了すると、デバイスはスリープ・ステートに入ります。このスリープ・ステートの間、電力消費は2桁減少します。読み出し/書き込み動作のために呼び出されない限り、デバイスはスリープ・ステートに留まります。コンバータがスリープ・ステートの間、変換結果は無期限にスタティック・シフト・レジスタ内に保存されます。

変換ステートの間、デバイスは外部からのリクエストに対してアクノリッジを返しません。変換終了後は、デバイスは読み出し/書き込みのリクエストを受け入れる用意ができています。読み出し動作のためにLTC2481が呼び出されると、デバイスはシリアル・クロック(SCL)の制御下に変換結果の出力を開始します。変換結果には待ち時間がありません。データ出力は24ビット長です。変換結果の16ビットおよび符合と、構成設定ビットの読み出しを含んでおり、直前に完了した変換に対応しています。この結果はSCLの制御のもとにシフトされてSDAピンから出力されます。データはSCLの立ち下がりエッジによって更新されるので、ユーザーはSCLの立ち上がりエッジを使って確実にデータをラッチすることができます。書き込み動作では、デバイスは構成設定のための1バイトを受け取り、そのデータはSCLの立ち上がりエッジでシフトされて取り込まれます。有効な書き込み動作に続くストップ条件によって、またはデータ読み出し動作(全24ビットの読み出し)が完了すると新しい変換が開始されます。

I²Cインタフェース

LTC2481はI²Cインタフェースを通して通信を行います。I²Cインタフェースは2線式オープン・ドレイン・インタフェースで、複数のデバイスと複数のマスタを単一バスでサポートします。接続されているデバイスはバスラインを“L”に引き下げることができるだけで、“H”にドライブすることはできません。バスラインは電流源またはプルアップ抵抗を介して外部で正電源電圧に接続することができます。バスが解放されていると、両方のラインが“H”になります。I²Cバスのデータは標準モードでは最大100kビット/秒、高速モードでは400kビット/秒のレートで転送することができます。内部ESD保護ダイオードを介してI²Cバスラインに負荷がかかるのを避けるため、I²CバスがアクティブなときはデバイスからV_{CC}電源を取り去らないで下さい。

I²Cバス上の各デバイスはデバイスに保存されている固有アドレスで識別され、デバイスの機能に依存して、トランスミッタまたはレシーバのどちらかとして動作することができます。トランスミッタとレシーバに加えて、デバイスはデータ転送時にマスタまたはスレーブとみなすこともできます。マスタはバス上でデータ転送を開始するデバイスで、転送を可能にするクロック信号を発生します。同時に、呼び出されたどのデバイスもスレーブとみなされます。

アプリケーション情報

LTC2481はスレーブとして呼び出されることができるだけです。呼び出されると、構成設定ビットを受け取るか、または最後の変換結果を転送することができます。したがって、シリアル・クロック・ラインSCLは入力のみで、データ・ラインSDAは双方向です。デバイスは標準モードと最大400kビット/秒のデータ転送速度の高速モードをサポートします。I²Cバスの高速/標準モード・デバイスのタイミングの定義を図2に示します。

スタート条件とストップ条件

スタート条件はSCLを“H”に保ったままSDAを“H”から“L”に遷移させて発生させます。スタート条件になった後はバスはビジーであるとみなされます。データ転送が終了すると、SCLが“H”の間にSDAを“L”から“H”に遷移させてストップ条件を発生させます。ストップ条件後いくらか時間が経過するとバスは再度解放されます。スタート条件とストップ条件は常にマスタが発生させます。

バスが使用されているとき、ストップ条件の代わりにリピート・スタート(Sr)を発生させると、バスはビジー状態に留まります。リピート・スタート(Sr)条件は機能的にスタート(S)条件と同じです。

データ転送

スタート条件の後、I²Cバスはビジー状態になり、マスタとスレーブの間にデータ転送が設定されます。データは9ビット(1バイト)のグループ単位でI²Cを通して転送され、アクノリッジがそれに続くので、各グループは9 SCLサイクルを要します。トランスミッタはアクノリッジ・クロック・パルスの間SDAラインを解放し、レシーバはSDAを“L”に引き下げてアクノリッジ(ACK)を返すか、またはSDAを“H”のままにしてノット・アクノ


リッジ(NACK)条件を示します。データ・ステートはSCLが“L”の間にだけ変化することができます。

LTC2481の特殊機能へのアクセス

LTC2481は、高分解能、低ノイズの $\Delta\Sigma$ ADコンバータを、選択可能な内蔵温度センサ、プログラム可能な利得、プログラム可能なデジタル・フィルタおよび出力レート・コントロールと組み合わせています。これらの特殊機能はデータの入力/出力サイクルの間に1つの8ビット・シリアル入力ワードを介して選択されます(図3を参照)。

LTC2481は(ほとんどの測定で一般に使用される)既定モードで起動します。デバイスは有効な書き込みサイクルが行われるまでこのモードに留まります。この既定モードでは、測定入力外部、利得は1、デジタル・フィルタは50Hzと60Hzのライン周波数ノイズを同時に除去、速度のモードは1倍速です(オフセットは連続的に自動校正されます)。

I²Cシリアル・インタフェースにより、LTC2481に備わっている任意の、または全ての特殊機能にアクセスすることができます。動作モードを変更するため、有効な書き込みアドレスとそれに続く8ビットのデータがシフトされてデバイスに入力されます(表1を参照)。最初の3ビット(GS2、GS1、GS0)はコンバータの1~256の利得を制御します。4番目のビットは予備であり、“L”にします。5番目のビット(IM)は内部の温度センサを変換入力として選択するのに使われ、6番目と7番目のビット(FA、FB)は結合されて、ライン周波数の除去モードを決定します。8番目のビット(SPD)は、オフセットの自動校正をディセーブルすることにより、出力レートを2倍にするのに使います。



2481 F02

図2. I²Cバスの高速/標準モード・デバイスのタイミングの定義

アプリケーション情報




図3. LTC2481への書き込みのタイミング図

表1. 特殊モードの選択

Gain			Rejection Mode				Comments	
GS2	GS1	GS0	IM	FA	FB	SPD		
0	0	0	0	Any Rejection Mode		0	External Input, Gain = 1, Autocalibration	
0	0	1	0			0	External Input, Gain = 4, Autocalibration	
0	1	0	0			0	External Input, Gain = 8, Autocalibration	
0	1	1	0			0	External Input, Gain = 16, Autocalibration	
1	0	0	0			0	External Input, Gain = 32, Autocalibration	
1	0	1	0			0	External Input, Gain = 64, Autocalibration	
1	1	0	0			0	External Input, Gain = 128, Autocalibration	
1	1	1	0			0	External Input, Gain = 256, Autocalibration	
0	0	0	0			Any Speed	1	External Input, Gain = 1, 2x Speed
0	0	1	0				1	External Input, Gain = 2, 2x Speed
0	1	0	0				1	External Input, Gain = 4, 2x Speed
0	1	1	0				1	External Input, Gain = 8, 2x Speed
1	0	0	0				1	External Input, Gain = 16, 2x Speed
1	0	1	0				1	External Input, Gain = 32, 2x Speed
1	1	0	0				1	External Input, Gain = 64, 2x Speed
1	1	1	0				1	External Input, Gain = 128, 2x Speed
Any Gain			0	0	0	Any Speed	External Input, Simultaneous 50Hz/60Hz Rejection	
			0	0	1		External Input, 50Hz Rejection	
			0	1	0		External Input, 60Hz Rejection	
			0	1	1		Reserved, Do Not Use	
X	X	X	1	0	0	X	Temperature Input, 50Hz/60Hz Rejection, Gain = 1, Autocalibration	
X	X	X	1	0	1	X	Temperature Input, 50Hz Rejection, Gain = 1, Autocalibration	
X	X	X	1	1	0	X	Temperature Input, 60Hz Rejection, Gain = 1, Autocalibration	
X	X	X	1	1	1	X	Reserved, Do Not Use	

2481 TBL1

アプリケーション情報

表2a. LTC2481の性能と通常速度モードの利得 ($V_{CC} = 5V$, $V_{REF} = 5V$)

利得	1	4	8	16	32	64	128	256	単位
入カスパン	±2.5	±0.625	±0.312	±0.156	±78m	±39m	±19.5m	±9.76m	V
LSB	38.1	9.54	4.77	2.38	1.19	0.596	0.298	0.149	μV
ノイズなしの分解能*	65536	65536	65536	65536	65536	65536	32768	16384	カウント
利得誤差	5	5	5	5	5	5	5	8	FSに対するppm
オフセット誤差	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	μV

表2b. LTC2481の性能と2倍速モードの利得 ($V_{CC} = 5V$, $V_{REF} = 5V$)

利得	1	2	4	8	16	32	64	128	単位
入カスパン	±2.5	±1.25	±0.625	±0.312	±0.156	±78m	±39m	±19.5m	V
LSB	38.1	19.1	9.54	4.77	2.38	1.19	0.596	0.298	μV
ノイズなしの分解能*	65536	65536	65536	65536	65536	65536	45875	22937	カウント
利得誤差	5	5	5	5	5	5	5	5	FSに対するppm
オフセット誤差	200	200	200	200	200	200	200	200	μV

*カウントによる分解能はLSBで割ったFSまたはRMSノイズの値のどちらか大きい方として計算されている。

利得 (GS2, GS1, GS0)

LTC2481の入力を基準にした利得は1~256の範囲で変更されます。利得が1では、差動入力範囲は $\pm V_{REF}/2$ であり、同相入力範囲はレール・トゥ・レールです。利得が増加するにつれ、差動入力範囲は $\pm V_{REF}/2 \cdot$ 利得に減少しますが、同相入力範囲はレール・トゥ・レールのままです。差動利得が増加するにつれ、低レベル電圧は大きな分解能でデジタル化されます。利得が256では、LTC2481は16,000を超えるカウントで $\pm 9.76mV$ の入力信号範囲をデジタル化します。

温度センサ (IM)

LTC2481は温度センサを内蔵しています。温度センサはシリアル入力データ・ストリーム内のIMビットを1に設定すると選択されます。コンバータは温度センサに対して直接変換を行います。このモードで動作している間、デバイスは温度からビットへのコンバータとして振舞います。デジタル表示値はデバイスの絶対温度に比例します。この機能により、コンバータは温度センサをリニアライズするか、または外部温度センサから温度の影響を連続的に除去することができます。この機能を活用したいいくつかのアプリケーションについて、アプリケーションのセクションで詳細に説明します。このモードで動作している間、制御ビット (GS2, GS1, GS0およびSPD) には無関係に、利得は1に設定され、速度は通常速度に設定されます。

除去モード (FA, FB)

LTC2481には高精度の発振器が内蔵されており、外付け部品は不要です。LTC2481は4次のデジタル・ローパス・フィルタと結合されてライン周波数ノイズを除去します。既定モードでは、LTC2481は少なくとも87dBだけ50Hzと60Hzを同時に除去します。50Hzまたは60Hzを選択的に110dB以上除去するようにLTC2481を構成することもできます。

速度モード (SPD)

LTC2481は連続的にオフセットを校正します。変換サイクルごとに、2回の変換が自動的におこなわれ (既定)、それらの結果が結合されます。この結果にはオフセットとドリフトが含まれません。オフセットが重要ではないアプリケーションでは、自動校正機能をディスエーブルして、出力レートを2倍にすることができます。

直線性、フルスケール精度およびフルスケール・ドリフトは2倍速と1倍速の両方のモードで同一です。1倍速と2倍速の両方で、待ち時間はありません。このため、入力ステップまたはマルチプレクサ・チャンネルの切替えは1変換サイクルでセトリングすることができるので、システムのオーバーヘッドが緩和され、実効変換レートが増加します。

アプリケーション情報

LTC2481のデータ・フォーマット

スタート条件の後、マスタは7ビットのアドレスを送り、読み出し/書き込み(R/W)ビットがそれに続きます。R/Wビットは読み出しリクエストの場合1、書き込みリクエストの場合0です。7ビットのアドレスがどれかのLTC2481のアドレスと一致すれば、そのデバイスが選択されます。デバイスが変換ステータの間はリクエストを受け付けず、SDAラインを“H”のままにしてノット・アクノリッジ(NACK)を発信します。変換が完了すると、SDAを“L”に引き下げてアクノリッジ(ACK)を発信します。

LTC2481は2個のレジスタを備えています。出力レジスタは最後の変換結果を格納しており、ユーザーがプログラム可能な構成設定レジスタはコンバータの動作モードを設定します。

出力レジスタには最後の変換結果が格納されています。各変換が完了した後、デバイスは自動的にスリープ・ステータに入り、消費電流が1 μ Aに減少します。LTC2481は読み出し動作に呼び出されると、SDAを“L”に引き下げてアクノリッジし、トランスミッタとして機能します。マスタおよびレシーバはLTC2481から最大3バイトを読み出すことができます。完全な読み出し動作(3バイト)の後、出力レジスタは空になり、新しい変換が開始され、それに続く同じ入力/出力フェーズ内の読み出しリクエストはアクノリッジされません。LTC2481の出力データ・ストリームは24ビット長で、SCLの立ち上がりエッジでシフトされて出力されます。最初のビットは変換結果の符号ビット(SIG)です(表3と表4を参照)。このビットは $V_{IN} \geq 0$ であれば“H”、

$V_{IN} < 0$ であれば“L”です。2番目のビットは結果の最上位ビット(MSB)です。最初の2ビット(SIGとMSB)を使ってオーバーレンジ状態を表示することができます。両方のビットが“H”だと、差動入力電圧が+FSを超えており、続く16ビットが“L”に設定されてオーバーレンジ状態を表示します。両方のビットが“L”だと、入力電圧が-FSより低く、続く16ビットが“H”に設定されてアンダーレンジ状態を表示します。これら2ビットの機能を表3に示します。次の16ビットには変換結果が2の補数のバイナリ・フォーマットで含まれています。残りの6ビットは構成設定レジスタの読み出し内容です。

表3. LTC2481の状態ビット

入力範囲	ビット23 符号	ビット22 MSB
$V_{IN} \geq 0.5 \cdot V_{REF}$	1	1
$0V \leq V_{IN} < 0.5 \cdot V_{REF}$	1/0	0
$-0.5 \cdot V_{REF} \leq V_{IN} < 0V$	0	1
$V_{IN} < -0.5 \cdot V_{REF}$	0	0

IN^+ ピンと IN^- ピンの電圧が $-0.3V \sim (V_{CC} + 0.3V)$ の絶対最大動作範囲に留まる限り、 $-FS = -0.5 \cdot V_{REF}$ /利得から $+FS = 0.5 \cdot V_{REF}$ /利得までの任意の差動入力電圧 V_{IN} に対して変換結果が生成されます。 $+FS$ を超える差動入力電圧の場合、変換結果は $+FS + 1LSB$ に相当する値にクランプされます。 $-FS$ より低い差動入力電圧の場合、変換結果は $-FS - 1LSB$ に相当する値にクランプされます。

表4. LTC2481の出力データのフォーマット

差動入力電圧 V_{IN}^*	ビット23 符号	ビット22 MSB	ビット21	ビット20	ビット19	...	ビット6
$V_{IN}^* \geq FS^{**}$	1	1	0	0	0	...	0
$FS^{**} - 1LSB$	1	0	1	1	1	...	1
$0.5 \cdot FS^{**}$	1	0	1	0	0	...	0
$0.5 \cdot FS^{**} - 1LSB$	1	0	0	1	1	...	1
0	1/0***	0	0	0	0	...	0
-1LSB	0	1	1	1	1	...	1
$-0.5 \cdot FS^{**}$	0	1	1	0	0	...	0
$-0.5 \cdot FS^{**} - 1LSB$	0	1	0	1	1	...	1
$-FS^{**}$	0	1	0	0	0	...	0
$V_{IN}^* < -FS^{**}$	0	0	1	1	1	...	1

* 差動入力電圧 $V_{IN} = IN^+ - IN^-$ 。

** フルスケール電圧 $FS = 0.5 \cdot V_{REF}$ /利得。

*** デバイスが2倍速モードで動作しているとき、符号ビットは0出力コードの間に状態を変更する。

アプリケーション情報




図4. LTC2481からの読み出しのタイミング図

2481 F04

新しい変換の開始

LTC2481は変換を終了すると自動的にスリープ・ステートに入ります。スリープ・ステートになると、デバイスは読み出し/書き込み動作の準備が整います。デバイスが読み出しまたは書き込みのリクエストをアクリッジした後、デバイスはスリープ・ステートから出て、データ入力/出力ステートに入ります。データ入力/出力ステートが完了し、マスタによってストップ条件が発信されるか、または全24ビットのデータがデバイスから読み出されると、LTC2481は新しい変換を開始します。

データ読み出しサイクルの間に新しい変換を開始し、データの転送を中止するため、マスタ・コントローラはストップ命令を出すことができます。このストップ命令は、バスが解放されているバイト読み出しの9番目のクロック・サイクル(ACK/NAKサイクル)の間に出す必要があります。

LTC2481のアドレス

LTC2481は2つのアドレス・ピンを備えており、表5に示されているように6つの可能なアドレスの1つをイネーブルします。

表5. LTC2481のアドレスの割当て

CA1	CA0/I ₀ *	アドレス
"L"	"H"	001 01 00
"L"	フロート	001 01 01
フロート	"H"	001 01 11
フロート	フロート	010 01 00
"H"	"H"	010 01 10
"H"	フロート	010 01 11

*CA0/I₀は有効な外部クロックによってドライブされるとき"H"として扱われる。

表5に示されている設定可能なアドレスに加えて、LTC2481はグローバル・アドレス(1110111)も備えており、これは複数のLTC2481を同期させるのに使うことができます。


動作シーケンス

LTC2481はトランスミッタまたはレシーバとして機能します。このデバイスはいくつかの機能を行うようにプログラムすることができます。これらには、外部差動入力信号または内蔵温度センサの測定、プログラム可能な利得の設定(1~256)、ライン周波数除去の選択(50Hz、60Hz、または同時に50Hzと60Hz)、および2倍速モードが含まれます。

連続読み出し


各変換サイクルのために構成設定を変える必要がないアプリケーションでは、変換結果を連続的に読み出すことができます。構成設定はデバイスに書き込まれた最後の値から変化せずに保たれます。デバイスが起動後に書き込まれない場合、構成設定は既定値に設定されます(入力は外部、利得 = 1、50Hz/60Hz同時除去、および1倍速モード)。動作シーケンスを図6に示します。変換が終了したら、読み出し動作のためにデバイス呼び出すことができます。読み出し動作が終了すると、新しい変換が開始されます。変換サイクルの最後に、上述の方法を使って次の結果を読み出すことができます。変換サイクルが終了していないのに有効なアドレスによってデバイスが選択されると、LTC2481はNACK信号を発生して変換サイクルが進行中であることを知らせます。

アプリケーション情報




2481 F05

図5. LTC2481の変換シーケンス



2481 F06

図6. 同じ構成設定を使った連続読み出し



2481 F08

図7. 書き込み、読み出し、変換開始

連続読み出し/書き込み

変換サイクルが終了すると、リピート・スタート (Sr) 命令を使ってLTC2481に対して書き込み、続いて読み出しを行うことができます。

データの書き込みで始まり、リピート・スタート、読み出しと続き、ストップ命令で終了するサイクルを図7に示します。後続の変換は、24ビット全てがデバイスから読み出された後、またはストップ命令の後に開始され、新しくプログラムされた構成設定データが使われます。

オプションの構成設定更新機能を使った変換結果の破棄と新しい変換の開始

変換サイクルの終了時に、書き込みサイクルを開始することができます。書き込みサイクルがアクノリッジされると、ストップ (P) 命令により新しい変換が開始されます。新しい構成設定が必要であれば、そのデータをデバイスに書き込むことができ、ストップ命令により新しい変換が開始されます (図8を参照)。

グローバル・アドレス呼出しによる複数のLTC2481の同期
複数のLTC2481が同じI²Cバス上で使われるアプリケーションでは、グローバル・アドレス呼び出しにより全てのLTC2481を同期させることができます。これを行うには、まず全てのLTC2481が変換サイクルを完了している必要があります。マスタが、スタート条件、続いてLTC2481のグローバル・アドレス1110111、さらに書き込みリクエストを発信します。全てのLTC2481が選択され、リクエストをアクノリッジします。次いでマスタは書き込みバイト (オプション) を送り、ストップ命令で書き込み動作を終了します。これにより、図9に示されているように、(書き込みバイトが送られていると) 構成設定レジスタが更新され、全てのLTC2481で新しい変換が開始されます。構成設定レジスタに影響を与えることなく変換の開始を同期させるため、書き込み動作をストップ命令で中止することができます。これにより、構成設定レジスタの内容を変化させることなく、全てのLTC2481で新しい変換が開始されます。

2481fd

アプリケーション情報




図8. 前の変換結果を読み出すことなく新しい変換を開始

2481 F08




図9. グローバル・アドレス呼び出しによる複数のLTC2481の同期

2481 F09

Easy Drive入力電流キャンセル

LTC2481は高精度デルタシグマADCを自動差動入力電流キャンセル・フロントエンドと組み合わせています。独自のフロントエンド受動サンプリング・ネットワークが透過的に差動入力電流を除去します。これにより、外部RCネットワークと高インピーダンス・センサを、外部アンプなしに、直接LTC2481にインタフェースさせることができます。残りの同相入力電流は、差動入力のインピーダンスをバランスさせるか、または同相入力を同相リファレンスに等しく設定して除去します（「自動差動入力電流キャンセル」のセクションを参照）。このユニークなアーキテクチャには内蔵バッファが不要なので、入力信号はグランドから V_{CC} まで完全に振幅することができます。さらに、このキャンセル機能はオフセットとフルスケールの透過的な自動較正と干渉することがないので、外部RCネットワークが付加されても、絶対精度（フルスケール+オフセット+直線性）が維持されます。

変換クロック

従来型のコンバータに比べてデルタシグマ・コンバータが与える主な利点は（一般にSINCフィルタまたは櫛形フィルタとして実装される）内蔵デジタル・フィルタです。高分解能で低周波数のアプリケーションの場合、このフィルタは一般に50Hzまたは60Hzのライン周波数およびそれらの高調波を除去するよう

に設計されます。フィルタの除去性能はコンバータのシステム・クロックの精度に直接関係します。LTC2481には高精度の発振器が内蔵されています。したがって、水晶や発振器など外部で周波数を設定する部品は不要です。

周波数除去の選択 ($CA0/f_0$)

LTC2481の内部発振器は、 $50\text{Hz} \pm 2\%$ または $60\text{Hz} \pm 2\%$ のライン周波数と（255次までの）全ての高調波の通常モードの除去率が110dBを超え、48Hz～62.4Hzの通常モードの除去率が87dBを超えます。除去モードは内部構成設定レジスタに書き込むことによって選択されます（パワーアップ時の既定のモードは50Hz/60Hz同時除去です）。

50Hzまたは60Hzと異なる基本除去周波数が要求される場合、またはコンバータを外部ソースに同期させる必要がある場合、外部の変換クロックを使ってLTC2481を動作させることができます。コンバータは $CA0/f_0$ ピンに外部クロック信号が与えられていることを自動的に検知し、内部発振器をオフします。 $CA0$ のチップ・アドレスは内部で“H”に設定されています。外部信号が検出されるには、その周波数 f_{EOSC} は10kHz以上でなければなりません。外部クロック信号のデューティ・サイクルは、“H”と“L”の期間（ t_{HEO} と t_{LEO} ）の最小と最大の規定値が守られる限り重要ではありません。

2481fd

アプリケーション情報

周波数が f_{EOSC} の外部変換クロックを使って動作しているとき、 $f_{EOSC}/5120 \pm 4\%$ の周波数範囲およびその高調波に対し、LTC2481は110dBを超える通常モードの除去率を与えます。 $f_{EOSC}/5120$ からの入力周波数の偏差の関数としての通常モードの除去率を図10に示します。

CA0/f₀ピンに外部クロックが与えられていないとき、コンバータは内部発振器を自動的に起動して、「内部変換クロック」モードに入ります。CA0/f₀は、チップ・アドレスを設定するために、「H」に接続するか、またはフロートさせたままにすることができます。コンバータが外部シリアル・クロックを使っているとき、スリープ・ステートまたはデータ出力ステートの間に変換クロック・ソースが変更された場合、LTC2481の動作は乱されません。変換ステートの間に変更されると、進行中の変換結果は仕様から外れることがあります、それに続く変換は影響を受けません。

f_{EOSC} の関数としての各ステートの変換状態の持続時間と実現可能な出力データ・レートを表6にまとめてあります。

使いやすさ

LTC2481のデータ出力には、待ち時間、フィルタのセトリング遅延、または変換サイクルに関連した冗長データがありません。変換と出力データの間には1対1対応の関係があります。したがって、複数のアナログ電圧の多重化は簡単です。

LTC2481は変換サイクルごとにオフセットとフルスケールの較正を行います。この較正はユーザーからは見えず、上記のサイクル動作には影響を与えません。連続較正の利点は、時間経過、電源電圧の変化、および温度ドリフトに対してオフセットとフルスケールの測定値がきわめて安定していることです。




図10. 内部発振器使用時のLTC2481の通常モードの除去率

パワーアップ・シーケンス

LTC2481は電源電圧 V_{CC} が約2Vより下に下がると自動的に内部リセット状態になります。この機能により、変換結果が損なわれないことが保証されます。

V_{CC} 電圧がこの臨界スレッシュホールドを超えると、コンバータは約4msの長さの内部パワーオン・リセット(POR)信号を発生します。このPOR信号により、全ての内部レジスタがクリアされます。POR信号に続き、LTC2481は通常の変換サイクルを開始し、上述の状態が継起します。PORに続く最初の変換結果の精度は、PORの時間間隔が経過する前に電源電圧が動作範囲(2.7V~5.5V)内に回復していれば、デバイスの仕様を満たします。

表6. LTC2481のステートの持続時間

ステート	動作モード		持続時間
変換	内部発振器	60Hzの除去	133ms、出力データ・レート ≤ 7.5 読み取り/秒 (1倍速モード) 67ms、出力データ・レート ≤ 15 読み取り/秒 (2倍速モード)
		50Hzの除去	160ms、出力データ・レート ≤ 6.2 読み取り/秒 (1倍速モード) 80ms、出力データ・レート ≤ 12.5 読み取り/秒 (2倍速モード)
		50Hz/60Hzの除去	147ms、出力データ・レート ≤ 6.8 読み取り/秒 (1倍速モード) 73.6ms、出力データ・レート ≤ 13.6 読み取り/秒 (2倍速モード)
	外部発振器	CA0/f ₀ = 周波数が f_{EOSC} (Hz) の外部発振器 ($f_{EOSC}/5120$ の除去)	41036/ f_{EOSC} s、出力データ・レート ≤ $f_{EOSC}/41036$ の読み取り/秒 (1倍速モード) 20556/ f_{EOSC} s、出力データ・レート ≤ $f_{EOSC}/20556$ の読み取り/秒 (2倍速モード)

アプリケーション情報

温度センサを内蔵

LTC2481には内部PTAT(絶対温度に比例した)信号が備わっており、温度センサとして利用することができます。内部PTATの標準値は27°Cで420mVであり、図11に示されているように、 $420/(27+273) = 1.40\text{mV}/^\circ\text{C}$ (傾き)の温度係数で絶対温度に比例します。内部PTAT信号は内部でデバイスのグラウンドを基準にしたシングルエンド・モードで使用されます。PTATの特性をADCの出力コードに正しく変換してレンジ外れのエラーを避けるため、利得は(GS0、GS1、GS2の値には無関係に)自動的に1に設定されます。内部PTAT信号の測定でも、自動オフセット較正を使う1倍速モードが自動的に選択されます。

内部温度センサを使うとき、出力コードが $R_{\text{SDA}} = V_{\text{PTAT}}/V_{\text{REF}}$ に正規化されていると、温度は以下の式を使って計算されます。

$$T_{\text{K}} = \frac{R_{\text{SDA}} \cdot V_{\text{REF}}}{\text{SLOPE}} \text{ in Kelvin}$$

and

$$T_{\text{C}} = \frac{R_{\text{SDA}} \cdot V_{\text{REF}}}{\text{SLOPE}} - 273 \text{ in } ^\circ\text{C}$$

ここで、傾きは公称 $1.4\text{mV}/^\circ\text{C}$ です。

PTAT信号は初期値にバラツキがあり、傾きに誤差が生じることがあるので、絶対温度を測定するには、傾きの値を調節するために一度だけ較正が必要です。PTAT信号(R_{SDA})のコンバータ出力が既知のある温度 T_0 (°C)で測定され、傾きが次のように計算されます。

$$\text{SLOPE} = \frac{R_{\text{SDA}} \cdot V_{\text{REF}}}{T_0 + 273}$$

この較正された傾きを使って温度を計算することができます。

較正と温度測定のあいだ同じ V_{REF} ソースが使われると、下の計算に示されているように、温度を測定するのに実際の V_{REF} の値は不要です。

$$\begin{aligned} T_{\text{C}} &= \frac{R_{\text{SDA}} \cdot V_{\text{REF}}}{\text{SLOPE}} - 273 \\ &= \frac{R_{\text{SDA}}}{R_{\text{O}_{\text{SDA}}}} \cdot (T_0 + 273) - 273 \end{aligned}$$




図11. 内部PTAT信号と温度

リファレンス電圧範囲

LTC2481の外部リファレンスの電圧範囲は $0.1\text{V} \sim V_{\text{CC}}$ です。コンバータの出力ノイズはフロントエンド回路の熱ノイズによって決まるので、ナノボルトで表したその値はリファレンス電圧に対してほぼ一定です。遷移ノイズ(600nV)は量子化ノイズ($V_{\text{REF}}/2^{17}$)よりはるかに小さいので、リファレンス電圧を下げると、コンバータの分解能が上がります。リファレンス電圧が下がると、かなり高い出力データ・レートで外部変換クロック(外部 f_0 信号)を使って動作させるとき、コンバータの性能も改善されます(「出力データ・レート」のセクションを参照)。内部温度センサを使うには、 V_{REF} は 1.1V 以上でなければなりません。

リファレンス入力は差動です。差動リファレンス入力範囲($V_{\text{REF}} = \text{REF}^+ - \text{REF}^-$)は $100\text{mV} \sim V_{\text{CC}}$ です。同相リファレンス入力範囲は $0\text{V} \sim V_{\text{CC}}$ です。

アプリケーション情報

入力電圧範囲

アナログ入力は真に差動で、IN⁺とIN⁻の入力ピンの絶対/同相範囲はGND-0.3VからV_{CC}+0.3Vまでです。これらのリミットの外側では、ESD保護用デバイスがオンし始め、入力のリーク電流による誤差が急速に増加します。これらのリミット内では、LTC2481は-F_S~+F_Sのバイポーラ差動入力信号 (V_{IN} = IN⁺ - IN⁻) を変換します。ここで、F_S = 0.5 • V_{REF}/利得です。この範囲の外側では、コンバータは固有の出力コードを使ってオーバーレンジまたはアンダーレンジの状態を表示します。差動入力電流のキャンセルは内蔵バッファに依存しないので、DC性能とともに電流のキャンセルもレール・トゥ・レールで維持されます。


IN⁺ピンとIN⁻ピンに与えられる入力信号は、グランドより300mV下およびV_{CC}より300mV上まで達することができます。フォールト電流を制限するため、デバイスの性能に影響を与えることなく、最大5kの抵抗をIN⁺ピンとIN⁻ピンに直列に追加することができます。コンバータの精度に対する直列抵抗の影響は、「入力電流/リファレンス電流」のセクションに示されている曲線から評価することができます。さらに、直列抵抗は入力リーク電流により、温度に依存するオフセット誤差を生じます。V_{REF} = 5Vのとき、1nAの入力リーク電流により、5kの抵抗には1ppmのオフセット誤差が生じます。この誤差は温度に大きく依存します。

入力とリファレンスのドライブ

LTC2481コンバータの入力ピンとリファレンス・ピンはサンプリング・コンデンサのネットワークに直接接続されています。差動入力電圧と差動リファレンス電圧の関係に依存して、これらのコンデンサはこれらの4つのピンの中で切り替わり、その過程で少量の電荷を転送します。簡略等価回路図を図12に示します。

簡単な近似法として、アナログ入力ピン (IN⁺, IN⁻, REF⁺ または REF⁻) をドライブしているソース・インピーダンスR_Sは (R_{SW} および C_{EQ} (図12を参照) と一緒に) 時定数τ = (R_S + R_{SW}) • C_{EQ}の1次パッシブ・ネットワークを形成していると考えられます。コンバータは、サンプリング期間が入力回路の時定数τより少なくとも14倍以上長ければ、入力信号を1ppmより高い精度でサンプルすることができます。4つの入力アナログ・ピンのサンプリング過程はほぼ独立しているため、各時定数は個別に考える必要があり、ワーストケースの状況では、それらの誤差が合算されることがあります。

内部発振器を使っているとき、LTC2481のフロントエンド・スイッチトキャパシタ・ネットワークは8.1μsのサンプリング周期に相当する123kHzのクロックで駆動されます。したがって、セトリング誤差を1ppm未満にするには、τ ≤ 8.1μs/14 = 580nsとなるようにドライブ・ソースのインピーダンスを選択します。周波数がf_{EOSC}の外部発振器を使うと、サンプリング周期は2.5/f_{EOSC}で、1ppm未満のセトリング誤差の場合、τ ≤ 0.178/f_{EOSC}です。



$$I(IN^+)_{AVG} = I(IN^-)_{AVG} = \frac{V_{IN(CM)} - V_{REF(CM)}}{0.5 \cdot R_{EQ}}$$

$$I(REF^+)_{AVG} = \frac{1.5 \cdot V_{REF} - V_{INCM} + V_{REFCM}}{0.5 \cdot R_{EQ}} - \frac{V_{IN}^2}{V_{REF} \cdot R_{EQ}} - \frac{0.5 \cdot V_{REF} \cdot D_T}{R_{EQ}} \approx \frac{1.5V_{REF} + (V_{REF(CM)} - V_{IN(CM)})}{0.5 \cdot R_{EQ}} - \frac{V_{IN}^2}{V_{REF} \cdot R_{EQ}}$$

where:

$$V_{REFCM} = \left(\frac{REF^+ + REF^-}{2} \right), V_{REF} = REF^+ - REF^-$$

$$V_{IN} = IN^+ - IN^-$$

$$V_{INCM} = \left(\frac{IN^+ + IN^-}{2} \right)$$

R_{EQ} = 2.71MΩ INTERNAL OSCILLATOR 60Hz MODE
R_{EQ} = 2.98MΩ INTERNAL OSCILLATOR 50Hz AND 60Hz MODE
R_{EQ} = (0.833 • 10¹²) / f_{EOSC} EXTERNAL OSCILLATOR
D_T IS THE DENSITY OF A DIGITAL TRANSITION AT THE MODULATOR OUTPUT
WHERE REF⁻ IS INTERNALLY TIED TO GND

SWITCHING FREQUENCY
f_{SW} = 123kHz INTERNAL OSCILLATOR
f_{SW} = 0.4 • f_{EOSC} EXTERNAL OSCILLATOR

図12. LTC2481の等価アナログ入力回路

アプリケーション情報

自動差動入力電流キャンセル

センサの出力インピーダンスが低い(外部バイパス・コンデンサなしで最大10k Ω 、または0.001 μ Fのバイパス付きで最大500 Ω)アプリケーションでは、入力は完全にセトリングします。この場合、誤差は持ち込まれないので、センサを直接デジタル化することが可能です。

多くのアプリケーションでは、センサの出力インピーダンスは外部バイパス・コンデンサと結合して1ppmの精度に必要な580nsをはるかに超えるRC時定数を生じます。たとえば、0.1 μ Fのバイパス・コンデンサをドライブする10k Ω のブリッジでは、必要な最大値より桁大きな時定数になります。従来から、セトリングの問題はバッファを使って解決されてきました。これらのバッファは、ノイズの増加、DC性能(オフセット/ドリフト)の低下、入力/出力振幅の制限(グランドまたはV_{CC}に近い信号をデジタル変換できない)、システムのコストと電力の増加を引き起こしました。LTC2481は独自のスイッチング・アルゴリズムを使って、外部のセトリング誤差とは無関係に、平均差動入力電流をゼロに強制します。これにより、バッファを必要とせず、高インピーダンスのセンサを精確に直接デジタル化できます(図13~図15)。整合していないリーク電流によって生じる追加誤差も考慮に入れる必要があります。

このスイッチング・アルゴリズムは、正入力(I_{IN⁺})の平均入力電流を負入力(I_{IN⁻})の平均入力電流に等しくなるように強制します。変換サイクル全体にわたって、平均差動入力電流(I_{IN⁺} - I_{IN⁻})はゼロになります。差動入力電流はゼロですが、同相入力電流(I_{IN⁺} + I_{IN⁻})/2は同相入力電圧(V_{INCM})と同相リファレンス電圧(V_{REFCM})の差に比例します。

バランス・ブリッジ型のアプリケーションのように、入力同相電圧がリファレンス同相電圧に等しいアプリケーションでは、差動と同相の両方の入力電流がゼロになります。コンバータの精度はセトリング誤差による影響を受けません。IN⁺とIN⁻のソース・インピーダンスの不整合も精度に影響を与えません。

入力同相電圧が一定だがリファレンス同相電圧とは異なるアプリケーションでは、差動入力電流はゼロに保たれますが、同相入力電流はV_{INCM}とV_{REFCM}の差に比例します。




図13. IN⁺とIN⁻のRCネットワーク




図14. +FS誤差とIN⁺およびIN⁻のR_{SOURCE}




図15. -FS誤差とIN⁺およびIN⁻のR_{SOURCE}

アプリケーション情報

リファレンス同相電圧が2.5Vで、入力同相電圧が1.5Vの場合、(50Hz/60Hz同時除去モードでは)同相入力電流は約0.74 μ Aです。この同相入力電流は、IN⁺とIN⁻に接続された外部ソースのインピーダンスが整合していれば、精度に影響を与えません。これらのソース・インピーダンスが整合していないと、固定オフセット誤差が生じますが、直線性やフルスケールの読み取りには影響を与えません。1k Ω のソース抵抗の1%の不整合により、オフセット電圧が15ppm(74 μ V)シフトします。

同相入力電圧が入力信号レベルの関数として変化するアプリケーション(シングルエンド入力、RTD、半ブリッジ、電流センサなど)では、同相入力電流は入力電圧に比例して変化します。バランスのとれた入力インピーダンスの場合、同相入力電流の影響はLTC2481の大きなCMRRによって除去され、精度はほとんど低下しません。ソース・インピーダンスが整合していないと、同相入力電圧と同相リファレンス電圧の差に比例した利得誤差が生じます。1k Ω のソース抵抗の1%の不整合により、(リファレンスの同相電圧と入力の同相電圧の差が1Vの場合)15ppmつまり1LSBのレベルのワーストケース利得誤差が生じます。整合していないソース・インピーダンスと、リファレンス/入力の同相電圧の差の影響が表7にまとめてあります。

表7. LTC2481の推奨入力構成

	バランスのとれた入力抵抗	バランスのとれていない入力抵抗
$V_{IN(CM)} - V_{REF(CM)}$ が一定	IN ⁺ とIN ⁻ の両方でC _{EXT} >1nF。大きなソース抵抗を取ることができ、誤差は無視できる	IN ⁺ とIN ⁻ の両方でC _{EXT} >1nF。大きなソース抵抗を取ることができ、バランスのとれていない抵抗によりオフセットが生じるが、較正可能
$V_{IN(CM)} - V_{REF(CM)}$ が変化	IN ⁺ とIN ⁻ の両方でC _{EXT} >1nF。大きなソース抵抗を取ることができ、誤差は無視できる	IN ⁺ とIN ⁻ のコンデンサを最小にして大きなソース・インピーダンスを避ける(<5kを推奨)

ダイナミック入力電流の大きさは非常に安定した内部サンプリング・コンデンサのサイズとコンバータのサンプリング・クロックの精度に依存します。全温度範囲と電源範囲で、内部クロックの精度は標準で0.5%より良くなります。この仕様は外部クロックでも簡単に実現できます。比較的安定した(50ppm/°C)抵抗がIN⁺とIN⁻から見た外部ソース・インピー

ダンスに使われると、ダイナミック電流の予想ドリフトとオフセットは無視できるほど小さくなります(全温度範囲と電圧範囲でそれぞれの値の約1%)。要求の非常に厳しいアプリケーションであっても、一度較正しておけば十分でしょう。

入力サンプリング電荷に加えて、入力ESD保護ダイオードには温度に依存したリーク電流が流れます。公称1nA(最大 \pm 10nA)のこの電流により、オフセットがわずかにシフトします。1kのソース抵抗により、標準1 μ V、最大10 μ Vのオフセット電圧が生じます。

リファレンス電流

同様に、LTC2481は差動リファレンス・ピン(REF⁺とREF⁻)をサンプリングして、少量の電荷を外部のドライブ回路とやり取りするので、ダイナミックなリファレンス電流が生じます。この電流はコンバータのオフセットは変化させませんが、利得とINL性能を下げる可能性があります。この電流の影響は2つの異なる状況に関して分析することができます。

外部リファレンス・コンデンサの値が比較的小さいと(C_{REF}<1nF)、サンプリング・コンデンサの電圧はほぼ完全にセトリングし、ソース・インピーダンスの値が比較的大きくても、小さな誤差が生じるだけです。C_{REF}のこのような値はコンバータのオフセットと利得性能を悪くし、リファレンスのフィルタの大きな利点は得られないので避けた方が良いでしょう。

特定の構成ではリファレンス・フィルタとして、もっと大きな値(C_{REF}>1nF)のリファレンス・コンデンサが必要となる場合があります。このようなコンデンサはリファレンス・サンプリング電荷を平均化するので、外部ソース抵抗から見たリファレンスの差動インピーダンスはほぼ一定になります。

以下の説明では、入力とリファレンスの同相電圧は等しいと仮定します。60Hzモードで内部発振器を使うと、標準的差動リファレンス抵抗は1M Ω なのでREF⁺ピンとREF⁻ピンをドライブしているソース抵抗1 Ω ごとに0.51ppmのフルスケール(V_{REF}/2)利得誤差が生じます。50Hz/60Hzモードでは、関連する差動抵抗は1.1M Ω なので、フルスケール誤差はREF⁺ピンとREF⁻ピンをドライブしているソース抵抗1 Ω ごとに0.46ppmになります。

アプリケーション情報

50Hzモードでは、関連する差動抵抗は1.2MΩなので、フルスケール誤差はREF⁺ピンとREF⁻ピンをドライブしているソース抵抗1Ωごとに0.42ppmになります。周波数がf_{EOSC}の外部発振器によってCA0/f₀がドライブされる時(外部変換クロック動作)、標準的差動リファレンス抵抗は0.30・10¹²/f_{EOSC}Ωであり、REF⁺ピンまたはREF⁻ピンをドライブしているソース抵抗1Ωごとに1.67・10⁻⁶・f_{EOSC}ppmの利得誤差を生じます。REF⁺ピンとREF⁻ピンから見たソース抵抗とこれらのピンに接続された外部容量の様々な組み合わせに対する標準的+FS誤差と-FS誤差を図16～図19に示します。

この利得誤差に加えて、コンバータのINL性能はリファレンスのソース・インピーダンスによって低下します。INLは、図12に示されているリファレンス・ピンの電流の式の、入力に依存す

る $-V_{IN}^2/(V_{REF} \cdot R_{EQ}) - (0.5 \cdot V_{REF} \cdot D_T)/R_{EQ}$ の項によって生じます。内部発振器と60Hzモードを使うと、リファレンス・ソース抵抗の100Ωごとに約0.67ppmのINL誤差が追加されます。内部発振器と50Hz/60Hzモードを使うと、リファレンス・ソース抵抗の100Ωごとに約0.61ppmのINL誤差が追加されます。内部発振器と50Hzモードを使うと、リファレンス・ソース抵抗の100Ωごとに約0.56ppmのINL誤差が追加されます。周波数がf_{EOSC}の外部発振器によってCA0/f₀がドライブされる時、REF⁺またはREF⁻ピンをドライブしているソース抵抗の100Ωごとに約2.18・10⁻⁶・f_{EOSC}ppmのINL誤差が追加されます。大きなC_{REF}値が使われるときREF⁺ピンまたはREF⁻ピンをドライブしているソース抵抗によって生じる標準的INL誤差を図20に示します。REF⁺ピンとREF⁻ピンをドライブしているソース・インピーダンスを最小にすることを推奨します。




図16. +FS誤差とREF⁺またはREF⁻のR_{SOURCE}(小さなC_{REF})




図18. +FS誤差とREF⁺またはREF⁻のR_{SOURCE}(大きなC_{REF})




図17. -FS誤差とREF⁺またはREF⁻のR_{SOURCE}(小さなC_{REF})




図19. -FS誤差とREF⁺またはREF⁻のR_{SOURCE}(大きなC_{REF})

アプリケーション情報

リファレンス同相電圧と入力同相電圧が異なるアプリケーションでは、余分の誤差が生じます。リファレンス同相電圧と入力同相電圧の差 ($V_{REF(CM)} - V_{IN(CM)}$) および 5V リファレンスの 1V ごとに、リファレンスのソース抵抗の各 1Ω により、追加の $(V_{REF(CM)} - V_{IN(CM)}) / (V_{REF} \cdot R_{EQ})$ のフルスケール利得誤差が生じます。この利得誤差は、内部発振器と 60Hz モードを使うとき 0.074ppm です。内部発振器と 50Hz/60Hz モードを使うとき、余分のフルスケール利得誤差は 0.067ppm です。内部発振器と 50Hz モードを使うとき、余分の利得誤差は 0.061ppm です。外部クロックを使うと、対応する余分の利得誤差は $0.24 \cdot 10^{-6} \cdot f_{OSC}\text{ppm}$ です。

ダイナミック・リファレンス電流の大きさは非常に安定した内部サンプリング・コンデンサのサイズとコンバータのサンプリ

ング・クロックの精度に依存します。全温度範囲と電源範囲で、内部クロックの精度は標準で 0.5% より良くなります。この仕様は外部クロックでも簡単に実現できます。比較的安定した ($50\text{ppm}/^\circ\text{C}$) 抵抗が V_{REF}^+ と V_{REF}^- から見た外部ソース・インピーダンスに使われると、ダイナミック電流の利得誤差の予想ドリフトは無視できるほど小さくなります (全温度範囲と電圧範囲でその値の約 1%)。要求の非常に厳しいアプリケーションであっても、一度校正しておけば十分でしょう。

入力サンプリング電荷に加えて、リファレンス・ピンの ESD 保護ダイオードには温度に依存したリーク電流が流れます。公称 1nA (最大 $\pm 100\text{nA}$) のこのリーク電流により小さな利得誤差が生じます。 100Ω のソース抵抗により、標準 $0.05\mu\text{V}$ 、最大 $5\mu\text{V}$ のフルスケール誤差が生じます。




図20. INLと差動入力電圧およびリファレンスのソース抵抗 ($C_{REF} > 1\mu\text{F}$)




図22. +FS誤差と出力データ・レートおよび温度




図21. オフセット誤差と出力データ・レートおよび温度




図23. -FS誤差と出力データ・レートおよび温度

アプリケーション情報

出力データ・レート

内部発振器を使っているとき、LTC2481は60Hzのノッチ周波数では1秒当たり7.5のサンプル(sps)、50Hzのノッチ周波数では6.25sps、さらに50Hz/60Hz除去モードでは6.82spsとなります。実際の出力データ・レートはスリープとデータ出力のフェーズの長さに依存しますが、これらはユーザーによって制御され、ほとんど無視できるほど短くすることができます。外部変換クロックを使って動作させるとき(CA0/f₀を外部発振器に接続)、LTC2481の出力データ・レートを望むように増加させることができます。変換フェーズの持続時間は41036/f_{EOSC}です。f_{EOSC} = 307.2kHzならば、コンバータは、まるで内部発振器が使われ、ノッチが60Hzに設定されているかのように動作します。

f_{EOSC}を公称307.2kHzを超えて増加させると、最大出力データ・レートが比例して増加します。ただし、出力レートの増加は2つの潜在的影響を伴いますので、それらについて注意深く検討する必要があります。

第一に、f_{EOSC}が変化すると、内部のノッチの位置が比例して変化し、コンバータの電源ライン周波数の差動モード除去が減少します。多くのアプリケーションで、その結果生じる性能低下は、LTC2481の並外れた同相除去により、また入力回路の同相モードから差動モードへ変換される要因を注意深く除去することにより、大きく減らすことができます。ユーザーはシングルエンド入力フィルタを避け、IN⁺ピンとIN⁻ピンをドライブする回路内で非常に高い整合性と対称性を維持すべきです。

第二に、クロック周波数の増加により、入力ピンとリファレンス・ピンを通して転送されるサンプリング電荷の量が比例して増加します。大きな外部入力コンデンサやリファレンス・コンデンサ(C_{IN}、C_{REF})が使われる場合、f_{EOSC}の任意の値でのコンバータの性能に対するソース抵抗の影響の評価のための式が前のセクションで与えられています。小さな外部入力コンデンサやリファレンス・コンデンサ(C_{IN}、C_{REF})が使われる場合、LTC2481の標準的性能に対する外部ソース抵抗の影響を図14～図17から推測することができます。これらの図で、横軸は307200/f_{EOSC}で目盛られています。

1秒当たり最大25までの読み取りの出力データ・レートの標準的な測定性能曲線を図21～図28に示します。1秒当たり20の読み取りを超える出力データ・レートで、このコンバータで可能な最高レベルの精度を得るには、使用する電源電圧を最大にし、最高周囲動作温度を制限することを推奨します。状況によっては、差動リファレンス電圧を下げた方が良いことがあります。

入力帯域幅

内部SINC⁴デジタル・フィルタとアナログおよびデジタルの自動較正回路を結合した効果によって、LTC2481の入力帯域幅が決まります。ノッチを60Hzに設定して内部発振器を使うと、3dB入力帯域幅は3.63Hzになります。ノッチを50Hzに設定して内部発振器を使うと、3dB入力帯域幅は3.02Hzになります。周波数がf_{EOSC}の外部変換クロック発生器をCA0/f₀ピンに接続すると、3dB入力帯域幅は $11.8 \cdot 10^{-6} \cdot f_{EOSC}$ になります。

複雑なフィルタリングと較正アルゴリズムが利用されているため、コンバータの入力帯域幅はポールが3dB周波数に位置する1次フィルタではあまり正確にモデル化されません。内部発振器が使われる場合のLTC2481の入力帯域幅の形を図29に示します。周波数がf_{EOSC}の外部発振器が使われる場合のLTC2481の入力帯域幅の形は、図29の60Hzモードの曲線から得ることができます。この図の横軸はf_{EOSC}/307200で目盛られています。

変換ノイズ(V_{REF} = 5Vでは標準600nV_{RMS})は、ノイズの無いコンバータの入力に接続された白色ノイズ源によってモデル化することができます。帯域幅が無限のノイズ源のノイズ・スペクトル密度は47nV $\sqrt{\text{Hz}}$ 、0.5MHzの単一ポールのノイズ源では64nV $\sqrt{\text{Hz}}$ です。これらの数字から、外部増幅回路の設計には特に注意する必要があることは明らかです。このような回路では、出力を基準にしたノイズを減らすための非常に低い帯域幅(わずか数Hz)と、入力のスイッチトキャパシタ・ネットワークをドライブするのに必要な比較的高い帯域幅(少なくとも500kHz)の両方が要件になります。可能な解決法は、高利得で低帯域幅のアンプ段の後ろに高帯域幅のユニティゲインのバッファを置くことです。

アプリケーション情報




図24. 分解能 ($Noise_{RMS} \leq 1LSB$) と出力データ・レートおよび温度




図25. 分解能 ($INL_{MAX} \leq 1LSB$) と出力データ・レートおよび温度




図26. オフセット誤差と出力データ・レートおよびリファレンス電圧




図27. 分解能 ($Noise_{RMS} \leq 1LSB$) と出力データ・レートおよびリファレンス電圧




図28. 分解能 ($INL_{MAX} \leq 1LSB$) と出力データ・レートおよびリファレンス電圧




図29. 内部発振器を使ったときの入力信号




図30. 入力を基準にしたノイズに等価な、入りに接続されたホワイトノイズ源の帯域幅

アプリケーション情報

外部のアンプがLTC2481をドライブする場合、ADCの入力を基準にしたシステム・ノイズの計算は、図30を使うと簡単になります。LTC2481の入力ピンをドライブしているアンプのノイズは帯域を制限されたホワイトノイズ源としてモデル化することができます。その帯域幅はコーナー周波数が f_i の単一ポール・ローパス・フィルタの帯域幅によって近似することができます。アンプのノイズ・スペクトル密度は n_i です。図30から、x軸の値の選択に f_i を使って、入力をドライブしているアンプのノイズに相当する帯域幅 freq_i をy軸上に見つけることができます。この帯域幅には、ADCの内部較正とフィルタリングの帯域制限効果が含まれています。これらの効果を含む、コンバータの入力を基準にしたドライビング・アンプのノイズは、 $N = n_i \cdot \sqrt{\text{freq}_i}$ として計算することができます。このように、LTC2481の入力を基準にした全システム・ノイズは、ADCの入力を基準にする3つのノイズ源 (LTC2481の内部ノイズ、 IN^+ をドライブするアンプのノイズ、 IN^- をドライブするアンプのノイズ)を2乗和の平方根として合計して求めることができます。

周波数が f_{EOSC} の外部発振器で $\text{CA0}/f_0$ ピンをドライブする場合、x軸が $f_{\text{EOSC}}/307200$ で目盛られていれば、ノイズの計算に図30をそのまま使うことができます。 $f_{\text{EOSC}}/307200$ の比の値が大きくなると、図30の曲線の精度が低下し始めますが、同時に、LTC2481のノイズフロアが上がるので、ドライブするアンプのノイズの寄与分が重要ではなくなります。




図31. 入力通常モードの除去率、内部発振器と50Hzノッチ・モード

通常モードの除去率とアンチエイリアシング

従来のADCに比したデルタシグマADCの利点の1つは、チップに内蔵されたデジタル・フィルタです。大きなオーバーサンプリング率と組み合わせることにより、LTC2481はアンチエイリアシング・フィルタの要件を大幅に簡素化します。さらに、LTC2481の入力電流キャンセル機能により、デバイスのDC性能を下げることなく、外部ローパス・フィルタを利用できます。

SINC⁴デジタル・フィルタにより、DCと変調器のサンプリング周波数 (f_s) の整数倍を除く全ての周波数で通常モードの除去が120dBを超えます。LTC2481の自動較正回路は、アナログとデジタルの両方の領域での追加の通常モード信号フィルタリングにより、アンチエイリアシングの要件をさらに簡単にします。動作モードには無関係に、 $f_s = 256 \cdot f_N = 2048 \cdot f_{\text{OUTMAX}}$ です。ただし、 f_N はノッチ周波数、 f_{OUTMAX} は最大出力データレートです。ノッチが50Hzに設定された内部発振器モードでは $f_s = 12800\text{Hz}$ 、50Hz/60Hzの除去では $f_s = 13960\text{Hz}$ 、60Hzのノッチ設定では $f_s = 15360\text{Hz}$ です。外部発振器モードでは $f_s = f_{\text{EOSC}}/20$ です。通常モードの除去性能を図31と図32に示します。




図32. DCでの入力通常モードの除去率

アプリケーション情報

1倍速モードでは、 f_S の整数倍で生じる低除去領域の帯域幅は非常に狭くなります。通常モードの除去率曲線の拡大した細部を図33(DCの近くでの除去)と図34($f_S = 256f_N$ での除去)に示します。ただし、 f_N はノッチ周波数を表します。これらの曲線は外部発振器モードで得られましたが、それらは f_N の値を適切に選択することにより全ての動作モードで使えます。

図35、図36および図37に示されているように、ユーザーは内部発振器を使ってこのレベルの性能の実現を期待することができます。内部発振器を使い、60Hzのノッチ設定で動作しているLTC2481の通常モードの除去率の標準的測定値を、計算された理論曲線に重ね合わせて図35に示します。同様に、50Hz除去モードと50Hz/60Hz除去モードでの、LTC2481の測定された通常モード除去率を図36と図37に示します。

これらの並外れた通常モードの仕様のおかげで、LTC2481の前段のアンチエイリアシングのフィルタリングは(もし必要だとしても)最小のもので十分です。LTC2481の前に受動RC部品を置く場合、入力のダイナミック電流について検討します(「入力電流」のセクションを参照)。この場合、LTC2481の差動入力電流キャンセル機能により、DC性能を大きく下げることなく、外部RCネットワークを使うことができます。

従来の高次デルタシグマ変調器は非常に良い直線性と分解能を与えますが、大きな入力信号レベルでは潜在的に不安定です。LTC2481の3次変調器に使われている独自アーキテクチャはこの問題を解決し、フルスケールの最大150%の入力信号レベルで予測可能な安定動作を保証します。多くの産業用アプリケーションでは、ボルト・レベルの乱れに重ねられたマイクロボルト・レベルの信号を測定しなければならないことが珍しくありませんが、LTC2481は並外れてこのような課題に適しています。乱れが差動のとき、気になる仕様は大きな入力信号レベルに対する通常モードの除去率です。リファレンス電圧 $V_{REF} = 5V$ のとき、LTC2481のフルスケール差動入力範囲は5Vピーク・トゥ・ピークです。5Vピーク・トゥ・ピーク(フルスケール)入力信号を使って得られた従来の通常モードの除去率の結果に重ね合わせた、7.5Vピーク・トゥ・ピーク(フルスケールの150%)入力信号を使った、LTC2481の通常モードの除去率の測定結果を図38と図39に示します。図38では、LTC2481はノッチを60Hzに設定して内部発振器を使い、図39では、ノッチを50Hzに設定して内部発振器を使っています。LTC2481の除去性能はこの極端な状況でも低下せずに保たれていることが明らかです。大きな入力信号レベルで動作しているとき、ユーザーはこのような信号がデバイスの絶対最大定格を超えないよう注意する必要があります。




図33. DCでの入力通常モードの除去率






図34. $f_S = 256f_N$ での入力通常モードの除去率

アプリケーション情報




2481 F35

図35. 入力通常モードの除去率と入力周波数、
100%フルスケールの入力の攪乱(60Hzのノッチ)




2481 F36

図36. 入力通常モードの除去率と入力周波数、
100%フルスケールの入力の攪乱(50Hzのノッチ)




2481 F37

図37. 入力通常モードの除去率と入力周波数、
100%フルスケールの入力の攪乱(50Hz/60Hzモード)



2481 F38

図38. 測定された入力通常モードの除去率と
入力周波数、150%フルスケールの入力の攪乱
(60Hzのノッチ)



2481 F39

図39. 測定された入力通常モードの除去率と
入力周波数、150%フルスケールの入力の攪乱
(50Hzのノッチ)

アプリケーション情報




図40. 2倍速モードでの入力通常モードの除去率




図41. 2倍速モードでの入力通常モードの除去率




図42. 入力通常モードの除去率と入力周波数、2倍速モードと50Hz/60Hzモード




図43. 2倍速モードでの入力通常モードの除去率




図44. 校正方法

アプリケーション情報

LTC2481の2倍速モードを使うと、デバイスは出力データ・レートを2倍にするためデジタル・オフセット較正動作は行いません。図31と図32に示されているように、すぐれた通常モードの除去率は維持されます。ただし、DCと $f_s = 256f_N$ の近くでは拡大した細部が異なります(図40と図41を参照)。2倍速モードのとき、帯域幅は50Hz除去モードでは11.4Hz、60Hz除去モードでは13.6Hz、50Hz/60Hz除去モードでは12.4Hzです。内部発振器を使って2倍速モードで動作しているLTC2481の通常モードの除去の標準的な測定値を図42に示します。

LTC2481が2倍速モードに構成設定されているとき、移動平均をとることにより、SINC¹ノッチはSINC⁴デジタル・フィルタと組み合わせられ、1倍速の通常モード除去率と同一の通常モード除去率を与えます。以下のアルゴリズムを使った平均化処理によって出力レートが保たれます。

結果1 = 平均 (サンプル0、サンプル1)

結果2 = 平均 (サンプル1、サンプル2)

.....

結果n = 平均 (サンプルn-1、サンプルn)

移動平均の主な利点は、図43に示されているように、2倍の実効出力レートで50Hz/60Hzの同時除去を実現することです。処理前の出力データは48Hz~62.4Hzで70dBより良い除去率を与えます。これは50Hz±2%と60Hz±2%の両方をカバーします。移動平均を使うと、除去率は50Hz±2%と60Hz±2%の両方で87dBより良くなります。

冷接点補償付きの完全な熱電対測定システム

LTC2481は熱電対や他の低電圧出力のセンサを直接デジタル変換するのに最適です。入力には標準500nV(最大2.5μV)のオフセット誤差、10nV/°Cのオフセット・ドリフトおよび600nVRMSのノイズ・レベルがあります。入力範囲は、PGAの利得を設定することにより、多様なセンサに対して最適化することができます。PGAの利得を64に設定して外部5Vリファレンスを使うと、入力範囲は±78mVとなり、熱電対に最適です。

図45(このデータシートの39ページ)は完全なK型熱電対計です。信号調整回路は簡単なサージ保護回路だけです。どんな熱電対計でも、冷接点温度センサは熱電対の素材間の接点およびプリント回路基板の銅トレースと同じ温度でなければなりません。小型のLTC2481はOmega MPJ-K-F熱電対のソケットの下にきちんと押し込むことができ、確実に熱結合されます。

LTC2481の1.4mV/°CのPTAT回路により冷接点の温度が測定されます。熱電対の電圧と冷接点の温度が知られると、直線近似、参照表、適当な多項式曲線など、多くの熱電対温度の計算法が使えます。図44に示されているように、LT[®]1236リファレンスから得られる精確な500mVをADC入力に与え、精確な温度計を使ってローカル温度を測定することにより較正が行われます。較正モードで、上下ボタンを使ってローカル温度の読み取り値が精確な温度計に合致するまで調整します。電圧と温度の両方の較正を簡単に自動化することができます。

このアプリケーションの完全なマイクロコントローラ用コードがLTC2481製品のウェブページ(<http://www.linear.com>)で入手できます。

これは多くの異なる計器のテンプレートとして利用することができます。組込型温度センサの較正係数の生成方法を示しています。多数のコメントによりプログラムの動作が詳細に説明されています。read_LTC2481()関数はLTC2481の動作を制御します。参考までに以下に掲載します。

LTC2481

アプリケーション情報

```
/*
LTC248X.h
Processor setup and
Lots of useful defines for configuring the LTC2481 and LTC2485.

*/
#include <16F73.h> // Device
#include <delay.h> // 6MHz clock

// #fuses NOWDT, HS, PUT, NOPROTECT, NOBROWNOUT // Configuration fuses
#define ROM 0x2007={0x3F3A} // Equivalent and more reliable fuse config.
#include <I2C.h> // Set up i2c port
#include "PCM73A.h" // Various defines
#include "lcd.c" // LCD driver functions

// Useful defines for the LTC2481 and LTC2485 - OR them together to make the
// 8 bit config word.
#define READ 0x01 // bitwise OR with address for read or write
#define WRITE 0x00
#define LTC248XADDR 0b01001000 // The one and only LTC248X in this circuit,
// with both address lines floating.

// Select gain - 1 to 256 (also depends on speed setting)
#define GAIN1 0b00000000 // G = 1 (SPD = 0), G = 1 (SPD = 1)
#define GAIN2 0b00100000 // G = 4 (SPD = 0), G = 2 (SPD = 1)
#define GAIN3 0b01000000 // G = 8 (SPD = 0), G = 4 (SPD = 1)
#define GAIN4 0b01100000 // G = 16 (SPD = 0), G = 8 (SPD = 1)
#define GAIN5 0b10000000 // G = 32 (SPD = 0), G = 16 (SPD = 1)
#define GAIN6 0b10100000 // G = 64 (SPD = 0), G = 32 (SPD = 1)
#define GAIN7 0b11000000 // G = 128 (SPD = 0), G = 64 (SPD = 1)
#define GAIN8 0b11100000 // G = 256 (SPD = 0), G = 128 (SPD = 1)

// Select ADC source - differential input or PTAT circuit
#define VIN 0b00000000
#define PTAT 0b00001000

// Select rejection frequency - 50, 55, or 60Hz
#define R50 0b00000010
#define R55 0b00000000
#define R60 0b00000100

// Speed settings is bit 7 in the 2nd byte
#define SLOW 0b00000000 // slow output rate with autozero
#define FAST 0b00000001 // fast output rate with no autozero
```

アプリケーション情報

```

/*
LTC2481.c
Basic voltmeter test program for LTC2481
Reads LTC2481 input at gain = 1, 1X speed mode, converts to volts,
and prints voltage to a 2 line by 16 character LCD display.

Mark Thoren
Linear Technology Corporation
June 23, 2005
Written for CCS PCM compiler, Version 3.182
*/
#include "LTC248X.h"

```

```

/**** read_LTC2481() ****

```

This is the function that actually does all the work of talking to the LTC2481.

Arguments: addr - device address
 config - configuration bits for next conversion

Returns: zero if conversion is in progress,
 32 bit signed integer with lower 8 bits clear, 24 bit LTC2481
 output word in the upper 24 bits. Data is left-justified for
 compatibility with the 24 bit LTC2485.

the i2c_xxxx() functions do the following:

```

void i2c_start(void): generate an i2c start or repeat start condition
void i2c_stop(void): generate an i2c stop condition
char i2c_read(boolean): return 8 bit i2c data while generating an ack or nack
boolean i2c_write(): send 8 bit i2c data and return ack or nack from slave device

```

These functions are very compiler specific, and can use either a hardware i2c port or software emulation of an i2c port. This example uses software emulation.

A good starting point when porting to other processors is to write your own i2c functions. Note that each processor has its own way of configuring the i2c port, and different compilers may or may not have built-in functions for the i2c port.

When in doubt, you can always write a "bit bang" function for troubleshooting purposes.

The "fourbytes" structure allows byte access to the 32 bit return value:

```

struct fourbytes // Define structure of four consecutive bytes
{
  int8 te0;      // To allow byte access to a 32 bit int or float.
  int8 te1;      //
  int8 te2;      // The make32() function in this compiler will
  int8 te3;      // also work, but a union of 4 bytes and a 32 bit int
                // is probably more portable.
};

```

LTC2481

アプリケーション情報

Also note that the lower 4 bits are the configuration word from the previous conversion.

```
*****/
signed int32 read_LTC2481(char addr, char config)
{
    struct fourbytes // Define structure of four consecutive bytes
    {
        // To allow byte access to a 32 bit int or float.
        int8 te0; //
        int8 te1; // The make32() function in this compiler will
        int8 te2; // also work, but a union of 4 bytes and a 32 bit int
        int8 te3; // is probably more portable.
    };
    union // adc_code.bits32 all 32 bits
    {
        // adc_code.by.te0 byte 0
        signed int32 bits32; // adc_code.by.te1 byte 1
        struct fourbytes by; // adc_code.by.te2 byte 2
    } adc_code; // adc_code.by.te3 byte 3

    // Start communication with LTC2481:
    i2c_start();
    if(i2c_write(addr | WRITE)) // If no acknowledge, return zero
    {
        i2c_stop();
        return 0;
    }
    i2c_write(config);
    i2c_start();
    i2c_write(addr | READ);
    adc_code.by.te3 = i2c_read();
    adc_code.by.te2 = i2c_read();
    adc_code.by.te1 = i2c_read();
    adc_code.by.te0 = 0;
    i2c_stop();
    return adc_code.bits32;
} // End of read_LTC2481()

/** initialize() *****
Basic hardware initialization of controller and LCD, send Hello message to LCD
*****/

void initialize(void)
{
    // General initialization stuff.
    setup_adc_ports(NO_ANALOGS);
    setup_adc(ADC_OFF);
    setup_counters(RTCC_INTERNAL, RTCC_DIV_1);
    setup_timer_1(T1_DISABLED);
    setup_timer_2(T2_DISABLED, 0, 1);

    // This is the important part - configuring the SPI port
    setup_spi(SPI_MASTER|SPI_L_TO_H|SPI_CLK_DIV_16|SPI_SS_DISABLED); // fast SPI clock
    CKP = 0; // Set up clock edges - clock idles low, data changes on
```

アプリケーション情報

```

    CKE = 1; // falling edges, valid on rising edges.
    lcd_init(); // Initialize LCD
    delay_ms(6);
    printf(lcd_putc, "Hello!"); // Obligatory hello message
    delay_ms(500); // for half a second
} // End of initialize()

*** main() ****

Main program initializes microcontroller registers, then reads the LTC2481
repeatedly
*****/
void main()
{
    signed int32 x; // Integer result from LTC2481
    float voltage; // Variable for floating point math
    int16 timeout;
    initialize(); // Hardware initialization

    while(1)
    {
        delay_ms(1); // Pace the main loop to something more than 1 ms

        // This is a basic error detection scheme. The LTC248X will never take more than
        // 163.5ms, 149.9ms, or 136.5ms to complete a conversion in the 50Hz, 55Hz, and 60Hz
        // rejection modes, respectively.
        // If read_LTC248X() does not return non-zero within this time period, something
        // is wrong, such as an incorrect i2c address or bus conflict.

        if((x = read_LTC2481(LTC248XADDR, GAIN1 | VIN | R55)) != 0)
        {
            // No timeout, everything is okay
            timeout = 0; // reset timer
            x &= 0xFFFFFC0; // clear config bits so they don't affect math
            x ^= 0x80000000; // Invert MSB, result is 2's complement
            voltage = (float) x; // convert to float
            voltage = voltage * 5.0 / 2147483648.0; // Multiply by Vref, divide by 2^31
            lcd_putc('\f'); // Clear screen
            lcd_gotoxy(1,1); // Goto home position
            printf(lcd_putc, "V %01.4f", voltage); // Display voltage
        }
        else
        {
            ++timeout;
        }


        if(timeout > 200)
        {
            timeout = 200; // Prevent rollover
            lcd_gotoxy(1,1);
            printf(lcd_putc, "ERROR - TIMEOUT");
            delay_ms(500);
        }
    } // End of main loop
} // End of main()

```


パッケージ

最新のパッケージ図面については、<http://www.linear-tech.co.jp/designtools/packaging/>を参照してください。

DD Package 10-Lead Plastic DFN (3mm × 3mm) (Reference LTC DWG # 05-08-1699 Rev B)



RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS



NOTE:

1. 図はJEDECパッケージ・アウトラインM0-229のバリエーション (WEED-2) になる予定
バリエーションの指定の現状についてはLTCのWebサイトのデータシートを参照
2. 図は実寸とは異なる
3. 全ての寸法はミリメートル
4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない
モールドのバリは (もしあれば) 各サイドで0.15mmを超えないこと
5. 露出パッドは半田メッキとする
6. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない

改訂履歴

REV	日付	概要	ページ番号
A	11/09	表3と表4を更新	16
B	4/10	「絶対最大定格」「発注情報」「電気的特性(通常速度)」「コンバータ特性」「電源要件」「タイミング特性」「標準的性能特性」にHグレード追加	2~10
C	6/10	「標準的応用例」の図の改訂 「I ² Cインタフェース」セクションに文章追加	1 12
D	9/14	温度センサ性能を明確化 性能とf ₀ 周波数の関係を明確化し、外付け発振器の最大周波数を1MHzに低減	1, 2 5, 8, 26, 28

標準的応用例




図45. 完全なK型熱電対計

関連製品

製品番号	説明	注釈
LT1236A-5	高精度バンドギャップ・リファレンス、5V	初期精度:最大0.05%、ドリフト:5ppm/°C
LT1460	マイクロパワー・シリーズのリファレンス	初期精度:最大0.075%、ドリフト:最大10ppm/°C
LT1790	マイクロパワー-SOT-23低損失リファレンス・ファミリー	初期精度:最大0.05%、ドリフト:最大10ppm/°C
LTC2400	24ビット、No Latency $\Delta\Sigma$ ADC、SO-8	ノイズ:0.3ppm、INL:4ppm、全未調整誤差:10ppm、200 μ A
LTC2410	24ビット、No Latency $\Delta\Sigma$ ADC、差動入力付き	ノイズ:0.8 μ V _{RMS} 、INL:2ppm
LTC2411/ LTC2411-1	24ビット、No Latency $\Delta\Sigma$ ADC、差動入力付き、MSOP	ノイズ:1.45 μ V _{RMS} 、INL:4ppm、50Hz/60Hz同時除去 (LTC2411-1)
LTC2413	24ビット、No Latency $\Delta\Sigma$ ADC、差動入力付き	50Hz/60Hz同時除去、ノイズ:800nV _{RMS}
LTC2415/ LTC2415-1	24ビット、No Latency $\Delta\Sigma$ ADC、15Hz出力レート	LTC2410とピン互換
LTC2414/LTC2418	8チャンネル/16チャンネル、24ビット、No Latency $\Delta\Sigma$ ADC	ノイズ:0.2ppm、INL:2ppm、全未調整誤差:3ppm、200 μ A
LTC2440	高速、低ノイズ、24ビット $\Delta\Sigma$ ADC	3.5kHz出力レート、ノイズ:200nV、24.6ENOB
LTC2480	16ビット $\Delta\Sigma$ ADC、Easy Drive入力付き、ノイズ:600nV、プログラム可能な利得、および温度センサ	LTC2482/LTC2484とピン互換
LTC2482	16ビット $\Delta\Sigma$ ADC、Easy Drive入力付き	LTC2480/LTC2484とピン互換
LTC2483	16ビット $\Delta\Sigma$ ADC、Easy Drive入力、I ² Cインタフェース付き	LTC2481/LTC2483とピン互換
LTC2484	24ビット $\Delta\Sigma$ ADC、Easy Drive入力付き	LTC2480/LTC2482とピン互換
LTC2485	24ビット $\Delta\Sigma$ ADC、Easy Drive入力、I ² Cインタフェースおよび温度センサ付き	LTC2481/LTC2483とピン互換