

SPIインターフェイス付き 超小型、差動16ビット $\Delta\Sigma$ ADC

特長

- $\pm V_{CC}$ の差動入力範囲
- (符号を含む)16ビット分解能、ミッシングコードなし
- オフセット誤差: 2LSB
- フルスケール誤差: 4LSB
- 1秒あたり変換回数: 60
- 多重化アプリケーションに対応する
単一変換セトリング時間
- 自動シャットダウン付き1サイクル動作
- 消費電流: 800 μ A
- スリープ電流: 0.2 μ A
- 内部発振器 — 外付け部品不要
- SPIインターフェイス
- 超小型3mm $\times$ 2mm DFNおよびTSOT-23パッケージ

アプリケーション

- システム・モニタ
- 環境モニタ
- 直接温度測定
- 計測
- 産業用プロセス制御
- データ収集
- 組込みADCのアップグレード

 LT, LTC, LTM、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商標です。No Latency $\Delta\Sigma$ は、リニアテクノロジー社の商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。6208279、6411242、7088280、7164378を含む米国特許によって保護されています。


概要

LTC[®]2452は超小型の完全差動16ビット・アナログ・デジタル・コンバータです。LTC2452は2.7V~5.5V単一電源を使用し、SPIインターフェイスを介して通信します。このADCは、8ピン3mm $\times$ 2mm DFNパッケージまたは8ピンTSOT-23パッケージで供給されます。このデバイスは外付け部品を必要としない発振器を内蔵しています。コンバータ・コアとしてデルタシグマ変調器を使用し、待ち時間がないので、多重化アプリケーションに対応できます。LTC2452は、従来のデルタシグマ・コンバータと比べて平均入力サンプリング電流が数桁少ない独自の入力サンプリング手法を採用しています。また、このアーキテクチャにより、入力ピン間の電流リークはごくわずかです。


LTC2452は1秒当たり60回の変換でサンプリング可能で、この非常に大きなオーバーサンプリング率により、アンチエイリアシングの要件が大幅に緩和されています。LTC2452は、ユーザーからは見えない連続的な内部オフセットおよびフルスケール較正アルゴリズムを採用しているため、時間の経過および動作温度範囲において高精度が保証されます。このコンバータは外部REFピンを装備し、差動入力電圧範囲は $\pm V_{REF}$ までです。

1回の変換の後、LTC2452は自動的にスリープモードになり、消費電流が0.2 μ A以下に減少します。ユーザーが毎秒1回ADCを読み出す場合、LTC2452が2.7Vの電源から消費するのは平均50 μ W以下です。

標準的応用例



積分非直線性、 $V_{CC} = 3V$



2452 TA01b

2452fc

LTC2452


絶対最大定格

(Note 1, 2)

電源電圧 (V_{CC}) $-0.3V \sim 6V$
アナログ入力電圧 (V_{IN}^+ , V_{IN}^-) $-0.3V \sim (V_{CC} + 0.3V)$
リファレンス電圧 (V_{REF}) $-0.3V \sim (V_{CC} + 0.3V)$
デジタル電圧 (V_{SDO} , V_{SCK} , V_{CS}) $-0.3V \sim (V_{CC} + 0.3V)$

保存温度範囲 $-65^{\circ}C \sim 150^{\circ}C$
動作温度範囲
LTC2452C $0^{\circ}C \sim 70^{\circ}C$
LTC2452I $-40^{\circ}C \sim 85^{\circ}C$

ピン配置



発注情報

鉛フリー仕様

テープアンドリール(ミニ)	テープアンドリール	製品マーキング*	パッケージ	温度範囲
LTC2452CDDDB#TRMPBF	LTC2452CDDDB#TRPBF	LDNJ	8-Lead Plastic (3mm x 2mm) DFN	$0^{\circ}C$ to $70^{\circ}C$
LTC2452IDDB#TRMPBF	LTC2452IDDB#TRPBF	LDNJ	8-Lead Plastic (3mm x 2mm) DFN	$-40^{\circ}C$ to $85^{\circ}C$
LTC2452CTS8#TRMPBF	LTC2452CTS8#TRPBF	LTDPK	8-Lead Plastic TSOT-23	$0^{\circ}C$ to $70^{\circ}C$
LTC2452ITS8#TRMPBF	LTC2452ITS8#TRPBF	LTDPK	8-Lead Plastic TSOT-23	$-40^{\circ}C$ to $85^{\circ}C$

TRM = 500個* 温度グレードは出荷時のコンテナのラベルで識別されます。

さらに広い動作温度範囲で規定されるデバイスについては、弊社および弊社代理店にお問い合わせください。

鉛ベース仕様の製品の詳細については、弊社および弊社代理店にお問い合わせください。

鉛フリー仕様の製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

テープアンドリールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandreeel/> をご覧ください。

電気的特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^{\circ}C$ での値。(Note 2)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Resolution (No Missing Codes)	(Note 3)	●	16		Bits
Integral Nonlinearity	(Note 4)	●	1	10	LSB
Offset Error		●	2	10	LSB
Offset Error Drift			0.02		LSB/ $^{\circ}C$
Gain Error		●	0.01	0.02	% of FS
Gain Error Drift			0.02		LSB/ $^{\circ}C$
Transition Noise			2.2		μV_{RMS}
Power Supply Rejection DC			80		dB

2452fc

アナログ入力とリファレンス

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V_{IN}^+	Positive Input Voltage Range	●	0		V_{CC}	V
V_{IN}^-	Negative Input Voltage Range	●	0		V_{CC}	V
V_{REF}	Reference Voltage Range	●	2.5		V_{CC}	V
$V_{OR}^+ + V_{UR}^+$	Overrange + Underrange Voltage, IN^+	$V_{REF} = 5V$, $V_{IN}^- = 2.5V$ (See Figure 3)		31		LSB
$V_{OR}^- + V_{UR}^-$	Overrange + Underrange Voltage, IN^-	$V_{REF} = 5V$, $V_{IN}^+ = 2.5V$ (See Figure 3)		31		LSB
C_{IN}	IN^+ , IN^- Sampling Capacitance			0.35		pF
$I_{DC_LEAK}(IN^+)$	IN^+ DC Leakage Current	$V_{IN} = GND$ (Note 10) $V_{IN} = V_{CC}$ (Note 10)	● ●	-10 1	10 10	nA nA
$I_{DC_LEAK}(IN^-)$	IN^- DC Leakage Current	$V_{IN} = GND$ (Note 10) $V_{IN} = V_{CC}$ (Note 10)	● ●	-10 1	10 10	nA nA
$I_{DC_LEAK}(REF)$	REF DC Leakage Current	$V_{REF} = 3V$ (Note 10)	●	-10	1	10 nA
I_{CONV}	Input Sampling Current (Note 5)			50		nA

電源要件

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V_{CC}	Supply Voltage	●	2.7		5.5	V
I_{CC}	Supply Current Conversion Sleep	$\overline{CS} = GND$ (Note 6) $\overline{CS} = V_{CC}$ (Note 6)	● ●	800 0.2	1200 0.6	μA μA

デジタル入力とデジタル出力

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 2)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V_{IH}	High Level Input Voltage	●	$V_{CC} - 0.3$			V
V_{IL}	Low Level Input Voltage	●			0.3	V
I_{IN}	Digital Input Current	●	-10		10	μA
C_{IN}	Digital Input Capacitance			10		pF
V_{OH}	High Level Output Voltage	$I_O = -800\mu\text{A}$	●	$V_{CC} - 0.5$		V
V_{OL}	Low Level Output Voltage	$I_O = 1.6\text{mA}$	●		0.4	V
I_{OZ}	Hi-Z Output Leakage Current	●	-10		10	μA

タイミング特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
t_{CONV}	Conversion Time		13	16.6	23	ms
f_{SCK}	SCK Frequency Range				2	MHz
t_{LSCK}	SCK Low Period		250			ns
t_{HSCK}	SCK High Period		250			ns
t_1	$\overline{\text{CS}}$ Falling Edge to SDO Low Z	(Notes 7, 8)	0		100	ns
t_2	$\overline{\text{CS}}$ Rising Edge to SDO High Z	(Notes 7, 8)	0		100	ns
t_3	$\overline{\text{CS}}$ Falling Edge to SCK Falling Edge		100			ns
t_{KQ}	SCK Falling Edge to SDO Valid	(Note 7)	0		100	ns

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

Note 2: すべての電圧値はGNDを基準にしている。注記がない限り、 $V_{\text{CC}} = 2.7\text{V} \sim 5.5\text{V}$ 。

$$V_{\text{REFCM}} = V_{\text{REF}}/2, \text{FS} = V_{\text{REF}}$$

$$V_{\text{IN}} = V_{\text{IN}^+} - V_{\text{IN}^-}, -V_{\text{REF}} \leq V_{\text{IN}} \leq V_{\text{REF}}; V_{\text{INCM}} = (V_{\text{IN}^+} + V_{\text{IN}^-})/2.$$

Note 3: 設計によって保証されているが、テストは行われない。

Note 4: 積分非直線性は、伝達曲線の実際のエンドポイントを通過する直線からのコードの偏差として定義されている。設計およびテストの相関によって保証されている。

Note 5: $\overline{\text{CS}} = V_{\text{CC}}$ 。DUTピンに正の電流が流れ込んでいる。

Note 6: SCK = V_{CC} またはGND。SDOはハイ・インピーダンス。


Note 7: 図4を参照。

Note 8: 図5を参照。


Note 9: 入力サンプリング電流は、LTC2452がアクティブに入力をサンプリングしているとき入力サンプリング・ネットワークから流れる平均入力電流である。

Note 10: DUTピンに正の電流が流れ込んでいる。


標準的性能特性 (注記がない限り、 $T_A = 25^\circ\text{C}$)



2452 G01




2452 G02



2452 G03


標準的性能特性 (注記がない限り、 $T_A = 25^\circ\text{C}$)

オフセット誤差と温度




2452 G04

利得誤差と温度




2452 G05

遷移ノイズと温度




2452 G06

変換モードの消費電流と温度




2452 G07

スリープ・モードの消費電流と温度




2452 G08

平均消費電力と温度、 $V_{CC} = 3\text{V}$




2452 G09

電源除去比と V_{CC} での周波数



2452 G10

変換時間と温度



2452 G11

LTC2452

ピン機能

SCK (ピン1): シリアル・クロック入力。SCKによってシリアル・データ出力の同期をとります。デジタル・データが有効(ADCがCONVERT状態ではない)で、 $\overline{CS}$ が“L”(ADCがSLEEP状態ではない)のとき、SCKピンに印加される各立ち下がりエッジに続いて新たなデータ・ビットがSDO出力ピンに生じます。

GND (ピン2): グランド。低インピーダンス接続を使用してグラウンド・プレーンに接続します。

REF (ピン3): リファレンス入力。REFの電圧は2.5Vから V_{CC} の範囲の任意の値にすることができます。リファレンス電圧によってフルスケール範囲が設定されます。

V_{CC} (ピン4): 正電源電圧。LTC2452のできるだけ近くに配置した低直列インダクタンスの0.1 μ Fコンデンサと10 μ Fコンデンサを並列に接続して、GND (ピン2)にバイパスします。

IN^- (ピン5)、 IN^+ (ピン6): 差動アナログ入力。

$\overline{CS}$ (ピン7): (アクティブ“L”の)チップ・セレクト・デジタル入力。このピンを“L”にするとSDOデジタル出力がイネーブルされます。このピンを“H”にするとSDO出力ピンがハイ・インピーダンス状態になります。

SDO (ピン8): スリープ状態のシリアル・データ出力。SDOはDATA OUTPUT状態の間シリアル・データ出力に使用され、変換状態のモニタに使用することができます。

露出パッド (ピン9): グランド。PCBグラウンドに半田付けする必要があります。プロトタイプ用では、このピンはフロートさせたままでもかまいません。

ブロック図




図1. 機能ブロック図

アプリケーション情報

コンバータの動作

コンバータの動作サイクル

LTC2452は低消費電力の完全差動デルタシグマADコンバータで、シンプルな3線式SPIインターフェイスを備えています(図1を参照)。この動作は、CONVERT、SLEEP、DATA OUTPUT

の連続する3つの状態で構成されています。動作サイクルはCONVERT状態から始まり、SLEEP状態がそれに続き、DATA OUTPUT状態で終了します(図2を参照)。3線式インターフェイスは、シリアル・データ出力(SDO)、シリアル・クロック入力(SCK)、およびアクティブ“L”のチップ・セレクト入力($\overline{CS}$)で構成されています。

アプリケーション情報




図2. LTC2452の状態遷移図

CONVERT状態の継続時間は、LTC2452の変換時間（公称16.6ミリ秒）によって決まります。この動作が開始されると、内部パワーオン・リセット信号を生成する低電源状態（ $V_{CC} < 2.1V$ ）による以外、中断することはできません。

変換完了後、LTC2452はSLEEP状態になり、チップセレクト入力とシリアル・クロック入力の両方が“L”になる（ $\overline{CS} = SCK = “L”$ ）まで、この状態に留まります。この状態に続いて、ADCはDATA OUTPUT状態に移行します。

SLEEP状態の間、チップセレクト入力が“H”に引き上げられる（ $\overline{CS} = “H”$ ）と、LTC2452の消費電流は200nAより少なくなります。チップセレクト入力が“L”に引き下げられ（ $\overline{CS} = “L”$ ）、SCKが“H”ロジック・レベルに維持されると、LTC2452は通常の電力消費レベルに戻ります。SLEEP状態の間、最後の変換結果はスタティック・レジスタに無期限に保持されます。

DATA OUTPUT状態になると、SDOは変換結果の符合（D15）を出力します。この状態の間、ADCはSCK入力ピンの制御により、SDO出力ピンを介して変換結果をシリアルにシフトしま

す。この結果を生成するのに待ち時間はなく、この結果は最後に完了した変換に対応しています。データの新しいビットは、SCK入力ピンで検出される各立ち下がりエッジに続き、MSBからLSBまでSDOピンに出力されます。このデータは、SCKピンをドライブしている外部シリアル・クロック信号の各立ち上がりエッジで確実にラッチすることができます（図3を参照）。

DATA OUTPUT状態は2つの異なった方法のどちらかで終了します。最初の方法では、16データ・ビットが全てシフトアウトされ、クロックが“L”になると、DATA OUTPUT状態の動作が完了します。これはSCKの16番目の立ち下がりエッジに対応します。2番目の方法では、DATA OUTPUT状態は、 $\overline{CS}$ 入力の“L”から“H”への遷移により、いつでも中断することができます。この2つのいずれかの動作に続き、LTC2452はCONVERT状態になり、新たな変換サイクルを開始します。

パワーアップ・シーケンス

コンバータに印加される電源電圧（ V_{CC} ）が約2.1Vより低くなると、ADCはパワーオン・リセットを行います。この機能によって変換結果の完全性が保証されます。

V_{CC} がこの臨界スレッシュホルドを超えると、コンバータは約0.5msの間、内部パワーオン・リセット（POR）信号を生成します。POR信号によってすべての内部レジスタがクリアされます。このPOR信号に続き、LTC2452は変換サイクルを開始し、図2に示す状態がそれに続きます。PORに続く最初の変換結果の精度は、PORの期間が終了するまでに電源電圧 V_{CC} が動作範囲（2.7V～5.5V）内に回復していると、デバイスの仕様を満たします。

使いやすさ

LTC2452のデータ出力には、待ち時間、フィルタのセトリング遅延、または変換サイクルに関連した冗長な結果は生じません。変換と出力データの間には1対1の対応関係があります。したがって、複数のアナログ入力電圧の多重化には特別な操作は必要ありません。

LTC2452は変換ごとにオフセット調整を行います。この調整はユーザーからは見えず、前述のサイクル動作には影響を与えません。連続調整の利点は、時間経過と温度に対してADCの性能が安定していることです。

アプリケーション情報

LTC2452は、従来のデルタシグマ・アーキテクチャに比べて、平均入力電流を数桁低減する独自の入力サンプリング方式を採用しています。これにより、外部フィルタ・ネットワークを直接LTC2452にインターフェイスさせることができます。平均入力サンプリング電流が50nAなので、1kΩと0.1μFを使用した外部RCローパス・フィルタによる追加誤差は1LSBを下回ります。さらに、 V_{IN}^+ と V_{IN}^- の間のリーク電流は無視できます。

リファレンス電圧範囲

LTC2452のリファレンス入力範囲は2.5V～ V_{CC} です。最もシンプルに動作させるには、REFを V_{CC} に短絡することができます。

入力電圧範囲

「出力データ・フォーマット」で述べるように、出力コードは $32768 \cdot V_{IN}/V_{REF} + 32768$ で求められます。 $V_{IN} \geq V_{REF}$ の場合、出力コードは65535(すべて1)でクランプされます。 $V_{IN} \leq -V_{REF}$ の場合、出力コードは0(すべて0)でクランプされます。

LTC2452は独自のシステムを採用しており、通常、差動入力が $\pm V_{REF}$ 以内であれば、各入力を V_{REF} より8LSB上とGNDより8LSB下にデジタル化することができます。例(図3)のように、グランドをわずかに下回る信号を測定する必要がある場合、 $V_{IN}^- = GND$ および $V_{REF} = 5V$ に設定することができます。 $V_{IN}^+ = GND$ の場合、出力コードは32768に近い値になります。 $V_{IN}^+ = GND - 8LSB = -1.22 mV$ の場合、出力コードは32760に近い値になります。




図3. $V_{IN}^- = 0$ のときの出力コードと V_{IN}^+

オーバーレンジ能力とアンダーレンジ能力の合計は、所定のデバイスで標準31LSBです。31LSBの合計値はオーバーレンジ能力とアンダーレンジ能力の間で分配されます。例えば、アンダーレンジ能力が8LSBの場合は、オーバーレンジ能力は通常 $31 - 8 = 23LSB$ となります。

出力データのフォーマット

LTC2452は16ビットの直接バイナリでエンコードされた結果を生成します。結果は、SCK入力ピンの制御により、SDO出力ピンを介した16ビットのシリアル・ストリームとして得られます(図4を参照)。

$V_{IN} = (V_{IN}^+ - V_{IN}^-)$ とすると、出力コードは $32768 \cdot V_{IN}/V_{REF} + 32768$ で求められます。LTC2452から出力される最初のビットD15がMSBで、 $V_{IN}^+ \geq V_{IN}^-$ の場合は1、 $V_{IN}^+ < V_{IN}^-$ の場合は0になります。このビットに下位のビット(D14、D13 ...)が続き、最後にLSBがLTC2452から出力されます。出力コードの例のいくつかを表1に示します。

表1. LTC2452の出力データのフォーマット

DIFFERENTIAL INPUT VOLTAGE $V_{IN}^+ - V_{IN}^-$	D15 (MSB)	D14	D13	D12...D2	D1	D0 (LSB)	CORRESPONDING DECIMAL VALUE
$\geq V_{REF}$	1	1	1	1	1	1	65535
$V_{REF} - 1LSB$	1	1	1	1	1	0	65534
$0.5 \cdot V_{REF}$	1	1	0	0	0	0	49152
$0.5 \cdot V_{REF} - 1LSB$	1	0	1	1	1	1	49151
0	1	0	0	0	0	0	32768
-1LSB	0	1	1	1	1	1	32767
$-0.5 \cdot V_{REF}$	0	1	0	0	0	0	16384
$-0.5 \cdot V_{REF} - 1LSB$	0	0	1	1	1	1	16383
$\leq -V_{REF}$	0	0	0	0	0	0	0

アプリケーション情報




図4. データ出力のタイミング




図5. 変換状態モニタ・モード

データ出力動作の間、 $\overline{CS}$ 入力ピンを“L”に引き下げる必要があります($\overline{CS}$ = “L”)。データの出力過程は、 $\overline{CS}$ が“L”になると、結果の最上位ビットがSDO出力ピン(SDO = D15)に出力されることで開始されます。新しいデータ・ビットは、SCK入力ピンで検出される各立ち下がりエッジに続いて、SDO出力ピンに現れます。出力データは、SCKの立ち上がりエッジを使用することによって確実にラッチすることができます。

変換状態のモニタ

アプリケーションによっては、ユーザーがLTC2452の変換状態をモニタしたいことがあります。これは変換サイクルの間SCKを“H”に保つことによって実行することができます。この状態のとき、 $\overline{CS}$ 入力ピンを“L”に引き下げる($\overline{CS}$ = “L”)たびに、SDO出力ピンに変換状態が示されます。SDO = “H”の場合は変換サイクルが進行中であることを示し、SDO = “L”の

場合は変換サイクルが完了していることを示します。このようなシーケンスの例を図5に示します。

変換状態のモニタは可能ですが、LTC2452の変換時間は固定されており、約16.6ms(最大23ms)に等しいので、モニタは必要ではありません。したがって、外部タイミングを使用して変換サイクルの完了を決定することができます。

シリアル・インターフェイス

LTC2452は同期3線インターフェイスを介して変換結果を送信し、変換開始コマンドを受信します。このインターフェイスを使用して、CONVERT状態とSLEEP状態の間は変換状態を査定することができ、DATA OUTPUT状態の間は変換結果を読み出したり、新たな変換をトリガすることができます。

アプリケーション情報

シリアル・インターフェイスの動作モード

動作モードは以下のようにまとめることができます。

- 1) LTC2452はSCKがアイドル・ハイ (通称:CPOL = 1) またはアイドル・ロー (通称:CPOL = 0) で機能します。
- 2) 16番目のビットが読み出された後、2つの方法のどちらかを選択して新たな変換を開始することができます。最初に、 $\overline{\text{CS}}$ を“H”に引き上げることができます ($\overline{\text{CS}} = \uparrow$)。次に、SCKの“H”から“L”への遷移を使用することができます (SCK = $\downarrow$)。
- 3) データ出力状態の間いつでも $\overline{\text{CS}}$ を“H”に引き上げる ($\overline{\text{CS}} = \uparrow$) と、デバイスはI/O状態から出て、出力を中断し、新たな変換を開始します。
- 4) SCK = “H”のとき、 $\overline{\text{CS}}$ を“L”に引き下げてSDOが“L”になるのを監視することにより、変換状態をモニタすることができます。この機能が有効なのはアイドル・ハイ (CPOL = 1) のモードだけです。

アイドル・ハイ (CPOL = 1) のシリアル・クロックの例

図6では、LTC2452は変換サイクル後に自動的に低消費電力のスリープ・モードになります。 $\overline{\text{CS}}$ とSDOを使用して、適切な間隔で変換状態をモニタすることができます。

デバイスがCONVERT状態であるかどうかをテストするには、SCKが“H”の間に $\overline{\text{CS}}$ を“L”に引き下げます。CONVERT状態では、 $\overline{\text{CS}}$ が“L”の間のSDOは“H”です。SLEEP状態では、 $\overline{\text{CS}}$ が“L”の間のSDOは“L”です。これらのテストは必要な動作ステップではありませんが、アプリケーションによっては便利なことがあります。

データが有効になると、16クロック・サイクルを供給して結果を転送します。次いで、 $\overline{\text{CS}}$ の立ち上がりエッジを使用して新たな変換を開始します。

図7の動作例は、新たな変換サイクルがシリアル・クロック (SCK) の立ち下がりエッジでトリガされること以外は、図6と同じです。新たな変換サイクルをトリガするには17番目のクロック・パルスを使用します。




図6. アイドル・ハイ (CPOL = 1) のシリアル・クロック動作の例。
CSの立ち上がりエッジによって新たな変換が開始される




図7. アイドル・ハイ (CPOL = 1) のクロック動作の例。
新たな変換サイクルをトリガするには17番目のクロック・パルスを使用する

アプリケーション情報




図8. アイドル・ロー (CPOL = 0) のクロック。CSによって新たな変換がトリガされる




図9. アイドル・ロー (CPOL = 0) のクロック。SCKの16番目の立ち下がりエッジによって新たな変換がトリガされる

アイドル・ロー (CPOL = 0) のシリアル・クロックの例

図8では、LTC2452は変換サイクル後に自動的に低消費電力のスリープ状態になります。データを使用できるかどうか(および変換の終了)の判断は外部タイミングに基づいて行われます。次いで、CSを“L”に引き下げ($\overline{CS} = \downarrow$)、16クロック・サイクルを使用して結果を転送します。クロックの16番目の立ち上がりエッジに続いて、CSを“H”に引き上げる($\overline{CS} = \uparrow$)と、新たな変換がトリガされます。

図9のタイミング図は、この場合SCKによって新たな変換がトリガされること以外は、図8と同じです。SCKの16番目の立ち下がりエッジによって新たな変換サイクルがトリガされ、続いてCS信号が“H”に引き上げられます。

CSを使用したサイクルの中断の例

アプリケーションによっては、I/Oサイクルを中断して新たな変換を開始したい場合があります。LTC2452がデータ出力状態にある場合、CSの立ち上がりエッジによって残りのデータ・ビットが出力レジスタから消去され、出力サイクルが中断されて新たな変換がトリガされます。アイドル・ハイ (CPOL = 1) でI/Oを中断する例を図10に示し、アイドル・ロー (CPOL = 0) でI/Oを中断する例を図11に示します。

図12に示すように、シリアル・クロック・パルスを生成する必要なしに、CS信号を使用して新たな変換サイクルをトリガすることができます。変換サイクル終了後、SCKがロジック・レベル“L”に維持されると、CSを“L”に引き下げってから“H”に引き上

アプリケーション情報




図10. アイドル・ハイ (CPOL = 1) のクロックと中断されたI/Oの例




図11. アイドル・ロー (CPOL = 0) のクロックと中断されたI/Oの例




図12. アイドル・ロー (CPOL = 0) のクロックと最小データ出力長の例

アプリケーション情報

げることによって新たな変換をトリガすることができます。 $\overline{CS}$ を“L”に引き下げると($\overline{CS} = \text{“L”}$)と、SDOは完了したばかりの変換結果の符合(D15)を出力します。SCKピンでロジック・レベル“L”が維持されていて、続いて $\overline{CS}$ が“H”に引き上げられる($\overline{CS} = \text{“H”}$)と、結果の残り15ビット(D14~D0)が破棄され、新たな変換サイクルが開始されます。

I/Oの中断の後、CONVERT状態でのクロック・パルスの追加は許容されますが、変換の間SCKの過度の信号遷移によってADCにノイズを生じる可能性があるため、変換精度に悪影響を与えることがあります。

2線式動作

2線式動作モードでは必要な制御信号の数が減りますが、使用するのはLTC2452の低消費電力のスリープ機能を必要としない場合だけです。さらに、シリアル・データ転送を中断するオプションを使用することはできません。2線式動作では $\overline{CS}$ をGNDに結線します。

アイドル・ハイ(CPOL = 1)のシリアル・クロック信号を使用する2線式動作のシーケンスを図13に示します。変換状態はSDO出力でモニタすることができます。変換サイクルに続いて、ADCはSLEEP状態になり、SDO出力は“H”から“L”に遷移します。続いて、16ビットの結果をシリアルにシフトするため、16クロック・パルスがSCK入力に供給されます。最後に、新たな変換サイクルをトリガするため、17番目のパルスがSCK入力に供給されます。

アイドル・ロー(CPOL = 0)のシリアル・クロック信号を使用する2線式動作のシーケンスを図14に示します。変換状態をSDO出力でモニタすることはできません。変換サイクルに続いて、LTC2452はSLEEP状態を経由せずに、直ちにDATA OUTPUT状態になります。この時点で、SDOピンは変換結果の符合(D15)を出力します。変換の終了と結果の有効性を判断するため、外部タイミングを使用する必要があります。続いて、16ビットの結果をシリアルにシフトするため、16クロック・パルスがSCKに供給されます。クロックの16番目の立ち下がりエッジによって新たな変換サイクルがトリガされます。




図13. 2線式、アイドル・ハイ(CPOL = 1)のシリアル・クロック動作の例




図14. 2線式、アイドル・ロー(CPOL = 0)のシリアル・クロック動作の例

アプリケーション情報

コンバータの精度の維持

LTC2452は、デバイスのデカップリング、PCBのレイアウト、アンチエリアシング回路、ラインや周波数の乱れによる変換結果への影響が最小限に抑えられるように設計されています。ただし、このデバイスの高い精度を維持するには、いくつかの簡単な注意が必要になります。

デジタル信号レベル

CMOSロジックの特性により、入力デジタル信号はGNDまたは V_{CC} に近づけておくことを推奨します。 $0.5V \sim (V_{CC} - 0.5V)$ の電圧範囲では、デバイスから追加のリーク電流が流れる可能性があります。特にデバイスの変換時には、アンダーシュートとオーバーシュートを最小限に抑える必要もあります。したがって、エッジ・レートを実約10nsに保ち、オーバーシュートとアンダーシュートを0.3V以下に制限すると効果があります。

ノイズの大きな外部回路は、2線式動作では出力に影響を与える可能性があります。特に、SCKパルスが欠落するか、またはノイズが余分のSCKパルスをトリガすると、LTC2452が未確定の状態になる可能性があります。この状況では、(変換の進行中を示す)SDO = 1と有効な「1」のデータ・ビットとを区別することは不可能です。したがって、2線モードではCPOL = 1を推奨します。データを読み出す前はSDO = 0を、データを読み出した後はSDO = 1を監視します。SDOが最大変換時間内に「0」を返さない(つまり、全データを読み出した後「1」を返す)場合は、16個のSCKパルスを生成して新たな変換を強制します。

V_{CC} とGNDのドライブ

V_{CC} ピンとGNDピンに関して、LTC2452は内部の高周波デカップリングを減衰素子と組み合わせて、PCBレイアウトや外部部品によるADCの性能への影響を小さくしています。それでも、このコンバータの非常に高い精度は、低周波数および高周波数で電源を注意深くデカップリングすることによって最高に維持されます。

10 μ Fセラミック・コンデンサに並列に接続された高品質の0.1 μ Fセラミック・コンデンサを、できるだけパッケージに近づけて、 V_{CC} ピンとGNDピンの間に接続します。0.1 μ FのコンデンサをADCパッケージの一番近くに配置します。また、コンバータの V_{CC} ピンを出発して、これら2個のデカップリング・コンデ

ンサを通り、コンバータのGNDピンに戻る回路パスにはビアを使用しないことを推奨します。この回路パスによって囲まれる面積とパス長を最小限に抑えます。

さらに、図15に示すように、負のリファレンス電圧としてGNDを使用します。したがって、GNDラインを静かに保ち、低インピーダンスのトレースを介してGNDに接続することが重要です。

V_{CC} ピンとGNDピンのどちらも、グラウンドとパワー・プレーンのインピーダンスを非常に小さくし、スター接続することが推奨されます。 V_{CC} ピンでは異なる2つの接続を行います。1つ目は上述のデカップリング・コンデンサへの接続、2つ目は電源電圧源のグラウンド・リターンへの接続です。

REFのドライブ

REFの簡略等価回路を図15に示します。他のすべてのA/Dコンバータと同様に、LTC2452は使用しているリファレンスの精度までにしかありません。したがって、低周波数および高周波数での注意深いデカップリングにより、リファレンス・ラインを静かに保つことが重要です。




図15. LTC2452のアナログ入力/リファレンス等価回路

アプリケーション情報

LT6660リファレンスはLTC2452のREFピンをドライブするのに最適です。LT6660は2mm×2mm DFNパッケージで供給され、2.5V、3V、3.3V、5Vのオプションがあります。

10μFセラミック・コンデンサに並列に接続された高品質の0.1μFセラミック・コンデンサを、できるだけパッケージに近づけて、REFピンとGNDピンの間に接続します。0.1μFのコンデンサをADCの一番近くに配置します。

V_{IN+} および V_{IN-} のドライブ

入力ドライブの要件は、図16の等価回路を使用すると最適な分析を行うことができます。入力信号 V_{SIG} は、等価ソース抵抗 R_S を介してADCの入力ピン(IN^+ および IN^-)に接続されます。この抵抗には、ジェネレータの実際のソース抵抗と入力ピンに追加接続されたオプションの抵抗の両方が含まれています。オプションの入力コンデンサ C_{IN} もADC入力ピンに接続されます。このコンデンサはADCの入力寄生容量 C_{PAR} と並列に配置されます。 C_{PAR} の標準値は、PCBのレイアウトに応じて2pF～15pFの範囲になります。さらに、図16の等価回路には、コンバータの等価内部抵抗 R_{SW} とサンプリング・コンデンサ C_{EQ} が含まれます。




図16. LTC2452の入力ドライブの等価回路

完全な回路解析を必要とすることなく、 R_S と C_{IN} には直接的なトレードオフがいくつかあります。 R_S と C_{IN} を大きくすることによって以下の利点が得られます。

- 1) LTC2452の入力サンプリング・アルゴリズムにより、変換サイクルの間 V_{IN+} または V_{IN-} のいずれかに流れる入力電流は標準で50nAになります。 $R_S \cdot C_{IN}$ が大きいと入力電流の高周波成分が減衰し、最大1kの R_S 値での誤差が1LSBを下回ります。
- 2) V_{SIG} からの帯域幅は入力ピン(IN^+ 、 IN^-)で減少します。この帯域幅の減少によってADCが高周波信号から絶縁されるので、簡単なアンチエイリアシングが行われて入力ノイズが減少します。
- 3) ADCによって生じるスイッチング過渡は信号源に戻る前に減衰します。
- 4) C_{IN} が大きいと入力ピンのACグランドが良好になり、信号源へ戻る反射が減少します。
- 5) R_S を大きくすると、電源レールの範囲を外れるフォールト状態の電流を制限することによってADCが保護されます。

所定のアプリケーションで $R_S \cdot C_{IN}$ を大きくするには限界があります。特定のポイントを超えて R_S を増加させると、入力電流による R_S 両端の電圧降下が、大きな測定誤差が生じるポイントまで増加します。さらに、アプリケーションによっては、 $R_S \cdot C_{IN}$ の積を大きくし過ぎると、目的の周波数で信号が許容できないほど減衰することがあります。

ほとんどのアプリケーションでは、 C_{IN} を高品質の0.1μFセラミック・コンデンサにし、 $R_S \leq 1k$ にすることを推奨します。このコンデンサは実際のパッケージの V_{IN} ピンにできるだけ近づけて配置します。さらに、この回路パスによって囲まれる面積とパス長を最小限に抑えます。

リモート端が接地されていない2線式センサの場合には、 R_S を分割して、ADCの入力ラインと、スター接続トポロジーを使用してADCのGNDピンに接続するセンサのグランド・リターン・ラインに直列抵抗を配置することを推奨します。

アプリケーション情報

入力コンデンサ $C_{IN} = 0.1\mu F$ を使用したときの R_S 値と関連のある、LTC2452の「INLの測定値と入力電圧」を図17に示します。

場合によっては、 R_S をこれらのガイドラインより大きくすることができます。ADCがスリープ・モードまたはI/Oモードのいずれかのとき、入力電流はゼロになります。したがって、入力RC回路の時定数 $\tau = R_S \cdot C_{IN}$ が実際の変換と変換の間の時間と同程度か、またはそれより長ければ、それに応じて入力電流が減少すると考えることができます。

これらの検討事項は入力信号の帯域幅とバランスをとる必要があります。3dB帯域幅は約 $1/(2\pi R_S C_{IN})$ です。




図17. INLの測定値と入力電圧、 $C_{IN} = 0.1\mu F$ 、 $V_{CC} = 5V$ 、 $T_A = 25^\circ C$




図18. INLの測定値と入力電圧、 $C_{IN} = 0$ 、 $V_{CC} = 5V$ 、 $T_A = 25^\circ C$

最後に、推奨されている C_{IN} の値がユーザーの特定のアプリケーションには受け入れられない場合、別の方策として C_{IN} を削除し、 C_{PAR} と R_S を最小限に抑えます。実際に、この構成は最短のトレースを使用して直接ADCに接続された低インピーダンス・センサに対応します。実際のアプリケーションには、値の小さなセンス抵抗を使用した電流測定、温度測定、低インピーダンスの電圧源モニタなどがあります。その結果得られる「INLと V_{IN} 」を図18に示します。図18の測定値には最小サイズのレイアウト・パッドと長さ約1インチの入力トレースの最小幅に相当するコンデンサ C_{PAR} が盛り込まれています。

アプリケーション情報

信号帯域幅、遷移ノイズおよびノイズ等価入力帯域幅

LTC2452には最初のノッチが $f_0 = 60\text{Hz}$ に位置する sinc^1 タイプのデジタル・フィルタが搭載されています。それ自体での3dB入力信号帯域幅は26.54Hzです。広い周波数範囲での周波数に対するLTC2452の入力信号の減衰の計算値を図19に示します。低い周波数での周波数に対するLTC2452の入力信号の減衰の計算値を図20に示します。コンバータのノイズ・レベルは約 $2.2\mu\text{VRMS}$ で、ノイズのないコンバータの入力に接続された白色ノイズ源によってモデル化することができます。

ちなみに、LTC2452は2個の異なるA/Dコンバータを使用し、正入力と負入力をデジタル化しています。各A/Dコンバータの遷移ノイズは $2.2\mu\text{VRMS}$ です。入力電圧の1つがこの小さな遷移ノイズ帯域内の場合、他の入力電圧の値に関係なく、出力は1ビット変動します。どちらの入力電圧もそれぞれの遷移ノイズ帯域内の場合、出力は2ビット変動する可能性があります。




図19. LTC2452の入力信号の減衰と周波数

シンプルなシステム・ノイズの解析では、 V_{IN} ドライブ回路を、ポールの位置 f_i とノイズのスペクトル密度 n_i によって特徴付けられる単一ポール等価回路としてモデル化することができます。コンバータに無限の帯域幅または少なくとも f_i よりはるかに大きな帯域幅があるとすれば、外部ドライブ回路に反映されるノイズの合計は次のようになります。

$$V_n = n_i \sqrt{\pi/2 \cdot f_i}$$

その結果、システム・ノイズ・レベルの合計は、 (V_n^2) とLTC2452のノイズフロア(約 $2.2\mu\text{V}^2$)の二乗の和の平方根として概算することができます。






図20. LTC2452の入力信号の減衰と周波数
(低周波数)

標準的応用例




パッケージ

DDBパッケージ
8ピン・プラスチックDFN (3mm×2mm)
 (Reference LTC DWG # 05-08-1702 Rev B)



推奨する半田パッドのピッチと寸法




NOTE:

1. 図はJEDECパッケージ外形MO-229のバージョン (WECD-1) に適合
2. 図は実寸とは異なる
3. すべての寸法はミリメートル
4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない
モールドのバリは (もしあれば) 各サイドで0.15mmを超えないこと
5. 露出パッドは半田メッキとする
6. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない

パッケージ

TS8パッケージ 8ピン・プラスチックTSOT-23 (Reference LTC DWG # 05-08-1637 Rev A)



NOTE:

1. 寸法はミリメートル
2. 図は実寸とは異なる
3. 寸法には半田を含む
4. 寸法にはモールドのバリや金属のバリを含まない
5. モールドのバリは0.254mmを超えてはならない
6. JEDECパッケージ参照番号はMO-193

改訂履歴 (改訂履歴はRev Cから開始)

REV	日付	概要	ページ番号
C	03/10	「アナログ入力とリファレンス」セクションを更新	3
		「入力電圧範囲」セクションに文章を追加	8

LTC2452

関連製品

製品番号	説明	注釈
LT1236A-5	高精度バンドギャップ・リファレンス、5V	最大0.05%、ドリフト：5ppm/°C
LT1461	マイクロパワー・シリーズ・リファレンス、2.5V	最大0.04%、ドリフト：3ppm/°C
LT1790	TSOT-23-6パッケージのマイクロパワー高精度リファレンス	消費電流：最大60μA、ドリフト：最大10ppm/°C、 電圧オプション：1.25V、2.048V、2.5V、3V、3.3V、4.096V、5V
LTC1860/LTC1861	MSOPの12ビット、5V、1/2チャンネル250ksps SAR ADC	250kspsで850μA、1kspsで2μA、SO-8パッケージと MSOPパッケージ
LTC1860L/LTC1861L	12ビット、3V、1/2チャンネル、150ksps SAR ADC	150kspsで450μA、1kspsで10μA、SO-8パッケージと MSOPパッケージ
LTC1864/LTC1865	MSOPの16ビット、5V、1/2チャンネル250ksps SAR ADC	250kspsで850μA、1kspsで2μA、SO-8パッケージと MSOPパッケージ
LTC1864L/LTC1865L	16ビット、3V、1/2チャンネル、150ksps SAR ADC	150kspsで450μA、1kspsで10μA、SO-8パッケージと MSOPパッケージ
LTC2440	24ビットNo Latency $\Delta\Sigma^{\text{TM}}$ ADC	ノイズ：200nVRMS、出力レート：4kHz、INL：15ppm
LTC2480	PGA、温度センサ、SPI付き、16ビット、差動入力、 No Latency $\Delta\Sigma$ ADC	Easy Drive入力電流キャンセル、ノイズ：600nVRMS、 小型10ピンDFNパッケージ
LTC2481	PGA、温度センサ、I ² C付き、16ビット、差動入力、 No Latency $\Delta\Sigma$ ADC	Easy Drive入力電流キャンセル、ノイズ：600nVRMS、 小型10ピンDFNパッケージ
LTC2482	16ビット、差動入力、No Latency $\Delta\Sigma$ ADC、SPI	Easy Drive入力電流キャンセル、ノイズ：600nVRMS、 小型10ピンDFNパッケージ
LTC2483	16ビット、差動入力、No Latency $\Delta\Sigma$ ADC、I ² C	Easy Drive入力電流キャンセル、ノイズ：600nVRMS、 小型10ピンDFNパッケージ
LTC2484	温度センサ付き、24ビット、差動入力、 No Latency $\Delta\Sigma$ ADC、SPI	Easy Drive入力電流キャンセル、ノイズ：600nVRMS、 小型10ピンDFNパッケージ
LTC2485	温度センサ付き、24ビット、差動入力、 No Latency $\Delta\Sigma$ ADC、I ² C	Easy Drive入力電流キャンセル、ノイズ：600nVRMS、 小型10ピンDFNパッケージ
LTC6241	デュアル、18MHz、低ノイズ、レール・トゥ・レール・オペアンプ	ノイズ：550nV _{P-P} 、オフセット：最大125μV
LT6660	2mm×2mm DFNパッケージの マイクロパワー・リファレンス、2.5V、3V、3.3V、5V	ドリフト：最大20ppm/°C、最大0.2%
LTC2450	使いやすい、超小型16ビット ADC、SPI	INL：2LSB、スリープ電流：50nA、 小型2mm×2mm DFN-6パッケージ、出力レート：30Hz
LTC2450-1	使いやすい、超小型16ビット ADC、SPI	INL：2LSB、スリープ電流：50nA、 小型2mm×2mm DFN-6パッケージ、出力レート：60Hz
LTC2451	使いやすい、超小型16ビット ADC、I ² C	INL：2LSB、スリープ電流：50nA、小型3mm×2mm DFN-8または TSOTパッケージ、30Hzまたは60Hzの設定可能な出力レート
LTC2453	使いやすい、超小型16ビット差動ADC、I ² C	INL：2LSB、スリープ電流：50nA、小型3mm×2mm DFN-8または TSOTパッケージ