LTC2392-16

SNRが94dBの16ビット 500ksps SAR ADC

特長

- **スループット・レート：500ksps**
- **INL：±2LSB（最大）**
- **ミッシングコードのない16ビット分解能を保証**
- **SNR：94dB（標準）（f_{IN} = 20kHz）**
- 125°Cまでの動作を保証
- 単一5V電源
- I/O電圧：1.8V～5V
- 消費電力：110mW
- 差動入力範囲：±4.096V
- 内部リファレンス（最大20ppm/°C）
- パイプライン遅延なし、サイクル待ち時間なし
- パラレルおよびシリアル・インタフェース
- 内部変換クロック
- 48ピン7mm×7mm LQFPおよびQFNパッケージ

アプリケーション

- 医療用イメージング
- 高速データ収集
- デジタル信号処理
- 産業用プロセス制御
- 計測
- ATE

概要

LTC®2392-16は低ノイズの高速16ビット逐次比較レジスタ（SAR）ADCです。このデバイスは単一5V電源で動作し、完全差動入力範囲が±4.096Vと広いので、最大限のダイナミックレンジを必要とする高性能アプリケーションに最適です。LTC2392-16は最大±2LSBのINLと標準94dBのSNRを達成し、16ビット分解能でミッシングコードがありません。

LTC2392-16は、保証初期精度が0.5%で温度係数が最大±20ppm/°Cの高精度リファレンスを内蔵しています。パラレル・インタフェース・モードとシリアル・インタフェース・モードのいずれでも500kspsの高速スループットを実現し、サイクルの待ち時間がないので、様々な高速アプリケーションに最適です。内部発振器が変換時間を設定するので、外部タイミングの設計が楽になります。500ksps動作時の消費電力はわずか110mWで、ナップおよびスリープのパワーダウン・モードによって休止時の消費電力をさらに低減します。

LT、LTC、LTM、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。

標準的応用例



16kポイントFFT f_S = 500ksps、5V f_{IN} = 20kHz



絶対最大定格 (Note 1、2)

電源電圧（V_{AVP}、V_{DVP}、V_{OVP}）..... 6.0V
アナログ入力電圧（Note 3）
IN^+、IN^-、REFIN、$\overline{CNVST}$..... （GND–0.3V）～（V_{AVP}+0.3V）
デジタル入力電圧 ..... （GND–0.3V）～（V_{OVP}+0.3V）
デジタル出力電圧 ..... （GND–0.3V）～（V_{OVP}+0.3V）
消費電力.....500mW

動作温度範囲
LTC2392C.....0°C～70°C
LTC2392I.....–40°C～85°C
LTC2392H .....–40°C～125°C
保存温度範囲.....–65°C～150°C

ピン配置



UK PACKAGE
48-LEAD (7mm × 7mm) PLASTIC QFN
T_{JMAX} = 125°C, θ_{JA} = 29°C/W
EXPOSED PAD (PIN 49) IS GND, MUST BE SOLDERED TO PCB



LX PACKAGE
48-LEAD (7mm × 7mm) PLASTIC LQFP
T_{JMAX} = 125°C, θ_{JA} = 55°C/W

発注情報

鉛フリー仕様	テープアンドリール	製品マーキング*	パッケージ	温度範囲
LTC2392CUK-16#PBF	LTC2392CUK-16#TRPBF	LTC2392UK-16	48-Lead 7mm × 7mm Plastic QFN	0°C to 70°C
LTC2392IUK-16#PBF	LTC2392IUK-16#TRPBF	LTC2392UK-16	48-Lead 7mm × 7mm Plastic QFN	–40°C to 85°C
鉛フリー仕様	**トレイ**	**製品マーキング***	**パッケージ**	**温度範囲**
LTC2392CLX-16#PBF	LTC2392CLX-16#PBF	LTC2392LX-16	48-Lead 7mm × 7mm Plastic LQFP	0°C to 70°C
LTC2392ILX-16#PBF	LTC2392ILX-16#PBF	LTC2392LX-16	48-Lead 7mm × 7mm Plastic LQFP	–40°C to 85°C
LTC2392HLX-16#PBF	LTC2392HLX-16#PBF	LTC2392LX-16	48-Lead 7mm × 7mm Plastic LQFP	–40°C to 125°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。 *温度グレードは出荷時のコンテナのラベルで識別されます。
非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。

鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。
テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。

アナログ入力

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25℃での値。(Note 4)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
V_{IN}^+	Absolute Input Range (IN+)	(Note 5)	●	–0.05		AVP	V
V_{IN}^-	Absolute Input Range (IN–)	(Note 5)	●	–0.05		AVP	V
$V_{IN}^+ – V_{IN}^-$	Input Differential Voltage Range	$V_{IN} = V_{IN}^+ – V_{IN}^-$	●	$–V_{REF}$		V_{REF}	V
V_{CM}	Common Mode Input Range		●	$V_{REF}/2 – 0.05$	$V_{REF}/2$	$V_{REF}/2 + 0.05$	V
I_{IN}	Analog Input Leakage Current		●			±1	µA
C_{IN}	Analog Input Capacitance	Sample Mode Hold Mode			45 5		pF pF
CMRR	Input Common Mode Rejection Ratio				70		dB

コンバータ特性

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25℃での値。(Note 4)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
	Resolution		●	16			Bits
	No Missing Codes		●	16			Bits
	Transition Noise				0.3		LSB_{RMS}
INL	Integral Linearity Error	(Note 6)	●	–2	±1	2	LSB
DNL	Differential Linearity Error		●	–1		1	LSB
BZE	Bipolar Zero Error	(Note 7)	●	–7		7	LSB
	Bipolar Zero Error Drift				1		ppm/°C
FSE	Bipolar Full-Scale Error	External Reference Internal Reference (Note 7)	●			0.13 0.1	% %
	Bipolar Full-Scale Error Drift				±10		ppm/°C

ダイナミック精度

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25℃での値。A_{IN} = –1dBFS(Note 4、8)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
SINAD	Signal-to-(Noise + Distortion) Ratio	f_{IN} = 20kHz	●	91	93.5		dB
SNR	Signal-to-Noise Ratio	f_{IN} = 20kHz	●	92	94		dB
THD	Total Harmonic Distortion	f_{IN} = 20kHz, First 5 Harmonics	●		–103	–95	dB
SFDR	Spurious-Free Dynamic Range	f_{IN} = 20kHz			104		dB
	–3dB Input Bandwidth				50		MHz
	Aperture Delay				0.5		ns
	Aperture Jitter				7		ps_{RMS}
	Transient Response	Full-Scale Step			60		ns

内部リファレンス特性

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25℃での値。(Note 4)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
V_{REF} Output Voltage	I_{OUT} = 0		4.076	4.096	4.116	V
V_{REF} Output Tempco	I_{OUT} = 0 (I-, H-Grades) (Note 11)	●		±10	±20	ppm/°C
V_{REF} Output Impedance	–0.1mA ≤ I_{OUT} ≤ 0.1mA			2.6		kΩ
External Reference Voltage			2.5	4.096	AVP – 0.5	V
REFIN Input Impedance				85		kΩ
V_{REF} Line Regulation	AVP = 4.75V to 5.25V			0.3		mV/V
VCM Output Voltage	I_{OUT} = 0			2.08		V

デジタル入力とデジタル出力

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25℃での値。(Note 4)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
V_{IH}	High Level Input Voltage		●	0.8 • OVP			V
V_{IL}	Low Level Input Voltage		●			0.5	V
I_{IN}	Digital Input Current	V_{IN} = 0V to OVP	●	–10		10	µA
C_{IN}	Digital Input Capacitance				5		pF
V_{OH}	High Level Output Voltage	I_O = –500µA	●	OVP – 0.2			V
V_{OL}	Low Level Output Voltage	I_O = 500µA	●			0.2	V
I_{OZ}	Hi-Z Output Leakage Current	V_{OUT} = 0V to OVP	●	–10		10	µA
I_{SOURCE}	Output Source Current	V_{OUT} = 0V			–10		mA
I_{SINK}	Output Sink Current	V_{OUT} = OVP			10		mA

電源要件

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25℃での値。(Note 4)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
V_{AVP}, V_{DVP}	Supply Voltage		●	4.75	5	5.25	V
V_{OVP}	Supply Voltage			1.71		5.25	V
I_{DD}	Supply Current Power Down Mode	500ksps Sample Rate with Nap Mode Conversion Done and All Digital Inputs Tied to OVP	● ●		22 35	27 250	mA µA
P_D	Power Dissipation Power Down Mode	500ksps Sample Rate with Nap Mode Conversion Done and All Digital Inputs Tied to OVP			110 175	135 1250	mW µW

タイミング特性

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25℃での値。(Note 4)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
f_{SMPL}	Sampling Frequency		●			500	ksps
t_{CONV}	Conversion Time		●			1300	ns
t_{ACQ}	Acquisition Time		●			685	ns
t_4	$\overline{CNVST}$ Low Time		●	20			ns
t_5	$\overline{CNVST}$ High Time		●	250			ns
t_6	$\overline{CNVST}$↓ to BUSY Delay	C_L = 15pF	●			15	ns
t_7	RESET Pulse Width		●	5			ns
t_8	SCLK Period	(Note 9)	●	12.5			ns
t_9	SCLK High Time		●	4			ns
t_{10}	SCLK Low Time		●	4			ns
t_r, t_f	SCLK Rise and Fall Times	(Note 10)				1	µs
t_{11}	SDIN Setup Time		●	2			ns
t_{12}	SDIN Hold Time		●	1			ns
t_{13}	SDOUT Delay After SCLK↑	C_L = 15pF	●	2		8	ns
t_{14}	SDOUT Delay After $\overline{CS}$↓		●			8	ns
t_{15}	$\overline{CS}$↓ to SCLK Setup Time		●	20			ns
t_{16}	Data Valid to BUSY↓		●	1			ns
t_{17}	Data Access Time after $\overline{RD}$↓ or BYTESWAP↑		●	10			ns
t_{18}	Bus Relinquish Time		●			10	ns

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、絶対最大定格状態が長時間続くと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2: すべての電圧値はグランドを基準にしている。

Note 3: これらのピンがグランドを下回るか、AVP、DVPまたはOVPを上回ると、内部ダイオードによってクランプされる。この製品は、グランドを下回るかAVP、DVPまたはOVPを上回った場合でも、ラッチアップを生じることなしに最大100mAの入力電流を処理することができる。

Note 4: 注記がない限り、AVP = DVP = OVP = 5V、f_{SMPL} = 500ksps、外部リファレンス = 4.096V。

Note 5: 推奨動作条件。

Note 9: 積分非直線性は、実際の伝達曲線のエンドポイントを通る直線からのコードの偏差として定義されている。偏差は量子化幅の中心から測定される。

Note 7: バイポーラ・ゼロ誤差は、出力コードが0000 0000 0000 0000と1111 1111 1111 1111の間でふらつく時に–0.5LSBから測定されたオフセット電圧である。フルスケール・バイポーラ誤差は、最初と最後のコードの理想的な遷移からの–FSまたは+FSの未調整のワーストケースの偏差で、オフセット誤差の影響が含まれる。

Note 8: dB 表示のすべての規格値は、4.096V のリファレンス電圧でフルスケール±4.096Vの入力を基準にしている。

Note 9: t_{13}の最大値は8nsなので、立ち下がりエッジでキャプチャする場合50%デューティ・サイクルではシフト・クロックの周波数は最大2 • (t_{13}+t_{SETUP})が可能で、立ち上がりでキャプチャする場合は最大80MHzが可能である。t_{SETUP}は受信側ロジックのセットアップ時間である。

Note 10: 設計によって保証されている。

Note 11: 温度係数は出力電圧の最大変化を規定温度範囲で割って計算される。



図1. タイミング仕様の電圧レベル

標準的性能特性　注記がない限り、T_A = 25℃、f_{SMPL} = 500ksps。

積分非直線性と出力コード



239216 G01

微分非直線性と出力コード



239216 G02

DCヒストグラム（外部リファレンス）



239216 G03

DCヒストグラム（内部リファレンス）



239216 G04

内部リファレンス出力と温度



239216 G05

オフセット誤差と温度



239216 G06

フルスケール誤差と温度



239216 G07

16kポイントFFT f_S = 500ksps、f_{IN} = 20kHz



239216 G08

16kポイントFFT f_S = 500ksps、f_{IN} = 100kHz



239216 G09

標準的性能特性　注記がない限り、T_A = 25℃、f_{SMPL} = 500ksps。

SNRおよびSINADと入力周波数



239216 G10

THDおよび高調波と入力周波数



239216 G11

f_{IN} = 20kHz時のSNR およびSINADと温度



239216 G12

f_{IN} = 20kHz時のTHD および高調波と温度



239216 G13

SNRおよびSINADと入力レベル



239216 G14

消費電流とサンプリング周波数



239216 G15

消費電流と温度



239216 G16

パワーダウン電流と温度



239216 G17

ピン機能

GND（ピン1、5、7、20、35、41、44、48、露出パッド・ピン49）：グランド。すべてのGNDピンは切れ目のないグランド・プレーンに接続する必要があります。露出パッドはグランド・プレーンに直接半田付けする必要があります。

AVP（ピン2、40、45、46、47）：5Vアナログ電源。AVPの範囲は4.75V～5.25Vです。AVPは、0.1μFと10μFの高品質セラミック・コンデンサを並列に接続してGNDにバイパスします。

DVP（ピン3、19）：5Vデジタル電源。DVPの範囲は4.75V～5.25Vです。DVPは、0.1μFと10μFの高品質セラミック・コンデンサを並列に接続してGNDにバイパスします。

SER/$\overline{\text{PAR}}$（ピン4）：シリアル/パラレル入力選択。このピンはデジタル・インタフェースを制御します。このピンをロジック“H”にするとシリアル・インタフェースを選択し、“L”にするとパラレル・インタフェースを選択します。シリアル・モードでは、非アクティブのデジタル出力はハイインピーダンスになります。

OB/$\overline{\text{2C}}$（ピン6）：オフセット・バイナリ/2の補数入力。OB/$\overline{\text{2C}}$が“H”の時、デジタル出力はオフセット・バイナリです。“L”の時はMSBが反転し、2の補数出力になります。

BYTESWAP（ピン8）：BYTESWAP入力。BYTESWAPが“L”の時は、ピン28（D15）がMSB、ピン9（D0）がLSBでデータが出力されます。BYTESWAPが“H”の時は、上位8ビットと下位8ビットが入れ替わります。MSBがピン16の出力、ビット8はピン9の出力です。また、ビット7はピン28の出力で、LSBがピン21の出力となります。

D0（ピン9）：データビット0。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット0です。

D1（ピン10）：データビット1。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット1です。

D2（ピン11）：データビット2。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット2です。

D3（ピン12）：データビット3。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット3です。

D4（ピン13）：データビット4。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット4です。

D5（ピン14）：データビット5。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット5です。

D6（ピン15）：データビット6。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット6です。

D7（ピン16）：データビット7。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット7です。

OGND（ピン17）：入力/出力インタフェースのデジタル・グランド。

OVP（ピン18）：入力/出力インタフェースのデジタル電源。OVPの範囲は1.8V～5Vです。OVPは、ピンの近くに配置した高品質の4.7μFセラミック・コンデンサでOGNDにバイパスします。

D8（ピン21）：データビット8。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット8です。

D9/SDIN（ピン22）：データビット9/シリアル・データ入力。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット9です。SER/$\overline{\text{PAR}}$ = 1（シリアル・モード）の時はシリアル・データ入力です。SDINは、2つ以上の変換結果を1つのSDOUTラインにデイジーチェイン接続するためのデータ入力として使用できます。SDINのデジタル・データ・レベルは、読み出しシーケンス開始後16 SCLKだけ遅れてSDOUTに出力されます。

D10/SDOUT（ピン23）：データビット10/シリアル・データ出力。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット10です。SER/$\overline{\text{PAR}}$ = 1（シリアル・モード）の時はシリアル・データ出力です。変換結果は、SCLKに同期されたこのピンにシリアルにクロック・アウトすることができます。データは、SCLKの立ち上がりエッジでMSBが最初にクロック・アウトされ、SCLKの立ち下がりエッジで有効です。データ・フォーマットはOB/$\overline{\text{2C}}$のロジック・レベルで決定されます。

D11/SCLK（ピン24）：データビット11/シリアル・クロック入力。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット11です。SER/$\overline{\text{PAR}}$ = 1（シリアル・モード）の時はシリアル・クロック入力です。

D12（ピン25）：データビット12。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット12です。

D13（ピン26）：データビット13。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット13です。

D14（ピン27）：データビット14。SER/$\overline{\text{PAR}}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット14です。

ピン機能

D15（ピン28）：データビット15。SER/$\overline{PAR}$ = 0の時は、このピンがパラレルポート・データ出力バスのビット15です。データ・フォーマットはOB/$\overline{2C}$のロジック・レベルで決定されます。

BUSY（ピン29）：ビジー出力。変換が開始されると“L”から“H”に移行し、変換が完了するまで“H”に保たれます。BUSYの立ち下がりエッジは、データレディ・クロック信号として使用できます。

$\overline{RD}$（ピン30）：データ読み出し入力。$\overline{CS}$と$\overline{RD}$がともに“L”の時は、パラレルおよびシリアル出力バスがイネーブルされます。

$\overline{CS}$（ピン31）：チップ・セレクト。$\overline{CS}$と$\overline{RD}$がともに“L”の時は、パラレルおよびシリアル出力バスがイネーブルされます。$\overline{CS}$は、外部シフト・クロックをゲートするために使用することもできます。

RESET（ピン32）：リセット入力。“H”になるとLTC2392-16はリセットされます。変換中にこの状態になると変換は中止され、データバスがHi-Zモードになります。

PD（ピン33）：パワーダウン入力。“H”になるとLTC2392-16はパワーダウンとなり、その後の変換要求は無視されます。パワーダウンする前に、デジタル出力データを読み出す必要があります。

$\overline{CNVST}$（ピン34）：変換開始入力。$\overline{CNVST}$の立ち下がりエッジによって内部サンプル・ホールドをホールド・モードにして変換を開始します。$\overline{CNVST}$は$\overline{CS}$に依存しません。

VCM（ピン36）：同相アナログ出力。標準の出力電圧は2.048Vです。10μFのコンデンサでGNDにバイパスします。

REFOUT（ピン37）：内部リファレンス出力。公称出力電圧は4.096Vです。内部リファレンスを使用する場合、このピンはREFINに接続します。外部リファレンスを使用する場合はREFOUTをグランドに接続します。

REFIN（ピン38）：リファレンス入力。より高精度のリファレンスが必要な場合は、REFINに外部リファレンスを印加することができます。外部リファレンスを使用する場合はREFOUTをグランドに接続します。

REFSENSE（ピン39）：リファレンス入力検出。内部リファレンスを使用する場合、REFSENSEはオープンのままにします。外部リファレンスを使用する場合はREFSENSEを外部リファレンスのグランド・ピンに接続します。

IN^-、IN^+（ピン42、ピン43）：差動アナログ入力。$IN^+ - (IN^-)$の範囲は最大$\pm V_{REF}$とすることができます。

機能ブロック図



タイミング図

パラレル・インタフェースを使用した変換タイミング



シリアル・インタフェースを使用した変換タイミング



アプリケーション情報

概要

LTC2392-16は、低ノイズの高速16ビット逐次比較レジスタ(SAR) ADCです。このデバイスは単一5V電源で動作し、完全差動入力範囲が±4.096Vと広いので、広いダイナミックレンジを必要とする高性能アプリケーションに最適です。LTC2392-16は最大±2LSBのINLと標準94dBのSNRを達成し、16ビット分解能でミッシングコードがありません。

LTC2392-16は、保証初期精度が0.5%で温度係数が最大±20ppm/°Cの高精度リファレンスを内蔵しています。パラレル・インタフェース・モードとシリアル・インタフェース・モードのいずれでも500kspsの高速スループットを実現し、サイクルの待ち時間がないので、様々な高速アプリケーションに最適です。また、内部発振器が変換時間を設定するので、外部タイミングの問題が軽減されます。500ksps動作時の消費電力はわずか110mWで、ナップおよびスリープのパワーダウン・モードによって休止時の消費電力をさらに低減します。

コンバータの動作

LTC2392-16は2フェーズで動作します。収集フェーズでは、差動アナログ入力電圧をサンプリングするために、IN^+ピンとIN^-ピンに電荷再配分コンデンサD/Aコンバータ(CDAC)が接続されます。変換は$\overline{CNVST}$ピンの立ち下がりエッジによって開始されます。変換フェーズでは16ビットCDACが逐次比較アルゴリズムを通じてシーケンス制御され、差動コンパレータを使用してサンプル入力とリファレンス電圧のバイナリ加重した部分(例:$V_{REF}/2$、$V_{REF}/4$ ... $V_{REF}/65536$)を効率的に比較します。変換の最後には、CDAC出力がサンプリングされたアナログ入力に近似します。次に、ADC制御ロジックが、パラレルまたはシリアル転送用の16ビット・デジタル出力コードを準備します。

伝達関数

LTC2392-16は2 • V_{REF}のフルスケール電圧を2^{16}レベルにデジタル化し、V_{REF} = 4.096Vの時のLSBの大きさは125μVです。理想的な2の補数の伝達関数を図2に示します。OB/$\overline{2C}$ピンにより、オフセット・バイナリまたは2の補数どちらかのフォーマットを選択します。



図2. LTC2392-16における2の補数の伝達関数

アナログ入力

LTC2392-16のアナログ入力は、デジタル化可能な信号振幅をできるだけ大きくするために完全差動となっています。アナログ入力は、図3に示す等価回路によってモデル化できます。入力のダイオードはESD保護機能を提供します。アナログ入力は電源を超えてはならず、また、グランドを下回ってはなりません。収集フェーズの各入力には、直列に接続されたサンプリング・スイッチのオン抵抗50Ω(R_{IN})とサンプリングCDACの容量約40pF(C_{IN})があります。両方の入力に共通する不要信号は、ADCの同相除去によって減少します。入力には、収集フェーズでコンデンサC_{IN}を充電する間に小さな電流スパイクが1つ流れるだけです。変換時にアナログ入力に流れるのはわずかなリーク電流だけです。



図3. LT2392-16の差動アナログ入力の等価回路

アプリケーション情報

入力ドライブ回路

LTC2392-16の高インピーダンス入力は、利得誤差を生じることなく低インピーダンス・ソースで直接ドライブすることができます。高インピーダンス・ソースは、収集時のセトリング時間を最小限に抑えてADCの歪み性能を最適化するために、バッファする必要があります。

最良の性能を得るには、バッファアンプを使用してLTC2392-16のアナログ入力をドライブする必要があります。このアンプは出力インピーダンスを低くして、収集フェーズにおけるアナログ信号のセトリング時間を短縮できるようにします。また、信号源とADC入力の間を絶縁して、収集フェーズで発生する電流スパイクを小さくします。

入力フィルタ処理

バッファアンプやその他の回路のノイズと歪みはADCのノイズと歪みに加わるので、これらについても考慮しなければなりません。ノイズの多い入力回路はアナログ入力の前でフィルタ処理してノイズを最小に抑える必要があります。多くのアプリケーションでは簡単な1ポールのRCフィルタで十分です。

フィルタのRC時定数が大きいと、アナログ入力のセトリング時間が長くなります。収集時間(t_{ACQ})内にアナログ入力を16ビット分解能まで完全にセトリングさせるには、全体的なRC時定数を十分小さくすることが重要です。

RCフィルタのコンデンサと抵抗は歪みの発生要因となり得るので、これらの部品は高品質のものを使用する必要があります。NPOタイプやシルバーマイカ・タイプの誘電体コンデンサはすぐれた直線性を備えています。表面実装カーボン抵抗は、自己発熱や半田工程で受ける損傷によって歪みを生じることがあります。表面実装金属皮膜抵抗は、両方の問題に対してはるかに耐性があります。

シングルエンドー差動変換

シングルエンド入力信号の場合は、ADC入力の差動信号を生成するためにシングルエンドー差動変換回路を使用する必要があります。図4aに示すように、シングルエンドー差動変換にはLT®6350 ADCドライバを推奨します。LT6350は低ノイズと良好なDC直線性によってLT2392-16のデータシートの仕様を最大限に引き出すことが可能です。2個のオペアンプを使用するもう1つのソリューションを図4bに示します。2個のLT1806オペアンプを使用するこの回路は、94dBのSNR(信号対雑音比)を実現します。20kHzの入力信号に対しては、LTC2392-16の入力帯域幅は約25kHzに制限されています。

ADCリファレンス

ADCのデータシートの性能を完全に引き出すには、低ノイズ、低温度ドリフトのリファレンスが不可欠です。LTC2392-16は、最大温度係数±20ppm/°Cの優れた内部リファレンスを備えています。精度をさらに向上させるために、外部リファレンスを使用することができます。

内部リファレンスと外部リファレンスのどちらを使用するアプリケーションにおいても、高速の低ノイズ内部リファレンス・バッファを使用します。これはバイパスできません。



図4a. LT6350 ADCドライバを使用する推奨シングルエンドー差動変換回路



図4b. 2個のLT1806オペアンプを使用する別のシングルエンドー差動変換回路

アプリケーション情報

内部リファレンス

内部リファレンスを使用するには、REFOUTピンとREFINピンを接続するだけです。これによって、内部リファレンスの4.096V出力が内部リファレンス・バッファの入力に接続されます。内部リファレンスの出力インピーダンスは約2.6kΩで、内部リファレンス・バッファの入力インピーダンスは約85kΩです。このノードは、内部リファレンスの出力ノイズを除去するために1μF以上のコンデンサでグランドにバイパスすることを推奨します。内部リファレンスを使用する時は、REFSENSEピンをフロート状態のままにする必要があります。

外部リファレンス

より高い性能が必要とされる時は、LTC2392-16に外部リファレンスを使用することができます。LT1790-4.096は、最大0.05%の初期精度と最大10ppm/°Cの温度係数を備えています。外部リファレンスを使用する時は、リファレンスの出力をREFINピンに、REFOUTピンをグランドに接続します。REFSENSEピンは外部リファレンスのグランドに接続する必要があります。

ダイナミック性能

ADCの定格スループットにおける周波数応答、歪み、およびノイズのテストには、高速フーリエ変換（FFT）による手法を使用します。低歪みの正弦波を加え、FFTアルゴリズムを用いてデジタル出力を解析することにより、基本波の外側の周波数に対するADCのスペクトル成分を調べることができます。LTC2392-16のAC歪みの測定値とノイズの測定値は、保証されたテスト済みの限界値です。

SINAD（信号対ノイズ＋歪み比）

SINAD（信号対ノイズ＋歪み比）は、A/D出力での基本入力周波数のRMS振幅と他のすべての周波数成分のRMS振幅の比です。出力の帯域は、DCよりも高くサンプリング周波数の1/2より低い周波数に制限されています。図5は、LTC2392-16が、20kHz入力、500kspsのサンプリング・レートで93.5dBの標準SINADに達していることを示しています。



図5. LTC2392-16の16kポイントFFT（f_S = 500ksps、f_{IN} = 20kHz）

アプリケーション情報

SNR（信号対ノイズ比）

SNR（信号対ノイズ比）は、基本入力周波数のRMS振幅と、最初の5つの高調波とDCを除く他のすべての周波数成分のRMS振幅との比です。図5は、LTC2392-16が、20kHz入力、500kHzのサンプリング・レートで94dBの標準SNRに達していることを示しています。

全高調波歪み（THD）

全高調波歪み（THD）は、入力信号のすべての高調波のRMS値の合計と基本波のRMS値との比です。帯域外高調波は、DCとサンプリング周波数の1/2の周波数（$f_{SMPL}/2$）の間の帯域でエイリアスを生じます。THDは次の式で表されます。

$$THD = 20\log\frac{\sqrt{V_2^2 + V_3^2 + V_4^2 \ldots V_N^2}}{V_1}$$

ここでV_1は基本周波数のRMS振幅で、V_2～V_Nは2次～N次の高調波の振幅です。

電源に関する検討事項

LTC2392-16には3組の電源ピンがあります。アナログ5V電源（AVP）、デジタル5V電源（DVP）、およびデジタル入出力インタフェース電源（OVP）です。柔軟性の高いOVP電源は、1.8V～5Vで動作するデジタル・ロジック（2.5Vシステムと3Vシステムを含む）とLTC2392-16間の通信を可能にします。

電源シーケンス制御

LTC2392-16には電源シーケンス制御に関する特別な要件はありません。「絶対最大定格」に示す最大電圧の関係に従うよう注意を払う必要があります。LTC2392-16は、パワーオン・リセット（POR）回路を備えています。PORでは、ADCに電源が印加された後の最初の変換結果が有効になります。電源電圧が2.5Vを下回ると、LTC2392-16はリセットされます。電源電圧が公称値に戻るとPORがADCを初期化し直し、ADCは新しい変換を開始できる状態になります。

ナップ・モード

LTC2392-16は、変換と変換の間の消費電力を減らすために、変換完了後にナップ・モードにすることができます。このモードではデバイスの一部の回路がオフになります。ナップ・モードは、変換と変換の間に$\overline{CNVST}$を“L”に保つことによってイネーブルされます。次の変換が要求された時は$\overline{CNVST}$を“H”にして少なくとも250ns維持し、次いで$\overline{CNVST}$を“L”にすることによって次の変換を開始します。図6を参照してください。

パワー・シャットダウン・モード

PDを“H”に接続するとLTC2392-16はパワー・シャットダウン・モードになり、その後の変換要求を無視します。パワー・シャットダウン・モードになる前に、デジタル出力データを読み出す必要があります。しかし、変換中にパワー・シャットダウンの要求（PD = “H”）が行われた場合は、その変換を完了させてから



図6. LTC2392-16のナップ・モード・タイミング

アプリケーション情報

デバイスがパワーダウンします。その変換によるデータは、PD=“L”が与えられた後に読み出すことができます。このモードでは、消費電力の標準値が110mWから175μWに減少します。LTC2932-16が長時間休止している時に電力損失を最小限に抑えたい場合は、このモードを使用することができます。

パワー・シャットダウン・モードからの回復

PDピンが“L”に戻ってパワー・シャットダウン要求が終了すると、内部回路はパワーアップを開始します。内部リファレンスを使用する場合は、REFIN/REFOUTピンに接続した2.6kΩの出力インピーダンスと1μFのバイパス・コンデンサが、パワーオン回復時間の主な時定数となります。外部リファレンスを使用する場合は、通常、新しい変換を開始する前に5msの回復時間を要します。

電力損失とサンプリング周波数

LTC2392-16の電力損失は、ナップ・モードがアクティブの時はサンプリング周波数の低下とともに減少します。図7を参照してください。ナップ・モードでは、変換終了後にLTC2392-16の回路の一部がオフになります。変換と変換の間の時間を長くすることができれば、平均電力は小さくなります。



図7. LTC2392-16の電力損失は サンプリング周波数の低下とともに減少

タイミングと制御

LTC2392-16の変換は$\overline{\text{CNVST}}$によって制御され、$\overline{\text{CNVST}}$の立ち下がりエッジで変換が開始されます。$\overline{\text{CS}}$と$\overline{\text{RD}}$は、LTC2392-16のデジタル・インタフェースを制御します。$\overline{\text{CS}}$または$\overline{\text{RD}}$が“H”になると、デジタル出力が高インピーダンスになります。

$\overline{\text{CNVST}}$のタイミング

LTC2392-16の変換は$\overline{\text{CNVST}}$によって制御され、$\overline{\text{CNVST}}$の立ち下がりエッジで変換が開始されます。変換が開始されると、その変換が終了するまで変換を再開することはできません。最適な性能を得るには、$\overline{\text{CNVST}}$がクリーンな低ジッタの信号であることが求められます。コンバータの状態はBUSY出力で示され、変換の進行中はこの出力が“H”に保たれます。デジタル化された結果に誤りが生じないようにするには、変換の開始から40ns以内に立ち上がりエッジを戻すか、変換が完了するまで待ちます。低電力モードの動作の利点を活かすために必要な$\overline{\text{CNVST}}$のタイミングは、「ナップ・モード」のセクションに示されています。

内部変換クロック

LTC2392-16は、1300nsの最大変換時間を実現するように製造時に調整された内部クロックを備えています。外部調整は不要で、685nsの最大収集時間で500kspsのスループット性能が保証されています。

デジタル・インタフェース

LTC2392-16では、パラレルおよびシリアル両方のデジタル・インタフェースを使用できます。柔軟性の高いOVP電源は、1.8V～5Vで動作するデジタル・ロジック（2.5Vシステムと3Vシステムを含む）とLTC2392-16の間の通信を可能にします。

アプリケーション情報

パラレル・モード

パラレル出力データ・インタフェースは、SER/$\overline{PAR}$ピンを“L”に接続して、$\overline{CS}$と$\overline{RD}$がともに“L”になった時にアクティブになります。出力データは、図8、9、10に示すように16ビット・ワードとして読み出すか、BYTESWAPピンを使って2つの8ビット・バイトとして読み出すことができます。図11に示すように、BYTESWAPピンが“L”の時は、最初の8個のMSBがD15～D8ピンの出力、8個のLSBがD7～D0ピンの出力です。BYTESWAPピンを“H”にすると、今度は8個のLSBがD15～D8ピンの出力、8個のMSBがD7～D0ピンの出力となります。

シリアル・モード

シリアル出力データ・インタフェースは、SER/$\overline{PAR}$ピンが“H”に接続されており、$\overline{CS}$と$\overline{RD}$がともに“L”になるとアクティブになります。シリアル出力データは、SCLKピンに外部クロックを与えるとSDOUTピンにクロック・アウトされます。変換後にデータをクロック・アウトすれば、最良の性能が得られます。また、シフト・クロック周波数を少なくとも25MHzにすれば、500kspsのスループットが得られます。シリアル出力データは、SCLKの立ち上がりエッジで状態を変え、SCLKの立ち下がりエッジでキャプチャできます。D15は、シフト・クロックの最初の立ち下がりエッジの後、シフト・クロックの最初の立ち上がりエッジまで有効です。シリアル・モードで動作中、非アクティブのデジタル出力は高インピーダンスです。

SDIN入力ピンは、複数のコンバータのデイジーチェイン接続に使用します。これは、多数のコンバータとインタフェースを取るために必要なラインの数がハードウェア上の制約によって制限されるようなアプリケーションに有効です。たとえば、デバイスを2個カスケード接続する場合、1個目のデバイスのMSBは17 SCLKサイクル経過後に出力に現れます。この最初のMSBは、最初のSCLKの立ち下がりエッジでクロック・インされます。図12を参照してください。

データ・フォーマット

OB/$\overline{2C}$が“H”の時、デジタル出力はオフセット・バイナリです。“L”の時はMSBが反転され、2の補数出力になります。このピンは、パラレルとシリアル両方の動作モードでアクティブです。

リセット

RESETピンが“H”になるとLTC2392-16はリセットされます。変換中にこの状態になると変換は中止され、データバスはHi-Zモードになります。リセット時には、新しい変換の要求は無視されます。RESETが“L”に戻ると、LTC2392-16は収集時間経過後に新しい変換を開始できる状態になります。図13を参照してください。



図8. パラレル・データを継続的に読み出す。データバスは常にドライブされ、共有できない

アプリケーション情報



図9. 変換後にパラレル・データを読み出す



図10. 変換中にパラレル・データを読み出す



図11. BYTESWAPピンを使用する8ビット・パラレル・インタフェース

アプリケーション情報







図12. 外部クロック使用のシリアル・インタフェース。
変換後に読み出す。複数のコンバータをデイジーチェイン接続

アプリケーション情報



図13. RESETピンのタイミング

アプリケーション情報

基板のレイアウト

LTC2392-16から最大限の性能を引き出すには、プリント回路基板（PCB）を推奨します。プリント回路基板のレイアウトは、デジタル信号線とアナログ信号線をできるだけ離すようにする必要があります。特に、デジタル・クロックやデジタル信号をアナログ信号トラックに沿って配置したり、ADCの下を通したりしないようにしてください。

推奨レイアウト

以下に推奨PCBレイアウトの例を示します。切れ目のない単一グランド・プレーンを使用し、電源へのバイパス・コンデンサは電源ピンのできるだけ近くに配置します。ADCを低ノイズで動作させるには、これらのバイパス・コンデンサに対する低インピーダンスのコモン・リターンが不可欠です。アナログ入力トレースはグランドでシールドします。詳細についてはLTC2392-16用評価キットDC1500Aを参照してください。

デモボード回路図（部分）



アプリケーション情報

シルクスクリーンの上面（部分）



第1層、部品面（部分）



第2層、グランド・プレーン（部分）



パッケージ

UKパッケージ
48ピン・プラスチックQFN（7mm×7mm）
（Reference LTC DWG # 05-08-1704）



推奨する半田パッドのピッチと寸法
半田付けされない領域には半田マスクを使用する



底面図ー露出パッド

NOTE：
1. 図面はJEDECのパッケージ外形MO-220バリエーション（WKKD-2）に適合
2. 図は実寸とは異なる
3. すべての寸法はミリメートル
4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない
   モールドのバリは（もしあれば）各サイドで0.20mmを超えないこと
5. 露出パッドは半田メッキとする
6. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない

パッケージ

LXパッケージ
48ピン・プラスチックLQFP（7mm×7mm）
（Reference LTC DWG # 05-08-1760 Rev Ø）



推奨半田パッド・レイアウト
半田付けされない領域には半田マスクを使用する





SECTION A – A



NOTE:
1. パッケージ寸法はJEDECパッケージ外形#MS-026に適合
2. 寸法はミリメートル
3. パッケージの寸法にはモールドのバリを含まない
   モールドのバリは（もしあれば）各サイドで0.25mmを超えないこと
4. ピン1の識別マークはモールドのくぼみ、直径0.50mm
5. 図は実寸とは異なる

リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。

標準的応用例

ADCドライバ：シングルエンド入力から差動出力への変換



関連製品

製品番号	説明	注釈
LTC1411	14ビット、2.5MspsパラレルADC	5V電源、1チャネル、SNR: 80dB、選択可能な入力範囲：±1.8V、±1.27V、±0.9V、±0.64V、SSOP-36パッケージ
LTC1609	16ビット、200kspsシリアルADC	5V電源、1チャネル、SNR: 87dB、抵抗で選択可能な入力：±10V、±5V、±3.3V、0V～4V、0V～5V、0V～10V
LTC1864	16ビット、250kspsシリアルADC	5V電源、1チャネル、消費電力：4.3mW、MSOP-8パッケージ
LTC1864L	16ビット、150kspsシリアルADC	3V電源、1チャネル、消費電力：1.3mW、MSOP-8パッケージ
LTC1865	16ビット、250kspsシリアルADC	5V電源、2チャネル、消費電力：4.3mW、MSOP-8パッケージ
LTC1865L	16ビット、150kspsシリアルADC	3V電源、2チャネル、消費電力：1.3mW、MSOP-8パッケージ
LTC1867	16ビット、200ksps 8チャネルADC	5V電源、消費電力：6.5mW、SSOP-16パッケージ、LTC1863およびLTC1867Lとピン互換
LTC2355-14/LTC2356-14	14ビット、3.5MspsシリアルADC	3.3V電源、1チャネル、消費電力：18mW、MSOP-10パッケージ
LTC2391-16	16ビット、250kspsパラレル/シリアルADC	5V電源、差動入力、SNR：94dB、入力範囲：±4.096V、LTC2393-16およびLTC2392-16とピン互換
LTC2393-16	16ビット、1Mspsパラレル/シリアルADC	5V電源、差動入力、SNR: 94dB、入力範囲：±4.096V、LTC2392-16およびLTC2391-16とピン互換
DAC		
LTC2641	16ビット・シリアルV_{OUT}シングルDAC	INL：±1LSB、DNL：±1LSB、MSOP-8パッケージ、0V～5V出力
LTC2630	12/10/8ビット・シングルV_{OUT} DAC	6ピンSC70パッケージ、内部リファレンス、INL：±1LSB（12ビット）
リファレンス		
LT1236	SO-8パッケージの高精度リファレンス	5Vバージョンおよび10Vバージョン、初期精度：0.05%（最大）、温度係数：5ppm/°C（最大）
LTC6655	ノイズ0.25ppm$_{P-P}$、低ドリフトの高精度リファレンス	初期精度：0.025%（最大）、温度係数：2ppm/°C（最大）、低ノイズ：0.25ppm$_{P-P}$（0.1Hz～10Hz）、MSOP-8パッケージ
アンプ		
LT1469	90MHz、22V/µsデュアル・オペアンプ、4mm×4mm DFN-12パッケージ	入力オフセット電圧：125µV（最大）、低歪み：100kHzで−96.5dB、10V$_{P-P}$、セトリング時間：900ns
LT1806/LT1807	325MHzシングル/デュアル高精度オペアンプ、TSOT23-6およびMSOP-8パッケージ	レール・トゥ・レール入出力、低歪み：5MHzで−80dBc、低電圧ノイズ：3.5nV/$\sqrt{Hz}$
LTC6200/LTC6200-5/LTC6200-10	165MHz/800MHz/1.6GHzオペアンプ、ユニティ・ゲイン/AV = 5/AV = 10	低ノイズ電圧：0.95nV/$\sqrt{Hz}$（100kHz）、低歪み：1MHzで−80dB、TSOT23-6パッケージ
LT6350	低ノイズ、シングルエンド－差動変換ADCドライバ	レール・トゥ・レール入出力、高速セトリング時間：240ns（0.01%）

リニアテクノロジー株式会社
〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F
TEL 03-5226-7291• FAX 03-5226-0268 • www.linear-tech.co.jp
LT 0210 • PRINTED IN JAPAN
© LINEAR TECHNOLOGY CORPORATION 2010