

## 同相電圧範囲が30V<sub>p-p</sub>のバッファ付き クワッド18ビット、350ksps/チャンネル、 ±10.24V差動入力A/Dコンバータ

### 特長

- バッファ付き4チャンネルの同時サンプリング
- 各チャンネルのスループット: 350ksps
- 最大入力漏れ電流: 500pA/12nA (85°C/125°C)
- INL: ±3.5LSB (最大、±10.24Vの範囲)
- 欠落コードのない18ビット分解能を保証
- 入力同相電圧範囲の広い差動入力
- チャンネル当たりのSoftSpan 入力電圧範囲:
  - ±10.24V、0V~10.24V、±5.12V、0V~5.12V
  - ±12.5V、0V~12.5V、±6.25V、0V~6.25V
- 1回の変換でのSNR: 96.4dB (標準)
- THD: -110dB (標準、 $f_{IN} = 2\text{kHz}$ )
- CMRR: 128dB (標準、 $f_{IN} = 200\text{Hz}$ )
- レール・トゥ・レールのオーバードライブ耐性
- 内蔵リファレンスおよびバッファ (4.096V)
- SPI CMOS (1.8V~5V) および LVDS シリアル I/O
- 内部変換クロック、サイクル待ち時間なし
- 電力損失: 175mW (44mW/チャンネル、標準)
- 48ピン (7mm×7mm) LQFP パッケージ

### アプリケーション

- プログラム可能なロジック・コントローラ
- 産業用プロセス制御
- 電力線のモニタリング
- テストおよび測定

### 概要


LTC<sup>®</sup>2357-18は、同相電圧範囲が広く、漏れ電流がpAレベルでバッファ付きの差動入力を備えた18ビット低ノイズ4チャンネル同時サンプリング逐次比較レジスタ(SAR) A/Dコンバータです。5Vの低電圧電源、柔軟な高電圧電源で動作し、内部リファレンスおよびバッファを使用するので、このSoftSpan™ A/Dコンバータを変換ごとに個別に設定して、±10.24V、0V~10.24V、±5.12V、または0V~5.12Vの信号を入力することができます。また、チャンネルを個別にディスエーブルして他のチャンネルのスループットを高めることもできます。

LTC2357-18は、漏れ電流がpAレベルの入力アナログ・バッファを内蔵しており、入力同相電圧範囲が広く、CMRRが128dBなので、使用する基板スペースおよび消費電力を最小限に抑えつつ、さまざまな信号を直接デジタル化することができます。LTC2357-18は、この入力信号の柔軟性と、±3.5LSBのINL、18ビットで欠落コードなし、および96.4dBのSNRという特長を兼ね備えているので、広いダイナミックレンジが必要な多くの高電圧アプリケーションに最適です。


LTC2357-18は、ピンで選択可能なSPI CMOS (1.8V~5V) インタフェースおよびLVDSシリアル・インタフェースをサポートしています。CMOSモードでは、データ出力の1~4レーンを使用することができ、ユーザーはバス幅とスループットを最適化することができます。

全ての登録商標および商標の所有権は、それぞれの所有者に帰属します。7705765、7961132、8319673、9197235をはじめとする米国特許によって保護されています。

### 標準的応用例



積分非直線性と出力コードおよび  
チャンネル




# LTC2357-18

## 絶対最大定格

(Notes 1, 2)

電源電圧 ( $V_{CC}$ )	.....	-0.3V ~ ( $V_{EE} + 40V$ )
電源電圧 ( $V_{EE}$ )	.....	-17.4V ~ 0.3V
電源電圧差 ( $V_{CC} - V_{EE}$ )	.....	40V
電源電圧 ( $V_{DD}$ )	.....	6V
電源電圧 ( $OV_{DD}$ )	.....	6V
内部安定化電源のバイパス ( $V_{DDLBY}$ )	.....	(Note 3)
アナログ入力電圧		
$INO^+ \sim IN3^+$ 、		
$INO^- \sim IN3^-$ (Note 4)	.....	( $V_{EE} - 0.3V$ ) ~ ( $V_{CC} + 0.3V$ )
REFIN	.....	-0.3V ~ 2.8V
REFBUF、CNV (Note 5)	.....	-0.3V ~ ( $V_{DD} + 0.3V$ )
デジタル入力電圧 (Note 5)	.....	-0.3V ~ ( $OV_{DD} + 0.3V$ )
デジタル出力電圧 (Note 5)	.....	-0.3V ~ ( $OV_{DD} + 0.3V$ )
電力損失	.....	500mW
動作温度範囲		
LTC2357C	.....	0°C ~ 70°C
LTC2357I	.....	-40°C ~ 85°C
LTC2357H	.....	-40°C ~ 125°C
保存温度範囲	.....	-65°C ~ 150°C

## ピン配置



## 発注情報 <http://www.linear-tech.co.jp/product/LTC2357-18#orderinfo>

トレイ	製品マーキング*	パッケージ	温度範囲
LTC2357CLX-18#PBF	LTC2357LX-18	48-Lead (7mm×7mm) Plastic LQFP	0°C to 70°C
LTC2357ILX-18#PBF	LTC2357LX-18	48-Lead (7mm×7mm) Plastic LQFP	-40°C to 85°C
LTC2357HLX-18#PBF	LTC2357LX-18	48-Lead (7mm×7mm) Plastic LQFP	-40°C to 125°C

更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。\* 温度グレードは出荷時のコンテナのラベルで識別されます。  
無鉛仕上げの製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

## 電气的特性

● は全動作温度範囲での規格値を意味する。それ以外は  $T_A = 25^\circ\text{C}$  での値 (Note 6)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{IN+}$	Absolute Input Range (IN0 <sup>+</sup> to IN3 <sup>+</sup> )	(Note 7)	●	$V_{EE} + 4$	$V_{CC} - 4$	V
$V_{IN-}$	Absolute Input Range (IN0 <sup>-</sup> to IN3 <sup>-</sup> )	(Note 7)	●	$V_{EE} + 4$	$V_{CC} - 4$	V
$V_{IN+} - V_{IN-}$	Input Differential Voltage Range	SoftSpan 7: $\pm 2.5 \cdot V_{REFBUF}$ Range (Note 7)	●	$-2.5 \cdot V_{REFBUF}$	$2.5 \cdot V_{REFBUF}$	V
		SoftSpan 6: $\pm 2.5 \cdot V_{REFBUF}/1.024$ Range (Note 7)	●	$-2.5 \cdot V_{REFBUF}/1.024$	$2.5 \cdot V_{REFBUF}/1.024$	V
		SoftSpan 5: 0V to $2.5 \cdot V_{REFBUF}$ Range (Note 7)	●	0	$2.5 \cdot V_{REFBUF}$	V
		SoftSpan 4: 0V to $2.5 \cdot V_{REFBUF}/1.024$ Range (Note 7)	●	0	$2.5 \cdot V_{REFBUF}/1.024$	V
		SoftSpan 3: $\pm 1.25 \cdot V_{REFBUF}$ Range (Note 7)	●	$-1.25 \cdot V_{REFBUF}$	$1.25 \cdot V_{REFBUF}$	V
		SoftSpan 2: $\pm 1.25 \cdot V_{REFBUF}/1.024$ Range (Note 7)	●	$-1.25 \cdot V_{REFBUF}/1.024$	$1.25 \cdot V_{REFBUF}/1.024$	V
		SoftSpan 1: 0V to $1.25 \cdot V_{REFBUF}$ Range (Note 7)	●	0	$1.25 \cdot V_{REFBUF}$	V
$V_{CM}$	Input Common Mode Voltage Range	(Note 7)	●	$V_{EE} + 4$	$V_{CC} - 4$	V
$V_{IN+} - V_{IN-}$	Input Differential Overdrive Tolerance	(Note 8)	●	$-(V_{CC} - V_{EE})$	$(V_{CC} - V_{EE})$	V
$I_{OVERDRIVE}$	Input Overdrive Current Tolerance	$V_{IN+} > V_{CC}$ , $V_{IN-} > V_{CC}$ (Note 8)	●		10	mA
		$V_{IN+} < V_{EE}$ , $V_{IN-} < V_{EE}$ (Note 8)	●	0		mA
$I_{IN}$	Analog Input Leakage Current	C-Grade and I-Grade H-Grade	●		5	pA
			●		500	pA
			●		12	nA
$I_{IN+} - I_{IN-}$	Analog Input Leakage Offset Current	$V_{IN+} = V_{IN-}$ $V_{IN+} = V_{IN-}$ , C-Grade and I-Grade $V_{IN+} = V_{IN-}$ , H-Grade	●		$\pm 1$	pA
			●	-100	100	pA
			●	-1.2	1.2	nA
$R_{IN}$	Analog Input Resistance	For Each Pin		>1000		G.Ω
$C_{IN}$	Analog Input Capacitance			3		pF
CMRR	Input Common Mode Rejection Ratio	$V_{IN+} = V_{IN-} = 18V_{P-P}$ 200Hz Sine	●	105	128	dB
$V_{IHCNV}$	CNV High Level Input Voltage		●	1.3		V
$V_{ILCNV}$	CNV Low Level Input Voltage		●		0.5	V
$I_{INCNV}$	CNV Input Current	$V_{IN} = 0V$ to $V_{DD}$	●	-10	10	μA

## コンバータ特性

● は全動作温度範囲での規格値を意味する。それ以外は  $T_A = 25^\circ\text{C}$  での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
	Resolution		●	18		Bits	
	No Missing Codes		●	18		Bits	
	Transition Noise	SoftSpans 7 and 6: $\pm 10.24V$ and $\pm 10V$ Ranges SoftSpans 5 and 4: 0V to $10.24V$ and 0V to 10V Ranges SoftSpans 3 and 2: $\pm 5.12V$ and $\pm 5V$ Ranges SoftSpan 1: 0V to $5.12V$ Range		1.4		LSB <sub>RMS</sub>	
			2.8		LSB <sub>RMS</sub>		
			2.1		LSB <sub>RMS</sub>		
			4.2		LSB <sub>RMS</sub>		
INL	Integral Linearity Error	SoftSpans 7 and 6: $\pm 10.24V$ and $\pm 10V$ Ranges (Note 10) SoftSpans 5 and 4: 0V to $10.24V$ and 0V to 10V Ranges (Note 10) SoftSpans 3 and 2: $\pm 5.12V$ and $\pm 5V$ Ranges (Note 10) SoftSpan 1: 0V to $5.12V$ Range (Note 10)	●	-3.5	$\pm 1$	3.5	LSB
			●	-5	$\pm 1$	5	LSB
			●	-4	$\pm 1.5$	4	LSB
			●	-6	$\pm 1$	6	LSB
DNL	Differential Linearity Error	(Note 11)	●	-0.9	$\pm 0.2$	0.9	LSB

235718f

# LTC2357-18

## コンバータ特性

●は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
ZSE	Zero-Scale Error	(Note 12)	●	-900	$\pm 80$	900	$\mu\text{V}$
	Zero-Scale Error Drift				$\pm 4$		$\mu\text{V}/^\circ\text{C}$
FSE	Full-Scale Error	$V_{\text{REFBUF}} = 4.096\text{V}$ (REFBUF Overdriven) (Note 12)	●	-0.1	$\pm 0.025$	0.1	%FS
	Full-Scale Error Drift	$V_{\text{REFBUF}} = 4.096\text{V}$ (REFBUF Overdriven) (Note 12)			$\pm 2.5$		$\text{ppm}/^\circ\text{C}$

## ダイナミック精度

●は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $A_{\text{IN}} = -1\text{dBFS}$ 。(Note 9, 13)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
SINAD	Signal-to-(Noise + Distortion) Ratio	SoftSpans 7 and 6: $\pm 10.24\text{V}$ and $\pm 10\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	92.7	96.2		dB
		SoftSpans 5 and 4: $0\text{V}$ to $10.24\text{V}$ and $0\text{V}$ to $10\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	86.9	90.3		dB
		SoftSpans 3 and 2: $\pm 5.12\text{V}$ and $\pm 5\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	89.3	92.5		dB
		SoftSpan 1: $0\text{V}$ to $5.12\text{V}$ Range, $f_{\text{IN}} = 2\text{kHz}$	●	83.6	86.6		dB
SNR	Signal-to-Noise Ratio	SoftSpans 7 and 6: $\pm 10.24\text{V}$ and $\pm 10\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	92.8	96.4		dB
		SoftSpans 5 and 4: $0\text{V}$ to $10.24\text{V}$ and $0\text{V}$ to $10\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	87.0	90.4		dB
		SoftSpans 3 and 2: $\pm 5.12\text{V}$ and $\pm 5\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	89.5	92.5		dB
		SoftSpan 1: $0\text{V}$ to $5.12\text{V}$ Range, $f_{\text{IN}} = 2\text{kHz}$	●	83.6	86.6		dB
THD	Total Harmonic Distortion	SoftSpans 7 and 6: $\pm 10.24\text{V}$ and $\pm 10\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●		-110	-101	dB
		SoftSpans 5 and 4: $0\text{V}$ to $10.24\text{V}$ and $0\text{V}$ to $10\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●		-111	-99	dB
		SoftSpans 3 and 2: $\pm 5.12\text{V}$ and $\pm 5\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●		-112	-102	dB
		SoftSpan 1: $0\text{V}$ to $5.12\text{V}$ Range, $f_{\text{IN}} = 2\text{kHz}$	●		-113	-99	dB
SFDR	Spurious Free Dynamic Range	SoftSpans 7 and 6: $\pm 10.24\text{V}$ and $\pm 10\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	101	112		dB
		SoftSpans 5 and 4: $0\text{V}$ to $10.24\text{V}$ and $0\text{V}$ to $10\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	99	113		dB
		SoftSpans 3 and 2: $\pm 5.12\text{V}$ and $\pm 5\text{V}$ Ranges, $f_{\text{IN}} = 2\text{kHz}$	●	103	114		dB
		SoftSpan 1: $0\text{V}$ to $5.12\text{V}$ Range, $f_{\text{IN}} = 2\text{kHz}$	●	99	114		dB
	Channel-to-Channel Crosstalk	One Channel Converting $18\text{V}_{\text{P-P}}$ $200\text{Hz}$ Sine in $\pm 10.24\text{V}$ Range, Crosstalk to All Other Channels			-109		dB
	-3dB Input Bandwidth			6			MHz
	Aperture Delay			1			ns
	Aperture Delay Matching			150			ps
	Aperture Jitter			3			psRMS
	Transient Response	Full-Scale Step, 0.005% Settling			420		ns

## 内部リファレンスの特性

●は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
$V_{\text{REFIN}}$	Internal Reference Output Voltage			2.043	2.048	2.053	V
	Internal Reference Temperature Coefficient	(Note 14)	●		5	20	$\text{ppm}/^\circ\text{C}$
	Internal Reference Line Regulation	$V_{\text{DD}} = 4.75\text{V}$ to $5.25\text{V}$			0.1		$\text{mV}/\text{V}$
	Internal Reference Output Impedance				20		$\text{k}\Omega$
$V_{\text{REFIN}}$	REFIN Voltage Range	REFIN Overdriven (Note 7)		1.25		2.2	V

## リファレンス・バッファ特性

● は全動作温度範囲での規格値を意味する。それ以外は  $T_A = 25^\circ\text{C}$  での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{\text{REFBUF}}$	Reference Buffer Output Voltage	REFIN Overdriven, $V_{\text{REFIN}} = 2.048\text{V}$	● 4.091	4.096	4.101	V
	REFBUF Voltage Range	REFBUF Overdriven (Notes 7, 15)	● 2.5		5	V
	REFBUF Input Impedance	$V_{\text{REFIN}} = 0\text{V}$ , Buffer Disabled		13		k $\Omega$
$I_{\text{REFBUF}}$	REFBUF Load Current	$V_{\text{REFBUF}} = 5\text{V}$ , 4 Channels Enabled (Notes 15, 16) $V_{\text{REFBUF}} = 5\text{V}$ , Acquisition or Nap Mode (Note 15)	●	1.4 0.36	1.5	mA mA

## デジタル入力とデジタル出力

● は全動作温度範囲での規格値を意味する。それ以外は  $T_A = 25^\circ\text{C}$  での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
<b>CMOS デジタル入力とデジタル出力</b>						
$V_{\text{IH}}$	High Level Input Voltage		● $0.8 \cdot OV_{\text{DD}}$			V
$V_{\text{IL}}$	Low Level Input Voltage		●		$0.2 \cdot OV_{\text{DD}}$	V
$I_{\text{IN}}$	Digital Input Current	$V_{\text{IN}} = 0\text{V}$ to $OV_{\text{DD}}$	● -10		10	$\mu\text{A}$
$C_{\text{IN}}$	Digital Input Capacitance			5		pF
$V_{\text{OH}}$	High Level Output Voltage	$I_{\text{OUT}} = -500\mu\text{A}$	● $OV_{\text{DD}} - 0.2$			V
$V_{\text{OL}}$	Low Level Output Voltage	$I_{\text{OUT}} = 500\mu\text{A}$	●		0.2	V
$I_{\text{OZ}}$	Hi-Z Output Leakage Current	$V_{\text{OUT}} = 0\text{V}$ to $OV_{\text{DD}}$	● -10		10	$\mu\text{A}$
$I_{\text{SOURCE}}$	Output Source Current	$V_{\text{OUT}} = 0\text{V}$		-50		mA
$I_{\text{SINK}}$	Output Sink Current	$V_{\text{OUT}} = OV_{\text{DD}}$		50		mA
<b>LVDS デジタル入力とデジタル出力</b>						
$V_{\text{ID}}$	Differential Input Voltage		● 200	350	600	mV
$R_{\text{ID}}$	On-Chip Input Termination Resistance	$\overline{\text{CS}} = 0\text{V}$ , $V_{\text{ICM}} = 1.2\text{V}$ $\overline{\text{CS}} = OV_{\text{DD}}$	● 90	106 10	125	$\Omega$ M $\Omega$
$V_{\text{ICM}}$	Common-Mode Input Voltage		● 0.3	1.2	2.2	V
$I_{\text{ICM}}$	Common-Mode Input Current	$V_{\text{IN}+} = V_{\text{IN}-} = 0\text{V}$ to $OV_{\text{DD}}$	● -10		10	$\mu\text{A}$
$V_{\text{OD}}$	Differential Output Voltage	$R_{\text{L}} = 100\Omega$ Differential Termination	● 275	350	425	mV
$V_{\text{OCM}}$	Common-Mode Output Voltage	$R_{\text{L}} = 100\Omega$ Differential Termination	● 1.1	1.2	1.3	V
$I_{\text{OZ}}$	Hi-Z Output Leakage Current	$V_{\text{OUT}} = 0\text{V}$ to $OV_{\text{DD}}$	● -10		10	$\mu\text{A}$

# LTC2357-18

## 電源要件

● は全動作温度範囲での規格値を意味する。それ以外は  $T_A = 25^\circ\text{C}$  での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{CC}$	Supply Voltage		● 7.5		38	V
$V_{EE}$	Supply Voltage		● -16.5		0	V
$V_{CC} - V_{EE}$	Supply Voltage Difference		● 10		38	V
$V_{DD}$	Supply Voltage		● 4.75	5.00	5.25	V
$I_{VCC}$	Supply Current	350ksps Sample Rate, 4 Channels Enabled (Note 17)	●	3.4	3.9	mA
		Acquisition Mode (Note 17)	●	5.7	6.9	mA
		Nap Mode	●	1.5	1.8	mA
		Power Down Mode	●	5	15	$\mu\text{A}$
$I_{VEE}$	Supply Current	350ksps Sample Rate, 4 Channels Enabled (Note 17)	●	-4.1	-3.2	mA
		Acquisition Mode (Note 17)	●	-7.1	-5.6	mA
		Nap Mode	●	-2	-1.4	mA
		Power Down Mode	●	-15	-4	$\mu\text{A}$

## CMOS I/O モード

$OV_{DD}$	Supply Voltage		● 1.71		5.25	V
$I_{VDD}$	Supply Current	350ksps Sample Rate, 4 Channels Enabled	●	14.3	16	mA
		350ksps Sample Rate, 4 Channels Enabled, $V_{REFBUF} = 5\text{V}$ (Note 15)	●	12.6	14.3	mA
		Acquisition Mode	●	1.8	2.5	mA
		Nap Mode	●	1.6	2.2	mA
		Power Down Mode (C-Grade and I-Grade)	●	84	275	$\mu\text{A}$
		Power Down Mode (H-Grade)	●	84	500	$\mu\text{A}$
$I_{OVDD}$	Supply Current	350ksps Sample Rate, 4 Channels Enabled ( $C_L = 25\text{pF}$ )	●	1.8	2.6	mA
		Acquisition or Nap Mode	●	1	20	$\mu\text{A}$
		Power Down Mode	●	1	20	$\mu\text{A}$
$P_D$	Power Dissipation	350ksps Sample Rate, 4 Channels Enabled	●	175	207	mW
		Acquisition Mode	●	179	223	mW
		Nap Mode	●	52	68	mW
		Power Down Mode (C-Grade and I-Grade)	●	0.56	1.9	mW
		Power Down Mode (H-Grade)	●	0.56	3	mW

## LVDS I/O モード

$OV_{DD}$	Supply Voltage		● 2.375		5.25	V
$I_{VDD}$	Supply Current	350ksps Sample Rate, 4 Channels Enabled	●	16.4	18.1	mA
		350ksps Sample Rate, 4 Channels Enabled, $V_{REFBUF} = 5\text{V}$ (Note 15)	●	14.9	16.7	mA
		Acquisition Mode	●	3.4	4.2	mA
		Nap Mode	●	3.2	4	mA
		Power Down Mode (C-Grade and I-Grade)	●	84	275	$\mu\text{A}$
		Power Down Mode (H-Grade)	●	84	500	$\mu\text{A}$
$I_{OVDD}$	Supply Current	350ksps Sample Rate, 4 Channels Enabled ( $R_L = 100\Omega$ )	●	7.5	8.7	mA
		Acquisition or Nap Mode ( $R_L = 100\Omega$ )	●	7	8.2	mA
		Power Down Mode	●	1	20	$\mu\text{A}$
$P_D$	Power Dissipation	350ksps Sample Rate, 4 Channels Enabled	●	200	232	mW
		Acquisition Mode	●	204	252	mW
		Nap Mode	●	77	98	mW
		Power Down Mode (C-Grade and I-Grade)	●	0.56	1.9	mW
		Power Down Mode (H-Grade)	●	0.56	3	mW

## A/Dコンバータのタイミング特性

● は全動作温度範囲での規格値を意味する。それ以外は  $T_A = 25^\circ\text{C}$  での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
f <sub>SAMPL</sub>	Maximum Sampling Frequency	4 Channels Enabled	●		350	ksps	
		3 Channels Enabled	●		425	ksps	
		2 Channels Enabled	●		550	ksps	
		1 Channel Enabled	●		800	ksps	
t <sub>CYC</sub>	Time Between Conversions	4 Channels Enabled, f <sub>SAMPL</sub> = 350ksps	●	2855		ns	
		3 Channels Enabled, f <sub>SAMPL</sub> = 425ksps	●	2350		ns	
		2 Channels Enabled, f <sub>SAMPL</sub> = 550ksps	●	1815		ns	
		1 Channel Enabled, f <sub>SAMPL</sub> = 800ksps	●	1250		ns	
t <sub>CONV</sub>	Conversion Time	N Channels Enabled, 1 ≤ N ≤ 4	●	450•N	500•N	550•N	ns
t <sub>ACQ</sub>	Acquisition Time (t <sub>ACQ</sub> = t <sub>CYC</sub> - t <sub>CONV</sub> - t <sub>BUSYLH</sub> )	4 Channels Enabled, f <sub>SAMPL</sub> = 350ksps	●	625	835	ns	
		3 Channels Enabled, f <sub>SAMPL</sub> = 425ksps	●	670	830	ns	
		2 Channels Enabled, f <sub>SAMPL</sub> = 550ksps	●	685	795	ns	
		1 Channel Enabled, f <sub>SAMPL</sub> = 800ksps	●	670	730	ns	
t <sub>CNVH</sub>	CNV High Time		●	40		ns	
t <sub>CNVL</sub>	CNV Low Time		●	750		ns	
t <sub>BUSYLH</sub>	CNV↑ to BUSY Delay	C <sub>L</sub> = 25pF	●		30	ns	
t <sub>QUIET</sub>	Digital I/O Quiet Time from CNV↑		●	20		ns	
t <sub>PDH</sub>	PD High Time		●	40		ns	
t <sub>PDL</sub>	PD Low Time		●	40		ns	
t <sub>WAKE</sub>	REFBUF Wake-Up Time	C <sub>REFBUF</sub> = 47 μF, C <sub>REFIN</sub> = 0.1 μF			200	ms	

## CMOS I/Oモード

t <sub>SCKI</sub>	SCKI Period	(Notes 18, 19)	●	10		ns	
t <sub>SCKIH</sub>	SCKI High Time		●	4		ns	
t <sub>SCKIL</sub>	SCKI Low Time		●	4		ns	
t <sub>SSDISCKI</sub>	SDI Setup Time from SCKI↑	(Note 18)	●	2		ns	
t <sub>HSDISCKI</sub>	SDI Hold Time from SCKI↑	(Note 18)	●	1		ns	
t <sub>SDOSCKI</sub>	SDO Data Valid Delay from SCKI↑	C <sub>L</sub> = 25pF (Note 18)	●		7.5	ns	
t <sub>HSDOSCKI</sub>	SDO Remains Valid Delay from SCKI↑	C <sub>L</sub> = 25pF (Note 18)	●	1.5		ns	
t <sub>SKEW</sub>	SDO to SCKO Skew	(Note 18)	●	-1	0	1	ns
t <sub>SDOBUSYL</sub>	SDO Data Valid Delay from BUSY↓	C <sub>L</sub> = 25pF (Note 18)	●	0		ns	
t <sub>EN</sub>	Bus Enable Time After $\overline{\text{CS}}\downarrow$	(Note 18)	●		15	ns	
t <sub>DIS</sub>	Bus Relinquish Time After $\overline{\text{CS}}\uparrow$	(Note 18)	●		15	ns	

## LVDS I/Oモード

t <sub>SCKI</sub>	SCKI Period	(Note 20)	●	4		ns	
t <sub>SCKIH</sub>	SCKI High Time	(Note 20)	●	1.5		ns	
t <sub>SCKIL</sub>	SCKI Low Time	(Note 20)	●	1.5		ns	
t <sub>SSDISCKI</sub>	SDI Setup Time from SCKI	(Notes 11, 20)	●	1.2		ns	
t <sub>HSDISCKI</sub>	SDI Hold Time from SCKI	(Notes 11, 20)	●	-0.2		ns	
t <sub>SDOSCKI</sub>	SDO Data Valid Delay from SCKI	(Notes 11, 20)	●		6	ns	
t <sub>HSDOSCKI</sub>	SDO Remains Valid Delay from SCKI	(Notes 11, 20)	●	1		ns	
t <sub>SKEW</sub>	SDO to SCKO Skew	(Note 11)	●	-0.4	0	0.4	ns
t <sub>SDOBUSYL</sub>	SDO Data Valid Delay from BUSY↓	(Note 11)	●	0		ns	
t <sub>EN</sub>	Bus Enable Time After $\overline{\text{CS}}\downarrow$		●		50	ns	
t <sub>DIS</sub>	Bus Relinquish Time After $\overline{\text{CS}}\uparrow$		●		15	ns	

235718f

## A/Dコンバータのタイミング特性

**Note 1:** 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性があります。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与えるおそれがある。

**Note 2:** 全ての電圧値はGNDを基準にしている。

**Note 3:**  $V_{DDLBYP}$  は内部電圧レギュレータの出力であり、「ピン機能」のセクションで説明するうちに、必ず2.2 $\mu$ Fのセラミック・コンデンサに接続して、このピンをGNDにバイパスする。このピンはどの外部回路にも接続しないこと。

**Note 4:** これらのピンの電圧を $V_{EE}$ より低くするか、 $V_{CC}$ より高くすると、その電圧は内部のダイオードによってクランプされる。この製品は、電圧が $V_{EE}$ より低くなるか、 $V_{CC}$ より高くなっても、ラッチアップを生じることなく最大100mAまでの入力電流に対応できる。

**Note 5:** これらのピンの電圧をGNDより低くするか、 $V_{DD}$ または $0V_{DD}$ の電圧より高くすると、内部のダイオードによってクランプされる。この製品は、これらのピンの電圧がGNDより低くなるか、 $V_{DD}$ ピンまたは $0V_{DD}$ ピンの電圧より高くなった場合でも、ラッチアップを生じることなく最大100mAの電流を処理できる。

**Note 6:** 注記がない限り、 $-16.5V \leq V_{EE} \leq 0V$ 、 $7.5V \leq V_{CC} \leq 38V$ 、 $10V \leq (V_{CC} - V_{EE}) \leq 38V$ 、 $V_{DD} = 5V$ 。

**Note 7:** 推奨動作条件。

**Note 8:** いずれかのチャンネルでこれらの制限値を超えると、他のチャンネルの変換結果が損なわれることがある。いずれかのチャンネルでアナログ入力を最大10mAで駆動し $V_{CC}$ より高い電圧にしても、他のチャンネルの変換結果には影響しない。アナログ入力を $V_{EE}$ より低い電圧にすると、他のチャンネルの変換結果が損なわれることがある。詳細については「アプリケーション情報」のセクションを参照。デバイスの信頼性に関連したピンの電圧制限値については、「絶対最大定格」のセクションを参照。

**Note 9:** 注記がない限り、 $V_{CC} = 15V$ 、 $V_{EE} = -15V$ 、 $V_{DD} = 5V$ 、 $0V_{DD} = 2.5V$ 、 $f_{SAMPL} = 350ksps$ 、内部リファレンスおよびバッファ、両極性SoftSpan範囲では真の両極性入力信号を駆動、単極性SoftSpan範囲では単極性信号を駆動。

**Note 10:** 積分非直線性は、実際の伝達曲線の端点を通る直線からのコードの偏差として定義されている。偏差は量子化幅の中心から測定される。

**Note 11:** 設計によって保証されており、テストされない。

**Note 12:** 両極性SoftSpanの範囲が7、6、3、および2の場合、ゼロスケール誤差は、出力コードが00 0000 0000 0000 0000と11 1111 1111 1111 1111の間を往復しているときに、 $-0.5LSB$ から測定されたオフセット電圧である。これらのSoftSpan範囲のフルスケール誤差は、最初と最後のコード遷移の理想値からのワーストケースの偏差であり、オフセット誤差の影響を含む。単極性SoftSpanの範囲が5、4、および1の場合、ゼロスケール誤差は、出力コードが00 0000 0000 0000 0000と00 0000 0000 0000 0001の間を往復しているときに、 $0.5LSB$ から測定されたオフセット電圧である。これらのSoftSpan範囲のフルスケール誤差は、最後のコード遷移の理想値からのワーストケースの偏差であり、オフセット誤差の影響を含む。

**Note 13:** dB単位での全ての規定値は、該当するSoftSpan入力範囲内のフルスケール入力を基準にしている。ただし、クロストークの場合はクロストーク注入信号の振幅を基準とするので除外する。

**Note 14:** 温度係数は出力電圧の最大変化を規定温度範囲で割って計算される。

**Note 15:** REFBUFをオーバードライブする場合は、REFIN = 0Vに設定して内部リファレンス・バッファをディスエーブルする必要がある。

**Note 16:** IREFBUFはサンプル・レートと動作状態のチャンネル数に比例して変化する。

**Note 17:** アナログ入力回路の一部は変換時に電源が遮断されるので、 $I_{VCC}$ および $I_{VEE}$ は減少する。詳細については「アプリケーション情報」のセクションを参照。

**Note 18:** パラメータは $0V_{DD} = 1.71V$ 、 $0V_{DD} = 2.5V$ 、および $0V_{DD} = 5.25V$ でテストされ、保証されている。

**Note 19:**  $t_{SCK1}$ 周期は最小10nsなので、立ち上がりエッジで取り込む場合は最大100MHzのシフト・クロック周波数が可能。

**Note 20:** LVDS差動入力対の場合は、 $V_{ICM} = 1.2V$ 、 $V_{ID} = 350mV$ 。





図1. タイミング仕様の電圧レベル




**標準的性能特性** 注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = +15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、内部リファレンスおよびバッファ ( $V_{REFBUF} = 4.096\text{V}$ )、 $f_{SAMPL} = 350\text{kSPS}$ 。


積分非直線性と出力コード  
およびチャンネル




積分非直線性と出力コード  
およびチャンネル




微分非直線性と出力コード  
およびチャンネル




積分非直線性と出力コード  
および範囲




積分非直線性と出力コード  
および範囲




積分非直線性と出力コード  
および範囲




積分非直線性と出力コード



DCヒストグラム(ゼロスケール)




DCヒストグラム(フルスケール付近)




# LTC2357-18

**標準的性能特性** 注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = +15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、内部リファレンスおよびバッファ ( $V_{REFBUF} = 4.096\text{V}$ )、 $f_{SAMPL} = 350\text{kpsps}$ 。


32kポイントのFFT、 $f_{SAMPL} = 350\text{kpsps}$ 、 $f_{IN} = 2\text{kHz}$




32kポイントのFFT、 $f_{SAMPL} = 350\text{kpsps}$ 、 $f_{IN} = 2\text{kHz}$




32kポイントの任意の2トーンFFT  
 $f_{SAMPL} = 350\text{kpsps}$ 、 $IN^+ = -7\text{dBFS } 2\text{kHz}$   
正弦波、 $IN^- = -7\text{dBFS } 3.1\text{kHz}$  正弦波




32kポイントのFFT、 $f_{SAMPL} = 350\text{kpsps}$ 、 $f_{IN} = 2\text{kHz}$




SNR、SINADと $V_{REFBUF}$ 、 $f_{IN} = 2\text{kHz}$




THD、高調波と $V_{REFBUF}$ 、 $f_{IN} = 2\text{kHz}$




SNR、SINADと入力周波数



THDと入力周波数および  
信号源抵抗




THD、高調波と入力同相電圧、 $f_{IN} = 2\text{kHz}$




**標準的性能特性** 注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = +15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、内部リファレンスおよびバッファ ( $V_{REFBUF} = 4.096\text{V}$ )、 $f_{SAMPL} = 350\text{ksps}$ 。


**SNR, SINADと入力レベル、 $f_{IN} = 2\text{kHz}$**




**CMRRと入力周波数およびチャンネル**




**クロストークと入力周波数およびチャンネル**




**SNR, SINADと温度、 $f_{IN} = 2\text{kHz}$**




**THD, 高調波と温度、 $f_{IN} = 2\text{kHz}$**




**INL, DNLと温度**




**アナログ入力リーク電流と温度**



**正のフルスケール誤差と温度およびチャンネル**




**ゼロスケール誤差と温度およびチャンネル**



# LTC2357-18


**標準的性能特性** 注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = +15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、内部リファレンスおよびバッファ ( $V_{REFBUF} = 4.096\text{V}$ )、 $f_{SAMPL} = 350\text{kpsps}$ 。

電源電流と温度




235718 G28

パワーダウン時電流と温度




235718 G29

PSRRと周波数




235718 G30

オフセット誤差と入力同相電圧




235718 G31

内部リファレンス出力と温度




235718 G32

電源電流とサンプリング・レート




235718 G33

電力損失とサンプリング・レート、Nチャンネルがイネーブル状態




235718 G34

ステップ応答 (大信号のセトリング)



235718 G35

ステップ応答 (微調整領域のセトリング)



235718 G36

## ピン機能

ピンは全てのデジタルI/Oモードで同一

**IN0<sup>+</sup>/IN0<sup>-</sup> ~ IN3<sup>+</sup>/IN3<sup>-</sup> (ピン14/13、10/9、4/3、および48/47) :** 正および負のアナログ入力、チャンネル0~3。コンバータは全てのチャンネルの( $V_{IN+} - V_{IN-}$ )を同時にサンプリングしてデジタル化します。同相入力電圧範囲が広く( $V_{EE} + 4V \leq V_{CM} \leq V_{CC} - 4V$ )同相電圧除去比が高いので、幅広い振幅の信号を入力することができます。フルスケールの入力電圧範囲は、チャンネルのSoftSpan構成によって決まります。

**GND (ピン1、2、5、6、7、8、11、12、15、18、20、25、30、36、41、44、46) :** グランド。全てのGNDピンを、切れ目のないグラウンド・プレーンに半田付けします。

**V<sub>CC</sub> (ピン16) :** 正の高電圧電源。V<sub>CC</sub>の範囲は、GNDを基準にした場合7.5V~38Vであり、V<sub>EE</sub>を基準にした場合10V~38Vです。V<sub>CC</sub>は、0.1μFのセラミック・コンデンサをピンの近くで接続し、GNDにバイパスします。

**V<sub>EE</sub> (ピン17、45) :** 負の高電圧電源。V<sub>EE</sub>の範囲は、GNDに対して0V~-16.5V、V<sub>CC</sub>に対して-10V~-38Vです。ピン17とピン45は互いに接続し、0.1μFのセラミック・コンデンサをピン17の近くで接続して、V<sub>EE</sub>回路網をGNDにバイパスします。V<sub>EE</sub>をGNDに短絡するアプリケーションでは、このコンデンサを省略してもかまいません。

**REFIN (ピン19) :** バンドギャップ・リファレンス出力/リファレンス・バッファ入力。内部バンドギャップ・リファレンスはこのピンで公称2.048Vを出力します。内部リファレンス・バッファはV<sub>REFIN</sub>を増幅して、コンバータのマスタ・リファレンス電圧V<sub>REFBUF</sub> = 2 • V<sub>REFIN</sub>をREFBUFピンで生成します。内部リファレンスを使用する場合は、0.1μFのセラミック・コンデンサをREFINの近くで接続して、このピンをGND (ピン20)にバイパスし、バンドギャップ出力ノイズを除去します。更に高い精度が必要な場合は、外部リファレンスを1.25V~2.2Vの範囲で使用してREFINをオーバードライブします。内部リファレンスを使用する場合はこのピンに負荷を接続しないでください。

**REFBUF (ピン21) :** 内部リファレンス・バッファの出力。内部リファレンス・バッファは、V<sub>REFIN</sub>を増幅してコンバータのマスタ・リファレンス電圧V<sub>REFBUF</sub> = 2 • V<sub>REFIN</sub>をこのピンに出力します。内部バンドギャップ・リファレンスを使用する場合、このピンの公称電圧は4.096Vです。REFBUFは、47μFのセラミック・コンデンサをピンの近くで接続して、GND (ピン20)に

バイパスします。内部リファレンス・バッファをディスエーブルするには、REFINでその入力を接地します。バッファをディスエーブルした状態では、範囲が2.5V~5Vの外部リファレンス電圧を使用してREFBUFをオーバードライブします。内部リファレンス・バッファを使用する場合は、REFBUFに接続している全ての外部回路の負荷を200μA未満に制限します。入力インピーダンスの高いアンプを使用して、外部回路に対してV<sub>REFBUF</sub>をバッファすることを推奨します。

**PD (ピン22) :** パワーダウン入力。このピンが“H”になるとLTC2357-18の電源は遮断され、その後の変換要求は無視されます。変換中に“H”になった場合、デバイスは変換が完了したら電源を遮断します。このピンが2回“H”になる間に変換が行われなかった場合、内部のグローバル・リセット(パワーオン・リセットと同等)が起動します。ロジック・レベルはOV<sub>DD</sub>によって決まります。

**LVDS/CMOS (ピン23) :** I/Oモードの選択。このピンをOV<sub>DD</sub>に接続してLVDS I/Oモードを選択するか、グラウンドに接続してCMOS I/Oモードを選択します。ロジック・レベルはOV<sub>DD</sub>によって決まります。

**CNV (ピン24) :** 変換開始入力。このピンの立ち上がりエッジで、内部のサンプル・アンド・ホールド回路がホールド・モードになり、新しい変換が開始されます。CNVはCSによるゲート制御が行われないので、シリアルI/Oバスの状態に関係なく変換を開始することができます。

**BUSY (ピン38) :** ビジー出力。BUSY信号は、変換が進行中であることを示します。このピンは各変換の開始時に“L”から“H”へ遷移し、変換が完了するまで“H”のままです。ロジック・レベルはOV<sub>DD</sub>によって決まります。

**V<sub>DDL</sub>BYP (ピン40) :** 内部2.5Vレギュレータのバイパス・ピン。このピンの電圧は、V<sub>DD</sub>で動作する内部レギュレータを介して生成されます。2.2μFのセラミック・コンデンサをこのピンに近づけて接続し、GNDにバイパスする必要があります。このピンはどの外部回路にも接続しないでください。

**V<sub>DD</sub> (ピン42、43) :** 5V電源。V<sub>DD</sub>の範囲は4.75V~5.25Vです。ピン42とピン43は互いに接続し、共通の0.1μFセラミック・コンデンサをこれらのピンの近くで接続して、V<sub>DD</sub>回路網をGNDにバイパスします。

## ピン機能

## CMOS I/O モード

**SDI<sup>+</sup>、SDO<sup>-</sup> (ピン 26、35) :** LVDS 入力および出力。CMOS I/O モード時、これらのピンは高インピーダンスになります。

**SDO0 ~ SDO3 (ピン 27、28、33、および 34) :** CMOS シリアル・データ出力、チャンネル 0 ~ 3。最新の変換結果とチャンネル構成情報の組み合わせが、SCKI の立ち上がりエッジごとにクロックと同期して SDO ピンに出力されます。出力データの形式設定については、「デジタル・インタフェース」のセクションで説明します。使用しない SDO 出力は、未接続のままにしておきます。ロジック・レベルは  $OV_{DD}$  によって決まります。

**SCKI (ピン 29) :** CMOS シリアル・クロック入力。SCKI はシリアル I/O クロックを使用して駆動します。SCKI の立ち上がりエッジで、SDI のシリアル・データがラッチされ、クロックと同期して SDO0 ~ SDO3 に出力されます。標準 SPI バス動作の場合、SCKI の立ち上がりエッジで、レシーバで出力データを捕捉します。SCKI は、“H”または“L”でアイドル状態になることができます。ロジック・レベルは  $OV_{DD}$  によって決まります。

**$OV_{DD}$  (ピン 31) :** I/O インタフェースの電源。CMOS I/O モードでは、 $OV_{DD}$  の範囲は 1.71V ~ 5.25V です。 $OV_{DD}$  は、0.1 $\mu$ F のセラミック・コンデンサをピンの近くで接続して、GND (ピン 30) にバイパスします。

**SCKO (ピン 32) :** CMOS シリアル・クロック出力。SCKI の立ち上がりエッジは、SDO0 ~ SDO3 でのシリアル出力データ・ストリームにスキューが一致している SCKO での遷移をトリガします。生成される SCKO 周波数は、SCKI の周波数の 1/2 になります。SCKO の立ち上がりエッジおよび立ち下がりエッジを使用して、レシーバ (FPGA) の SDO データをダブル・データ・レート (DDR) 方式で取り込むことができます。標準的な SPI バス動作では、SCKO を使用しないので未接続のままにします。SCKO は BUSY の立ち下がりエッジで“L”になります。ロジック・レベルは  $OV_{DD}$  によって決まります。

**SDI (ピン 37) :** CMOS シリアル・データ入力。SCKI の立ち上がりエッジでラッチされた目的の 12 ビット SoftSpan 構成ワード (表 1a 参照) により、このピンを駆動します。全てのチャンネルを、SoftSpan 7 でのみ動作するように構成する場合、SDI を  $OV_{DD}$  に接続します。ロジック・レベルは  $OV_{DD}$  によって決まります。

**$\overline{CS}$  (ピン 39) :** チップ選択入力。シリアル・データ I/O バスは  $\overline{CS}$  が“L”になるとイネーブルされ、 $\overline{CS}$  が“H”になるとディスエーブルされて高インピーダンスになります。また、 $\overline{CS}$  は外部ソフト・クロック SCKI のゲート制御も行います。ロジック・レベルは  $OV_{DD}$  によって決まります。

## LVDS I/O モード

**SDI<sup>+</sup>/SDI<sup>-</sup> (ピン 26/27) :** 正および負の LVDS シリアル・データ入力。SCKI<sup>+</sup>/SCKI<sup>-</sup> の立ち上がりエッジと立ち下がりエッジの両方でラッチされた目的の 12 ビット SoftSpan 構成ワード (表 1a 参照) により、SDI<sup>+</sup>/SDI<sup>-</sup> を差動で駆動します。 $\overline{CS}$  が“L”の場合、SDI<sup>+</sup>/SDI<sup>-</sup> 入力対は 100 $\Omega$  の差動抵抗により内部で終端されます。

**SCKI<sup>+</sup>/SCKI<sup>-</sup> (ピン 28/29) :** 正および負の LVDS シリアル・クロック入力。SCKI<sup>+</sup>/SCKI<sup>-</sup> は、シリアル I/O クロックを使用して差動で駆動します。SCKI<sup>+</sup>/SCKI<sup>-</sup> の立ち上がりエッジと立ち下がりエッジでは、シリアル・データがラッチされて SDI<sup>+</sup>/SDI<sup>-</sup> に入力され、クロックに同期して SDO<sup>+</sup>/SDO<sup>-</sup> から出力されます。SCKI<sup>+</sup>/SCKI<sup>-</sup> は、 $\overline{CS}$  の遷移時を含めて“L”のアイドル状態にします。 $\overline{CS}$  が“L”の場合、SCKI<sup>+</sup>/SCKI<sup>-</sup> 入力対は 100 $\Omega$  の差動抵抗により内部で終端されます。

**$OV_{DD}$  (ピン 31) :** I/O インタフェースの電源。LVDS I/O モードでは、 $OV_{DD}$  の範囲は 2.375V ~ 5.25V です。0.1 $\mu$ F のセラミック・コンデンサを  $OV_{DD}$  に近づけて接続し、このピンを GND (ピン 30) にバイパスします。

**SCKO<sup>+</sup>/SCKO<sup>-</sup> (ピン 32/33) :** 正および負の LVDS シリアル・クロック出力。SCKO<sup>+</sup>/SCKO<sup>-</sup> は、SCKI<sup>+</sup>/SCKI<sup>-</sup> で受け取った入力シリアル I/O クロックのコピーを出力します。これは、SDO<sup>+</sup>/SDO<sup>-</sup> からのシリアル出力データ・ストリームとスキューが一致しています。SCKO<sup>+</sup>/SCKO<sup>-</sup> の立ち上がりエッジおよび立ち下がりエッジを使用して、レシーバ (FPGA) の SDO<sup>+</sup>/SDO<sup>-</sup> データを取り込みます。SCKO<sup>+</sup>/SCKO<sup>-</sup> 出力対は、レシーバ (FPGA) に 100 $\Omega$  の抵抗を接続して差動で終端する必要があります。

**SDO<sup>+</sup>/SDO<sup>-</sup> (ピン 34/35) :** 正および負の LVDS シリアル・データ出力。最新の変換結果とチャンネル構成情報の組み合わせが、SCKI<sup>+</sup>/SCKI<sup>-</sup> の立ち上がりエッジと立ち下がりエッジの両方で、クロックと同期してチャンネル 0 を先頭に SDO<sup>+</sup>/SDO<sup>-</sup> に出力されます。SDO<sup>+</sup>/SDO<sup>-</sup> 出力対は、レシーバ (FPGA) に 100 $\Omega$  の抵抗を接続して差動で終端する必要があります。

**SDI (ピン 37) :** CMOS シリアル・データ。LVDS I/O モードでは、このピンは高インピーダンスになります。

**$\overline{CS}$  (ピン 39) :** チップ選択入力。シリアル・データ I/O バスは  $\overline{CS}$  が“L”になるとイネーブルされ、 $\overline{CS}$  が“H”になるとディスエーブルされて高インピーダンスになります。また、 $\overline{CS}$  は外部ソフト・クロック SCKI<sup>+</sup>/SCKI<sup>-</sup> のゲート制御も行います。SCKI<sup>+</sup>/SCKI<sup>-</sup> および SDI<sup>+</sup>/SDI<sup>-</sup> 入力対にある 100 $\Omega$  の内部差動終端抵抗は、 $\overline{CS}$  が“H”になるとディスエーブルされます。ロジック・レベルは  $OV_{DD}$  によって決まります。

## 構成表

表 1a. SoftSpan の構成表。この表と表 1b を使用して、目的とするアナログ入力電圧範囲に応じて、チャンネルごとに個別のバイナリ SoftSpan コード SS[2:0] を選択します。SoftSpan コードを結合して、12 ビットの SoftSpan 構成ワード S[11:0] を形成します。図 18 に示すように、シリアル・インタフェースを使用して SoftSpan 構成ワードを LTC2357-18 に書き込みます。

バイナリ SoftSpan コード SS[2:0]	アナログ入力電圧範囲	フルスケール電圧範囲	変換結果のバイナリ形式
111	$\pm 2.5 \cdot V_{REFBUF}$	$5 \cdot V_{REFBUF}$	Two's Complement
110	$\pm 2.5 \cdot V_{REFBUF}/1.024$	$5 \cdot V_{REFBUF}/1.024$	Two's Complement
101	0V to $2.5 \cdot V_{REFBUF}$	$2.5 \cdot V_{REFBUF}$	Straight Binary
100	0V to $2.5 \cdot V_{REFBUF}/1.024$	$2.5 \cdot V_{REFBUF}/1.024$	Straight Binary
011	$\pm 1.25 \cdot V_{REFBUF}$	$2.5 \cdot V_{REFBUF}$	Two's Complement
010	$\pm 1.25 \cdot V_{REFBUF}/1.024$	$2.5 \cdot V_{REFBUF}/1.024$	Two's Complement
001	0V to $1.25 \cdot V_{REFBUF}$	$1.25 \cdot V_{REFBUF}$	Straight Binary
000	Channel Disabled	Channel Disabled	All Zeros

表 1b. リファレンスの構成表。LTC2357-18 は、3 つのリファレンス構成をサポートしています。アナログ入力電圧範囲は、コンバータのマスタ・リファレンス電圧  $V_{REFBUF}$  に比例します。

リファレンスの構成	$V_{REFIN}$	$V_{REFBUF}$	バイナリ SoftSpan コード SS[2:0]	アナログ入力電圧範囲
内部リファレンスと内部バッファ	2.048V	4.096V	111	$\pm 10.24V$
			110	$\pm 10V$
			101	0V to 10.24V
			100	0V to 10V
			011	$\pm 5.12V$
			010	$\pm 5V$
			001	0V to 5.12V
外部リファレンスと内部バッファ (REFIN ピンを外部で オーバードライブ)	1.25V (Min Value)	2.5V	111	$\pm 6.25V$
			110	$\pm 6.104V$
			101	0V to 6.25V
			100	0V to 6.104V
			011	$\pm 3.125V$
			010	$\pm 3.052V$
			001	0V to 3.125V
	2.2V (Max Value)	4.4V	111	$\pm 11V$
			110	$\pm 10.742V$
			101	0V to 11V
			100	0V to 10.742V
			011	$\pm 5.5V$
			010	$\pm 5.371V$
			001	0V to 5.5V

# LTC2357-18

## 構成表


表1b. リファレンスの構成表(続き)。LTC2357-18は、3つのリファレンス構成をサポートしています。アナログ入力電圧範囲は、コンバータのマスタ・リファレンス電圧  $V_{REFBUF}$  に比例します。

リファレンスの構成	$V_{REFIN}$	$V_{REFBUF}$	バイナリ SoftSpan コード SS[2:0]	アナログ入力電圧範囲
外部リファレンス バッファなし (REFBUFピンは 外部からオーバードライブ、 REFINピンはグラウンドに接続)	0V	2.5V (Min Value)	111	±6.25V
			110	±6.104V
			101	0V to 6.25V
			100	0V to 6.104V
			011	±3.125V
			010	±3.052V
			001	0V to 3.125V
	0V	5V (Max Value)	111	±12.5V
			110	±12.207V
			101	0V to 12.5V
			100	0V to 12.207V
			011	±6.25V
			010	±6.104V
			001	0V to 6.25V




機能ブロック図

CMOS I/O モード




LVDS I/O モード




## タイミング図

### CMOS I/O モード



### LVDS I/O モード



## アプリケーション情報

### 概要

LTC2357-18は、同相電圧範囲が広く、漏れ電流がpAレベルでバッファ付きの差動入力を備えた18ビット低ノイズ4チャンネル同時サンプリング逐次比較レジスタ(SAR) A/Dコンバータです。このA/Dコンバータは、5Vの低電圧電源および公称 $\pm 15V$ の柔軟な高電圧電源で動作します。内蔵の低ドリフト・リファレンスおよびバッファ( $V_{REFBUF} = 4.096V$ : 公称)を使用するので、このSoftSpan A/Dコンバータを変換ごとに個別に設定して、 $\pm 10.24V$ 、 $0V \sim 10.24V$ 、 $\pm 5.12V$ 、または $0V \sim 5.12V$ の信号を入力することができます。入力信号範囲は、5Vの外部リファレンスを使用して最大 $\pm 12.5V$ まで広げることができます。また、チャンネルを個別にディスエーブルして他のチャンネルのスループットを高めることもできます。

LTC2357-18は、漏れ電流がpAレベルの入力アナログ・バッファを内蔵しており、入力同相電圧範囲が広く、CMRRが128dBなので、使用する基板スペースおよび消費電力を最小限に抑えつつ、さまざまな信号を直接デジタル化することができます。LTC2357-18は、この入力信号の柔軟性と、 $\pm 3.5LSB$ のINL、18ビットで欠落コードなし、および96.4dBのSNRという特長を兼ね備えているので、広いダイナミックレンジが必要な多くの高電圧アプリケーションに最適です。

同相入力電圧範囲の絶対値( $V_{EE} + 4V \sim V_{CC} - 4V$ )は、高電圧電源をどう選択するかによって決まります。これらの電源はグラウンドを中心として非対称にバイアスすることが可能であり、 $V_{EE}$ をグラウンドに直接接続することもできます。

LTC2357-18は、ピンで選択可能なSPI CMOS (1.8V $\sim$ 5V) およびLVDSシリアル・インタフェースをサポートしているので、従来のマイクロコントローラと同様に最新のFPGAとも良好に通信することができます。CMOSモードでは、アプリケーションはシリアル出力データの1 $\sim$ 4レーンを使用することができ、ユーザーはバス幅およびデータ・スループットを最適化できます。LTC2357-18は、350ksps/チャンネルのスループットで4チャンネルを同時に変換する場合、標準で175mWの電力を消費します。オプションのナップ・モードとパワーダウン・モードを使用すると、非活動期間中の消費電力を更に低減することができます。

### コンバータの動作

LTC2357-18は2段階で動作します。収集段階では、各チャンネルのサンプル・アンド・ホールド(S/H)回路のサンプリング・コンデンサがそれぞれのアナログ入力バッファに接続され、これによって差動アナログ入力電圧( $V_{IN+} - V_{IN-}$ )を追跡します。CNVピンの立ち上がりエッジでは、全チャンネルのS/H回路がトラック・モードからホールド・モードに切り替わり、全チャンネルの入力信号を同時にサンプリングして、変換を開始します。変換段階では、各チャンネルのサンプリング・コンデンサが、18ビットの電荷再分配コンデンサ式D/Aコンバータ(CDAC)に一度に1チャンネルずつ接続されます。CDACは逐次比較アルゴリズムによって逐次制御され、差動コンパレータを使用して、サンプリング済み入力電圧と該当チャンネルのSoftSpanフルスケール範囲の2進重み付け分数(例： $V_{FSR}/2$ 、 $V_{FSR}/4 \dots V_{FSR}/262144$ )を効率的に比較します。この処理の最後には、CDACの出力が該当チャンネルのサンプリング済みアナログ入力に近づきます。こうして全てのチャンネルが変換されると、A/Dコンバータの制御ロジックが各チャンネルから18ビットのデジタル出力コードを準備して、シリアル転送に備えます。

### 伝達関数

LTC2357-18は、各チャンネルのフルスケール電圧範囲を $2^{18}$ レベルにデジタル化します。表1aおよび1bに示すように、A/Dコンバータのマスタ・リファレンス電圧( $V_{REFBUF}$ )とチャンネルのSoftSpan構成の組み合わせにより、その入力電圧範囲、フルスケール範囲、LSBサイズ、および変換結果のバイナリ形式が決まります。たとえば、たとえば、内部リファレンスとバッファ( $V_{REFBUF} =$  公称値4.096V)を使用し、SoftSpan 7でチャンネルが $\pm 10.24V$ の双極性アナログ入力電圧レンジに対応するように設定する場合は、フルスケール範囲20.48V、LSB 78.125 $\mu V$ になります。その他のSoftSpan構成およびリファレンス電圧を使用して、より広い範囲および狭い範囲の両極性および単極性入力電圧を変換することができます。変換結果は、両極性SoftSpan範囲の場合は全て2の補数バイナリ形式で出力され、単極性SoftSpan範囲の場合は全てストレート・バイナリ形式で出力されます。理想的な2の補数の伝達関数を図2に、理想的なストレート・バイナリの伝達関数を図3に示します。

## アプリケーション情報




図2. LTC2357-18の2の補数の伝達関数




図3. LTC2357-18のストレート・バイナリ伝達関数

### バッファ付きアナログ入力

LTC2357-18の各チャネルは、アナログ入力ピン間の電圧差 ( $V_{IN+} - V_{IN-}$ ) を広い同相入力電圧範囲にわたって同時にサンプリングしつつ、A/Dコンバータの同相信号除去比 (CMRR) 性能により、両方の入力ピンに共通する不要な信号を減衰します。同相入力電圧範囲が広いのに加えてCMRRが高いので、アナログ入力  $IN^+ / IN^-$  を互いに任意の関係で振ることができます。ただし、各ピンの電圧が  $(V_{EE} + 4V) \sim (V_{CC} - 4V)$  の範囲内に収まることが条件です。この機能により、LTC2357-18には、疑似差動の単極性信号、疑似差動

の真の両極性信号、完全差動信号など、従来からある種類のアナログ入力信号を含むさまざまな振幅の信号を入力できるので、シグナルチェーンの設計が簡単になります。  $V_{EE}$  まで達する信号を変換する場合は、バッファなしのA/Dコンバータ LTC2348-18を推奨します。

高電圧電源での動作範囲が広いので、入力同相電圧の柔軟性が向上します。電圧差の制限  $10V \leq (V_{CC} - V_{EE}) \leq 38V$  を守っている限り、  $V_{CC}$  および  $V_{EE}$  は、それぞれの許容動作範囲内の任意の値に個別にバイアスすることができます。これには、  $V_{EE}$  をグランドに直接接続することも含まれます。この機能により、LTC2357-18の同相入力電圧範囲は、特定のアプリケーション要件に合わせて調整することができます。

全てのSoftSpan範囲で、各チャネルのアナログ入力は、図4に示す等価回路によってモデル化することができます。収集の開始時には、サンプリング・コンデンサ ( $C_{SAMP}$ ) がサンプリング・スイッチを介して内蔵のバッファ  $BUFFER^+ / BUFFER^-$  に接続されます。サンプル済み電圧は変換処理時にリセットされるので、新規の変換ごとに再収集されます。

入力と  $V_{CC}$  電源および入力と  $V_{EE}$  電源の間のダイオードは、入力ESD保護回路の役目を果たします。電源電圧の範囲内では、LTC2357-18のアナログ入力に流れるのは標準でわずか  $5pA$  のDC漏れ電流だけであり、ESD保護ダイオードは導通しません。これは、外部オペアンプ・バッファと比べて大きな利点があります。オペアンプはダイオード保護回路を内蔵していることがよくあり、トランジエント発生時に導通して、入力のフィルタ・コンデンサの電圧が損なわれるからです。




図4. 差動アナログ入力の等価回路、1チャネル分を表示

## アプリケーション情報

### 両極性 SoftSpan 入力電圧範囲

SoftSpanの範囲を7、6、3、または2で構成したチャンネルの場合、LTC2357-18は、表1aに示すように、それぞれ $\pm 2.5 \cdot V_{REFBUF}$ 、 $\pm 2.5 \cdot V_{REFBUF}/1.024$ 、 $\pm 1.25 \cdot V_{REFBUF}$ 、または $\pm 1.25 \cdot V_{REFBUF}/1.024$ という両極性電圧範囲で差動アナログ入力電圧 ( $V_{IN+} - V_{IN-}$ ) をデジタル化します。これらのSoftSpan範囲は、 $IN^+$ と $IN^-$ が互いに逆極性側より高い電圧にも低い電圧にも振れるような入力信号をデジタル化する場合に役立ちます。従来の例としては、完全差動入力信号や疑似差動の真の両極性入力信号があります。前者では $IN^+$ および $IN^-$ を駆動するときに、同相電圧 ( $V_{IN+} + V_{IN-}$ ) / 2を中心に、位相を互いに $180^\circ$ ずらして駆動し、後者では $IN^+$ の電圧が( $IN^-$ の電圧を基準に駆動される)グラウンド・リファレンス・レベルを中心にして上下に振れます。選択したSoftSpan範囲とは関係なく、同相入力電圧範囲が広くCMRRが高いので、アナログ入力 $IN^+/IN^-$ を互いに任意の関係で振ることができます。ただし、各ピンの電圧が( $V_{CC} - 4V$ ) ~ ( $V_{EE} + 4V$ )の範囲内に収まるのが条件です。両極性SoftSpan範囲の出力データは、全て2の補数形式です。

### 単極性 SoftSpan 入力電圧範囲

SoftSpanの範囲を5、4、または1で構成したチャンネルの場合、LTC2357-18は、表1aに示すように、それぞれ $0V \sim 2.5 \cdot V_{REFBUF}$ 、 $0V \sim 2.5 \cdot V_{REFBUF}/1.024$ 、または $0V \sim 1.25 \cdot V_{REFBUF}$ という単極性電圧範囲で差動アナログ入力電圧 ( $V_{IN+} - V_{IN-}$ ) をデジタル化します。これらのSoftSpan範囲は、 $IN^+$ が $IN^-$ より高い電圧にとどまる入力信号をデジタル化する場合に役立ちます。従来の例としては疑似差動単極性入力信号があります。ここで、 $IN^+$ は( $IN^-$ の電圧を基準に駆動される)グラウンド・リファレンス・レベルより高い電圧に振れます。選択したSoftSpan範囲とは関係なく、同相入力電圧範囲が広くCMRRが高いので、アナログ入力 $IN^+/IN^-$ を互いに任意の関係で振ることができます。ただし、各ピンの電圧が( $V_{CC} - 4V$ ) ~ ( $V_{EE} + 4V$ )の範囲内に収まるのが条件です。単極性SoftSpan範囲の出力データは、全てストレート・バイナリ形式です。

### 入力駆動回路

CMOSバッファ入力段は、トランジエントをサンプリング処理から切り離す程度をきわめて高くする役割を果たします。インピーダンスが $10k\Omega$ 未満の大半のセンサ、シグナル・コンディ

ショニング・アンプ、およびフィルタ回路網は、 $3pF$ の受動アナログ入力容量を直接駆動することができます。インピーダンスが更に高い場合や低速セトリング回路の場合は、ピンに $680pF$ のコンデンサを追加して、LTC2357-18のDC精度を最大限に維持します。

LTC2357-18は単位利得バッファの入力インピーダンスが非常に高いので、入力駆動要件が大幅に緩和されます。そのため、折り返し防止などを目的として、 $k\Omega$ レベルのインピーダンスで適度に長い時定数のRCフィルタをオプションで取り付けることができます。また、駆動能力が制限されたマイクロパワー・オペアンプも、高インピーダンスのアナログ入力を直接駆動するのに適しています。

LTC2357-18は、並外れた内部チャンネル間クロストーク分離性能(標準 $-109dB$ )を達成する独自の回路を内蔵しています。アナログ入力へのPC基板配線は短くして遮蔽し、外部容量性チャンネル間クロストークを防止します。パッケージの隣接ピン間容量は $0.16pF$ です。信号源抵抗を小さくするか信号源容量を大きくすると、外部容量性結合クロストークを低減するのに役立ちます。また、シングルエンドの入力駆動回路も、外部クロストーク分離性能を高めます。これは、逆極性側の各入力ピンがグラウンドまたは低インピーダンスのDC電圧源に接続されており、チャンネル間のシールドとして機能するからです。

### 入力オーバードライブの許容範囲

いずれかのチャンネルでアナログ入力を最大 $10mA$ で駆動して $V_{CC}$ より高い電圧にしても、他のチャンネルの変換結果には影響しません。このオーバードライブ電流の約70%は $V_{CC}$ ピンから流れ出し、残りの30%は $V_{EE}$ から流れ出します。 $V_{EE}$ から流れ出すこの電流により、 $V_{CC} - V_{EE}$ 間の電圧降下に伴う熱が発生するので、全電力損失の絶対最大定格が $500mW$ であることを考慮する必要があります。アナログ入力を $V_{EE}$ より低い電圧にすると、他のチャンネルの変換結果が損なわれることがあります。この製品は、電圧が $V_{EE}$ より低くなるか、 $V_{CC}$ より高くなっても、ラッチアップを生じることなく最大 $100mA$ までの入力電流に対応できます。

入力を $V_{CC}$ より高くするか $V_{EE}$ より低くした場合、これらのピンを駆動する外部電源からは通常と逆方向の電流が流れることに注意してください。

## アプリケーション情報

## 入力フィルタリング

真の高インピーダンス・アナログ入力、多種多様なパッシブ/アクティブ・シグナル・コンディショニング・フィルタに対応することができます。バッファ付きA/Dコンバータ入力のアナログ帯域幅は6MHzであり、外付けフィルタに関する帯域幅要件は特にありません。したがって、A/Dコンバータと無関係に外付け入力フィルタを最適化して、シグナルチェーンのノイズおよび干渉を低減することができます。共通フィルタ構成は、折り返し防止とノイズ低減の単純なRCフィルタであり、サンプリング周波数の半分の周波数にフィルタのポールがあります。例えば、図5に示すように、 $R=1.33k\Omega$ および $C=680pF$ の場合は175kHzです。




図5. シングルエンド入力信号のフィルタリング

RCフィルタのコンデンサと抵抗は歪みを大きくする可能性があるため、これらの部品は高品質のものを使用します。NPO/COGタイプやシルバー・マイカ・タイプの誘電体コンデンサは優れた直線性を示します。表面実装カーボン抵抗は、自己発熱や半田工程で生じる損傷により歪みを生じることがあります。表面実装金属皮膜抵抗は、この2つの問題に対してはるかに耐性があります。

## 任意のアナログ入力信号と完全差動アナログ入力信号

LTC2357-18は同相入力電圧範囲が広くCMRRが高いので、各チャンネルの $IN^+$ ピンおよび $IN^-$ ピンを互いに任意の関係で振ることができます。ただし、各ピンの電圧が $(V_{EE} + 4V) \sim (V_{CC} - 4V)$ の範囲内に収まるのが条件です。LTC2357-18は、この機能によってさまざまな振幅の信号を入力することができるので、シグナルチェーンの設計が簡単になります。

図6bに示す2トーン・テストは、LTC2357-18の任意の入力駆動能力を示しています。このテストでは、 $IN^+$ には-7dBFS、2kHzのシングルエンド正弦波を入力し、 $IN^-$ には-7dBFS、3.1kHzのシングルエンド正弦波を入力して、同時に駆動します。合わせて、より一般的な任意の入力信号の場合と同様に、これらの信号が幅広い組み合わせの同相電圧と差動電圧にわたってアナログ入力を掃引します。また、これらの信号はスペクトル表現も単純です。同相電圧の影響を受けない理想的な差動コンバータは、これらの信号を正弦波周波数ごとに1つずつ、2つの-7dBFSスペクトラム・トーンとしてデジタル化します。図6bのFFTのグラフは、LTC2357-18の応答がこの理想に近づいていることと、 $IN^-$ に入力された3.1kHzの正弦波に対するコンバータの2次高調波歪み応答によってSFDRが121dBに制限されていることを示しています。

LTC2357-18は、広い入力同相電圧範囲にわたって任意の振幅の信号を入力可能で、しかもCMRRが高いので、アプリケーションの解決策を簡略化することができます。実際に、多くのセンサは、大きな同相信号の上に乗せて差動センサ電圧を発生させます。LTC2357-18を使用してこの種類の信号をデジタル化する1つの方法を図7aに示します。目的のセンサ信号に対するアンプ段の差動利得は約10V/Vですが、不要な同相信号はA/DコンバータのCMRRによって減衰されます。この回路では、A/Dコンバータの $\pm 5V$ のSoftSpanレンジを使用しています。この解決策のCMRR性能の測定結果を図7bに示します。この性能は、商品化されている最高の計装用アンプと比べて見劣りしません。この解決策のAC性能の測定結果を図7cに示します。

図8では、別のアプリケーション回路を示します。この回路では、LTC2357-18の2つのチャンネルを使用して、検出抵抗を流れる双方向電流と電圧を広い同相電圧範囲にわたって同時に検出します。

アプリケーション情報




図 6a. 任意の入力信号、完全な差動入力信号、真の両極性入力信号、および単極性入力信号




図 6b. 2 トーン・テスト。IN<sup>+</sup> = -7dBFS、2kHz の正弦波、IN<sup>-</sup> = -7dBFS、3.1kHz の正弦波、32k ポイントの FFT、f<sub>SAMPL</sub> = 350ksps。回路は図 6a に示す




図 6c. IN<sup>+</sup>/IN<sup>-</sup> = -1dBFS、2kHz の完全差動正弦波、V<sub>CM</sub> = 0V、32k ポイントの FFT、f<sub>SAMPL</sub> = 350ksps。回路は図 6a に示す




図 6d. IN<sup>+</sup> = -1dBFS、2kHz の真の両極性正弦波、IN<sup>-</sup> = 0V、32k ポイントの FFT、f<sub>SAMPL</sub> = 350ksps。回路は図 6a に示す




図 6e. IN<sup>+</sup> = -1dBFS、2kHz の単極性正弦波、IN<sup>-</sup> = 0V、32k ポイントの FFT、f<sub>SAMPL</sub> = 350ksps。回路は図 6a に示す

## アプリケーション情報




図7a. バッファ付きのアナログ入力を使用して広い同相電圧範囲にわたって利得10で差動信号を増幅




図7b. CMRRと入力周波数。回路は図7aに示す





図7c. IN<sup>+</sup>/IN<sup>-</sup> = 450mV、200Hzの完全差動正弦波、0V ≤ V<sub>CM</sub> ≤ 24V、32kポイントのFFT、f<sub>SAMPL</sub> = 350ksps。回路は図7a



ONLY CHANNELS 0 AND 1 SHOWN FOR CLARITY

$$I_{\text{SENSE}} = \frac{V_{S1} - V_{S2}}{R_{\text{SENSE}}} \quad \begin{matrix} -10.24V \leq V_{S1} \leq 10.24V \\ -10.24V \leq V_{S2} \leq 10.24V \end{matrix}$$

図8. 広い同相電圧範囲にわたって電圧(CH0)と電流(CH1)を同時に検出



## アプリケーション情報

### A/Dコンバータのリファレンス

前に表1bで示したように、LTC2357-18は3つのリファレンス構成をサポートしています。最初の構成では、内部バンドギャップ・リファレンスとリファレンス・バッファの両方を使用します。2番目の構成では、内部リファレンスを外部からオーバードライブしますが、内部バッファはそのまま使用して、外部リファレンスをA/Dコンバータの変換時のトランジエントから切り離します。この構成は、1つの高精度外部リファレンスを複数のA/Dコンバータで共有する場合に最適です。3番目の構成では、内部バッファをディスエーブルし、REFBUFピンを外部からオーバードライブします。

### 内部リファレンスと内部バッファ

LTC2357-18は、工場出荷時に2.048Vに調整された、低ノイズ、低ドリフト(最大20ppm/°C)の温度補償バンドギャップ・リファレンスを内蔵しています。リファレンス出力は20kΩの抵抗を介してREFINピンに接続されます。REFINピンは、図9aに示すように、内蔵リファレンス・バッファの入力として機能します。内部バンドギャップ・リファレンスを使用する場合は、0.1μFのセラミック・コンデンサをREFINピンの近くで接続して、このピンをGND(ピン20)にバイパスし、広帯域ノイズを除去します。リファレンス・バッファは $V_{REFIN}$ を増幅して、REFBUFピンでコンバータのマスタ・リファレンス電圧 $V_{REFBUF} = 2 \cdot V_{REFIN}$ を生成します。内部バンドギャップ・リファレンスを使用する場合、公称4.096Vです。47μF以上のセラミック・コンデンサ(X7R、10V、1210サイズまたはX5R、10V、0805サイズ)をREFBUFピンの近くに接続し、このピンをGND(ピン20)にバイパスしてリファレンス・バッファを補償し、変換時のトランジエント電流を吸収して、ノイズを最小限に抑えます。

### 外部リファレンスと内部バッファ

更に高い精度や低ドリフトが必要な場合は、図9bに示すように、外部リファレンスによってREFINを簡単にオーバードライブすることができます。これは、20kΩの抵抗が内部バンドギャップ・リファレンス出力をREFINピンから切り離しているからです。REFINピンでの外部リファレンス電圧オーバードライブの有効な範囲は1.25V~2.2Vなので、コンバータのマスタ・リファレンス電圧 $V_{REFBUF}$ の範囲は2.5V~4.4Vになります。リアテクノロジーでは、さまざまなアプリケーションの要求を満たすように設計された高性能リファレンスを取り揃えています。LTC6655-2.048は小型、低消費電力、高精度なので、LTC2357-18と組み合わせて内部リファレンスのオーバ-




図9a. 内部リファレンスと内部バッファの構成




図9b. 外部リファレンスと内部バッファの構成




図9c. 外部リファレンスとディスエーブル状態の内部バッファの構成

## アプリケーション情報

ドライブに使用するのに最適です。LTC6655-2.048は、高精度アプリケーション向けに0.025% (最大)の初期精度と2ppm/°C (最大)の温度係数を実現しています。LTC6655-2.048はHグレードの温度範囲で完全に規定されており、LTC2357-18の最大125°Cの広い温度範囲を補完します。2.7μF～100μFのセラミック・コンデンサをREFINピンの近くに配置して、LTC6655-2.048をバイパスすることを推奨します。

### 外部リファレンスとディスエーブル状態の内部バッファ

内部リファレンス・バッファは、 $V_{REFBUF} = 4.4V$  (最大)をサポートします。REFINをグランドに接続すると内部バッファをディスエーブルすることができるので、図9cに示すように、2.5V～5Vの外部リファレンス電圧を使用してREFBUFをオーバードライブすることができます。入力信号の振幅とSNRを最大にするには、外部5Vリファレンスを使用してREFBUFをオーバードライブします。リファレンス・バッファをディスエーブルした場合でも、バッファの帰還抵抗により、REFBUFピンには13kΩの負荷が加わります。LTC6655-5は、小型サイズ、精度、ドリフト、広い温度範囲の点でLTC6655-2.048と同じであり、LTC2357-18と併用した場合、標準で97.9dBのSNRを実現します。47μF以上のセラミック・コンデンサ(X7R、10V、1210サイズまたはX5R、10V、0805サイズ)をREFBUFピンの近くに接続してLTC6655-5をGND (ピン20)にバイパスし、変換時のトランジェント電流を吸収して、ノイズを最小限に抑えます。

各変換サイクル中に、LTC2357-18のREFBUFピンから電荷( $Q_{CONV}$ )が流れます。短時間の尺度では、この電荷の大半はREFBUFの外付けバイパス・コンデンサによって供給されますが、長時間の尺度では、全ての電荷はリファレンス・バッファによって供給されるか、内部リファレンス・バッファがディスエーブルされている場合は外部リファレンスによって供給されます。この電荷の流れは $I_{REFBUF} = Q_{CONV} \cdot f_{SMPL}$ と等価のDC電流に対応し、サンプリング・レートに比例します。図10に示すように、長時間のアイドル状態の後、集中的にサンプリングされるアプリケーションでは、 $I_{REFBUF}$ は短時間で約0.4mAから1.4mAに切り替わります( $V_{REFBUF} = 5V$ 、 $f_{SMPL} = 350kpsps$ )。この電流ステップによって、外部リファレン

スのトランジェント応答が始まります。 $V_{REFBUF}$ が正常値から逸脱すると、コンバータの精度に影響を与えるので、このトランジェント応答には注意する必要があります。外部リファレンスを使用してREFBUFをオーバードライブする場合は、高速セトリング特性のLTC6655リファレンス・ファミリを推奨します。

### 内部リファレンス・バッファのトランジェント応答

集中的なサンプリングを使用するアプリケーションで最高の性能を発揮するには、外部リファレンスと内部リファレンス・バッファの構成で使用します。内部リファレンス・バッファは、アイドル期間後の集中的な変換に応答するときに $V_{REFBUF}$ の変化を最小限に抑える独自の設計を採用しています。図11では、LTC2357-18の集中的な変換の応答を、2つのリファレンス構成についてフルスケールに近い入力で比較しています。最初の構成では、内部リファレンス・バッファを使用し、LTC6655-2.048によってREFINを外部からオーバードライブするのに対して、2番目の構成では、内部リファレンス・バッファをディスエーブルし、外部のLTC6655-4.096を使用してREFBUFをオーバードライブしています。いずれの場合も、REFBUFは47μFのセラミック・コンデンサによってGNDにバイパスされます。




図11. LTC2357-18の集中的な変換の応答、 $f_{SMPL} = 350kpsps$




図10. 集中的なサンプリングを示すCNVの波形

## アプリケーション情報

### ダイナミック性能

A/Dコンバータの周波数応答、歪み、およびノイズを定格のスループットでテストするには、高速フーリエ変換(FFT)の手法を使用します。低歪みの正弦波を入力し、そのデジタル出力をFFTアルゴリズムを使用して解析することにより、基本波の外側の周波数に関してA/Dコンバータのスペクトラム成分を調べることができます。LTC2357-18では、AC歪みとノイズの両方の測定値について、保証されたテスト済みの制限値を示しています。

### 信号対ノイズ+歪み比(SINAD)

信号対ノイズ+歪み比(SINAD)は、基本入力周波数のRMS振幅とA/Dコンバータ出力での他の全ての周波数成分のRMS振幅の比です。出力の帯域は、サンプリング周波数の半分より低い周波数(DCを除く)に制限されます。図12は、2kHzの真の両極性入力信号を使用してサンプリング・レートが350kspsの場合、LTC2357-18が±10.24Vの範囲内でSINADの標準値である96.2dBを達成することを示します。

### 信号対ノイズ比(SNR)

信号対ノイズ比(SNR)は、基本入力周波数のRMS振幅と、1次から5次までの高調波およびDCを除く他の全ての周波数成分のRMS振幅との比です。図12は、2kHzの真の両極性入力信号を使用してサンプリング・レートが350kspsの場合、LTC2357-18が±10.24Vの範囲内でSNRの標準値である96.4dBを達成することを示します。

### 全高調波歪み(THD)

全高調波歪み(THD)は、入力信号の全ての高調波のRMS値の合計と基本波のRMS値との比です。帯域外高調波は、DCからサンプリング周波数の半分( $f_{SAMPL}/2$ )までの周波数帯域で折り返し歪みを生じます。THDは次のように表されます。

$$THD = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 \dots V_N^2}}{V_1}$$

ここで、 $V_1$ は基本周波数のRMS振幅で、 $V_2 \sim V_N$ は2次～ $n$ 次の各高調波の振幅です。図12は、2kHzの真の両極性入力信号を使用してサンプリング・レートが350kspsの場合、LTC2357-18が±10.24Vの範囲内でTHDの標準値である-110dB ( $N = 6$ )を達成することを示します。




図12. 32kポイントのFFT、 $f_{SAMPL} = 350ksps$ 、 $f_{IN} = 2kHz$

### 電源に関する検討事項

LTC2357-18には4つの電源が必要です。それは、正と負の高電圧電源( $V_{CC}$ および $V_{EE}$ )、5Vの主電源( $V_{DD}$ )、およびデジタル入出力(I/O)インタフェース電源( $OV_{DD}$ )です。電圧差の制限  $10V \leq V_{CC} - V_{EE} \leq 38V$  を守っている限り、 $V_{CC}$ および $V_{EE}$ は、それぞれの許容動作範囲内の任意の値に個別にバイアスすることができます。これには、 $V_{EE}$ をグラウンドに直接接続することも含まれます。この機能により、LTC2357-18の同相入力電圧範囲は、特定のアプリケーション要件に合わせて調整することができます。柔軟性の高い $OV_{DD}$ 電源により、LTC2357-18は、2.5Vや3.3Vのシステムなど、1.8V～5Vで動作するCMOSロジックと通信することができます。LVDS I/Oモードを使用する場合、 $OV_{DD}$ の範囲は2.375V～5.25Vです。

### 電源シーケンシング

LTC2357-18には電源シーケンシングに関する特別な要件はありません。「絶対最大定格」のセクションに記載されている最大電圧の関係を遵守するよう注意する必要があります。LTC2357-18は、最初の電源投入時、および $V_{DD}$ が2Vより低くなったときに必ずA/Dコンバータ(LTC2357-18)をリセットするパワーオン・リセット(POR)回路を内蔵しています。電源電圧が公称の電源電圧範囲内に戻ると、POR回路はA/Dコンバータを再度初期化します。初期化の期間が確実に終了するように、PORイベント後10ms以上経過するまでは変換を開始しないようにします。内部リファレンス・バッファを使用する場合は、バッファが起動してREFBUFのバイパス・コンデンサを再充電するまでに200msを見込んでおきます。これらの時点より前に変換を開始すると、結果は無効になります。

## アプリケーション情報

### タイミングと制御

#### CNVのタイミング

LTC2357-18のサンプリングと変換は、CNVによって制御されます。CNVの立ち上がりエッジでは、全チャンネルのS/H回路がトラック・モードからホールド・モードに切り替わり、全チャンネルの入力信号を同時にサンプリングして、変換を開始します。「リセットのタイミング」のセクションで説明するように、いったん変換が開始されると、A/Dコンバータをリセットしない限り、変換を途中で終了させることはできません。最適な性能を得るには、クリーンな低ジッタの信号でCNVを駆動し、CNVの立ち上がりエッジに到達するまでデータI/Oラインが遷移しないようにする必要があります。更に、チャンネル間クロストークを最小限に抑えるため、CNVの立ち上がりエッジの前後100nsでは、アナログ入力のスルーレートが高くないようにします。A/DコンバータのステータスはBUSY出力によって示されます。この出力は各変換の開始時に“L”から“H”へ遷移し、変換が完了するまで“H”のままです。CNVは、いったん“H”になって変換が始まったら、40ns～60ns後に“L”に戻すか、BUSYの立ち下がりエッジ後に“L”に戻して、内部変換処理中の外乱を最小限に抑える必要があります。低消費電力のナップ動作モードを活用するために必要なCNVのタイミングについては、「ナップ・モード」のセクションを参照してください。

#### 内部変換クロック

LTC2357-18には、Nチャンネルをイネーブルしている場合、 $550 \cdot N$  nsの最大変換時間を達成できるように調整されている内部クロックがあります。最小データ収集時間は625nsであり、4つのチャンネルを同時に変換する場合、外部調整なしに、350kspsのスループット性能が保証されています。また、最小収集時間は、サンプリング周波数( $f_{SMPL}$ )とイネーブル状態のチャンネル数に応じて変動することにも注意してください。

#### ナップ・モード

LTC2357-18は、1回の変換完了後にナップ・モードに移行して、変換と変換の間の電力消費量を低減することができます。このモードではデバイスの回路の一部がオフになります。これにはアナログ入力信号のサンプリングに関連した回路も含まれます。ナップ・モードをイネーブルするには、図13に示すように、変換と変換の間CNVを“H”に保ちます。ナップ・モードに入った後に新しい変換を開始するには、CNVを“L”にして750ns以上保持し、その後再度“H”にします。ナップ・モードの使用時には、コンバータの収集時間( $t_{ACQ}$ )はCNVが“L”の時間( $t_{CNVL}$ )によって設定されます。




図13. LTC2357-18のナップ・モードのタイミング

## アプリケーション情報

### パワーダウン・モード

PDが“H”になるとLTC2357-18の電源は遮断され、その後の変換要求は無視されます。変換中に“H”になった場合、デバイスは変換が完了したら電源を遮断します。このモードでは、デバイスに流れる電流が少量のレギュレータ・スタンバイ電流だけなので、標準的な電力損失は0.56mWになります。パワーダウン・モードを終了するには、PDピンを“L”にしてから10ms以上待機し、その後、変換を開始します。内部リファレンス・バッファを使用する場合は、バッファが起動してREFBUFのバイパス・コンデンサを再充電するまでに200msを見込んでおきます。これらの時点より前に変換を開始すると、結果は無効になります。

### リセットのタイミング

LTC2357-18のグローバル・リセットは、パワーオン・リセットと同等であり、電源を入れ直さずに実行することができます。この機能が役立つのは、システム全体の状態を既知の同期値にリセットすることが必要なシステムレベルの事態から回復する場合です。グローバル・リセットを開始するには、図14に示すように、PDを2回“H”にして、その間に変換を行わないようにします。リセットはPDの2番目の立ち上がりエッジで作動し、内部タイマに基づいて非同期で終了します。リセットによって全てのシリアル・データ出力レジスタがクリアされ、内部SoftSpan構成レジスタは全てのチャンネルがSoftSpan 7のデフォルト状態に戻ります。変換中にリセットが作動すると、変換は直ちに停止します。PDが“H”に切り替わることに関連付けられている通常のパワーダウン動作は、リセットによる影響を受けません。PDが“L”になったら、変換を開始する前に10ms以上待機します。内部リファレンス・バッファを使用する場合は、バッファが起動してREFBUFのバイパス・コンデンサを再充電するまでに200msを見込んでおきます。これらの時点より前に変換を開始すると、結果は無効になります。




図14. LTC2357-18のリセットのタイミング

### 電力損失とサンプリング周波数

ナップ・モードを使用すると、LTC2357-18の電力損失は、図15に示すように、サンプリング周波数が低下するにつれて減少します。このように電力損失の平均値が減少するのは、ナップ・モードの間はLTC2357-18の回路の一部がオフし、サンプリング周波数( $f_{\text{SMPL}}$ )が減少するにつれて、一時休止状態で時間を費やす変換サイクル( $t_{\text{CYC}}$ )の割合が増加するからです。




図15. LTC2357-18の電力損失はサンプリング周波数の低下とともに減少

### デジタル・インタフェース

LTC2357-18はCMOSシリアル・インタフェースとLVDSシリアル・インタフェースを備えており、LVDS/CMOSピンを使用し選択することができます。柔軟性の高いOV<sub>DD</sub>電源により、LTC2357-18は、2.5Vや3.3Vのシステムなど、1.8V～5Vで動作する全てのCMOSロジックと通信することができる一方で、LVDSインタフェースは低ノイズのデジタル設計をサポートします。CMOSモードでは、アプリケーションはシリアル・データ出力の1～4レーンを使用することができ、ユーザーはバス幅およびデータ・スループットを最適化できます。これらのI/Oインタフェース・オプションを合わせて、LTC2357-18は、従来のマイクロコントローラとも、最新のFPGAとも、同様に適切に通信することができます。

## アプリケーション情報




図 16. シリアル CMOS I/O モード

### シリアル CMOS I/O モード

図 16 に示すように、CMOS I/O モードでは、シリアル・データ・バスは、シリアル・クロック入力 (SCKI)、シリアル・データ入力 (SDI)、シリアル・クロック出力 (SCKO)、およびシリアル・データ出力の 4 つのレーン (SDO0 ~ SDO3) で構成されます。LTC2357-18 との通信は、このバスを介して、事前に定義されたデータ・トランザクション期間中に行われます。この期間内に、デバイスは次の変換用の 12 ビット SoftSpan 構成ワードを SDI で受け取り、直前の変換による変換結果およびチャンネル構成情報を収容した 24 ビットの packets を SDO0 ~ SDO3 から出力します。LTC2357-18 の起動またはリセットの 10ms 後、および BUSY の立ち下がりエッジでの各変換の終了時に、新しいデータ・トランザクション期間が開始されます。推奨の使用事例では、図 16 に示すように、次の変換を開始する前に  $t_{QUIET}$  の最小時間である 20ns の余裕をみてデータ・トランザクションを完了する必要があります。新しい SoftSpan 構成ワードを受け付けるのはこの推奨データ・トランザクション期間内

だけですが、SoftSpan の変更は直ちに有効になり、次の変換を開始するまでのアナログ入力セトリング時間を長くする必要はありません。次の変換を開始後であっても変換データを読み出すことは可能ですが、そうすると変換精度が低下するので推奨しません。

BUSY の立ち下がりエッジと新しいデータ・トランザクション期間開始の直前に、SCKO は強制的に“L”になり、SDO0 ~ SDO3 は、それぞれアナログ入力チャンネル 0 ~ 3 の最新の変換結果によって更新されます。SCKI の立ち上がりエッジでは、変換結果とアナログ入力チャンネル構成情報がクロックに同期して SDO0 ~ SDO3 で逐次出力されます。更に、SCKI の立ち上がりエッジは SCKO が遷移するトリガとなり、この遷移は SDO0 ~ SDO3 のデータとスキューが一致します。生成される SCKO 周波数は、SCKI の周波数の 1/2 になります。SCKI の立ち上がりエッジでは、SDI に入力された SoftSpan 構成ワードもラッチされ、内部 12 ビット SoftSpan 構成レジスタの設定に使用されます。詳細については、「CMOS I/O モードで

## アプリケーション情報

のSoftSpan構成レジスタの設定」のセクションを参照してください。CMOS I/Oモードでは、SCKIは“H”または“L”でアイドル状態になることができます。図17に示すように、CMOSバスは $\overline{CS}$ が“L”になるとイネーブルされ、 $\overline{CS}$ が“H”になるとディセーブルされて高インピーダンス状態になるので、複数のデバイス間で共有することができます。

SDO0～SDO3でのデータは、24ビット・パケットにグループ化され、18ビットの変換結果、それに続くゼロ、2ビットのアナログチャンネルID、および3ビットのSoftSpanコードで構成されており、全てMSBを先頭にして出力されます。図16および図17で示唆しているように、各SDOレーンは、全てのアナログ入力チャンネルについて、これらのパケットを順次、交互に出力します。例えば、SDO0での最初の24ビット・パケット出力は、アナログ入力チャンネル0に対応し、その後のパケットはチャンネル1、2、および3に対応します。その後、SDO0でのデータ出力は折り返してチャンネル0に戻り、このパターンが無期限に繰り返されます。他のSDOレーンも同様な循環パターンに従いますが、各レーンに現れる最初のパケットは関連のアナログ入力チャンネルに対応することだけが異なります。

LTC2357-18と標準のSPIバスを接続する場合は、レシーバの出力データをSCKIの立ち上がりエッジで取り込みます。この場合、SCKOは使用されません。また、この場合には、複数のSDOレーンも通常は役に立ちません。LTC2357-18をFPGAやCPLDと接続するなど、他のアプリケーションでは、SCKOの立ち上がりエッジおよび立ち下がりエッジを使用して、SDO0～SDO3でのシリアル出力データをダブル・データ・レート(DDR)方式により取り込むことができます。SCKOを使用してデータを取り込むと、温度や電源電圧による遅延時間の変動に対する耐性が向上します。

### 4レーン全体でのシリアルCMOS出力データの捕捉

表2に示すように、最初のパケット(合計24 SCKIサイクル)を4つのシリアル・データ出力レーンSDO0～SDO3全てから捕捉することによって、41MHzのSCKI周波数で1チャンネル当たり350kspsの最大スループットを実現できます。この構成では、2ビットのアナログ・チャンネルIDおよび3ビットのSoftSpanコードが不要な場合、わずか18 SCKIサイクルを使用して全てのチャンネルから変換結果を捕捉することもできます。複数レーンでのデータの取り込みが最も適しているのは、通常はFPGAまたはCPLD取り込みハードウェアと組み合わせて使用する場合がありますが、アプリケーション固有のその他の事例にも役立つことがあります。




図17. 内部SoftSpan構成レジスタの動作。 $\overline{CS}$ に対するシリアルCMOSバスの応答

## アプリケーション情報

### 4レーン未満でのシリアルCMOS出力データの捕捉

4レーン全体でのシリアル・データの捕捉に対応できないアプリケーションは、LTC2357-18を再構成することなく、より少ないレーンを使用できます。例えば、最初の2つのパケット(合計48 SCKIサイクル)をSDO0およびSDO2から捕捉すると、2つの出力レーンを使用して、アナログ入力チャンネル0と1、および2と3のデータがそれぞれ得られます。1つのレーンのみに対応できる場合、最初の4つのパケット(合計96 SCKIサイクル)をSDO0から捕捉すると、全てのアナログ入力チャンネルのデータが得られます。表2に示すように、4レーンおよび2レーンの場合には、それぞれ41MHzおよび81MHzのSCKI周波数で350ksp/s/チャンネルの最大スループットを達成することができますが、1レーンの場合にはCMOS I/OモードでのSCKI周波数が最大100MHzなので、スループットは350ksp/s/チャンネルより低い値に制限されます。最後に、レーン数とデータ取り込みに使用するレーンを選択するときには、前述した特定の事例に限定されるわけではないことに注意してください。アプリケーションによっては、他の方法を選択した方が適している場合があります。

### CMOS I/OモードでのSoftSpan構成レジスタのプログラミング

内部12ビットSoftSpan構成レジスタは、LTC2357-18の全てのアナログ入力チャンネルについて、SoftSpan範囲を制御します。デバイスの起動後またはリセット後、このレジスタのデフォルトの状態は全て1であり、各チャンネルはSoftSpan 7、つまり $\pm 2.5 \cdot V_{REFBUF}$ の範囲内で変換するよう構成されます(表1a参照)。このレジスタの状態を変更するには、図16に示すデータ・トランザクション期間中に新しい12ビットのSoftSpan構成ワードをSDIに入力します。新しいSoftSpan構成ワードを受け付けるのはこの推奨データ・トランザクション期間内ですが、SoftSpanの変更は直ちに有効になり、次の変換を開始するまでのアナログ入力セトリング時間を長くする必要はありません。1つのチャンネルのSoftSpanコードをSS[2:0] = 000に設定すると、そのチャンネルは直ちにディスエーブルされ、それに対応して $t_{CONV}$ が次の変換時に短くなります。同様に、直前にディスエーブルしたチャンネルをイネーブルする場合、次の変換を開始する前のアナログ入力セトリング時間を長くする必要はありません。シリアルSoftSpan構成ワード、内部SoftSpan構成レジスタ、および各チャンネルの3ビットSoftSpanコードの間の対応付けを図18に示します。

表2. 4つのチャンネルをイネーブルした共通出力バス構成でさまざまなスループットを実現するために必要なSCKI周波数。網掛けの項目は所定の構成では達成できないスループットを表す。 $f_{SCKI} = (\text{SCKIサイクル数}) / (t_{ACQ(MIN)} - t_{QUIET})$ を使用して計算

I/Oモード	SDOのレーン数	SCKIのサイクル数	次のスループットを達成するために必要な $f_{SCKI}$ (MHz)		
			350ksp/s/チャンネル ( $t_{ACQ} = 625\text{ns}$ )	175ksp/s/チャンネル ( $t_{ACQ} = 3480\text{ns}$ )	88ksp/s/チャンネル ( $t_{ACQ} = 9190\text{ns}$ )
CMOS	4	18	31	6	2
	4	24	41	7	3
	2	48	81	14	6
	1	96	Not Achievable	28	11
LVDS	1	48	81 (162Mbps)	14 (28Mbps)	6 (12Mbps)



## アプリケーション情報




図 18. シリアル SoftSpan 構成ワード、内部 SoftSpan 構成レジスタ、および各アナログ入力チャネルの SoftSpan コードの間の対応付け

データ・トランザクション期間中に得られる SCKI の立ち上がりエッジが 12 回未満の場合、SDI で受け取った不完全なワードは無視され、SoftSpan 構成レジスタは更新されません。SCKI の立ち上がりエッジがちょうど 12 回の場合、受け取った SoftSpan 構成ワード S[11:0] と一致するように SoftSpan 構成レジスタが更新されます。S[11:0] が全てゼロの場合は、この動作の例外が発生します。この場合には SoftSpan 構成レジスタが更新されないため、アプリケーションが SDI を“L”のアイドル状態にすることにより、現在の SoftSpan 構成状態を維持することができます。データ・トランザクション期間中に得られる SCKI の立ち上がりエッジが 12 回より多い場合は、前述したように、SDI で受け取った完全な 12 ビット・ワードがそれぞれ新しい SoftSpan 構成ワードとして解釈され、SoftSpan 構成レジスタに適用されます。不完全なワードは無視されます。

通常、アプリケーションは図 16 および図 17 に示す方法で SoftSpan 構成レジスタを更新します。BUSY の立ち上がりエッジで新しいデータ・トランザクション期間が始まった後、最初の 12 回の SCKI サイクル中に 12 ビットの SoftSpan 構成ワードを SDI に入力します。この新しいワードにより、SCKI の 12 番目の立ち上がりエッジの後に内部構成レジスタの内容が上書きされます。その後は、データ・トランザクション期間の残りの時間 SDI を“L”に保持することにより、適用される SCKI サイクル数の増加に関係なく、レジスタはその内容を保持します。データ・トランザクション期間全体にわたって SDI を“L”に保持することにより、適用される SCKI サイクルの数に関係なく、SoftSpan の設定を複数の変換にわたって維持することができます。

## アプリケーション情報

### シリアルLVDS I/Oモード

LVDS I/Oモードでは、正と負の信号対(LVDS<sup>+</sup>/LVDS<sup>-</sup>)と、(LVDS<sup>+</sup> - LVDS<sup>-</sup>)の形で差動で符号化したビットを使用して情報を転送します。これらの信号は、通常は特性インピーダンスが100Ωの差動伝送線路を使用して転送されます。ロジックの1と0は、公称ではそれぞれ差動電圧+350mVおよび-350mVで表現されます。理解しやすくするため、LVDSのタイミング図とLVDSインタフェースに関する全ての説明では、物理値表記ではなく、ロジック表記を採用しています。

図19に示すように、LVDS I/Oモードでのシリアル・データ・バスの構成は、シリアル・クロック差動入力(SCKI)、シリアル・データ差動入力(SDI)、シリアル・クロック差動出力(SCKO)、およびシリアル・データ差動出力(SDO)です。LTC2357-18との通信は、このバスを介して、事前に定義されたデータ・トランザクション期間中に行われます。この期間内に、デバイスは次の変換用の12ビットSoftSpan構成ワードをSDIで受け取り、直前の変換による変換結果およびチャンネル構成情報を収容した24ビットの packets をSDOから出力します。LTC2357-18の起動またはリセットの10ms後、およびBUSYの立ち下がりエッジでの各変換の終了時に、新しいデータ・トランザクション期

間を開始されます。推奨の使用事例では、図19に示すように、次の変換を開始する前にt<sub>QUIET</sub>の最小時間である20nsの余裕をみてデータ・トランザクションを完了する必要があります。新しいSoftSpan構成ワードを受け付けるのはこの推奨データ・トランザクション期間内だけですが、SoftSpanの変更は直ちに有効になり、次の変換を開始するまでのアナログ入力セトリング時間を長くする必要はありません。次の変換を開始後であっても変換データを読み出すことは可能ですが、そうすると変換精度が低下するので推奨しません。

BUSYの立ち下がりエッジと新しいデータ・トランザクション期間開始の直前に、SDOはアナログ入力チャンネル0の最新の変換結果によって更新されます。SCKIの立ち上がりエッジと立ち下がりエッジの両方で、変換結果とアナログ入力チャンネル構成情報がクロックに同期してSDOから逐次出力されます。また、SCKIはSCKOからもエコー出力され、SDOでのデータとスキューが一致しています。可能な場合には必ず、SCKOの立ち上がりエッジおよび立ち下がりエッジを使用して、SDOでのDDRシリアル出力データを取り込むことを推奨します。これにより、電源や温度による遅延時間の変動に対する耐性が最も高くなるからです。また、SCKIの立ち上がりエッジと立ち




図19. シリアルLVDS I/Oモード

## アプリケーション情報

下がりエッジでは、SDIに入力されたSoftSpan構成ワードもラッチされます。この構成ワードは、内部の12ビットSoftSpan構成レジスタをプログラムするのに使用されます。詳細については、「LVDS I/OモードでのSoftSpan構成レジスタのプログラミング」のセクションを参照してください。図20に示すように、LVDSバスは $\overline{CS}$ が“L”になるとイネーブルされ、 $\overline{CS}$ が“H”になるとディスエーブルされて高インピーダンス状態になるので、複数のデバイス間で共有することができます。LVDSでは信号処理が高速なので、LVDSバスの共有は慎重に検討する必要があります。共有バスによる伝送線路の制約により、実現可能な最大のバス・クロック速度が制限されることがあります。LVDSの入力は $\overline{CS}$ が“L”のとき100Ωの差動抵抗で終端されますが、出力はレシーバ(FPGA)に100Ωの抵抗を接続することによって差動で終端する必要があります。LVDS I/Oモードでは、 $\overline{CS}$ の遷移時も含めてSCKIを“L”のアイドル状態にする必要があります。

SDOのデータは24ビットの packets にまとめられます。その構成は18ビットの変換結果、1つの0、2ビットのアナログ・チャンネルID、3ビットのSoftSpanコードと続き、全てMSBを先頭にして出力されます。図19および図20で示唆しているように、SDOは、全てのアナログ入力チャンネルについて、これらの packets を順次、交互に出力します。例えば、SDOでの最初の24ビット・packet出力は、アナログ入力チャンネル0に対応し、その後の packet はチャンネル1、2、および3に対応します。その後、SDOでのデータ出力は折り返してチャンネル0に戻り、このパターンが無期限に繰り返されます。

### シリアルLVDS出力データの取り込み

表2に示すように、SDOから4 packet (合計48 SCKIサイクル)のDDRデータを取り込むことにより、81MHzのSCKI周波数で350ksps/チャンネルの最大スループットを達成することができます。LTC2357-18は、最大250MHzのLVDS SCKI周波数をサポートしています。

### LVDS I/OモードでのSoftSpan構成レジスタのプログラミング

内部12ビットSoftSpan構成レジスタは、LTC2357-18の全てのアナログ入力チャンネルについて、SoftSpan範囲を制御します。デバイスの起動後またはリセット後、このレジスタのデフォルトの状態は全て1であり、各チャンネルはSoftSpan 7、つまり $\pm 2.5 \cdot V_{REFBUF}$ の範囲内で変換するよう構成されます(表1a参照)。このレジスタの状態を変更するには、図19に示すデータ・トランザクション期間中に新しい12ビットのSoftSpan構成ワードをSDIに入力します。新しいSoftSpan構成ワードを受け付けるのはこの推奨データ・トランザクション期間内ですが、SoftSpanの変更は直ちに有効になり、次の変換を開始するまでのアナログ入力セットリング時間を長くする必要はありません。1つのチャンネルのSoftSpanコードをSS[2:0] = 000に設定すると、そのチャンネルは直ちにディスエーブルされ、それに対応して $t_{CONV}$ が次の変換時に短くなります。同様に、直前にディスエーブルしたチャンネルをイネーブルする場合、次の変換を開始する前のアナログ入力セットリング時間を長くする必




図20. 内部SoftSpan構成レジスタの動作。 $\overline{CS}$ に対するシリアルLVDSバスの応答

## アプリケーション情報

要はありません。シリアル SoftSpan 構成ワード、内部 SoftSpan 構成レジスタ、および各チャネルの3ビット SoftSpan コードの間の対応付けを図 18 に示します。

データ・トランザクション期間中に得られる SCKI の(立ち上がりおよび立ち下がり)エッジが12回未満の場合、SDI で受け取った不完全なワードは無視され、SoftSpan 構成レジスタは更新されません。SCKI のエッジがちょうど12回の場合、受け取った SoftSpan 構成ワード S[11:0] と一致するように SoftSpan 構成レジスタが更新されます。S[11:0] が全てゼロの場合は、この動作の例外が発生します。この場合には SoftSpan 構成レジスタが更新されないため、アプリケーションが SDI を“L”のアイドル状態にすることにより、現在の SoftSpan 構成状態を維持することができます。データ・トランザクション期間中に得られる SCKI のエッジが12回より多い場合は、前述したように、SDI で受け取った完全な12ビット・ワードがそれぞれ新しい SoftSpan 構成ワードとして解釈され、SoftSpan 構成レジスタに適用されます。不完全なワードは無視されます。

通常、アプリケーションは、図 19 および 20 に示す方法で SoftSpan 構成レジスタを更新します。BUSY の立ち下がりエッジで新しいデータ・トランザクション期間が開始された後に、最初の12 SCKI サイクルの間に、ユーザーは6ビット DDR SoftSpan 構成ワードを SDI に入力します。この新しいワードにより、SCKI の6番目の立ち下がりエッジの後に内部構成レジスタの内容が上書きされます。その後は、データ・トランザクション期間の残りの時間 SDI を“L”に保持することにより、適用される SCKI サイクル数の増加に関係なく、レジスタはその内容を保持します。データ・トランザクション期間全体にわたって SDI を“L”に保持することにより、適用される SCKI サイクルの数に関係なく、SoftSpan の設定を複数の変換にわたって維持することができます。

## 基板レイアウト

LTC2357-18 から最大限の性能を引き出すには、4層のプリント回路基板(PCB)を推奨します。PCB のレイアウトでは、デジタル信号線とアナログ信号線をできるだけ離すようにします。特に、デジタル・クロックやデジタル信号は、アナログ信号に沿って配線したり、ADC の下に配線したりしないように注意してください。また、REFBUF と GND (ピン 20) の間のバイパス・コンデンサ帰還ループの長さを最小限に抑え、CNV の立ち上がりエッジを乱す可能性のある信号の近くに CNV の配線を引き回さないようにしてください。

電源のバイパス・コンデンサは、電源ピンにできるだけ近づけて配置します。A/D コンバータを低ノイズで動作させるには、これらのバイパス・コンデンサに低インピーダンスの共通帰線を使用することが不可欠です。このためには、切れ目のない単一のグラウンド・プレーンを推奨します。可能な場合は、グラウンドを使用してアナログ入力トレースを遮蔽してください。





## リファレンスの設計

図面や PCB レイアウトなど、このコンバータのリファレンス設計を詳細に調べる場合は、[DC2365](#) (LTC2357-18 の評価キット)を参照してください。

## パッケージ

最新のパッケージ図は、<http://www.linear-tech.co.jp/product/LTC2357-18#packaging> を参照してください。

### LX Package 48-Lead Plastic LQFP (7mm × 7mm) (Reference LTC DWG # 05-08-1760 Rev A)




注記:

1. パッケージ寸法は JEDEC #MS-026 のパッケージ外形に適合
2. 寸法はミリメートル
3. 寸法にはモールドのバリを含まない。  
モールドのバリは(もしあれば)各サイドで 0.25mm を超えないこと
4. ピン 1 の識別マークはモールドのくぼみ、直径 0.50mm
5. 図は実寸とは異なる

# LTC2357-18

## 標準的応用例

バッファ付きのアナログ入力を使用して広い同相電圧範囲にわたって利得10で差動信号を増幅



## 関連製品

製品番号	説明	注釈
<b>A/D コンバータ</b>		
LTC2358-18/LTC2358-18	バッファ付き 18/16 ビット、200ksps/チャンネル、8チャンネル同時サンプリング、INLが±3.5LSB/±1LSBのA/Dコンバータ	同相電圧範囲が30V <sub>P.P</sub> のバッファ付き±10.24V SoftSpan 入力、SNR: 96dB/94dB、シリアル CMOS および LVDS I/O、7mm×7mm LQFP-48 パッケージ
LTC2333-18/LTC2333-18	18/16 ビット、800ksps、8チャンネル多重化、INL: ±3LSB/±1LSB、シリアル A/D コンバータ	同相電圧範囲の広いバッファ付き±10.24V SoftSpan 入力、SNR: 97dB/94dB、シリアル CMOS および LVDS I/O、7mm×7mm LQFP-48 パッケージ
LTC2344-18/LTC2344-18	18/16 ビット、400ksps/チャンネル、4チャンネル同時サンプリング、INL: ±4LSB/±1.25LSB、シリアル A/D コンバータ	入力同相電圧範囲の広い±4.096V SoftSpan 入力、SNR: 95dB/93dB、シリアル CMOS および LVDS I/O、7mm×7mm QFN-32 パッケージ
LTC2345-18/LTC2345-18	18/16 ビット、200ksps、8チャンネル同時サンプリング、INL: ±5LSB/±1.25LSB、シリアル A/D コンバータ	入力同相電圧範囲の広い±4.096V SoftSpan 入力、SNR: 92dB/91dB、シリアル CMOS および LVDS I/O、7mm×7mm QFN-48 パッケージ
LTC2378-20/LTC2377-20/LTC2376-20	INLが±0.5ppmの20ビット、1Msps/500ksps/250ksps、シリアル、低消費電力 A/D コンバータ	2.5V 電源、±5V 完全差動入力、SNR: 104dB、MSOP-16 および 4mm×3mm DFN-16 パッケージ
LTC2338-18/LTC2337-18/LTC2336-18	18 ビット、1Msps/500ksps/250ksps シリアル、低消費電力 A/D コンバータ	5V 電源、±10.24V 完全差動入力、SNR: 100dB、MSOP-16 パッケージ
LTC2328-18/LTC2327-18/LTC2326-18	18 ビット、1Msps/500ksps/250ksps シリアル、低消費電力 A/D コンバータ	5V 電源、±10.24V 疑似差動入力、SNR: 95dB、MSOP-16 パッケージ
LTC2373-18/LTC2372-18	18 ビット、1Msps/500ksps、8チャンネル、シリアル A/D コンバータ	5V 電源、8チャンネル・マルチプレクサ内蔵、構成可能な入力範囲、SNR: 100dB、DGC、5mm×5mm QFN-32 パッケージ
LTC2379-18/LTC2378-18/LTC2377-18/LTC2376-18	18 ビット、1.6Msps/1Msps/500ksps/250ksps、シリアル、低消費電力 A/D コンバータ	2.5V 電源、差動入力、SNR: 101.2dB、入力範囲: ±5V、DGC、MSOP-16 および 4mm×3mm DFN-16 パッケージのピン互換ファミリ
LTC2380-16/LTC2378-16/LTC2377-16/LTC2376-16	16 ビット、2Msps/1Msps/500ksps/250ksps、シリアル、低消費電力 A/D コンバータ	2.5V 電源、差動入力、SNR: 96.2dB、入力範囲: ±5V、DGC、MSOP-16 および 4mm×3mm DFN-16 パッケージのピン互換ファミリ
LTC2389-18/LTC2389-16	18/16 ビット、2.5Msps、パラレル/シリアル A/D コンバータ	5V 電源、ピンで設定可能な入力範囲、SNR: 99.8dB/96dB、パラレルまたはシリアル I/O、7mm×7mm LQFP-48 および QFN-48 パッケージ
LTC2387-18/LTC2387-16	18/16 ビット、15Msps SAR A/D コンバータ	5V 電源、差動入力、SNR: 95.7dB/93.8dB、5mm×5mm QFN パッケージ
LTC1859/LTC1858/LTC1857	16/14/12 ビット、8チャンネル、100ksps、シリアル A/D コンバータ	±10V、SoftSpan、シングルエンド入力または差動入力、5V 単電源、SSOP-28 パッケージ
<b>D/A コンバータ</b>		
LTC2756/LTC2757	18 ビット、シリアル/パラレル電流出力 SoftSpan D/A コンバータ	INL/DNL: ±1LSB、ソフトウェアで選択可能な範囲、SSOP-28/7mm×7mm LQFP-48 パッケージ
LTC2668	16チャンネル 16/12 ビット ±10V 電圧出力 SoftSpan D/A コンバータ	INL: ±4LSB、高精度のリファレンス: 10ppm/°C (最大)、6mm×6mm QFN-40 パッケージ
<b>リファレンス</b>		
LTC6655	高精度、低ドリフト、低ノイズのバッファ付きリファレンス	5V/2.5V/2.048V/1.25V、2ppm/°C、ピーク・トゥ・ピーク・ノイズ: 0.25ppm、MSOP-8 パッケージ
LT6657	高精度、低ドリフト、低ノイズのバッファ付きリファレンス	5V/3V/2.5V、1.5ppm/°C、ピーク・トゥ・ピーク・ノイズ: 0.5ppm、MSOP-8 パッケージ
<b>アンプ</b>		
LTC2057/LTC2057HV	高電圧、低ノイズのゼロドリフト・オペアンプ	入力オフセット電圧 (最大): 4.5µV、電源電圧範囲: 4.75V ~ 60V
LT6020	デュアル、マイクロパワー、5V/µs、レール・トゥ・レール・オペアンプ	入力オフセット電圧 (最大): 30µV、電源電流 (最大): 100µA/アンプ
LT1354/LT1355/LT1356	シングル/デュアル/クワッド、1mA、12MHz、400V/µs オペアンプ	優れた DC 精度、あらゆる容量性負荷を接続しても安定

235718f