

同相電圧範囲が30V_{p-p}のバッファ付き8チャンネル16ビット、800ksps、±10.24V 差動入力A/Dコンバータ

特長

- 8つのバッファ付き多重化チャンネル
- スループット: 800ksps
- 最大入力漏れ電流: 500pA/12nA (85°C/125°C)
- INL: ±1LSB (最大、±10.24Vの範囲)
- 欠落コードのない16ビットを保証
- 入力同相電圧範囲の広い差動入力
- 入力レンジを選択可能な8チャンネルSoftSpanマルチプレクサ
±10.24V、0V~10.24V、±5.12V、0V~5.12V
±12.5V、0V~12.5V、±6.25V、0V~6.25V
- 1回の変換でのSNR: 94.2dB (標準)
- THD: 標準-110dB (f_{IN} = 2kHz)
- CMRR: 128dB、アクティブ・クロストーク: -125dB (標準)
- ステップ応答: 420ns (フルスケール、セトリング0.005%)
- レール・トゥ・レールの入力オーバードライブ許容範囲
- 遅延のない制御が可能なプログラマブル・シーケンサ
- 内蔵リファレンスおよびバッファ (4.096V)
- SPI CMOS (1.8V~5V) およびLVDSシリアルI/O
- 電力損失: 268mW (標準)
- 48ピン (7mm × 7mm) LQFPパッケージ

アプリケーション

- センサの直接測定
- プログラマブル・ロジック・コントローラ
- 産業用プロセス制御
- テストおよび測定

概要


LTC[®]2333-16は、同相電圧範囲が広く、漏れ電流がpAレベルでバッファ付きの差動入力を備えた16ビット低ノイズ8チャンネル多重化逐次比較レジスタ(SAR) A/Dコンバータです。5V低電圧電源、柔軟な高電圧電源で動作し、内蔵のリファレンスおよびバッファを使用するので、このSoftSpan[™] A/Dコンバータは、±10.24V、0V~10.24V、±5.12V、または0V~5.12Vの信号をどのチャンネルにも入力できるように変換単位で設定することができます。また、ユーザが操作しなくてもチャンネルやレンジを順次切り替えて循環動作させるようにA/Dコンバータをプログラムすることもできます。

LTC2333-16は、漏れ電流がpAレベルの入力アナログ・バッファを内蔵しており、入力同相電圧範囲が広く、CMRRが128dBなので、使用する基板スペースおよび消費電力を最小限に抑えつつ、さまざまな信号を直接デジタル化することができます。LTC2333-16は、この入力信号の柔軟性と、±1LSBのINL、16ビットで欠落コードなし、および94.2dBのSNRという特長を兼ね備えているので、広いダイナミックレンジが必要な多くの高電圧アプリケーションに最適です。

LTC2333-16は、ピンで選択可能なSPI CMOS (1.8V~5V) インタフェースおよびLVDSシリアル・インタフェースをサポートしています。

LT、LT、LTC、LTM、Linear Technology、およびLinearのロゴは、アナログ・デバイセズ社の登録商標です。SoftSpanはアナログ・デバイセズ社の商標です。その他全ての商標の所有権は、それぞれの所有者に帰属します。7705765、7961132、8319673、9197235をはじめとする米国特許によって保護されています。

標準的応用例




LTC2333-16

絶対最大定格

(Note 1, 2)

電源電圧 (V_{CC})	-0.3V ~ ($V_{EE} + 40V$)
電源電圧 (V_{EE})	-17.4V ~ 0.3V
電源電圧差 ($V_{CC} - V_{EE}$)	40V
電源電圧 (V_{DD})	6V
電源電圧 (OV_{DD})	6V
内部安定化電源のバイパス (V_{DDLBYP})	(Note 3)
アナログ入力電圧	
IN0 ⁺ ~ IN7 ⁺ 、	
IN0 ⁻ ~ IN7 ⁻ (Note 4)	($V_{EE} - 0.3V$) ~ ($V_{CC} + 0.3V$)
REFIN	-0.3V ~ 2.8V
REFBUF、CNV (Note 5)	-0.3V ~ ($V_{DD} + 0.3V$)
デジタル入力電圧 (Note 5)	-0.3V ~ ($OV_{DD} + 0.3V$)
デジタル出力電圧 (Note 5)	-0.3V ~ ($OV_{DD} + 0.3V$)
電力損失	500mW
動作温度範囲	
LTC2333C	0°C ~ 70°C
LTC2333I	-40°C ~ 85°C
LTC2333H	-40°C ~ 125°C
保存温度範囲	-65°C ~ 150°C

ピン配置



発注情報

<http://www.linear-tech.co.jp/product/LTC2333-16#orderinfo>

トレイ	製品マーキング*	パッケージ	温度範囲
LTC2333CLX-16#PBF	LTC2333LX-16	48-Lead (7mm × 7mm) Plastic LQFP	0°C to 70°C
LTC2333ILX-16#PBF	LTC2333LX-16	48-Lead (7mm × 7mm) Plastic LQFP	-40°C to 85°C
LTC2333HLX-16#PBF	LTC2333LX-16	48-Lead (7mm × 7mm) Plastic LQFP	-40°C to 125°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。

無鉛仕上げの製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

テープ・アンド・リールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandree/> をご覧ください。

一部のパッケージは、#TRMPBF 接尾部を付けることにより、指定の販売経路を通じて500個入りのリールで供給可能です。

電气的特性

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 6)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V_{IN+}	Absolute Input Range ($IN0^+$ to $IN7^+$)	(Note 7)	$V_{EE} + 4$		$V_{CC} - 4$	V
V_{IN-}	Absolute Input Range ($IN0^-$ to $IN7^-$)	(Note 7)	$V_{EE} + 4$		$V_{CC} - 4$	V
$V_{IN+} - V_{IN-}$	Input Differential Voltage Range	SoftSpan 7: $\pm 2.5 \cdot V_{REFBUF}$ Range (Note 7) SoftSpan 6: $\pm 2.5 \cdot V_{REFBUF}/1.024$ Range (Note 7) SoftSpan 5: 0V to $2.5 \cdot V_{REFBUF}$ Range (Note 7) SoftSpan 4: 0V to $2.5 \cdot V_{REFBUF}/1.024$ Range (Note 7) SoftSpan 3: $\pm 1.25 \cdot V_{REFBUF}$ Range (Note 7) SoftSpan 2: $\pm 1.25 \cdot V_{REFBUF}/1.024$ Range (Note 7) SoftSpan 1: 0V to $1.25 \cdot V_{REFBUF}$ Range (Note 7) SoftSpan 0: 0V to $1.25 \cdot V_{REFBUF}/1.024$ Range (Note 7)	● $-2.5 \cdot V_{REFBUF}$ ● $-2.5 \cdot V_{REFBUF}/1.024$ ● 0 ● 0 ● $-1.25 \cdot V_{REFBUF}$ ● $-1.25 \cdot V_{REFBUF}/1.024$ ● 0 ● 0		$2.5 \cdot V_{REFBUF}$ $2.5 \cdot V_{REFBUF}/1.024$ $2.5 \cdot V_{REFBUF}$ $2.5 \cdot V_{REFBUF}/1.024$ $1.25 \cdot V_{REFBUF}$ $1.25 \cdot V_{REFBUF}/1.024$ $1.25 \cdot V_{REFBUF}$ $1.25 \cdot V_{REFBUF}/1.024$	V V V V V V V V
V_{CM}	Input Common Mode Voltage Range	(Note 7)	$V_{EE} + 4$		$V_{CC} - 4$	V
$V_{IN+} - V_{IN-}$	Input Differential Overdrive Tolerance	(Note 8)	$-(V_{CC} - V_{EE})$		$(V_{CC} - V_{EE})$	V
$I_{OVERDRIVE}$	Input Overdrive Current Tolerance	$V_{IN+} > V_{CC}$, $V_{IN-} > V_{CC}$ (Note 8) $V_{IN+} < V_{EE}$, $V_{IN-} < V_{EE}$ (Note 8)	● 0		10	mA mA
I_{IN}	Analog Input Leakage Current	C-Grade and I-Grade H-Grade	●	5	500 12	pA pA nA
R_{IN}	Analog Input Resistance	For Each Pin		>1000		G Ω
C_{IN}	Analog Input Capacitance			3		pF
CMRR	Input Common Mode Rejection Ratio	$V_{IN+} = V_{IN-} = 18V_{P-P}$ 200Hz Sine	● 105	128		dB
V_{IHCNV}	CNV High Level Input Voltage		● 1.3			V
V_{ILCNV}	CNV Low Level Input Voltage		●		0.5	V
I_{INCNV}	CNV Input Current	$V_{IN} = 0V$ to V_{DD}	● -10		10	μA

コンバータ特性

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
	Resolution		● 16			Bits
	No Missing Codes		● 16			Bits
	Transition Noise	SoftSpans 7 and 6: $\pm 10.24V$ and $\pm 10V$ Ranges SoftSpans 5 and 4: 0V to $10.24V$ and 0V to $10V$ Ranges SoftSpans 3 and 2: $\pm 5.12V$ and $\pm 5V$ Ranges SoftSpans 1 and 0: 0V to $5.12V$ and 0V to $5V$ Ranges		0.35 0.7 0.5 1.1		LSBRMS LSBRMS LSBRMS LSBRMS
INL	Integral Linearity Error	SoftSpans 7 and 6: $\pm 10.24V$ and $\pm 10V$ Ranges (Note 10) SoftSpans 5 and 4: 0V to $10.24V$ and 0V to $10V$ Ranges (Note 10) SoftSpans 3 and 2: $\pm 5.12V$ and $\pm 5V$ Ranges (Note 10) SoftSpans 1 and 0: 0V to $5.12V$ and 0V to $5V$ Ranges (Note 10)	● -1 ● -1.25 ● -1 ● -1.5	± 0.3 ± 0.4 ± 0.3 ± 0.5	1 1.25 1 1.5	LSB LSB LSB LSB
DNL	Differential Linearity Error	(Note 11)	● -0.9	± 0.2	0.9	LSB
ZSE	Zero-Scale Error	(Note 12)	● -700	± 160	700	μV
	Zero-Scale Error Drift			± 4		$\mu\text{V}/^\circ\text{C}$
FSE	Full-Scale Error	$V_{REFBUF} = 4.096V$ (REFBUF Overdriven) (Note 12)	● -0.1	± 0.025	0.1	%FS
	Full-Scale Error Drift	$V_{REFBUF} = 4.096V$ (REFBUF Overdriven) (Note 12)		± 2.5		ppm/ $^\circ\text{C}$

ダイナミック精度

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $A_{IN} = -1\text{dBFS}$ 。(Note 9、13)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
SINAD	Signal-to-(Noise + Distortion) Ratio	SoftSpans 7 and 6: $\pm 10.24\text{V}$ and $\pm 10\text{V}$ Ranges, $f_{IN} = 2\text{kHz}$	●	91.6	94.1		dB
		SoftSpans 5 and 4: 0V to 10.24V and 0V to 10V Ranges, $f_{IN} = 2\text{kHz}$	●	86.7	89.6		dB
		SoftSpans 3 and 2: $\pm 5.12\text{V}$ and $\pm 5\text{V}$ Ranges, $f_{IN} = 2\text{kHz}$	●	88.8	91.5		dB
		SoftSpans 1 and 0: 0V to 5.12V and 0V to 5V Ranges, $f_{IN} = 2\text{kHz}$	●	83.4	86.3		dB
SNR	Signal-to-Noise Ratio	SoftSpans 7 and 6: $\pm 10.24\text{V}$ and $\pm 10\text{V}$ Ranges, $f_{IN} = 2\text{kHz}$	●	92.0	94.2		dB
		SoftSpans 5 and 4: 0V to 10.24V and 0V to 10V Ranges, $f_{IN} = 2\text{kHz}$	●	86.9	89.7		dB
		SoftSpans 3 and 2: $\pm 5.12\text{V}$ and $\pm 5\text{V}$ Ranges, $f_{IN} = 2\text{kHz}$	●	88.9	91.5		dB
		SoftSpans 1 and 0: 0V to 5.12V and 0V to 5V Ranges, $f_{IN} = 2\text{kHz}$	●	83.5	86.3		dB
THD	Total Harmonic Distortion	SoftSpans 7 and 6: $\pm 10.24\text{V}$ and $\pm 10\text{V}$ Ranges, $f_{IN} = 2\text{kHz}$	●		-110	-101	dB
		SoftSpans 5 and 4: 0V to 10.24V and 0V to 10V Ranges, $f_{IN} = 2\text{kHz}$	●		-110	-99	dB
		SoftSpans 3 and 2: $\pm 5.12\text{V}$ and $\pm 5\text{V}$ Ranges, $f_{IN} = 2\text{kHz}$	●		-114	-102	dB
		SoftSpans 1 and 0: 0V to 5.12V and 0V to 5V Ranges, $f_{IN} = 2\text{kHz}$	●		-115	-101	dB
SFDR	Spurious Free Dynamic Range	SoftSpans 7 and 6: $\pm 10.24\text{V}$ and $\pm 10\text{V}$ Ranges, $f_{IN} = 2\text{kHz}$	●	101	111		dB
		SoftSpans 5 and 4: 0V to 10.24V and 0V to 10V Ranges, $f_{IN} = 2\text{kHz}$	●	100	111		dB
		SoftSpans 3 and 2: $\pm 5.12\text{V}$ and $\pm 5\text{V}$ Ranges, $f_{IN} = 2\text{kHz}$	●	102	115		dB
		SoftSpans 1 and 0: 0V to 5.12V and 0V to 5V Ranges, $f_{IN} = 2\text{kHz}$	●	104	115		dB
	Channel-to-Channel Active Crosstalk	Alternating Conversions with $18\text{V}_{\text{P-P}}$ 200Hz Sine in $\pm 10.24\text{V}$ Range, Crosstalk to Any Other Channel			-125		dB
	-3dB Input Bandwidth			6			MHz
	Aperture Delay			1			ns
	Aperture Delay Matching			150			ps
	Aperture Jitter			3			psRMS
	Transient Response	Full-Scale Step, 0.005% Settling		420			ns

内部リファレンスの特性

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V_{REFIN}	Internal Reference Output Voltage		2.043	2.048	2.053	V
	Internal Reference Temperature Coefficient	(Note 14)	●	5	20	ppm/ $^\circ\text{C}$
	Internal Reference Line Regulation	$V_{\text{DD}} = 4.75\text{V}$ to 5.25V		0.1		mV/V
	Internal Reference Output Impedance			20		k Ω
V_{REFIN}	REFIN Voltage Range	REFIN Overdriven (Note 7)	1.25		2.2	V

リファレンス・バッファ特性

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V_{REFBUF}	Reference Buffer Output Voltage	REFIN Overdriven, $V_{\text{REFIN}} = 2.048\text{V}$	● 4.091	4.096	4.101	V
	REFBUF Voltage Range	REFBUF Overdriven (Notes 7, 15)	● 2.5		5	V
	REFBUF Input Impedance	$V_{\text{REFIN}} = 0\text{V}$, Buffer Disabled		13		k Ω
I_{REFBUF}	REFBUF Load Current	$V_{\text{REFBUF}} = 5\text{V}$, (Notes 15, 16)	●	0.93	1.2	mA
		$V_{\text{REFBUF}} = 5\text{V}$, Acquisition or Nap Mode (Note 15)		0.39		mA

デジタル入力とデジタル出力

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
CMOS デジタル入力とデジタル出力						
V_{IH}	High Level Input Voltage		● $0.8 \cdot OV_{\text{DD}}$			V
V_{IL}	Low Level Input Voltage				● $0.2 \cdot OV_{\text{DD}}$	V
I_{IN}	Digital Input Current	$V_{\text{IN}} = 0\text{V}$ to OV_{DD}	● -10		10	μA
C_{IN}	Digital Input Capacitance			5		pF
VO_{H}	High Level Output Voltage	$I_{\text{OUT}} = -500\mu\text{A}$	● $OV_{\text{DD}} - 0.2$			V
VO_{L}	Low Level Output Voltage	$I_{\text{OUT}} = 500\mu\text{A}$	●		0.2	V
IO_{Z}	Hi-Z Output Leakage Current	$V_{\text{OUT}} = 0\text{V}$ to OV_{DD}	● -10		10	μA
IS_{SOURCE}	Output Source Current	$V_{\text{OUT}} = 0\text{V}$		-50		mA
IS_{SINK}	Output Sink Current	$V_{\text{OUT}} = OV_{\text{DD}}$		50		mA
LVDS デジタル入力とデジタル出力						
V_{ID}	Differential Input Voltage		● 200	350	600	mV
R_{ID}	On-Chip Input Termination Resistance	$\overline{\text{CS}} = 0\text{V}$, $V_{\text{ICM}} = 1.2\text{V}$	● 90	106	125	Ω
		$\overline{\text{CS}} = OV_{\text{DD}}$		10		M Ω
V_{ICM}	Common-Mode Input Voltage		● 0.3	1.2	2.2	V
I_{ICM}	Common-Mode Input Current	$V_{\text{IN}+} = V_{\text{IN}-} = 0\text{V}$ to OV_{DD}	● -10		10	μA
VO_{D}	Differential Output Voltage	$R_{\text{L}} = 100\Omega$ Differential Termination	● 275	350	425	mV
VO_{CM}	Common-Mode Output Voltage	$R_{\text{L}} = 100\Omega$ Differential Termination	● 1.1	1.2	1.3	V
IO_{Z}	Hi-Z Output Leakage Current	$V_{\text{OUT}} = 0\text{V}$ to OV_{DD}	● -10		10	μA

電源要件

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
V_{CC}	Supply Voltage		●	7.5		38	V
V_{EE}	Supply Voltage		●	-16.5		0	V
$V_{CC} - V_{EE}$	Supply Voltage Difference		●	10		38	V
V_{DD}	Supply Voltage		●	4.75	5.00	5.25	V
I_{VCC}	Supply Current	800ksps Sample Rate (Note 17)	●		7.2	7.7	mA
		Acquisition Mode (Note 17)	●		8.4	9.1	mA
		Nap Mode	●		2.9	3.3	mA
		Power Down Mode	●		6	15	μA
I_{VEE}	Supply Current	800ksps Sample Rate (Note 17)	●	-7.6	-6.7		mA
		Acquisition Mode (Note 17)	●	-9.2	-8.1		mA
		Nap Mode	●	-3.5	-2.8		mA
		Power Down Mode	●	-15	-4		μA

CMOS I/O モード

OV_{DD}	Supply Voltage		●	1.71		5.25	V
I_{VDD}	Supply Current	800ksps Sample Rate	●		10.6	11.9	mA
		800ksps Sample Rate, $V_{REFBUF} = 5\text{V}$ (Note 15)	●		9.4	10.7	mA
		Acquisition Mode	●		2.1	2.7	mA
		Nap Mode	●		1.7	2.4	mA
		Power Down Mode (C-Grade and I-Grade)	●		106	275	μA
		Power Down Mode (H-Grade)	●		106	550	μA
I_{OVDD}	Supply Current	800ksps Sample Rate ($C_L = 25\text{pF}$)	●		2.4	2.9	mA
		Acquisition or Nap Mode	●		1	20	μA
		Power Down Mode	●		1	20	μA
P_D	Power Dissipation	800ksps Sample Rate (Note 17)	●		268	296	mW
		Acquisition Mode (Note 17)	●		258	288	mW
		Nap Mode	●		94	114	mW
		Power Down Mode (C-Grade and I-Grade)	●		0.68	1.9	mW
		Power Down Mode (H-Grade)	●		0.68	3.3	mW

LVDS I/O モード

OV_{DD}	Supply Voltage		●	2.375		5.25	V
I_{VDD}	Supply Current	800ksps Sample Rate	●		13.4	14.5	mA
		800ksps Sample Rate, $V_{REFBUF} = 5\text{V}$ (Note 15)	●		12.2	13.7	mA
		Acquisition Mode	●		3.7	4.5	mA
		Nap Mode	●		3.4	4.1	mA
		Power Down Mode (C-Grade and I-Grade)	●		106	275	μA
		Power Down Mode (H-Grade)	●		106	550	μA
I_{OVDD}	Supply Current	800ksps Sample Rate, ($R_L = 100\Omega$)	●		7	8.8	mA
		Acquisition or Nap Mode ($R_L = 100\Omega$)	●		7	8.3	mA
		Power Down Mode	●		1	20	μA
P_D	Power Dissipation	800ksps Sample Rate (Note 17)	●		293	324	mW
		Acquisition Mode (Note 17)	●		284	318	mW
		Nap Mode	●		120	143	mW
		Power Down Mode (C-Grade and I-Grade)	●		0.68	1.9	mW
		Power Down Mode (H-Grade)	●		0.68	3.3	mW

A/Dコンバータのタイミング特性

●は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 9)。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
f_{SMPL}	Maximum Sampling Frequency		●			800	ksps
t_{CYC}	Time Between Conversions		●	1.25			μs
t_{CONV}	Conversion Time		●	450	500	550	ns
t_{ACQ}	Acquisition Time	$(t_{\text{ACQ}} = t_{\text{CYC}} - t_{\text{CONV}} - t_{\text{BUSYLH}})$	●	670	730		ns
t_{CNVH}	CNV High Time		●	40			ns
t_{CNVL}	CNV Low Time		●	750			ns
t_{BUSYLH}	CNV \uparrow to BUSY Delay	$C_L = 25\text{pF}$	●			30	ns
t_{QUIET}	Digital I/O Quiet Time from CNV \uparrow		●	20			ns
t_{PDH}	PD High Time		●	40			ns
t_{PDL}	PD Low Time		●	40			ns
t_{WAKE}	REFBUF Wake-Up Time	$C_{\text{REFBUF}} = 47\ \mu\text{F}$, $C_{\text{REFIN}} = 0.1\ \mu\text{F}$			200		ms

CMOS I/O モード

t_{SCKI}	SCKI Period	(Notes 18, 19)	●	10			ns
t_{SCKIH}	SCKI High Time		●	4			ns
t_{SCKIL}	SCKI Low Time		●	4			ns
t_{SSDISCKI}	SDI Setup Time from SCKI \uparrow	(Note 18)	●	2			ns
t_{HSDISCKI}	SDI Hold Time from SCKI \uparrow	(Note 18)	●	1			ns
t_{DSDOSCKI}	SDO Data Valid Delay from SCKI \uparrow	$C_L = 25\text{pF}$ (Note 18)	●			7.5	ns
t_{HSDOSCKI}	SDO Remains Valid Delay from SCKI \uparrow	$C_L = 25\text{pF}$ (Note 18)	●	1.5			ns
t_{SKEW}	SDO to SCKO Skew	(Note 18)	●	-1	0	1	ns
$t_{\text{DSDOBUSYL}}$	SDO Data Valid Delay from BUSY \downarrow	$C_L = 25\text{pF}$ (Note 18)	●	0			ns
t_{EN}	Bus Enable Time After $\overline{\text{CS}}\downarrow$	(Note 18)	●			15	ns
t_{DIS}	Bus Relinquish Time After $\overline{\text{CS}}\uparrow$	(Note 18)	●			15	ns

LVDS I/O モード

t_{SCKI}	SCKI Period	(Note 20)	●	4			ns
t_{SCKIH}	SCKI High Time	(Note 20)	●	1.5			ns
t_{SCKIL}	SCKI Low Time	(Note 20)	●	1.5			ns
t_{SSDISCKI}	SDI Setup Time from SCKI	(Notes 11, 20)	●	1.2			ns
t_{HSDISCKI}	SDI Hold Time from SCKI	(Notes 11, 20)	●	-0.2			ns
t_{DSDOSCKI}	SDO Data Valid Delay from SCKI	(Notes 11, 20)	●			6	ns
t_{HSDOSCKI}	SDO Remains Valid Delay from SCKI	(Notes 11, 20)	●	1			ns
t_{SKEW}	SDO to SCKO Skew	(Note 11)	●	-0.4	0	0.4	ns
$t_{\text{DSDOBUSYL}}$	SDO Data Valid Delay from BUSY \downarrow	(Note 11)	●	0			ns
t_{EN}	Bus Enable Time After $\overline{\text{CS}}\downarrow$		●			50	ns
t_{DIS}	Bus Relinquish Time After $\overline{\text{CS}}\uparrow$		●			15	ns

A/Dコンバータのタイミング特性

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性があります。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与えるおそれがある。

Note 2: 全ての電圧値はGNDを基準にしている。

Note 3: V_{DDLBYP} は内部電圧レギュレータの出力であり、「ピン機能」のセクションで説明するように、必ず $2.2\mu\text{F}$ のセラミック・コンデンサに接続して、このピンをGNDにバイパスする。このピンはどの外部回路にも接続しないこと。

Note 4: これらのピンの電圧を V_{EE} より低くするか、 V_{CC} より高くすると、その電圧は内部のダイオードによってクランプされる。この製品は、入力電圧が V_{EE} より低くなるか、 V_{CC} より高くなった場合でも、ラッチアップを生じることなしに最大 100mA の入力電流を処理することができます。

Note 5: これらのピンの電圧をGNDより低くするか、 V_{DD} または $0V_{DD}$ の電圧より高くすると、内部のダイオードによってクランプされる。この製品は、これらのピンの電圧がGNDより低くなるか、 V_{DD} ピンまたは $0V_{DD}$ ピンの電圧より高くなった場合でも、ラッチアップを生じることなく最大 100mA の電流を処理できる。

Note 6: 注記がない限り、 $-16.5\text{V} \leq V_{EE} \leq 0\text{V}$ 、 $7.5\text{V} \leq V_{CC} \leq 38\text{V}$ 、 $10\text{V} \leq (V_{CC} - V_{EE}) \leq 38\text{V}$ 、 $V_{DD} = 5\text{V}$ 。

Note 7: 推奨動作条件。

Note 8: いずれかのチャンネルでこれらの制限値を超えると、他のチャンネルの変換結果が損なわれることがある。いずれかのチャンネルでアナログ入力を最大 10mA で駆動し V_{CC} より高い電圧にしても、他のチャンネルの変換結果には影響しない。アナログ入力を V_{EE} より低い電圧にすると、他のチャンネルの変換結果が損なわれることがある。詳細については「アプリケーション情報」のセクションを参照。デバイスの信頼性に関連したピンの電圧制限値については、「絶対最大定格」のセクションを参照。

Note 9: 注記がない限り、 $V_{CC} = 15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、 $f_{\text{SMPL}} = 800\text{ksps}$ 、内部リファレンスおよびバッファ、両極性SoftSpan範囲では真の両極性入力信号を駆動、単極性SoftSpan範囲では単極性信号を駆動。

Note 10: 積分非直線性は、実際の伝達曲線の端点を通る直線からのコードの偏差として定義されている。偏差は量子化幅の中心から測定される。

Note 11: 設計によって保証されており、テストされない。

Note 12: 両極性SoftSpan範囲7、6、3、および2の場合、ゼロスケール誤差は、出力コードが $0000\ 0000\ 0000\ 0000$ と $1111\ 1111\ 1111\ 1111$ の間を往復しているときに、 -0.5LSB から測定されたオフセット電圧である。これらのSoftSpanレンジでのフルスケール誤差は、最初と最後のコード遷移の理想値からのファーストケース偏差であり、オフセット誤差の影響を含む。単極性SoftSpanレンジ5、4、1、0の場合のゼロスケール誤差は、出力コードが $0000\ 0000\ 0000\ 0000$ と $0000\ 0000\ 0000\ 0001$ の間を往復しているときに、 0.5LSB から測定されたオフセット電圧である。これらのSoftSpanレンジの場合のフルスケール誤差は、最後のコード遷移の理想値からのファーストケースの偏差であり、オフセット誤差の影響を含む。

Note 13: dB 単位での全ての規定値は、該当するSoftSpan入力レンジ内でのフルスケール入力を基準にしている。ただし、クロストークの場合はクロストーク注入信号の振幅を基準とするので除外する。

Note 14: 温度係数は出力電圧の最大変化を規定温度範囲で割って計算される。

Note 15: REFBUFをオーバードライブする場合は、REFIN = 0V に設定して内部リファレンス・バッファをディスエーブルする必要がある。

Note 16: I_{REFBUF} はサンプリング・レートに比例して変化する。


Note 17: $I_{V_{CC}}$ および $I_{V_{EE}}$ から流れるアナログ入力バッファの電源電流は、収集期間以外は減少する。「アプリケーション情報」セクションの「ナップ・モード」を参照。

Note 18: パラメータは $0V_{DD} = 1.71\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、および $0V_{DD} = 5.25\text{V}$ でテストされ、保証されている。

Note 19: t_{SCKI} 周期は最小 10ns なので、立ち上がりエッジで取り込む場合は最大 100MHz のシフト・クロック周波数が可能。

Note 20: LVDS 差動入力対の場合は、 $V_{\text{ICM}} = 1.2\text{V}$ 、 $V_{\text{ID}} = 350\text{mV}$ 。

CMOSのタイミング特性



LVDSのタイミング特性(差動)





図1. タイミング仕様の電圧レベル


標準的性能特性

注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = +15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、内部リファレンスとバッファ ($V_{REFBUF} = 4.096\text{V}$)、 $f_{SAMPL} = 800\text{kpsps}$ 。


積分非直線性と出力コードおよびチャンネル




積分非直線性と出力コードおよびチャンネル




差分非直線性と出力コードとレンジ




積分非直線性と出力コードとレンジ




積分非直線性と出力コードとレンジ




積分非直線性と出力コードとレンジ




積分非直線性と出力コード



DCヒストグラム (ゼロスケール)




DCヒストグラム (フルスケール付近)



標準的性能特性


注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = +15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、内部リファレンスとバッファ ($V_{REFBUF} = 4.096\text{V}$)、 $f_{SAMPL} = 800\text{ksps}$ 。

32kポイントのFFT、 $f_{SAMPL} = 800\text{ksps}$ 、 $f_{IN} = 2\text{kHz}$




233316 G10

32kポイントのFFT、 $f_{SAMPL} = 800\text{ksps}$ 、 $f_{IN} = 2\text{kHz}$




233316 G11

32kポイントの任意の2トーン FFT
 $f_{SAMPL} = 800\text{ksps}$ 、 $IN^+ = -7\text{dBFS}$ 2kHz
正弦波、 $IN^- = -7\text{dBFS}$ 3.1kHz 正弦波




233316 G12

32kポイントのFFT、 $f_{SAMPL} = 800\text{ksps}$ 、 $f_{IN} = 2\text{kHz}$




233316 G13

SNR, SINADと V_{REFBUF} 、 $f_{IN} = 2\text{kHz}$




233316 G14

THD, 高調波と V_{REFBUF} 、 $f_{IN} = 2\text{kHz}$




233316 G15

SNR, SINADと入力周波数




233316 G16

THD, 高調波と入力周波数



233316 G17

THD, 高調波と入力同相電圧、 $f_{IN} = 2\text{kHz}$




233316 G18


標準的性能特性

注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = +15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、内部リファレンスとバッファ ($V_{REFBUF} = 4.096\text{V}$)、 $f_{SAMPL} = 800\text{ksps}$ 。


SNR、SINADと入力レベル、 $f_{IN} = 2\text{kHz}$




CMRRと入力周波数およびチャンネル




クロストークと入力周波数および変換シーケンス




SNR、SINADと温度、 $f_{IN} = 2\text{kHz}$




THD、高調波と温度、 $f_{IN} = 2\text{kHz}$




INL、DNLと温度




アナログ入力漏れ電流と温度



正のフルスケール誤差と温度およびチャンネル




負のフルスケール誤差と温度およびチャンネル




標準的性能特性

注記がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = +15\text{V}$ 、 $V_{EE} = -15\text{V}$ 、 $V_{DD} = 5\text{V}$ 、 $0V_{DD} = 2.5\text{V}$ 、内部リファレンスとバッファ ($V_{REFBUF} = 4.096\text{V}$)、 $f_{SAMPL} = 800\text{kpsps}$ 。


ゼロスケール誤差と温度およびチャンネル




電源電流と温度




パワーダウン電流と温度




PSRRと周波数




オフセット誤差と入力同相電圧




内部リファレンス出力と温度




電源電流とサンプリング・レート



ステップ応答
(大信号のセトリング)



ステップ応答
(微調整領域のセトリング)



ピン機能

ピンは全てのデジタルI/Oモードで同一

IN0⁺/IN0⁻~IN7⁺/IN7⁻ (ピン14/13、12/11、10/9、8/7、6/5、4/3、2/1、および48/47) : 正および負のアナログ入力、チャンネル0~7。コンバータは選択されているチャンネルの($V_{IN+} - V_{IN-}$)をサンプリングし、デジタル化します。同相入力電圧範囲が広く($V_{EE} + 4V \leq V_{CM} \leq V_{CC} - 4V$)同相電圧除去比が高いため、幅広い振幅の信号を入力することができます。フルスケール入力範囲は、選択されているSoftSpan設定により決まります。

GND (ピン15、18、20、25、30、36、41、44、46) : グランド。全てのGNDピンを切れ目のないグランド・プレーンに半田付けします。

V_{CC} (ピン16) : 正の高電圧電源。V_{CC}の範囲は、GNDを基準にした場合7.5V~38Vであり、V_{EE}を基準にした場合10V~38Vです。V_{CC}は、0.1μFのセラミック・コンデンサをピンの近くで接続し、GNDにバイパスします。

V_{EE} (ピン17、45) : 負の高電圧電源。V_{EE}の範囲は、GNDを基準にした場合0V~-16.5Vであり、V_{CC}を基準にした場合-10V~-38Vです。ピン17とピン45は互いに接続し、0.1μFのセラミック・コンデンサをピン17の近くで接続して、V_{EE}回路網をGNDにバイパスします。V_{EE}をGNDに短絡するアプリケーションでは、このコンデンサを省略してもかまいません。

REFIN (ピン19) : バンドギャップ・リファレンス出力/リファレンス・バッファ入力。内部バンドギャップ・リファレンスはこのピンで公称2.048Vを出力します。内部リファレンス・バッファはV_{REFIN}を増幅して、コンバータのマスタ・リファレンス電圧 $V_{REFBUF} = 2 \cdot V_{REFIN}$ をREFBUFピンで生成します。内部リファレンスを使用する場合は、0.1μFのセラミック・コンデンサをREFINの近くで接続して、このピンをGND(ピン20)にバイパスし、バンドギャップ出力ノイズを除去します。更に高い精度が必要な場合は、外部リファレンスを1.25V~2.2Vの範囲で使用してREFINをオーバードライブします。内部リファレンスを使用する場合はこのピンに負荷を接続しないでください。

REFBUF (ピン21) : 内部リファレンス・バッファの出力。内部リファレンス・バッファは、V_{REFIN}を増幅してコンバータのマスタ・リファレンス電圧 $V_{REFBUF} = 2 \cdot V_{REFIN}$ をこのピンに出力します。内部バンドギャップ・リファレンスを使用する場合、このピンの公称電圧は4.096Vです。REFBUFは、47μFのセラ

ミック・コンデンサをピンの近くで接続して、GND(ピン20)にバイパスします。内部リファレンス・バッファをデイスエーブルするには、REFINでその入力を接地します。バッファをデイスエーブルした状態では、範囲が2.5V~5Vの外部リファレンス電圧を使用してREFBUFをオーバードライブします。内部リファレンス・バッファを使用する場合は、REFBUFに接続している全ての外部回路の負荷を200μA未満に制限します。入力インピーダンスの高いアンプを使用して、外部回路に対してV_{REFBUF}をバッファすることを推奨します。

PD (ピン22) : パワーダウ入力。このピンが“H”になるとLTC2333-16の電源は遮断され、その後の変換要求は無視されます。変換中に“H”になった場合、デバイスは変換が完了したら電源を遮断します。このピンが2回“H”になる間に変換が行われなかった場合、内部のグローバル・リセット(パワーオン・リセットと同等)が起動します。ロジック・レベルはOV_{DD}によって決まります。

LVDS/CMOS (ピン23) : I/Oモードの選択。このピンをOV_{DD}に接続してLVDS I/Oモードを選択するか、グランドに接続してCMOS I/Oモードを選択します。ロジック・レベルはOV_{DD}によって決まります。

CNV (ピン24) : 変換開始入力。このピンの立ち上がりエッジで、内部のサンプル・アンド・ホールド回路がホールド・モードになり、新しい変換が開始されます。CNVはCSによるゲート制御が行われないので、シリアルI/Oバスの状態に関係なく変換を開始することができます。

BUSY (ピン38) : ビジー出力。BUSY信号は、変換が進行中であることを示します。このピンは各変換の開始時に“L”から“H”へ遷移し、変換が完了するまで“H”のままです。ロジック・レベルはOV_{DD}によって決まります。

V_{DDLBY}P (ピン40) : 内部2.5Vレギュレータのバイパス・ピン。このピンの電圧は、V_{DD}で動作する内部レギュレータを介して生成されます。2.2μFのセラミック・コンデンサをこのピンに近づけて接続し、GNDにバイパスする必要があります。このピンはどの外部回路にも接続しないでください。

V_{DD} (ピン42、43) : 5V電源。V_{DD}の範囲は4.75V~5.25Vです。ピン42とピン43は互いに接続し、共通の0.1μFセラミック・コンデンサをこれらのピンの近くで接続して、V_{DD}回路網をGNDにバイパスします。

ピン機能

CMOS I/O モード

SDI⁺/SDI⁻, SCKI⁻, SDO⁺, SDO⁻ (ピン 26/27, 28, および 34/35) : LVDS 入力と出力。CMOS I/O モード時、これらのピンは高インピーダンスになります。

SCKI (ピン 29) : CMOS シリアル・クロック入力。SCKI はシリアル I/O クロックを使用して駆動します。SCKI の立ち上がりエッジで SDI のシリアル・データがラッチされ、シリアル・データが SDO に出力されます。標準的な SPI バス動作の場合は、レシーバの出力データを SCKI の立ち上がりエッジで取り込みます。SCKI は“H”または“L”のどちらでもアイドル状態にすることができます。ロジック・レベルは OV_{DD} によって決まります。

OV_{DD} (ピン 31) : I/O インタフェースの電源。CMOS I/O モードでは、 OV_{DD} の範囲は 1.71V ~ 5.25V です。 OV_{DD} は、0.1 μ F のセラミック・コンデンサをピンの近くで接続して、GND (ピン 30) にバイパスします。

SCKO (ピン 32) : CMOS シリアル・クロック出力。SCKI の立ち上がりエッジは SCKO での遷移の誘因となり、この遷移は SDO でのシリアル出力データ・ストリームとスキューが一致しています。その結果、SCKO の周波数は SCK の 1/2 になります。SCKO の立ち上がりエッジおよび立ち下がりエッジを使用して、レシーバ (FPGA) の SDO データをダブル・データ・レート (DDR) 方式で取り込むことができます。標準的な SPI バス動作の場合は、SCKO は使用せず、未接続のままにしておいてください。SCKO は、BUSY の立ち下がりエッジで強制的に“L”になります。ロジック・レベルは OV_{DD} によって決まります。

SDO (ピン 33) : CMOS シリアル・データ出力。SCKI の各立ち上がりエッジで、最新の変換結果とチャネル設定情報が SDO ピンに出力されます。出力データの形式設定については、「デジタル・インタフェース」のセクションで説明します。ロジック・レベルは OV_{DD} によって決まります。

SDI (ピン 37) : CMOS シリアル・データ入力。このピンは目的のマルチプレクサ制御ワード (表 1a 参照) を使用して駆動し、SCKI の立ち上がりエッジでラッチされます。前にプログラムしたシーケンスに従って次の変換を設定する場合は、SDI を“L”に保持して SCKI にクロックを与えます。ロジック・レベルは OV_{DD} によって決まります。

\overline{CS} (ピン 39) : チップ選択入力。シリアル・データ I/O バスは \overline{CS} が“L”になるとイネーブルされ、 \overline{CS} が“H”になるとディスエーブルされて高インピーダンスになります。また、 \overline{CS} は外部シフト・クロック SCKI⁺/SCKI⁻ のゲート制御も行います。ロジック・レベルは OV_{DD} によって決まります。

LVDS I/O モード

SDI⁺, SDI⁻ (ピン 26/27) : 正および負の LVDS シリアル・データ入力。SDI⁺/SDI⁻ は目的のマルチプレクサ制御ワード (表 1a 参照) を使用して差動で駆動します。これらは SCKI⁺/SCKI⁻ の立ち上がりエッジと立ち下がりエッジでの両方でラッチされず。 \overline{CS} が“L”の場合、SDI⁺/SDI⁻ 入力対は 100 Ω の差動抵抗により内部で終端されます。

SCKI⁺, SCKI⁻ (ピン 28/29) : 正および負の LVDS シリアル・クロック入力。SCKI⁺/SCKI⁻ は、シリアル I/O クロックを使用して差動で駆動します。SCKI⁺/SCKI⁻ の立ち上がりエッジと立ち下がりエッジでは、シリアル・データがラッチされて SDI⁺/SDI⁻ に入力され、クロックに同期して SDO⁺/SDO⁻ から出力されます。SCKI⁺/SCKI⁻ は、 \overline{CS} の遷移時を含めて“L”のアイドル状態にします。 \overline{CS} が“L”の場合、SCKI⁺/SCKI⁻ 入力対は 100 Ω の差動抵抗により内部で終端されます。

OV_{DD} (ピン 31) : I/O インタフェースの電源。LVDS I/O モードでは、 OV_{DD} の範囲は 2.375V ~ 5.25V です。 OV_{DD} は、0.1 μ F のセラミック・コンデンサをピンの近くで接続して、GND (ピン 30) にバイパスします。

SCKO⁺/SCKO⁻ (ピン 32/33) : 正および負の LVDS シリアル・クロック出力。SCKO⁺/SCKO⁻ は、SCKI⁺/SCKI⁻ で受け取った入力シリアル I/O クロックのコピーを出力します。これは、SDO⁺/SDO⁻ からのシリアル出力データ・ストリームとスキューが一致しています。SCKO⁺/SCKO⁻ の立ち上がりエッジおよび立ち下がりエッジを使用して、レシーバ (FPGA) の SDO⁺/SDO⁻ データを取り込みます。SCKO⁺/SCKO⁻ 出力対は、レシーバ (FPGA) に 100 Ω の抵抗を接続して差動で終端する必要があります。

SDO⁺/SDO⁻ (ピン 34/35) : 正および負の LVDS シリアル・データ出力。SCKI⁺/SCKI⁻ の立ち上がりエッジと立ち下がりエッジでの両方で、最新の変換結果とチャネル設定情報が SDO⁺/SDO⁻ に出力されます。SDO⁺/SDO⁻ 出力のペアは、レシーバ (FPGA) で 100 Ω の抵抗を使用して差動で終端する必要があります。

SDI (ピン 37) : CMOS シリアル・データ入力。LVDS I/O モード時、このピンは高インピーダンスになります。

\overline{CS} (ピン 39) : チップ選択入力。シリアル・データ I/O バスは \overline{CS} が“L”になるとイネーブルされ、 \overline{CS} が“H”になるとディスエーブルされて高インピーダンスになります。また、 \overline{CS} は外部シフト・クロック SCKI⁺/SCKI⁻ のゲート制御も行います。SCKI⁺/SCKI⁻ および SDI⁺/SDI⁻ 入力対にある 100 Ω の内部差動終端抵抗は、 \overline{CS} が“H”になるとディスエーブルされます。ロジック・レベルは OV_{DD} によって決まります。

構成表

表 1a. SoftSpan の構成表。この表と表 1b を使用して、必要なアナログ入力レンジに応じて、SoftSpan のバイナリ・コード SS[2:0] を選択してください。マルチプレクサ制御ワード C[7:0] は、マルチプレクサ・ワード・ヘッダ (10)、バイナリ・チャンネル番号、SoftSpan コードから形成されます。シリアル・インタフェースを使用して、図 16~19 のように LTC2333-16 のシーケンサを設定します。

バイナリ SoftSpan コード SS[2:0]	アナログ入力電圧範囲	フルスケール電圧範囲	変換結果のバイナリ形式
111	$\pm 2.5 \cdot V_{REFBUF}$	$5 \cdot V_{REFBUF}$	Two's Complement
110	$\pm 2.5 \cdot V_{REFBUF}/1.024$	$5 \cdot V_{REFBUF}/1.024$	Two's Complement
101	0V to $2.5 \cdot V_{REFBUF}$	$2.5 \cdot V_{REFBUF}$	Straight Binary
100	0V to $2.5 \cdot V_{REFBUF}/1.024$	$2.5 \cdot V_{REFBUF}/1.024$	Straight Binary
011	$\pm 1.25 \cdot V_{REFBUF}$	$2.5 \cdot V_{REFBUF}$	Two's Complement
010	$\pm 1.25 \cdot V_{REFBUF}/1.024$	$2.5 \cdot V_{REFBUF}/1.024$	Two's Complement
001	0V to $1.25 \cdot V_{REFBUF}$	$1.25 \cdot V_{REFBUF}$	Straight Binary
000	0V to $1.25 \cdot V_{REFBUF}/1.024$	$1.25 \cdot V_{REFBUF}/1.024$	Straight Binary

表 1b. リファレンスの構成表。LTC2333-16 は、3 つのリファレンス構成をサポートしています。アナログ入力電圧範囲は、コンバータのマスターリファレンス電圧 V_{REFBUF} に比例します。

リファレンスの構成	V_{REFIN}	V_{REFBUF}	バイナリ SoftSpan コード SS[2:0]	アナログ入力電圧範囲
内部リファレンスと 内部バッファ	2.048V	4.096V	111	$\pm 10.24V$
			110	$\pm 10V$
			101	0V to 10.24V
			100	0V to 10V
			011	$\pm 5.12V$
			010	$\pm 5V$
			001	0V to 5.12V
			000	0V to 5V
外部リファレンスと 内部バッファ (REFIN ピンを外部で オーバードライブ)	1.25V (Min Value)	2.5V	111	$\pm 6.25V$
			110	$\pm 6.104V$
			101	0V to 6.25V
			100	0V to 6.104V
			011	$\pm 3.125V$
			010	$\pm 3.052V$
			001	0V to 3.125V
			000	0V to 3.052V
	2.2V (Max Value)	4.4V	111	$\pm 11V$
			110	$\pm 10.742V$
			101	0V to 11V
			100	0V to 10.742V
			011	$\pm 5.5V$
			010	$\pm 5.371V$
			001	0V to 5.5V
			000	0V to 5.371V


構成表

表1b. リファレンスの構成表(続き)。LTC2333-16は、3つのリファレンス構成をサポートしています。アナログ入力電圧範囲は、コンバータのマスタ・リファレンス電圧 V_{REFBUF} に比例します。


リファレンスの構成	V_{REFIN}	V_{REFBUF}	バイナリ SoftSpan コード SS[2:0]	アナログ入力電圧範囲
外部リファレンス バッファなし (REFBUFピンは 外部からオーバードライブ、 REFINピンはグラウンドに接続)	0V	2.5V (Min Value)	111	±6.25V
			110	±6.104V
			101	0V to 6.25V
			100	0V to 6.104V
			011	±3.125V
			010	±3.052V
			001	0V to 3.125V
			000	0V to 3.052V
	0V	5V (Max Value)	111	±12.5V
			110	±12.207V
			101	0V to 12.5V
			100	0V to 12.207V
			011	±6.25V
			010	±6.104V
			001	0V to 6.25V
			000	0V to 6.104V

機能ブロック図

CMOS I/Oモード




LVDS I/Oモード




タイミング図

CMOS I/O モード



LVDS I/O モード



アプリケーション情報

概要

LTC2333-16は、同相電圧範囲が広く、漏れ電流がpAレベルでバッファ付きの差動入力を備えた16ビット低ノイズ8チャンネル多重化逐次比較レジスタ(SAR) A/Dコンバータです。このA/Dコンバータは、5Vの低電圧電源および公称±15Vの柔軟な高電圧電源で動作します。内蔵の低ドリフト・リファレンスおよびバッファ (V_{REFBUF} = 公称4.096V)を使用するので、このSoftSpan A/Dコンバータは、±10.24V、0V~10.24V、±5.12V、または0V~5.12Vの信号をどのチャンネルにも入力できるように変換単位で設定することができます。また、ユーザが操作しなくてもチャンネルやレンジを順次切り替えて循環動作させるようにA/Dコンバータをプログラムすることもできます。外部5Vリファレンスを使用すると、入力信号範囲を最大±12.5Vまで拡大できます。

LTC2333-16は、漏れ電流がpAレベルの入力アナログ・バッファを内蔵しており、入力同相電圧範囲が広く、CMRRが128dBなので、使用する基板スペースおよび消費電力を最小限に抑えつつ、さまざまな信号を直接デジタル化することができます。LTC2333-16は、この入力信号の柔軟性と、±1LSBのINL、16ビットで欠落コードなし、および94.2dBのSNRという特長を兼ね備えているので、広いダイナミックレンジが必要な多くの高電圧アプリケーションに最適です。

同相入力電圧範囲の絶対値 ($V_{EE} + 4V \sim V_{CC} - 4V$)は、高電圧電源をどう選択するかによって決まります。これらの電源はグラウンドを中心として非対称にバイアスすることが可能であり、 V_{EE} をグラウンドに直接接続することもできます。

LTC2333-16は、ピンで選択可能なSPI CMOS (1.8V~5V)およびLVDSシリアル・インタフェースをサポートしているので、従来のマイクロコントローラと同様に最新のFPGAとも良好に通信することができます。800kspsのスループットで変換する場合、LTC2333-16の消費電力は標準で268mWです。オプションのナップ・モードとパワーダウン・モードを使用すると、非動作時の消費電力をさらに低減できます。

コンバータの動作

LTC2333-16は2段階で動作します。収集段階では、各チャンネルのサンプリング・コンデンサが対応するアナログ入力ピンに接続され、差動アナログ入力電圧 ($V_{IN+} - V_{IN-}$)に追従します。CNVピンの立ち上がりエッジで、サンプル・アンド・ホールド回路がトラック・モードからホールド・モードになり、入力信号をサンプリングして変換を開始します。変換段階では、選

択されたチャンネルのサンプリング・コンデンサが16ビットの電荷再分配型コンデンサD/Aコンバータ(CDAC)に接続されます。CDACは逐次比較アルゴリズムによって逐次制御され、差動コンパレータを使用して、サンプリング済み入力電圧と該当チャンネルのSoftSpanフルスケール範囲の2進重み付け分数 (例： $V_{FSR}/2$ 、 $V_{FSR}/4 \dots V_{FSR}/65536$)を効率的に比較します。この処理の最後には、CDACの出力が該当チャンネルのサンプリング済みアナログ入力に近づきます。その後、A/Dコンバータの制御ロジックが16ビットのデジタル出力コードを準備して、シリアル転送に備えます。

伝達関数

LTC2333-16は、フルスケールの電圧範囲を 2^{16} レベルにデジタル化します。表1a、1bのように、A/Dコンバータのマスタ・リファレンス電圧 V_{REFBUF} と選択したSoftSpan設定により、入力電圧レンジ、フルスケール範囲、LSBのサイズ、変換結果のバイナリ形式が決まります。例えば、内部リファレンスおよびバッファ (V_{REFBUF} = 4.096V : 公称)を使用し、SoftSpanを7にした場合は、±10.24Vの両極性アナログ入力電圧範囲で動作するようにチャンネルが構成され、これは20.48Vのフルスケール範囲と312.5μVのLSBに対応します。その他のSoftSpan構成およびリファレンス電圧を使用し、より広い範囲および狭い範囲の両極性および単極性入力電圧を変換することができます。変換結果は、両極性SoftSpan範囲の場合は全て2の補数バイナリ形式で出力され、単極性SoftSpan範囲の場合は全てストレート・バイナリ形式で出力されます。理想的な2の補数伝達関数を図2に、理想的なストレート・バイナリ伝達関数を図3に示します。




図2. LTC2333-16の2の補数の伝達関数

アプリケーション情報




図3. LTC2333-16のストレート・バイナリ伝達関数

バッファ付きアナログ入力

LTC2333-16は、A/Dコンバータの同相信号除去比(CMRR)が高いため両入力ピンに共通な不要な信号を抑制して、広い同相入力電圧範囲にわたってアナログ入力ピン間の電圧差($V_{IN+} - V_{IN-}$)をサンプリングできます。同相入力電圧範囲が広いのに加えてCMRRが高いため、アナログ入力 IN^+/IN^- を互いに任意の関係で振ることができます。ただし、各ピンの電圧が $(V_{CC} - 4V) \sim (V_{EE} + 4V)$ の範囲内に収まるのが条件です。この機能により、LTC2333-16には、疑似差動の単極性信号、疑似差動の真の両極性信号、完全差動信号など、従来からある種類のアナログ入力信号を含むさまざまな振幅の信号を入力できるので、シグナルチェーンの設計が簡単になります。 V_{EE} まで達する信号を変換する場合は、バッファなしのA/DコンバータLTC2335-16を推奨します。

高電圧電源での動作範囲が広いので、入力同相電圧の柔軟性が向上します。電圧差の制限 $10V \leq (V_{CC} - V_{EE}) \leq 38V$ を守っている限り、 V_{CC} および V_{EE} は、それぞれの許容動作範囲内の任意の値に個別にバイアスすることができます。これには、 V_{EE} をグランドに直接接続することも含まれます。この機能により、LTC2333-16の同相入力電圧範囲は、特定のアプリケーション要件に合わせて調整することができます。

全てのSoftSpanレンジで、各チャンネルのアナログ入力を、図4に示す等価回路によりモデル化できます。収集の開始時には、サンプリング・コンデンサ(C_{SAMP})がサンプリング・スイッチを介して内蔵のバッファ $BUFFER^+/BUFFER^-$ に接続されます。サンプル済み電圧は変換処理時にリセットされるので、新規の変換ごとに再収集されます。




図4. 差動アナログ入力の等価回路 (図は1つのチャンネルを示す)

入力と V_{CC} 電源および入力と V_{EE} 電源の間のダイオードは、入力ESD保護回路の役目を果たします。電源電圧の範囲内では、LTC2333-16のアナログ入力に流れるのは標準でわずか5pAのDC漏れ電流だけであり、ESD保護ダイオードは導通しません。これは、外部オペアンプ・バッファと比べて大きな利点があります。オペアンプはダイオード保護回路を内蔵していることがよくあり、トランジェント発生時に導通して、入力のフィルタ・コンデンサの電圧が損なわれるからです。

両極性SoftSpan入力電圧レンジ

SoftSpanレンジを7、6、3、または2で構成した変換の場合、LTC2333-16は、表1aに示すように、それぞれ $\pm 2.5 \cdot V_{REFBUF}$ 、 $\pm 2.5 \cdot V_{REFBUF}/1.024$ 、 $\pm 1.25 \cdot V_{REFBUF}$ 、または $\pm 1.25 \cdot V_{REFBUF}/1.024$ という両極性電圧範囲で差動アナログ入力電圧($V_{IN+} - V_{IN-}$)をデジタル化します。これらのSoftSpanレンジは、 IN^+ と IN^- が互いに逆極性側より高い電圧にも低い電圧にも振れるような入力信号をデジタル化する場合に役立ちます。従来例としては、完全差動入力信号や疑似差動の真の両極性入力信号があります。前者では IN^+ および IN^- を駆動するときに、同相電圧 $(V_{IN+} + V_{IN-})/2$ を中心に、位相を互いに 180° ずらして駆動し、後者では IN^+ の電圧が(IN^- の電圧を基準に駆動される)グランド・リファレンス・レベルを中心に上下に振れます。選択したSoftSpanレンジとは関係なく、同相入力電圧範囲が広くCMRRが高いため、アナログ入力 IN^+/IN^- を互いに任意の関係で振ることができます。ただし、各ピンの電圧が $(V_{CC} - 4V) \sim (V_{EE} + 4V)$ の範囲内に収まるのが条件です。両極性SoftSpanレンジの出力データは、全て2の補数形式です。

アプリケーション情報

単極性 SoftSpan 入力電圧レンジ

SoftSpan レンジを 5、4、1、または 0 で構成した変換の場合、LTC2333-16 は、表 1a に示すように、それぞれ $0V \sim 2.5 \cdot V_{REFBUF}$ 、 $0V \sim 2.5 \cdot V_{REFBUF}/1.024$ 、 $0V \sim 1.25 \cdot V_{REFBUF}$ 、または $0V \sim 1.25 \cdot V_{REFBUF}/1.024$ という単極性電圧範囲で差動アナログ入力電圧 ($V_{IN+} - V_{IN-}$) をデジタル化します。これらの SoftSpan レンジは、 IN^+ が IN^- より高い電圧にとどまる入力信号をデジタル化する場合に役立ちます。従来例としては疑似差動単極性入力信号があります。ここで、 IN^+ は (IN^- の電圧を基準に駆動される) グランド・リファレンス・レベルより高い電圧に振れます。選択した SoftSpan レンジとは関係なく、同相入力電圧範囲が広く CMRR が高いので、アナログ入力 IN^+/IN^- を互いに任意の関係で振ることができます。ただし、各ピンの電圧が $(V_{CC} - 4V) \sim (V_{EE} + 4V)$ の範囲内に収まるのが条件です。単極性 SoftSpan レンジの出力データは、全てストレート・バイナリ形式です。

入力駆動回路

CMOS バッファ入力段は、トランジエントをサンプリング処理から切り離す程度をきわめて高くする役割を果たします。インピーダンスが $10k\Omega$ 未満の大半のセンサ、シグナル・コンディショニング・アンプ、およびフィルタ回路網は、 $3pF$ の受動アナログ入力容量を直接駆動することができます。インピーダンスが更に高い場合や低速セトリング回路の場合は、ピンに $680pF$ のコンデンサを追加して、LTC2333-16 の DC 精度を最大限に維持します。

LTC2333-16 は単位利得バッファの入力インピーダンスが非常に高いので、入力駆動要件が大幅に緩和されます。そのため、折り返し防止などを目的として、 $k\Omega$ レベルのインピーダンスで適度に長い時定数の RC フィルタをオプションで取り付けることができます。また、駆動能力が制限されたマイクロパワー・オペアンプも、高インピーダンスのアナログ入力を直接駆動するのに適しています。

LTC2333-16 は、並外れた内部チャンネル間クロストーク分離性能 (標準 $-125dB$) を達成する独自の回路を内蔵しています。アナログ入力への PC 基板配線は短くして遮蔽し、外部容量性チャンネル間クロストークを防止します。パッケージの隣接ピン間容量は $0.16pF$ です。信号源抵抗を小さくするか信号源容量を大きくすると、外部容量性結合クロストークを低減するのに役立ちます。また、シングルエンドの入力駆動回路も、外部クロストーク分離性能を高めます。これは、逆極性側の各入力ピンがグランドまたは低インピーダンスの DC 電圧源に接続されており、チャンネル間のシールドとして機能するからです。

入力オーバードライブの許容範囲

いずれかのチャンネルでアナログ入力を最大 $10mA$ で駆動して V_{CC} より高い電圧にしても、他のチャンネルの変換結果には影響しません。このオーバードライブ電流の約 70% は V_{CC} ピンから流れ出し、残りの 30% は V_{EE} から流れ出します。 V_{EE} から流れ出すこの電流により、 $V_{CC} - V_{EE}$ 間の電圧降下に伴う熱が発生するので、全電力損失の絶対最大定格が $500mW$ であることを考慮する必要があります。アナログ入力を V_{EE} より低い電圧にすると、他のチャンネルの変換結果が損なわれることがあります。この製品は、入力電圧が V_{EE} より低くなるか、 V_{CC} より高くなった場合でも、ラッチアップを生じることなしに最大 $100mA$ の入力電流を処理することができます。入力を V_{CC} より高くするか V_{EE} より低くした場合、これらのピンを駆動する外部電源からは通常と逆方向の電流が流れることに注意してください。

入力フィルタリング

真の高インピーダンス・アナログ入力は、多種多様なパッシブ/アクティブ・シグナル・コンディショニング・フィルタに対応することができます。バッファ付き A/D コンバータ入力のアナログ帯域幅は $6MHz$ であり、外付けフィルタに関する帯域幅要件は特にありません。したがって、A/D コンバータと無関係に外付け入力フィルタを最適化して、シグナルチェーンのノイズおよび干渉を低減することができます。共通フィルタ構成は、折り返し防止とノイズ低減の単純な RC フィルタであり、サンプリング周波数の半分の周波数にフィルタのポールがあります。例えば、1 チャンネルを $800ksps$ でサンプリングする場合は、図 5 に示すように、 $R = 590\Omega$ および $C = 680pF$ になります。

アプリケーション情報




図5. シングルエンド入力信号のフィルタリング

RCフィルタのコンデンサと抵抗は歪みを大きくする可能性があるため、これらの部品は高品質のものを使用します。NPO/COGタイプやシルバー・マイカ・タイプの誘電体コンデンサは優れた直線性を示します。表面実装カーボン抵抗は、自己発熱や半田付け工程で生じる損傷により歪みが生じることがあります。表面実装金属皮膜抵抗は、この2つの問題に対してはるかに耐性があります。

任意のアナログ入力信号と完全差動アナログ入力信号

LTC2333-16は同相入力電圧範囲が広くCMRRが高いので、各チャンネルの IN^+ ピンおよび IN^- ピンを互いに任意の関係で振ることができます。ただし、各ピンの電圧が $(V_{CC} - 4V) \sim (V_{EE} + 4V)$ の範囲内に収まるのが条件です。LTC2333-16は、この機能によってさまざまな振幅の信号を入力することができるので、シグナルチェーンの設計が簡単になります。

図6bに示す2トーン・テストは、LTC2333-16の任意の入力駆動能力を示しています。このテストでは、 IN^+ には -7dBFS 、 2kHz のシングルエンド正弦波を入力し、 IN^- には -7dBFS 、 3.1kHz のシングルエンド正弦波を入力して、同時に駆動します。合わせて、より一般的な任意の入力信号の場合と同様に、これらの信号が幅広い組み合わせの同相電圧と差動電圧にわたってアナログ入力を掃引します。また、これらの信号はスペクトル表現も単純です。同相電圧の影響を受けない理想的な差動コンバータは、これらの信号を正弦波周波数ごとに1つずつ、2つの -7dBFS スペクトラム・トーンとしてデジタル化します。図6bのFFTのグラフはLTC2333-16の応答を示すものであり、 IN^- の 3.1kHz の正弦波に対する第2高調波歪み応答によりSFDRが 120dB に抑えられ、このコンバータの理想的な性能に近くなっています。

アプリケーション情報




図 6a. 任意の入力信号、完全な差動入力信号、真の両極性入力信号、および単極性入力信号




図 6b. 2 トーン・テスト。IN+ = -7dBFS 2kHz 正弦波、IN- = -7dBFS 3.1kHz 正弦波、32k ポイントの FFT、fsMPL = 800kpsps。回路は図 6a に示す




図 6c. IN+/IN- = -1dBFS 2kHz の完全差動正弦波、VCM = 0V、32k ポイントの FFT、fsMPL = 800kpsps。回路は図 6a に示す




図 6d. IN+ = -1dBFS 2kHz の真の両極性正弦波、IN- = 0V、32k ポイントの FFT、fsMPL = 800kpsps。回路は図 6a に示す




図 6e. IN+ = -1dBFS 2kHz の単極性正弦波、IN- = 0V、32k ポイントの FFT、fsMPL = 800kpsps。回路は図 6a に示す

アプリケーション情報

LTC2333-16は、広い入力同相電圧範囲の任意の信号変化に高いCMRRで対応できるため、さまざまなアプリケーションに容易に対応できます。実際に、多くのセンサで得られる差動センサ電圧は大きな同相信号の上に乗っています。LTC2333-16を使用してこの種類の信号をデジタル化する1つの方法を図7aに示します。目的のセンサ信号に対するアンプ段の差動利得は約10V/Vですが、不要な同相信号はA/DコンバータのCMRRによって減衰されます。この回路では、A/Dコンバータの±5VのSoftSpanレンジを使用しています。この解決策のCMRR性能の測定結果を図7bに示します。この性能は、商品化されている最高の計装用アンプと比べて見劣りしません。この解決策のAC性能の測定結果を図7cに示します。

図8に示す別の回路の例では、LTC2333-16の2つのチャンネルを使用して、測定用抵抗器で、広い同相電圧範囲にわたる電圧と双方向の電流を測定しています。

A/Dコンバータのリファレンス

前に表1bで示したように、LTC2333-16は3つのリファレンス構成をサポートしています。最初の構成では、内部バンドギャップ・リファレンスとリファレンス・バッファの両方を使用します。2番目の構成では、内部リファレンスを外部からオーバードライブしますが、内部バッファはそのまま使用して、外部リファレンスをA/Dコンバータの変換時のトランジェントから切り離します。この構成は、1つの高精度外部リファレンスを複数のA/Dコンバータで共有する場合に最適です。3番目の構成では、内部バッファをディスエーブルし、REFBUFピンを外部からオーバードライブします。




図7a. バッファ付きのアナログ入力を使用して広い同相電圧範囲にわたって利得10で差動信号を増幅

アプリケーション情報




図 7b. CMRRと入力周波数。回路は図 7a に示す





図 7c. $IN^+/IN^- = 450\text{mV}$ 2kHz 完全差動正弦波、 $0\text{V} \leq V_{CM} \leq 24\text{V}$ 、32k ポイントの FFT、 $f_{SMPL} = 800\text{kps}$ 。回路は図 7a に示す



ONLY CHANNELS 0 AND 1 SHOWN FOR CLARITY

$$I_{SENSE} = \frac{V_{S1} - V_{S2}}{R_{SENSE}} \quad \begin{matrix} -10.24\text{V} \leq V_{S1} \leq 10.24\text{V} \\ -10.24\text{V} \leq V_{S2} \leq 10.24\text{V} \end{matrix}$$

図 8. 広い同相電圧範囲にわたって電圧(CH0)と電流(CH1)を検出

内部リファレンスと内部バッファ

LTC2333-16は、工場出荷時に2.048Vに調整された、低ノイズ、低ドリフト(最大20ppm/°C)の温度補償バンドギャップ・リファレンスを内蔵しています。リファレンス出力は20kΩの抵抗を介してREFINピンに接続されます。REFINピンは、図9aに示すように、内蔵リファレンス・バッファの入力として機能します。内部バンドギャップ・リファレンスを使用する場合は、0.1µFのセラミック・コンデンサをREFINピンの近くで接続して、このピンをGND(ピン20)にバイパスし、広帯域ノイズを除去します。リファレンス・バッファはVREFINを増幅して、REFBUFピンでコンバータのマスタ・リファレンス電圧VREFBUF = 2 • VREFINを生成します。内部バンドギャップ・リファレンスを使用する場合は、公称4.096Vです。47µF以上のセラミック・コンデンサ(X7R、10V、1210サイズまたはX5R、10V、0805サイズ)をREFBUFピンの近くに接続し、このピンをGND(ピン20)にバイパスしてリファレンス・バッファを補償し、変換時のトランジエント電流を吸収して、ノイズを最小限に抑えます。




図 9a. 内部リファレンスと内部バッファの構成

アプリケーション情報

外部リファレンスと内部バッファ

更に高い精度や低ドリフトが必要な場合は、図9bに示すように、外部リファレンスによってREFINを簡単にオーバードライブすることができます。これは、 $20\text{k}\Omega$ の抵抗が内部バンドギャップ・リファレンス出力をREFINピンから切り離しているからです。REFINピンでの外部リファレンス電圧オーバードライブの有効な範囲は $1.25\text{V}\sim 2.2\text{V}$ なので、コンバータのマスター・リファレンス電圧 V_{REFBUF} の範囲は $2.5\text{V}\sim 4.4\text{V}$ になります。リニアテクノロジーでは、さまざまなアプリケーションの要求を満たすように設計された高性能リファレンスを取り揃えております。LTC6655-2.048は小型、低消費電力、高精度なので、LTC2333-16と組み合わせて内部リファレンスのオーバードライブに使用するのに最適です。LTC6655-2.048は、高精度アプリケーション向けに 0.025% (最大)の初期精度と $2\text{ppm}/^\circ\text{C}$ (最大)の温度係数を実現しています。LTC6655-2.048はHグレードの温度範囲で完全に規定されており、LTC2333-16の最大 125°C の広い温度範囲を補完します。 $2.7\mu\text{F}\sim 100\mu\text{F}$ のセラミック・コンデンサをREFINピンの近くに配置して、LTC6655-2.048をバイパスすることを推奨します。

外部リファレンスとディスエーブル状態の内部バッファ

内部リファレンス・バッファは、 $V_{\text{REFBUF}} = 4.4\text{V}$ (最大)をサポートします。REFINをグランドに接続すると内部バッファをディスエーブルすることができるので、図9cに示すように、 $2.5\text{V}\sim 5\text{V}$ の外部リファレンス電圧を使用してREFBUFをオー

バードライブすることができます。入力信号の振幅とSNRを最大にするには、外部 5V リファレンスを使用してREFBUFをオーバードライブします。リファレンス・バッファをディスエーブルした場合でも、バッファの帰還抵抗により、REFBUFピンには $13\text{k}\Omega$ の負荷が加わります。LTC6655-5は、小型サイズ、精度、ドリフト、広い温度範囲の点でLTC6655-2.048と同じであり、LTC2333-16と併用した場合、標準で 94.8dB のSNRを実現します。 $47\mu\text{F}$ 以上のセラミック・コンデンサ(X7R、 10V 、 1210 サイズまたはX5R、 10V 、 0805 サイズ)をREFBUFピンの近くに接続してLTC6655-5をGND (ピン20)にバイパスし、変換時のトランジェント電流を吸収して、ノイズを最小限に抑えます。




図9b. 外部リファレンスと内部バッファの構成




図9c. 外部リファレンスとディスエーブル状態の内部バッファの構成

アプリケーション情報

各変換サイクル中に、LTC2333-16のREFBUFピンから電荷 (Q_{CONV}) が流れます。短時間の尺度では、この電荷の大半はREFBUFの外付けバイパス・コンデンサによって供給されますが、長時間の尺度では、全ての電荷はリファレンス・バッファによって供給されるか、内部リファレンス・バッファがディスエーブルされている場合は外部リファレンスによって供給されます。この電荷の流れは $I_{REFBUF} = Q_{CONV} \cdot f_{SMPL}$ と等価のDC電流に対応し、サンプリング・レートに比例します。図10に示すように、長時間のアイドル状態の後、集中的にサンプリングされるアプリケーションでは、 I_{REFBUF} は短時間で約0.4mAから0.9mAに切り替わります ($V_{REFBUF} = 5V$ 、 $f_{SMPL} = 800ksps$)。この電流ステップによって、外部リファレンスのトランジェント応答が始まります。 V_{REFBUF} が正常値から逸脱すると、コンバータの精度に影響を与えるので、このトランジェント応答には注意する必要があります。外部リファレンスを使用してREFBUFをオーバードライブする場合は、高速セトリング特性のLTC6655リファレンス・ファミリを推奨します。

内部リファレンス・バッファのトランジェント応答

集中的なサンプリングを使用するアプリケーションで最高の性能を発揮するには、外部リファレンスと内部リファレンス・バッファの構成で使われます。内部リファレンス・バッファは、アイドル期間後の集中的な変換にตอบสนองするとき V_{REFBUF} の変化を最小限に抑える独自の設計を採用しています。図11では、LTC2333-16の集中的な変換の応答を、2つのリファレンス構成についてフルスケールに近い入力力で比較しています。最初の構成では、内部リファレンス・バッファを使用し、LTC6655-2.048によってREFINを外部からオーバードライブするのに対して、2番目の構成では、内部リファレンス・バッファをディスエーブルし、外部のLTC6655-4.096を使用して

REFBUFをオーバードライブしています。いずれの場合も、REFBUFは47 μ Fのセラミック・コンデンサによってGNDにバイパスされます。




図11. LTC2333-16の集中的な変換の応答、 $f_{SMPL} = 800ksps$

ダイナミック性能

A/Dコンバータの周波数応答、歪み、およびノイズを定格のスループットでテストするには、高速フーリエ変換(FFT)の手法を使用します。低歪みの正弦波を入力し、そのデジタル出力をFFTアルゴリズムを使用して解析することにより、基本波の外側の周波数に関してA/Dコンバータのスペクトラム成分を調べることができます。LTC2333-16では、AC歪みとノイズの両方の測定値について、保証されたテスト済みの制限値を示しています。



図10. 集中的なサンプリングを示すCNVの波形

アプリケーション情報

信号対ノイズ+歪み比(SINAD)

信号対ノイズ+歪み比(SINAD)は、基本入力周波数のRMS振幅とA/Dコンバータ出力での他の全ての周波数成分のRMS振幅の比です。出力の帯域は、サンプリング周波数の半分より低い周波数(DCを除く)に制限されます。図12は、2kHzの真の両極性入力信号を使用してサンプリング・レートが800kspsの場合、LTC2333-16が±10.24Vの範囲内でSINADの標準値である94.2dBを達成することを示します。




図12. 32kポイントのFFT、 $f_{SAMPL} = 800ksps$ 、 $f_{IN} = 2kHz$

信号対ノイズ比(SNR)

信号対ノイズ比(SNR)は、基本入力周波数のRMS振幅と、1次から5次までの高調波およびDCを除く他の全ての周波数成分のRMS振幅との比です。図12は、2kHzの真の両極性入力信号を使用してサンプリング・レートが800kspsの場合、LTC2333-16が±10.24Vの範囲内でSNRの標準値である94.3dBを達成することを示します。

全高調波歪み(THD)

全高調波歪み(THD)は、入力信号の全ての高調波のRMS値の合計と基本波のRMS値との比です。帯域外高調波は、DCからサンプリング周波数の半分($f_{SAMPL}/2$)までの周波数帯域で折り返し歪みを生じます。THDは次のように表されます。

$$THD = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 \dots V_N^2}}{V_1}$$

ここで、 V_1 は基本周波数のRMS振幅で、 $V_2 \sim V_N$ は2次～ n 次の各高調波の振幅です。図12は、2kHzの真の両極性入力信号を使用してサンプリング・レートが800kspsの場合、LTC2333-16が±10.24Vの範囲内でTHDの標準値である-109dB ($N = 6$)を達成することを示します。

電源に関する検討事項

LTC2333-16には4つの電源が必要です。それは、正と負の高電圧電源(V_{CC} および V_{EE})、5Vの主電源(V_{DD})、およびデジタル入出力(I/O)インタフェース電源(OV_{DD})です。電圧差の制限 $10V \leq V_{CC} - V_{EE} \leq 38V$ を守っている限り、 V_{CC} および V_{EE} は、それぞれの許容動作範囲内の任意の値に個別にバイアスすることができます。これには、 V_{EE} をグランドに直接接続することも含まれます。この機能により、LTC2333-16の同相入力電圧範囲は、特定のアプリケーション要件に合わせて調整することができます。柔軟性の高い OV_{DD} 電源により、LTC2333-16は、2.5Vや3.3Vのシステムなど、1.8V～5Vで動作するCMOSロジックと通信することができます。LVDS I/Oモードを使用する場合、 OV_{DD} の範囲は2.375V～5.25Vです。

電源シーケンシング

LTC2333-16には電源シーケンシングに関する具体的な要件はありません。「絶対最大定格」のセクションに記載されている最大電圧の関係を遵守するよう注意する必要があります。LTC2333-16は、最初の電源投入時、および V_{DD} が2Vより低くなったときに必ずA/Dコンバータ(LTC2333-16)をリセットするパワーオン・リセット(POR)回路を内蔵しています。電源電圧が公称の電源電圧範囲内に戻ると、POR回路はA/Dコンバータを再度初期化します。初期化の期間が確実に終了するように、PORイベント後10ms以上経過するまでは変換を開始しないようにします。内部リファレンス・バッファを使用する場合は、バッファが起動してREFBUFのバイパス・コンデンサを再充電するまでに200msを見込んでおきます。これらの時点より前に変換を開始すると、結果は無効になります。

アプリケーション情報

タイミングと制御

CNVのタイミング

LTC2333-16のサンプリングと変換は、CNVによって制御されます。CNVの立ち上がりエッジで、サンプル・アンド・ホールド回路がトラック・モードからホールド・モードになり、入力信号をサンプリングして変換を開始します。「リセットのタイミング」のセクションで説明するように、いったん変換が開始されると、A/Dコンバータをリセットしない限り、変換を途中で終了させることはできません。最適な性能を得るには、クリーンな低ジッタの信号でCNVを駆動し、CNVの立ち上がりエッジに到達するまでデータI/Oラインが遷移しないようにする必要があります。また、最高のクロストーク性能を実現するためには、CNVの立ち上がりエッジの前後の100nsの間中はアナログ入力が高スループレートにならないようにする必要があります。コンバータのステータスはBUSY出力で分かります。BUSY出力は各変換の開始時に“L”から“H”に遷移し、変換が完了するまで“H”に保たれます。CNVは、いったん“H”になって変換が始まったら、40ns～60ns後に“L”に戻るか、BUSYの立ち下がりエッジ後に“L”に戻して、内部変換処理中の外乱を最小限に抑える必要があります。低消費電力のナップ・モード動作を活用するために必要なCNVのタイミングについては、「ナップ・モード」のセクションを参照してください。

内部変換クロック

LTC2333-16には、最大変換時間が550nsになるよう調整されている内部クロックがあります。最小データ収集時間は670nsであり、外部調整なしに、800kspsのスループット性能が保証されています。LTC2333-16はマルチプレクスA/Dコンバータであり、1つのCNVエッジで1つのチャンネルを変換します。1つの変換処理には最短で1.25μsの時間がかかります。したがって、N個のチャンネル(N = 1～8)をスキャンする場合の所要時間は最短でも1.25・Nμsであり、チャンネルごとのスループットは最大で800/N kspsとなります。

ナップ・モード

LTC2333-16は、1回の変換完了後にナップ・モードに移行して、変換と変換の間の電力消費量を低減することができます。このモードではデバイスの回路の一部がオフになります。これにはアナログ入力信号のサンプリングに関連した回路も含まれます。ナップ・モードをイネーブルするには、図13に示すように、変換と変換の間CNVを“H”に保ちます。ナップ・モードに入った後に新しい変換を開始するには、CNVピンを“L”にして750ns以上保持し、その後再度“H”にします。ナップ・モードの使用時には、コンバータの収集時間(t_{ACQ})はCNVが“L”の時間(t_{CNVL})によって設定されます。

パワーダウン・モード

PDが“H”になるとLTC2333-16の電源は遮断され、その後の変換要求は無視されます。変換中に“H”になった場合、デバイスは変換が完了したら電源を遮断します。このモードでは、デバイスに流れる電流が少量のレギュレータ・スタンバイ電流だけなので、標準的な電力損失は0.68mWになります。パワー




図13. LTC2333-16のナップ・モードのタイミング

アプリケーション情報

ダウン・モードを終了するには、PD ピンを“L”にしてから10ms以上待機し、その後、変換を開始します。内部リファレンス・バッファを使用する場合は、バッファが起動してREFBUFのバイパス・コンデンサを再充電するまでに200msを見込んでおきます。これらの時点より前に変換を開始すると、結果は無効になります。

リセットのタイミング

LTC2333-16のグローバル・リセットは、パワーオン・リセットと同等であり、電源を入れ直さずに実行することができます。この機能が役立つのは、システム全体の状態を既知の同期値にリセットすることが必要なシステムレベルの事態から回復する場合です。グローバル・リセットを開始するには、図14に示すように、PDを2回“H”にして、その間に変換を行わないようにします。リセットはPDの2番目の立ち上がりエッジで作動し、内部タイマに基づいて非同期で終了します。リセットを行うと、全てのシリアル・データ出力レジスタがクリアされ、内部シーケンサでは変換チャンネル0~7が順番にデフォルト状態のSoftSpanレンジ7に復帰します。変換中にリセットが作動すると、変換は直ちに停止します。PDが“H”に切り替わることに関連付けられている通常のパワーダウン動作は、リセットによる影響を受けません。PDが“L”になったら、変換を開始する前に10ms以上待機します。内部リファレンス・バッファを使用する場合は、バッファが起動してREFBUFのバイパス・コンデンサを再充電するまでに200msを見込んでおきます。これらの時点より前に変換を開始すると、結果は無効になります。

電力損失とサンプリング周波数

ナップ・モードを使用すると、LTC2333-16の電力損失は、図15に示すように、サンプリング周波数が低下するにつれて減少します。このように電力損失の平均値が減少するのは、ナップ・モードの間はLTC2333-16の回路の一部がオフし、サンプリング周波数(f_{SMPL})が減少するにつれて、一時休止状態で時間を費やす変換サイクル(t_{CYC})の割合が増加するからです。




図15. LTC2333-16の電力損失はサンプリング周波数の低下とともに減少




図14. LTC2333-16のリセットのタイミング

アプリケーション情報

デジタル・インタフェース

LTC2333-16はCMOSシリアル・インタフェースとLVDSシリアル・インタフェースを備えており、LVDS/CMOSピンを使用して選択することができます。柔軟性の高いOV_{DD}電源により、LTC2333-16は、2.5Vや3.3Vのシステムなど、1.8V～5Vで動作する全てのCMOSロジックと通信することができる一方で、LVDSインタフェースは低ノイズのデジタル設計をサポートします。また、このようなI/Oインタフェース・オプションがあるため、LTC2333-16は、旧型のマイクロコントローラとも最新のFPGAとも同等に通信できます。

シリアルCMOS I/Oモード

図16のように、CMOS I/Oモードでは、シリアル・データバスは、シリアル・クロック入力SCKI、シリアル・データ入力SDI、シリアル・クロック出力SCKO、シリアル・データ出力SDOから

構成されます。LTC2333-16との通信は、このバスを介して、事前に定義されたデータ処理期間中に行われます。この期間内に、デバイスはSDIで制御ワードを受信して次の変換に使用するSoftSpanレンジとチャンネルを設定し、シーケンサをプログラムして、直近の変換の結果と設定情報を含む24ビットのパケットをSDOに出力します。

LTC2333-16の電源投入またはリセットの10ms後、および各変換の最後のBUSYの立ち下がりエッジで、新しいデータ処理期間が始まります。図16のように、次の変換の開始より少なくとも20ns以上の時間(t_{QUIET})だけ前には、データ処理が完了している必要があります。新しい制御ワードが受信されるのはこの推奨データ処理期間内だけですが、設定変更は直ちに有効になり、次の変換開始前に必要なアナログ入力セトリング時間が長くなることはありません。




図16. シリアルCMOS I/Oモード、変換ごとの直接的な設定

アプリケーション情報

BUSYの立ち下がりエッジと新しいデータ処理期間開始の直前に、SCKOは強制的に“L”になり、SDOは直前に完了した変換による最新の結果に更新されます。SCKIの立ち上がりエッジでは、変換結果とアナログ入力チャンネル設定情報がクロックに従ってSDOにシリアル出力されます。また、SCKIの立ち上がりエッジはSCKOでの遷移の誘因となり、遷移のスキューはSDOのデータと一致します。その結果、SCKOの周波数はSCKの1/2になります。

また、SCKIの立ち上がりエッジでは、SDIに送られた制御ワードもラッチされ、この制御ワードを使用して、次の変換用のSoftSpanレンジとチャンネルが設定され、シーケンサがプログラムされます。詳しくは「マルチプレクサとSoftSpanレンジの設定」のセクションを参照してください。CMOS I/Oモードでは、“H”または“L”のどちらでもSCKIをアイドル状態にすることができます。図17に示すように、CMOSバスは \overline{CS} が“L”になるとイネーブルされ、 \overline{CS} が“H”になるとディスエーブルされて高インピーダンス状態になるので、複数のデバイス間で共有することができます。

SDOのデータの形式は24ビットのパケットであり、16ビットの変換結果と、それに続く2つのゼロ、3ビットのアナログ・チャンネルID、3ビットのSoftSpanコードから構成され、全ての項目はMSBが先頭になる形で表現されます。図16、17のように、24個以上のSCKIクロックを与えると、24ビットのパケットがSDOに繰り返し出力され続けます。

LTC2333-16を標準的なSPIバスとインタフェースさせる場合は、SCKIの立ち上がりエッジでレシーバの出力データを捕捉してください。この場合、SCKOは使用されません。LTC2333-16をFPGAやCPLDとインタフェースさせるような他のアプリケーションの場合は、SCKOの立ち上がりエッジと立ち下がりエッジを使用して、SDOのシリアル出力データを2倍のデータレート(DDR)で捕捉できます。SCKOを使用してデータを捕捉すると、温度や電源に起因する遅延時間の変動に対する耐性が高くなります。

LTC2333-16では、800kpspsで変換を行う場合、650ns以上のデータ転送期間($t_{ACQ} - t_{QUIET}$)を確保できます。したがって、変換結果とチャンネルIDとSoftSpanの全てを含む24ビット・パケットを読み込む必要があるアプリケーションの場合、SCKIに使用可能な最低周波数は37MHzです。変換結果だけを読み込めばよいアプリケーションの場合は、16個のSCKIパルスを与えるだけでよいので、SCKIに使用可能な最低周波数は25MHzとなります。LTC2333-16は、100MHzまでのCMOS SCKI周波数に対応できます。

CMOS I/Oモード時のマルチプレクサとSoftSpanレンジの設定

電源投入時とリセット後に、LTC2333-16は、SoftSpanレンジ7でチャンネル0~7を順番に変換するデフォルト設定になります。この設定を変更する必要がない場合は、SDIを“L”のままにしておいてください。

LTC2333-16のマルチプレクサとSoftSpanレンジは、アプリケーションでの必要性に応じ2つの方法で操作できます。必要なチャンネル・シーケンスとSoftSpanレンジが事前に分かっている場合は、LTC2333-16の内蔵シーケンサで16件までの設定からなるシーケンスをプログラムでき、ユーザが介入しなくともこれらの設定に従って循環的に動作します。一方、最高度の柔軟性が要求される場合は、LTC2333-16を直接操作することもできます。その場合は、シーケンサの各変換データに、以降の変換に使用すべきチャンネルとSoftSpanレンジを上書きします。この設定変更を行っても、遅延時間やセトリング時間が長くなったり、デジタルI/Oの間接処理が増えることはありません。

シーケンサの使用法

LTC2333-16の内蔵シーケンサを使用するには、最初に、以下のように必要に応じ最大16件までの設定のシーケンスをプログラムします。各設定では、1つの変換に使用すべきチャンネル番号とSoftSpanレンジを指定します。LTC2333-16は、最初の設定を最初の変換に、第2の設定を第2の変換に...というように、プログラムしたシーケンスの最後に達するまで順番に設定を適用していき、最後に達した後は先頭に戻ってサイクルを繰り返します。

図16および17に示すように、各データ処理期間では、クロックに従って一連の8ビット制御ワードをSDIに入力してシーケンサをプログラムできます。各制御ワードで、チャンネル番号とSoftSpanレンジを指定します。最大16件までの一連の変換設定をシーケンサにプログラムするには、1回のデータ処理中に必要な変換処理の順序に従って、対応する各制御ワードを書き込みます。16番目の有効な制御ワード以降の制御ワードは、無視されます。

アプリケーション情報




図 17. 10 回の変換からなるシーケンスの場合のシーケンサのプログラムの CS に対するシリアル CMOS バスの応答

アプリケーション情報

制御ワードの形式を、次の表に示します。

C[7]	C[6]	C[5]	C[4]	C[3]	C[2]	C[1]	C[0]
V	0	CH[2]	CH[1]	CH[0]	SS[2]	SS[1]	SS[0]

Vビット(C[7])は、LTC2333-16がこの制御ワードを有効と見なすかどうかを指定します。V = 0である制御ワードは全て無効と見なされ無視されます(ただし、無効な制御ワードの後でも有効な制御ワードは受け付けられます)。V = 1である制御ワードは、受け取った順にシーケンサに追加されていきます。C[6]ビットは将来の使用に備えた予備ビットであるため、0に設定します。CH[2:0] (C[5:3])ビットはバイナリ値0~7であり、変換すべきチャンネルを指定します。SS[2:0] (C[2:0])ビットは、表1のように変換に必要なSoftSpanレンジを指定します。

次の変換処理が開始されると、シーケンサのプログラミングは終了します。この時点で処理が完了していない制御ワードは全て、無効であると見なされ、破棄されます。1つまたは複数の有効な制御ワードを指定するとシーケンサは新しいシーケンスで完全に上書きされますが、その時点で開始されていた変換処理では前に指定されていた設定が使用されます。

データ処理期間内に有効な制御ワードが指定されなかった場合、シーケンサのプログラムは変更されず、ポイントはプログラムされていたサイクル内の次の項目に進み、次の変換が設定されます。

したがって、一度シーケンサをプログラムした後、以降のデータ処理中はSDIを“L”に保持すれば、プログラムされた設定のシーケンスに従って、サイクルが連続的に実行されていきます。

変換ごとの直接的な設定

シーケンサの特殊なケースとして、変換ごとにLTC2333-16のマルチプレクサとSoftSpanレンジを直接操作することもできます。遅延時間が発生したり、セトリング時間が長くなったり、デジタルI/Oの間接処理が増えることはありません。このような直接的な形で本製品を使用する方法は簡単で、図16のように、データ処理中にSDIに1つの制御ワードを書き込み、以降の変換に使用するチャンネル番号とSoftSpanレンジを指定するだけです。

変換N+1で使用するチャンネルとSoftSpanレンジが、変換Nの結果を確認する前に分かっている場合は、クロックに従って最初の8ビットを読み出しながら対応する制御ワードをSDIに書き込んだ後、SDIを“L”に保持します。この特殊な使用例を図16に示します。変換データを読み込むまで必要な設定が分からない場合は、クロックに従って24ビットのデータを読み出しながらSDIに24個のゼロを書き込みます。こうすると、これらの制御ワードのVビットが0になって無視されるためです。設定すべき内容が決まったら、クロックに従ってさらに8ビットをSDIに書き込み、変換N+1に使用する設定を指定します。

シリアルLVDS I/Oモード

LVDS I/Oモードでは、正と負の信号対(LVDS⁺/LVDS⁻)と、(LVDS⁺ - LVDS⁻)の形で差動で符号化したビットを使用して情報を転送します。これらの信号は、通常は特性インピーダンスが100Ωの差動伝送線路を使用して転送されます。ロジックの1および0は、公称ではそれぞれ差動の+350mVおよび-350mVで表現されます。理解しやすいように、LVDSの全てのタイミング図とLVDSインタフェースに関する全ての説明では、物理的な変換ではなく、ロジック上の変換を採用しています。

図18に示すように、LVDS I/Oモードでのシリアル・データ・バスの構成は、シリアル・クロック差動入力(SCKI)、シリアル・データ差動入力(SDI)、シリアル・クロック差動出力(SCKO)、およびシリアル・データ差動出力(SDO)です。LTC2333-16との通信は、このバスを介して、事前に定義されたデータ処理期間中に行われます。この期間内に、デバイスはSDIで制御ワードを受信して次の変換に使用するSoftSpanレンジとチャンネルを設定し、シーケンサをプログラムして、直近の変換の結果と設定情報を含む24ビットの packets をSDOに出力します。

LTC2333-16の電源投入またはリセットの10ms後、および各変換の最後のBUSYの立ち下がりエッジで、新しいデータ処理期間が始まります。図18のように、次の変換の開始より少なくとも20ns以上の時間(t_{QUIET})だけ前には、データ処理が完了している必要があります。新しい制御ワードが受信されるのはこの推奨データ処理期間内だけですが、設定変更は直ちに有効になり、次の変換開始前に必要なアナログ入力セトリング時間が長くなることはありません。

アプリケーション情報




図 18. シリアル LVDS I/O モード、変換ごとの直接的な設定

BUSYの立ち下がりエッジと新しいデータ処理期間開始の直前に、SDOは直前に完了した変換による最新の結果に更新されます。SCKIの立ち上がりエッジと立ち上がりエッジの両方で、変換結果とアナログ入力チャンネル設定情報がクロックに従ってSDOにシリアル出力されます。また、SCKIはSCKOからもエコー出力され、SDOでのデータとスキューが一致しています。可能な場合は必ず、SCKOの立ち上がりエッジと立ち下がりエッジを使用してSDOのDDRシリアル出力データを捕捉することを推奨します。これにより、電源や温度に起因する遅延時間の変化への耐性を最適化できるためです。

また、SCKIの立ち上がりエッジと立ち下がりエッジでは、SDIに送られた制御ワードもラッチされ、この制御ワードを使用して、次の変換用のSoftSpanレンジとチャンネルが設定され、シーケンサがプログラムされます。詳しくは、「LVDS I/O モード時

のマルチプレクサとSoftSpanレンジの設定」のセクションを参照してください。図 19 に示すように、LVDS バスは \overline{CS} が“L”になるとイネーブルされ、 \overline{CS} が“H”になるとディスエーブルされて高インピーダンス状態になるので、複数のデバイス間で共有することができます。LVDS での信号伝達は高速性に関係することが多いため、LVDS バスの共有については慎重に考慮する必要があります。共有バスに起因する伝送線路の限界のため、達成可能な最大バス・クロック速度が制約される可能性もあります。LVDS の入力は、 \overline{CS} が“L”のとき 100Ω の差動抵抗で内部終端されますが、出力はレシーバ(FPGA)に 100Ω の抵抗を接続することによって差動で終端する必要があります。LVDS I/O モードでは、 \overline{CS} の遷移時も含めて SCKI を“L”のアイドル状態にする必要があります。




図19. 10回の交換からなるシーケンスの場合のシーケンサのプログラムのCSに対するシリアルLVDSバスの応答

アプリケーション情報

SDOのデータの形式は24ビットの packets であり、16ビットの変換結果と、それに続く2つのゼロ、3ビットのアナログ・チャンネルID、3ビットのSoftSpanコードから構成され、全ての項目はMSBが先頭になる形で表現されます。図18、19のように、24個以上のSCKIクロックを与えると、24ビットの packets がSDOに繰り返し出力され続けます。

LTC2333-16では、800ksp/s で変換を行う場合、650ns 以上のデータ転送期間 ($t_{ACQ} - t_{QUIET}$) を確保できます。したがって、変換結果とチャンネルIDとSoftSpanの全てを含む24ビット・ packets を読み込む必要があるアプリケーションの場合、SCKIに使用可能な最低周波数は19MHz (38Mbps) です。変換結果だけを読み込めばよいアプリケーションの場合は、16個のSCKIエッジを与えるだけで良いため、SCKIに使用可能な最低周波数は13MHz (26Mbps) となります。LTC2333-16は、250MHz (500Mbps) までのLVDS SCKI周波数に対応できます。

LVDS I/O モード時のマルチプレクサとSoftSpanレンジの設定

電源投入時とリセット後に、LTC2333-16は、SoftSpanレンジ7でチャンネル0~7を順番に変換するデフォルト設定になります。この設定を変更する必要がある場合は、SDIをLVDSの“L”レベルに保持してください。

LTC2333-16のマルチプレクサとSoftSpanレンジは、アプリケーションでの必要性に応じ2つの方法で操作できます。必要なチャンネル・シーケンスとSoftSpanレンジが事前に分かっている場合は、LTC2333-16の内蔵シーケンサで16件までの設定からなるシーケンスをプログラムでき、ユーザが介入しなくともこれらの設定に従って循環的に動作します。一方、最高度の柔軟性が要求される場合は、LTC2333-16を直接操作することもできます。その場合は、シーケンサの各変換データに、以降の変換に使用すべきチャンネルとSoftSpanレンジを上書きします。この設定変更を行っても、遅延時間やセトリング時間が長くなったり、デジタルI/Oの間接処理が増えることはありません。

シーケンサの使用方法

LTC2333-16の内蔵シーケンサを使用するには、最初に、以下のように必要に応じ最大16件までの設定のシーケンスをプログラムします。各設定では、1つの変換に使用すべきチャンネル番号とSoftSpanレンジを指定します。LTC2333-16は、最初の設定を最初の変換に、第2の設定を第2の変換に... というように、プログラムしたシーケンスの最後に達するまで順番に設定を適用していき、最後に達した後は先頭に戻ってサイクルを繰り返します。

図18および19に示すように、各データ処理期間では、クロックに従って一連の8ビット制御ワードをSDIに入力してシーケンサをプログラムできます。各制御ワードで、チャンネル番号とSoftSpanレンジを指定します。最大16件までの一連の変換設定をシーケンサにプログラムするには、1回のデータ処理中に必要な変換処理の順序に従って、対応する各制御ワードを書き込みます。16番目の有効な制御ワード以降の制御ワードは、無視されます。

制御ワードの形式を、次の表に示します。

C[7]	C[6]	C[5]	C[4]	C[3]	C[2]	C[1]	C[0]
V	0	CH[2]	CH[1]	CH[0]	SS[2]	SS[1]	SS[0]

Vビット(C[7])は、LTC2333-16がこの制御ワードを有効と見なすかどうかを指定します。V = 0である制御ワードは全て無効と見なされ無視されます(ただし、無効な制御ワードの後でも有効な制御ワードは受け付けられます)。V = 1である制御ワードは、受け取った順にシーケンサに追加されていきます。C[6]ビットは将来の使用に備えた予備ビットであるため、0に設定します。CH[2:0] (C[5:3]) ビットはバイナリ値0~7であり、変換すべきチャンネルを指定します。SS[2:0] (C[2:0]) ビットは、表1のように変換に必要なSoftSpanレンジを指定します。

次の変換処理が開始されると、シーケンサのプログラミングは終了します。この時点で処理が完了していない制御ワードは全て、無効であると見なされ、破棄されます。1つまたは複数の有効な制御ワードを指定するとシーケンサは新しいシーケンスで完全に上書きされますが、その時点で開始されていた変換処理では前に指定されていた設定が使用されます。

アプリケーション情報

データ処理期間内に有効な制御ワードが指定されなかった場合、シーケンサのプログラムは変更されず、ポインタはプログラムされていたサイクル内の次の項目に進み、次の変換が設定されます。

したがって、一度シーケンサをプログラムした後、以降のデータ処理中はSDIをLVDSの“L”レベルに保持すれば、プログラムされた設定のシーケンスに従って、サイクルが連続的に実行されていきます。

変換ごとの直接的な設定

シーケンサの特殊なケースとして、変換ごとにLTC2333-16のマルチプレクサとSoftSpanレンジを直接操作することもできます。遅延時間が発生したり、セトリング時間が長くなったり、デジタルI/Oの間接処理が増えることはありません。このような直接的な形で本製品を使用する方法は簡単で、図18のよ

うに、データ処理中にSDIに1つの制御ワードを書き込み、以降の変換に使用するチャンネル番号とSoftSpanレンジを指定するだけです。

変換N+1で使用するチャンネルとSoftSpanレンジが、変換Nの結果を確認する前に分かっている場合は、クロックに従って最初の8ビットを読み出しながら対応する制御ワードをSDIに書き込んだ後、SDIをLVDSの“L”レベルに保持します。この特殊な使用例を図18に示します。変換データを読み込むまで必要な設定が分からない場合は、クロックに従って24ビットのデータを読み出しながらSDIに24個のゼロを書き込みます。こうすると、これらの制御ワードのVビットが0になって無視されるためです。設定すべき内容が決まったら、クロックに従ってさらに8ビットをSDIに書き込み、変換N+1に使用する設定を指定します。

基板レイアウト

LTC2333-16から最大限の性能を引き出すには、4層プリント回路基板(PCB)を推奨します。PCBのレイアウトでは、デジタル信号線とアナログ信号線をできるだけ離すようにします。特に、デジタル・クロックやデジタル信号は、アナログ信号に沿って配線したり、A/Dコンバータの下に配線したりしないように注意してください。また、REFBUFとGND(ピン20)の間のバイパス・コンデンサの帰還ループの長さを最小限に抑え、CNVの立ち上がりエッジを乱す可能性のある信号の近くにCNVの配線を引き回さないようにしてください。


電源のバイパス・コンデンサは、できる限り電源ピンの近くに配置してください。A/Dコンバータを低ノイズで動作させるには、これらのバイパス・コンデンサに低インピーダンスの共通帰線を使用することが不可欠です。このためには、切れ目のない単一のグランド・プレーンを推奨します。可能な場合は、グランドを使用してアナログ入力トレースを遮蔽してください。

リファレンス設計

図面やPCBレイアウトなど、このコンバータのリファレンス設計を詳細に調べる場合は、[DC2365](#) (LTC2333-16の評価キット)を参照してください。

標準的応用例

バッファ付きのアナログ入力を使用して
広い同相電圧範囲にわたって利得10で差動信号を増幅



関連製品

製品番号	概要	注釈
A/D コンバータ		
LTC2358-18/LTC2358-16	バッファ付き 18/16 ビット、200ksps/チャンネル、8チャンネル同時サンプリング、INL: ±3.5LSB/±1LSB	入力同相電圧範囲の広いバッファ付き ±10.24V SoftSpan 入力、SNR: 96/94dB、シリアル CMOS および LVDS I/O、7mm × 7mm LQFP-48 パッケージ
LTC2335-18/LTC2335-16	18/16 ビット、1Msps、8チャンネル多重化、INL: ±3LSB/±1LSB、シリアル A/D コンバータ	入力同相電圧範囲の広い ±10.24V SoftSpan 入力、SNR: 97dB/94dB、シリアル CMOS および LVDS I/O、7mm × 7mm LQFP-48 パッケージ
LTC2348-18/LTC2348-16	18 ビット/16 ビット、200ksps/チャンネル、8チャンネル同時サンプリング、INL: ±3/±1LSB、シリアル A/D コンバータ	入力同相電圧範囲の広い ±10.24V SoftSpan 入力、SNR: 97/94dB、シリアル CMOS および LVDS I/O、7mm × 7mm LQFP-48 パッケージ
LTC2345-18/LTC2345-16	18 ビット/16 ビット、200ksps/チャンネル、8チャンネル同時サンプリング、INL: ±5/±1.25LSB、シリアル A/D コンバータ	入力同相電圧範囲の広い ±4.096V SoftSpan 入力、SNR: 92/91dB、シリアル CMOS および LVDS I/O、7mm × 7mm QFN-48 パッケージ
LTC2338-18/LTC2337-18/ LTC2336-18	18 ビット、1Msps/500ksps/250ksps シリアル、低消費電力 A/D コンバータ	5V 電源、±10.24V 完全差動入力、SNR: 100dB、MSOP-16 パッケージ
LTC2328-18/LTC2327-18/ LTC2326-18	18 ビット、1Msps/500ksps/250ksps シリアル、低消費電力 A/D コンバータ	5V 電源、±10.24V 疑似差動入力、SNR: 95dB、MSOP-16 パッケージ
LTC2373-18/LTC2372-18	18 ビット、1Msps/500ksps、8チャンネル、シリアル A/D コンバータ	5V 電源、8チャンネル多重化、構成可能な入力範囲、SNR: 100dB、DGC、5mm × 5mm QFN-32 パッケージ
LTC1859/LTC1858/ LTC1857	16/14/12 ビット、8チャンネル、100ksps、シリアル A/D コンバータ	±10V、SoftSpan、シングルエンド入力または差動入力、5V 単電源、SSOP-28 パッケージ
D/A コンバータ		
LTC2756/LTC2757	18 ビット、シリアル/パラレル電流出力 SoftSpan D/A コンバータ	INL/DNL: ±1LSB、ソフトウェアで選択可能な範囲、SSOP-28/7mm × 7mm LQFP-48 パッケージ
LTC2668	16チャンネル 16/12 ビット ±10V 電圧出力 SoftSpan D/A コンバータ	INL: ±4LSB、高精度のリファレンス: 10ppm/°C (最大)、6mm × 6mm QFN-40 パッケージ
リファレンス		
LTC6655	高精度、低ドリフト、低ノイズのバッファ付きリファレンス	5V/2.5V/2.048V/1.25V、2ppm/°C、ピーク・トゥ・ピーク・ノイズ: 0.25ppm、MSOP-8 パッケージ
LT6657	高精度、低ドリフト、低ノイズのバッファ付きリファレンス	5V/3V/2.5V、1.5ppm/°C、ピーク・トゥ・ピーク・ノイズ: 0.5ppm、MSOP-8 パッケージ
アンプ		
LTC2057/LTC2057HV	高電圧、低ノイズのゼロドリフト・オペアンプ	入力オフセット電圧 (最大): 4.5µV、電源電圧範囲: 4.75V ~ 60V
LT6020	デュアル、マイクロパワー、5V/µs、レール・トゥ・レール・オペアンプ	入力オフセット電圧 (最大): 30µV、電源電流 (最大): 100µA/アンプ
LT1354/LT1355/LT1356	シングル/デュアル/クワッド、1mA、12MHz、400V/µs オペアンプ	優れた DC 精度、あらゆる容量性負荷を接続しても安定

233316f