

14ビット、150Msps 超低消費電力1.8V ADC

特長

- SNR:72.8dBSFDR:88dB
- 低消費電力:149mW
- 1.8V単電源
- CMOS、DDR CMOSまたはDDR LVDS出力
- 選択可能な入力範囲:1V_{P-P}~2V_{P-P}
- フルパワー帯域幅が800MHzのサンプル/ホールド
- オプションのデータ出力ランドマイザ
- オプションのクロック・デューティ・サイクル・スタビライザ
- シャットダウン・モードとナップ・モード
- 設定用のシリアルSPIポート
- ピン互換の14ビットおよび12ビット・バージョン
- 40ピン6mm×6mm QFNパッケージ

アプリケーション

- 通信機器
- セルラ基地局
- ソフトウェア無線
- 携帯型医療用画像処理
- マルチチャネル・データ収集
- 非破壊試験

概要

LTC[®]2262-14は、ダイナミックレンジの広い高周波信号をデジタル化する目的で設計された14ビット・サンプリングA/Dコンバータです。SNRが72.8dB、SFDRが88dBというAC特性を備えたこのデバイスは、要求の厳しい通信アプリケーションに最適です。また、0.17psRMSという極めて低いジッタにより、優れたノイズ性能を維持しながらIF周波数をアンダーサンプリングできます。


DC仕様では、±1LSB(標準)のINLと±0.3LSB(標準)のDNL、全温度範囲でミッシング・コードがないことが規定されています。遷移ノイズは1.2LSB_{RMS}と低く抑えられています。

デジタル出力は、フルレートCMOS、ダブル・データレートCMOS、ダブル・データレートLVDSのいずれかに設定可能です。独立した出力電源により、1.2V~1.8Vの範囲でのCMOS出力振幅が可能です。


ENC⁺およびENC⁻入力は、正弦波、PECL、LVDS、TTLまたは CMOS入力で差動またはシングルエンド・ドライブ可能です。 また、オプションのクロック・デューティ・サイクル・スタビライザ により、広範なクロック・デューティ・サイクルにわたってフルス ピードで高い性能を発揮できます。

て、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。

標準的応用例



LTC2262-14 2トーンFFT、 f_{IN} = 68MHzおよび69MHz



226214fc




1


絶対最大定格 (Note 1、2)

電源電圧(V _{DD} 、OV _{DD})	√2V
アナログ入力電圧(A _{IN} ⁺ 、A _{IN} ⁻ 、	
PAR/ $\overline{\text{SER}}$, SENSE) (Note 3)	0.2V)
デジタル入力電圧(ENC ⁺ 、ENC ⁻ 、CS、	
SDI、SCK) (Note 4)0.3V^	~3.9V
SDO (Note 4)0.3V^	~3.9V

デジタル出力電圧	0.3V \sim (0V _{DD} +0.3V)
動作温度範囲:	
LTC2262C	0°C~70°C
LTC2262I	40°C~85°C
保存温度範囲	65°C~150°C

ピン配置





DOUBLE DATA RATE LVDS OUTPUT MODE TOP VIEW D10_11-D12_13⁻ D10_11+ 13+ D12_ VCM 9F⁺ A_{IN} D8_9+ AIN 29 D8 9 GND 28 CLKOUT+ REFH 27 CLKOUT 26 REFH OV_{DD} 41 25 RFFI OGND 6 24 REFL D6_7+ 23 PAR/SER 8 D6_7⁻ 9 22 V_{DD} D4_5+ 21 V_{DD} 10 D4_5 171 12 13 14 15 16 17 18 19 120 D0_1 D0_1⁺ D2_3+ D2_3+ CS SCK SD0 UJ PACKAGE 40-LEAD (6mm × 6mm) PLASTIC QFN $T_{JMAX} = 150$ °C, $\theta_{JA} = 32$ °C/W EXPOSED PAD (PIN 41) IS GND, MUST BE SOLDERED TO PCB

LINEAR

発注情報

鉛フリー仕様	テープアンドリール	製品マーキング*	パッケージ	温度範囲
LTC2262CUJ-14#PBF	LTC2262CUJ-14#TRPBF	LTC2262UJ-14	40-Lead (6mm × 6mm) Plastic QFN	0°C to 70°C
LTC2262IUJ-14#PBF	LTC2262IUJ-14#TRPBF	LTC2262UJ-14	40-Lead (6mm × 6mm) Plastic QFN	-40°C to 85°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。 *温度グレードは出荷時のコンテナのラベルで識別されます。 非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。

コンバータ特性

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 5)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Resolution (No Missing Codes)		•	14			Bits
Integral Linearity Error	Differential Analog Input (Note 6)	•	-4	±1	4	LSB
Differential Linearity Error	Differential Analog Input	•	-1	±0.3	1	LSB
Offset Error	(Note 7)	•	-9	±1.5	9	mV
Gain Error	Internal Reference External Reference	•	-1.5	±1.5 ±0.4	1.5	%FS %FS
Offset Drift				±20		μV/°C
Full-Scale Drift	Internal Reference External Reference			±30 ±10		ppm/°C ppm/°C
Transition Noise	External Reference			1.2		LSB _{RMS}

アナログ入力

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
V _{IN}	Analog Input Range (A _{IN} ⁺ – A _{IN} ⁻)	1.7V < V _{DD} < 1.9V	•		1 to 2		V _{P-P}
V _{IN(CM)}	Analog Input Common Mode $(A_{IN}^+ + A_{IN}^-)/2$	Differential Analog Input (Note 8)	•	V _{CM} – 100mV	V _{CM}	V _{CM} + 100mV	V
V _{SENSE}	External Voltage Reference Applied to SENSE	External Reference Mode	•	0.625	1.250	1.300	V
I _{INCM}	Analog Input Common Mode Current	Per Pin, 150Msps			185		μA
I _{IN1}	Analog Input Leakage Current	0 < A _{IN} ⁺ , A _{IN} ⁻ < V _{DD} , No Encode	•	-1		1	μA
I _{IN2}	PAR/SER Input Leakage Current	0 < PAR/SER < V _{DD}	•	-3		3	μA
I _{IN3}	SENSE Input Leakage Current	0.625 < SENSE < 1.3V	•	-6		6	μA
t _{AP}	Sample-and-Hold Acquisition Delay Time				0		ns
t _{JITTER}	Sample-and-Hold Acquisition Delay Jitter				0.17		ps _{RMS}
CMRR	Analog Input Common Mode Rejection Ratio				80		dB
BW-3B	Full-Power Bandwidth	Figure 6 Test Circuit			800		MHz



鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandree/をご覧ください。

ダイナミック精度

●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25°Cでの値。A_{IN} = −1dBFS。(Note 5)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
SNR	Signal-to-Noise Ratio	5MHz Input 30MHz Input 70MHz Input 140MHz Input	•	70.4	72.8 72.7 72.5 72.1		dB dB dB dB
SFDR	Spurious Free Dynamic Range 2nd or 3rd Harmonic	5MHz Input 30MHz Input 70MHz Input 140MHz Input	•	74	88 88 82 81		dB dB dB dB
	Spurious Free Dynamic Range 4th Harmonic or Higher	5MHz Input 30MHz Input 70MHz Input 140MHz Input			90 90 90 90		dB dB dB dB
S/(N+D)	Signal-to-Noise Plus Distortion Ratio	5MHz Input 30MHz Input 70MHz Input 140MHz Input	•	69.3	72.7 72.5 72 71.6		dB dB dB dB

内部リファレンスの特性

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 5)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V _{CM} Output Voltage	I _{OUT} = 0	0.5 • V _{DD} − 25mV	0.5 • V _{DD}	0.5 • V _{DD} + 25mV	V
V _{CM} Output Temperature Drift			±25		ppm/°C
V _{CM} Output Resistance	-600μA < I _{OUT} < 1mA		4		Ω
V _{REF} Output Voltage	I _{OUT} = 0	1.225	1.250	1.275	V
V _{REF} Output Temperature Drift			±25		ppm/°C
V _{REF} Output Resistance	-400μA < I _{OUT} < 1mA		7		Ω
V _{REF} Line Regulation	1.7V < V _{DD} < 1.9V		0.6		mV/V

デジタル入力とデジタル出力

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
エンコー	ド入力(ENC ⁺ 、ENC ⁻)		'				
差動エン	コード・モード(ENC ⁻ はGNDに接続さ	れていない)					
V_{ID}	Differential Input Voltage	(Note 8)	•	0.2			V
V _{ICM}	Common Mode Input Voltage	Internally Set Externally Set (Note 8)	•	1.1	1.2	1.6	V
V _{IN}	Input Voltage Range	ENC+, ENC ⁻ to GND	•	0.2		3.6	V
R _{IN}	Input Resistance	(See Figure 10)			10		kΩ
C _{IN}	Input Capacitance	(Note 8)			3.5		pF
シングル	エンド・エンコード・モード(ENC ⁻ はGI	NDに接続されている)					
V _{IH}	High Level Input Voltage	V _{DD} = 1.8V	•	1.2			V
V _{IL}	Low Level Input Voltage	V _{DD} = 1.8V	•			0.6	V
V _{IN}	Input Voltage Range	ENC+ to GND	•	0		3.6	V
R _{IN}	Input Resistance	(See Figure 11)			30		kΩ
C _{IN}	Input Capacitance	(Note 8)			3.5		pF

LINEAD TECHNOLOGY

226214fc

4

デジタル入力とデジタル出力

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
デジタル	入力(CS、SDI、SCK)	·					
V _{IH}	High Level Input Voltage	V _{DD} = 1.8V	•	1.3			V
V _{IL}	Low Level Input Voltage	V _{DD} = 1.8V	•			0.6	V
I _{IN}	Input Current	V _{IN} = 0V to 3.6V	•	-10		10	μА
C _{IN}	Input Capacitance	(Note 8)			3		pF
SD0出力	(オープン・ドレイン出力。SDOを使用する	場合、2kのプルアップ抵抗が必要)					
R _{0L}	Logic Low Output Resistance to GND	V _{DD} = 1.8V, SDO = 0V			200		Ω
I _{OH}	Logic High Output Leakage Current	SDO = 0V to 3.6V	•	-10		10	μА
C _{OUT}	Output Capacitance	(Note 8)			4		pF
デジタル	・・データ出力(CMOSモード:フルデータレ	ートとダブルデータレート)					
0V _{DD} = 1.	.8V						
V _{OH}	High Level Output Voltage	$I_0 = -500 \mu A$	•	1.750	1.790		V
V_{OL}	Low Level Output Voltage	I ₀ = 500μA	•		0.010	0.050	V
0V _{DD} = 1.	.5V						
V _{OH}	High Level Output Voltage	$I_0 = -500 \mu A$			1.488		V
V_{OL}	Low Level Output Voltage	$I_0 = 500 \mu A$			0.010		V
0V _{DD} = 1.	.2V						
V _{OH}	High Level Output Voltage	$I_0 = -500 \mu A$			1.185		V
V_{OL}	Low Level Output Voltage	$I_0 = 500 \mu A$			0.010		V
デジタル	・・データ出力(LVDSモード)						
V_{OD}	Differential Output Voltage	100Ω Differential Load, 3.5mA Mode 100Ω Differential Load, 1.75mA Mode	•	247	350 175	454	mV mV
V _{0S}	Common Mode Output Voltage	100Ω Differential Load, 3.5mA Mode 100Ω Differential Load, 1.75mA Mode	•	1.125	1.250 1.250	1.375	V
R _{TERM}	On-Chip Termination Resistance	Termination Enabled, OV _{DD} = 1.8V			100		Ω

電源要件

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 9)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
CMOS出力モード: フルデータレートとダブルデータレート							
V_{DD}	Analog Supply Voltage	(Note 10)	•	1.7	1.8	1.9	V
OV_{DD}	Output Supply Voltage	(Note 10)	•	1.1		1.9	V
I _{VDD}	Analog Supply Current	DC Input Sine Wave Input	•		82.7 84.5	95	mA mA
I _{OVDD}	Digital Supply Current	Sine Wave Input, OV _{DD} =1.2V			5.5		mA
P _{DISS}	Power Dissipation	DC Input Sine Wave Input, OV _{DD} =1.2V	•		149 159	171	mW mW



電源要件

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 9)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS		
LVDS出力モード									
V_{DD}	Analog Supply Voltage	(Note 10)	•	1.7	1.8	1.9	V		
OV _{DD}	Output Supply Voltage	(Note 10)	•	1.7		1.9	V		
I _{VDD}	Analog Supply Current	Sine Wave Input	•		88.1	101.3	mA		
I _{OVDD}	Digital Supply Current (0V _{DD} = 1.8V)	Sine Input, 1.75mA Mode Sine Input, 3.5mA Mode	•		20.7 40.5	23 44	mA mA		
P _{DISS}	Power Dissipation	Sine Input, 1.75mA Mode Sine Input, 3.5mA Mode	•		196 231	224 262	mW mW		
すべてのと	」 出力モード		J.						
P _{SLEEP}	Sleep Mode Power				0.5		mW		
P _{NAP}	Nap Mode Power				9		mW		
P _{DIFFCLK}		fferential Encode Mode Enabled r Nap or Sleep Modes)			10		mW		

タイミング特性

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
f_S	Sampling Frequency	(Note 10)	•	1		150	MHz
t _L	ENC Low Time (Note 8)	Duty Cycle Stabilizer Off Duty Cycle Stabilizer On	•	3.17 2.0	3.33 3.33	500 500	ns ns
t _H	ENC High Time (Note 8)	Duty Cycle Stabilizer Off Duty Cycle Stabilizer On	•	3.17 2.0	3.33 3.33	500 500	ns ns
t _{AP}	Sample-and-Hold Acquisition Delay Time				0		ns

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
デジタル・	・データ出力(CMOSモード:フルテ	データレートとダブルデータレート)					
$\overline{t_D}$	ENC to Data Delay	C _L = 5pF (Note 8)	•	1.1	1.7	3.1	ns
t _C	ENC to CLKOUT Delay	C _L = 5pF (Note 8)	•	1	1.4	2.6	ns
t _{SKEW}	DATA to CLKOUT Skew	t _D - t _C (Note 8)	•	0	0.3	0.6	ns
	Pipeline Latency	Full Data Rate Mode Double Data Rate Mode			5.0 5.5		Cycles Cycles
デジタル・	・データ出力(LVDSモード)						
$\overline{t_D}$	ENC to Data Delay	C _L = 5pF (Note 8)	•	1.1	1.8	3.2	ns
t _C	ENC to CLKOUT Delay	C _L = 5pF (Note 8)	•	1	1.5	2.7	ns
t _{SKEW}	DATA to CLKOUT Skew	t _D - t _C (Note 8)	•	0	0.3	0.6	ns
	Pipeline Latency				5.5		Cycles

LINEAR TECHNOLOGY

タイミング特性

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
SPIポート	・のタイミング (Note 8)						
t _{SCK}	SCK Period	Write Mode Readback Mode, C _{SDO} = 20pF, R _{PULLUP} = 2k	•	40 250			ns ns
$\overline{t_S}$	CS to SCK Setup Time		•	5			ns
t_{H}	SCK to CS Setup Time		•	5			ns
t _{DS}	SDI Setup Time		•	5			ns
t _{DH}	SDI Hold Time		•	5			ns
t_{DO}	SCK Falling to SDO Valid	Readback Mode, C _{SDO} = 20pF, R _{PULLUP} = 2k	•			125	ns

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

Note 2: すべての電圧値は(注記がない限り) GNDとOGNDを短絡した状態でGNDを基準にしている。

Note 3: これらのピンの電圧をGNDより低くするか V_{DD} より高くすると、内部のダイオードによってクランプされる。この製品はGNDよりも低い、または V_{DD} よりも高い電圧で、ラッチアップを起こさずに100mA以上の入力電流を処理することができる。

Note 4: これらのピンの電圧をGNDよりも低くすると、内部のダイオードによってクランプされる。これらのピンの電圧をVDDよりも高くすると、内部のダイオードによってクランプされない。この製品はGNDよりも低い電圧で、ラッチアップを起こさずに100mA以上の入力電流を処理することができる。

Note 5:注記がない限り、 $V_{DD}=OV_{DD}=1.8V$ 、 $f_{SAMPLE}=150MHz$ 、内部終端がディスエーブルされたLVDS出力、差動 $ENC^+/ENC^-=2V_{P-P}$ の正弦波、入力範囲=差動ドライブで $2V_{P-P}$ 。

Note 6: 積分非直線性は、伝達曲線に最も適合する直線からのコードの偏差として定義される。偏差は量子化幅の中心から測定する。

Note 7: オフセット誤差は、2の補数出力モードで出力コードを00 0000 0000 0000 011 1111 1111 1111 0間でふらつかせるとき、-0.5 LSBから測定したオフセット電圧である。


Note 8: 設計によって保証されており、テストされない。

Note 9:注記がない限り、 V_{DD} = 1.8V、 f_{SAMPLE} = 150MHz、 ENC^+ = シングルエンド1.8Vの方形波、 ENC^- = 0V、入力範囲 = 差動ドライブで $2V_{P-P}$ 、各デジタル出力に5pFの負荷。

Note 10: 推奨動作条件。

タイミング図


フルレートCMOS出力モードのタイミング すべての出力はシングルエンドでCMOSレベル






タイミング図

ダブルデータレートCMOS出力モードのタイミング すべての出力はシングルエンドでCMOSレベル




ダブルデータレートLVDS出力モードのタイミング すべての出力は差動でLVDSレベル




LINEAR


タイミング図










標準的性能特性








標準的性能特性







標準的性能特性


LTC2262-14: Invnnとサンプリング・ レート、5MHz の正弦波入力、 -1dB、各データ出力に5pF







LTC2262-14: SNRとサンプリング・ レートおよびデジタル出力モード、 30MHの正弦波入力、-1dB



226214 G18

ピン機能

すべてのデジタル出力モードで同じピン

A_{IN}+(ピン1):正の差動アナログ入力。

A_{IN}-(ピン2): 負の差動アナログ入力。

GND(ピン3):ADCの電源グランド。

REFH(ピン4、5):ADCの"H"リファレンス。2.2µFのセラミック・ コンデンサを使用してピン6とピン7にバイパスし、0.1µFのセラ ミック・コンデンサを使用してグランドにバイパスします。

REFL(ピン6、7): ADCの"L"リファレンス。2.2μFのセラミック・ コンデンサを使用してピン4とピン5にバイパスし、0.1µFのセラ ミック・コンデンサを使用してグランドにバイパスします。

PAR/SER(ピン8):プログラミング・モード選択ピン。シリアル・ プログラミング・モードをイネーブルするにはグランドに接続し ます。CS、SCK、SDI、SDOはA/Dの動作モードを制御するシリ アル・インタフェースになります。パラレル・プログラミング・モー ドをイネーブルするにはVDDに接続します。この場合、CS、 SCK、SDIは、A/Dの(種類が限定された)動作モードを制御す るパラレル・ロジック入力になります。PAR/SERはグランドまた はデバイスのVDDに直接接続し、ロジック信号ではドライブし ません。

Vnn(ピン9、10、40):1.8Vアナログ電源。0.1µFのセラミック・コ ンデンサを使用してグランドにバイパスします。ピン9とピン10 はバイパス・コンデンサを共有することができます。

ENC+(ピン11):エンコード入力。立ち上がりエッジで変換が 開始されます。

ENC⁻(ピン12):エンコード相補入力。立ち下がりエッジで変 換が開始されます。

 $\overline{\text{CS}}(\text{L'})$: $\overline{\text{CS}}(\text{$ 0V)では、CSはシリアル・インタフェースのチップ・セレクト入力 です。 \overline{CS} が"L"のとき、SCKがイネーブルされ、SDIのデータを モード制御レジスタにシフトします。パラレル・プログラミング・ $\mathcal{E} - \mathcal{F}(PAR/\overline{SER} = V_{DD})$ では、 \overline{CS} はクロック・デューティ・サ イクル・スタビライザを制御します。CSが"L"のとき、クロック・ デューティ・サイクル・スタビライザはオフになり、 \overline{CS} が"H"のと き、クロック・デューティ・サイクル・スタビライザはオンになりま t_{o} CS t_{o} 1.8 t_{o} 3.3 t_{o} 0 t_{o} 1.8 t_{o} 3.3 t_{o} 1 t_{o} 3.3 t_{o} 3 t_{o} 3t

 $SCK(L^2)$ 14): $UPN \cdot TD = UPN \cdot$ 0V)では、SCKはシリアル・インタフェースのクロック入力で す。パラレル・プログラミング・モード $(PAR/\overline{SER} = V_{DD})$ では、 SCKはデジタル出力モードを制御します。SCKが"L"のときは フルレートCMOS出力モードがイネーブルされ、SCKが"H"の ときは(出力電流が3.5mAの)ダブルデータレートLVDS出力 モードがイネーブルされます。SCKは1.8V~3.3Vのロジックで ドライブできます。



ピン機能

SDI(ピン15):シリアル・プログラミング・モード (PAR/ \overline{SER} = 0V)では、SDIはシリアル・インタフェースのデータ入力です。 SDIのデータはSCKの立ち上がりエッジでモード制御レジスタにクロックインされます。パラレル・プログラミング・モード (PAR/ \overline{SER} = VDD)では、SDIを使用してデバイスをパワーダウンさせることができます。SDIが"L"のとき、デバイスは通常動作します。SDIが"H"のとき、デバイスはスリープ・モードになります。SDIは1.8V~3.3Vのロジックでドライブできます。

SDO(ピン16):シリアル・プログラミング・モード(PAR/SER = 0V)では、SDOはオプションのシリアル・インタフェースのデータ出力です。SDOのデータは、モード制御レジスタから読み出してSCKの立ち下がりエッジでラッチすることができます。SDOはオープン・ドレインのNMOS出力で、1.8V~3.3V~2kのプルアップ抵抗を外付けする必要があります。モード制御レジスタから読み出す必要がない場合は、プルアップ抵抗は不要で、SDOを未接続のままにしておくことができます。パラレル・プログラミング・モード(PAR/SER = VDD)では、SDOは使用されないので接続しません。

OGND(ピン25):出力ドライバのグランド。

OV_{DD}(ピン26):出力ドライバの電源。0.1µFのセラミック・コンデンサを使ってグランドにバイパスします。

 V_{CM} (ピン37): 公称 V_{DD} /2に等しい同相バイアス出力。 V_{CM} は アナログ入力の同相レベルをバイアスするのに使用します。 0.1μ Fのセラミック・コンデンサを使ってグランドにバイパスします。

VREF(ピン38):リファレンス電圧出力。1µFのセラミック・コンデンサを使ってグランドにバイパスします。公称1.25Vです。

SENSE (ピン39): リファレンス・プログラミング・ピン。SENSEを V_{DD} に接続すると、内部リファレンスと $\pm 1V$ の入力範囲が選択されます。SENSEをグランドに接続すると、内部リファレンスと $\pm 0.5V$ の入力範囲が選択されます。SENSEに $0.625V\sim1.3V$ の外部リファレンスを印加すると、 $\pm 0.8 \bullet V_{SENSE}$ の入力範囲が選択されます。

フルレート CMOS 出力モード

下記のすべてのピンはCMOS出力レベル(OGNDから $OV_{DD})$ を備えています。

D0~D13(ピン17~24、29~34):デジタル出力。D13がMSBです。

CLKOUT⁺の反転バージョン。

CLKOUT⁺(**ピン28**): データ出力クロック。デジタル出力は 通常CLKOUT⁺の立ち下がりエッジと同時に遷移します。 CLKOUT⁺の位相は、モード制御レジスタをプログラムすることにより、デジタル出力に対して遅らせることもできます。

DNC(ピン35):このピンは接続しないでください。

OF(ピン36): オーバーフロー/アンダーフロー・デジタル出力。 OFはオーバーフローやアンダーフローが生じると"H"になります。

ダブルデータレートCMOS出力モード

下記のすべてのピンはCMOS出力レベル(OGNDから OVDD) を備えています。

D0_1~D12_13(ピン18、20、22、24、30、32、34):ダブルデータレート・デジタル出力。2つのデータ・ビットが各出力ピンに多重化されます。CLKOUT⁺が"L"のとき、偶数データ・ビット(D0、D2、D4、D6、D8、D10、D12)が現れます。CLKOUT⁺が"H"のとき、奇数データ・ビット(D1、D3、D5、D7、D9、D11、D13)が現れます。

CLKOUT⁺の反転バージョン。

CLKOUT⁺(ピン28): データ出力クロック。デジタル出力は通常 CLKOUT⁺の立ち下がりエッジおよび立ち上がりエッジと同時に遷移します。 CLKOUT⁺の位相は、モード制御レジスタを プログラムすることにより、デジタル出力に対して遅らせることもできます。

DNC(ピン17、19、21、23、29、31、33、35): これらのピンは接続しないでください。

OF(ピン36): オーバーフロー/アンダーフロー・デジタル出力。 OFはオーバーフローやアンダーフローが生じると"H"になります。

ダブルデータレート LVDS 出力モード

下記のすべてのピンは LVDS 出力レベルを備えています。 出力電流レベルはプログラム可能です。各 LVDS 出力ペア のピンの間にはオプションの 100Ω の内部終端抵抗が備 わっています。

D0_1⁻/D0_1⁺~D12_13⁻/D12_13⁺(ピン17/18、19/20、21/22、23/24、29/30、31/32、33/34):ダブルデータレート・デジタル出力。2つのデータ・ビットが各差動出力ペアに多重化されま

LINEAR

ピン機能

す。 $CLKOUT^+$ が"L"のとき、偶数データ・ビット(D0, D2, D4, D6, D8, D10, D12)が現れます。 $CLKOUT^+$ が"H"のとき、奇数データ・ビット(D1, D3, D5, D7, D9, D11, D13)が現れます。

CLKOUT⁺(ピン27/28):データ出力クロック。デジタル 出力は通常CLKOUT⁺の立ち下がりエッジおよび立ち上がり エッジと同時に遷移します。CLKOUT⁺の位相は、モード制御レジスタをプログラムすることにより、デジタル出力に対して遅らせることもできます。

OF⁻/**OF**⁺(ピン35/36):オーバーフロー/アンダーフロー・デジタル出力。OF⁺はオーバーフローやアンダーフローが生じると"H"になります。

機能ブロック図




図1. 機能ブロック図



コンバータの動作

LTC2262-14は単一1.8V電源で動作する低消費電力14ビット 150Msps A/Dコンバータです。アナログ入力は差動でドライブします。エンコード入力は差動で、または消費電力を下げるためシングルエンドでドライブすることができます。デジタル出力は、CMOS、(出力ライン数を半分に減らすための)ダブルデータレートCMOS、または(システム内のデジタル・ノイズを減らすための)ダブルデータレートLVDSにすることができます。シリアルSPIポートを介してモード制御レジスタをプログラムすることにより、多くの追加機能を選択することができます。「シリアル・プログラミング・モード」のセクションを参照してください。

アナログ入力

アナログ入力は差動CMOSサンプル・ホールド回路です(図2)。入力は、 V_{CM} 出力ピンによって設定される同相電圧(公称 $V_{DD}/2$)を中心にして差動でドライブする必要があります。2V の入力範囲の場合、入力は V_{CM} -0.5Vから V_{CM} +0.5Vまで振幅させます。入力間には180°の位相差が必要です。

入力ドライブ回路

入力フィルタ

可能であれば、アナログ入力の間近にRCローパス・フィルタを置きます。このローパス・フィルタはドライブ回路をA/Dのサンプル・ホールドのスイッチング回路から絶縁し、ドライブ回路の広帯域ノイズも制限します。入力RCフィルタの一例を図3に示します。RC部品の値はアプリケーションの入力周波数に基づいて選択します。

トランス結合回路

2次側にセンタータップを備えたRFトランスによってドライブされるアナログ入力を図3に示します。センタータップは V_{CM} でバイアスされており、A/Dの入力を最適DCレベルに設定します。高い入力周波数では、伝送ラインのバラン・トランス(図4~図6)のバランスが良くなるので、A/Dの歪みが小さくなります。




図2. 等価入力回路





図3.トランスを使用したアナログ入力回路5MHz~70MHzの入力周波数に対して推奨

LINEAR TECHNOLOGY

アンプ回路


高速差動アンプによってドライブされるアナログ入力を図7に示します。アンプの出力はA/DにAC結合されているので、アンプの出力の同相電圧を最適に設定して歪みを最小に抑えることができます。

非常に高い周波数では多くの場合、RF利得ブロックの方が差動アンプより歪みが小さくなります。利得ブロックがシングルエンドの場合には、A/Dをドライブする前にトランス回路(図4~図6)で信号を差動に変換します。



T1: MA/COM MABA-007159-000000 T2: MA/COM MABAES0060 抵抗、コンデンサは0402のパッケージ・サイズのもの

図4. 70MHz~170MHzの入力周波数用の 推奨フロントエンド回路



T1: MA/COM MABA-007159-000000 T2: COILCRAFT WBC1-1LB 抵抗、コンデンサは0402のパッケージ・サイズのもの

図5. 170MHz~270MHzの入力周波数用の 推奨フロントエンド回路




図6.270MHzを超える入力周波数用の 推奨フロントエンド回路



リファレンス

LTC2262-14は1.25V電圧リファレンスを内蔵しています。内部リファレンスを使用する2Vの入力範囲の場合、SENSEをV_{DD}に接続します。内部リファレンスを使用する1Vの入力範囲の場合、SENSEをグランドに接続します。外部リファレンスを使用する2Vの入力範囲の場合、1.25Vのリファレンス電圧をSENSEに印加します(図9)。

0.625V \sim 1.30Vの電圧をSENSEに印加することによって入力 範囲を調整することができます。入力範囲は $1.6 \cdot V_{SENSE}$ になります。




図7. 高速差動アンプを使用した フロントエンド回路

V_{REF}、REFHおよびREFLの各ピンは図8に示されているように バイパスします。REFHとREFLの間の0.1µFコンデンサは(回 路基板の裏側ではなく)できるだけピンに近づけます。




図8. リファレンス回路




図9. 外部1.25Vリファレンスの使用

LINEAD

エンコード入力

エンコード入力の信号品質はA/Dのノイズ性能に強く影響します。エンコード入力はアナログ信号として扱います。回路基板上でそれらを決してデジタル・トレースの隣に配線しないでください。エンコード入力には2つの動作モードがあります。 差動エンコード・モード(図10)とシングルエンド・エンコード・モード(図11)です。

正弦波、PECLまたはLVDSのエンコード入力には、差動エンコード・モードを推奨します(図12、図13)。エンコード入力は内部で10kの等価抵抗を介して1.2Vにバイアスされています。エンコード入力はV_{DD}よりも高くすることができ(最大3.6V)、同相範囲は1.1V~1.6Vです。差動エンコード・モードでは、ENC⁻はグランドよりも200mV以上高く保って、シングルエンド・エンコード・モードを誤ってトリガしないようにします。良好なジッタ性能を得るため、ENC⁺とENC⁻の立ち上がり時間と立ち下がり時間を速くします。

シングルエンド・エンコード・モードはCMOSエンコード入力で使用します。このモードを選択するには、ENC⁻をグランドに接続し、ENC⁺を方形波のエンコード入力でドライブします。 ENC⁺はV_{DD}よりも高くすることができるので(最大3.6V)、1.8V~3.3VのCMOSロジック・レベルを使用することができます。 ENC⁺のスレッショルドは0.9Vです。良好なジッタ性能を得るため、ENC⁺の立ち上がり時間と立ち下がり時間を速くします。

クロック・デューティ・サイクル・スタビライザ

良好な性能を実現するには、エンコード信号のデューティ・サイクルを50%(±5%)にします。オプションのクロック・デューティ・サイクル・スタビライザがイネーブルされていると、エンコードのデューティ・サイクルは30%~70%で変化することができ、デューティ・サイクル・スタビライザは一定の50%内部デューティ・サイクルを維持します。エンコード信号の周波数が変化するか、またはオフすると、デューティ・サイクル・スタビライザ回路が入力クロックにロックするのに100クロック・サイクルを要します。デューティ・サイクル・スタビライザはモード制御レジスタA2(シリアル・プログラミング・モード)またはCS(パラレル・プログラム・モード)によってイネーブルされます。




図10. 差動エンコード・モードの 等価エンコード入力回路




図11. シングルエンド・エンコード・モードの 等価エンコード入力回路




図12. 正弦波のエンコード・ドライブ




図13, PECLまたは LVDSのエンコード・ドライブ



サンプリング・レートを即座に変更する必要のあるアプリケーションでは、クロック・デューティ・サイクル・スタビライザをディスエーブルすることができます。デューティ・サイクル・スタビライザをディスエーブルする場合、サンプリング・クロックのデューティ・サイクルが50%(±5%)になるようにしてください。デューティ・サイクル・スタビライザは5Mspsよりも低いサンプリング・レートでは使わないでください。

デジタル出力

デジタル出力モード

LTC2262-14は、3種類のデジタル出力モード、つまり、フルレートCMOSモード、(出力ライン数を半分に減らすための)ダブルデータレートCMOSモード、(システム内のデジタル・ノイズを減らすための)ダブルデータレートLVDSモードで動作可能です。出力モードはモード制御レジスタA3(シリアル・プログラミング・モード)またはSCK(パラレル・プログラミング・モード)によって設定されます。ダブルデータレートCMOSはパラレル・プログラミング・モードでは選択できないことに注意してください。

フルレート CMOS モード

フルレートCMOSモードでは、14のデジタル出力 ($D0\sim D13$)、オーバーフロー (OF)、データ出力クロック ($CLKOUT^+$ 、 $CLKOUT^-$)がCMOS出力レベルになります。出力は OV_{DD} と OGNDから電力を供給され、A/Dコア電源とグランドからは絶縁されています。 OV_{DD} は $1.1V\sim 1.9V$ の範囲をとることができるので、 $1.2V\sim 1.8V$ のCMOSロジック出力が可能です。

良好な性能を得るため、デジタル出力は最小限の容量性負荷をドライブするようにします。負荷容量が10pFより大きい場合、デジタル・バッファを使用します。

ダブルデータレート CMOS モード

ダブルデータレートCMOSモードでは、2つのデータ・ビットが多重化されて各データピンに出力されます。これにより、必要なデータ・ラインの数が7だけ減るので、基板配線が簡単になり、データを受け取るのに必要な入力ピンの個数が減ります。7つのデジタル出力(D0_1、D2_3、D4_5、D6_7、D8_9、D10_11、D12_13)、オーバーフロー(OF)、データ出力クロック(CLKOUT⁺、CLKOUT⁻)がCMOS出力レベルになります。出力はOV_{DD}とOGNDから電力を供給され、A/Dコア電源とグランドからは絶縁されています。OV_{DD}は1.1V~1.9Vの範囲をとることができるので、1.2V~1.8VのCMOSロジック出力が可能です。

良好な性能を得るため、デジタル出力は最小限の容量性負荷

をドライブするようにします。負荷容量が10pFより大きい場合、 デジタル・バッファを使用します。

高いサンプリング・レートでダブルデータレートCMOSモードを使用すると、SNRがわずかに劣化します(「標準的性能特性」のセクションを参照)。100MHzを超えるサンプル周波数では、DDR CMOSは推奨しません。

ダブルデータレートLVDSモード

ダブルデータレートLVDSモードでは、2つのデータ・ビットが多重化されて各差動出力ペアに出力されます。デジタル出力データのための7つのLVDS出力ペア $(D0_1^+/D0_1^- \sim D12_13^+/D12_13^-)$ があります。オーバーフロー (OF^+/OF^-) とデータ出力クロック $(CLKOUT^+/CLKOUT^-)$ はそれぞれLVDS出力ペアを備えています。

デフォルトでは、出力は標準LVDSレベルです。つまり、出力電流が3.5mA、出力同相電圧が1.25Vです。各LVDS出力ペアには100Ωの外付け差動終端抵抗が必要です。終端抵抗はLVDSレシーバにできるだけ近づけて配置します。

出力は OV_{DD} とOGNDから電力を供給され、A/Dコア電源とグランドからは絶縁されています。LVDSモードでは、 OV_{DD} を1.8Vにする必要があります。

プログラム可能な LVDS 出力電流

LVDSモードでは、デフォルトの出力ドライバ電流は3.5mAです。この電流はモード制御レジスタA3をシリアル・モードでプログラムすることにより調整することができます。使用可能な電流レベルは1.75mA、2.1mA、2.5mA、3mA、3.5mA、4mAおよび4.5mAです。

オプションのLVDSドライバの内部終端

ほとんどの場合、100Ωの外付け終端抵抗を使用するだけで LVDSの優れた信号品質が得られます。さらに、モード制御レジスタA3をシリアル・モードでプログラムすることにより、オプションの100Ωの内部終端抵抗をイネーブルすることができます。内部終端はレシーバ側の不完全な終端によって生じる反射を吸収する効果があります。内部終端がイネーブルされると、出力ドライバ電流が1.6倍に増加し、ほぼ同じ出力電圧振幅を維持します。

オーバーフロー・ビット

アナログ入力にオーバーレンジまたはアンダーレンジが生じると、オーバーフロー出力ビット(OF)がロジック"H"を出力します。オーバーフロー・ビットにはデータ・ビットと同じパイプライン 待ち時間があります。



出力クロックの位相シフト

フルレートCMOSモードでは、データ出力ビットは通常、CLKOUT⁺の立ち下がりエッジと同時に変化するので、CLKOUT⁺の立ち上がりエッジを使って出力データをラッチすることができます。ダブルデータレートCMOSおよびダブルデータレートLVDSの各モードでは、データ出力ビットは通常、CLKOUT⁺の立ち下がりエッジおよび立ち上がりエッジと同時に変化します。データをラッチするときに適切なセットアップ時間とホールド時間を与えるために、電圧出力ビットに対してCLKOUT⁺信号の位相をシフトさせる必要があることがあります。ほとんどのFPGAはこの機能を備えており、これが一般にタイミングを調整する最良のポイントです。

LTC2262-14は、モード制御レジスタA2をシリアル・モードでプログラムすることにより、CLKOUT⁺/CLKOUT⁻信号の位相をシフトすることもできます。出力クロックは0°、45°、90°または135°だけシフトすることができます。位相シフト機能を使うには、クロック・デューティ・サイクル・スタビライザをオンする必要があります。もう1つの制御レジスタ・ビット(CLKINV)は、位相シフトとは関係なくCLKOUT⁺とCLKOUT⁻の極性を反転させることができます。これら2つの機能を組み合わせると、45°から315°までの位相シフトが可能になります(図14)。

データ・フォーマット

アナログ入力電圧、デジタル・データ出力ビット、およびオーバーフロー・ビットの相関を表1に示します。デフォルトでは、出力データ・フォーマットはオフセット・バイナリです。モード制御レジスタA4をシリアル・モードでプログラムすることにより、2の補数のフォーマットを選択することができます。




図14. CLKOUTの位相シフト

表1. 出力コードと入力電圧

A _{IN} ⁺ -A _{IN} ⁻ (2V範囲)	0F	D13-D0 (オフセット・バイナリ)	D13-D0 (2の補数)
>1.000000V	1	11 1111 1111 1111	01 1111 1111 1111
+0.999878V	0	11 1111 1111 1111	01 1111 1111 1111
+0.999756V	0	11 1111 1111 1110	01 1111 1111 1110
+0.000122V	0	10 0000 0000 0001	00 0000 0000 0001
+0.000000V	0	10 0000 0000 0000	00 0000 0000 0000
-0.000122V	0	01 1111 1111 1111	11 1111 1111 1111
-0.000244V	0	01 1111 1111 1110	11 1111 1111 1110
-0.999878V	0	00 0000 0000 0001	10 0000 0000 0001
-1.000000V	0	00 0000 0000 0000	10 0000 0000 0000
≤ - 1.000000V	1	00 0000 0000 0000	10 0000 0000 0000

デジタル出力ランダマイザ

A/Dのデジタル出力からの干渉を避けられない場合があります。デジタル信号による干渉は、容量性や誘導性の結合またはグランド・プレーンを介した結合から生じる可能性があります。結合係数が小さくても、ADCの出力スペクトルに不要なトーンを生じることがあります。デジタル出力をデバイスから送出する前にランダム化することにより、これらの不要トーンをランダム化し、不要トーンの振幅を減少させることができます。

デジタル出力は、LSBと他のすべてのデータ出力ビットの間で排他的論理和ロジック演算を行うことによって「ランダム化」されます。デコードするには、逆の演算を行います。つまり、LSBと他のすべてのビットの間で排他的論理和演算を行います。 LSB、OF、CLKOUTの各出力は影響を受けません。出力ランダマイザは、モード制御レジスタA4をシリアル・モードでプログラムすることによってイネーブルされます。

交互ビット極性

回路基板のデジタル帰還を減らすもうひとつの機能は、交互 ビット極性モードです。このモードがイネーブルされると、すべ ての奇数ビット(D1、D3、D5、D7、D9、D11、D13)が出力バッ ファの前で反転します。偶数ビット(D0、D2、D4、D6、D8、D10、 D12)、OF、CLKOUTは影響されません。これにより、回路基板 のグランド・プレーンのデジタル電流を減らして、(特に非常に 小さいアナログ入力信号の場合)デジタル・ノイズを減らすこと ができます。

A/Dの入力にミッドスケールを中心にした非常に小さい信号があるとき、デジタル出力はほとんどが1とほとんどが0の間をトグルします。このようにほとんどのビットを同時に切り替えると大きな電流がグランド・プレーンを流れます。交互ビット極性

226214fc



19

モードは1つおきにビットを反転させることにより、ビットの半数を"H"に遷移させ、ビットの半数を"L"に遷移させます。これにより、一次近似では、グランド・プレーンを流れる電流がキャンセルされ、デジタル・ノイズが減少します。

デジタル出力は、奇数ビット(D1、D3、D5、D7、D9、D11、D13)を反転することにより、レシーバによってデコードされます。交互ビット極性モードはデジタル出力ランダマイザからは独立しています。つまり、どちらかの機能だけをオンすることも、両方の機能を同時にオンすることも、両方の機能を同時にオフすることも可能です。交互ビット極性モードがオンしているとき、データ・フォーマットはオフセット・バイナリで、2の補数の制御ビットは無効です。交互ビット極性モードは、モード制御レジスタA4をシリアル・モードでプログラムすることによってイネーブルされます。

デジタル出力のテストパターン

A/Dへのデジタル・インタフェースのインサーキット・テストを可能にするため、A/Dのデータ出力(OF、D13~D0)を既知の値に強制するいくつかのテスト・モードがあります。

オール1:すべての出力が1。

オール0:すべての出力が0。

交替: 交互に替わるサンプルの出力がオール1からオール0 に変化する。

格子縞:交互に替わるサンプルの出力が101010101010101 から01010101010101010に変化する。

CLKOUT — CLKOUT

OF — OF

D13 — D13/D0

D12/D0

D2/D0

RANDOMIZER
ON D1

D1/D0

D0

D0

D1/D0

図15. デジタル出力ランダマイザの機能的に等価な回路

デジタル出力のテストパターンは、モード制御レジスタA4をシリアル・モードでプログラムすることによってイネーブルされます。テストパターンがイネーブルされると、他のすべてのフォーマット・モード(2の補数、ランダマイザ、交互ビット極性)をオーバーライドします。

出力ディスエーブル

モード制御レジスタA3をシリアル・モードでプログラムすることにより、デジタル出力をディスエーブルすることができます。OFやCLKOUTを含むすべてのデジタル出力がディスエーブルされます。高インピーダンスのこのディスエーブル状態は長期間の休止状態のためのもので、複数のコンバータの間でデータ・バスをフルスピードで多重化するには遅すぎて使えません。

スリープ・モードとナップ・モード

節電のため、A/Dをスリープ・モードまたはナップ・モードにすることができます。スリープ・モードでは、A/Dコンバータ全体がパワーダウンし、0.5 mWの消費電力になります。スリープ・モードは、モード制御レジスタA1(シリアル・プログラミング・モード)、またはSDI(パラレル・プログラミング・モード)によってイネーブルされます。スリープ・モードから回復するのに要する時間は、 V_{REF} 、REFHおよびREFLのバイパス・コンデンサの容量によって決まります。図8の推奨値の場合、A/Dは2 ms後に安定します。

ナップ・モードでは、A/Dのコアはパワーダウンしますが、内部リファレンス回路はアクティブなままなので、スリープ・モードよりも速く回復することができます。ナップ・モードからの回復




図16. ランダマイズされたデジタル出力信号の復元



には少なくとも100クロック・サイクルを必要とします。非常に精確なDCセトリングが必要なアプリケーションの場合、50μsを追加することにより、A/Dがナップ・モードから移行するときの消費電流の変化によって生じるわずかな温度変化に対して内蔵リファレンスがセトリングできるようにします。ナップ・モードは、シリアル・プログラミング・モードのモード制御レジスタA1によってイネーブルされます。

デバイスのプログラミング・モード

LTC2262-14の動作モードはパラレル・インタフェースまたはシンプルなシリアル・インタフェースのどちらでもプログラム可能です。シリアル・インタフェースの方が柔軟性があり、使用可能なすべてのモードをプログラムすることができます。パラレル・インタフェースはそれに比べて限定されており、プログラムできるのはよく使用されるモードのいくつかだけです。

パラレル・プログラミング・モード

パラレル・プログラミング・モードを使用するには、PAR/ \overline{SER} を V_{DD} に接続します。 \overline{CS} 、 \overline{SCK} 、 \overline{SDI} の各ピンはバイナリ・ロジック入力で、特定の動作モードを設定します。これらのピンは V_{DD} またはグランドに接続するか、あるいは、1.8V、2.5Vまたは 3.3Vの \overline{CMOS} ロジックでドライブすることができます。 \overline{CS} 、 \overline{SCK} および \overline{SDI} によって設定されるモードを表 \overline{SCS}

表2. パラレル・プログラミング・モードの制御ビット (PAR/SER = VDD)

ピン	説明
CS	クロック・デューティ・サイクル・スタビライザの制御ビット 0 = クロック・デューティ・サイクル・スタビライザをオフ 1 = クロック・デューティ・サイクル・スタビライザをオン
SCK	デジタル出力モードの制御ビット 0 = フルレートCMOS出力モード 1 = ダブルデータレートLVDS出力モード (LVDS電流が3.5mA、内部終端はオフ)
SDI	パワーダウン制御ビット 0 = 通常動作 1 = スリープ・モード

シリアル・プログラミング・モード

シリアル・プログラミング・モードを使用するには、PAR/SERをグランドに接続します。CS、SCK、SDI、SDOの各ピンは、A/Dのモード制御レジスタをプログラムするシリアル・インタフェースになります。データは16ビットのシリアル・ワードでレジスタに書き込まれます。レジスタの内容を検証するため、データをレジスタから読み出すこともできます。

シリアル・データ転送は \overline{CS} が"L"になると開始されます。SDIピンのデータはSCKの最初の16個の立ち上がりエッジでラッチされます。最初の16個の後のSCKの立ち上がりエッジはどれも無視されます。データ転送は \overline{CS} が再度"H"になると終了します。

16ビットの入力ワードの最初のビットはR/Wビットです。次の7 ビットはレジスタのアドレス(A6:A0)です。最後の8ビットはレ ジスタのデータ(D7:D0)です。

R/Wビットが"L"の場合、シリアル・データ(D7:D0)が、アドレス・ビット(A6:A0)によって設定されるレジスタに書き込まれます。R/Wビットが"H"の場合、アドレス・ビット(A6:A0)によって設定されるレジスタ内のデータがSDOピンで読み出されます(タイミング図を参照)。読み出しコマンドの間レジスタは更新されず、SDIのデータは無視されます。

SDOピンはオープン・ドレイン出力で、200Ωのインピーダンスでグランドにプルダウンします。SDOを介してレジスタのデータを読み出す場合、2kのプルアップ抵抗を外付けする必要があります。シリアル・データが書込み専用で読み出しの必要がない場合には、SDOはフロートさせておくことができるので、プルアップ抵抗は不要です。

モード制御レジスタのマップを表3に示します。

ソフトウェアによるリセット

シリアル・プログラミングを使用する場合、電源がオンして安定した後できるだけ早くモード制御レジスタをプログラムします。最初のシリアル・コマンドは、すべてのレジスタのデータ・ビットをロジック0にリセットするソフトウェア・リセットでなければなりません。ソフトウェア・リセットを実行するには、リセット・レジスタのビットD7にロジック1を書き込みます。リセットSPI書き込み命令が完了した後、ビットD7は自動的に再度ゼロに設定されます。

接地とバイパス

LTC2262-14には、切れ目のないクリーンなグランド・プレーンを備えたプリント基板が必要です。内部グランド・プレーンを備えた多層基板を推奨します。プリント回路基板のレイアウトでは、デジタル信号ラインとアナログ信号ラインをできるだけ分離します。特に、アナログ信号トラックの横やADCの下にデジタル・トラックを通さないように注意する必要があります。

V_{DD}、OV_{DD}、V_{CM}、V_{REF}、REFH、REFLの各ピンには、高品質のセラミック・バイパス・コンデンサを使います。バイパス・コン



デンサは、できるだけピンの近くに配置する必要があります。特に重要なのはREFHとREFLの間の0.1μFのコンデンサです。このコンデンサは回路基板のA/Dと同じ側に、できるだけデバイスに近づけて(1.5mm以内)配置してください。サイズが0402のセラミック・コンデンサを推奨します。REFHとREFLの間の大きな2.2μFのコンデンサはこれよりいくらか離れてもかまいません。VCMコンデンサはできるだけピンの近くに配置する必要があります。このコンデンサにスペースを与えるため、VREFのコンデンサはもっと離して、またはプリント回路基板の裏側に配置することができます。ピンとバイパス・コンデンサを接続するトレースは短くし、できるだけ幅を広くする必要があります。

アナログ入力、エンコード信号、およびデジタル出力は相互に隣接しないように配線します。これらの信号を互いに絶縁するためのバリヤとして、グランド領域とグランド・ビアを使用します。

熱伝達

LTC2262-14が発生する熱の大部分はダイから底面の露出パッドとパッケージの端子を通ってプリント回路基板に伝わります。優れた電気的特性と熱特性を得るためには、露出パッドをプリント回路基板の大きな接地されたパッドに半田付けする必要があります。

表3. シリアル・プログラミング・モードのレジスタ・マップ

レジスタAO:リセット・レジスタ(アドレスOOh)

D7	D6	D5	D4	D3	D2	D1	D0
リセット	Х	Х	Х	Х	Х	Х	Х

ビット7 **リセット** ソフトウェア・リセット・ビット

0 = 不使用

1 = ソフトウェアによるリセット。すべてのモード制御レジスタが00hにリセットされる。このビットはSPI書き込み命令完了後自動的に再度ゼロに設定される

リセット・レジスタは書き込みのみ

ビット6~0 使用されない、ドントケア・ビット

レジスタA1:パワーダウン・レジスタ(アドレス01h)

D7	D6	D5	D4	D3	D2	D1	D0
X	Х	Х	Х	Х	Х	PWR0FF1	PWR0FF0

ビット7~2 使用されない、ドントケア・ビット

ビット1~0 PWR0FF1:PWR0FF0 パワーダウン制御ビット

00 = 通常動作 01 = ナップ・モード 10 = 不使用

11 = スリープ・モード

レジスタA2:タイミング・レジスタ(アドレス02h)

D7	D6	D5	D4	D3	D2	D1	D0
Х	Χ	Χ	Х	CLKINV	CLKPHASE1	CLKPHASE0	DCS

ビット7~4 使用されない、ドントケア・ビット

ビット3 CLKINV 出力クロック反転ビット

0 = 通常のCLKOUT極性(タイミング図参照)

1 = 反転したCLKOUT極性

ビット2~1 **CLKPHASE1:CLKPHASE0** 出力クロック位相遅延ビット

00 = CLKOUT遅延なし(タイミング図参照)

01 = CLKOUT⁺/CLKOUT⁻を45°だけ遅延(クロック周期 • 1/8) 10 = CLKOUT⁺/CLKOUT⁻を90°だけ遅延(クロック周期 • 1/4) 11 = CLKOUT⁺/CLKOUT⁻を135°だけ遅延(クロック周期 • 3/8)

注記:CLKOUT位相遅延機能を使用する場合、クロック・デューティ・サイクル・スタビライザもオンする必要がある。

ビットO DCS クロック・デューティ・サイクル・スタビライザ・ビット

0 = クロック・デューティ・サイクル・スタビライザをオフ 1 = クロック・デューティ・サイクル・スタビライザをオン



レジスタ A3:出力モード・レジスタ(アドレス03h)

D7	D6	D5	D4	D3	D2	D1	D0
Х	ILVDS2	ILVDS1	ILVDS0	TERMON	OUTOFF	OUTMODE1	OUTMODE0
ビット7	使用されない、ドン	ントケア・ビット					
ビット6~4	ILVDS2:ILVDS0 LVDS出力電流ビット 000 = 3.5mAのLVDS出力ドライバ電流 001 = 4.0mAのLVDS出力ドライバ電流 010 = 4.5mAのLVDS出力ドライバ電流 011 = 不使用 100 = 3.0mAのLVDS出力ドライバ電流 101 = 2.5mAのLVDS出力ドライバ電流 111 = 1.75mAのLVDS出力ドライバ電流						
ビット3	0 = 内部終端をオ			ILVDS0で設定され	た電流の1.6倍。		
ビット2	OUTOFF 出力ディスエーブル・ビット 0 = デジタル出力をイネーブル 1 = デジタル出力をディスエーブルし、出力を高インピーダンスにする						
ビット1~0	OUTMODE1:OUTMODE0 デジタル出力モード制御ビット 00 = フルレートCMOS出力モード 01 = ダブルデータレートLVDS出力モード 10 = ダブルデータレートCMOS出力モード 11 = 不使用						

レジスタA4:データ・フォーマット・レジスタ(アドレス04h) D6

D5

D4

D7

Х	Х	OUTTEST2	OUTTEST1	OUTTEST0	ABP	RAND	TWOSCOMP
ビット7~6	使用されない、ドン	ントケア・ビット					
ビット5〜3	001 = すべてのデ: 011 = すべてのデ: 101 = 格子縞出力 111 = 交替出力パ	力のテストパターン ジタル出力 = 0 ジタル出力 = 1 パターン。OF、D13・	~D0が101 0101 01 つ0が000 0000 0000	01 0101と010 101			
ビット2	ABP 交回 交回 交回 交回 交回 交回 交互ビット極性 1 = 交互ビット極性 1 = 交互ビット極性 1 = 交互ビット極性 カー・フェー・ファイン・ファイン・ファイン・ファイン・ファイン・ファイン・ファイン・ファイン		ド制御ビット				
ビット1	0 = データ出力ラ	ータ出力ランダマイ ンダマイザ・モード ンダマイザ・モード		ット			
ビット0	0 = オフセット・バ 1 = 2の補数のデ-	補数モード制御ビ イナリのデータ・フ ータ・フォーマット ナカフォーマットを:		Jに強制する			

D3

D2


D1

D0



標準的応用例


LTC2262の評価用ボードの回路図





LINEAR

標準的応用例

シルクスクリーンの上面









226214 TA04

22021417

内部第3層









226214 I

内部第5層電源











パッケージ

最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/をご覧ください。

UJ Package 40-Lead Plastic QFN (6mm × 6mm) (Reference LTC DWG # 05-08-1728 Rev Ø)



推奨する半田パッドのピッチと寸法 半田付けされない領域には半田マスクを使用する



- 1. 図面はJEDECのパッケージ外形パリエーション(WJJD-2)
- 2. 図は実寸とは異なる
- 3. すべての寸法はミリメートル
- 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない
- モールドのバリは(もしあれば)各サイドで0.20mmを超えないこと
- 5. 露出パッドは半田メッキとする
- 6. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない

LINEAR

改訂履歴 (改訂履歴は Rev B から開始)

REV	日付	概要	ページ番号
В	8/12	IO _{VDD} をI _{OVDD} に訂正	11
		リセット・レジスタAO、D7の記述を訂正	21
		回路図において、VDDをピン9、10、40に接続	24
С	1/14	1Vの入力範囲の場合の「外部リファレンス」を「内部リファレンス」に訂正	16

関連製品

製品番号	説明	注釈
LT1993-2	高速差動オペアンプ	帯域幅:800MHz、歪み:70dBc(70MHz)、利得:6dB
T1994	低ノイズ、低歪みの完全差動入出力アンプバライバ	低歪み:-94dBc(1MHz)
TC2215	16ビット、65Msps、低ノイズADC	700mW、SNR:81.5dB、SFDR:100dB、64ピンQFNパッケージ
TC2216	16ビット、80Msps、低ノイズADC	970mW、SNR:81.3dB、SFDR:100dB、64ピンQFNパッケージ
TC2217	16ビット、105Msps、低ノイズADC	1190mW、SNR:81.2dB、SFDR:100dB、64ピンQFNパッケージ
TC2202	16ビット10Msps 3.3V ADC、最小ノイズ	140mW、SNR:81.6dB、SFDR:100dB、48ピンQFNパッケージ
TC2203	16ビット25Msps 3.3V ADC、最小ノイズ	220mW、SNR:81.6dB、SFDR:100dB、48ピンQFNパッケージ
TC2204	16ビット、40Msps、3.3V ADC	480mW、SNR:79dB、SFDR:100dB、48ピンQFNパッケージ
TC2205	16ビット、65Msps、3.3V ADC	590mW、SNR:79dB、SFDR:100dB、48ピンQFNパッケージ
TC2206	16ビット、80Msps、3.3V ADC	725mW、SNR:77.9dB、SFDR:100dB、48ピンQFNパッケージ
TC2207	16ビット、105Msps、3.3V ADC	900mW、SNR:77.9dB、SFDR:100dB、48ピンQFNパッケージ
LTC2208	16ビット、130Msps、3.3V ADC、LVDS出力	1250mW、SNR:77.7dB、SFDR:100dB、64ピンQFNパッケージ
LTC2209	16ビット、160Msps、3.3V ADC、LVDS出力	1450mW、SNR:77.1dB、SFDR:100dB、64ピンQFNパッケージ
LTC2220	12ビット、170Msps ADC	890mW、SNR:67.5dB、9mm×9mm QFNパッケージ
TC2220-1	12ビット、185Msps、3.3V ADC、LVDS出力	910mW、SNR:67.7dB、SFDR:80dB、64ピンQFNパッケージ
LTC2224	12ビット、135Msps、3.3V ADC、高IFサンプリング	630mW、SNR:67.6dB、SFDR:84dB、48ピンQFNパッケージ
LTC2249	14ビット、80Msps ADC	230mW、SNR:73dB、5mm×5mm QFNパッケージ
LTC2252	12ビット、105Msps ADC	320mW、SNR:70.2dB、5mm×5mm QFNパッケージ
TC2253	12ビット、125Msps ADC	395mW、SNR:70.2dB、5mm×5mm QFNパッケージ
LTC2254	14ビット、105Msps ADC	320mW、SNR:72.5dB、5mm×5mm QFNパッケージ
LTC2255	14ビット、125Msps低消費電力3V ADC	395mW、SNR:72.5dB、SFDR:88dB、32ピンQFNパッケージ
LTC2256-14/ LTC2257-14/	14ビット、25/40/65Msps超低消費電力1.8V ADC	35mW/49mW/81mW、SNR:74dB、SFDR:88dB、DDR LVDS/DDR CMOS/CMOSの出力、6mm×6mm QFNパッケージ
LTC2258-14		
LTC2259-14/	14ビット、80/105/125Msps超低消費電力1.8V ADC	89mW/106mW/127mW、SNR:73.4dB、SFDR:85dB、
LTC2260-14/		DDR LVDS/ DDR CMOS/CMOSの出力、6mm×6mm QFNパッケージ
LTC2261-14 LTC2262-12	12ビット、150Msps 超低消費電力1.8V ADC	146mW、SNR:70.5dB、SFDR:88dB、
L1C2202-12	12C/下 130Wisps 起医相負电力1.0V ADC	DDR LVDS/ DDR CMOS/CMOSの出力、6mm×6mm QFNパッケージ
LTC2284	14ビット、デュアル105Msps 3V ADC、低クロストーク	540mW、SNR:72.4dB、SFDR:88dB、64ピンQFNパッケージ
LTC2299	デュアルの14ビット80Msps ADC	230mW、SNR:71.6dB、5mm×5mm QFNパッケージ
LT5517	40MHz~900MHz直接変換直交復調器	高いIIP3:800MHzで21dBm、内蔵LO直交ジェネレータ
LT5527	400MHz~3.7GHz高直線性ダウンコンバーティング・ ミキサ	
LT5557	400MHz~3.8GHz高直線性ダウンコンバーティング・ ミキサ	IIP3:2.6GHzで23.7dBm、IIP3:3.5GHzで23.5dBm、NF = 13.2dB、3.3V電源で動作、トランスを内蔵
LT5575	800MHz~2.7GHz直接変換直交復調器	高いIIP3:900MHzで28dBm、内蔵LO直交ジェネレータ、 内蔵RFおよびLOトランス
LTC6400-20	300MHz IF向け、1.8GHz、低ノイズ、 低歪み差動ADCドライバ	固定利得:10V/V、合計入力ノイズ:2.1nV√Hz、 3mm×3mm QFN-16パッケージ
LT6604-2.5/ LT6604-5/ LT6604-10/	デュアル整合2.5MHz、5MHz、10MHz、 15MHzフィルタ、ADCドライバ付き	差動ドライバ付き、デュアル整合4次LPフィルタ。低ノイズ、低歪みアンプ

LT 0114 REV C • PRINTED IN JAPAN © LINEAR TECHNOLOGY CORPORATION 2009