

14ビット、10Msps 低消費電力3VADC

特長

- サンプル・レート:10Msps
- 単一3V電源(2.7V~3.4V)
- 低消費電力:60mW
- SNR:74.4dB
- SFDR:90dB
- 欠落コードなし
- 柔軟な入力:1V_{P-P}~2V_{P-P}の範囲
- フルパワー帯域幅が575MHzのサンプル/ホールド
- クロック・デューティ・サイクル・スタビライザ
- シャットダウン・モードとナップ・モード
- ピン互換ファミリ

125Msps:LTC2253(12ビット)、LTC2255(14ビット) 105Msps:LTC2252(12ビット)、LTC2254(14ビット) 80Msps:LTC2229(12ビット)、LTC2249(14ビット) 65Msps:LTC2228(12ビット)、LTC2248(14ビット) 40Msps:LTC2227(12ビット)、LTC2247(14ビット) 25Msps:LTC2226(12ビット)、LTC2246(14ビット) 10Msps:LTC2225(12ビット)、LTC2245(14ビット)

■ 32ピン(5mm×5mm)QFNパッケージ

アプリケーション

- 無線および有線の広帯域通信
- 画像処理システム
- スペクトル分析
- ポータブル機器

概要

LTC[®]2245は、ダイナミックレンジの広い高周波信号をデジタル化する目的で設計された14ビット、10Msps、低消費電力、3V A/Dコンバータです。LTC2245は、ナイキスト周波数を大きく超える周波数の信号に対するSNRが74.4dB、SFDRが90dBという優れたAC特性を備えているため、要求の厳しい画像処理アプリケーションや通信アプリケーションに最適です。


DC規格では、±1LSB(標準)のINL、±0.5LSB(標準)のDNL、欠落コードがないことが全温度範囲で規定されています。遷移ノイズは1LSB_{RMS}と低く抑えられています。

単一3V電源により、低消費電力動作が可能です。個別の出力電源により、 $0.5V \sim 3.6V$ ロジックをドライブする出力が可能です。


シングルエンドCLK入力によってコンバータ動作を制御します。また、オプションのクロック・デューティ・サイクル・スタビライザにより、広範なクロック・デューティ・サイクルに対してフルスピードで高性能を達成できます。

∠T、LTCおよびLTはリニアテクノロジー社の登録商標です。
その他全ての商標の所有権は、それぞれの所有者に帰属します。

標準的応用例



標準的なINL、2Vレンジ



2245fa




詳細: www.linear-tech.co.jp/LTC2245

絶対最大定格

$OV_{DD} = V_{DD}$ (Note 1, 2)

電源電圧(V _{DD})	4V
デジタル出力のグランド電圧(OGN	D)0.3V∼1V
アナログ入力電圧(Note 3)	0.3V \sim (V _{DD} + 0.3V)
デジタル入力電圧	0.3V \sim (V _{DD} + 0.3V)
デジタル出力電圧	$-0.3V \sim (0V_{DD} + 0.3V)$
電力損失	1500mW
動作温度範囲	
LTC2245C	0°C ~ 70°C
LTC2245I	40°C ~ 85°C
保存温度範囲	65°C ~ 125°C

パッケージ/発注情報



発注オプション テープ・アンド・リール:#TRを付加 無鉛仕上げ:#PBFを付加 無鉛仕上げのテープ・アンド・リール:#TRPBFを付加 無鉛仕上げの製品マーキング:http://www.linear-tech.co.jp/leadfree/

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。

コンバータ特性

●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値(Note 4)。

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Resolution (No Missing Codes)		•	14			Bits
Integral Linearity Error	Differential Analog Input (Note 5)	•	-4	±1	4	LSB
Differential Linearity Error	Differential Analog Input	•	-1	±0.5	1	LSB
Offset Error	(Note 6)	•	-12	±2	12	mV
Gain Error	External Reference	•	-2.5	±0.5	2.5	%FS
Offset Drift				±10		μV/°C
Full-Scale Drift	Internal Reference			±30		ppm/°C
	External Reference			±5		ppm/°C
Transition Noise	SENSE = 1V			1		LSB _{RMS}

TECHNOLOGY TECHNOLOGY

^{*}温度グレードは出荷時のコンテナのラベルで識別されます。

アナログ入力

●は全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値(Note 4)。

SYMBOL	PARAMETER	CONDITIONS		MIN	ТҮР	MAX	UNITS
V _{IN}	Analog Input Range (A _{IN} ⁺ – A _{IN} ⁻)	2.7V < V _{DD} < 3.4V (Note 7)	•		±0.5V to ±1V		V
V _{IN,CM}	Analog Input Common Mode (A _{IN} ⁺ + A _{IN} ⁻)/2	Differential Input (Note 7) Single Ended Input (Note 7)	•	1 0.5	1.5 1.5	1.9 2	V
I _{IN}	Analog Input Leakage Current	$0V < A_{IN}^+, A_{IN}^- < V_{DD}$	•	-1		1	μА
I _{SENSE}	SENSE Input Leakage	0V < SENSE < 1V	•	-3		3	μА
I _{MODE}	MODE Pin Leakage		•	-3		3	μА
t _{AP}	Sample-and-Hold Acquisition Delay Time				0		ns
t _{JITTER}	Sample-and-Hold Acquisition Delay Time Jitter				0.2		ps _{RMS}
CMRR	Analog Input Common Mode Rejection Ratio				80		dB

ダイナミック精度

● は全動作温度範囲での規格値を意味する。それ以外はT_A = 25°Cでの値。A_{IN} = -1dBFS (Note 4)。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
SNR	Signal-to-Noise Ratio	5MHz Input 70MHz Input	•	72.3	74.4 73.2		dB dB
SFDR	Spurious Free Dynamic Range 2nd or 3rd Harmonic	5MHz Input 70MHz Input	•	76	90 85		dB dB
SFDR	Spurious Free Dynamic Range 4th Harmonic or Higher	5MHz Input 70MHz Input	•	84	95 95		dB dB
S/(N+D)	Signal-to-Noise Plus Distortion Ratio	5MHz Input 70MHz Input	•	71.7	74.4 73.1		dB dB
I _{MD}	Intermodulation Distortion	f _{IN1} = 4.3MHz, f _{IN2} = 4.6MHz			90		dB

内部リファレンスの特性 (Note 4)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V _{CM} Output Voltage	I _{OUT} = 0	1.475	1.500	1.525	V
V _{CM} Output Tempco			±25		ppm/°C
V _{CM} Line Regulation	2.7V < V _{DD} < 3.4V		3		mV/V
V _{CM} Output Resistance	-1mA < I _{OUT} < 1mA		4		Ω



デジタル入力とデジタル出力

● は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値(Note 4)。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
ロジック入力(CLK、OE、SHDN)							
V _{IH}	High Level Input Voltage	V _{DD} = 3V	•	2			V
V _{IL}	Low Level Input Voltage	V _{DD} = 3V	•			0.8	V
I _{IN}	Input Current	V _{IN} = 0V to V _{DD}	•	-10		10	μА
C _{IN}	Input Capacitance	(Note 7)			3		pF
ロジック出	出力	·					
0V _{DD} = 3V							
C _{OZ}	Hi-Z Output Capacitance	OE = High (Note 7)			3		pF
I _{SOURCE}	Output Source Current	V _{OUT} = 0V			50		mA
I _{SINK}	Output Sink Current	V _{OUT} = 3V			50		mA
V _{OH}	High Level Output Voltage	$I_0 = -10\mu A$ $I_0 = -200\mu A$	•	2.7	2.995 2.99		V
V _{0L}	Low Level Output Voltage	I ₀ = 10μA I ₀ = 1.6mA	•		0.005 0.09	0.4	V
OV _{DD} = 2.5	5V	·					
V _{OH}	High Level Output Voltage	I ₀ = -200μA			2.49		V
V _{0L}	Low Level Output Voltage	I ₀ = 1.6mA			0.09		V
OV _{DD} = 1.8	BV	·	, ,				
V _{OH}	High Level Output Voltage	I ₀ = -200μA			1.79		V
V _{0L}	Low Level Output Voltage	I ₀ = 1.6mA			0.09		V

電源要件

●は全動作温度範囲での規格値を意味する。それ以外はTA=25°Cでの値(Note 8)。

SYMBOL	PARAMETER	CONDITIONS		MIN	ТҮР	MAX	UNITS
V_{DD}	Analog Supply Voltage	(Note 9)	•	2.7	3	3.4	V
OV _{DD}	Output Supply Voltage	(Note 9)	•	0.5	3	3.6	V
I _{VDD}	Supply Current		•		20	23	mA
P _{DISS}	Power Dissipation		•		60	69	mW
P _{SHDN}	Shutdown Power	SHDN = H, \overline{OE} = H, No CLK			2		mW
P _{NAP}	Nap Mode Power	SHDN = H, \overline{OE} = L, No CLK			15		mW

タイミング特性

●は全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値(Note 4)。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
f _S	Sampling Frequency	(Note 9)	•	1		10	MHz
tL	CLK Low Time	Duty Cycle Stabilizer Off Duty Cycle Stabilizer On (Note 7)	•	40 5	50 50	500 500	ns ns
t _H	CLK High Time	Duty Cycle Stabilizer Off Duty Cycle Stabilizer On (Note 7)	•	40 5	50 50	500 500	ns ns
t _{AP}	Sample-and-Hold Aperture Delay				0		ns
t _D	CLK to DATA delay	C _L = 5pF (Note 7)	•	1.4	2.7	5.4	ns
	Data Access Time After OE ↓	C _L = 5pF (Note 7)	•		4.3	10	ns
	BUS Relinquish Time	(Note 7)	•		3.3	8.5	ns
Pipeline Latency					5		Cycles

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与えるおそれがある。

Note 2:全ての電圧値は(注記がない限り)GNDとOGNDを結線したグランドを基準にしている。

Note 3: これらのピンの電圧をGNDより低くするか、VDDより高くすると、その電圧は内部のダイオードによってクランプされる。この製品は、GNDより低いか、またはVDDより高い電圧で、ラッチアップを生じることなしに100mAを超える入力電流を処理することができる。

Note 4:注記がない限り、VDD = 3V、f_{SAMPLE} = 10MHz、入力範囲 = 差動ドライブで2V_{P-P}。

Note 5: 積分非直線性は、実際の伝達曲線の端点を通る直線からのコードの偏差として定義されている。偏差は量子化幅の中心から測定される。


Note 6: オフセット誤差は、出力コードが00 0000 0000 0000 と11 1111 1111 1111 の間を往復しているときに、-0.5LSBから測定されたオフセット電圧である。


Note 7: 設計によって保証されており、テストされない。


Note 8: VDD = 3V、fSAMPLE = 10MHz、入力範囲 = 差動ドライブで1VP-P。

Note 9: 推奨動作条件。

標準的性能特性








2245fa

LINEAR TECHNOLOGY


詳細: www.linear-tech.co.jp/LTC2245

標準的性能特性







8192ポイントの2トーンFFT、 f_{IN} = 4.3MHz および4.6MHz、 -1dB、2V レンジ




接地入力時のヒストグラム




SNRと入力周波数、-1dB、 2Vレンジ




SFDRと入力周波数、-1dB、 2Vレンジ




SNRおよびSFDRとサンプル・レート、 2Vレンジ、f_{IN} = 5MHz、-1dB



SNRと入力レベル、f_{IN} = 5MHz、 2Vレンジ




SFDRと入力レベル、f_{IN} = 5MHz、




標準的性能特性

I_{VDD}とサンプル・レート、 5MHzの正弦波入力、-1dB



I_{OVDD} とサンプル・レート、5MHzの 正弦波入力、-1dB、Ovnn = 1.8V



ピン機能

AIN+(ピン1): 正の差動アナログ入力。

AIN-(ピン2): 負の差動アナログ入力。

REFH(ピン3、4): A/D コンバータの"H"リファレンス。これらのピンを相互に短絡させて、 0.1μ Fのセラミック・チップ・コンデンサをピンにできるだけ近づけて使用して、ピン5、6にバイパスします。また、さらに 2.2μ Fのセラミック・チップ・コンデンサを使用してピン5、6にバイパスし、 1μ Fのセラミック・チップ・コンデンサを使用してグランドにバイパスします。

REFL(ピン5、6): A/D コンバータの"L"リファレンス。これらのピンを相互に短絡させて、 0.1μ Fのセラミック・チップ・コンデンサをピンにできるだけ近づけて使用して、ピン3、4にバイパスします。また、さらに 2.2μ Fのセラミック・チップ・コンデンサを使用してピン3、4にバイパスし、 1μ Fのセラミック・チップ・コンデンサを使用してグランドにバイパスします。

 $V_{DD}(ピン7、32): 3V電源。0.1 \mu F のセラミック・チップ・コンデンサを使用して GND にバイパスします。$

GND(ピン8):A/Dコンバータの電源グランド。

CLK(ピン9): クロック入力。立ち上がりエッジで入力のサンプリングが開始されます。

SHDN(ピン10): シャットダウン・モードの選択ピン。SHDNと \overline{OE} をGNDに接続すると通常動作になり、出力がイネーブル されます。SHDNをGNDに接続し、 \overline{OE} を V_{DD} に接続すると 通常動作になり、出力が高インピーダンスになります。SHDN

を V_{DD} に接続し、 \overline{OE} をGNDに接続するとナップ・モードになり、出力が高インピーダンスになります。SHDNと \overline{OE} を V_{DD} に接続するとスリープ・モードになり、出力が高インピーダンスになります。

ŌĒ(ピン11): 出力イネーブル・ピン。 SHDN ピンの機能を参照してください。

D0~D13(ピン12、13、14、15、16、17、18、19、22、23、24、25、26、27):デジタル出力。D13がMSBです。

OGND(ピン20):出力ドライバのグランド。

OV_{DD} (ピン21): 出力ドライバの正電源。0.1μFのセラミック・チップ・コンデンサを使ってグランドにバイパスします。

OF (ピン28): オーバーフロー/アンダーフロー出力。オーバーフローやアンダーフローが生じると"H"になります。

MODE(ピン29):出力形式とクロック・デューティ・サイクル・スタビライザの選択ピン。MODEをGNDに接続すると、オフセット・バイナリの出力形式が選択され、クロック・デューティ・サイクル・スタビライザがオフします。1/3 V_{DD}に接続すると、オフセット・バイナリの出力形式が選択され、クロック・デューティ・サイクル・スタビライザがオンします。2/3 V_{DD}に接続すると、2の補数の出力形式が選択され、クロック・デューティ・サイクル・スタビライザがオンします。V_{DD}に接続すると、2の補数の出力形式が選択され、クロック・デューティ・サイクル・スタビライザがオフします。



ピン機能

SENSE(ピン30): リファレンスのプログラミング・ピン。SENSE を V_{CM} に接続すると、内部リファレンスと $\pm 0.5V$ の入力範囲が選択されます。 V_{DD} に接続すると、内部リファレンスと $\pm 1V$ の入力範囲が選択されます。0.5Vより大きく1Vより小さい外部リファレンスをSENSEに印加すると、 $\pm V_{SENSE}$ の入力範囲が選択されます。 $\pm 1V$ が最大有効入力範囲です。

 V_{CM} (ピン31): 出力と入力の1.5V 同相バイアス。2.2 μ Fのセラミック・チップ・コンデンサを使用してグランドにバイパスします。

GND(露出パッド)(ピン33): A/D コンバータの電源グランド。 パッケージの底面の露出パッドはグランドに半田付けする必要があります。

機能ブロック図





図1. 機能ブロック図



タイミング図



アプリケーション情報

ダイナミック性能

信号対ノイズ+歪み比

信号対ノイズ+歪み比[S/(N+D)]は、ADC出力における基本入力周波数のRMS振幅と、他の全ての周波数成分のRMS振幅の比です。出力の帯域はDCからサンプリング周波数の半分より低い周波数に制限されています。

信号対ノイズ比

信号対ノイズ比(SNR)は、基本入力周波数のRMS振幅と、 最初の5つの高調波とDCを除く他の全ての周波数成分の RMS振幅の比です。

全高調波歪み

全高調波歪み(THD)は入力信号の全高調波の実効値の和と、入力信号の基本波の実効値との比です。帯域外高調波はDCからサンプリング周波数の半分までの周波数帯域でエイリアスを生じます。THDは次のように表されます。

THD = $20\text{Log} \left(\sqrt{(V2^2 + V3^2 + V4^2 + ...Vn^2)} / V1 \right)$

ただし、V1 は基本周波数のRMS 振幅、 $V2 \sim Vn$ は $2 \sim vn$ 次の高調波の振幅です。このデータシートで計算されている THD には5 次までの高調波が全て使用されています。

混変調歪み

A/Dコンバータの入力信号が複数のスペクトル成分で構成されていると、A/Dコンバータの伝達関数の非直線性により、THDに加えて混変調歪み(IMD)が生じることがあります。 IMDは周波数の異なる別の正弦波入力が存在するためにある正弦波入力に生じる変化です。

スプリアスフリー・ダイナミックレンジ(SFDR)

スプリアスフリー・ダイナミックレンジは、入力信号とDCを除いた最大のスペクトル成分であるピーク高調波またはスプリアス・ノイズです。この値は、フルスケール入力信号の実効値を基準にしたデシベル値で表されます。

入力帯域幅

入力帯域幅はフルスケールの入力信号から再構成された基本波の振幅が3dBだけ減少する入力周波数です。



アパーチャ遅延時間

CLKが電源電圧の中間値に達した時点から、入力信号が サンプル・ホールド回路によって保持される瞬間までの時間 です。

アパーチャ遅延ジッタ

変換間でのアパーチャ遅延時間の変動のことです。このランダムな変動により、AC入力のサンプリング時にノイズが生じます。ジッタだけを要因とした場合の信号対ノイズ比は次のようになります。

SNR_{JITTER} = $-20\log (2\pi \cdot f_{IN} \cdot t_{JITTER})$

コンバータの動作

図1に示すように、LTC2245はCMOSパイプライン構成の多段コンバータです。パイプライン構成の6個のADC段を備えており、サンプリングされたアナログ入力は5サイクル後にデジタル値になります(「タイミング図」を参照)。最適なAC性能を得るにはアナログ入力を差動でドライブします。コストが重視されるアプリケーションの場合、高調波歪みがわずかに悪化するシングルエンドでアナログ入力をドライブすることができます。CLK入力はシングルエンドです。LTC2245は、CLK入力ピンの状態で定まる2つのフェーズで動作します。

図1に示すパイプライン構成の各段は、1個のADC、再構成DAC、および段間残差アンプを備えています。動作時、ADCは各段の入力を量子化し、量子化された値はDACによって入力から差し引かれ、残差を生じます。残差は残差アンプによって増幅されて出力されます。奇数段がその残差を出力しているとき偶数段がその残差を取得するように、またその逆になるように、後続段は先行段から位相がずれて動作します。

CLKが"L"のとき、アナログ入力は差動式に直接サンプリングされ、ブロック図に示す「INPUT S/H」(入力サンプル/ホールド)の内部で、入力サンプル・ホールド・コンデンサに移されます。CLKが"L"から"H"に遷移する瞬間、サンプリングされた入力がホールドされます。CLKが"H"の間、ホールドされた入力電圧はサンプル/ホールド・アンプによってバッファされます。このアンプはパイプライン構成の最初のADC段をドライブします。最初の段はCLKの"H"フェーズの間にサンプル/ホールドの出力を取得します。CLKが"L"に戻ると、第1段から残差が生じ、第2段がその残差を取り込みます。同時に、入力S/Hは再度アナログ入力を取り込みます。CLKが"H"に戻ると2番

目の段はその残差を出力し、この残差が3番目の段によって取得されます。同様の過程が3番目、4番目、および5番目の段で繰り返され、5番目の段の残差は最終評価のために6番目の段のADCに送られます。

最初の段に続く各ADC段にはフラッシュ誤差とアンプのオフセット誤差を調節するための追加範囲があります。ADCの全段からの結果は、出力バッファに送る前に、それらの結果を補正ロジックで適切に結合できるようにデジタル動作で同期させます。

サンプル/ホールド動作と入力ドライブ

サンプル/ホールド動作

LTC2245のCMOS 差動サンプル・ホールドの等価回路を図2に示します。アナログ入力はNMOSトランジスタを介してサンプリング・コンデンサ(C_{SAMPLE})に接続されています。各入力に接続されているコンデンサ(C_{PARASITIC})は、各入力に関連した他の全ての容量を合計したものです。




図2. 等価入力回路

CLKが"L"のとき、サンプリング・フェーズの間トランジスタはアナログ入力をサンプリング・コンデンサに接続するので、これらのコンデンサは差動入力電圧まで充電され、さらにこの電圧をトラッキングします。CLKが"L"から"H"に移行するとき、サンプリングされた入力電圧はサンプリング・コンデンサにホールドされます。CLKが"H"になっているホールド・フェーズの間、サンプリング・コンデンサは入力から切り離され、ホールドされた電圧はADCコアに送られて処理されます。CLKが"H"から"L"に遷移すると、入力はサンプリング・コンデンサに

LINEAR TECHNOLOGY

再度接続され、新しいサンプルを収集します。サンプリング・コンデンサには直前のサンプルが引き続きホールドされているので、隣接するサンプル間の電圧変化に比例した充電グリッチがこのときに見られます。直前のサンプルと新しいサンプル間の変化が小さいと、入力で見受けられる充電グリッチは小さくなります。ナイキスト周波数の近くの入力周波数で見られる変化のように、入力の変化が大きいと、さらに大きな充電グリッチが見られます。

シングルエンド入力

コストが重視されるアプリケーションの場合、アナログ入力をシングルエンドでドライブすることができます。シングルエンド入力を行うと、高調波歪みが増加しINLが低下しますが、SNRとDNLは変化しません。シングルエンド入力の場合は、入力信号を使用して $A_{\rm IN}$ *をドライブし、 $A_{\rm IN}$ *を $V_{\rm CM}$ または $0.5V\sim1.5V$ の低ノイズ・リファレンス電圧に接続してください。

同相バイアス

最適な性能を得るには、アナログ入力を差動でドライブします。各入力は1.5Vの同相電圧を中心として、2Vレンジでは±0.5V、1Vレンジでは±0.25Vの振幅が必要です。 V_{CM} 出力ピン(ピン31)を使って同相バイアス・レベルを供給することができます。 V_{CM} はトランスのセンタータップに直接接続してDC入力レベルを設定するか、またはオペアンプの差動ドライバ回路のリファレンス・レベルとして接続することができます。 V_{CM} ピンは、 2.2μ F以上のコンデンサを使って、ADCに近いグランドにバイパスする必要があります。

入力ドライブのインピーダンス

全ての高性能高速ADCの場合と同様、LTC2245のダイナミック性能は入力ドライブ回路、特に2次と3次の高調波の影響を受けることがあります。ソース・インピーダンスとリアクタンスはSFDRに影響を及ぼすことがあります。サンプル・ホールド回路はCLKの立ち下がりエッジで4pFのサンプリング・コンデンサを入力ピンに接続してサンプリング期間を開始します。サンプリング期間はCLKが立ち上がると終了し、サンプリングされた入力をサンプリング・コンデンサにホールドします。入力回路は理想的にはサンプリング期間1/(2FENCODE)の間にサンプリング・コンデンサを完全に充電するのに十分なだけ高

速である必要があります。ただし、これが常に可能とは限らず、不十分なセトリングのためにSFDRが低下することがあります。 不十分なセトリングの影響を最小限に抑えるため、サンプリング・グリッチはできるだけ直線状になるように設計されています。

最高の性能を得るためには、各入力のソース・インピーダンスを100Ω以下にすることを推奨します。差動入力のソース・インピーダンスは整合させる必要があります。よく整合していないと、偶数次高調波、特に2次高調波が大きくなります。

入力ドライブ回路

2次側にセンタータップを備えたRFトランスによってドライブされるLTC2245を図3に示します。2次側のセンタータップはV_{CM}でDCバイアスされており、ADCの入力信号を最適なDCレベルに設定します。トランスの2次側を終端するのは望ましいことです。これにより、サンプル・ホールドによって生じる充電グリッチの同相経路が確保されるからです。図3には巻数比が1:1のトランスが示されています。ADCから見たソース・インピーダンスが各ADC入力で100Ωを超えなければ、他の巻数比を使用することもできます。トランスを使う場合の不利な点は低周波応答の低下です。ほとんどの小型RFトランスは1MHzより低い周波数では性能が低下します。




図3. トランスを使用したシングルエンド入力から 差動入力への変換






図4. アンプを使った差動ドライブ




図5. シングルエンドのドライブ




図6. 等価リファレンス回路

差動アンプを使ってシングルエンド入力信号を差動入力信号に変換する例を図4に示します。この方法の利点は低い入力周波数に対する応答が良いことです。ただし、ほとんどのオペアンプでは、利得帯域幅の制限により、高い入力周波数でのSFDRが制限されます。

シングルエンド入力回路を図5に示します。アナログ入力から 見たインピーダンスを整合させる必要があります。歪みが少な い必要がある場合、この回路は推奨されません。

アナログ入力に接続されている25Ωの抵抗と12pFのコンデンサは2つの役目を果たします。サンプル・ホールドの充電グリッチからドライブ回路を絶縁し、コンバータの入力の広帯域ノイズを制限します。

リファレンスの動作

1.5Vのバンドギャップ・リファレンス、差動アンプ、およびスイッチングと制御の回路で構成されるLTC2245のリファレンス回路を図6に示します。内部電圧リファレンスはピンで選択可能な2V(差動 \pm 1V)または1V(差動 \pm 0.5V)の2つの入力レンジに設定することができます。SENSEピンを V_{DD} に接続すると2Vの範囲が選択され、SENSEピンを V_{CM} に接続すると1Vの範囲が選択されます。

1.5Vのバンドギャップ・リファレンスは2つの機能を果たします。このリファレンスの出力は任意の外部入力回路の同相電圧を設定するためのDCバイアス点を提供します。さらに、差動アンプと一緒に使用されて、内部のADC回路が必要とする差動リファレンス・レベルを生成します。1.5Vリファレンスの出力VCMには外付けのバイパス・コンデンサが必要です。このコンデンサは、内部回路と外部回路に対して高周波で低インピーダンスのグランド経路を確保します。

LINEAR TECHNOLOGY

差動アンプはADCの"H"リファレンスと"L"リファレンスを生成します。高速スイッチング回路がこれらの出力に接続されているので、これらの出力は外部でバイパスする必要があります。各出力には2つのピンがあります。パッケージのインダクタンスを減らすために複数の出力ピンを必要とします。バイパス・コンデンサは図6に示すように接続する必要があります。

ピンで選択可能な範囲の間にくる他の電圧範囲は、図7に示すように、2つの外付け抵抗を使って設定することができます。外部リファレンスを使って、その出力を直接または抵抗分割器を通してSENSEに与えることができます。ロジック・デバイスを使ってSENSEピンをドライブすることは推奨しません。SENSEピンはできるだけコンバータの近くで適切なレベルに接続します。SENSEピンを外部からドライブする場合、1µFのセラミック・コンデンサを使ってデバイスのできるだけ近くでグランドにバイパスします。

入力範囲

入力範囲はアプリケーションに基づいて設定することができます。2Vの入力範囲では優れたSFDRを保ったまま最良のSNRが得られます。1Vの入力範囲のSFDR性能はさらに優れていますが、SNRは5.8dBだけ低下します。

クロック入力のドライブ

CLK 入力はCMOSまたはTTLレベルの信号で直接ドライブすることができます。CLK ピンの前に低ジッタのCMOSコンバータを置いて差動クロックを使うこともできます(図8)。

LTC2245のノイズ特性はアナログ入力に依存しますが、同程度にクロック信号の品質に依存することがあります。クロック信号に何らかのノイズがあると、追加のアパーチャ・ジッタが生じ、本来のADCアパーチャ・ジッタにRMSとして加算されます。





図7, 1.5V レンジの ADC

最大変換レートと最小変換レート

LTC2245の最大変換レートは10Mspsです。ADCが正常に動作するには、CLK信号のデューティ・サイクルを50%(±10%)にします。ADC内部回路が十分なセトリング時間を得て正常に動作するには、半サイクルごとに少なくとも40nsの時間が必要です。

入力クロックのデューティ・サイクルが50%でない場合、オプションのクロック・デューティ・サイクル・スタビライザ回路を使用することができます。この回路はCLKピンの立ち上がりエッジを使って、アナログ入力をサンプリングします。CLKの立ち下がりエッジは無視され、フェーズロック・ループにより内部で立ち下がりエッジが生成されます。入力クロックのデューティ・サイクルは変動することがありますが、クロック・デューティ・サイクル・スタビライザによって内部のデューティ・サイクルは常時50%に維持されます。クロックが長時間オフする場合、デューティ・サイクル・スタビライザ回路のPLLが入力クロックにロックするのに100クロック・サイクルを必要とします。クロック・デューティ・サイクル・スタビライザを使用するには、外付け抵抗を使ってMODEピンを1/3VDDまたは2/3VDDに接続します。

LTC2245のサンプル・レートの下限は、サンプル・ホールド回路の電圧低下によって決まります。このADCのパイプライン・アーキテクチャでは、アナログ信号を小容量のコンデンサに保存することに依存しています。コンデンサは接合部の漏れ電流によって放電します。LTC2245の規定最小動作周波数は1Mspsです。



IF LVDS USE FIN1002 OR FIN1018. FOR PECL, USE AZ1000ELT21 OR SIMILAR

図 8. LVDS または PECL から CMOS へのコンバータを使用した CLK のドライブ



デジタル出力

アナログ入力電圧、デジタル・データ・ビット、およびオーバーフロー・ビットの相互関係を表1に示します。

表1. 出力コードと入力電圧

A _{IN} + – A _{IN} -	0F	D13~D0	D13~D0
(2V レンジ)		(オフセット・バイナリ)	(2の補数)
>+1.000000V	1	11 1111 1111 1111	01 1111 1111 1111
+0.999878V	0	11 1111 1111 1111	01 1111 1111 1111
+0.999756V	0	11 1111 1111 1110	01 1111 1111 1110
+0.000122V	0	10 0000 0000 0001	00 0000 0000 0001
0.000000V	0	10 0000 0000 0000	00 0000 0000 0000
-0.000122V	0	01 1111 1111 1111	11 1111 1111 1111
-0.000244V	0	01 1111 1111 1110	11 1111 1111 1110
-0.999878V	0	00 0000 0000 0001	10 0000 0000 0001
-1.000000V	0	00 0000 0000 0000	10 0000 0000 0000
<-1.000000V	1	00 0000 0000 0000	10 0000 0000 0000

デジタル出力バッファ

1個の出力バッファの等価回路を図9に示します。各バッファはOV_{DD}とOGNDから給電され、ADC電源とグランドからは分離されています。出力ドライバにNチャネル・トランジスタが追加されているので低電圧まで動作可能です。出力に直列接続された内部抵抗により、外部回路から見ると出力は 50Ω に見えるので、外部の減衰抵抗が不要になることがあります。




図9. デジタル出力バッファ

全ての高速/高分解能コンバータの場合と同様、デジタル出力負荷が性能に影響を与えることがあります。デジタル出力と敏感な入力回路の間に生じる恐れのある相互反応を抑えるため、LTC2245のデジタル出力はできるだけ小さな容量性負荷をドライブするようにします。出力はALVCH16373 CMOSラッチなどのデバイスを使ってバッファします。フルスピード動作を行う場合は、容量性負荷を10pF以下に抑えます。

OV_{DD}電圧を低くすることも、デジタル出力からの干渉を減ら すのに役立ちます。

データ形式

LTC2245のパラレル・デジタル出力は、MODEピンを使用して、オフセット・バイナリまたは2の補数の形式を選択できます。 MODEをGNDまたは $1/3V_{DD}$ に接続すると、オフセット・バイナリの出力形式が選択されます。MODEを $2/3V_{DD}$ または V_{DD} に接続すると、2の補数の出力形式が選択されます。外付け抵抗分割器を使って $1/3V_{DD}$ または $2/3V_{DD}$ のロジック値を設定することができます。MODEピンのロジック状態を表2に示します。

表 2. MODE ピンの機能

MODEピン	出力形式	クロック・デューティ・ サイクル・スタビライザ
0	オフセット・バイナリ	オフ
1/3V _{DD}	オフセット・バイナリ	オン
2/3V _{DD}	2の補数	オン
V_{DD}	2の補数	オフ

オーバーフロー・ビット

OFがロジック"H"を出力すると、コンバータにはオーバーレンジまたはアンダーレンジのいずれかが生じます。

LINEAR TECHNOLOGY

出力ドライバの電源

出力専用の電源ピンとグランド・ピンが備わっているので、出力ドライバをアナログ回路から分離することができます。デジタル出力バッファの電源OV_{DD}は、ロジックをドライブするのと同じ電源に接続します。例えば、1.8V電源から電力を供給されているDSPをコンバータがドライブする場合、OV_{DD}は同じ1.8V電源に接続します。

500mV~3.6Vの任意の電圧でOV_{DD}に給電できます。 OGNDはGND~1Vの任意の電圧で電力供給を受けること ができ、OV_{DD}より低くなければなりません。ロジック出力は、 OGNDからOV_{DD}までの範囲で振幅します。

出力イネーブル

出力イネーブル・ピン OEを使って出力をディスエーブルすることができます。 OEを"H"にすると、OFを含む全てのデータ出力がディスエーブルされます。出力の"Hi-Z"状態を使用して、数個のLTC2245のデータ・バスを多重化することができます。

スリープ・モードとナップ・モード

節電のため、コンバータをシャットダウン・モードまたはナップ・モードにすることができます。SHDNをGNDに接続すると通常動作になります。SHDNをVDDに接続し、OEをVDDに接続するとスリープ・モードになり、リファレンスを含む全ての回路をパワーダウンし、電力損失は標準で1mWになります。スリープ・モードから回復するとき、リファレンスのコンデンサを再充電して安定化する必要があるので、出力データが有効になるまで数ミリ秒かかります。SHDNをVDDに接続し、OEをGNDに接続するとナップ・モードになり、電力損失は標準で15mWになります。ナップ・モードでは内蔵リファレンス回路はオンしたままなので、ナップ・モードからの回復はスリープ・モードからの回復よりも速く、標準で100クロック・サイクルしかかかりません。スリープとナップの両方のモードで全てのデジタル出力はディスエーブルされ、"Hi-Z"状態になります。

接地とバイパス

LTC2245には、切れ目のないきれいなグランド・プレーンを備えたプリント回路基板が必要です。内部グランド・プレーンを備えた多層基板を推奨します。プリント回路基板のレイアウトでは、デジタル信号線とアナログ信号線をできるだけ離すようにします。特に、デジタル・トラックをアナログ信号トラックと並べて配置したり、ADCの下に配置したりしないように注意してください。


 V_{DD} 、 OV_{DD} 、 V_{CM} 、REFH、REFL の各ピンには、高品質のセラミック・バイパス・コンデンサを使用します。バイパス・コンデンサは、できるだけピンの近くに配置する必要があります。特に重要なのは、REFH とREFL の間に配置する $0.1\mu F$ のコンデンサです。このコンデンサはできるだけデバイスに近づけて (1.5mm以内)配置してください。0402 サイズのセラミック・コンデンサを推奨します。REFH とREFL の間の大きい2.2 μF コンデンサはこれよりいくらか離れてもかまいません。ピンとバイパス・コンデンサを接続するトレースは短くする必要があり、幅はできるだけ広くします。

LTC2245の差動入力は平行に配線し、互いに近づけるようにします。入力トレースはできるだけ短くして容量を小さくし、ノイズを拾わないようにします。


熱伝達


LTC2245が発生する熱の大部分はダイから底面の露出パッドとパッケージのピンを通ってプリント回路基板に伝わります。優れた電気的性能と熱性能を得るには、露出パッドをPC基板の大きな接地されたパッドに半田付けします。全てのグランド・ピンを面積が十分大きなグランド・プレーンに接続することが重要です。












中間層2 GND






中間層3電源








底面

はんだ面シルク








パッケージ

UH Package 32-Lead Plastic QFN (5mm × 5mm)

(Reference LTC DWG # 05-08-1693)







- 注記: 1. 図はJEDECのパッケージ外形MO-220のパリエーション (WHHD-(X))に含めるよう提案されている(承認待ち)
- 2. 図は実寸とは異なる
- 3. 全ての寸法はミリメートル

- 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 モールドのバリは(もしあれば)各サイドで 0.20mm を超えないこと
- 5. 露出パッドは半田メッキとする
- 6. 灰色の部分はパッケージの上面と底面のピン1の位置の参考に過ぎない

関連製品

製品番号	概要	注釈
LTC1748	14ビット、80Msps、5V ADC	SNR:76.3dB、SFDR:90dB、48ピンTSSOPパッケージ
LTC1750	14ビット、80Msps、5V 広帯域 ADC	最大500MHzのIFアンダーサンプリング、SFDR:90dB
LT1993-2	高速差動オペアンプ	BW:800MHz、歪み:70dBc(70MHz)、利得:6dB
LT1994	低ノイズ、低歪みの完全差動入出力アンプ/ドライバ	低歪み:1MHzで-94dBc
LTC2202	16ビット、10Msps、3.3V ADC、最低ノイズ	150mW、SNR:81.6dB、SFDR:100dB、48ピンQFN
LTC2208	16ビット、130Msps、3.3V ADC、LVDS出力	1250mW、SNR:78dB、SFDR:100dB、64ピンQFN
LTC2220-1	12ビット、185Msps、3.3V ADC、LVDS出力	910mW、SNR:67.7dB、SFDR:80dB、64ピンQFN
LTC2224	12ビット、135Msps、3.3V ADC、高IFサンプリング	630mW、SNR:67.6dB、SFDR:84dB、48ピンQFN
LTC2225	12ビット、10Msps、3V ADC、低消費電力	60mW、SNR:71.3dB、SFDR:90dB、32ピンQFN
LTC2226	12ビット、25Msps、3V ADC、低消費電力	75mW、SNR:71.4dB、SFDR:90dB、32ピンQFN
LTC2227	12ビット、40Msps、3V ADC、低消費電力	120mW、SNR:71.4dB、SFDR:90dB、32ピンQFN
LTC2228	12ビット、65Msps、3V ADC、低消費電力	205mW、SNR:71.3dB、SFDR:90dB、32ピンQFN
LTC2229	12ビット、80Msps、3V ADC、低消費電力	211mW、SNR:70.6dB、SFDR:90dB、32ピンQFN
LTC2236	10ビット、25Msps、3V ADC、低消費電力	75mW、SNR:61.8dB、SFDR:85dB、32ピンQFN
LTC2237	10ビット、40Msps、3V ADC、低消費電力	120mW、SNR:61.8dB、SFDR:85dB、32ピンQFN
LTC2238	10ビット、65Msps、3V ADC、低消費電力	205mW、SNR:61.8dB、SFDR:85dB、32ピンQFN
LTC2239	10ビット、80Msps、3V ADC、低消費電力	211mW、SNR:61.6dB、SFDR:85dB、32ピンQFN
LTC2245	14ビット、10Msps、3V ADC、低消費電力	60mW、SNR:74.4dB、SFDR:90dB、32ピンQFN
LTC2246	14ビット、25Msps、3V ADC、低消費電力	75mW、SNR:74.5dB、SFDR:90dB、32ピンQFN
LTC2247	14ビット、40Msps、3V ADC、低消費電力	120mW、SNR:74.4dB、SFDR:90dB、32ピンQFN
LTC2248	14ビット、65Msps、3V ADC、低消費電力	205mW、SNR:74.3dB、SFDR:90dB、32ピンQFN
LTC2249	14ビット、80Msps、3V ADC、低消費電力	222mW、SNR:73dB、SFDR:90dB、32ピンQFN
LTC2250	10ビット、105Msps、3V ADC、低消費電力	320mW、SNR:61.6dB、SFDR:85dB、32ピンQFN
LTC2251	10ビット、125Msps、3V ADC、低消費電力	395mW、SNR:61.6dB、SFDR:85dB、32ピンQFN
LTC2252	12ビット、105Msps、3V ADC、低消費電力	320mW、SNR:70.2dB、SFDR:88dB、32ピンQFN
LTC2253	12ビット、125Msps、3V ADC、低消費電力	395mW、SNR:70.2dB、SFDR:88dB、32ピンQFN
LTC2254	14ビット、105Msps、3V ADC、低消費電力	320mW、SNR:72.4dB、SFDR:88dB、32ピンQFN
LTC2255	14ビット、125Msps、3V ADC、低消費電力	395mW、SNR:72.5dB、SFDR:88dB、32ピンQFN
LTC2284	14ビット、デュアル、105Msps、3V ADC、低クロストーク	540mW、SNR:72.4dB、SFDR:88dB、64ピンQFN
LT5512	DC~3GHz高信号レベル・ダウンコンバーティング・ミキサ	DC~3GHz、IIP3:21dBm、LOバッファ内蔵
LT5514	デジタル利得制御付き超低歪みIFアンプ/ADCドライバ	1dB BW:450MHz、OIP3:47dB、 デジタル利得制御:1.5dB/ステップで10.5dB~33dB
LT5515	1.5GHz~2.5GHz直接変換直交復調器	高いIIP3:1.9GHzで20dBm、LO直交ジェネレータ内蔵
LT5516	800MHz~1.5GHz直接変換直交復調器	高いIIP3:900MHzで21.5dBm、LO直交ジェネレータ内属
LT5517	40MHz~900MHz直接変換直交復調器	高いIIP3:800MHzで21dBm、LO直交ジェネレータ内蔵
LT5522	600MHz~2.7GHz高直線性ダウンコンバーティング・ミキサ	4.5V ~ 5.25V 電源、IIP3:900MHz で25dBm、 NF = 12.5dB、50 Ωシングルエンドの RFポートと LO ポート