

# 16ビット、200ksps シリアル・サンプリングADC

2000年12月

## 特長

- サンプル・レート：200ksps
- 入力範囲  
ユニポーラ：0V～10V、0V～5V、**および**0V～4V  
バイポーラ：±10V、±5V、**および**±3.3V
- シリアルI/O
- 単一5V電源動作
- 消費電力：65mW標準
- パワーダウン・モード：50 $\mu$ W
- SNR：87dB標準
- 内部リファレンスまたは外部リファレンスで動作
- 28ピンSSOPパッケージ
- ADS7809とAD977Aの改良品セカンド・ソース

## アプリケーション

- 産業用プロセス・コントロール
- 多チャンネル・データ収集システム
- PC用高速データ収集
- デジタル信号処理

## 概要

LTC<sup>®</sup>1609は、200ksps、16ビット・シリアル・サンプリングA/Dコンバータで、単一5V電源で動作し、動作時の消費電力はわずか65mW(標準)です。このデバイスは使いやすく、サンプル・ホールド、高精度リファレンス、スイッチト・キャパシタ逐次比較型A/Dおよび調整された内部クロックを備えています。


入力範囲は、バイポーラ入力が±10V、±5V、および±3.3Vに規定され、ユニポーラ入力が0V～10V、0V～5V、および0V～4Vに規定されています。DCスペックの最大値には、全温度範囲での±3LSBのINLと15ビットでミッシング・コードがないことが含まれます。標準SN比は87dBです。

このADCは高速のシリアル・インタフェースを備えています。シリアル出力データは、内部シリアル・シフト・クロックまたは外部シフト・クロックでクロック・アウトすることができます。独立した変換スタート入力(R/C)とデータ・レディ信号(BUSY)により、FIFO、DSP、マイクロプロセッサに容易に接続できます。

▲、LTC、LTIはリニアテクノロジー社の登録商標です。

## 標準的応用例

±10V入力用に構成された200kHz、16ビット・シリアル・サンプリングADC



# LTC1609

## 絶対最大定格 (Note 1、2)

$V_{ANA}$ .....	7V
$V_{DIG} \sim V_{ANA}$ .....	0.3V
$V_{DIG}$ .....	7V
グラウンド電圧の差 (DGND、AGND1、AGND2)..... $\pm 0.3V$	
アナログ入力 (Note 3)	
$R1_{IN}$ 、 $R2_{IN}$ 、 $R3_{IN}$ .....	$\pm 25V$
CAP.....	$V_{ANA} + 0.3V \sim AGND2 - 0.3V$
REF.....	AGND2に無限に短絡可能 $V_{ANA}$ に瞬間短絡可能

デジタル入力電圧 (Note 4).....	DGND - 0.3V ~ 10V
デジタル出力電圧.....	DGND - 0.3V ~ $V_{DIG} + 0.3V$
消費電力.....	500mW
動作周囲温度範囲	
LTC1609C.....	0 ~ 70
LTC1609I.....	- 40 ~ 85
保存温度範囲..... - 65 ~ 150	
リード温度 (半田付け、10秒).....	300

## パッケージ/発注情報

<p>TOP VIEW</p> <p>G PACKAGE 28-LEAD PLASTIC SSOP <math>T_{JMAX} = 125^{\circ}C</math>, <math>\theta_{JA} = 95^{\circ}C/W</math></p>	<p>ORDER PART NUMBER</p> <p>LTC1609CG LTC1609IG</p>	<p>TOP VIEW</p> <p>SW PACKAGE 20-LEAD PLASTIC SO <math>T_{JMAX} = 125^{\circ}C</math>, <math>\theta_{JA} = 130^{\circ}C/W</math></p>	<p>ORDER PART NUMBER</p> <p>LTC1609CSW LTC1609ISW</p>
--	---	--	---

さらに広い動作温度範囲で仕様が規定されている製品については、当社にお問い合わせください。

## コンバータ特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25$ での値。外部リファレンスを使用 (Note5、6)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Resolution		●	16		Bits
No Missing Codes		●	15		Bits
Transition Noise			0.9		$LSB_{RMS}$
Integral Linearity Error	(Note 7)	●		$\pm 3$	LSB
Differential Linearity Error		●	-2	3	LSB
Bipolar Zero Error	External Reference = 2.5V (Note 8), Bipolar Ranges	●		$\pm 10$	mV

## コンバータ特性

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25$  での値。外部リファレンスを使用 (Note 5、6)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Bipolar Zero Error Drift	Bipolar Ranges		±2		ppm/°C
Unipolar Zero Error	External Reference = 2.5V, Unipolar Ranges	●		±10	mV
Unipolar Zero Error Drift	Unipolar Ranges		±2		ppm/°C
Full-Scale Error Drift			±7		ppm/°C
Full-Scale Error	External Reference = 2.5V (Notes 12, 13)	●		±0.50	%
Full-Scale Error Drift	External Reference = 2.5V		±2		ppm/°C
Power Supply Sensitivity $V_{ANA} = V_{DIG} = V_{DD}$	$V_{DD} = 5V \pm 5\%$ (Note 9)			±8	LSB

## アナログ入力

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25$  での値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{IN}$	Analog Input Range (Note 9)	$4.75V \leq V_{ANA} \leq 5.25V$ , $4.75V \leq V_{DIG} \leq 5.25V$ ,	●	±10, 0V to 5V, etc. (See Tables 1a and 1b)		V
$C_{IN}$	Analog Input Capacitance			10		pF
$R_{IN}$	Analog Input Impedance			See Tables 1a and 1b		k $\Omega$

## ダイナミック精度 (Note 5、14)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$S/(N + D)$	Signal-to-(Noise + Distortion) Ratio	1kHz Input Signal (Note 14) 10kHz Input Signal 20kHz, -60dB Input Signal		87.5 87 30		dB dB dB
THD	Total Harmonic Distortion	1kHz Input Signal, First 5 Harmonics 10kHz Input Signal, First 5 Harmonics		-100 -94		dB dB
	Peak Harmonic or Spurious Noise	1kHz Input Signal 10kHz Input Signal		-102 -94		dB dB
	Full-Power Bandwidth	(Note 15)		275		kHz
	-3dB Input Bandwidth			1		MHz
	Aperture Delay			40		ns
	Aperture Jitter			Sufficient to Meet AC Specs		
	Transient Response	Full-Scale Step (Note 9)			2	$\mu$ s
	Overvoltage Recovery	(Note 16)		150		ns

## 内部リファレンス特性

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25$  での値。(Note 5)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
$V_{REF}$ Output Voltage	$I_{OUT} = 0$	●	2.470	2.500	2.520	V
$V_{REF}$ Output Tempco	$I_{OUT} = 0$		±5			ppm/°C
Internal Reference Source Current			1			$\mu$ A
External Reference Voltage for Specified Linearity	(Notes 9, 10)		2.30	2.50	2.70	V
External Reference Current Drain	External Reference = 2.5V (Note 9)	●			100	$\mu$ A
CAP Output Voltage	$I_{OUT} = 0$		2.50			V

## デジタル入力とデジタル出力

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25$  での値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{IH}$	High Level Input Voltage	$V_{DD} = 5.25V$	●	2.4		V
$V_{IL}$	Low Level Input Voltage	$V_{DD} = 4.75V$	●		0.8	V
$I_{IN}$	Digital Input Current	$V_{IN} = 0V$ to $V_{DD}$	●		±10	μA
$C_{IN}$	Digital Input Capacitance			5		pF
$V_{OH}$	High Level Output Voltage	$V_{DD} = 4.75V$		4.5		V
		$I_O = -10\mu A$				V
			●	4.0		V
$V_{OL}$	Low Level Output Voltage	$V_{DD} = 4.75V$		0.05		V
		$I_O = 160\mu A$				V
			●	0.10	0.4	V
$I_{SOURCE}$	Output Source Current	$V_{OUT} = 0V$		-10		mA
$I_{SINK}$	Output Sink Current	$V_{OUT} = V_{DD}$		10		mA

## タイミング特性

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25$  での値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$t_1$	Convert Pulse Width	(Note 11)	●	40		ns
$t_2$	$R/\bar{C}$ , $\bar{CS}$ to $\overline{BUSY}$ Delay	$C_L = 25pF$	●		80	ns
$t_3$	$\overline{BUSY}$ Low Time		●		3	μs
$t_4$	$\overline{BUSY}$ Delay After End of Conversion			100		ns
$t_5$	Aperture Delay			5		ns
$t_6$	Conversion Time		●		3	μs
$t_7$	Acquisition Time		●	2		μs
$t_6 + t_7$	Throughput Time		●		5	μs
$t_8$	$R/\bar{C}$ Low to $\overline{DATACLK}$ Delay			260		ns
$t_9$	$\overline{DATACLK}$ Period			150		ns
$t_{10}$	DATA Valid Setup Time		●	15		ns
$t_{11}$	DATA Valid Hold Time		●	40		ns
$t_{12}$	External $\overline{DATACLK}$ Period		●	50		ns
$t_{13}$	External $\overline{DATACLK}$ High		●	20		ns
$t_{14}$	External $\overline{DATACLK}$ Low		●	20		ns
$t_{15}$	$R/\bar{C}$ , $\bar{CS}$ to External $\overline{DATACLK}$ Setup Time		●	15	$t_{12}$	ns
$t_{16}$	$R/\bar{C}$ to $\bar{CS}$ Setup Time		●	10		ns
$t_{17}$	External $\overline{DATACLK}$ to SYNC Delay		●	6	50	ns
$t_{18}$	External $\overline{DATACLK}$ to DATA Valid Delay		●	10	50	ns
$t_{19}$	$\bar{CS}$ to External $\overline{DATACLK}$ Rising Edge Delay		●	10		ns
$t_{20}$	Previous DATA Valid After $\bar{CS}$ , $R/\bar{C}$ Low	(Note 9)	●	2.2		μs
$t_{21}$	$\overline{BUSY}$ to External $\overline{DATACLK}$ Setup Time	(Note 9)	●	5		ns
$t_{22}$	$\overline{BUSY}$ Falling Edge to Final External $\overline{DATACLK}$	(Notes 10, 17)	●		1.2	μs
$t_{23}$	TAG Valid Setup Time		●	0		ns
$t_{24}$	TAG Valid Hold Time		●	15		ns

## 電源条件

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25$  での値。(Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{DD}$	Positive Supply Voltage	(Notes 9, 10)	4.75		5.25	V
$I_{DD}$	Positive Supply Current	PWRD = Low	●	13	20	mA
$P_{DIS}$	Power Dissipation	PWRD = Low PWRD = High		65 50	100	mW $\mu$ W

Note 1: 絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。

Note 2: すべての電圧値は、DGND、AGND1、AGND2を連結したグラウンドを基準にした値(特に注記がない場合)。

Note 3: これらのピンの電圧をグラウンドより低くしたり、 $V_{ANA} = V_{DIG} = V_{DD}$ より高くすると、内部ダイオードでクランプされる。このデバイスはグラウンドより低い電圧、または $V_{DD}$ より高い電圧を加えても、ラッチアップを起こさずに100mA以上の入力電流を処理することができる。

Note 4: これらのピン電圧をグラウンドより低くすると、内部ダイオードでクランプされる。このデバイスはグラウンドより低い電圧を加えても、ラッチアップを起こさずに90mAの入力電流を処理することができる。これらのピンは $V_{DD}$ にクランプされない。

Note 5: 注記がない限り、 $V_{DD} = 5V$ 、 $f_{SAMPLE} = 200kHz$ 、 $t_r = t_f = 5ns$ 。

Note 6: 直線性、オフセット、およびフルスケール仕様は、グラウンドを基準にした $V_{IN}$ 入力に適用される。

Note 7: 積分非直線性は伝達曲線の実際のエンドポイントを通過する直線からのコードの偏差として定義される。偏差は量子化幅の中心から測定される。

Note 8: バイポーラ・ゼロ誤差は、出力コードが0000 0000 0000 0000と1111 1111 1111 1111の間で不安定に振れるときに、-0.5LSBから測定したオフセット電圧。ユニポーラ・ゼロ誤差は、出力コードが0000...0000と0000...0001の間で不安定に振れるときに測定したオフセット電圧。

Note 9: 設計により保証されているがテストは行われない。

Note 10: 推奨動作条件。

Note 11: CSが $\bar{L}$ のとき、R/Cの立下りエッジで変換を開始する。変換中にビット決定点でR/Cが $\bar{H}$ に戻ると、わずかな誤差が生じる可能性がある。最良の結果を得るには、変換開始後1.2 $\mu$ s以内にR/Cが $\bar{H}$ に戻るようにする。

Note 12: 図1に示す固定抵抗で測定された値。外部ポテンショメータによりゼロに調整可能。

Note 13: フルスケール誤差は、理想的な最初および最後のコード・トランジションからのワーストケースの-FSまたは+FSの無調整偏差値で、遷移電圧で除算され(フルスケール・レンジでは除算されない)、オフセット誤差の影響を含む。ユニポーラ入力範囲では、フルスケール誤差は、最後のコード・トランジションの理想コード・トランジションからの偏差値で、遷移電圧で除算され、オフセット誤差の影響を含む。

Note 14: dBで表すすべての仕様は、フルスケール $\pm 10V$ 入力を基準にしている。

Note 15: フルパワー帯域幅は、信号対(ノイズ+歪み)比が60dBつまり10ビット精度に低下するフルスケール入力周波数として定義される。

Note 16: ( $2 \cdot FS$ )の入力過電圧印加後に、規定性能に復帰する。

Note 17: 変換中に外部データ・クロックによってデータがシフトアウトされる場合は、変換開始(BUSYが $\bar{L}$ )後1.2 $\mu$ s以内に処理を完了する。これは、外部からの妨害によって変換結果に誤差が生じないようにするのに役立つ。

## ピン機能

R1<sub>IN</sub>(ピン1): アナログ入力。入力範囲に対する接続については、表1および図1を参照してください。

AGND1(ピン2): アナログ・グランド。アナログ・グランド・プレーンに接続します。

R2<sub>IN</sub>(ピン3): アナログ入力。入力範囲に対する接続については、表1および図1を参照してください。

R3<sub>IN</sub>(ピン4): アナログ入力。入力範囲に対する接続については、表1および図1を参照してください。

NC(ピン5、8、10、11、18、20、22、23): 接続なし。

CAP(ピン6): リファレンス・バッファ出力。2.2μFタンタル・コンデンサでバイパスします。

REF(ピン7): 2.5Vリファレンス出力。2.2μFタンタル・コンデンサでバイパスします。外部リファレンスでドライブ可能です。

AGND2(ピン9): アナログ・グランド。アナログ・グランド・プレーンに接続します。

SB/BTC(ピン12): 自然バイナリまたは2の補数データ出力フォーマットを選択します。自然バイナリの場合はこのピンを“H”に、2の補数フォーマットの場合は“L”に接続してください。

EXT/INT(ピン13): 出力データをシフトアウトするためのクロックとして、外部クロックまたは内部クロックを選択します。このピンを“H”に接続すると、出力データをDATACLKピンに印加されるクロックに同期させます。このピンを“L”に接続すると、変換コマンドで、前の変換からの出力データをDATACLKピンに出力される16個のクロック・パルスに同期させて伝送し始めます。

DGND(ピン14): デジタル・グランド。

SYNC(ピン15): 同期出力。EXT/INTが“H”の場合、CSが“L”のときのR/Cの立上りエッジまたはR/Cが“H”のときのCSの立下りエッジのいずれかで、DATACLKピンに印加される外部クロックに同期したパルスをSYNCピンに出力します。

DATACLK(ピン16): EXT/INTの設定レベルによって、入力または出力になります。出力データはこのクロックに同期します。EXT/INTが“H”のとき、このピンには外部シフト・クロックが印加されます。EXT/INTが“L”の場合、各変換ごとに16個のクロック・パルスが出力されます。このピンは変換と変換の間は“L”に保持されます。

DATA(ピン17): シリアル・データ出力。出力データはDATACLKに同期し、フォーマットはSB/BTCによって決まります。外部シフト・クロック・モードでは、16ビットのデータがシフトアウトされた後、CSが“L”で、R/Cが“H”だと、TAGピンのレベルが出力されます。これを使用して、複数のLTC1609からのシリアル・データ出力をディジーチェーン接続にすることができます。EXT/INTが“L”の場合、出力データは、DATACLKに出力される内部シフト・クロックの立上りエッジと立下りエッジの両方で有効になります。変換と変換の間、DATAは変換開始時のTAG入力のレベルに保持されます。

TAG(ピン19): タグ入力は外部クロック・モードで使用されます。EXT/INTが“H”の場合、CSが“L”でR/Cが“H”である限り、TAGに印加されたデジタル入力は16個のDATACLKパルスだけ遅れてDATAピンにシフトアウトされます。

R/C(ピン21): Read/Convert入力。CSが“L”の場合、R/Cの立下りエッジで内部サンプル・ホールドがホールド状態になり、変換が開始されます。CSが“L”の場合、R/Cの立上りエッジでシリアル出力データがイネーブルされます。

CS(ピン24): Chip Select。内部でR/CとORがとられます。R/Cが“L”の場合、CSの立下りエッジで変換が開始されます。R/Cが“H”の場合、CSの立下りエッジでシリアル出力データがイネーブルされます。


BUSY(ピン25): コンバータのステータスを示します。変換実行中は“L”になります。BUSYの立上りエッジでデータが有効になります。BUSYが立ち上がる時、CSまたはR/Cは“H”でなければなりません。そうしなければ信号アキュイジション・タイムなしで別の変換が開始されてしまいます。

PWRD(ピン26): パワーダウン入力。このピンが“H”に接続されている場合、変換が禁止され、消費電力が低下します(10μA標準)。前の変換結果が出力シフト・レジスタに保持されます。

V<sub>ANA</sub>(ピン27): 5Vアナログ電源。0.1μFセラミック・コンデンサと10μFタンタル・コンデンサでグランドにバイパスします。

V<sub>DIG</sub>(ピン28): 5Vデジタル電源。ピン19に直接接続します。

## 機能ブロック図



## アプリケーション情報

## 変換の詳細説明

LTC1609は、逐次比較アルゴリズムと内部サンプル・ホールド回路を使用し、アナログ信号を16ビットのシリアル出力に変換します。このADCは高精度リファレンスと内部クロックを備えています。コントロール・ロジックにより、簡単にマイクロプロセッサやDSPにインタフェースすることができます(タイミング情報については、デジタル・インタフェースの項を参照してください)。

変換スタートは、 $\overline{CS}$ および $R/\overline{C}$ 入力でコントロールされます。変換がスタートすると、逐次比較レジスタ(SAR)がリセットされます。一度変換サイクルが始まると、再スタートすることはできません。

変換中は、内部の16ビット容量性DAC出力が最上位ビット(MSB)から最下位ビット(LSB)にSARでシーケンスされます。図1を参照すると、 $V_{IN}$ 入力はアキュイジション・フェーズ中に、抵抗分割回路を通してサンプル・ホールド・コンデンサに接続され、コンパレータ・オフセットはオートゼロ・スイッチによってゼロになります。このアキュイジション・フェーズでは、 $2\mu\text{s}$ の最小遅延時間が、

サンプル・ホールド・コンデンサがアナログ入力を収集するのに十分な時間を与えます。変換フェーズ中は、オートゼロ・スイッチがオープンして、コンパレータを比較モードにします。入力スイッチは $C_{SAMPLE}$ をグランドにスイッチして、アナログ入力電荷をコンパレータの加算点に送ります。この入力電荷は、容量性DACから供給されるバイナリ・ウェイト電荷と逐次比較されます。




図1. LTC1609簡略等価回路

## アプリケーション情報

ビットの決定は高速コンパレータで行われます。変換が終わると、DAC出力は $V_{IN}$ 入力電荷とバランスします。 $V_{IN}$ 入力信号を表すSARの値(16ビットのデータ・ワード)が16ビット出力シフト・レジスタにロードされます。

### アナログ入力のドライブ

LTC1609のアナログ入力範囲と公称入力インピーダンスを表1aおよび表1bに示します。入力は $\pm 25V$ の過電圧保護が行われています。入力インピーダンスは最小10kになることがあるので、低インピーダンス・ソースでドライブしなければなりません。入力への広帯域ノイズの結合は、図2に示すとおり、入力に1000pFコンデンサを配置すれば小さくすることができます。NPOタイプのコンデンサを使用すれば、歪みが最も小さくなります。コンデンサはできる限りデバイスの入力ピンの近くに配置してください。アンプを使って入力をドライブする場合は、アプリケーションに適した精度、直線性、ノイズのアンプを選択しなければなりません。LTC1609をドライブするのに適したオペアンプを以下にまとめます。詳細については、リニアテクノロジー社のデータ・ブックと、LinearView™ CD-ROMに記載されています。




図2 アナログ入力フィルタリング

LT1007 - 低ノイズ、高精度アンプ。消費電流2.7mA、 $\pm 5V \sim \pm 15V$ 電源。利得帯域積8MHz。DCアプリケーション。

LT1097 - 低コスト、低消費電力の高精度アンプ。消費電流300 $\mu A$ 。 $\pm 5V \sim \pm 15V$ 電源。利得帯域積0.7MHz。DCアプリケーション。

LT1227 - 140MHzビデオ帯域電流帰還型アンプ。消費電流10mA。 $\pm 5V \sim \pm 15V$ 電源。低ノイズ、低歪み。

LT1360 - 37MHz電圧帰還アンプ。消費電流3.8mA。 $\pm 5V \sim \pm 15V$ 電源。優れたAC/DCスペック。

LT1363 - 50MHz電圧帰還アンプ。消費電流6.3mA。優れたAC/DCスペック。

LT1364/LT1365 - デュアルおよびクワッド50MHz電圧帰還アンプ。1アンプ当たりの消費電流6.3mA。優れたAC/DCスペック。

### オフセットおよび利得調整

LTC1609は、3つのユニポラ入力範囲および3つのバイポラ入力範囲で動作するよう仕様が規定されています。ピン $R1_{IN}$ 、 $R2_{IN}$ 、および $R3_{IN}$ は異なる入力範囲に対し、表1aおよび表1bに示すとおりに接続します。これらの表には、各範囲に対する公称入力インピーダンスも記載されています。表1cに、6つの入力範囲のそれぞれの理想入力電圧に対する出力コードを示します。

LTC1609のオフセットおよびフルスケール誤差は、図3aおよび図3bに示すように、製造時に外部抵抗によって調整されています。これにより、絶対精度が重要なアプリケーションで、オフセットとフルスケールを外部で調整することができます。6つの入力範囲に対するオフセットおよび利得調整回路も、図3aおよび図3bに示しています。バイポラ入力範囲に対するオフセットを調整するには、 $-0.5LSB$ (ただし、 $1LSB = (+FS - -FS)/65536$ )と等しい入力電圧を印加し、出力コードが1111 1111 1111 1111と0000 0000 0000 0000の間で変化するようにオフセット抵抗を調整します。 $+FS - 1.5LSB$ の入力電圧を印加することによって利得を調整し、出力コードが0111 1111 1111 1110と0111 1111 1111 1111の間で変化するまで利得トリム抵抗を調整します。データは、どちらの場合でも、2の補数フォーマット(SB/BTC = "L")で表されます。

ユニポラ入力範囲に対するオフセットを調整するには、 $+0.5LSB$ (ただし、 $1LSB = +FS/65536$ )と等しい入力電圧を印加します。次に、出力コードが0000 0000 0000 0000と0000 0000 0000 0001の間で変化するまで、オフセット・トリム抵抗を調整します。利得を調整するには、 $+FS - 1.5LSB$ と等しい入力電圧を印加し、出力コードが1111 1111 1111 1110と1111 1111 1111 1111の間で変化するまで利得トリム抵抗を調整します。ユニポラの場合、データは自然バイナリ・フォーマット(SB/BTC = "H")になります。図4aおよび図4bにLTC1609の伝達特性を示します。

LinearViewはリニアテクノロジー社の商標です。



アプリケーション情報

入力範囲

無調整

調整あり  
(まずオフセットを0Vに調整し、次に利得を調整)




図3a. ユニポーラ入力範囲用のオフセット/利得回路

表1a. 図3aのアナログ入力範囲接続

ANALOG INPUT RANGE	CONNECT R1 <sub>IN</sub> VIA 200Ω TO	CONNECT R2 <sub>IN</sub> VIA 100Ω TO	CONNECT R3 <sub>IN</sub> TO	INPUT IMPEDANCE
0V to 10V	AGND	V <sub>IN</sub>	AGND	13.3kΩ
0V to 5V	AGND	AGND	V <sub>IN</sub>	10kΩ
0V to 4V	V <sub>IN</sub>	AGND	V <sub>IN</sub>	10.7kΩ



## アプリケーション情報

入力範囲



無調整

調整あり  
(まずオフセットを0Vに調整し、次に利得を調整)

±10V



±5V



±3.3V





図3b. バイポーラ入力範囲用のオフセット/利得回路

表1b. 図3bのアナログ入力範囲接続

ANALOG INPUT RANGE	CONNECT R1 <sub>IN</sub> VIA 200Ω TO	CONNECT R2 <sub>IN</sub> VIA 100Ω TO	CONNECT R3 <sub>IN</sub> TO	INPUT IMPEDANCE
±10V	V <sub>IN</sub>	AGND	CAP	22.9kΩ
±5V	AGND	V <sub>IN</sub>	CAP	13.3kΩ
±3.3V	V <sub>IN</sub>	V <sub>IN</sub>	CAP	10.7kΩ

## アプリケーション情報

表1c

DESCRIPTION	ANALOG INPUT						TWO'S COMPLEMENT (SB/B $\bar{C}$ LOW)	STRAIGHT BINARY (SB/B $\bar{C}$ HIGH)
	$\pm 10V$	$\pm 5V$	$\pm 3.34$	0V to 10V	0V to 5V	0V to 4V		
Full-Scale Range	$\pm 10V$	$\pm 5V$	$\pm 3.34$	0V to 10V	0V to 5V	0V to 4V		
Least Significant Bit	305 $\mu V$	153 $\mu V$	102 $\mu V$	153 $\mu V$	76 $\mu V$	61 $\mu V$		
+Full Scale (FS - 1LSB)	9.999695V	4.999847V	3.339898V	9.999847V	4.999924V	3.999939V	0111 1111 1111 1111	1111 1111 1111 1111
Midscale	0V	0V	0V	5V	2.5V	2V	0000 0000 0000 0000	1000 0000 0000 0000
1LSB Below Midscale	-305 $\mu V$	-153 $\mu V$	-102 $\mu V$	4.999847V	2.499924V	1.999939V	1111 1111 1111 1111	0111 1111 1111 1111
-Full Scale	-10V	-5V	-3.340000V	0V	0V	0V	1000 0000 0000 0000	0000 0000 0000 0000




図4a. LTC1609のバイポーラ伝達特性




図4b. LTC1609のユニポーラ伝達特性

$\pm 3.3V$ 範囲の理想的な $\pm FS$ 値は、それぞれ3.340000V - 1LSBおよび - 3.340000Vです。CAPピンと $R_{2IN}$ ピンの間に接続される33.2k の外部抵抗によって、 $R_{2IN}$ に印加される入力信号が多少減衰します。33.2k の抵抗がない場合、 $\pm FS$ 値はそれぞれ3.333333V - 1LSBおよび - 3.333333V(0Vオフセット)となります。

## DC性能

高分解能ADCの遷移ノイズを測定する方法の1つは、ADCの入力にDC信号を印加し、多数の変換を通して、その結果得られる出力コードを収集することです。図5に示す例は4096回デジタル化されたDC入力に対する出力コードの分布を示したものです。これはガウス分布となり、RMSコード遷移は約0.9LSBです。




図5. 4096回変換のヒストグラム

## アプリケーション情報

### ダイナミック特性

ADCの定格スループットにおける周波数応答、歪み、およびノイズの特性をテストするために、FFT(高速フーリエ変換)テスト・テクニックを使用しています。低歪みの正弦波を加え、FFTアルゴリズムを用いてデジタル出力を解析することにより、基本成分外の周波数に対するADCのスペクトル成分を調べることができます。SINADが87.2dBでTHDが-100dBの、標準的なLTC1609 FFTプロットを図6に示します。

### SN比

信号対ノイズ+歪み比(SINAD)は、A/D出力における基本入力周波数のRMS振幅と他のすべての周波数成分のRMS振幅との比率です。出力はDCからサンプリング周波数の1/2の周波数帯域に限定されます。サンプリング・レートが200kHzで入力が1kHzの場合の、87.2dBの標準SINADを図6に示します。




図6. LTC1609の非平均化4096ポイントFFTプロット

### 全高調波歪み

全高調波歪み(THD)は、入力信号のすべての高調波のRMSの合計と基本波との比率です。帯域外高調波は、DCとサンプリング周波数の1/2の周波数帯域に限定されます。THDは次式で表されます。

$$THD = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + \dots + V_N^2}}{V_1}$$

ここで、 $V_1$ は基本波周波数のRMS振幅であり、 $V_2$ から $V_N$ は第2高調波から第N高調波の振幅です。

### 内部電圧リファレンス

LTC1609は、温度補償および曲線補正されたバンドギャップ・リファレンスを内蔵しており、このリファレンスは製造時に2.50Vに調整されています。ADCのフルスケール範囲は $V_{REF}$ に比例します。リファレンスの出力は、4k抵抗を通してユニティゲイン・バッファの入力に接続されます(図7参照)。このバッファへの入力、つまりリファレンスの出力は、REF(ピン7)から外部に引き出されています。より高精度が必要な場合は、内部リファレンスを外部リファレンスでオーバドライブできます。バッファ出力は内部DACをドライブし、CAP(ピン6)から外部に引き出されています。CAPピンを使用して、2mA未満の定常DC負荷をドライブできます。AC負荷をドライブすると、コンバータのパフォーマンスが低下する可能性があるためにお奨めできません。

コード遷移ノイズを最小限に抑えるために、REFピンとCAPピンをそれぞれコンデンサでデカップリングし、リファレンスとバッファから広帯域ノイズをフィルタしなければなりません(2.2μFタンタル・コンデンサを使用)。




図7. 内部または外部リファレンス・ソース

## アプリケーション情報

### 電源シャットダウン

PWRDピンが“H”に接続されている場合、消費電力は規定最大値の100mWから標準値の50 $\mu$ Wに低下します。パワー・シャットダウン・モードでは、パワー・シャットダウンに入る前にデータがクロック・アウトされなかった場合は、内部シフト・レジスタでは依然として前の変換結果が有効になっています。

内部リファレンス・バッファおよびリファレンスがシャットダウンするため、パワーアップ回復時間はこれらのピンのバイパス・コンデンサが充電する速度に依存します。内部リファレンスを使用する場合は、その出力と外部バイパス・コンデンサ(標準2.2 $\mu$ F)間に直列に接続された4k $\Omega$ 抵抗が、パワーアップ回復時間の主な時定数になります。外部リファレンスを使用する場合、リファレンス・バッファ出力は、2.2 $\mu$ Fの標準バイパス・コンデンサを充電しながら、1msで0Vから2.5Vに上昇することができます。バイパス・コンデンサが完全に放電されなかった場合は回復時間が短くなります。

### デジタル・インタフェース

#### 内部変換クロック

ADCは2.7 $\mu$ sの標準変換時間を達成するように調整された内部クロックを備えています。外部調整は不要で、標準アキュイジション・タイム1.5 $\mu$ s、スループット性能200kspsが保証されています。

#### タイミングとコントロール

変換スタートおよびデータ・リードは、 $\overline{CS}$ と $R/\overline{C}$ の2つのデジタル入力で制御されます。変換を開始してサンプ

ル・ホールドをホールド・モードにするには、 $\overline{CS}$ と $R/\overline{C}$ を最低40nsの間“L”にします。一度変換を開始すると、変換が完了するまで再スタートすることはできません。コンバータのステータスは $\overline{BUSY}$ 出力で表示され、変換実行中この出力は“L”になっています。

変換結果はDATAピンにシリアルにクロック・アウトされます。内部クロックまたはユーザが用意した外部クロックを使用して、同期させることができます。EXT/ $\overline{INT}$ ピンを“H”に接続すると、LTC1609が外部クロック・モードに入り、DATACLKピンがデジタル入力になります。EXT/ $\overline{INT}$ ピンを“L”に接続すると、デバイスが内部クロック・モードに入り、DATACLKピンがデジタル出力になります。

#### 内部クロック・モード

EXT/ $\overline{INT}$ ピンを“L”に接続した状態で、LTC1609はDATACLKピンからデータ・クロックを出力します。図8にタイミング図を示します。一般に、 $\overline{CS}$ を“L”に接続し、 $R/\overline{C}$ ピンを使用して変換を開始します。変換中、MSBを先頭に16ビット・ワードがDATAピンにシフトアウトされます。このワードは前の変換結果を表します。DATACLKピンから、データを同期させるのに使用する16個のクロックパルスが出力されます。出力データは、クロックの立上りエッジおよび立下りエッジの両方で有効になります。LSBビットがクロック・アウトされた後、DATAピンは変換開始時のTAGピンの状態になります。DATACLKピンは、次の変換が要求されるまで“L”になったままです。データ・クロックは内部変換クロックから得られます。現在実行中の変換で誤差が生じないようにするために、DATACLKピンおよびDATAピンの負荷は最小にしてください。最良の変換結果を得るには、外部クロック・モードが推奨されます。




図8. 内部クロック使用時のシリアル・データ・タイミング( $\overline{CS}$ 、EXT/ $\overline{INT}$ 、およびTAGを“L”に接続)

アプリケーション情報

外部クロック・モード

EXT/INTピンを“H”に接続すると、DATACLKピンはデジタル入力になり、LTC1609は外部からデータ・クロックを受け入れることができます。変換結果をクロック・アウトできる方法がいくつかあります。変換中または変換後に、連続または不連続データ・クロックによって、データをクロック・アウトできます。図9から図12に、これらの方法のそれぞれのタイミング図を示します。

変換後にデータが読み出される外部不連続データ・クロック

図9に、現在の変換結果が変換完了後に読み出される様子を示します。外部から供給されるデータ・クロックが不連続に動作しています。CSが“L”のとき、R/Cを使用して、変換を開始します。R/Cの立下りエッジで変換が開始されます。R/Cは、遷移によって変換が妨害されないよう1.2μs以内に“H”に戻らなければなりません。変換が完了する(BUSYが“H”に戻る)と、DATACLK #0の立

上りエッジでSYNCピンにパルスが発生します。SYNC出力は、DATACLK #0の立下りエッジまたはDATACLK #1の立上りエッジで捕捉できます。DATACLK #1の立上りエッジの後でSYNC出力は“L”になり、DATAピンにMSBがクロック・アウトされます。このビットは、DATACLK #1の立下りエッジまたはDATACLK #2の立上りエッジでラッチできます。LSBはDATACLK #16の立下りエッジまたはDATACLK #17の立上りエッジで有効になります。DATACLK #17の立上りエッジの後でDATAピンはDATACLK #1の立上りエッジで生じたTAGピンの値になります。データがクロックの立下りエッジで捕捉される場合は、最低17個のクロック・パルスが必要です。

DATACLKに許される最大周波数(20MHz)を使用すれば、変換後にデータをシフトアウトしても、200kHzのスループットが損なわれることはありません。この方法によって、変換実行中に起こりうる外部からの妨害を最小限に抑え、最良の性能を達成することができます。




図9. 外部不連続データ・クロック使用時の変換および読み出しのタイミング (EXT/INTは“H”、CSは“L”に接続)。変換後に変換結果を読み出す

## アプリケーション情報

変換後にデータが読み出される外部データ・クロック

図10に、現在の変換結果が変換完了後に読み出される様子を示します。外部から供給されるデータ・クロックが連続で動作しています。最初は $\overline{CS}$ と $\overline{R/C}$ を一緒に使用して変換を開始し、次に $\overline{CS}$ を使用して結果を読み出します。変換は、 $\overline{R/C}$ が“L”のとき、 $\overline{CS}$ の立下りエッジで開始されます。 $\overline{CS}$ および $\overline{R/C}$ はどちらも、遷移によって変換が妨害されないよう1.2 $\mu$ s以内に“H”に戻らなければなりません。変換が完了する( $\overline{BUSY}$ が“H”に戻る)と、 $\overline{CS}$ が“L”になって( $\overline{R/C}$ は“H”)から最初のDATACLK #1の立上りエッジで、SYNCピンにパルスが発生します。SYNC出力は、DATACLK #1の立下りエッジまたはDATACLK #2の立上りエッジで捕捉できます。DATACLK #2の立上りエッジの後でSYNC出力は“L”になり、DATAピンにMSBがクロック・アウトされます。このビットは、DATACLK #2の立下りエッジまたはDATACLK #3の立上りエッジでラッチできます。LSBはDATACLK #17の立下りエッジまたはDATACLK #18の立上りエッジで有効になります。DATACLK #18の立上りエッジの後、DATAピンはDATACLK #2の立上りエッジで生じたTAGピンの値になります。

DATACLKに許される最大周波数(20MHz)を使用すれば、変換後にデータをシフトアウトしても、200kHzのスループットが損なわれることはありません。

変換中にデータが読み出される外部不連続データ・クロック

現在の変換を実行中に前の変換結果が読み出される様子を図11に示します。外部から供給されるデータ・クロックが不連続に動作しています。 $\overline{CS}$ が“L”のとき、 $\overline{R/C}$ を使用して変換を開始します。 $\overline{R/C}$ の立下りエッジで変換が開始されます。 $\overline{R/C}$ は、遷移によって変換が妨害されないよう1.2 $\mu$ s以内に“H”に戻らなければなりません。DATACLK #0の立上りエッジでSYNCピンにパルスが発生します。SYNC出力は、DATACLK #0の立下りエッジまたはDATACLK #1の立上りエッジで捕捉できます。DATACLK #1の立上りエッジの後でSYNC出力は“L”になり、DATAピンにMSBがクロック・アウトされます。このビットは、DATACLK #1の立下りエッジまたはDATACLK #2の立上りエッジでラッチできます。LSBはDATACLK #16の立下りエッジで有効になります。LSBが立上りエッジで補足される場合、クロック・パルスがもう1つ必要になります。データがクロックの立下りエッジで捕捉される場合は、最低17個のクロック・パルスが必要です。




図10. 外部クロックによる変換および読出しのタイミング(EXT/INTを“H”に接続)。変換後に読み出す

アプリケーション情報




図11. 不連続データ・クロック使用時の変換および読み出しタイミング(EXT/INTを“H”、CSを“L”に接続)、変換中に前の変換結果を読み出す。最良の性能を実現するために、1.2μs以内に読み出しを完了する

変換実行中に起こりうる外部からの妨害を最小限に抑えるには、変換開始後1.2μs以内にデータをシフトアウトする必要があります。20MHzの最大データ・クロック周波数を使用すれば、この条件が確実に満足されます。

変換中にデータが読み出される外部データ・クロック

現在の変換を実行中に前の変換結果が読み出される様子を図12に示します。外部から供給されるデータ・クロックが連続で動作しています。CSおよびR/Cを使用して、変換を開始し、前の変換結果を読み出します。R/Cが“L”になった後、CSの立下りエッジで変換が開始されます。R/Cが“H”に戻ってから最初のDATACLK #1の立上りエッジで、SYNCピンにパルスが発生します。SYNC出力は、DATACLK #1の立下りエッジまたはDATACLK #2の立上りエッジで捕捉できます。DATACLK #2の立上りエッジの後でSYNC出力は“L”になり、DATAピンにMSBがクロック・アウトされます。このビットは、DATACLK #2の立下りエッジまたはDATACLK #3の立上りエッジでラッチできます。LSBはDATACLK #17の立下りエッジまたはDATACLK #18の立上りエッジで有効になります。DATACLK #18の立上りエッジの後、DATAピンはDATACLK #2の立上りエッジで生じたTAGピンの値になります。

変換実行中に起こりうる外部からの妨害を最小限に抑えるには、変換開始後1.2μs以内にデータをシフトアウトする必要があります。20MHzの最大データ・クロック周波数を使用すれば、この条件が確実に満足されます。変換後にデータをクロック・アウトしてもスループットが損なわれることはないので、変換中にデータをクロック・アウトすることは推奨されません。

TAG入力の使用

TAG入力ピンを使用して、複数のコンバータをディジーチェーン接続します。これは、多数のコンバータへのインタフェースに必要なライン数がハードウェア上の制約によって制限されるアプリケーションに便利です。この動作モードは、データをシフトアウトするのに外部クロックを使用する場合のみ有効です。

図13にこの機能の使用方法を示します。R/C、CS、およびDATACLKが、両方のLTC1609で一緒に接続されます。不連続データ・クロックを使用する場合、CSは接地しておくことができます。R/Cの立下りエッジで両方のLTC1609が同時にそれぞれのアナログ入力信号を捕捉できます。変換が終了すると、外部データ・クロックDCLKが開始されます。デバイス#1のMSBは、DCLK #1の立上りエッジの後で有効になります。デバイス#1のLSBがDCLK #16の立上りエッジでシフトアウトされる



## アプリケーション情報




図12. 外部データ・クロック使用時の変換および読出しタイミング(EXT/INTを“H”に接続)。変換中に前の変換結果を読み出す。最良の性能を達成するには、読出しを1.2 $\mu$ s以内に完了する




図13. TAG入力を使用してカスケード接続された2つのLTC1609

と、デバイス#2のMSBが得られる前に、次のクロック・パルスでヌル・ビットがシフトアウトされます(図14)。これはデバイス#2のMSBが、デバイス#1のTAG入力の最小セットアップ時間に適合するだけ早く有効にならないからです。データがクロックの立下りエッジで捕捉される場合、両方のLTC1609の結果をシフトアウトするには、最低34個のクロック・パルスが必要です。DATACLKに許される最高の周波数(20MHz)を使用すれば、依然として200kHzのスループットを達成することができます。

アプリケーション情報




図14. カスケード接続された2つのLT1609からのデータ出力( $\overline{CS}$ =" L ", TAG(#2)=" L ")

出力データ・フォーマット

SB/ $\overline{BTC}$ ピンによって、シリアル・デジタル出力ワードのフォーマットを制御します。このピンを“ H ”に接続すると、フォーマットは自然バイナリになります。このピンを“ L ”に接続すると、データ・フォーマットは2の補数になります。表1cを参照してください。


ボード・レイアウト、電源、デカップリング

ワイヤラップ・ボードは、高分解能または高速A/Dコンバータにはおすすりできません。LTC1609から最適な性能を引き出すには、PCボードが必要です。PCボードのレイアウトでは、デジタルおよびアナログ信号ラインができるだけ離れていなければなりません。特にADCの下やアナログ信号トラックに沿ってデジタル・トラックを配置しないよう注意してください。アナログ入力はAGNDで遮蔽しなければなりません。


特にアナログ・グランド・プレーンとデジタル・グランド・プレーンの設計に注意してください。バイパス・コンデンサを、電源、リファレンスとリファレンス・バッファ出力にできる限り近づけて配置することが重要です。このADCを低ノイズで動作させるのに、これらのバイパス・コンデンサに対する低インピーダンスのコモン・リターンが不可欠です。また、これらのトラックのフォイル幅はできる限り広くなければなりません。また、信号ソースとADC間のグランドの電位差は入力信号と直列に誤差電圧として現れるため、できるだけグランド回路のインピーダンスが低くなるよう配慮が必要です。デジタル出力ラッチとオンボード・サンプリング・クロックは、デジタル・グランド・プレーンに配置されています。2つのグランド・プレーンはともに電源グランドに接続されます。

パッケージ 注記がない限り寸法はインチ(ミリメートル)

Gパッケージ  
28ピン・プラスチックSSOP(0.209)  
(LTC DWG # 05-08-1640)



SWパッケージ  
20ピン・プラスチック・スモール・アウトライン(広型0.300)  
(LTC DWG # 05-08-1620)



注:  
 1. ピン1を示すくぼみまたはノッチ、そしてパッケージ裏面のキャビティは製造上の都合により有無が生じます。  
 \*寸法にはモールドのバリを含まない。モールドのバリは片側で0.006" (0.152mm)を超えてはならない。  
 \*\*寸法にはリード間のバリを含まない。リード間のバリは片側で0.010" (0.254mm)を超えてはならない。

# LTC1609

## 関連製品

製品番号	説明	注釈
LTC1417	低消費電力、400ksps、14ビットADC	20mW、単一5Vまたは±5V、シリアルI/O
LTC1418	低消費電力、200ksps、14ビットADC	15mW、単一5Vまたは±5V、シリアル/パラレルI/O
LTC1595/LTC1596	16ビット乗算DAC	低グリッチ、シリアルI/O、SO-8/S16パッケージ
LTC1597	16ビット乗算DAC	4象限抵抗内蔵、低グリッチ、パラレルI/O
LTC1604	16ビット、333kspsサンプリングADC	±2.5V入力、SINAD 90dB、THD 100dB、パラレルI/O
LTC1605	低消費電力、100ksps、16ビットADC	単一5V、±10V入力
LTC1605-1	低消費電力、100ksps、16ビットADC	単一5V、0V～4V入力
LTC1605-2	低消費電力、100ksps、16ビットADC	単一5V、±4V入力
LTC1606	低消費電力、250ksps、16ビットADC	単一5V、±10V入力、パラレルI/O
LTC1608	16ビット500kspsサンプリングADC	±2.5V入力、LTC1604とピン・コンパチブル
LTC1650	16ビット5V電圧出力DAC	低グリッチ、4μsのセトリング時間、シリアルI/O
LTC1655/LTC1655L	16ビット単一5V/3V電圧出力DAC	SO-8パッケージ、マイクロパワー、シリアルI/O