

Pentium® II プロセッサ用 5ビット、プログラマブル同期式 スイッチング・レギュレータ コントローラ

特長

- 5ビットのデジタルでプログラム可能な1.8V ~ 3.5V 固定出力電圧
- Intel Pentium® II プロセッサVRM 8.2 DC/DCコンバータ仕様に完全準拠
- パワー・グッド、過温度、および過電圧フォールト用フラグ
- 5Vまたは12V電源から19Aの出力電流を生成
- デュアルNチャンネルMOSFET同期ドライバ
- 初期出力精度：±1.5%
- 全入力、負荷、温度範囲において優れた出力精度：±2%(標準)
- 高効率：95%以上が可能
- 外付けセンス抵抗なしで電流制限を調整可能
- 高速過渡応答
- 20ピンSSOPおよびSWパッケージで供給

アプリケーション

- Pentium II、SPARC、ALPHA、およびPA-RISCマイクロプロセッサ用電源
- ハイパワー5Vまたは12Vから1.8V ~ 3.5Vレギュレータ

概要

LTC®1553は、高電力、高効率のスイッチング・レギュレータ・コントローラで、5Vまたは12V入力から1.8V ~ 3.5Vを出力するアプリケーションに最適です。デジタルでプログラム可能な出力電圧、高精度内部リファレンス、および内部帰還システムを備えており、室温で±1.5%、および全温度、負荷電流、および入力電圧範囲に対して±2%(標準)の出力精度を提供します。LTC1553は、2つの外付けNチャンネル出力デバイスによる同期スイッチング・アーキテクチャを採用して、高効率を達成し、高電力で高価なPチャンネル・デバイスは不要です。加えて、上側NチャンネルFETのオン抵抗を流れる出力電流を感知し、低い値の外付けセンス抵抗なしで、可変電流制限を提供します。

LTC1553は300kHzで発振し、必要に応じてより高速の外部クロックに同期させることができます。Intel Pentium®II プロセッサVRM 8.2 DC/DCコンバータ仕様準拠の電源を実現するのに必要なすべての入力および出力を内蔵しています。

LT、LTC、LTはリニアテクノロジー社の登録商標です。
PentiumはIntel Corporationの登録商標です。

標準的応用例




図1. 5Vから1.8V ~ 3.5Vを生成する電源アプリケーション

絶対最大定格

(Note 1)

電源電圧

 V_{CC} 9V PV_{CC} 20V

入力電圧

 I_{FB} (Note 2) $PV_{CC} + 0.3V$ I_{MAX} - 0.3V ~ 13V他のすべての入力 - 0.3V ~ $V_{CC} + 0.3V$

デジタル出力電圧 - 0.3V ~ 13V

 I_{FB} 入力電流 (Note 2、3) - 100mA

動作温度範囲 0 ~ 70

保存温度範囲 - 65 ~ 150

リード温度 (半田付け、10秒) 300

パッケージ / 発注情報

TOP VIEW		ORDER PART NUMBER
G2 [1]	[20] G1	LTC1553CG LTC1553CSW
PVCC [2]	[19] OUTEN	
GND [3]	[18] VID0	
SGND [4]	[17] VID1	
V_{CC} [5]	[16] VID2	
SENSE [6]	[15] VID3	
I_{MAX} [7]	[14] VID4	
I_{FB} [8]	[13] PWRGD	
SS [9]	[12] FAULT	
COMP [10]	[11] \overline{OT}	
G PACKAGE SW PACKAGE 20-LEAD PLASTIC SSOP 20-LEAD PLASTIC SO		
$T_{JMAX} = 125^{\circ}C, \theta_{JA} = 100^{\circ}C/W$ (G) $T_{JMAX} = 125^{\circ}C, \theta_{JA} = 100^{\circ}C/W$ (SW)		

インダストリアルおよびミリタリ・グレードに関してはお問い合わせください。

電気的特性 注記がない限り、 $V_{CC} = 5V$ 、 $PV_{CC} = 12V$ 、 $T_A = 25$ (Note 3)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
V_{CC}	Supply Voltage		●	4.5	8	V	
PV_{CC}	Supply Voltage for G1, G2		●		18	V	
V_{FB}	Internal Feedback Voltage	(Note 4)		1.265		V	
V_{OUT}	1.8V Initial Output Voltage	With Respect to Rated Output Voltage (Figure 2)		- 27 (-1.5%)	27 (+1.5%)	mV	
	2.8V Initial Output Voltage			- 42 (-1.5%)	42 (+1.5%)	mV	
	3.5V Initial Output Voltage			- 52 (-1.5%)	52 (+1.5%)	mV	
	1.8V Initial Output Voltage		●	- 36 (-2%)	36 (+2%)	mV	
	2.8V Initial Output Voltage		●	- 56 (-2%)	56 (+2%)	mV	
3.5V Initial Output Voltage	●	- 70 (-2%)	70 (+2%)	mV			
ΔV_{OUT}	Output Load Regulation	$I_{OUT} = 0$ to 14A (Note 4) (Figure 2)		-5		mV	
	Output Line Regulation	$V_{IN} = 4.75V$ to 5.25V, $I_{OUT} = 0$ (Note 4) (Figure 2)		± 1		mV	
V_{PWRGD}	Positive Power Good Trip Point	% Above Output Voltage (Figure 2)	●	5	7	%	
	Negative Power Good Trip Point	% Below Output Voltage (Figure 2)	●	-7	-5	%	
V_{FAULT}	\overline{FAULT} Trip Point	% Above Output Voltage (Figure 2)	●	12	15	20	%
I_{CC}	Operating Supply Current	OUTEN = $V_{CC} = 5V$ (Note 5) (Figure 3)	●	800	1200	μA	
	Shutdown Supply Current	OUTEN = 0, VID0 to VID4 Floating (Figure 3)	●	130	250	μA	
I_{PVCC}	Supply Current	$PV_{CC} = 12V$, OUTEN = V_{CC} (Note 6) (Figure 3)		15		mA	
		$PV_{CC} = 12V$, OUTEN = 0, VID0 to VID4 Floating		1		μA	
f_{OSC}	Internal Oscillator Frequency	(Figure 4)	●	250	300	350	kHz
V_{SAWL}	V_{COMP} at Minimum Duty Cycle	(Note 4)		1.8		V	
V_{SAWH}	V_{COMP} at Maximum Duty Cycle	(Note 4)		2.8		V	
G_{ERR}	Error Amplifier Open-Loop DC Gain	(Note 7)	●	40	53	dB	
g_{mERR}	Error Amplifier Transconductance	(Note 7)	●	0.9	1.6	2.3	millimho
BW_{ERR}	Error Amplifier -3dB Bandwidth	COMP = Open (Note 4)		400		kHz	

電気的特性 注記がない限り、 $V_{CC} = 5V$ 、 $PV_{CC} = 12V$ 、 $T_A = 25$ (Note 3)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
I_{MAX}	I_{MAX} Sink Current	$V_{IMAX} = V_{CC}$	●	150	180	220	μA
I_{SS}	Soft Start Source Current	$V_{SS} = 0V$, $V_{IMAX} = 0V$, $V_{IFB} = V_{CC}$	●	-13	-10	-7	μA
I_{SSIL}	Maximum Soft Start Sink Current Under Current Limit	$V_{SENSE} = V_{OUT}$, $V_{IMAX} = V_{CC}$, $V_{IFB} = 0V$ (Notes 8, 9), $V_{SS} = V_{CC}$	●	30	60	150	μA
I_{SSHIL}	Soft Start Sink Current Under Hard Current Limit	$V_{SENSE} = 0V$, $V_{IMAX} = V_{CC}$, $V_{IFB} = 0V$	●	20	45		mA
t_{SSHIL}	Hard Current Limit Hold Time	$V_{SENSE} = 0V$, $V_{IMAX} = 4V$, $V_{IFB} \downarrow$ from 5V (Note 4)			500		μs
t_{PWRGD}	Power Good Response Time \uparrow	$V_{SENSE} \uparrow$ from 0V to Rated V_{OUT}	●	0.5	1	2	ms
t_{PWRBAD}	Power Good Response Time \downarrow	$V_{SENSE} \downarrow$ from Rated V_{OUT} to 0V	●	200	500	1000	μs
t_{FAULT}	FAULT Response Time	$V_{SENSE} \uparrow$ from Rated V_{OUT} to V_{CC}	●	200	500	1000	μs
t_{OT}	OT Response Time	OUTEN \downarrow , VID0 to VID4 = 0 (Note 10) (Figure 3)	●	15	40	60	μs
V_{OT}	Over-Temperature Trip Point	OUTEN \downarrow , VID0 to VID4 = 0 (Note 10) (Figure 3)	●	1.9	2	2.12	V
V_{OTDD}	Over-Temperature Driver Disable	OUTEN \downarrow , VID0 to VID4 = 0 (Note 10) (Figure 3)	●	1.6	1.7	1.8	V
V_{SHDN}	Shutdown	OUTEN \downarrow , VID0 to VID4 = 0 (Note 10) (Figure 3)	●			0.8	V
t_r , t_f	Driver Rise and Fall Time	(Figure 4)	●		90	150	ns
t_{NOL}	Driver Nonoverlap Time	(Figure 4)	●	30	100		ns
DC_{MAX}	Maximum G1 Duty Cycle	(Figure 4)	●	77	84	88	%
V_{IH}	VID0 to VID4 Input High Voltage		●	2			V
V_{IL}	VID0 to VID4 Input Low Voltage		●			0.8	V
R_{IN}	VID0 to VID4 Internal Pull-Up Resistance		●	10	20		k Ω
I_{SINK}	Digital Output Sink Current		●	10			mA

●は全動作温度範囲の規格値を意味する。

Note 1: 絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。

Note 2: I_{FB} をGND以下にすると、内部ダイオードによってクランプされる。このピンはGNDより低い電圧を加えてもラッチアップを起こさずに100mA以上の入力電流を処理することができる。正方向では、 V_{CC} にも PV_{CC} にもクランプされない。

Note 3: デバイスのピンに流入する電流はすべて正。デバイスのピンから流出する電流はすべて負。注記がない限り、すべての電圧はグラウンドを基準にしている。

Note 4: このパラメータは相関によって保証されるが、直接テストされていない。

Note 5: VID0からVID4がフロートしている場合、LTC1553はシャットダウン・モードになる。内部プルアップ抵抗により、VID0ピンからVID4ピンのいずれかが“L”になると、1ピン当たり0.25mAが追加される。

Note 6: 通常動作時の電源電流は、外部FETゲートの充電および放電に必要な電流によって支配される。電源電流は、LTC1553の動作周波数、電源電圧、および使用する外部FETによって異なる。

Note 7: SENSEピンからCOMPピンへの開ループDC利得と相互コンダクタンスは、それぞれ(G_{ERR})(1.265/3.3)と(g_{mERR})(1.265/3.3)である。


Note 8: 電流制限アンプは電流をシンクできるがソースすることはできない。通常動作(電流制限なし)時には、出力電流はゼロになる。

Note 9: 通常のソフト電流制限では、ソフト・スタート時の正味放電電流は、 $60\mu A(I_{SSIL}) + [-10\mu A(I_{SS})] = 50\mu A$ となる。ソフト・スタート時のシンク・ソース電流比は、6:1になるように設計されている。

Note 10: VID0からVID4がすべて“H”のとき、LTC1553は内部でシャットダウン・モードに強制される。OUTENトリップ電圧は、設計により他のすべての入力コードに対して保証される。


標準的性能特性

標準的な2.8V V_{OUT} の分布




1553 G01

効率と負荷電流




1553 G02

ロード・レギュレーション




1533 G03

ライン・レギュレーション




1553 G04

出力温度ドリフト




1553 G05

トリップ・ポイントと温度




1553 G06

ドライバ・ディスエーブルと温度




1553 G07

誤差アンプ・トランスコンダクタンスと温度



1553 G08


誤差アンプ開ループDC利得と温度



1553 G09


標準的性能特性

発振周波数と温度




1553 G10

I_{MAX} シンク電流と温度




1553 G11

ソフト・スタート・ソース電流と温度




1553 G12

最大G1 デューティ・サイクルと温度




1553 G13

V_{CC} 動作電源電流と温度




1553 G14

V_{CC} シャットダウン電源電流と温度




1553 G15

PV_{CC} 電源電流とゲート容量




1553 G16

出力過電流保護



1553 G17

過渡応答



1553 G18

ピン機能

G2 (ピン1): 下側NチャネルMOSFET、Q2用のゲート・ドライブ。この出力はPV_{CC}からGNDまで振幅します。G1が“H”のときまたは出力がディスエーブルされているときは、常に“L”になります。ソフト・スタート・サイクル中のアンダershootを防止するために、G1が最初に“H”になるまでG2は“L”に保持されています。

PV_{CC} (ピン2): G1およびG2用電源。PV_{CC}はV_{IN} + V_{GS(ON)Q1}以上の電位に接続しなければなりません。V_{IN} = 5Vの場合、PV_{CC}はQ1とQ2の間のスイッチング・ノードに接続された単純なチャージ・ポンプを使用して発生させることができます(図7参照)。あるいは、補助12V電源がある場合はそれに接続できます。V_{IN} = 12Vのアプリケーションでは、17Vチャージ・ポンプを使用してPV_{CC}を発生させることができます(図9参照)。

GND (ピン3): 電源グランド。GNDはQ2のソース付近の低インピーダンス・グランド・プレーンに接続してください。

SGND (ピン4): 信号グランド。SGNDは、低電力の内部回路に接続しますが、グランド・プレーンにリターンする出力コンデンサの負端子に接続しなければなりません。GNDとSGNDは、LTC1553のすぐ近くで短絡してください。

V_{CC} (ピン5): 電源。内部低電力回路用の電源です。電源を共有する場合、V_{CC}はQ1のドレインから別に配線しなければなりません。このピンからSGNDに10μFのバイパス・コンデンサを接続することを推奨します。

SENSE (ピン6): 出力電圧ピン。出力コンデンサの(+)端子に接続します。このピンからSGNDに内部120k抵抗が接続されています。SENSEは非常にノイズに敏感なピンです。最適な性能を得るには、このピンからSGNDに0.1μFコンデンサを外付けします。出力コンデンサとSENSEピンの間に小さな抵抗を外付けすれば、初期出力電圧をわずかに上昇させることができます。内部分割器の公称インピーダンスは120kなので、1200の直列抵抗を接続すると、公称出力電圧が1%上昇します。外部抵抗を使用する場合、SENSEピンに接続する0.1μFコンデンサの値を、かなり小さくしなければなりません。そうしないと、ループ位相マージンが低下します。RCの時定数を約0.1μsに設定してください。たとえば、1200抵抗の場合、C = 83pFに設定します。標準100pFコンデンサを使用してください。

I_{MAX} (ピン7): 電流制限スレッシュホールド。電流制限は、Q1のドレインとI_{MAX}の間に接続された外部抵抗での電圧降下によって設定されます。I_{MAX}には180μAの内部プルダウンがあります。

I_{FB} (ピン8): 電流制限センス・ピン。Q1のソースとQ2のドレイン間のスイッチング・ノードに接続します。G1がオンのときにI_{FB}がI_{MAX}以下に低下すると、LTC1553は電流制限動作に入ります。電流制限回路は、I_{MAX}をフロートさせ、外部10k抵抗を通してI_{FB}をV_{CC}に短絡すればディスエーブルできます。V_{IN} = 12Vの場合、I_{FB}での電圧スパイクが最大電圧定格を超えないようにするために、I_{FB}からGNDに15Vツェナー・ダイオードを推奨します。

SS (ピン9): ソフト・スタート。外付けコンデンサによってソフト・スタート機能を実現します。適度な過負荷状態では、デューティ・サイクルを低減するために、ソフト・スタート・コンデンサがゆっくり放電されます。電流制限が厳しい場合、ソフト・スタート・コンデンサは直ちに“L”に強制され、LTC1553は完全なソフト・スタート・サイクルを再実行します。パワーアップ時にQ1を流れる電流が電流制限を超えないように、C_{SS}を選択しなければなりません。

COMP (ピン10): 外部補償。COMPピンは、誤差アンプの出力とPWMコンパレータの入力に直接接続されます。このノードでは、帰還ループを補償して最適な過渡応答を提供するためにRC + Cネットワークを使用します。

OT (ピン11): 過温度フォールト。OTはオープン・ドレイン出力で、OUTENが2V未満の場合は“L”になります。OUTEN = 0の場合、OTは“L”になります。

FAULT (ピン12): 過電圧フォールト。FAULTはオープン・ドレイン出力です。V_{OUT}が公称出力電圧より15%高い電位に達した場合、FAULTが“L”になり、G1とG2はディスエーブルされます。一度トリガされると、電源が再投入されるか、OUTENピンが切り替えられるまで、LTC1553はこの状態のままです。OUTEN = 0の場合、FAULTはフロートするか、または外部抵抗によって“H”にプルアップされます。

PWRGD (ピン13): パワー・グッド。出力電圧の有効性を示すオープン・ドレイン信号です。このピンが“H”の場合、出力が1ms以上の間定格出力の±5%以内にセトリングしたことを示します。出力が500μs以上安定化されていない場合、PWRGDは“L”になります。OUTEN = 0の場合、PWRGDは“L”になります。

ピン機能


VID0、VID1、VID2、VID3、VID4(ピン18、17、16、15、14): デジタル電圧セレクト。TTL入力はプロセッサで要求される安定化出力電圧を設定するのに使用します(表3)。各ピンには20k プルアップ抵抗が内蔵されています。5本のVID_nピンがすべて“H”か、またはフロートしている場合、そのチップはシャットダウンします。

OUTEN(ピン19): 出力イネーブル。出力電圧をイネーブルするTTL入力です。図13に示すように、外部MOSFETの温度は、外部サーミスタでモニタすることができます。OUTEN入力電圧が2V以下に低下すると、 \overline{OT} がトリップします。OUTENが1.7V以下に低下すると、

MOSFETの過熱を防止するために、内部でドライバがディスエーブルされます。30 μ s以上の間OUTENが1.2V未満の場合、LTC1553はシャットダウン・モードに入ります。外部クロック信号をOUTENピンに印加すると、内部発振器をより高速な外部クロックに同期させることができます。

G1(ピン20): 上側NチャンネルMOSFET(Q1)用ゲート・ドライブ。この出力はPV_{CC}からGNDまで振幅します。G2が“H”または出力がディスエーブルされているときには、常に“L”になります。

ブロック図



テスト回路




図2




図3




図4

機能表

表1. \overline{OT} 論理

OUTEN (V)	\overline{OT}^*
< 2	0
> 2	1

表2. PWRGDおよび \overline{FAULT} 論理

INPUT		OUTPUT*		
OUTEN	V _{SENSE} **	\overline{OT}	\overline{FAULT}	PWRGD
0	X	0	1	0
1	< 95%	1	1	0
1	> 95% < 105%	1	1	1
1	>105%	1	1	0
1	> 115%	1	0	0

表3. 定格出力電圧

INPUT PIN					RATED OUTPUT VOLTAGE (V)
V _{ID4}	V _{ID3}	V _{ID2}	V _{ID1}	V _{ID0}	
0	1	1	1	1	Disabled [†] (1.30)
0	1	1	1	0	Disabled [†] (1.35)
0	1	1	0	1	Disabled [†] (1.40)
0	1	1	0	0	Disabled [†] (1.45)
0	1	0	1	1	Disabled [†] (1.50)
0	1	0	1	0	Disabled [†] (1.55)
0	1	0	0	1	Disabled [†] (1.60)
0	1	0	0	0	Disabled [†] (1.65)
0	0	1	1	1	Disabled [†] (1.70)
0	0	1	1	0	Disabled [†] (1.75)

表3. 定格出力電圧

INPUT PIN					RATED OUTPUT VOLTAGE (V)
V _{ID4}	V _{ID3}	V _{ID2}	V _{ID1}	V _{ID0}	
0	0	1	0	1	1.80
0	0	1	0	0	1.85
0	0	0	1	1	1.90
0	0	0	1	0	1.95
0	0	0	0	1	2.00
0	0	0	0	0	2.05
1	1	1	1	1	SHDN
1	1	1	1	0	2.1
1	1	1	0	1	2.2
1	1	1	0	0	2.3
1	1	0	1	1	2.4
1	1	0	1	0	2.5
1	1	0	0	1	2.6
1	1	0	0	0	2.7
1	0	1	1	1	2.8
1	0	1	1	0	2.9
1	0	1	0	1	3.0
1	0	1	0	0	3.1
1	0	0	1	1	3.2
1	0	0	1	0	3.3
1	0	0	0	1	3.4
1	0	0	0	0	3.5

* 外部プルアップ抵抗を接続した場合

** 表3のIntel Specification VRM 8.2の要求条件に基づいて選択した出力電圧に対する入力

† LT1533ではこれらのコード選択はディスエーブルされている

X 不問

アプリケーション情報

概要

LTC1553は、高電力、低電圧降圧(バック)コンバータで使用するよう設計された、電圧帰還同期整流式スイッチング・レギュレータ・コントローラです(ブロック図参照)。Intel Pentium IIの電源仕様を満足するよう設計されています。出力電圧を制御するDAC、PWM発生器、 $\pm 1\%$ にトリミングされた高精度リファレンス、2つのハイパワー-MOSFETゲート・ドライバ、そして完全なスイッチング・レギュレータ回路を形成するのに必要なすべての帰還および制御回路を内蔵しています。

LTC1553には、上側外部パワー-MOSFETを電流センス素子として使用する電流制限センス回路を内蔵しているため、外部センス抵抗が不要です。電流コンパレータCCが過電流状態を検出すると、電圧制御電流源を通してソフト・スタート・コンデンサを放電することにより、デューティ・サイクルが減少します。厳しい過負荷状態または出力短絡状態では、短絡が除去されるまで繰り返しソフト・スタートが強制され、外付け部品の損傷を防止します。出力過電圧状態では、デバイスの電源が再投入されるかOUTENピンが切り替えられるまで、MOSFETドライバはディスエーブルされます。

OUTENは、任意に外部MOSFETまたはマイクロプロセッサ付近に配置された外部負温度係数(NTC)サーミスタに接続することができます。内部で3つのスレッシュホールド・レベルが供給されます。OUTENが2Vまで低下すると、 \overline{OT} がトリップし、外部CPUに警告を發します。温度が上昇し続け、ONTEN入力が1.7Vまで低下すると、G1ピンとG2ピンは“L”に強制されます。ONTENが1.2V以下になった場合、LTC1553はシャットダウン・モードに入り、電源電流を最小限に低減します。サーマル・シャットダウンが不要な場合は、OUTENを従来のTTLイネーブル信号に接続することができます。自走300kHz PWM周波数を、OUTENに接続されたより高速な外部クロックに同期させることができます。発振器周波数が可変なので、外付け部品を幅広く選択することが可能です。「クロック同期」の項を参照してください。

出力の安定化はPWRGDピンによってモニタできます。このピンは内部MINおよびMAXコンパレータをモニタします。出力が500 μ s以上にわたって選択値の $\pm 5\%$ を超えると、PWRGD出力は“L”になります。出力が1ms以上にわたって選択値の $\pm 5\%$ 以内で安定していれば、PWRGDは“H”に戻ります。

動作原理

一次側フィードバック・ループ

SENSEピンのレギュレータ出力電圧は、全抵抗が約120kの抵抗分割器によって内部で分割されます。この分割された電圧が、DAC出力から供給されるリファレンス電圧から減算されます。この結果得られた誤差電圧が誤差アンプで増幅され、その出力がPWMコンパレータによって発振器ランプ波形と比較されます。このPWM信号がG1とG2を通して、外部MOSFETを制御します。この結果得られたチョップ波形が、ループを閉じる L_O と C_{OUT} によってフィルタされます。ループ周波数補償は、相互コンダクタンス・アンプの出力ノードに接続されたCOMPピンの外部RC + Cネットワークで行われます。

MIN、MAXフィードバック・ループ

ERRアンプが十分に速く応答できない状況では、帰還ループ内の2つの追加コンパレータが高速フォールト補正を提供します。MINは、帰還信号FBを内部リファレンスより60mV(5%)低い電圧と比較します。FBがこのコンパレータのスレッシュホールドより低い場合、MINコンパレータはERRアンプに優先し、ループを内部発振器によって標準84%に設定されたフル・デューティ・サイクルに強制します。同様に、FBが内部リファレンスより5%以上高い場合、MAXコンパレータは出力をデューティ・サイクル0%に強制します。これら2つのコンパレータがノイズによってトリガされるのを防止するために、MINおよびMAXコンパレータの応答時間は、2ないし3 μ sかかるよう意図的に制御されています。これら2つのコンパレータは、高速出力過渡での極端な出力の揺れを防止すると同時に、メイン帰還ループが最適に補償され安定動作するようにします。

アプリケーション情報

ソフトスタートと電流制限

LTC1553は、初期起動および電流制限動作時に使用するソフト・スタート回路を内蔵しています。SSピンには、GNDとの間に所要ソフトスタート時間に相当する容量の外付けコンデンサが必要です。外付けSSコンデンサを充電するために、10 μ Aの電流源が内蔵されています。起動時にCOMPピンはSSピン電圧よりダイオード1個の電圧降下分ほど高い電圧にクランプされます。これにより、誤差アンプERRがループを最大デューティ・サイクルにするのを防止します。SSピンが約1.2V ($V_{COMP} \approx 1.8V$)まで上昇すると、LTC1553は低デューティ・サイクルで動作を始めます。SSが上昇し続けると、 Q_{SS} がターンオフし、誤差アンプが出力の安定化を開始します。MINコンパレータは、ソフト・スタートがアクティブのときにはディスエーブルされ、ソフト・スタート機能が無効にならないようにしています。

また、LTC1553には電流制限動作を制御するための別の帰還ループも内蔵しています。G1の各立上がりエッジの直前で、電流コンパレータCCが、 I_{FB} ピンの外部MOSFET、Q1の両端で測定された電圧降下をサンプルしてホールドします。 $V_{IN} = 12V$ のときには、Q1とQ2間のスイッチング・ノードでの過渡電圧によって内部構造が損傷するのを防止するために、 I_{FB} ピンにはGNDへの外部ツェナーが必要です。CCは I_{FB} の電圧と I_{MAX} ピンの電圧を比較します。ピーク電流が上昇すると、Q1の $R_{DS(ON)}$ での電圧降下のために、Q1で測定される電圧が増加します。 I_{FB} の電圧が I_{MAX} 以下に低下し、Q1のドレイン電流が最大レベルを超えたことを示すと、CCは外部ソフトスタート・コンデンサから電流を吸い込み始め、デューティ・サイクルを短縮して、出力電流レベルを制御します。CCコンパレータは、 I_{FB} と I_{MAX} の電圧差に比例する電流をSSから引き込みます。穏やかな過負荷状態では、SSピンの電圧は徐々に低下し、電流制限が起動するまでの遅延時間を挿入します。非常に短い穏やかな過負荷状態では、出力電圧にまったく影響しない場合があります。より重大な過負荷状態は、SSピンを安定状態にし、過負荷が取り除かれるまで、出力は低い電圧になったままです。重い過負荷では、CCに大きなオーバードライブを生成するため、素早くSSをプルダウンし、出力部品への損傷を防止します。

Q1の $R_{DS(ON)}$ を使用して出力電流を測定することにより、電流制限回路ではQ1の $R_{DS(ON)}$ を使用しない場合に必要となる高価な個別センス抵抗が不要になります。これは、高電流パスに必要な部品点数の削減に役立ちます。スイッチング・ノイズおよび $R_{DS(ON)}$ のバラツキのため、実際の電流制限トリップ点はそれほど正確ではありません。電流制限回路は、主にフォールト状態の間、電源回路への損傷を防止するためのものです。電流制限回路が機能し始める正確な電流レベルは、Q1の $R_{DS(ON)}$ にバラツキがあるため、ユニットごとに異なります。

ある電流制限レベルでは、 I_{MAX} から V_{IN} への外部抵抗は次の式で求められます。

$$R_{I_{MAX}} = \frac{(I_{L_{MAX}})(R_{DS(ON)Q1})}{I_{I_{MAX}}}$$

ここで、

$$I_{L_{MAX}} = I_{LOAD} + \frac{I_{RIPPLE}}{2}$$

I_{LOAD} = 最大負荷電流

I_{RIPPLE} = インダクタ・リップル電流

$$= \frac{(V_{IN} - V_{OUT})(V_{OUT})}{(f_{OSC})(L_O)(V_{IN})}$$

f_{OSC} = LTC1553発振器周波数 = 300kHz

L_O = インダクタ値

$R_{DS(ON)Q1} = I_{L_{MAX}}$ でのQ1のホット・オン抵抗

$I_{I_{MAX}} = I_{MAX}$ での内部180 μ Aシンク電流




図5. 電流制限設定

アプリケーション情報

表4. 推奨最小 R_{IMAX} 抵抗(k)と最大動作負荷電流および外部MOSFET Q1

最大動作 負荷電流 (A)	SUD50N03-10	SUD50N03-10 (2個並列)	MTD20N03HDL	MTD20N03HDL (2個並列)
12	2.4	1.2	4.3	2.2
14	2.7	1.3	5.1	2.7
16	3.0	1.5	6.2	3.0
18	3.6	1.8	6.8	3.3
20	3.9	2.0	7.5	3.6

OUTEN およびサーミスタ入力

LTC1553には、OUTENピンのロジック・レベルで制御される低消費電力シャットダウン・モードがあります。OUTENを“H”レベルにすると、デバイスは通常どおり動作します。OUTENを“L”レベルにすると、すべての内部スイッチングが停止し、COMPとSSを内部でグランド電位にして、Q1とQ2をターンオフします。 \overline{OT} とPWRGDが“L”になり、 \overline{FAULT} はフロートしたままです。シャットダウン・モードでは、LTC1553の消費電流は約130 μ Aまで減少します。この電流はOUTENのサーミスタ・センス回路をアクティブにしておくのに使用されます。特に温度が上昇した場合は、この回路で消費されるシャットダウン電流に、外部MOSFETのリーク電流が加算される場合があることに注意してください。

OUTENは過温度保護用にも使用できるよう、複数のスレッシュホールドをもつように設計されています。パワーMOSFETの動作温度は、最も高温になると思われる外部MOSFET(多くの場合はハイサイド・デバイスQ1)の隣に実装された外部負温度係数(NTC)サーミスタによってモニタできます。電気的には、サーミスタは V_{CC} に接続された別の抵抗R1とともに電圧分割器を構成しなければなりません。これらの中心点は、OUTENに接続してください(図6参照)。温度が上昇すると、OUTENピンの電圧が低下します。通常の動作条件では、OUTENピンの電圧は2V以上でなければなりません。すべての回路が正常に機能し、 \overline{OT} ピンは“H”状態に保持されます。温度が異常に高くなった場合、OUTENピンの電圧は最終的に2V以下にまで低下します。 \overline{OT} はロジック“L”に切り替わり、システムに過温度警告を出します。OUTENが1.7V以下に低下すると、LTC1553は両方のFETドライバをディスエーブルし




図6. サーミスタ入力としてのOUTENピン

ます。OUTENが1.2V以下の場合、LTC1553はシャットダウン・モードに入ります。これらの3つのモードのいずれかを起動するには、OUTEN電圧が30 μ s以上の間各スレッシュホールド以下に低下していなければなりません。

クロック同期

OUTENピンに外部クロック信号を印加して、内部発振器を外部クロックに同期させることができます。同期範囲は、初期動作周波数から最大500kHzまでです。外部周波数が通常の自走周波数より大幅に高い場合は、LTC1553内のピーク・ツー・ピーク鋸波の振幅が減少します。ループ利得は鋸波の振幅に反比例するので、補償ネットワークを若干調整しなければならない場合があります。外部同期を使用するときは、温度センス回路が動作しないことに注意してください。

アプリケーション情報

MOSFETゲート・ドライブ

内部MOSFETドライバの電源はPV_{CC}から供給されます。この電源は効率的な動作を実行するには、少くとも1個のパワーMOSFET V_{GS(ON)}の電圧降下分だけ入力電源電圧より高くなければなりません。この高い電圧は独立した電源で供給するか、あるいは図7に示す単純なチャージポンプを使用して発生させることができます。標準84%の最大デューティ・サイクルにより、各サイクル中にチャージ・ポンプをリフレッシュするのに十分なオフ時間が保証されます。図8に、外部MOSFETに追加のV_{GS}オーバードライブを供給する3倍電圧チャージ・ポンプを示します。この回路は、より高いターンオン電圧を必要とする標準スレッシュホールドMOSFETに有効です。PV_{CC}がLTC1553の絶対最大定格である20Vを超えないように、トリプラ・チャージ・ポンプの設計には18Vツェナー・ダイオード(1N5248B)を推奨します。これはV_{IN}が上昇するほど、重大な問題になります。V_{IN} = 12Vの場合、図7のダブル回路は20Vの上限も超えます。図9に5Vおよび12Vの両電源から電力が供給される別の17Vチャージ・ポンプを示します。

OUTENピンが“L”のときには、出力電圧のアンダershootを防止するために、G1とG2の両方が“L”に保持されます。V_{CC}およびPV_{CC}が0V状態から立ち上がる際には、内部低電圧ロックアップ回路はV_{CC}が約3.5Vに達するまでG1とG2が“H”にならないようにします。PV_{CC}がグランド電位になっている間に、V_{CC}が立ち上がった場合は、SSは内部でグランド電位に強制されます。SSはCOMPピンを“L”にクランプしてドライバがターンオンするのを防止します。起動時またはサーマル・シャットダウンからの回復時には、ドライバはG1が最初に“H”になるまでG2が“L”に保持されるように設計されています。

パワーMOSFET

ほとんどのLTC1553回路には、2個のNチャネル・パワーMOSFETが必要です。これらは基本的に、スレッシュホールドとオン抵抗を検討して選択しなければなりません。必要なMOSFETスレッシュホールドは、利用可能な電源電圧やゲート・ドライブのチャージポンプ方式の複雑さを考慮して決定しなければなりません。12V電源を使用してPV_{CC}に電源を供給する5V入力設計では、R_{DS(ON)}がV_{GS} = 5Vまたは6Vで規定される標準MOSFETを使用すればよい結果が得られます。ただし、ロジック・レベルのデバイスによって効率が向上します。12V電源から引き出される電流は、使用するMOSFETとLTC1553の動作周波数によって異なりますが、一般には50mA未満です。




図7. 2倍電圧チャージ・ポンプ




図8. 3倍電圧チャージポンプ




図9. V_{IN} = 12Vでの17Vチャージ・ポンプ

アプリケーション情報

5V V_{IN} 電圧と倍電圧チャージポンプを使用して PV_{CC} を発生する LTC1553 回路は、標準パワー MOSFET を完全に導通させるだけのドライブ電圧を供給できません。このような状態では、有効な MOSFET $R_{DS(ON)}$ が非常に高いため、FET の消費電力が増大し、効率が低下する可能性があります。図7に示す5Vのみのシステムまたは図9の17Vチャージ・ポンプを使用する12V入力システムには、ロジック・レベルFETが適しています。これらは、生成されたチャージ・ポンプ電圧で完全に導通させることができ、最大効率で動作します。5V以上の電源で動作する倍電圧チャージポンプ設計とすべての3倍電圧チャージポンプ設計では、過渡電圧がピンの絶対最大定格を超えるのを防止するために、 PV_{CC} にツェナー・クランプ・ダイオードを含んでいなければなりません。チャージ・ポンプの詳細については、「MOSFETゲート・ドライブ」の項を参照してください。

スレッシュホールド電圧を選択したら、入力および出力電圧、許容消費電力、および最大所要出力電流に基づいて、 $R_{DS(ON)}$ を選択しなければなりません。標準的な LTC1553 降圧コンバータ回路では、平均インダクタ電流が出力負荷電流と等しくなります。この電流は常に Q1 または Q2 を流れ、消費電力は次のようにデューティ・サイクルに応じて分割されます。

$$DC(Q1) = \frac{V_{OUT}}{V_{IN}}$$

$$DC(Q2) = 1 - \frac{V_{OUT}}{V_{IN}} = \frac{(V_{IN} - V_{OUT})}{V_{IN}}$$

これで、与えられた伝導損失に必要な $R_{DS(ON)}$ は、関係式 $P = I^2 R$ を整理して、次のとおり計算することができます。

$$R_{DS(ON)Q1} = \frac{P_{MAX(Q1)}}{[DC(Q1)](I_{MAX})^2} = \frac{(V_{IN})[P_{MAX(Q1)}]}{(V_{OUT})(I_{MAX})^2}$$

$$R_{DS(ON)Q2} = \frac{P_{MAX(Q2)}}{[DC(Q2)](I_{MAX})^2} = \frac{(V_{IN})[P_{MAX(Q2)}]}{(V_{IN} - V_{OUT})(I_{MAX})^2}$$

P_{MAX} は基本的に、必要な効率または使用可能な熱消費量に基づいて計算します。5V 入力、2.8V、11.2A 出力の Pentium II 用に設計された標準的な高効率回路では、各 MOSFET の最大負荷時に許される効率損失は4%以下です。この電流レベルで約90%の効率を仮定すると、以下の式で P_{MAX} 値が得られます。

$$[(2.8)(11.2A/0.9)(0.04)] = 1.39W \text{ (1 FET 当たり)}$$

そして、所要 $R_{DS(ON)}$ は次のようになります。

$$R_{DS(ON)Q1} = \frac{(5V)(1.39W)}{(2.8V)(11.2A)^2} = 0.019\Omega$$

$$R_{DS(ON)Q2} = \frac{(5V)(1.39W)}{(5V - 2.8V)(11.2A)^2} = 0.025\Omega$$

また、所要 $R_{DS(ON)}$ 値では大型 MOSFET を示唆していますが、消費電力値は1デバイスあたり1.39W以下であるため、高効率アプリケーションでは、大型 TO-220 パッケージやヒートシンクは必ずしも必要ありません。Siliconix Si4410DY、International Rectifier IRF7413 (以上 SO-8 パッケージ)、Siliconix SUD50N03、Motorola MTD20N03HDL (以上 DPAK) は、5V のゲート・ドライブで $R_{DS(ON)}$ 値が 0.03 以下の、実装面積が小さい表面実装デバイスで、LTC1553 に適しています。出力電圧が高いと、Q1 の $R_{DS(ON)}$ が Q2 より大幅に低くならない場合があります。Q1 に2個の MOSFET を並列に使用し、Q2 には1個の MOSFET を使用すれば、このような条件を達成できることがよくあります。 $R_{DS(ON)}$ の計算に高い P_{MAX} 値を使用すると、一般に MOSFET コストと回路効率は下がりますが、MOSFET のヒートシンク要求が増加します。

アプリケーション情報

表5. LTC1553アプリケーションの推奨MOSFET

TYPICAL INPUT PARTS	R _{DS(ON)} AT 25°C (mΩ)	RATED CURRENT (A)	CAPACITANCE C _{ISS} (pF)	θ _{JC} (°C/W)	T _{JMAX} (°C)
Siliconix SUD50N03-10 TO-252	19	15 at 25°C 10 at 75°C	3200	1.8	175
Siliconix Si4410DY SO-8	20	10 at 25°C 8 at 75°C	2700	—	150
Motorola MTD20N03HDL D PAK	35	20 at 25°C 16 at 100°C	880	1.67	150
SGS-Thomson STD20N03L D PAK	23	20 at 25°C 14 at 100°C	2300	2.5	175
Motorola MTB75N03HDL DD PAK	7.5	75 at 25°C 59 at 100°C	4025	1.0	150
IRF IRL3103S DD PAK	14	56 at 25°C 40 at 100°C	1600	1.8	175
IRF IRLZ44 TO-220	28	50 at 25°C 36 at 100°C	3300	1.0	175
Fuji 2SK1388 TO-220	37	35 at 25°C	1750	2.08	150

注：テスト条件および詳細情報は、各メーカーのデータシートを参照してください。

インダクタの選択

LTC1553の設計でインダクタが最も大きな部品である場合がよくあります。インダクタの値とタイプは、出力スルーレート条件、出力リップル条件、および期待ピーク電流に基づいて選択しなければなりません。インダクタ値は、基本的に必要な電流スルーレートによって制御されます。インダクタ電流の最大上昇率は、インダクタ値、入出力電圧差、およびLTC1553の最大デューティ・サイクルによって設定されます。標準的な5V入力、2.8V出力アプリケーションでは、最大電流スルー・レートは次のようになります：

$$DC_{MAX} \frac{(V_{IN} - V_{OUT})}{L} = \frac{1.83}{L} \frac{A}{\mu s}$$

ただし、Lはインダクタ値(μH)です。適切な周波数補償を行えば、インダクタと出力コンデンサの組合せによって、過渡回復時間が決まります。一般に、小さい値のインダクタでも過渡応答は改善されますが、出力リップル電圧が増加し、インダクタ・コアの飽和定格が高くなります。このアプリケーションでは、2μHのインダクタでは、立上り時間が0.9A/μsで、5Aの負荷電流ステップへの応答時には5.5μsの遅延が生じます。この5.5μsの間に、イ

ンダクタ電流と出力電流の差を出力コンデンサで補充しなければならず、一時的に出力が低下します。この影響を最小限に抑えるために、大部分の5V入力LTC1553回路では、インダクタ値は通常1μH～5μHの範囲でなければなりません。最適な性能を得るには、入力電圧と出力電圧の異なる組合せと予想される負荷によって、別のインダクタ値が必要になる場合もあります。

必要な値が分かったら、ピーク電流と効率条件に基づいてインダクタ・コア・タイプを選択することができます。インダクタのピーク電流は、ピーク・ツー・ピーク・インダクタ・リップル電流の半分に最大出力負荷電流を加えた値と等しくなります。リップル電流は、インダクタ値、入力および出力電圧、そして動作周波数によって設定されます。リップル電流の概算値は次のとおりです。

$$I_{RIPPLE} = \frac{(V_{IN} - V_{OUT})(V_{OUT})}{(f_{OSC})(L_O)(V_{IN})}$$

f_{OSC} = LTC1553発振器周波数 = 300kHz

L_O = インダクタ値

アプリケーション情報

本データシートで取り上げた、インダクタ値が2μHの標準的な5Vから2.8Vアプリケーションについてこの式を解くと、次の値が得られます。

$$\frac{(2.2)(0.56)}{(300\text{kHz})(2\mu\text{H})} = 2A_{P-P}$$

11.2A負荷でのピーク・インダクタ電流は次式で求められます：

$$11.2A + \frac{2A}{2} = 12.2A$$

通常、リップル電流は出力電流の10%～40%の間でなければなりません。インダクタは、飽和せずにこのピーク電流に耐え、また巻線の銅抵抗は抵抗性電力損失を最小限に抑えるために、できるだけ低くなければなりません。電流制限のない回路では、短絡またはフォールト状態でインダクタの電流がこの最大値を超える可能性があります。インダクタには、この余分な電流に耐えるだけのサイズが必要です。多くの場合、徐々に飽和する特性をもつインダクタが適しています。

入力および出力コンデンサ

標準的なLTC1553の設計では、入力コンデンサと出力コンデンサの両方に厳しい条件が課されます。定常負荷動作では、LTC1553のような降圧コンバータが、スイッチング周波数で入力電源から方形波の電流を引き出します。ピーク電流値は出力負荷電流 + 1/2ピーク・ツー・ピーク電流と等しく、最小値はゼロです。この電流の大部分は入力バイパス・コンデンサから供給しなければなりません。その結果、入力コンデンサにRMS電流が流れて、コンデンサが加熱し、極端な場合は早期コンデンサ故障を引き起こすおそれがあります。RMS電流はPWMデューティ・サイクルが50%のときに最大の $I_{OUT}/2$ になります。十分なリップル電流定格をもつ低ESRの入力コンデンサを使用して、高信頼動作を実現しなければなりません。

コンデンサ製造業者のリップル電流定格は、多くの場合、わずか2000時間(3ヶ月)の動作時間により、定格温度で規定されています。回路の有効寿命を延長するため

に、入力コンデンサのリップル電流を製造業者の仕様に対しディレーティングが必要です。動作温度が低いと、コンデンサの寿命に大きく影響します。

降圧コンバータの出力コンデンサは、定常状態では入力コンデンサよりもはるかにリップル電流が少なくなります。ピーク・ツー・ピーク電流は、インダクタのピーク・ツー・ピーク電流と等しく、通常は全負荷電流の10%～40%です。出力コンデンサの役割には、消費電力ではなくESRに重点が置かれています。出力負荷過渡状態の間、出力コンデンサは、LTC1553がインダクタ電流を新しい値に合わせて調整できるようになるまで、負荷が要求する余分な負荷電流をすべて供給しなければなりません。出力コンデンサのESRによって、出力電圧にESR値×負荷電流変動に等しいステップが発生します。0.05のESRをもつ出力コンデンサでの11A負荷ステップが、550mVの出力電圧シフトになります。これは、2.8V電源では出力電圧の19.6%になります！出力コンデンサのESRと出力負荷過渡応答には密接な関係があるため、通常、出力コンデンサは、容量値ではなくESRを重視して選択されます。ESRが適切なコンデンサは、通常、エネルギー蓄積に必要な値以上の容量値をもっています。

LTC1553アプリケーションでは、規定リップル電流定格とESRをもつスイッチング電源用の電解コンデンサを効果的に使用することができます。三洋電機などのOS-CON電解コンデンサは優れた性能を発揮し、電解コンデンサとして非常に高い性能/サイズ比を誇ります。表面実装アプリケーションでは、電解コンデンサまたは乾式タンタル・コンデンサを使用できます。タンタル・コンデンサは、スイッチング電源用のサージ試験が実施されていなければなりません。低コストの汎用タンタルは、非常に寿命が短く、スイッチング電源アプリケーションでは突然故障してしまうことが知られています。AVX TPSシリーズの表面実装部品は、ポピュラーなサージ試験済みタンタル・コンデンサで、LTC1553アプリケーションで良好に動作します。

ESRを低減し、リップル電流能力を向上させる一般的な方法は、何個かのコンデンサを並列に接続することです。標準的なLTC1553アプリケーションでは、5A入力リップル電

アプリケーション情報

流が現れる場合があります。三洋電機のOS-CON、製品番号10SA220M(220 μ F/10V)コンデンサは、85 での許容リップル電流が2.3Aです。(入力リップル電流に耐えるために) 入力で3個を並列に接続すれば、上記の要求条件を満足します。同様に、AVX TPSE337M006R010Q(330 μ F/6V)の定格最大ESRは0.1 ですが、7個を並列に接続すれば、出力コンデンサの正味ESRが0.014 まで減少します。低コスト・アプリケーションでは、三洋電機のMV-GXシリーズ・コンデンサがこのような条件を満足します。

帰還ループ補償

LTC1553電圧帰還ループは、内部 g_m 誤差アンプの出力ノードに接続されたCOMPピンで補償されます。図10aに示すように、帰還ループは一般にCOMPからGNDへのRC + Cネットワークによって補償できます。

ループの安定度は、インダクタ値、出力コンデンサ値、出力コンデンサのESR値、誤差アンプの相互コンダクタンス、および誤差アンプの補償ネットワークによって影響を受けます。インダクタと出力コンデンサは、以下の周波数で共振します。

$$f_{LC} = \frac{1}{2\pi\sqrt{(L_o)(C_{OUT})}}$$

出力コンデンサのESRと出力コンデンサ値は、以下の周波数でゼロになります。

$$f_{ESR} = \frac{1}{2\pi(ESR)(C_{OUT})}$$

誤差アンプ出力の補償ネットワークは、総合開ループ伝達特性を得るために、0dBクロスオーバー周波数において十分な位相マージンを提供するためのものです。補償ネットワークのゼロおよび共振周波数は、それぞれ次のようになります。

$$f_z = \frac{1}{2\pi(R_C)(C_C)} \quad \text{および} \quad f_p = \frac{1}{2\pi(R_C)(C_1)}$$

図10bに総合伝達特性のボード・プロットを示します。

この設計で使われる補償値は、 $f_{SW} = 12f_{CO}$ 、 $f_z = f_{LC}$ 、 $f_p = 5f_{CO}$ の基準に基づきます。閉ループ周波数 f_{CO} では、LCフィルタおよび入力抵抗分割器による減衰は、PWM変調器の利得と誤差アンプの利得($g_{mERR} \times R_C$)によって補償されます。周波数補償に対して数学的手法を使用することができますが、入力または出力フィルタ、未知のコンデン




図10a. 補償ピンの接続




図10b. LTC1553総合伝達特性のボード・プロット

アプリケーション情報

インサESR、入力電圧および負荷電流の変化に伴う大きな動作点の変動などにより複雑になるため、実験による経験的手法を推奨します。この方法は、負荷で過渡電流を注入するか、RCネットワーク・ボックスの使用を繰り返して最終的な補償値を算出するか、ネットワーク・アナライザを使って実際のループ・ポールとゼロを探し、最適なループ応答を得ることによって実行できます。

表6. 複数の330 μ F AVX TPS出力コンデンサを並列に使用した5V入力アプリケーションの推奨補償ネットワーク

L_0 (μ H)	C_0 (μ F)	R_C ($k\Omega$)	C_C (μ F)	C_1 (pF)
1	990	1.8	0.022	680
1	1980	3.6	0.01	330
1	4950	9.1	0.01	120
2.7	990	5.1	0.01	220
2.7	1980	10	0.01	120
2.7	4950	24	0.0047	47
5.6	990	10	0.01	120
5.6	1980	20	0.0047	56
5.6	4950	51	0.0036	22

表6. 複数の330 μ F AVX TPS出力コンデンサを並列に使用した12V入力アプリケーションの推奨補償ネットワーク

L_0 (μ H)	C_0 (μ F)	R_C ($k\Omega$)	C_C (μ F)	C_1 (pF)
1	990	0.82	0.047	1500
1	1980	1.5	0.033	820
1	4950	3.9	0.022	330
2.7	990	2.2	0.033	560
2.7	1980	4.3	0.022	270
2.7	4950	10	0.01	120
5.6	990	4.3	0.022	270
5.6	1980	8.2	0.010	150
5.6	4950	22	0.010	56

表6と7に、インダクタ値と出力コンデンサ値に基づく、5Vおよび12V入力アプリケーションの推奨補償部品を示します。これらの値は、並列に接続した複数の330 μ F AVX TPSシリーズの表面実装タンタル・コンデンサを出力コンデンサとして使用して計算したものです。ボード・レイアウトや動作状態によって、最適な部品の値が

推奨値とやや異なる場合があります。

別の出力コンデンサとして、三洋電機のMV-GXシリーズがあります。表8に、出力コンデンサに複数の1500 μ Fの三洋MV-GXコンデンサを並列に使用する場合のインダクタ値と出力コンデンサ値に基づく5V入力アプリケーションの推奨補償部品を示します。

表8. 複数の1500 μ F三洋MV-GX出力コンデンサを並列に使用した5V入力アプリケーションの推奨補償ネットワーク


L_0 (μ H)	C_0 (μ F)	R_C ($k\Omega$)	C_C (μ F)	C_1 (pF)
1	4500	4.3	0.022	270
1	6000	5.6	0.0047	220
1	9000	8.2	0.01	150
2.7	4500	11	0.01	100
2.7	6000	15	0.01	82
2.7	9000	22	0.01	56
5.6	4500	24	0.01	56
5.6	6000	30	0.0047	39
5.6	9000	47	0.0047	27

VID0 ~ VID4、PWRGD、およびFAULT

デジタル入力(VID0 ~ VID4)は、出力電圧を制御する内部DACをプログラムします。これらのデジタル入力制御は静的なものであり、高速スイッチング用に設計されたものではありません。VID_nピンを素早く切り替えることにより、V_{OUT}を高電圧から低電圧に降圧させると、FAULTをトリップさせることができます。

図11にV_{OUT}電圧、PWRGD、FAULTの関係を示します。PWRGDが不必要にCPUに割り込むのを防ぐために、LTC1553はt_{PWRBAD}遅延を内蔵し、SENSEピンのノイズによってPWRGDが切り替わらないようにしています。内部遅延時間は、PWRGDが“L”になるのに約500 μ s、回復するのに1msかかるように設計されています。PWRGDが“L”になると、内部回路は出力電圧が定格電圧の115%を超えないよう監視します。超えた場合は、FAULTがトリガされます。FAULTがトリガされると、G1とG2が直ちに“L”になり、V_{CC}電源が再投入されるかOUTENが切り替わるまで、LTC1553はこの状態に留まります。

アプリケーション情報

図11. PWRGDと $\overline{\text{FAULT}}$

レイアウトの検討事項

PCボードをレイアウトするときには、以下のチェックリストを使用してLTC1553が正しく動作するよう配慮しなければなりません。これらの項目は図12のレイアウト図にもイラストで示してあります。太線は高電流パスを示します。10A以上の電流レベルでは、PCボード自体の電流密度が問題になります。高電流を流すトレースは、できる限り幅を広くとってください。たとえば、2オンスの銅で作られたPCBでは、10Aの電流を通すのに最小0.15のトレース幅が必要です。

1. 一般に、レイアウトは電源デバイスの配置から始めなければなりません。クリーンな電源フロー・パスが得られるように、電源回路の方向を決めてください。導体の幅は最大に、長さは最小にします。電源パスが決まったら、制御回路のレイアウトを決めます。高電流パス用の複雑なルートを決めるより、制御回路の比較的小さなトレースのルートを決める方が簡単です。
2. GNDピンとSGNDピンは、LTC1553の間近で短絡しなければなりません。これにより、LTC1553の内部グラウンド干渉を抑え、グラウンド電位差によって内部回路の動作が妨害されないようにします。次に、出力コンデンサ付近など、回路内のノイズの少ない箇所を選んで、GNDピンとSGNDピンの接続をグラウンド・プレー

ンに一点で接続します。ただし、物理的な制約により、この方法が常に実用的であるとは限りません。その他この接続に適した点として、出力コンデンサとローサイドFET Q2のソース接続の間があります。グラウンド・プレーンのローサイドFETソースと入力コンデンサ・グラウンドの間は非常にノイズが多いので、トレース内の一点グラウンドを接続しないでください。

3. 周波数補償とソフト・スタート用の小信号抵抗とコンデンサは、各々のピンに近接して配置しなければなりません。また、グラウンド・ピンに接続しなければなりません。これらの部品をグラウンド・プレーンに接続しないでください。
4. V_{CC} および PV_{CC} デカップリング・コンデンサは、可能な限りLTC1553の近くに配置してください。 V_{CC} と PV_{CC} にある10 μ Fバイパス・コンデンサは、安定化性能の最適化に役立ちます。
5. $C_{IN}(+)$ プレートは、可能な限り上側MOSFETのドレインの近くに接続しなければなりません。 V_{IN} とパワー・グラウンドの間に0.1 μ Fのセラミック・コンデンサを追加することを推奨します。
6. SENSEピンはスイッチ・ノードからのノイズが混入しやすくなっています。SENSEをインダクタ・スイッチ信号の容量性結合から分離するよう配慮してください。LTC1553に隣接するSENSEピンとSGNDピンの間には0.1 μ Fが必要です。
7. OUTENはハイ・インピーダンス入力で、通常の動作では外部でロジック“H”にプルアップしなければなりません。
8. Q1のケルビン・センス I_{MAX} と I_{FB} がドレイン・ピンとソース・ピンになります。

アプリケーション情報




図12. LTC1553レイアウト図

4




図13. サーマル・モニタ付き単一電源LTC1553の5Vから1.8V-3.5Vアプリケーション

標準的応用例




図14. 外部クロック同期の12Vから1.8V-3.5Vアプリケーション

製品番号	説明	注釈
LTC1142	電流モード、デュアル降圧スイッチング・レギュレータ・コントローラ	LTC1148のデュアル・バージョン
LTC1148	電流モード降圧スイッチング・レギュレータ・コントローラ	同期式、 $V_{IN} \leq 20V$
LTC1149	電流モード降圧スイッチング・レギュレータ・コントローラ	同期式、 $V_{IN} \leq 48V$ 、標準スレッショルドFET用
LTC1159	電流モード降圧スイッチング・レギュレータ・コントローラ	同期式、 $V_{IN} \leq 40V$ 、ロジック・スレッショルドFET用
LTC1266	電流モード昇圧/降圧スイッチング・レギュレータ・コントローラ	同期式、NまたはPチャンネルFET、コンパレータ/バッテリー電圧低下検知器
LTC1430	高電力降圧スイッチング・レギュレータ・コントローラ	同期式、NチャンネルFET、電圧モード
LTC1435	高効率低ノイズ同期式降圧スイッチング・レギュレータ	同期式、Nチャンネル・ドライブ、 $V_{IN} \leq 36V$
LTC1438	デュアル高効率低ノイズ同期式降圧スイッチング・レギュレータ	パワーオン・リセット付きデュアルLTC1435