



# LTC1531

## 絶対最大定格

(Note 1)

全電源電圧 ( $V_{CC}$  から GND) ..... 7V

入力電圧

絶縁型コンパレータ

( $V_1$  から  $V_4$ ) ..... - 0.3V ~ ( $V_{PW} + 0.3V$ )

$\overline{SHDN}$ 、 $ZCPOS$ 、 $ZCNEG$  ..... - 0.3V ~ 12V

電流

入力ピン .....  $\pm 10mA$


$ZCDATA$ 、 $VALID$ 、 $DATA$  .....  $\pm 10mA$

動作温度範囲 ..... 0 ~ 70

保存温度範囲 ..... - 65 ~ 150

リード温度 (半田付け、10秒) ..... 300

## パッケージ/発注情報



ORDER PART NUMBER

LTC1531CSW

インダストリアルおよびミリタリ・グレードはお問い合わせください。

## 電気的特性 注記がない限り、 $V_{CC} = 5V$ 、 $T_A = 25$

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
$I_{VCC}$	Supply Current	$\overline{SHDN} = V_{CC}$ , No Load	●	10	14	mA	
		$\overline{SHDN} = 0V$	●	0.2	10	$\mu A$	
$V_{ZCOS}$	Zero-Cross Offset		●	$\pm 30$	$\pm 120$	mV	
$V_{HYS}$	Zero-Cross Hysteresis	(Note 7)	●	200	800	mV	
$V_{CMR}$	Zero-Cross Input Common Mode Range		●	$(V_{CC}/2) + 0.5$	$V_{CC}$	V	
$f_{SAMPLE}$	Isolated Comparator Sample Rate	$V_{REG}$ Not Loaded (Note 2)		300		Hz	
$V_{OS}$	Isolated Comparator Offset	$V_1 = V_2$ , $V_3 = V_4$	●	2.0	4.0	mV	
		$V_1 - V_3 = 2V$ , $V_4 - V_2 = 2V$	●	2.0	4.0	mV	
$Q_{INJ}$	Isolated Comparator Input Charge Injection	$V_1 = V_3 = 2.5V$ , $V_2 = V_4 = 0V$ (Note 3)		$\pm 4$		pC	
$I_{VIN}$	Isolated Comparator Input Current	$V_1 = V_3 = 2.5V$ , $V_2 = V_4 = 0V$ $f_{SAMPLE} = 700Hz$ (Note 4)		$\pm 1$		nA	
$V_{REG}$	$V_{REG}$	2mA Load $V_{PW} = 3V$ (Note 5)	●	2.40	2.50	2.55	V
$R_{VREG}$	$V_{REG}$ Output Impedance	2mA to 5mA Load	●	4	15	$\Omega$	
$I_{CMPOUT}$	CMPOUT High Impedance Leakage Current	$V_{CMPOUT} = 2.5V$		1		nA	
$t_{VREG}$	$V_{REG}$ On-Time		●	90	105	130	$\mu s$
$V_{PWH}$	$V_{PW}$ , Power Detect Enable Voltage			3.3		V	
$I_{VPW}$	Current Transfer to $V_{PW}$	$V_{PW} = 0V$		45		$\mu A$	
		$V_{PW} = 3.3V$		30		$\mu A$	
$V_{ISO}$	Isolation Voltage	1 Minute (Note 6)	●	2500		$V_{RMS}$	
		1 Second	●	3000		$V_{RMS}$	

## 電気的特性 注記がない限り、 $V_{CC} = 5V$ 、 $T_A = 25$

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
$V_{IH}$	SHDN Input High Voltage	$V_{CC} = 4.5V$	●	2.4		V	
$V_{IL}$	SHDN Input Low Voltage	$V_{CC} = 5.5V$	●		0.8	V	
$V_{OH}$	DATA, VALID, ZCDATA Output High Voltage	$V_{CC} = 4.5V$ , $I_O = 400\mu A$	●	3.0	4.3	V	
$V_{OL}$	DATA, VALID, ZCDATA Output Low Voltage	$V_{CC} = 4.5V$ , $I_O = 1.6mA$	●		0.2	0.4	V
$I_{INL}$ , $I_{INH}$	SHDN Low or High Level Input Current	$V_{IN} = 5V, 0V$	●		$\pm 1$	$\mu A$	
dV/dt	Continuous dV/dt Rejection	(Note 8)	●	50	70	V/ $\mu s$	

は全温度範囲の規格値を意味する。

Note 1: 絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。

Note 2: サンプル・レートは連続ではなく、 $V_{PW}$ の充電レートによって異なる。アプリケーション情報を参照。

Note 3: コンパレータのスイッチト・キャパシタ入力回路の詳細については、アプリケーション情報を参照してください。

Note 4: サンプル・レート $t_{SAMPLE}$ は、 $V_{PW}$ と $V_{REG}$ の負荷によって異なる。


Note 5: CMPOUTが\* H "のとき、 $V_{REG}$ からCMPOUTの負荷に電流が流れる。

Note 6: 1秒間のテストで得た値。

Note 7: ゼロクロス・ヒステリシスは、ゼロクロス・コンパレータが再び動作する最小値を0Vからの信号振幅の差で表したものの。

Note 8: このパラメータはテストされないが、設計により保証されている。


## 標準的性能特性



NOTES:  $V_{RIPPLE}$  DEPENDS ON  $C_{VPW}$  AND  $I_{VPW} + I_{VREG}$   
 $t_{SAMPLE}$  DEPENDS ON  $I_{VPW} + I_{VREG}$

1531 F01


図1.  $V_{PW}$ パワーアップおよび  
 $V_{REG}$ サンプル



NOTE: NONPERIODIC SAMPLES DUE TO DEPENDENCE  
ON  $V_{PW} > 3.3V$  AND THE POWER-LISTEN CYCLE  
SAMPLING

1531 F02

図2.  $I_{VREG} = 100\mu A$ での $V_{REG}$   
と $V_{PW}$



1531 F03

図3. 平均の $t_{SAMPLE}$ と $I_{VREG}$

## ピン機能

$V_{CC}$  (ピン1): 電源側の電源ピン。

$\overline{SHDN}$  (ピン2): アクティブ“L”のチップ・シャットダウン・ピン。“L”信号があると、回路はパワー・ダウンします。DATAのロジック出力レベルは、パワー・ダウン中にゼロにリセットされます。

ZCNEG (ピン3): ゼロクロス・コンパレータの負入力。

ZCPOS (ピン4): ゼロクロス・コンパレータの正入力。

$V_{PW}$  (ピン11): 絶縁電源。外部ストレージ・コンデンサに接続します。

CMPOUT (ピン12): 絶縁型ラッチ・コンパレータのデータ。 $V_{REG}$ がオン状態のとき、CMPOUTがアクティブになります。CMPOUT出力を、絶縁側でヒステリシスとして使用することができます(アプリケーション情報を参照)。この出力には前の比較結果が含まれています。 $V_{REG}$ が“L”のとき、CMPOUTピンはHi-Zになります。

$V_{REG}$  (ピン13): 絶縁された2.5V安定化出力。5mAの最大負荷電流で、100 $\mu$ sのパルスを出力します。 $V_{REG}$ はCMPOUT出力(ピン12)にも電源を供給します。

ISOGND (ピン14): 絶縁側のパワー・グランド。

V4 (ピン15): コンパレータの負入力。コンパレータの

入力は加算され、比較出力は $(V1 + V2)/2 > (V3 + V4)/2$ または $(V1 - V3) > (V4 - V2)$ となります。

V3 (ピン16): コンパレータの負入力。

V2 (ピン17): コンパレータの正入力。

V1 (ピン18): コンパレータの正入力。


VALID (ピン25): パルス出力。コンパレータから有効なデータを受け取ったことを示します。外部回路にDATAをクロック駆動するのに使用できます。

DATA (ピン26): コンパレータの比較結果がラッチされます。DATAには最後の有効な比較結果が保持されます。絶縁側から有効な比較結果を受け取ったときだけ、DATAが変化します。

ZCDATA (ピン27): 24 $\mu$ s ~ 30 $\mu$ sのパルス出力。DATA出力が“H”になり、ゼロクロス・コンパレータ入力(ZCPLS-ZCNEG)が0V差動電圧を交差するとパルスが発生します。一般に、ゼロクロス入力信号はRC位相シフトされたAC正弦波です。この出力は外部トライアックを点弧するのに使用できるTTLレベルのパルスです。

GND (ピン28): 低インピーダンス電源グランド接続ピン。

## タイミング図





## アプリケーション情報

$V_{PW}$ 、外部ストレージ・コンデンサ、およびサンプル・レート

LTC1531の絶縁側には、 $V_{PW}$ に(内部 $V_{REG}$  + 外部 $V_{REG}$ )の負荷電流時に100 $\mu$ sにわたって300mV未満の電圧降下に耐えうる容量をもつ外部コンデンサを接続する必要があります。パワー・サイクルでは、内部絶縁コンデンサと整流器を通して、この外部コンデンサに電力が分配されます。この電圧が約3.3Vに達すると、比較回路が起動し、次のリッスン・サイクルで比較が行われます。この容量結合型絶縁電源は、100k のソース・インピーダンスをもつ5V ~ 6.5V電源の等価モデルとして表すことができます。このピンは、100 $\mu$ sの $V_{REG}$ 出力パルスの際に供給される放電電流と外部コンデンサの容量で決まるリップルによって、3.3Vに自己調整されます。コンデンサの容量は、 $V_{PW}$ の初期スタートアップ時間とリップル電圧に影響しますが、コンパレータのサンプル・レートには影響を与えません。 $V_{PW}$ に過剰な外部DC負荷があると、コンデンサの電圧が所定の3.3Vイネーブル電圧に達しないことがあります。 $V_{PW}$ への連続マイクロパワー負荷は、100k、5.5V電源モデルに基づいて許容できる場合があります(回路は標準的応用例を参照してください)。絶縁側の消費電流は約2 $\mu$ A ~ 3 $\mu$ A、動作時の内部負荷電流は約1mAです。

コンパレータのサンプル・レートは、絶縁コンデンサの充電レートと外部負荷電流 + 内部負荷電流によって決まります。パワーリッスン・サイクルの周期は700Hz ~ 900Hzですが、比較が行われるのは $V_{PW}$ が3.3Vのイネーブル電圧を超えたときだけです。軽負荷時の標準サンプル・レートは200Hz ~ 300Hzです。実際のサンプリングは一定ではなく、パワー・サイクルのリッスン期間で $V_{PW} \geq 3.3V$ になると発生します。標準的性能特性の図3に、各種電源条件および負荷条件における標準サンプル・レートを示します。電力伝達とサンプル・レートを最大にするには、図4に示す領域からエッチングにより銅を取り除きます。

### 絶縁コンパレータ入力とCMPOUT

LTC1531の絶縁型スイッチト・キャパシタ・コンパレータは、さまざまな差動入力サンプリング・モードの設定が可能な4つの入力を備えています。コンパレータ入力は、コンパレータ・オートゼロ・サイクル中にすべて同

時にサンプリングされ、ついでまとめて加算されて、二重差動比較が実行されます。比較は次のとおり実行されます：

$$(V1 + V2) / 2 > (V3 + V4) / 2$$

この等式を整理すると、たとえば二重差動比較は次のように実行されます：

$$(V1 - V4) > (V3 - V2) \text{ または } (V1 - V3) > (V4 - V2)$$

スイッチト・キャパシタ入力は1回でサンプリングを行い、レール・トゥ・レール入力と $V_{PW}$ -ISOGNDの同相電圧範囲を備えています。入力が加算されるので、たとえば絶縁型スイッチ・アプリケーションの場合のように、 $V3$ を $V_{REG}$ に $V4$ をISOGNDに接続してまとめて加算し、負コンパレータ入力に対して $V_{REG}/2$ を供給することにより、リファレンスを電源電圧の半分にすることができます。

チャージ・インジェクションは、スイッチト・キャパシタのコンパレータ入力で起こります。インジェクション量は、コンパレータの使い方によって異なります。 $V1 = V2$  および  $V3 = V4$  のときに、インジェクション量が最小になります。ワーストケースは $V1 = 3.3V$ 、 $V2 = 0V$ 、 $V3 = 3.3V$ 、 $V4 = 0V$  のときで、チャージ・インジェクションは7pCになります。コンパレータがターンオンするのは、100 $\mu$ sの $V_{REG}$ 期間の最後の10 $\mu$ sであるため、約90 $\mu$ s経過時点でチャージ・インジェクションが発生します。

絶縁型温度制御アプリケーションに示すように、一般にCMPOUT信号を使用してヒステリシスを提供します。CMPOUTはラッチされた前回の比較結果であり、次の $V_{REG}$ オン期間にアクティブになります。CMPOUTは、内部2.5V安定化出力の $V_{REG}$ から給電され、100 $\mu$ sの $V_{REG}$ オン時間中以外はハイ・インピーダンス状態になります。CMPOUTはアクティブになると、ストアされた前回の比較結果に応じて、ISOGNDへの“L”または $V_{REG}$ への“H”に切り替わります。ストアされたCMPOUTデータは、電源投入時にリセットされ、電源側の $\overline{SHDN}$ ピンでは必ずしもリセットされません。ただし、シャットダウンによって、絶縁側でパワーオン・リセットがトリガされるほど $V_{PW}$ が低下した場合は電源側からリセットされます。

## アプリケーション情報

### DATA、VALID、ZCDATA

パワー・サイクルでは、前のリッスン・サイクルで有効な比較が行われた場合は、VALID信号が“H”になります。VALIDは次のリッスン・サイクルの初めに“L”になります。VALIDの“L”から“H”への遷移を使用して、DATAを外部回路にクロック・インさせることができます。比較を行うには、絶縁側のストレージ・コンデンサに十分な電力が蓄えられていなければなりません。

DATA出力は、最後に受け取った比較結果を保持しません。DATAはパワーアップとシャットダウンでゼロにリセットされます。VALID出力は比較結果を正しく受け取った後、1パワー・サイクルの間“H”に保持されます。絶縁側から受け取ったDATAの値は、ノイズ余裕度を高めるために冗長化されています。

ZCDATAはゼロクロス・コンパレータでトリガされる25 $\mu$ sの出力パルスです。パルスが発生するには、DATA出力がロジック1で、かつZCPOS-ZCNEGゼロクロス・コンパレータ入力にヒステリシスの $\pm 200$ mVから800mVを超えた後、0Vを交差する必要があります。通常、ゼロクロス・コンパレータ出力を使用して、60Hz RC位相シフトされたACライン信号からトライアックをトリガします。

ZCPOSとZCNEGのゼロクロス・コンパレータ入力により、信号が電源レールを超えて振幅することができます。ただし、ZCPOSおよびZCNEG入力は、GNDより低くなる入力信号をクランプするESDダイオード保護デバイスを内蔵しています。ダイオードを流れる電流は、5mA未満に制限しなければなりません。絶縁型温度制御では、これらの条件を満たす減衰特性をもつ位相シフト・ネットワーク例を示します。この例では、 $R1 \gg R2$ であり位相シフトは次式で設定されます：

$$R2 \cdot C1 \cong \tan^{-1}(\omega) / 2 \cdot 60\text{Hz}$$

そして、減衰は $\cong R2/R1$ になります。この例では、 $R1 = 1\text{M}$ 、 $R2 = 47\text{k}$ 、 $C1 = 0.01\mu\text{F}$ で、5Vの $V_{CC}$ を基準と

する7V<sub>PEAK</sub>入力信号を、10°の位相遅れで提供します。正入力電圧が12Vの最大定格を超えないこと、あるいはESDダイオード・クランプへの5mAの入力電流を超えないことが必要です。

### 絶縁バリアdV/dt

絶縁型コンパレータが動作可能な絶縁バリアの最大連続dV/dt値は50V/ $\mu$ sです。dV/dtのレートがこれよりも大きくなると、絶縁側はパワー・サイクルが停止し比較を開始すべきことを検出できなくなりなります。

### PCボード・レイアウト

PCボード・レイアウトでは、リード・フレームの絶縁コンデンサ付近に銅領域を配置しないでください。銅によって、絶縁側への電源の結合と電力分配が低下します。





図4. PCボード・レイアウト例




標準的応用例


絶縁型ポテンショメータ・トランスジューサ・センス



絶縁型熱電対電圧




全温度範囲での検出




## 標準の応用例

### 絶縁型バッテリー・セル・モニタ




### 絶縁型ウィンドウ・コンパレータ



パッケージ 注記がない限り、寸法はインチ(ミリメートル)

SWパッケージ  
28ピン・プラスチック・スモール・アウトライン絶縁バリア(広型0.300)  
(LTC DWG # 05-08-1690)



NOTE:

1. PIN 1 IDENT, NOTCH ON TOP AND CAVITIES ON THE BOTTOM OF PACKAGES ARE THE MANUFACTURING OPTIONS THE PART MAY BE SUPPLIED WITH OR WITHOUT ANY OF THE OPTIONS.


\*DIMENSION DOES NOT INCLUDE MOLD FLASH. MOLD FLASH SHALL NOT EXCEED  $0.006^*$  (0.152mm) PER SIDE

\*\*DIMENSION DOES NOT INCLUDE INTERLEAD FLASH. INTERLEAD FLASH SHALL NOT EXCEED  $0.010^*$  (0.254mm) PER SIDE

SW28 (ISO) 0695

## 標準的応用例

ACラインの過電流検出



## 関連製品

製品番号	説明	注釈
LTC1177	絶縁型MOSFETドライバ	第二電源が不要な2500V <sub>RMS</sub> の絶縁能力
LT1389	ナノパワー・リファレンス	800nA、0.05%の高精度、最大ドリフト10ppm/
LTC1440/LTC1441 LTC1442	超低消費電力シングル/デュアル・コンパレータ、 リファレンス付き	2.1µA(標準) 2V ~ 11V電源、可変ヒステリシス
LT1495/LT1496	1.5µA最大、デュアル/クワッド高精度レール・トゥ・レール 入力/出力オペアンプ	低オフセット375µV最大、2.2V ~ 36V電源
LTC1540	リファレンス付きナノパワー・コンパレータ	標準0.3µA、可変ヒステリシス、2V ~ 11V電源