

### 特長

- 変換レート：2.8MSPS
- 低消費電力：14mW
- 3Vの単一電源動作
- 動作保証温度範囲：-40°C~125°C
- 2.5Vの内部バンドギャップ・リファレンスをオーバードライブ可能
- 3線シリアル・インターフェイス
- スリープ (10μW) シャットダウン・モード
- ナップ (3mW) シャットダウン・モード
- 同相除去比：80dB
- ユニポーラ入力範囲：0V~2.5V
- 小型10ピンMSパッケージ

### アプリケーション

- 自動車
- 通信
- データ収集システム
- 無停電電源
- マルチフェーズ・モータ制御
- マルチプレクス・データ収集

### 概要

LTC<sup>®</sup>1403/LTC1403A は、差動入力を備えた 12 ビット /14 ビット、2.8MSPS シリアル A/D コンバータです。このデバイスは 3V の単一電源で動作し、消費電流はわずか 4.7mA で、小型 10 ピン MS パッケージで供給されます。スリープ・シャットダウン時には、消費電力が 10μW まで低減されます。高速動作と低消費電力を小型パッケージで実現する LTC1403/LTC1403A は、高速の携帯アプリケーションに適しています。


同相除去比が 80dB なので、ソースから差動で信号を測定することによってグラウンド・ループと同相ノイズを除去できます。

これらのデバイスは 0V ~ 2.5V のユニポーラ入力を差動変換します。+A<sub>IN</sub> と -A<sub>IN</sub> の絶対電圧振幅は、グラウンドから電源電圧までです。


シリアル・インターフェイスによって CONV↑ 入力信号の立ち上がり後 16 クロック・サイクルの間、変換結果を送出するので、標準シリアル・インターフェイスと互換性があります。無変換時にデータ・ストリームの後に収集時間として 2 クロック・サイクルを追加可能な場合、50.4MHz クロックで 2.8MSPS のフル・サンプル・レートを達成できます。

LT, LTC および LTM はリアテックノロジー社の登録商標です。他のすべての商標はそれぞれの所有者に所有権があります。

### ブロック図



2次、3次およびSFDRと  
入力周波数



1403A TA02

# LTC1403/LTC1403A

## 絶対最大定格

(Note 1, 2)

電源電圧 ( $V_{DD}$ ) .....	4V
アナログ入力電圧	
(Note 3) .....	$-0.3V \sim (V_{DD} + 0.3V)$
デジタル入力電圧 .....	$-0.3V \sim (V_{DD} + 0.3V)$
デジタル出力電圧 .....	$-0.3V \sim (V_{DD} + 0.3V)$
消費電力 .....	100mW
動作温度範囲	
LTC1403C/LTC1403AC .....	$0^{\circ}C \sim 70^{\circ}C$
LTC1403I/LTC1403AI .....	$-40^{\circ}C \sim 85^{\circ}C$
LTC1403H/LTC1403AH .....	$-40^{\circ}C \sim 125^{\circ}C$
保存温度範囲 .....	$-65^{\circ}C \sim 150^{\circ}C$
リード温度 (半田付け, 10秒) .....	$300^{\circ}C$

## パッケージ / 発注情報

TOP VIEW

MSE PACKAGE  
10-LEAD PLASTIC MSOP

$T_{JMAX} = 150^{\circ}C$ ,  $\theta_{JA} = 40^{\circ}C/W$   
EXPOSED PAD IS GND (PIN 11)  
MUST BE SOLDERED TO PCB

ORDER PART NUMBER	MSE PART MARKING
LTC1403CMSE	LTBDN
LTC1403IMSE	LTBDP
LTC1403HMSE	LTBDP
LTC1403ACMSE	LTADF
LTC1403AIMSE	LTAFD
LTC1403AHMSE	LTAFD

**Order Options** Tape and Reel: Add #TR  
Lead Free: Add #PBF Lead Free Tape and Reel: Add #TRPBF  
Lead Free Part Marking: <http://www.linear-tech.co.jp/leadfree/>

より広い動作温度範囲で規定されるデバイスについては、弊社へお問い合わせください。

## コンバータ特性

● は全動作温度範囲の規格値を意味する。それ以外は  $T_A = 25^{\circ}C$  での値。内部リファレンス使用時。  $V_{DD} = 3V$

PARAMETER	CONDITIONS	LTC1403			LTC1403H			LTC1403A			LTC1403AH			UNITS	
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX		
Resolution (No Missing Codes)		●	12		12		14		14		14		Bits		
Integral Linearity Error	(Notes 4, 5, 18)	●	-2	$\pm 0.25$	2	-2	$\pm 0.25$	2	-4	$\pm 0.5$	4	-4	$\pm 0.5$	4	LSB
Offset Error	(Notes 4, 18)	●	-10	$\pm 1$	10	-20	$\pm 2$	20	-20	$\pm 2$	20	-30	$\pm 2$	30	LSB
Gain Error	(Note 4, 18)	●	-30	$\pm 5$	30	-40	$\pm 5$	40	-60	$\pm 10$	60	-80	$\pm 10$	80	LSB
Gain Tempco	Internal Reference (Note 4) External Reference		$\pm 15$		$\pm 1$	$\pm 15$		$\pm 1$	$\pm 15$		$\pm 1$	$\pm 15$		$\pm 1$	ppm/ $^{\circ}C$ ppm/ $^{\circ}C$

## アナログ入力

● は全動作温度範囲の規格値を意味する。それ以外は  $T_A = 25^{\circ}C$  での値。  $V_{DD} = 3V$

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{IN}$	Analog Differential Input Range (Notes 3, 9)	$2.7V \leq V_{DD} \leq 3.3V$	●	0 to 2.5		V
$V_{CM}$	Analog Common Mode + Differential Input Range (Note 10)			0 to $V_{DD}$		V
$I_{IN}$	Analog Input Leakage Current		●		1	$\mu A$
$C_{IN}$	Analog Input Capacitance			13		pF
$t_{ACQ}$	Sample-and-Hold Acquisition Time	(Note 6)	●		39	ns
$t_{AP}$	Sample-and-Hold Aperture Delay Time			1		ns
$t_{JITTER}$	Sample-and-Hold Aperture Delay Time Jitter			0.3		ps
CMRR	Analog Input Common Mode Rejection Ratio	$f_{IN} = 1MHz, V_{IN} = 0V \text{ to } 3V$ $f_{IN} = 100MHz, V_{IN} = 0V \text{ to } 3V$		-60	-15	dB dB

1403fb

## ダイナミック精度

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $V_{DD} = 3\text{V}$ 

SYMBOL	PARAMETER	CONDITIONS	LTC1403/LTC1403H			LTC1403A/LTC1403AH			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	
SINAD	Signal-to-Noise Plus Distortion Ratio	100kHz Input Signal		70.5			73.5		dB
		1.4MHz Input Signal	●	68	70.5		70	73.5	dB
		1.4MHz Input Signal (H Grade)	●	67	70.5		69	73.0	dB
		100kHz Input Signal, External $V_{REF} = 3.3\text{V}$ , $V_{DD} \geq 3.3\text{V}$			72			76.3	dB
		750kHz Input Signal, External $V_{REF} = 3.3\text{V}$ , $V_{DD} \geq 3.3\text{V}$			72			76.3	dB
THD	Total Harmonic Distortion	100kHz First 5 Harmonics		-87			-90		dB
		1.4MHz First 5 Harmonics	●	-83	-76		-86	-78	dB
SFDR	Spurious Free Dynamic Range	100kHz Input Signal		-87			-90		dB
		1.4MHz Input Signal		-83			-86		dB
IMD	Intermodulation Distortion	1.25V to 2.5V 1.25MHz into $A_{IN}^+$ , 0V to 1.25V, 1.2MHz into $A_{IN}^-$		-82			-82		dB
	Code-to-Code Transition Noise	$V_{REF} = 2.5\text{V}$ (Note 18)		0.25			1		LSB <sub>RMS</sub>
	Full Power Bandwidth	$V_{IN} = 2.5\text{V}_{P-P}$ , SDO = 11585LSB <sub>P-P</sub> (Note 15)		50			50		MHz
	Full Linear Bandwidth	$S/(N + D) \geq 68\text{dB}$		5			5		MHz

## 内部リファレンス特性

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $V_{DD} = 3\text{V}$ 

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{REF}$ Output Voltage	$I_{OUT} = 0$		2.5		V
$V_{REF}$ Output Tempco			15		ppm/ $^\circ\text{C}$
$V_{REF}$ Line Regulation	$V_{DD} = 2.7\text{V}$ to $3.6\text{V}$ , $V_{REF} = 2.5\text{V}$		600		$\mu\text{V}/\text{V}$
$V_{REF}$ Output Resistance	Load Current = 0.5mA		0.2		$\Omega$
$V_{REF}$ Settling Time			2		ms

## デジタル入力およびデジタル出力

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $V_{DD} = 3\text{V}$ 

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{IH}$	High Level Input Voltage	$V_{DD} = 3.3\text{V}$	●	2.4		V
$V_{IL}$	Low Level Input Voltage	$V_{DD} = 2.7\text{V}$	●		0.6	V
$I_{IN}$	Digital Input Current	$V_{IN} = 0\text{V}$ to $V_{DD}$	●		$\pm 10$	$\mu\text{A}$
$C_{IN}$	Digital Input Capacitance			5		pF
$V_{OH}$	High Level Output Voltage	$V_{DD} = 3\text{V}$ , $I_{OUT} = -200\mu\text{A}$	●	2.5	2.9	V
$V_{OL}$	Low Level Output Voltage	$V_{DD} = 2.7\text{V}$ , $I_{OUT} = 160\mu\text{A}$			0.05	V
		$V_{DD} = 2.7\text{V}$ , $I_{OUT} = 1.6\text{mA}$	●		0.10	0.4
$I_{OZ}$	Hi-Z Output Leakage $D_{OUT}$	$V_{OUT} = 0\text{V}$ to $V_{DD}$	●		$\pm 10$	$\mu\text{A}$
$C_{OZ}$	Hi-Z Output Capacitance $D_{OUT}$			1		pF
$I_{SOURCE}$	Output Short-Circuit Source Current	$V_{OUT} = 0\text{V}$ , $V_{DD} = 3\text{V}$		20		mA
$I_{SINK}$	Output Short-Circuit Sink Current	$V_{OUT} = V_{DD} = 3\text{V}$		15		mA

# LTC1403/LTC1403A

## 電源条件

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。(Note 17)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{DD}$	Supply Voltage		2.7		3.6	V
$I_{DD}$	Positive Supply Voltage	Active Mode	●	4.7	7	mA
		Active Mode (LTC1403H, LTC1403AH)	●	5.2	8	mA
		Nap Mode	●	1.1	1.5	mA
		Nap Mode (LTC1403H, LTC1403AH)	●	1.2	1.8	mA
		Sleep Mode (LTC1403, LTC1403H)		2	15	$\mu\text{A}$
		Sleep Mode (LTC1403A, LTC1403AH)		2	10	$\mu\text{A}$
$P_D$	Power Dissipation	Active Mode with SCK in Fixed State (Hi or Lo)		12		mW

## タイミング特性

● は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。 $V_{DD} = 3\text{V}$

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$f_{\text{SAMPLE(MAX)}}$	Maximum Sampling Frequency per Channel (Conversion Rate)		●	2.8		MHz
$t_{\text{THROUGHPUT}}$	Minimum Sampling Period (Conversion + Acquisition Period)		●		357	ns
$t_{\text{SCK}}$	Clock Period	(Notes 16)	●	19.8	10000	ns
$t_{\text{CONV}}$	Conversion Time	(Note 6)		16	18	SCLK cycles
$t_1$	Minimum Positive or Negative SCLK Pulse Width	(Note 6)		2		ns
$t_1$	CONV to SCK Setup Time	(Notes 6, 10)		3		ns
$t_3$	Nearest SCK Edge Before CONV	(Note 6)		0		ns
$t_4$	Minimum Positive or Negative CONV Pulse Width	(Note 6)		4		ns
$t_5$	SCK to Sample Mode	(Note 6)		4		ns
$t_6$	CONV to Hold Mode	(Notes 6, 11)		1.2		ns
$t_7$	16th SCK $\uparrow$ to CONV $\uparrow$ Interval (Affects Acquisition Period)	(Notes 6, 7, 13)		45		ns
$t_8$	Minimum Delay from SCK to Valid Bits 0 Through 13	(Notes 6, 12)		8		ns
$t_9$	SCK to Hi-Z at SDO	(Notes 6, 12)		6		ns
$t_{10}$	Previous SDO Bit Remains Valid After SCK	(Notes 6, 12)		2		ns
$t_{12}$	$V_{\text{REF}}$ Settling Time After Sleep-to-Wake Transition	(Notes 6, 14)		2		ms

**Note 1:** 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

**Note 2:** 電圧値はすべてGNDを基準とする。

**Note 3:** これらのピンがGNDより低い値か $V_{DD}$ を超える値をとると、内部ダイオードによってクランプされる。本製品はラッチアップなしで100mA~GNDの電流または $V_{DD}$ を超える電圧を取り扱うことができる。

**Note 4:** オフセットおよびフルスケール仕様はシングル・エンドの $A_{IN+}$ 入力として $A_{IN-}$ を接地した状態で内部2.5Vリファレンスを使用して測定される。

**Note 5:** 積分直線性は外部2.55Vリファレンスでテストされ、伝達曲線の実際のエンドポイントを通過する直線からのコードの偏差として定義される。偏差は量子化幅の中心から測定される。

**Note 6:** 設計上保証されているが、テストは行われぬ。

**Note 7:** 推奨動作条件。

**Note 8:** アナログ入力範囲は $A_{IN+}$ と $A_{IN-}$ の電圧差として定義される。

**Note 9:**  $A_{IN+}$ と $A_{IN-}$ の絶対電圧はこの範囲内になければならない。

**Note 10:** 3ns未満が許容される場合、出力データは1クロック・サイクル後

に現れる。クロックが定格速度のときには、CONVがSCKの半クロック前に立ち上がるのが最良である。

**Note 11:** アパーチャ遅延と同じではない。サンプル・ホールドを通過する2.2nsの遅延が、CONV to Hold mode遅延から減算されるので、アパーチャ遅延のほうが短い(1ns)。

**Note 12:** 出力されるデータはSCKの立ち上がりエッジでストレージ・ラッチに捕捉することが保証されている。

**Note 13:** 入力信号を捕捉する期間は16番目の立ち上がりクロックによって開始され、変換の立ち上がりエッジで終了する。

**Note 14:** SCKが1サイクル以上および容量性負荷が10 $\mu\text{F}$ の場合、内部リファレンスはスリープ・モードからウェイクアップ後2msで安定する。

**Note 15:** フル・パワー帯域幅は、2.5V<sub>p-p</sub>入力正弦波で出力コードの振幅が3dBに降下する周波数。

**Note 16:** 変換時は最大クロック期間によってアナログ性能が保証される。出力データは不必要にクロック期間を長くすることなく読み取ることができる。


**Note 17:**  $V_{DD} = 3\text{V}$ ,  $f_{\text{SAMPLE}} = 2.8\text{MSPS}$ 。

**Note 18:** LTC1403Aは、14ビット分解能(1LSB=152 $\mu\text{V}$ )で、LTC1403は12ビット分解能(1LSB=610 $\mu\text{V}$ )で測定、規定される。


## 標準的性能特性

$T_A = 25^\circ\text{C}$ ,  $V_{DD} = 3\text{V}$  (LTC1403A)


ENOBおよびSINADと入力周波数




THD、2次および3次と入力周波数




SFDRと入力周波数




SNRと入力周波数




98kHz正弦波4096ポイント  
FFTプロット




1.3MHz正弦波4096ポイント  
FFTプロット




1.4MHz入力と1.56MHz入力の総和  
IMD 4096ポイントFFTプロット



微分直線性と出力コード




積分直線性と出力コード




# LTC1403/LTC1403A

## 標準的性能特性

$T_A = 25^\circ\text{C}$ ,  $V_{DD} = 3\text{V}$  (LTC1403A)




1403A G15




1403A G16


$T_A = 25^\circ\text{C}$ ,  $V_{DD} = 3\text{V}$  (LTC1403とLTC1403A)




1403A G07




1403A G08




1403A G09



1403A G10



1403A G11



1403A G12

1403fb

## ピン機能

**A<sub>IN</sub><sup>+</sup> (ピン 1)** : 非反転アナログ入力。A<sub>IN</sub><sup>+</sup> は A<sub>IN</sub><sup>-</sup> を基準にして 0V ~ 2.5V の差動振幅、0V ~ V<sub>DD</sub> の同相振幅で完全に差動動作します。

**A<sub>IN</sub><sup>-</sup> (ピン 2)** : 反転アナログ入力。A<sub>IN</sub><sup>-</sup> は A<sub>IN</sub><sup>+</sup> を基準にして -2.5V ~ 0V の差動振幅、0V ~ V<sub>DD</sub> の同相振幅で完全に差動動作します。

**V<sub>REF</sub> (ピン 3)** : 2.5V 内部リファレンス。10μF セラミック・コンデンサ (または 0.1μF セラミックと 10μF タンタル・コンデンサの並列接続) で GND および切れ目のないアナログ・グラウンド・プレーンにバイパスします。2.55V ~ V<sub>DD</sub> 間の外部リファレンスでオーバードライブすることができます。

**GND (ピン 5、6、11)** : グラウンドおよび露出パッド。これらのグラウンド・ピンと露出パッドは直接デバイス下部の切れ目のないグラウンド・プレーンに接続する必要があります。アナログ信号電流とデジタル出力信号電流がこれらのピンを流れることに留意してください。

**V<sub>DD</sub> (ピン 7)** : 3V 正電源。この単一電源ピンでチップ全体に 3V を供給します。10μF セラミック・コンデンサ (または 0.1μF セラミックと 10μF タンタル・コンデンサ


の並列接続) で GND および切れ目のないアナログ・グラウンド・プレーンにバイパスします。内部アナログ電流とデジタル出力信号電流がこのピンを流れることに留意してください。0.1μF バイパス・コンデンサはピン 6 とピン 7 にできるだけ近づけて配置するように注意してください。

**SDO (ピン 8)** : スリーステート・シリアル・データ出力。各出力データ・ワードは、前回の変換の開始時の A<sub>IN</sub><sup>+</sup> と A<sub>IN</sub><sup>-</sup> のアナログ入力間の差を表しています。

**SCK (ピン 9)** : 外部クロック入力。変換プロセスを進めて、立ち上がりエッジで出力データを順番に出力します。TTL レベル (≤3V) および 3V CMOS レベルに応答します。1つ以上のパルスによってスリープからウェイクアップします。

**CONV (ピン 10)** : 変換開始。立ち上がりエッジで入力アナログ信号を保持して、変換を開始します。TTL レベル (≤3V) および 3V CMOS レベルに応答します。SCK が “H” か “L” に固定された状態で 2 つのパルスがあると、ナップ・モードを開始します。SCK が “H” か “L” に固定された状態で 4 つ以上のパルスがあると、スリープ・モードを開始します。


## ブロック図




# LTC1403/LTC1403A

## タイミング図


LTC1403 タイミング図




LTC1403A タイミング図



ナップ・モードとスリープ・モードの波形



SCKとSDO間の遅延





## アプリケーション情報

### アナログ入力のドライブ

LTC1403/LTC1403A の差動アナログ入力は簡単にドライブできます。入力には差動あるいはシングルエンド入力として（すなわち  $A_{IN^-}$  入力を接地）ドライブ可能です。両方の差動アナログ入力  $A_{IN^+}$  と  $A_{IN^-}$  は同時にサンプリングされます。両方の入力に同相となる不要な信号は、サンプル・ホールド回路の同相除去によって低減されます。変換の終わりにサンプル・ホールド・コンデンサを充電する間、入力には1つの小さな電流スパイクが生じます。変換中、アナログ入力にはわずかなリーク電流しか流れません。ドライブ回路のソース・インピーダンスが低い場合は、LTC1403/LTC1403A の入力を直接ドライブすることができます。ソース・インピーダンスが増加すると、収集時間も増加します。ソース・インピーダンスが高いときに、収集時間を最小にするには、バッファ・アンプを使用する必要があります。必要な条件は、アナログ入力をドライブするアンプが、小さな電流スパイクが発生した後、次の変換が開始する前に安定しなければならないことです（最大スループット・レートを得るには、セトリング時間が 39ns であること）。入力アンプ選択時には、アンプによってノイズや高調波歪みが増えることにも留意してください。

### 入力アンプの選択

いくつかの要求条件を考慮に入れば、入力アンプは簡単に選択できます。まず、サンプリング・コンデンサを充電する際にアンプで発生する電圧スパイクの振幅を制限するために、閉ループ帯域幅周波数で低い出力インピーダンス ( $<100\Omega$ ) を持つアンプを選択します。たとえば、利得 1 と 50MHz のユニティゲイン帯域幅をもつアンプを使用した場合、50MHz での出力インピーダンスは  $100\Omega$  未満である必要があります。もう1つの要求条件は、最大スループット・レートを得るための十分な小信号セトリング時間を保証するには、閉ループ帯域幅が 40MHz より大きくなければならないことです。低速オペアンプを使用する場合、変換と変換の間の時間を長くすれば、セトリングのための時間を長くすることができます。LTC1403/LTC1403A をドライブするための最適なオペアンプの選択は、アプリケーションに依存します。一般に、アプリケーションは2つのカテゴリーに分類されます。ダイナミック仕様が最も重要な AC アプリケーションと、DC 精度とセトリング時間が最も重要なタイム・ドメイン・アプリケーションです。以下のリストは、LTC1403/LTC1403A をドライブするのに適したオペアンプをまとめたものです。（より詳細な情報は、リニアテクノロジーのデータブックおよび LinearView™ の CD-ROM で提供されます。）

**LTC®1566-1:** 低ノイズ 2.3MHz 連続時間ローパス・フィルタ。

**LT1630:** デュアル 30MHz レール・トゥ・レール電圧 FB アンプ。2.7V ~ ±15V 電源。非常に高い  $A_{VOL}$ 、500 $\mu$ V のオフセットと 4V 振幅で 0.5LSB までのセトリング時間：520ns。THD とノイズは 40kHz まで -93dB、320kHz まで 1LSB 未満 ( $A_V = 1$ 、 $1k\Omega$  に対して  $2V_{P-P}$ 、 $V_S = 5V$ )、レール・トゥ・レール性能が必要な AC アプリケーション（1/3 ナイキスト周波数まで）に最適。クワッド・バージョンの LT1631 あり。

**LT1632:** デュアル 45MHz レール・トゥ・レール電圧 FB アンプ。2.7V ~ ±15V 電源。非常に高い  $A_{VOL}$ 、1.5mV のオフセットと 4V 振幅で 0.5LSB までのセトリング時間：400ns。単一 5V 電源アプリケーションに最適。THD とノイズは 40kHz まで -93dB、800kHz まで 1LSB 未満 ( $A_V = 1$ 、 $1k\Omega$  に対して  $2V_{P-P}$ 、 $V_S = 5V$ )、レール・トゥ・レール性能が必要な AC アプリケーションに最適。クワッド・バージョンの LT1633 あり。

**LT1813:** デュアル 100MHz の 750V/ $\mu$ s 3mA 電圧帰還アンプ。5V ~ ±5V 電源。歪みは ±5V 電源で 100kHz まで -86dB、1MHz まで -77dB ( $500\Omega$ 、 $2V_{P-P}$ )。±5V 電源を使用した高速 AC アプリケーションに最適なデバイス。

**LT1801:** 80MHz GBWP、-75dBc/500kHz、2mA/アンプ、 $8.5nV/\sqrt{Hz}$ 。

**LT1806/LT1807:** 325MHz GBWP、-80dBc 低歪み (5MHz)、ユニティ・ゲイン安定、レール・トゥ・レール入出力、10mA/アンプ、 $3.5nV/\sqrt{Hz}$ 。

**LT1810:** 180MHz GBWP、-90dBc 低歪み (5MHz)、ユニティ・ゲイン安定、レール・トゥ・レール入出力、15mA/アンプ、 $16nV/\sqrt{Hz}$ 。

**LT1818/LT1819:** 400MHz、2500V/ $\mu$ s、9mA、シングル / デュアル電圧モード・オペアンプ。

**LT6200:** 165MHz GBWP、-85dBc 低歪み (1MHz)、ユニティ・ゲイン安定、レール・トゥ・レール入出力、15mA/アンプ、 $0.95nV/\sqrt{Hz}$ 。

**LT6203:** 100MHz GBWP、-80dBc 低歪み (1MHz)、ユニティ・ゲイン安定、レール・トゥ・レール入出力、3mA/アンプ、 $1.9nV/\sqrt{Hz}$ 。

**LT6600-10:** アンプ / フィルタ、差動入出力、10MHz カットオフ。

LinearViewはリニアテクノロジー社の商標です。

1403fb

## アプリケーション情報




図1. RC入力フィルタ




図2

### 入力フィルタとソース・インピーダンス

入力アンプおよび他の回路のノイズと歪みは、LTC1403/LTC1403A のノイズと歪みに付加されるため、これらについても考慮する必要があります。サンプル・ホールド回路の小信号帯域幅は 50MHz です。アナログ入力に現れるノイズまたは歪みはこの全帯域幅に加えられます。ノイズの多い入力回路は、ノイズを低減するためにアナログ入力に送られる前にフィルタにかける必要があります。多くのアプリケーションでは、単純な 1 ポール RC フィルタで十分です。たとえば、図 1 は入力帯域幅を 47MHz に制限するための  $A_{IN}^+$  からグラウンドへの 47pF のコンデンサと 51Ω のソース抵抗の接続を示しています。47pF コンデンサはまた、入力サンプル・ホールドの電荷を蓄える働きをし、ADC 入力回路をサンプリング・グリッチの影響を受けやすい回路から分離します。これらのコンポーネントは歪みを増加させる可能性があるため、高品質のコンデンサと抵抗を使用してください。NPO とシルバ・マイカ型誘電体コンデンサは、優れた直線性を備えています。また、カーボン表面実装抵抗は、自己発熱や半田付け時に生じる損傷によって歪みを発生するおそれがあります。金属フィルム表面実装抵抗は、これら両方の問題の影響を非常に受けにくいものです。高振幅の不要信号周波数が希望信号周波数に近いときには、多極フィルタが必要です。外付けの高ソース抵抗を 13pF 入力コンデンサと組み合わせると、50MHz 定格の帯域幅を減少させるとともに収集時間が増え、39ns を超えます。

### 入力範囲

LTC1403/LTC1403A のアナログ入力は単一電源で完全に差動でドライブすることができます。各入力はそれぞれ最大 3V<sub>P-P</sub> で振幅します。変換範囲では、各チャンネルの非反転入力は必ず各チャンネルの反転入力より最大 2.5V 高くなければなりません。単一電源アプリケーションでは、0V ~ 2.5V 範囲はシングル・エンド入力の使用にも最適です。入力の同相範囲は、グラウンドから電源電圧  $V_{DD}$  に拡大します。 $A_{IN}^+$  と  $A_{IN}^-$  入力の差が 2.5V を超えると、出力コードはオール 1 に固定され、この差が 0V を下回ると、出力コードはオール 0 に固定されます。

### 内部リファレンス

LTC1403/LTC1403A は温度補償されたバンドギャップ・リファレンスを内蔵しており、2.5V 入力スパンが得られるように製造時に 2.5V 近くに調整されています。リファレンス・アンプ出力  $V_{REF}$  (ピン 3) はコンデンサでグラウンドにバイパスする必要があります。リファレンス・アンプは 1μF 以上のコンデンサで安定します。最高のノイズ性能を得るには、10μF セラミック・コンデンサか 10μF タンタル・コンデンサを 0.1μF セラミック・コンデンサと並列接続することを推奨します。図 2 に示すように、 $V_{REF}$  ピンは外部リファレンスでオーバードライブすることができます。外部リファレンス電圧は内部リファレンスのクラス A プルアップ出力の 2.5V より高くする必要があります。外部リファレンスの推奨範囲は、2.55V ~  $V_{DD}$  です。2.55V の外部リファレンスに対する DC 静止負荷電流は 0.75mA であり、変換時もせいぜい 3mA です。

## アプリケーション情報




図3




図4

## 入カスパンとリファレンス電圧

差動入力範囲内にはユニポーラ電圧スパンがあり、それはピン3のリファレンス・バッファ出力  $V_{REF}$  の電圧とグランド（露出パッド・グランド）の電圧との差です。内部リファレンス使用時は、ADCの差動入力範囲は、0V～2.5Vになります。内部ADCは、これらの2つのノードを基準にしています。この関係は、外部リファレンスにも適用されます。

## 差動入力

LTC1403/LTC1403A は独自の差動サンプル・ホールド回路を備え、グランド～ $V_{DD}$ の入力が可能です。ADCは入力の同相電圧に関係なく、 $A_{IN}^+ - A_{IN}^-$ のユニポーラの

差を常に変換します。同相除去は、非常に高い周波数まで有効です（図3参照）。唯一の条件は、両方の入力グランドを下回らないか、 $V_{DD}$ を超えないことです。積分非直線性誤差（INL）と微分非直線性誤差（DNL）は、同相電圧とは無関係ですが、オフセット誤差は変動します。オフセット誤差の変動は、通常同相電圧の0.1%未満です。

LTC1403/LTC1403Aの理想的な入出力特性を図4に示します。コードの遷移は隣接した整数のLSB値の中間点で発生します（つまり、0.5LSB、1.5LSB、2.5LSB、 $FS - 1.5LSB$ ）。出力コードは自然バイナリで、LTC1403Aの場合  $1LSB = 2.5V/16384 = 153\mu V$ 、LTC1403の場合  $1LSB = 2.5V/4096 = 610\mu V$ です。LTC1403Aの1LSBは、ランダム・ホワイト・ノイズのRMSです。

## アプリケーション情報




図5. 推奨レイアウト

### ボード・レイアウトとバイパス

ワイヤ・ラップ・ボードは、高分解能 A/D コンバータや高速 A/D コンバータには推奨できません。LTC1403/LTC1403A から最適な性能を引き出すには、グラウンド・プレーン付きの PC ボードが必要です。PC ボードのレイアウトでは、デジタルとアナログの信号ラインはできるだけ離れていなければなりません。特にアナログ信号トラックに沿ってデジタル・トラックを走らせないように注意してください。入力間に最適な位相の一致が必要な場合は、2つの入力配線の長さを一致させる必要があります。

V<sub>DD</sub> および V<sub>REF</sub> ピンには、このデータシートの最初のページにあるブロック図に示したように、高品質のタンタル・コンデンサとセラミック・バイパス・コンデンサを使用してください。最適な性能を得るには、V<sub>DD</sub> および V<sub>REF</sub> ピンには、10μF 表面実装 AVX コンデンサと 0.1μF

セラミック・コンデンサを推奨します。あるいは、村田製作所製 GRM235Y5V106Z016 のような 10μF セラミック・チップ・コンデンサを使用することができます。コンデンサはピンにできるだけ近い位置に配置するようにしてください。ピンとバイパス・コンデンサを接続する配線は、できる限り短く、また幅を広くとってください。

推奨するシステム・グラウンドの接続を図 5 に示します。アナログ回路のグラウンドはすべて LTC1403/LTC1403A の GND (ピン 4、5、6 および露出パッド) で終端するようにしてください。LTC1403/LTC1403A (ピン 4、5、6 および露出パッド) から電源へのグラウンド・リターンは低インピーダンスにしてノイズのない動作を実現します。デジタル回路のグラウンドは、デジタル電源コモンに接続します。ADC データ出力と制御信号を継続的にアクティブなマイクロプロセッサ・バスに接続するアプリケーションでは、変換結果にエラーが発生することがあります。これらのエラーは、マイクロプロセッサから逐次近似コンパレータへのフィードスルーによるものです。この問題は、スリー・ステート・バッファを使用してマイクロプロセッサを強制的に変換時に待機状態にして ADC データ・バスを分離することで解決することができます。

### パワーダウン・モード

電源を投入すると、LTC1403/LTC1403A はアクティブ状態に初期化され、変換を行う準備が整います。ナップ・モードおよびスリープ・モード波形は、LTC1403/LTC1403A のパワーダウン・モードを示します。SCK および CONV 入力は、パワーダウン・モードを制御します (タイミング図参照)。CONV に 2 つの立ち上がりエッジが与えられ、その間 SCK に立ち上がりエッジが与えられなかった場合、LTC1403/LTC1403A はナップ・モードになり、消費電力が 14mW から 6mW に減少します。内部リファレンスは、ナップ・モードでも電源が供給されたままです。SCK に 1 つ以上の立ち上がりエッジが与えられると、LTC1403/LTC1403A は動作のためにすぐにウェイクアップし、CONV によって 1 クロック・サイクル以内に正確な変換を開始することができます。CONV に 4 つの立ち上がりエッジが与えられ、その間に SCK に立ち上がりエッジが与えられなかった場合、LTC1403/LTC1403A はスリープ・モードになり消費電力は 16mW

## アプリケーション情報

から  $10\mu\text{W}$  に減少します。SCK に 1 つ以上の立ち上がりエッジが与えられると、LTC1403/LTC1403A がウェイクアップして動作を開始します。内部リファレンス ( $V_{\text{REF}}$ ) は  $10\mu\text{F}$  負荷のときに立ち上がり安定するのに  $2\text{ms}$  を要します。スリープ・モードを  $2\text{ms}$  ごとに使用するよりも頻繁に使用すると、それだけ内部リファレンスのセトリング精度が低下することに注意してください。変換速度が遅い場合は、ナップ・モードとスリープ・モードを使用して消費電力を大幅に軽減することができることに注意してください。

### デジタル・インターフェイス

LTC1403/LTC1403A は、3 線式 SPI (シリアル・プロトコル・インターフェイス) インターフェイスを備えています。SCK 入力と CONV 入力および SDO 出力でこのインターフェイスを実現しています。ロジック振幅が  $V_{\text{DD}}$  を超えていなければ、SCK 入力と CONV 入力は  $3\text{V}$  ロジックからの振幅も受けられ、TTL コンパチブルです。3 つのシリアル・ポート信号を以下に詳細に説明します。

#### 変換開始入力 (CONV)

CONV の立ち上がりエッジによって変換を開始しますが、それ以降の CONV の立ち上がりエッジは引き続いて 16 個の SCK 立上りエッジが発生するまで LTC1403/LTC1403A によって無視されます。CONV の立ち上がりエッジ間には、クロック入力 SCK の立ち上がりエッジが少なくとも 16 個必要です。最大変換速度を得るには、変換と変換の間にさらに 2 つのクロック期間が必要であり、それによって内部 ADC サンプル・ホールド回路用に  $39\text{ns}$  の収集時間を確保します。変換あたり 16 クロック期間では、収集時間に  $39\text{ns}$  を確保するため、最大変換速度が  $2.8\text{MSPS}$  に制限されます。いずれの場合も出力データ・ストリームが最初の 16 クロック期間内に出力され、プロセッサ・シリアル・ポートとの互換性を確実にします。CONV のデューティ・サイクルは、プロセッサ・シリアル・ポート用のフレーム同期信号として使用するよう任意に選択できます。CONV を生成する簡単な方法は、LTC1403/LTC1403A をドライブする 1SCK 幅のパルスを生成し、この信号を適当な数のインバータでバッファして、プロセッサのシリアル・ポートのフレーム同期入力をドライブするのに適切な遅延を与えます。変換開始時に、CONV によってトリガされるサンプルから

ホールドへの遷移中にデジタル・ノイズの干渉を回避するためには、最初に LTC1403/LTC1403A の CONV 入力をドライブするのが良い方法です。また、 $15\text{ns}$  を超える CONV 信号の “L” 部分の幅を保つことによって CONV の立ち上がりエッジでサンプル・ホールドがホールド・モードになる直前に ADC のフロント・エンドにグリッチが入り込むのを防ぐことも良い方法です。

#### CONV 入力のジッタの最小化

振幅が高く  $100\text{kHz}$  を超える正弦波がサンプリングされる高速アプリケーションでは、CONV 信号のジッタはできる限り小さくする必要があります ( $10\text{ps}$  以下)。通常の水晶クロック・モジュールの方形波出力はこの条件を容易に満たします。この水晶クロックからシステムの他のデジタル回路のジッタの影響を受けずに CONV 信号を生成することが課題です。クロック・デバインドおよび水晶クロックから CONV 入力への信号パスのどのゲートもシステムの他のデバイスと同じ集積回路を共有しないようにする必要があります。インターフェイス回路の例にも示したように、デジタル・バッファでシリアル・ポート・インターフェイスのドライブに使用する SCK および CONV 入力を最初にドライブする必要があります。DSP のマスタ・クロックが直接 DSP の水晶発振器から来ていても、すでにジッタによって損われているおそれがあることにも注意してください。高速プロセッサ・クロックのもう 1 つの問題は、高速ではあるが、ジッタの多いフェーズ・ロック・ループ・システムのクロック ( $40\text{MHz}$ ) を生成するのに安価な低速水晶発振器 ( $10\text{MHz}$ ) を使用することが多いということです。これらの PLL から派生した高速クロックのジッタは数ナノ秒です。DSP ポートで生成されたフレーム同期信号を使用することを選択した場合、この信号には DSP のマスタ・クロックと同じジッタが含まれることに注意してください。

#### シリアル・クロック入力 (SCK)

SCK の立ち上がりエッジにより変換プロセスが進み、SDO データ・ストリームの各ビットも更新されます。CONV が立ち上がった後、SCK の 3 番目の立ち上がりエッジで MSB を先頭に 12/14 データ・ビットがクロックに同期して出力されます。単純な方法は、LTC1403/LTC1403A をドライブする SCK を最初に生成し、ついでこの信号を適当な数のインバータでバッファして、プロ

## アプリケーション情報

セッサのシリアル・ポートのシリアル・クロック入力をドライブすることです。クロックの立ち下がりエッジを使用してシリアル・データ出力 (SDO) のデータをプロセッサ・シリアル・ポートにラッチします。16 個以上のクロックのフレーム同期で 16 ビット・ワードに入った 14 ビット・シリアル・データが右揃えで受信されます。内部高速コンパレータによる内部ビット比較による決定時に、LTC1403/LTC1403A の SCK 入力を最初にドライブしてデジタル・ノイズ干渉を防ぐのが良い方法です。CONV 入力とは違って、SCK 入力信号はすでにサンプリングされており、一定に保たれているため、ジッタの影響を受けません。

### シリアル・データ出力 (SDO)

電源投入時には、SDO 出力は自動的にハイ・インピーダンス状態にリセットされます。新しい変換が開始するまで SDO 出力はハイ・インピーダンス状態のままです。CONV の立ち上がりエッジによる変換開始後、SCK の 3 番目の立ち上がりエッジ後に、SDO は出力データ・ストリームに 12/14 ビットを送出します。データ・ビットを送出していないときは、SDO は常にハイ・インピーダンス・モードです。SCK から有効な SDO までの遅延規格に注意してください。SDO は常に SCK の次の立ち上がりエッジによって有効になることが保証されています。16 ビット出力データ・ストリームは、多くのプロセッサの 16 ビットまたは 32 ビット・シリアル・ポートと互換性があります。

### TMS320C54X へのハードウェア・インターフェイス

LTC1403/LTC1403A は、高速デジタル・シグナル・プロセッサ (DSP) の高速バッファ付きシリアル・ポート用に設計されたインタフェースを備えたシリアル出力 ADC です。図 6 に TMS320C54X を使用したこのインタフェースの例を示します。

TMS320C54x のバッファ付きシリアル・ポートは、2kB のメモリ・セグメントに直接アクセスします。ADC のシリアル・データは、LTC1403/LTC1403A の最大変換速度 2.8Msps によりリアル・タイムで、2つの 1kB セグメントに交互に収集できます。DSP アセンブリ・コードにより、外部の正方向のパルスを受け入れるために BFSR ピンにフレーム同期モードを設定し、BCLKR ピンに外部正エッジ・クロックを受け入れるシリアル・クロックを設定します。LTC1403/LTC1403A 付近にバッファを追加すれば、DSP への長いトラックをドライブし、LTC1403/LTC1403A の信号の劣化を防止することができます。この構成は標準的なシステム・ボードでの動作には充分ですが、伝送ラインが非常に長いときには特性インピーダンスを整合させるために、バッファ出力にソース抵抗と DSP に終端抵抗が必要な場合があります。SDO 伝送ラインを終端する必要がある場合は、最初に 1 個または 2 個の 74AC T<sub>xx</sub> ゲートでバッファしてください。DSP ポートの TTL スレッシュホールド入力は、SDO ピンの 3V 振幅に正しく応答します。




図6. TMS320C54xへのDSPシリアル・インターフェイス

## アプリケーション情報

```

; 01-08-01 *****
; Files: 014SI.ASM -> 1403A Sine wave collection with Serial Port interface
;       bvectors.asm      buffered mode to avoid standard mode bug.
;       s2k14ini.asm      2k buffer size.
; first element at 1024, last element at 1023, two middles at 2047 and 0000
; unipolar mode
; Works 16 or 64 clock frames.
; negative edge BCLKR
; negative BFSR pulse
; -0 data shifted
; 1' cable from counter to CONV at DUT
; 2' cable from counter to CLK at DUT
; *****

        .width   160
        .length  110
        .title   "sineb0 BSP in auto buffer mode"
        .mmregs
        .setsect ".text",    0x500,0      ;Set address of executable
        .setsect "vectors",  0x180,0      ;Set address of incoming 1403 data
        .setsect "buffer",   0x800,0      ;Set address of BSP buffer for clearing
        .setsect "result",   0x1800,0     ;Set address of result for clearing
        .text      ;.text marks start of code

start:
                                ;this label seems necessary
                                ;Make sure /PWRDWN is low at J1-9
                                ;to turn off AC01 adc

        tim=#0fh
        prd=#0fh
        tcr = #10h      ; stop timer
        tspc = #0h      ; stop TDM serial port to AC01
        pmst = #01a0h   ; set up iptr. Processor Mode SStatus register
        sp = #0700h     ; init stack pointer.
        dp = #0         ; data page
        ar2 = #1800h    ; pointer to computed receive buffer.
        ar3 = #0800h    ; pointer to Buffered Serial Port receive buffer
        ar4 = #0h       ; reset record counter
        call sineinit   ; Double clutch the initialization to insure a proper
sinepeek:
        call sineinit   ; reset. The external frame sync must occur 2.5 clocks
                                ; or more after the port comes out of reset.
wait    goto    wait

; -----Buffered Receive Interrupt Routine -----

breceive:
        ifr = #10h      ; clear interrupt flags
        TC = bitf(@BSPCE,#4000h) ; check which half (bspce(bit14)) of buffer
        if (NTC) goto bufull ; if this still the first half get next half
        bspce = #(2023h + 08000h); turn on halt for second half (bspce(bit15))
        return_enable
; -----mask and shift input data -----

bufull:
        b = *ar3+ << -0 ; load acc b with BSP buffer and shift right -0
        b = #03FFFh & b ; mask out the TRISTATE bits with #03FFFh
                                ;
        *ar2+ = data(#0bh) ; store B to out buffer and advance AR2 pointer
        TC = (@ar2 == #02000h) ; output buffer is 2k starting at 1800h
        if (TC) goto start ; restart if out buffer is at 1fffh
        goto bufull

```

# LTC1403/LTC1403A

## アプリケーション情報

```
; -----dummy bsend return-----
bsend return_enable ;this is also a dummy return to define bsend
;in vector table file BVECTORS.ASM
; ----- end ISR -----

.copy "c:\dskplus\1403\s2k14ini.asm" ;initialize buffered serial port
.space 16*32 ;clear a chunk at the end to mark the end

;=====
;
; VECTORS
;
;=====
.sect "vectors" ;The vectors start here
.copy "c:\dskplus\1403\bvectors.asm" ;get BSP vectors

.sect "buffer" ;Set address of BSP buffer for clearing
.space 16*0x800
.sect "result" ;Set address of result for clearing
.space 16*0x800

.end

*****
* (C) COPYRIGHT TEXAS INSTRUMENTS, INC. 1996 *
*****
* File: s2k14ini.ASM BSP initialization code for the 'C54x DSKplus *
* for use with 1403A in standard mode *
* BSPC and SPC are the same in the 'C542 *
* BSPCE and SPCE seem the same in the 'C542 *
*****
.title "Buffered Serial Port Initialization Routine"
ON .set 1
OFF .set !ON
YES .set 1
NO .set !YES
BIT_8 .set 2
BIT_10 .set 1
BIT_12 .set 3
BIT_16 .set 0
GO .set 0x80

*****
* This is an example of how to initialize the Buffered Serial Port (BSP).
* The BSP is initialized to require an external CLK and FSX for
* operation. The data format is 16-bits, burst mode, with autobuffering
* enabled.
*
*****
*LTC1403 timing from LCC28 socket board with 10MHz crystal. *
*10MHz, divided from 40MHz, forced to CLKIN by 1403 board. *
*Horizontal scale is 25ns/chr or 100ns period at BCLKR. *
*Timing measured at DSP pins. Jxx pin labels for jumper cable. *
*BFSR Pin J1-20 ~\_____/~~~~~\_____/~~~~~\_____/~~~~~\_____/~~~~~ *
*BCLKR Pin J1-14 _/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_/~\_~ *
*BDR Pin J1-26 --- ---<B13-B12-B11-B10-B09-B08-B07-B06-B05-B04-B03-B02-B01-B00>--- ---<B13-B12 *
*CLKIN Pin J5-09 ~~~~~\_____/~~~~~\_____/~~~~~\_____/~~~~~\_____/~~~~~\_____/~~~~~ *
*C542 read 0 B13 B12 B11 B10 B09 B08 B07 B06 B05 B04 B03 B02 B01 B00 0 0 B13 B12 *
*
```



## アプリケーション情報

```

* negative edge BCLKR
* negative BFSR pulse
* no data shifted
* 1' cable from counter to CONV at DUT
* 2' cable from counter to CLK at DUT
*No right shift is needed to right justify the input data in the main program
*the two msbs should also be masked.....
*****
*
Loopback      .set    NO          ;(digital looback mode?)          DLB bit
Format        .set    BIT_16     ;(Data format? 16,12,10,8)        FO bit
IntSync       .set    NO          ;(internal Frame syncs generated?) TXM bit
IntCLK        .set    NO          ;(internal clks generated?)       MCM bit
BurstMode     .set    YES         ;(if BurstMode=NO, then Continuous) FSM bit
CLKDIV        .set    3           ;(3=default value, 1/4 CLOCKOUT)
PCM_Mode      .set    NO          ;(Turn on PCM mode?)
FS_polarity   .set    YES         ;(change polarity)YES=^^^\_/\^^, NO=___/\_
CLK_polarity  .set    NO          ;(change polarity)for BCLKR YES=_/\^, NO=~\
Frame_ignore  .set    !YES        ;(inverted !YES -ignores frame)
XMTautobuf    .set    NO          ;(transmit autobuffering)
RCVautobuf    .set    YES         ;(receive autobuffering)
XMThalt       .set    NO          ;(transmit buff halt if XMT buff is full)
RCVhalt       .set    NO          ;(receive buff halt if RCV buff is full)
XMTbufAddr    .set    0x800       ;(address of transmit buffer)
XMTbufSize    .set    0x000       ;(length of transmit buffer)
RCVbufAddr    .set    0x800       ;(address of receive buffer)
RCVbufSize    .set    0x800       ;(length of receive buffer)works up to 800
*
* See notes in the 'C54x CPU and Peripherals Reference Guide on setting up
* valid buffer start and length values. Page 9-44
*
*
*****
    .eval ((Loopback >> 1)|((Format & 2)<<1)|(BurstMode <<3)|(IntCLK <<4)|(IntSync <<5)) ,SPCval
    .eval ((CLKDIV)|(FS_polarity <<5)|(CLK_polarity<<6)|((Format & 1)<<7)|(Frame_ignore<<8)|(PCM_Mode<<9)),SPCEval
    .eval (SPCEval|(XMTautobuf<<10)|(XMThalt<<12)|(RCVautobuf<<13)|(RCVhalt<<15)), SPCEval

sineinit:
    bspc = #SPCval          ; places buffered serial port in reset
    ifr = #10h              ; clear interrupt flags
    imr = #210h             ; Enable HPINT,enable BRINT0
    intm = 0                ; all unmasked interrupts are enabled.
    bspce = #SPCEval        ; programs BSPCE and ABU
    axr = #XMTbufAddr       ; initializes transmit buffer start address
    bkx = #XMTbufSize       ; initializes transmit buffer size
    arr = #RCVbufAddr       ; initializes receive buffer start address
    bkr = #RCVbufSize       ; initializes receive buffer size
    bspc = #(SPCval | GO)   ; bring buffered serial port out of reset
    return                  ;for transmit and receive because GO=0xC0

; *****
; File: BVECTORS.ASM -> Vector Table for the 'C54x DSKplus          10.Jul.96
;
;           BSP vectors and Debugger vectors
;
;           TDM vectors just return
; *****
; The vectors in this table can be configured for processing external and
; internal software interrupts. The DSKplus debugger uses four interrupt
; vectors. These are RESET, TRAP2, INT2, and HPIINT.
; * DO NOT MODIFY THESE FOUR VECTORS IF YOU PLAN TO USE THE DEBUGGER *

```

# LTC1403/LTC1403A

## アプリケーション情報


; All other vector locations are free to use. When programming always be sure  
; the HPIINT bit is unmasked (IMR=200h) to allow the communications kernel and  
; host PC interact. INT2 should normally be masked (IMR(bit 2) = 0) so that the  
; DSP will not interrupt itself during a HINT. HINT is tied to INT2 externally.

```
;
;
;
        .title "Vector Table"
        .mmregs

reset   goto #80h           ;00; RESET * DO NOT MODIFY IF USING DEBUGGER *
        nop
        nop
nmi     return_enable      ;04; non-maskable external interrupt
        nop
        nop
        nop
trap2   goto #88h         ;08; trap2 * DO NOT MODIFY IF USING DEBUGGER *
        nop
        nop
int0    .space 52*16      ;0C-3F: vectors for software interrupts 18-30
        return_enable     ;40; external interrupt int0
        nop
        nop
        nop
int1    return_enable     ;44; external interrupt int1
        nop
        nop
        nop
int2    return_enable     ;48; external interrupt int2
        nop
        nop
        nop
tint    return_enable     ;4C; internal timer interrupt
        nop
        nop
        nop
brint   goto breceive     ;50; BSP receive interrupt
        nop
        nop
        nop
bxint   goto bsend        ;54; BSP transmit interrupt
        nop
        nop
        nop
trint   return_enable     ;58; TDM receive interrupt
        nop
        nop
        nop
txint   return_enable     ;5C; TDM transmit interrupt
        nop
        nop
        nop
int3    return_enable     ;60; external interrupt int3
        nop
        nop
        nop
hpiint  dgoto #0e4h       ;64; HPIint * DO NOT MODIFY IF USING DEBUGGER *
        nop
        nop
        .space 24*16     ;68-7F; reserved area
```

## パッケージ寸法

MSEパッケージ  
10ピン・プラスチックMSOP  
(Reference LTC DWG # 05-08-1663)



## 注記:

1. 寸法はミリメートル/(インチ)
2. 図は実寸とは異なる
3. 寸法にはモールドのバリ、突出部、またはゲートのバリを含まない  
モールドのバリ、突出部、またはゲートのバリは、各サイドで0.152mm (0.006")を超えないこと
4. 寸法には、リード間のバリまたは突出部を含まない  
リード間のバリまたは突出部は、各サイドで0.152mm (0.006")を超えないこと
5. リードの平坦度(整形後のリードの底面)は最大0.102mm (0.004")であること

# LTC1403/LTC1403A

## 関連製品

製品番号	説明	注釈
<b>ADC</b>		
LTC1608	16ビット、500kspsパラレルADC	±5V電源、±2.5Vスパン、90dB SINAD
LTC1604	16ビット、333kspsパラレルADC	±5V電源、±2.5Vスパン、90dB SINAD
LTC1609	16ビット、250kspsシリアルADC	5V、設定可能なバイポーラ/ユニポーラ入力
LTC1411	14ビット、2.5MspsパラレルADC	5V、選択可能なスパン、80dB SINAD
LTC1414	14ビット、2.2MspsパラレルADC	±5V電源、±2.5Vスパン、78dB SINAD
LTC1407/LTC1407A	12/14ビット、3Msps同時サンプリングADC	3V、2チャンネル差動、14mV、MSOPパッケージ
LTC1420	12ビット、10MspsパラレルADC	5V、選択可能なスパン、72dB SINAD
LTC1405	12ビット、5MspsパラレルADC	5V、選択可能なスパン、115mW
LTC1412	12ビット、3MspsパラレルADC	±5V電源、±2.5Vスパン、72dB SINAD
LTC1402	12ビット、2.2MspsシリアルADC	5Vまたは±5V電源、4.096Vまたは±2.5Vスパン
LTC1864/LTC1865	16ビット、250kspsシリアルADC	5V電源、1または2チャンネル、4.3mV、MSOPパッケージ
<b>DAC</b>		
LTC1666/LTC1667/LTC1668	12/14/16ビット、50Msps DAC	87dB SFDR、20ns セットリング時間
LTC1592	16ビット、シリアルSoftSpan™ I <sub>OUT</sub> DAC	±1LSB INL/DNL、ソフトウェア選択可能なスパン
<b>リファレンス</b>		
LT1790-2.5	マイクロパワー・シリーズ・リファレンス、SOT-23入り	0.05%初期精度、10ppmドリフト
LT1461-2.5	高精度電圧リファレンス	0.04%初期精度、3ppmドリフト
LT1460-2.5	マイクロパワー・シリーズ電圧リファレンス	0.1%初期精度、10ppmドリフト

SoftSpanはリニアテクノロジー社の商標です。