

## 特長

- ▶ 広帯域の RF 出力周波数範囲：5.9GHz~23.6GHz
- ▶ 2つのアップコンバージョン・モード：
  - ▶ ベースバンド I/Q から RF へのダイレクト・コンバージョン
  - ▶ 実 IF からの単側波帯アップコンバージョン
- ▶ LO 入力周波数範囲：5.4GHz~14GHz
- ▶ 最大 28GHz の LO 2 通倍器 (×2 LO)
- ▶ 100Ω 平衡 RF 出力、LO 入力、および IF 入力に整合
- ▶ 高インピーダンスのベースバンド入力
- ▶ 側波帯抑圧特性と搬送波フィードスルーの最適化
- ▶ 送信電力制御用の可変減衰器とパワー・ディテクタ
- ▶ 4 線式 SPI を介してプログラム可能
- ▶ 32 ピン、5mm × 5mm LFCSP

## 商用宇宙製品向けの機能

- ▶ 航空宇宙アプリケーションをサポート
- ▶ ウェハ拡散ロット・トレーサビリティ
- ▶ 放射線モニタ
  - ▶ トータル・ドーズ効果 (TID)
- ▶ ガス放出特性の評価

## アプリケーション

- ▶ 地球低軌道および中軌道 (LEO/MEO) 宇宙ペイロード
- ▶ アビオニクス (航空電子機器)
- ▶ ポイント to ポイント・マイクロ波無線
- ▶ レーダーおよび電子戦システム

## 概要

ADRF6780S-CSL は、シリコン・ゲルマニウム (SiGe) 設計の広帯域マイクロ波アップコンバータです。ポイント to ポイント・マイクロ波無線設計に最適化され、5.9GHz~23.6GHz の周波数範囲で動作します。

このアップコンバータには 2 つの周波数変換モードがあり、ベースバンド同相直交 (I/Q) 入力信号から RF へのダイレクト・コンバージョンと、実中間周波数 (IF) 入力搬送波周波数からの単側波 (SSB) アップコンバージョンが可能です。ベースバンド入力は高インピーダンスで、通常は 100Ω の差動逆終端によりオフチップで終端処理されます。ベースバンド I/Q 入力パスはディスエーブルすることができ、0.8GHz~3.5GHz の任意の変調実 IF 信号を IF 入力パスに供給して、不要な側波帯を標準で 25dBc 以上抑えながら、5.9GHz~23.6GHz にアップコンバートすることができます。シリアル・ポート・インターフェース (SPI) によって直交位相の微調整が可能のため、最適な側波帯抑制を実現できます。更に、SPI を使用することで、電力モニタリングが不要な場合に出力パワー・ディテクタをパワーダウンして、消費電力を削減できます。

ADRF6780S アップコンバータは、小型の熱強化型 5mm × 5mm LFCSP で提供され、-40°C~+85°C の温度範囲で動作します。

アプリケーションと技術情報の詳細については、商用宇宙製品プログラムのパンフレット、および ADRF6780 のデータシートをご覧ください。

## 目次

特長.....	1	ガス放出テスト .....	9
商用宇宙製品向けの機能 .....	1	放射線特性 .....	9
アプリケーション .....	1	静電放電 (ESD) 定格 .....	9
概要.....	1	ESD に関する注意.....	9
機能ブロック図 .....	3	ピン配置およびピン機能の説明.....	10
仕様.....	4	代表的な性能特性 .....	12
放射テストおよび制限仕様 .....	7	外形寸法.....	13
絶対最大定格 .....	9	オーダー・ガイド .....	13
熱抵抗.....	9		

## 改訂履歴

## 11/2024—Rev. 0 to Rev. A

Change to Table 6.....	9
------------------------	---

## 11/2024—Revision 0: Initial Version

機能ブロック図




図 1. 機能ブロック図

## 仕様

特に指定のない限り、VPBB = VPBI = VPLO = 3.3V、VP18 = 1.8V、VPDT = VPRF = 5V、T<sub>A</sub> = 25°C、LO = 0dBm 差動駆動、ベースバンド I/Q 振幅 = -15dBm 差動正弦波（直交位相、500mV DC バイアス）、外部 100Ω によるベースバンド入力終端、IF 振幅 = -12dBm 差動正弦波。

表 1. 仕様

パラメータ	テスト条件/コメント	最小値	代表値	最大値	単位
RF OUTPUT FREQUENCY RANGE		5.9		23.6	GHz
LOCAL OSCILLATOR (LO) INPUT FREQUENCY RANGE		5.4		14	GHz
LO AMPLITUDE RANGE		-6	0	+6	dBm
IF INPUT FREQUENCY RANGE		0.8		3.5	GHz
BASEBAND I/Q INPUT FREQUENCY RANGE		DC		750	MHz
I/Q MODULATOR PERFORMANCE					
Modulator Voltage Gain	最大ゲイン設定時の最大ゲイン 最小ゲイン設定時の最小ゲイン	10	13		dB
Output Noise Density	出力搬送波 > -5dBm 出力搬送波 > -14dBm 出力搬送波 > -22.5dBm		-12 -147 -145		dBc/Hz
Output Third-Order Intercept (OIP3)	f <sub>1</sub> ベースバンド = 10MHz、f <sub>2</sub> ベースバンド = 12MHz、トーンあたりのベースバンド I/Q 振幅 = -15dBm 正弦波（直交位相、500mV DC バイアス）、10dB ゲイン設定				
5.9 GHz to 10 GHz			24		dBm
10 GHz to 14 GHz			25		dBm
14 GHz to 20 GHz			27		dBm
20 GHz to 23.6 GHz			27		dBm
Fifth-Order Intermodulation Distortion (IMD5)	f <sub>1</sub> ベースバンド = 10MHz、f <sub>2</sub> ベースバンド = 12MHz、トーンあたりのベースバンド I/Q 振幅 = -15dBm 正弦波（直交位相、500mV DC バイアス）、10dB ゲイン設定		65		dBm
Output Second-Order Intercept (OIP2)	f <sub>1</sub> ベースバンド = 10MHz、f <sub>2</sub> ベースバンド = 12MHz、トーンあたりのベースバンド I/Q 振幅 = -15dBm 正弦波（直交位相、500mV DC バイアス）、10dB ゲイン設定				
5.9 GHz to 10 GHz			65		dBm
10 GHz to 14 GHz			65		dBm
14 GHz to 20 GHz			66		dBm
20 GHz to 23.6 GHz			50		dBm
Output 1 dB Compression Point (P1dB)					
5.9 GHz to 10 GHz	10dB ゲイン設定時 最大ゲイン設定時		10.5 11		dBm
10 GHz to 14 GHz	10dB ゲイン設定時 最大ゲイン設定時		11 12		dBm
14 GHz to 20 GHz	10dB ゲイン設定時 最大ゲイン設定時		10 12		dBm
20 GHz to 23.6 GHz	10dB ゲイン設定時 最大ゲイン設定時		10 11		dBm
LO Feedthrough	10dB ゲイン設定時（ベースバンド DC オフセットの調整によって改善可能）		-25		dBm
Sideband Suppression	10dB ゲイン設定時		25		dBc
IF UPCONVERTER PERFORMANCE					
Upconversion Voltage Gain	最大ゲイン設定時の最大ゲイン 最小ゲイン設定時の最小ゲイン	7	11	-14	dB

## 仕様

表 1. 仕様 (続き)

パラメータ	テスト条件/コメント	最小値	代表値	最大値	単位
Output Noise Density	出力搬送波 > -5dBm		-147		dBc/Hz
	出力搬送波 > -14dBm		-145		dBc/Hz
	出力搬送波 > -22.5dBm		-136		dBc/Hz
OIP3	$f_1$ IF = 1810MHz、 $f_2$ IF = 1812MHz、トーンあたりの振幅 = -15dBm 正弦波 (直交位相、AC バイアス)、7dB ゲイン設定				
5.9 GHz to 10 GHz			27		dBm
10 GHz to 14 GHz			24		dBm
14 GHz to 20 GHz			22.5		dBm
20 GHz to 23.6 GHz			22.5		dBm
IMD5	$f_1$ IF = 1810MHz、 $f_2$ IF = 1812MHz、トーンあたりの振幅 = -15dBm 正弦波 (直交位相、AC バイアス)、7dB ゲイン設定		80		dBm
Output P1dB					
5.9 GHz to 10 GHz	7dB ゲイン設定時		10.5		dBm
	最大ゲイン設定時		11.5		dBm
10 GHz to 14 GHz	7dB ゲイン設定時		10		dBm
	最大ゲイン設定時		12		dBm
14 GHz to 20 GHz	7dB ゲイン設定時		9.5		dBm
	最大ゲイン設定時		12		dBm
20 GHz to 23.6 GHz	7dB ゲイン設定時		9.5		dBm
	最大ゲイン設定時		11.5		dBm
LO Feedthrough	7dB ゲイン設定時 (ベースバンド DC オフセットの調整によって改善可能)		-35		dBm
Sideband Suppression	7dB ゲイン設定時		25		dBc
<b>Tx POWER DETECTOR PERFORMANCE</b>					
Output Level					
Maximum			2		dBm
Minimum			-30		dBm
±1 dB Dynamic Range			34		dB
Output Voltage					
Maximum			1		V
Minimum			0.2		V
Log Slope			25		mV/dB
Time					
Rise	入力電力 ( $P_{IN}$ ) = オフ~-10dBm、10%~90%、 $C7 = 10pF$ (詳細については <a href="#">ADRF6780</a> を参照)		134		ns
Fall	$P_{IN} = -10dBm$ ~オフ、10%~90%、 $C7 = 10pF$ (詳細については <a href="#">ADRF6780</a> を参照)		190		ns
Response	$C7 = 10pF$ (詳細については <a href="#">ADRF6780</a> を参照)。		30		ns
<b>RETURN LOSS</b>					
RF Output	100Ω 差動		12		dB
LO Input	100Ω 差動		12		dB
IF Input	100Ω 差動		17		dB
Baseband I/Q Input Impedance			1		MΩ

## 仕様

表 1. 仕様 (続き)

パラメータ	テスト条件/コメント	最小値	代表値	最大値	単位
LOGIC INPUTS					
Input High Voltage Range, $V_{INH}$		VP18 - 0.4	1.8		V
Input Low Voltage Range, $V_{INL}$		0	0.4		V
Input Current, $I_{INH}/I_{INL}$		100		$\mu\text{A}$	
Input Capacitance, $C_{IN}$			3		pF
LOGIC OUTPUTS					
Output High Voltage Range, $V_{OH}$		VP18 - 0.4	1.8		V
Output Low Voltage Range, $V_{OL}$		0	0.4		V
Output High Current, $I_{OH}$				500	$\mu\text{A}$
POWER INTERFACE					
VPBB, VPLO, and VPBI		3.15	3.3	3.45	V
Supply Current	×1 LO パス・イネーブル、IF パス・ディスエーブル				
	VPBI			40	mA
	VPBB			40	mA
	VPLO			360	mA
	合計 (VPBI、VPBB、および VPLO)		340	440	mA
	×2 LO パス・イネーブル、IF パス・ディスエーブル				
	VPBI			40	mA
	VPBB			40	mA
	VPLO			430	mA
	合計 (VPBI、VPBB、および VPLO)		390	510	mA
	×1 LO パス・イネーブル、IF パス・イネーブル				
	VPBI			40	mA
	VPBB			190	mA
	VPLO			360	mA
	合計 (VPBI、VPBB、および VPLO)		490	590	mA
	×2 LO パス・イネーブル、IF パス・イネーブル				
	VPBI			40	mA
	VPBB			190	mA
	VPLO			430	mA
	合計 (VPBI、VPBB、および VPLO)		540	660	mA
VP18		1.7	1.8	1.9	V
VP18 Supply Current			1	2	mA
VPDT and VPRF		4.75	5	5.25	V
Supply Current	×1/×2 LO パス・イネーブル、IF パス・ディスエーブル				
	VPDT			6	mA
	VPRF			260	mA
	合計 (VPDT と VPRF)		180	266	
	×1/×2 LO パス・イネーブル、IF パス・イネーブル				
	VPDT			6	mA
	VPRF			240	mA
	合計 (VPDT と VPRF)		160	246	mA
Total Power Consumption	×2 LO パス・イネーブル、IF パス・イネーブル		2.58		W
	パワーダウン		35	50	mW

## 仕様

## 放射テストおよび制限仕様

特に指定のない限り、VPBB = VPBI = VPLO = 3.3V、VP18 = 1.8V、VPDT = VPRF = 5V、T<sub>A</sub> = 25°C、LO = 0dBm 差動駆動、ベースバンド I/Q 振幅 = -15dBm 差動正弦波（直交位相、500mV DC バイアス）、外部 100Ω によるベースバンド入力終端、IF 振幅 = -12dBm 差動正弦波。

表 2. 放射テストおよび制限仕様

パラメータ	テスト条件/コメント 1	最小値	代表値	最大値	単位
<b>I/Q MODULATOR PERFORMANCE</b>					
Modulator Voltage Gain					
At 6701 MHz <sup>2</sup>		10	13		dB
At 10001 MHz <sup>2</sup>		10	13		dB
At 20001 MHz <sup>3</sup>		7	13		dB
At 235001 MHz <sup>3</sup>		7	13		dB
OIP3					
At 6002 MHz <sup>2</sup>		14	24		dBm
<b>IF UPCONVERTER PERFORMANCE</b>					
Upconversion Voltage Gain					
At 6000 MHz <sup>4</sup>		7	11		dB
At 11760 MHz <sup>4</sup>		7	11		dB
At 20000 MHz <sup>5</sup>		7	11		dB
Output P1dB					
At 6000 MHz <sup>4</sup>		8	11.5		dBm
At 11750 MHz <sup>4</sup>		8	12		dBm
At 20000 MHz <sup>5</sup>		8	12		dBm
At 23500 MHz <sup>5</sup>		6	11.5		dBm
<b>POWER INTERFACE</b>					
3.3 V Supply Current					
	×1 LO パス・イネーブル、IF パス・ディスエーブル、ディテクタ・オフ				
VPBI				40	mA
VPBB				40	mA
VPLO				360	mA
合計 (VPBI、VPBB、および VPLO)			340	440	mA
	×2 LO パス・イネーブル、IF パス・ディスエーブル、ディテクタ・オフ				
VPBI				40	mA
VPBB				40	mA
VPLO				430	mA
合計 (VPBI、VPBB、および VPLO)			390	510	mA
	×1 LO パス・イネーブル、IF パス・イネーブル、ディテクタ・オフ				
VPBI				40	mA
VPBB				190	mA
VPLO				360	mA
合計 (VPBI、VPBB、および VPLO)			490	590	mA

## 仕様

表 2. 放射テストおよび制限仕様 (続き)

パラメータ	テスト条件/コメント 1	最小値	代表値	最大値	単位
1.8 V Supply Current	×2 LO パス・イネーブル、IF パス・イネーブル、ディテクタ・オフ				
	VPBI			40	mA
	VPBB			190	mA
	VPLO			430	mA
	合計 (VPBI、VPBB、および VPLO)		540	660	mA
5 V Supply Current	×1/×2 LO パス・イネーブル、IF パス・ディスエーブル、ディテクタ・オフ				
1.8 V Supply Current	VPDT			6	mA
	VPRF			260	mA
	合計 (VPDT と VPRF)		180	266	mA
	×1/×2 LO パス・イネーブル、IF パス・イネーブル、ディテクタ・オフ				
	VPDT			6	mA
5 V Supply Current	VPRF			240	mA
	合計 (VPDT と VPRF)		160	246	mA

1 最大ゲイン設定時の最大ゲイン

2 ベースバンド周波数 = 1MHz、×1 LO、ディテクタ・オフ、および LO = 0dBm シングルエンド駆動

3 ベースバンド周波数 = 1MHz、×2 LO、ディテクタ・オフ、および LO = -4dBm シングルエンド駆動

4 IF 周波数 = 3500MHz、×1 LO、ディテクタ・オン、および LO = 0dBm シングルエンド駆動

5 IF 周波数 = 3500MHz、×2 LO、ディテクタ・オン、および LO = -4dBm シングルエンド駆動

## 絶対最大定格

表 3. 絶対最大定格

Parameter	Rating
Supply Voltage	
VPDT and VPRF	6.5 V
VPBB, VPLO, and VPBI	4.3 V
VP18	2.0 V
Temperature	
Maximum Junction	125°C
Operating Range	-40°C to +85°C
Storage Range	-55°C to +125°C
Lead Range (Soldering 60 sec)	-65°C to +150°C

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。これはストレス定格のみを定めたものであり、本仕様の動作セクションに記載する規定値以上でデバイスが正常に動作することを示唆するものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

## 熱抵抗

熱性能は、PCB の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意を払う必要があります。

$\theta_{JA}$  はジャンクションと周囲間の熱抵抗値 (°C/W) で、 $\theta_{JC, TOP}$  と  $\theta_{JC, BOT}$  は上面および下面におけるジャンクションとケース間の熱抵抗値 (°C/W) です。

表 4. 熱抵抗

Package Type <sup>1</sup>	$\theta_{JA}$	$\theta_{JC, TOP}$	$\theta_{JC, BOT}$	Unit
CP-32-20	32.5	23.0	1.7	°C/W

<sup>1</sup> 熱抵抗 (3×3 ピアのプリント回路基板 (PCB) ) 最適化の詳細については、JEDEC 規格 JESD51-2 を参照してください。

## ガス放出テスト

材料受け入れ可否の判定に使用する基準は、具体的なコンポーネントとシステムの要求に基づいてユーザが決定する必要があります。現在まで、質量損失 (TML) では 1.00%、再凝縮物質質量 (CVCM) では 0.10% という値が、宇宙機用材料受け入れ可否のスクリーニング・レベルとして使われてきています。

表 5. ガス放出テスト

Specification (Tested per ASTM E595-15)	Value	Unit
Total Mass Lost	0.03	%
Collected Volatile Condensable Material	0.01	%
Water Vapor Recovered	0.03	%

## 放射線特性

表 6. 放射線特性

Specifications	Value	Unit
Maximum Total Dose Available (Dose Rate = 50 rad (Si)/sec to 300 rad (Si)/sec) <sup>1</sup>	100	krad (Si)

<sup>1</sup> デバイスおよびプロセスの特性評価により裏付けられています。100krad までのデータについては、アナログ・デバイセズのテクニカル・サポートまでお問い合わせください。

## 静電放電 (ESD) 定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したのですが、対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル (HBM)。

ANSI/ESDA/JEDEC JS-002 準拠の帯電デバイス・モデル (CDM)。

## ADRF6780S-CSL の ESD 定格

表 7. ADRF6780S-CSL、32 ピン LFCSP

ESD Model	Withstand Threshold (V)	Class
HBM	±500	1B
CDM	±1250 <sup>1</sup>	C3
	±500 <sup>2</sup>	C2a

<sup>1</sup> RF ピンを除くすべてのピン (RFOP、RFON、BBQN、BBQP、BBIP、BBIN、IFIN、IFIP、LOIN、および LOIP)。

<sup>2</sup> その他のすべてのピン。


## ESD に関する注意



**ESD (静電放電) の影響を受けやすいデバイスです。**

帯電したデバイスや回路基板は、検出されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明



NOTES  
 1. SOLDER THE EXPOSED PAD TO A LOW IMPEDANCE GROUND PLANE.  
 2. THE DEVICE NUMBER ON THE FIGURE DOES NOT INDICATE THE LABEL ON THE PACKAGE. PLEASE REFER TO PIN 1 INDICATOR FOR PIN LOCATIONS.

図 2. ピン配置

表 8. ピン機能の説明

ピン番号	記号	説明
1	VDET	RF デテクタ出力。電圧出力はデシベル単位の RF 出力電力に比例します。通常、デテクタの勾配は 50mV/dB です。
2	VPDT	RF デテクタ用の電源接続。VPDT ピンは、ピンのできるだけ近くに 100pF と 0.1μF のコンデンサを接続してデカップリングします。このピンは常に 5V に接続する必要があります。
3, 9	VPRF	RF パスの電源接続。VPRF ピンは、ピンのできるだけ近くに 100pF と 0.1μF のコンデンサを接続してデカップリングします。
4, 6, 8, 19, 29	AGND	アナログ・グラウンド。これらのピンは低インピーダンスのグラウンド・プレーンに接続します。
5, 7	RFOP, RFON	RF 出力。これらの出力は RF パスの 100Ω 差動出力で、周波数範囲は 5.9GHz~23.6GHz です。
10	VATT	変調器出力減衰器の制御入力。RF 電圧可変減衰器は、VATT ピンに 0V~2.6V の制御電圧を加えることによって制御されます。VATT 電圧が増加するとゲインも増加します。このピンは、ゲイン範囲の中央部でデシベルリニアです。
11 to 14	BBQN, BBQP, BBIP, BBIN	I チャンネルと Q チャンネルのベースバンド入力。これらの入力が高インピーダンスで、通常はオフチップ端末を使って 100Ω 抵抗に差動終端されます。これらのピンの公称同相バイアス・レベルは 0.5V でなければなりません。
15	VPBB	ベースバンド・パス用の電源接続。VPBB ピンは、ピンのできるだけ近くに 100pF と 0.1μF のコンデンサを接続してデカップリングします。
16	PWDN	パワーダウン。ADRF6780S-CSL は、PWDN ピンがロジック・ロー・レベル (<0.5V) のときにパワーアップします。ADRF6780S-CSL をパワーダウンするには、ロジック・ハイ・レベル (>1.2V) にします。ADRF6780S-CSL がパワーアップ状態のときは、SPI をパワーダウン機能として使用することもできます。PWDN ピンは 18kΩ のプルダウン抵抗を内蔵しています。
17	RST	リセット。このピンは、SPI をデフォルトのレジスタ設定にリセットします。通常動作では、RST ピンはロジック・ハイ・レベルに接続します。RST ピンをロジック・ロー・レベルにすると、デフォルトの SPI レジスタ設定がロードされます。RST ピンには 7.75kΩ のプルアップ抵抗が内蔵されています。
18, 20	IFIN, IFIP	IF 入力。これらのピンは IF アップコンバージョンのための 100Ω 差動入力で、AC カップリングする必要があります。IF モードを設定するときは、0Ω 抵抗 R10~R13 を外してください。
21	VPBI	電源接続。VPBI ピンは、ピンのできるだけ近くに 100pF と 0.1μF のコンデンサを接続してデカップリングします。
22	VP18	1.8V 電源。VP18 ピンは、ピンのできるだけ近くに 100pF と 0.1μF のコンデンサを接続してデカップリングします。
23	SDIN	シリアル・データ入力。タイミング図に示すように、SDIN ピンに入力されたシリアル・データは、書込みコマンドが正常に終了すると SPI レジスタにロードされます（詳細については ADRF6780 のデータシートを参照してください）。最初の MSB は制御ビットで、データをレジスタに書き込むか（ロジック・ロー）、シリアル・データ出力ピンから読み出すか（ロジック・ハイ）を決定します。SDIN ピンは 18kΩ のプルダウン抵抗を内蔵しています。

## ピン配置およびピン機能の説明

表 8. ピン機能の説明（続き）

ピン番号	記号	説明
24	SCLK	シリアル・クロック。このピンは SPI のクロック入力です。SCLK ピンは 18k $\Omega$ のプルダウン抵抗を内蔵しています。
25	SDTO	シリアル・データ出力。SDTO ピンは SPI のリードバック機能を提供します。通常動作についてはタイミング図を参照してください（詳細については ADRF6780 のデータシートを参照）。SDTO ピンは 18k $\Omega$ のプルダウン抵抗を内蔵しています。
26	$\overline{\text{SEN}}$	シリアル・イネーブル。 $\overline{\text{SEN}}$ 入力ピンがハイになると、シフト・レジスタに格納されているデータがレジスタにロードされます。このピンは 7.75k $\Omega$ のプルアップ抵抗を内蔵しています。
27, 31	VPLO	LO パスの電源接続。VPLO ピンは、ピンのできるだけ近くに 100pF と 0.1 $\mu$ F のコンデンサを接続してデカップリングします。
28, 30	LOIN, LOIP	LO 入力。これらの入力は LO パスの 100 $\Omega$ 差動入力です。LO の入力周波数範囲は 5.4GHz~14GHz です。オンチップ LO 周波数通倍器は、SPI コマンドを介してイネーブルできます。
32	$\overline{\text{ALM}}$	アラーム。 $\overline{\text{ALM}}$ ピンは内部のアラーム状態を示します。 $\overline{\text{ALM}}$ ピンはアラーム状態が検出されるとロジック・ローになります。
	EP	露出パッド。露出パッドは低インピーダンスのグランド・プレーンにハンダ付けします。

## 代表的な性能特性

すべての代表的性能特性のグラフについては、[ADRF6780](#) のデータシートを参照してください。

外形寸法




図 3. 32 ピン・リード・フレーム・チップ・スケール・パッケージ[LFCSP]  
 5mm × 5mm ボディ、0.75mm のパッケージ高  
 (CP-32-20)  
 寸法 : mm

オーダー・ガイド

Model <sup>1</sup>	Temperature Range	Package Description	Package Quantity	Package Option
ADRF6780ACPZN-CSL	-40°C to +85°C	32-Lead LFCSP (5 mm × 5 mm × 0.75 mm)	Tray, 490	CP-32-20
ADRF6780ACPZN-CSL-R7	-40°C to +85°C	32-Lead LFCSP (5 mm × 5 mm × 0.75 mm)	Reel, 500	CP-32-20

<sup>1</sup> Z = RoHS 適合製品。