

キャリア配置ダイ、シリコン SPDT スイッチ、無反射型、 100MHz~55GHz

特長

- ▶ 超広帯域周波数範囲: 100MHz~55GHz
- ▶ 無反射設計
- ▶ 低挿入損失
 - ▶ 18GHz まで 1.3dB (代表値)
 - ▶ 40GHz まで 1.9dB (代表値)
 - ▶ 50GHz まで 2.5dB (代表値)
 - ▶ 55GHz まで 3.6dB (代表値)
- ▶ 高アイソレーション
 - ▶ 40GHz まで 43dB (代表値)
 - ▶ 55GHz まで 38dB (代表値)
- ▶ 高入力直線性
 - ▶ 0.1dB 圧縮ポイント(P0.1dB): 31dBm
 - ▶ 3 次インターセプト・ポイント(IP3): 53dBm
- ▶ T_{CASE} = 85°C で高出力に対応
 - ▶ スルー・パス:30dBm
 - ▶ 終端パス:24dBm
 - ▶ ホット・スイッチング:30dBm
- ▶ RFのセトリング・タイム(0.1dBの最終 RF 出力まで): 30ns
- ▶ 低周波数スプリアス信号なし
- ▶ オールオフ状態制御
- ▶ 正電圧制御インターフェース: CMOS/LVTTL に対応
- ▶ 15 パッド、3.021mm × 2.305mm のベア・ダイ [CHIP]

アプリケーション

- ▶ 試験および計測器
- ▶ セルラ・インフラストラクチャ:5Gミリ波 (mmW)
- ▶ 防衛用無線、レーダー、電子対抗手段(ECM)
- ▶ マイクロ波無線機、超小型地球局 (VSAT)
- 工業用スキャナ

機能ブロック図




図 1. 機能ブロック図

概要

ADRF5422 は、シリコン・プロセスで製造された無反射型 SPDT スイッチで、ガリウム砒素 (GaAs) キャリア基板上に実装されています。基板には、チップおよびワイヤ・アッセンブリ用のボンド・パッドが備えられ、デバイスの底面は金属被覆されてグラウンドに接続されています。

このデバイスは、 $100 MHz \sim 55 GHz$ で動作し、挿入損失は 3.6 dB、アイソレーションは 38 dB です(それぞれ 55 GHz における代表値)。 ADRF5422 は、スルー・パスで 30 dBm、終端パスで 24 dBm、ホット・スイッチングで 30 dBm の RF 入力電力を処理できます。

ADRF5422 は+3.3V の正電源と-3.3V の負電源を必要とします。 また、相補型金属酸化膜半導体 (CMOS) 互換/低電圧トラン ジスタ-トランジスタ・ロジック (LVTTL) 互換の制御を採用し ています。

ADRF5422 は、負電源電圧 (V_{SS}) をグラウンドに接続し、正単電源電圧 (V_{DD}) を印加した状態でも動作します。この動作条件では、小信号性能は維持されますが、スイッチング特性、直線性、電力処理性能は低下します。詳細については、表 2 を参照してください。

ADRF5422 は、 50Ω の特性インピーダンスに一致するように設計されており、 -40° C~ $+105^{\circ}$ C の範囲で動作できます。

目次

特長
アプリケーション
機能ブロック図
概要
仕様
単電源動作
絶対最大定格
熱抵抗
パワー・ディレーティング曲線
静電放電 (ESD) 定格
ESD に関する注意
ピン配置およびピン機能の説明
インターフェース同路図

代表的な性能特性	9
挿入損失、リターン・ロス、アイソレーション	9
入力電力圧縮と3次インターセプト	10
動作原理	11
電源	11
RF 入出力	11
アプリケーション情報	12
ダイのアッセンブリ	12
ハンドリング、マウンティングおよびエポキシ樹脂による	
ダイ接着	
外形寸法	13
オーダー・ガイド	13

改訂履歴

7/2024—Revision 0: Initial Version

analog.com.jp Rev. 0 | 2 of 13

仕様

特に指定のない限り、 50Ω システムに対し、 V_{DD} = 3.3V、 V_{SS} = -3.3V、 V_{CTRL} および V_{EN} = 0V または V_{DD} 、 T_{CASE} = $25^{\circ}C_{\circ}$ RFx は RF1 または RF2 を表します。

表 1. 電気仕様

Parameter	Symbol	Test Conditions/Comments	Min Typ	Max	Unit
FREQUENCY RANGE	f		0.1	55	GHz
INSERTION LOSS					
Between RFC and RFx (On)		100 MHz to 18 GHz	1.3		dB
		18 GHz to 26 GHz	1.5		dB
		26 GHz to 40 GHz	1.9		dB
		40 GHz to 50 GHz	2.5		dB
		50 GHz to 55 GHz	3.6		
DETURN LOOP		50 GHZ 10 55 GHZ	3.0		dB
RETURN LOSS					
RFC		100 MHz to 26 GHz	20		dB
		26 GHz to 50 GHz	15		dB
		50 GHz to 55 GHz	11		dB
RFx (On)		100 MHz to 26 GHz	20		dB
		26 GHz to 40 GHz	15		dB
		40 GHz to 50 GHz	13		dB
		50 GHz to 55 GHz	10		dB
RFx (Off)		100 MHz to 40 GHz	20		dB
()		40 GHz to 50 GHz	10		dB
		50 GHz to 55 GHz	8		dB
ISOLATION		30 0112 to 30 0112	0		UD UD
		400 MH- 4- 20 CH-	50		4D
Between RFC and RFx (Off)		100 MHz to 26 GHz	58		dB
		26 GHz to 40 GHz	43		dB
		40 GHz to 50 GHz	42		dB
		50 GHz to 55 GHz	38		dB
Between RF1 and RF2		100 MHz to 18 GHz	57		dB
		18 GHz to 26 GHz	50		dB
		26 GHz to 40 GHz	43		dB
		40 GHz to 50 GHz	40		dB
		50 GHz to 55 GHz	40		dB
SWITCHING CHARACTERISTICS					
Rise Time and Fall Time	t _{RISE} and	10% to 90% of RF output (RF _{OUT})	3		ns
The Time and Tall Time	t _{FALL}	1070 to 5070 51111 Sulpat (111 501)			110
On Time and Off Time	t _{ON} and t _{OFF}	50% V _{CTRL} to 90% of RF _{OUT}	20		ns
0.1 dB RF Settling Time	10N 2112 10FF	50% V _{CTRL} to 0.1 dB of final RF _{OUT}	30		ns
INPUT LINEARITY ¹		f = 100 MHz to 40 GHz	00		110
	P0.1dB	1 - 100 WITZ to 40 GHZ	31		dD.m
0.1 dB Power Compression		Two tares input account and Africa			dBm
Input Third-Order Intercept	IIP3	Two-tone input power = 14 dBm each tone and $\Delta f = 1$	53		dBm
CLIDDLY CLIDDENT		MHz			
SUPPLY CURRENT	.	V _{DD} and V _{SS} pads			
Positive Supply Current	l _{DD}		140		μA
Negative Supply Current	I _{SS}		510		μA
DIGITAL CONTROL INPUTS					
Voltage					
Low	V _{INL}		0	0.8	V
High		V _{INH}		3.3	V
Current					
Low	I _{INL}		<1		μA
High I _{INH} CTRL		CTRI	<1		μA
1 11911	HNI'	OTTL			μ/\

analog.com.jp Rev. 0 | 3 of 13

仕様

表 1. 電気仕様(続き)

Parameter	Symbol	Test Conditions/Comments	Min	Тур	Max	Unit
		EN		33		μA
RECOMMENDED OPERATING CONDITONS						
Positive Supply Voltage	V_{DD}		3.15		3.45	V
Negative Supply Voltage	V _{SS}		-3.45		-3.15	V
Digital Control Input Voltage	V _{CTRL}		0		V_{DD}	V
RF Input Power ^{2, 3}	P _{IN}	f = 250 MHz to 40 GHz and T _{CASE} = 85°C				
Through Path		RF signal is applied to the RFC or through connected RF1 and RF2			30	dBm
Terminated Path		RF signal is applied to unselected RF1 or unselected RF2			24	dBm
Hot Switching		RF signal is applied to the RFC while switching between RF1 and RF2			30	dBm
Case Temperature	T _{CASE}		-40		+105	°C

¹入力直線性と周波数の関係については、図2および図3を参照してください。

単電源動作

特に指定のない限り、 50Ω システムに対し、 $V_{DD}=3.3V$ 、 $V_{SS}=0V$ 、 V_{CTRL} および $V_{EN}=0V$ または V_{DD} 、 $T_{CASE}=25$ °C。

表 2. 単電源動作の仕様

Parameter	rameter Symbol Test Conditions/Comments		Min	Тур	Max	Unit
FREQUENCY RANGE	f		0.1		55	GHz
SWITCHING CHARACTERISTICS						
Rise Time and Fall Time	t _{RISE} and t _{FALL}	10% to 90% of RF _{OUT} 22			ns	
On Time and Off Time	t _{ON} and t _{OFF}	50% V _{CTRL} to 90% of RF _{OUT}		65		ns
0.1 dB RF Settling Time		50% V _{CTRL} to 0.1 dB of final RF _{OUT}		90		ns
INPUT LINEARITY		f = 250 MHz to 40 GHz				
0.1 dB Power Compression	P0.1dB			17		dBm
Input Third-Order Intercept	IIP3	Two-tone input power = 0 dBm each tone and Δf = 1 MHz	and $\Delta f = 44$			dBm
RECOMMENDED OPERATING CONDITONS						
RF Input Power ^{1, 2}	P _{IN}	f = 250 MHz to 40 GHz and T _{CASE} = 85°C				
Through Path		RF signal is applied to the RFC or through connected RF1 and RF2		17	dBm	
Terminated Path		RF signal is applied to unselected RF1 or 12 unselected RF2		12	dBm	
Hot Switching		RF signal is applied to the RFC while switching between RF1 and RF2			17	dBm

¹パワー・ディレーティングと周波数の関係については、図2および図3を参照してください。

analog.com.jp Rev. 0 | 4 of 13

²パワー・ディレーティングと周波数の関係については、図2および図3を参照してください。

 $^{^3\,105^{\}circ}\mathrm{C}$ での動作の場合、電力処理能力は $T_{\mathrm{CASE}}=85^{\circ}\mathrm{C}$ での仕様から $3\mathrm{dB}$ 低下します。

 $^{^2}$ 105℃ での動作の場合、電力処理能力は $T_{CASE}=85$ ℃ での仕様から 3dB 低下します。

絶対最大定格

推奨動作条件については、表 1および表 2を参照してください。

表 3. 絶対最大定格

Parameter	Rating	
Supply Voltage		
Positive	-0.3 V to +3.6 V	
Negative	-3.6 V to +0.3 V	
Digital Control Input Voltage		
Voltage	-0.3 V to V _{DD} + 0.3 V	
Current	3 mA	
RF Input Power, Dual Supply 1 (V _{DD} = 3.3 V, V _{SS} = -3.3 V, f = 250 MHz to 40 GHz, and T _{CASE} = 85°C)		
Through Path	31 dBm	
Terminated Path	25 dBm	
Hot Switching	31 dBm	
RF Input Power, Single Supply (V_{DD} = 3.3 V, V_{SS} = 0 V, f = 250 MHz to 40 GHz, and T_{CASE} = 85°C)		
Through Path	18 dBm	
Terminated Path	13 dBm	
Hot Switching	18 dBm	
RF Power Under Unbiased Condition (V_{DD} and V_{SS} = 0 V)	18 dBm	
Temperature		
T_J	135°C	
Storage	-65°C to +150°C	
Reflow	260°C	

¹ パワー・ディレーティングと周波数の関係については、図 2 および図 3 を参照してください。

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板 (PCB) の設計と動作環境に直接 関連しています。PCB の熱設計には、細心の注意を払う必要が あります。

 θ_{IC} は、ジャンクションとケース底部(チャンネルとパッケージ 底部)の間の熱抵抗です。

表 4. 熱抵抗

Package Type	θ _{JC} 1	Unit	
C-15-2			
Through Path	135	°C/W	
Terminated Path	200	°C/W	

¹ θω は、以下の条件でのシミュレーションによって求めています。すなわち、熱伝達はチャンネルからグラウンド・パッドを通って PCB までの熱伝導にのみ起因し、グラウンド・パッドは 85℃ の動作温度で一定に保たれるものとします。

パワー・ディレーティング曲線




図 2. パワー・ディレーティングと周波数の関係、 低周波数領域の詳細、ダイ温度(T_{DIE}) = 85°C




図 3. パワー・ディレーティングと周波数の関係、 高周波数領域の詳細、T_{DIE} = 85°C

analog.com.jp Rev. 0 | 5 of 13

絶対最大定格

静電放電(ESD)定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したものですが、対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル(HBM)。

ADRF5422の ESD 定格

表 5. ADRF5422、15 パッド・ベア・ダイ [CHIP]

ESD Model	Withstand Threshold (V)	Class
НВМ	±1250 for RF pads	1C
	±2000 for supply and control pads	2

ESD に関する注意



ESD(静電放電)の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術であるESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

analog.com.jp Rev. 0 | 6 of 13

ピン配置およびピン機能の説明




図 4. パッド配置

表 6. パッド機能の説明

パッド番号	記号	説明
1, 3, 4, 9, 10, 12, 13, 15	GND	グラウンド。これらの GND パッドのボンディングは任意です。アプリケーション情報のセク ションを参照してください。
14	RFC	RF 共通ポート。RFC パッドは 0V に DC カップリングされ、 50Ω に AC 整合されています。RF ラインの電位が 0V DC に等しい場合は、DC 阻止コンデンサは不要です。インターフェース回路図については 205 を参照してください。
2	RF1	RF 投ポート 1。RF1 パッドは 0V に DC カップリングされ、 50Ω に AC 整合されています。RF ラインの電位が 0V DC に等しい場合は、DC 阻止コンデンサは不要です。インターフェース回路図については図 5 を参照してください。
5	V _{DD}	正電源電圧。インターフェース回路図については図6を参照してください。
6	CTRL	制御入力電圧。インターフェース回路図については図8を参照してください。
7	EN	イネーブル入力電圧。インターフェース回路図については図 9 を参照してください。
8	Vss	負電源電圧。インターフェース回路図については図7を参照してください。
11	RF2	RF 投ポート 2。RF2 パッドは 0V に DC カップリングされ、 50Ω に AC 整合されています。RF ラインの電位が 0V DC に等しい場合は、DC 阻止コンデンサは不要です。インターフェース回路図については図 5 を参照してください。
	Carrier Bottom	露出パッド(EP)。露出パッドは、PCBのRFグラウンドおよびDCグラウンドに接続する必要があります。

analog.com.jp Rev. 0 | 7 of 13

ピン配置およびピン機能の説明

インターフェース回路図

RFC RF1 O TIL RF2 8

図 5. RF パッド(RFC、RF1、RF2)のインターフェース回路図




図 6. V_{DD} パッドのインターフェース回路図




図 7. Vss パッドのインターフェース回路図




図 8. CTRL パッドのインターフェース回路図




図 9. EN パッドのインターフェース回路図

analog.com.jp Rev. 0 | 8 of 13

代表的な性能特性

挿入損失、リターン・ロス、アイソレーション

特に指定のない限り、 50Ω システムに対し、 V_{DD} = +3.3V、 V_{SS} = -3.3V、制御電圧 = 0V または V_{DD} 、 T_{DIE} = 25°C。




図 10. 室温での RFx の挿入損失と周波数の関係




図 11. リターン・ロスと周波数の関係




図 12. 様々な温度での挿入損失と周波数の関係




図 13. アイソレーションと周波数の関係

analog.com.jp Rev. 0 | 9 of 13

代表的な性能特性

入力電力圧縮と3次インターセプト

特に指定のない限り、 50Ω システムに対し、 V_{DD} = +3.3V、 V_{SS} = -3.3V、制御電圧 = 0V または V_{DD} 、 T_{DIE} = 25° C。




図 14. 入力 P0.1dB と周波数の関係




図 15. 入力 IP3 と周波数の関係




図 16. 入力 P0.1dB と周波数の関係、低周波数領域の詳細




図 17. 入力 IP3 と周波数の関係、低周波数領域の詳細

analog.com.jp Rev. 0 | 10 of 13

動作原理

ADRF5422 にはドライバが内蔵されており、ロジック機能を内部で実行し制御インターフェースを簡素化できます。このドライバには 2 つのデジタル制御入力パッド(CTRL および EN)が備わっています。表7を参照してください。CTRLパッドは、RFポートが挿入損失状態かアイソレーション状態かを決定します。EN パッドがロジック・ハイのとき、CTRL パッドのロジック状態に関係なく、スイッチはオールオフ状態になります。RF1 から RFC へのパスと RF2 から RFC へのパスはどちらも、アイソレーション状態になります。RF1 ポートと RF2 ポートは内蔵の50 Ω 抵抗に終端され、RFC ポートは反射状態となります。

電源

ADRF5422 には、 V_{DD} パッドに印加する正電源電圧と、 V_{SS} パッドに印加する負電源電圧が必要です。 高周波ノイズをフィルタリングするため、電源ラインにバイパス・コンデンサを接続することを推奨します。

パワーアップ・シーケンスは次のとおりです。

- 1. GND を接続します。
- 2. V_{DD} 電圧と V_{SS} 電圧に電源投入します。ランプ・アップ中に V_{DD} で電流トランジェントが発生しないように、 V_{DD} に電源 投入してから V_{SS} に電源投入します。
- 3. デジタル制御入力に電源を投入します。デジタル制御入力の順序は重要ではありません。しかし、 V_{DD} に電源を入れる前に誤ってデジタル制御入力に電源を入れると、順方向バイアスがかかり、内部の ESD 構造を損傷するおそれがあります。この損傷を防ぐため、 $1k\Omega$ の直列抵抗を用いて、制御パッドに流入する電流を制限します。 V_{DD} への電源投入後にコントローラ出力が高インピーダンス状態になり、制御パッドが有効なロジック状態に駆動されない場合には、プルアップ抵抗またはプルダウン抵抗を使用してください。
- **4.** RF 信号を加えます。

パワーダウン・シーケンスは、パワーアップ・シーケンスと逆 の順序です。

単電源動作

ADRF5422 は、正の単電源電圧を V_{DD}に印加し、V_{SS}パッドをグラウンドに接続した状態で動作させることができます。ただし、スイッチング特性や大信号において、ある程度の性能差が生じます。詳細については、表 2 を参照してください。

RF 入出力

すべての RF ポート (RFC、RF1、RF2) は 0V に DC カップリン グされており、RF ラインの電位が 0V に等しい場合、RF ポート での DC 阻止は不要です。

RF ポートは内部で 50Ω に整合しています。そのため、外付けのマッチング回路は不要です。

挿入損失パスでは、選択された RF 投ポートと RF 共通ポートの間で RF 信号が導通します。アイソレーション・パスでは、挿入損失パスと内蔵の50Ω抵抗に終端されている未選択の RF 投ポートの間に大きな損失が生じます。

スイッチの設計は、均等な電力処理機能を備えた双方向なものとなっています。RF入力信号はRFCポートに印加することも、選択したRF投ポートに印加することもできます。

表 7. 制御電圧の真理値表

	Digital Control Inputs		RF Paths		
EN	CTRL	RF1 to RFC	RF2 to RFC		
Low	Low	Isolation (off)	Insertion loss (on)		
Low	High	Insertion loss (on)	Isolation (off)		
High	Low	Isolation (off)	Isolation (off)		
High	High	Isolation (off)	Isolation (off)		

analog.com.jp Rev. 0 | 11 of 13

アプリケーション情報

ダイのアッセンブリ

ADRF5422 のアッセンブリ図を図 18 に示します。




図 18. ダイのアッセンブリ図

ADRF5422 は、3 ミル× 0.5 ミルの金リボン・ワイヤと 3 ミルのループ高さ(代表値)を用いた場合に、RF 入力および出力インピーダンスが最適に整合するよう設計されています。図 19 と図 20 に、そのボンディング図を示します。また、同等のインダクタンスを有する複数のワイヤ・ボンドを使用しても、同様の性能が得られます。デバイスからの RF ルーティングには、コプラナ導波路またはマイクロストリップ伝送線を使用できます。デバイスは推奨リボン・ボンドに内部で整合するよう設計されているため、伝送線パッド上でのインピーダンス整合は不要です。最適な性能を得るには、RF 伝送ラインとデバイス・エッジの間隔を3 ミルにすることを推奨します。

DC パッドは、配線長をできるだけ短くして寄生インダクタンスを最小限に抑えることにより、標準的な 1 ミル径のワイヤで接続できます。DC パッドは十分な大きさがあるため、必要に応じて、リボン・ボンドを使用できます。

すべてのボンドは、150℃ の公称ステージ温度でサーモソニック・ボンディングする必要があり、信頼性の高いボンドを実現するには最小量の超音波エネルギーを印加する必要があります。

デバイスは裏面が金属被覆されているため、グラウンド接続は、 導電性エポキシ樹脂を用いてデバイスをRFグランド・プレーン に直接接着して行うことができます。この場合、グラウンド・ パッドの接続は任意ですが、確実なグラウンド接続を確保する ために推奨します。




図 19. ボンディングの上面図




図 20. ボンディングの側面図

ハンドリング、マウンティングおよびエポキシ樹 脂によるダイ接着

デバイスは、出荷用の ESD 保護密封袋に入れて保管し、すべてのベア・ダイは乾燥窒素環境で保管してください。

手作業でピッキングする場合、GaAs デバイス用のピンセットを使用することが一般的です。しかし、キャリア配置ダイのデバイスについては、デバイス基板上への損傷を避けるために、真空ツールの使用を推奨します。これらのデバイスは清浄な環境で取り扱ってください。また、デバイスの洗浄には、液体のクリーニング・システムは使用しないでください。

ダイをエポキシ樹脂で接着するには、チップを所定の位置に配置してから、チップ周辺に薄いエポキシ樹脂のフィレットが観察される程度に、一定量のエポキシ樹脂をマウント面に塗布します。エポキシ樹脂の硬化温度は、メーカーの推奨値およびデバイスの最大定格に従って設定し、アッセンブリ後の機械的ストレスの蓄積を最小限に抑えてください。

analog.com.jp Rev. 0 | 12 of 13

外形寸法




図 21. 15 パッド・ベア・ダイ [CHIP] (C-15-2) 寸法:mm

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option
ADRF5422BCZ	-40°C to +105°C	15-Pad Bare Die [CHIP]	C-15-2
ADRF5422BCZ-GP	-40°C to +105°C	15-Pad Bare Die [CHIP]	C-15-2
ADRF5422BCZ-SX	-40°C to +105°C	15-Pad Bare Die [CHIP]	C-15-2

¹ Z = RoHS 適合製品。