

高アイソレーション、シリコン SP4T 無反射型スイッチ、 0.1GHz~13GHz

特長

- ▶ 周波数範囲：100MHz~13GHz
- ▶ 無反射型、50Ω 設計
- ▶ 低挿入損失
 - ▶ 7GHz まで 1.3dB (代表値)
 - ▶ 13GHz まで 1.6dB (代表値)
- ▶ 高アイソレーション
 - ▶ 7GHz まで 46dB (代表値)
 - ▶ 13GHz まで 40dB (代表値)
- ▶ 大電力処理 (平均)
 - ▶ スルー・パス：34dBm
 - ▶ 終端パス：24dBm
 - ▶ ホット・スイッチング (RFC)：32dBm
- ▶ 高入力直線性
 - ▶ P0.1dB：34.5dBm (代表値)
 - ▶ IP3：61dBm (代表値)
- ▶ 高速 RF セトリング・タイム (0.1dB)：230ns
- ▶ 単一の正電源：3.3V~5V
- ▶ CMOS/LVTTL に対応
- ▶ 20ピン、3mm × 3mm LFCSP

アプリケーション

- ▶ セルラ・インフラストラクチャ
- ▶ ワイヤレス・インフラストラクチャ
- ▶ 防衛用無線機、レーダー、電子対抗手段 (ECM)
- ▶ マイクロ波無線機、超小型地球局 (VSAT)
- ▶ 試験用計測器

機能ブロック図




図 1. 機能ブロック図

概要

ADRF5292 は、0.1GHz~13GHz の周波数範囲に対応する、シリコン・プロセスで製造された高アイソレーション無反射型シリコン SP4T スイッチです。

このデバイスは、0.1GHz~13GHz で動作し、13GHz の場合、挿入損失は 1.6dB 未満、アイソレーションは 40dB を上回ります。無反射型設計を採用しており、RF ポートは内部で 50Ω に終端されています。入力電力処理能力は、スルー・パスで 34dBm (平均値)、終端パスで 24dBm (平均値)、RFC ピンでのホット・スイッチングで 32dBm (平均値) です。

ADRF5292 には、3.3V~5V の単電源電圧 (V_{DD}) が必要です。1.8V の相補型金属酸化膜半導体 (CMOS) および 3.3V の低電圧トランジスタ・ロジック (LVTTL) による制御に対応しています。

ADRF5292 は 3mm × 3mm の 20ピン LFCSP を採用し、動作温度範囲は -40°C~+125°C です。

目次

特長.....	1	代表的な性能特性.....	9
アプリケーション.....	1	挿入損失、アイソレーション、反射損失.....	9
機能ブロック図.....	1	入力電力圧縮と3次インターセプト.....	12
概要.....	1	動作原理.....	13
仕様.....	3	RF入出力.....	13
絶対最大定格.....	6	電源.....	13
熱抵抗.....	6	アプリケーション情報.....	14
パワー・ディレーティング曲線.....	6	プリント回路基板設計の推奨事項.....	14
静電放電 (ESD) 定格.....	7	外形寸法.....	15
ESDに関する注意.....	7	オーダー・ガイド.....	15
ピン配置およびピン機能の説明.....	8		
インターフェース回路図.....	8		

改訂履歴

12/2025—Rev. 0 to Rev. A	
Changes to Ordering Guide.....	15
10/2025—Revision 0: Initial Version	

仕様

特に指定のない限り、 50Ω のシステムを用い、正電源電圧 (V_{DD}) = 5V、制御電圧 1 (V_1) および制御電圧 2 (V_2) = 0V または 5V、 $T_{CASE} = 25^\circ\text{C}$ 。RFx は RF1~RF4 を表します。

表 1. $V_{DD} = 5V$ の場合の電気的特性

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
FREQUENCY RANGE	f		0.1		13	GHz
INSERTION LOSS						
Between RFC and RFx (On)		0.1GHz to 2GHz		1.0		dB
		2GHz to 7GHz		1.3		dB
		7GHz to 13GHz		1.6		dB
RETURN LOSS						
RFC (On State)		0.1GHz to 13GHz		<20		dB
RFx (On State)		0.1GHz to 7GHz		<20		dB
		7GHz to 13GHz		17		dB
RFx (Terminated State)		0.4GHz to 13GHz		<20		dB
ISOLATION						
Between RFC and RFx		0.1GHz to 2GHz		55		dB
		2GHz to 7GHz		46		dB
		7GHz to 13GHz		40		dB
Between RFx and RFx		0.1GHz to 2GHz		55		dB
		2GHz to 7GHz		45		dB
		7GHz to 13GHz		40		dB
SWITCHING CHARACTERISTICS						
Rise Time and Fall Time	t_{RISE}, t_{FALL}	10% to 90% of RF output (RF_{OUT})		40		ns
On Time and Off Time	t_{ON}, t_{OFF}	50% V_{CTRL} to 90% of RF_{OUT}		130		ns
RF Settling Time, 0.1dB	$t_{SETTLING}$	50% V_{CTRL} to 0.1dB of final RF_{OUT}		230		ns
INPUT LINEARITY ¹		0.4GHz to 10GHz				
0.1dB Power Compression	P0.1dB	$V_{DD} = 5V$		34.5		dBm
Third-Order Intercept	IP3	Two-tone input power = 14dBm each tone, $\Delta f = 1\text{MHz}$		61		dBm
SUPPLY CURRENT	I_{DD}	$V_{DD} = 5V$		480		μA
DIGITAL CONTROL INPUTS		V_1 and V_2 pins $V_{DD} = 5V$				
Voltage						
Low	V_{INL}		0		0.8	V
High	V_{INH}		1.07		5	V
Current						
Low	I_{INL}	V_1 and $V_2 = 0V, V_{DD} = 5V$		<1		μA
High	I_{INH}	$V_1 = 5V, V_{DD} = 5V$		63		μA
		$V_2 = 5V, V_{DD} = 5V$		63		μA
RECOMMENDED OPERATING CONDITONS						
Supply Voltage	V_{DD}		4.75	5	5.25	V
RF Input Power ²	P_{IN}	f = 100MHz to 10GHz, $T_{CASE} = 85^\circ\text{C}$ ^{3,4}				
Through Path		RF signal is applied to RFC or through the connected RF throw port (selected RFx)				
Average					34	dBm
Peak ⁵					34	dBm
Terminated Path		RF signal is applied to the unselected RFx port				
Average					24	dBm
Peak					29	dBm

仕様

表 1. $V_{DD} = 5V$ の場合の電気的特性 (続き)

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
Hot Switching (RFC)		RF signal is applied to RFC while switching between RFX ports				
Average					32	dBm
Peak					32	dBm
Hot Switching (RFX)		RF signal is applied to RFX port while switching				
Average					24	dBm
Peak					29	dBm
Case Temperature	T_{CASE}		-40		+125	°C

¹ 周波数に対する入力直線性については、図 22～図 25 を参照してください。

² パワー・ディレーティングと周波数の関係については、パワー・ディレーティング曲線のセクションを参照してください。

³ 105°C での動作の場合、 $T_{CASE} = 85°C$ での仕様より平均電力処理能力が 3dB、ピーク電力処理能力が 1dB 低下します。

⁴ 125°C での動作の場合、 $T_{CASE} = 85°C$ での仕様より平均電力処理能力が 16dB、ピーク電力処理能力が 4dB 低下します。

⁵ ピークのパルス幅は 100ns 以下、デューティサイクルは 5% です。

特に指定のない限り、50Ω のシステムを用い、 $V_{DD} = 3.3V$ 、 V_1 および $V_2 = 0V$ または 3.3V、 $T_{CASE} = 25°C$ 。RFX は RF1～RF4 を表します。

表 2. $V_{DD} = 3.3V$ の場合の電気的特性

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
FREQUENCY RANGE	f		0.1		13	GHz
INSERTION LOSS						
Between RFC and RFX (On)		0.1GHz to 2GHz		1.1		dB
		2GHz to 7GHz		1.3		dB
		7GHz to 13GHz		1.7		dB
RETURN LOSS						
RFC (On State)		0.1GHz to 13GHz		<20		dB
RFX (On State)		0.1GHz to 7GHz		<20		dB
		7GHz to 13GHz		17		dB
RFX (Terminated State)		0.4GHz to 13GHz		<20		dB
ISOLATION						
Between RFC and RFX (Off)		0.1GHz to 2GHz		55		dB
		2GHz to 7GHz		44		dB
		7GHz to 13GHz		40		dB
Between RFX and RFX		0.1GHz to 2GHz		55		dB
		2GHz to 7GHz		45		dB
		7GHz to 13GHz		40		dB
SWITCHING CHARACTERISTICS						
Rise Time and Fall Time	t_{RISE}, t_{FALL}	10% to 90% of RF_{OUT}		70		ns
On Time and Off Time	t_{ON}, t_{OFF}	50% V_{CTRL} to 90% of RF_{OUT}		160		ns
RF Settling Time	$t_{SETTLING}$	50% V_{CTRL} to 0.1 dB of final RF_{OUT}		250		ns
INPUT LINEARITY ¹		400MHz to 10GHz				
0.1dB Power Compression	P0.1dB	$V_{DD} = 3.3V$		32		dBm
Third-Order Intercept	IP3	Two-tone input power = 14dBm each tone, $\Delta f = 1MHz$		58		dBm
SUPPLY CURRENT	I_{DD}	$V_{DD} = 3.3V$		350		μA
DIGITAL CONTROL INPUTS		V_1 and V_2 pins				
Voltage		$V_{DD} = 3.3V$				
Low	V_{INL}		0		0.8	V
High	V_{INH}		1.07		3.3	V

仕様

表 2. $V_{DD} = 3.3V$ の場合の電気的特性 (続き)

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
Current						
Low	I_{INL}	V_1 and $V_2 = 0V$, $V_{DD} = 3.3V$		<1		μA
High	I_{INH}	$V_1 = 5V$, $V_{DD} = 3.3V$ $V_2 = 5V$, $V_{DD} = 3.3V$		11	11	μA
RECOMMENDED OPERATING CONDITONS						
Supply Voltage	V_{DD}		3.15	3.3	3.45	V
RF Input Power ²	P_{IN}	$f = 100MHz$ to $10GHz$, $T_{CASE} = 85^\circ C$ ^{3,4}				
Through Path		RF signal is applied to RFC or through connected RF throw port (selected RFx)				
Average					32	dBm
Peak ⁵					32	dBm
Terminated Path		RF signal is applied to the unselected RFx port				
Average					23	dBm
Peak					28	dBm
Hot Switching (RFC)		RF signal is applied to RFC while switching between RFx ports				
Average					30	dBm
Peak					30	dBm
Hot Switching (RFx)		RF signal is applied to RFx port while switching				
Average					23	dBm
Peak					28	dBm
Case Temperature	T_{CASE}		-40		+125	$^\circ C$

¹ 周波数に対する入力直線性については、[図 22](#)～[図 25](#)を参照してください。

² パワー・ディレーティングと周波数の関係については、[パワー・ディレーティング曲線](#)のセクションを参照してください。

³ $105^\circ C$ での動作の場合、 $T_{CASE} = 85^\circ C$ での仕様より平均電力処理能力が 3dB、ピーク電力処理能力が 1dB 低下します。

⁴ $125^\circ C$ での動作の場合、 $T_{CASE} = 85^\circ C$ での仕様より平均電力処理能力が 16dB、ピーク電力処理能力が 4dB 低下します。

⁵ ピークのパルス幅は 100ns 以下、デューティサイクルは 5%です。

絶対最大定格

推奨動作条件については、表1および表2を参照してください。

表 3. 絶対最大定格

Parameter	Rating
Supply Voltage	-0.3V to +5.8V
Digital Control Inputs ¹	
Voltage	-0.5V to V _{DD} + 0.3V
Current	3mA
RF Input Power (V _{DD} = 5V) ^{2, 3, 4}	
Through Path	
Average	35dBm
Peak ⁵	35dBm
Terminated Path	
Average	25dBm
Peak	30dBm
Hot Switching (RFC)	
Average	31dBm
Peak	31dBm
Hot Switching (RFx)	
Average	25dBm
Peak	30dBm
RF Input Power (V _{DD} = 3.3V)	
Through Path	
Average	33dBm
Peak	33dBm
Terminated Path	
Average	24dBm
Peak	29dBm
Hot Switching (RFC)	
Average	31dBm
Peak	31dBm
Hot Switching (RFx)	
Average	24dBm
Peak	29dBm
RF Power Under Unbiased Condition (V _{DD} = 0V)	18dBm
Temperature	
Junction (T _j)	135°C
Storage	-65°C to +150°C
Reflow	260°C

¹ デジタル制御入力での過電圧は、内部ダイオードによってクランプされます。電流は所定の最大定格に制限する必要があります。
² パワー・ディレーティングと周波数の関係については、図2および図3を参照してください。
³ 105°Cでの動作の場合、T_{CASE} = 85°Cでの仕様より平均電力処理能力が3dB、ピーク電力処理能力が1dB低下します。
⁴ 125°Cでの動作の場合、T_{CASE} = 85°Cでの仕様より平均電力処理能力が16dB、ピーク電力処理能力が4dB低下します。
⁵ ピークのパルス幅は100ns以下、デューティサイクルは5%です。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。

せん。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

同時に複数の絶対最大定格を適用することはできません。

熱抵抗

熱性能は、プリント回路基板 (PCB) の設計と動作環境に直接関連しています。PCB の熱設計には細心の注意を払う必要があります。

θ_{JC} は、ジャンクションとケース底部 (チャンネルとパッケージ底部) の間の熱抵抗です。

表 4. 熱抵抗

Package Type	θ _{JC}	Unit
CR-20-2		
Through Path	62	°C/W
Terminated Path	200	°C/W

パワー・ディレーティング曲線




図 2. パワー・ディレーティングと周波数の関係、低周波数領域の詳細、T_{CASE} = 85°C




図 3. パワー・ディレーティングと周波数の関係、高周波数領域の詳細、T_{CASE} = 85°C

絶対最大定格

静電放電 (ESD) 定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したのですが、対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル (HBM)。

ANSI/ESDA/JEDEC JS-002 準拠の帯電デバイス・モデル (CDM)。

ADRF5292 の ESD 定格

表 5. ADRF5292、20 ピン LFCSP_RT

ESD Model	Withstand Threshold (V)	Class
HBM		
RFC and RFx Pins	±500	1B
Supply and Control Pins	±2000	2
CDM	±500	C2A


ESD に関する注意



ESD (静電放電) の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明



NOTES
 1. EXPOSED PAD. EXPOSED PAD MUST BE CONNECTED TO RF AND DC GROUND. 004

図 4. ピン配置

表 6. ピン機能の説明

ピン番号	記号	説明
1, 2, 4, 5, 7, 8, 9, 11, 15, 17, 18, 19	GND	グラウンド。パッケージの底面には金属パッドが露出しており、これを PCB の RF グラウンドに接続する必要があります。
3	RFC	RF 共通ポート。RFC ピンは DC カップリングされ、50Ω に整合されています。このピンには DC 阻止コンデンサが必要です。インターフェース回路図については図 5 を参照してください。
6	RF4	RF 投ポート 4。RF4 ピンは DC カップリングされ、50Ω に整合されています。このピンには DC 阻止コンデンサが必要です。インターフェース回路図については図 5 を参照してください。
10	RF3	RF 投ポート 3。RF3 ピンは DC カップリングされ、50Ω に整合されています。このピンには DC 阻止コンデンサが必要です。インターフェース回路図については図 5 を参照してください。
12	V2	制御入力 2。インターフェース回路図については図 6 を参照してください。
13	V1	制御入力 1。インターフェース回路図については図 6 を参照してください。
14	VDD	電源電圧ピン。インターフェース回路図については図 7 を参照してください。
16	RF2	RF 投ポート 2。RF2 ピンは DC カップリングされ、50Ω に整合されています。このピンには DC 阻止コンデンサが必要です。インターフェース回路図については図 5 を参照してください。
20	RF1	RF 投ポート 1。RF1 ピンは DC カップリングされ、50Ω に整合されています。このピンには DC 阻止コンデンサが必要です。インターフェース回路図については図 5 を参照してください。
	EPAD	露出パッド。露出パッドは RF/DC グラウンドに接続する必要があります。

インターフェース回路図




図 5. RFC、RF1、RF2、RF3、RF4 のインターフェース回路図




図 7. VDD のインターフェース回路図




図 6. V1、V2 のインターフェース回路図

代表的な性能特性

挿入損失、アイソレーション、反射損失

特に指定のない限り、50Ωのシステムを用い、 $V_{DD} = 3.3V$ または $5V$ 、 V_1 および $V_2 = 0V$ または V_{DD} 、 $T_{CASE} = 25^\circ C$ 。RFx は RF1~RF4 を表します。




図 8. 挿入損失と周波数の関係 ($V_{DD} = 5V$)




図 11. RFC の反射損失と周波数の関係 ($V_{DD} = 3.3V \sim 5V$)




図 9. 異なる温度における挿入損失と周波数の関係 ($V_{DD} = 5V$ 、RF1 を選択)




図 12. 選択した RFx の反射損失と周波数の関係 ($V_{DD} = 3.3V \sim 5V$)




図 10. 挿入損失と周波数の関係 ($V_{DD} = 3.3V$)




図 13. 選択していない RFx の反射損失と周波数の関係 ($V_{DD} = 3.3V \sim 5V$)

代表的な性能特性




図 14. オフ状態の RFx に対する RFC のアイソレーションと周波数の関係、RFC から RF1 へのパスを選択 ($V_{DD} = 3.3V \sim 5V$)




図 17. オフ状態の RFx に対する RFC のアイソレーションと周波数の関係、RFC から RF4 へのパスを選択 ($V_{DD} = 3.3V \sim 5V$)




図 15. オフ状態の RFx に対する RFC のアイソレーションと周波数の関係、RFC から RF2 へのパスを選択 ($V_{DD} = 3.3V \sim 5V$)




図 18. チャンネル間のアイソレーションと周波数の関係、RFC から RF1 へのパスを選択 ($V_{DD} = 3.3V \sim 5V$)




図 16. オフ状態の RFx に対する RFC のアイソレーションと周波数の関係、RFC から RF3 へのパスを選択 ($V_{DD} = 3.3V \sim 5V$)




図 19. チャンネル間のアイソレーションと周波数の関係、RFC から RF2 へのパスを選択 ($V_{DD} = 3.3V \sim 5V$)

代表的な性能特性




図 20. チャンネル間のアイソレーションと周波数の関係、RFC から RF3 へのパスを選択 ($V_{DD} = 3.3V \sim 5V$)




図 21. チャンネル間のアイソレーションと周波数の関係、RFC から RF4 へのパスを選択 ($V_{DD} = 3.3V \sim 5V$)

代表的な性能特性

入力電力圧縮と 3 次インターセプト

特に指定のない限り、50Ω のシステムを用い、V_{DD} = 3.3V または 5V、V₁ および V₂ = 0V または V_{DD}、T_{CASE} = 25°C。RF_X は RF1~RF4 を表します。




図 22. 入力 P0.1dB と周波数の関係




図 24. 入力 P0.1dB と周波数の関係（低周波数の詳細）




図 23. 入力 IP3 と周波数の関係




図 25. 入力 IP3 と周波数の関係（低周波数の詳細）

動作原理

ADRF5292 にはドライバが内蔵されており、ロジック機能を内部で実行し、CMOS/LVTTL 対応の制御インターフェースを簡素化できるメリットがあります。2 つのデジタル制御入力ピン (V1 および V2) があり、どの RF ポートが挿入損失状態およびアイソレーション状態にあるかを決定します。制御電圧の真理値表については、表 7 を参照してください。

表 7. 制御電圧の真理値表

V1	V2	RFC to RF1	RFC to RF2	RFC to RF3	RFC to RF4
Low	Low	On	Off	Off	Off
High	Low	Off	On	Off	Off
Low	High	Off	Off	On	Off
High	High	Off	Off	Off	On

RF 入出力

RF ピン (RFC および RF1~RF4) は DC カップリングされており、RF ラインには DC 阻止コンデンサが必要です。RF ポートは内部で 50Ω に整合しています。そのため、外付けのマッチング回路は不要です。

挿入損失パスでは、選択された RF 投ポートと RF 共通ポートの間で RF 信号が導通します。アイソレーション・パスでは、挿入損失パスと内蔵の 50Ω 抵抗に終端されている未選択の RF 投ポートの間に大きな損失が生じます。

ADRF5292 は、双方向に均等な電力処理能力を備えています。RF 入力信号は RFC ポートに印加することも、選択した RF 投ポートに印加することもできます。

電源

ADRF5292 では VDD ピンに正電源が必要です。RF カップリングを最小限に抑えるために、電源ラインにはバイパス・コンデンサを配置することを推奨します。

パワーアップ・シーケンスは次のとおりです。

1. GND に接続します。
2. VDD に電源を投入します。
3. デジタル制御入力を印加します。ロジック制御入力間の相互の順序は重要ではありません。VDD への電源投入の前にデジタル制御入力に電源を投入すると、意図せぬ順方向バイアスの原因となり、ESD 保護構造に損傷を与えるおそれがあります。この損傷を防ぐには、1kΩ の抵抗を直列接続して、デジタル制御ピンに流入する電流を制限します。VDD への電源投入後にコントローラが高インピーダンス状態になり、制御ピンが有効なロジック状態に駆動されない場合は、プルアップ抵抗またはプルダウン抵抗を接続します。
4. RF 入力信号を印加します。

理想的なパワーダウン・シーケンスはこの電源投入シーケンスの逆順序です。

アプリケーション情報

ADRF5292には、1本の電源ピン（VDD）と2本のデジタル制御ピン（V1およびV2）があります。図26に、電源ピンの外付け素子と接続を示します。VDDピンは、100pFの多層セラミック・コンデンサでデカップリングされています。このようなADRF5292のピン配置により、デカップリング・コンデンサをデバイスの近くに配置することができます。RFピン（RFCおよびRF1~RF4）のDC阻止コンデンサを除き、バイアスおよび動作のために他の部品を外付けする必要はありません。最高性能を発揮させるには、広帯域対応のDC阻止コンデンサを使用することを推奨します。




図 26. 推奨回路図

プリント回路基板設計の推奨事項

RFポートは内部で50Ωに整合されており、ピン配置は、特性インピーダンスが50Ωの、PCB上のコプレーナ導波路（CPWG）に接合できるように設計されています。図27に、厚さ10milのRogers RO4350B誘電体材料を用いたRF基板のCPWG RFパターン設計の参考例を示します。2.8milの銅仕上げ厚さに対し、幅18mil、クリアランス13milのRFパターンを使用することを推奨します。




図 27. ADRF5292-EVALZ の層構成

図28に、ADRF5292からのRF配線パターン、電源、制御信号の配線の引き回しを示します。グラウンド・プレーンは、RFおよび熱性能を最適化するため、密に充填された貫通ビアに接続されています。ADRF5292の主な熱経路は裏面です。




図 28. PCB 配線

図29に、参考層構成におけるADRF5292のRFピン（RFCおよびRF1~RF4）から50Ω CPWGまでの間の推奨レイアウトを示します。PCBパッドは、デバイス・パッドと1対1に対応します。グラウンド・パッドは、ハンダ・マスク定義で描かれ、信号パッドはパッド定義で描かれています。PCBパッドからのRFパターンは、同じ幅で5milだけ延長され、その後RFパターンに向けてテーパ状になっています。ペースト・マスクは、開口部を縮小させることなく、ADRF5292のパッドに整合するように設計されています。ペースト・マスクは、パドル用の複数の開口部に分割されています。




図 29. 推奨 RF ピン遷移

誘電体厚やCPWG設計が異なる場合の次善のPCB層構成については、アナログ・デバイセズのテクニカル・サポート・センターにお問い合わせください。

外形寸法

Package Drawing Option	Package Type	Package Description
CR-20-2	LFCSP_RT	20-Lead Lead Frame Chip Scale, Routable

最新のパッケージ外形情報およびランド・パターン（実装面積）については、[パッケージ索引](#)を参照してください。

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Quantity	Package Option
ADRF5292BCRZN	-40°C to +125°C	20-Lead Lead Frame Chip Scale, Routable [LFCSP_RT]	Cut-Tape, 1500	CR-20-2
ADRF5292BCRZN-RL7	-40°C to +125°C	20-Lead Lead Frame Chip Scale, Routable [LFCSP_RT]	Reel, 1500	CR-20-2
ADRF5292BCRZN-RL	-40°C to +125°C	20-Lead Lead Frame Chip Scale, Routable [LFCSP_RT]	Reel, 5000	CR-20-2

¹ Z = RoHS 準拠製品。

法的使用条件

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関しては一切の責任を負いません。仕様は予告なく変更される場合があります。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。本紙記載の商標および登録商標は、各社の所有に属します。ここに記載されているすべてのアナログ・デバイセズ製品の提供は、販売状況および在庫状況に依存します。

