



データシート

ADM6840

逆パワーダウン機能とデ이지チェーン機能を備えた、 6 チャンネル／8 チャンネルの調整可能シーケンス／監視回路

特長

- ▶ 2.7V～15V の広い動作電圧範囲
- ▶ 最大 8 つの電圧を監視
- ▶ 最大 8 つの電圧をシーケンス
- ▶ 逆順または同時の電源オフ
- ▶ 無制限のデ이지チェーン
- ▶ コンデンサで調整可能なシーケンス遅延
- ▶ 出荷時に調整可能なパワーグッド・タイムアウト・オプション
- ▶ 抵抗によりプログラマブルな電源オン・スレッシュホールド (V_{SEQON_TH})
- ▶ 出荷時に調整可能な電源オフ・スレッシュホールド・オプション (V_{SEQOFF_TH})
- ▶ 0.8%精度の電圧モニタリング・スレッシュホールド (V_{MON_TH})
- ▶ オープン・ドレイン出力
- ▶ POK 出力によるシステム・マイクロコントローラのリセット
- ▶ DONE 出力によるシーケンス処理完了信号
- ▶ 双方向FAULT入出力
- ▶ 25 バンプ WLP、24 ピンおよび 28 ピン TQFN パッケージ
- ▶ 動作温度範囲：-40°C～+125°C

アプリケーション

- ▶ テレコム機器
- ▶ 試験装置
- ▶ サーバーおよびネットワーク・カード
- ▶ 医療用イメージング
- ▶ 産業用センサーおよびモーター制御
- ▶ FPGA/ASIC の電源シーケンス処理
- ▶ マイクロプロセッサおよびマイクロコントローラのシーケンス処理
- ▶ 複数電源のシーケンス処理

概要

ADM6840 は、最大 6 通りまたは 8 通りの電圧のシーケンス処理やモニタができる、シーケンスおよび監視回路です。本デバイスは、各電源がオンになるときに調整可能な遅延を適用し、各電源の電圧を監視します。

ADM6840 は、2.7V～15V の電源範囲で動作し、内部回路に電力を供給する内部レギュレータ出力 (ABP) を備えています。

シーケンス処理は 2 つの入力 (ON および OFF) によって実現されます。ON 入力の立上がりエッジで各チャンネルの電源オン・シーケンス処理が開始し、OFF 入力の立下がりエッジで電源オフ・シーケンス処理が開始します。電源オン・シーケンス処理中、すべての電圧が最終値に到達すると、DONE 出力がハイにアサートされ、更にリセット・タイムアウト時間 (t_{RP}) の経過後にパワー OK (POK) 出力がアサートされてマイクロコントローラの動作が可能になります。いずれかの電圧がモニタ・スレッシュホールド (V_{MON_TH}) より下がると、POK がローにアサートされ、すべての出力が同時にディスエーブルされて全シーケンス電源が停止します。シーケンスによる電源オフ・シーケンス処理の開始時、ADM6840 は出力を逆順にシーケンス処理できません。

ADM6840 はオープン・ドレインのリセット出力であり、システム内の任意の数の電圧を制御するために、無制限のデ이지チェーン接続が可能です。

ADM6840 は双方向アクティブ・ローのFAULT入出力を備えており、何らかのフォルト状態時にローにアサートされます。これは、フォルト状態中に出力されるワンショット・パルスです。外部信号によってFAULTをローに引き下げると、すべての出力が即座にディスエーブルされます。ADM6840 は、2.46mm × 2.46mm、25 バンプのウェハ・レベル・パッケージ (WLP) (0.5mm ピッチ)、4mm × 4mm (24 ピン) および 5mm × 5mm (28 ピン) の TQFN パッケージで提供されます。このデバイスは、-40°C～+125°C の動作温度範囲で完全に仕様規定されています。

簡略アプリケーション回路図




図 1. ADM6840E の簡略アプリケーション回路図

改訂履歴

3/2026 – Rev. 0: Initial Release

5/2026 – Rev. A: Updated Table 3 on page 7

仕様

表 1. 電気的特性

(特に指定のない限り、 $V_{DD} = 2.7V \sim 15V$ 、 $V_{ON} = V_{OFF} = V_{ABP}$ 、 $T_A = -40^{\circ}C \sim +125^{\circ}C$ 。代表値は $T_A = +25^{\circ}C$ での値。¹⁾)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Voltage Range	V_{DD}		2.7		15	V
Undervoltage Lockout	V_{UVLO}	Minimum supply voltage (V_{DD}) V_{DD} falling	2.3	2.4	2.5	V
Undervoltage Lockout Hysteresis	V_{UVLO_HYS}	V_{DD} rising		100		mV
Regulated Supply Voltage	V_{ABP}	ABP to GND = $0.1\mu F$		1.8		V
Supply Current	I_{DD}	$V_{DD} = 5V$, all $OUT_ = HIGH$, no load		240	370	μA
ON, OFF INPUTS						
ON Input Threshold	V_{ON_TH}	ON rising (0.8% accuracy)	0.496	0.5	0.504	V
OFF Input Threshold	V_{OFF_TH}	OFF falling (0.8% accuracy)	0.496	0.5	0.504	V
ON Input Threshold Hysteresis	$V_{ON_TH_HYS}$			1		$\%V_{ON_TH}$
OFF Input Threshold Hysteresis	$V_{OFF_TH_HYS}$			1		$\%V_{OFF_TH}$
ON, OFF Threshold Tempco	V_{TH_TC}			30		ppm/ $^{\circ}C$
ON, OFF Input Current	I_{ON}, I_{OFF}	$V_{ON} = V_{OFF} = 0V$ and $5V$	-100		+100	nA
MONITORED ANALOG INPUTS (SET_)						
SET Monitor Threshold	V_{MON_TH}		0.496	0.5	0.504	V
SET_ Monitor Threshold Accuracy	$V_{MON_TH_ACC}$	SET_ falling	-0.8		+0.8	%
SET_ Monitor Threshold Hysteresis	$V_{MON_TH_HYS}$	SET_ rising		1		$\%V_{TH}$
SET_ Sequence OFF Threshold	V_{SEQOFF_TH}	$67\%V_{MON_TH}$ (ADM6840__B__)	0.315	0.333	0.351	V
		$33\%V_{MON_TH}$ (ADM6840__C__)	0.149	0.167	0.185	V
		$10\%V_{MON_TH}$ (ADM6840__D__)	0.032	0.050	0.068	V
SET_ Threshold Tempco				30		ppm/ $^{\circ}C$
SET_ Input Current	I_{SET}	$V_{SET_} = 0V$ and $5V$	-100		+100	nA
DELAY TIMER (DLY)						
Source Current	I_{DLY}	$-40^{\circ}C$ to $+125^{\circ}C$	3.8	4.0	4.2	μA
Voltage Threshold	V_{DLY_TH}			0.5		V

(特に指定のない限り、 $V_{DD} = 2.7V \sim 15V$ 、 $V_{ON} = V_{OFF} = V_{ABP}$ 、 $T_A = -40^\circ C \sim +125^\circ C$ 。代表値は $T_A = +25^\circ C$ での値。¹⁾)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SEQUENCER OUTPUTS (OUT_)						
OUT_ Output Voltage Low	V_{OUTL}	$I_{SINK} = 3.2mA$			0.3	V
OUT_ Leakage Current	I_{OUT_LKG}				1	μA
FAULT INPUT/OUTPUT						
$\overline{FAULT}$ Output Voltage Low	V_{FAULTL}	$I_{SINK} = 3.2mA$			0.3	V
$\overline{FAULT}$ Leakage Current	I_{FAULT_LKG}	$\overline{FAULT} = HIGH$, $V_{FAULT} = 5V$			1	μA
$\overline{FAULT}$ Input Threshold	V_{FAULT_TH}	$\overline{FAULT}$ falling		0.5		V
POWER-OK OUTPUT (POK)						
POK Output Voltage Low	V_{POKL}	$I_{SINK} = 3.2mA$			0.3	V
POK Leakage Current	I_{POK_LKG}	POK = HIGH, $V_{POK} = 5V$			1	μA
DONE OUTPUT (DONE)						
DONE Output Voltage Low	V_{DONEL}	$I_{SINK} = 3.2mA$			0.3	V
DONE Leakage Current	I_{DONE_LKG}	POK = HIGH, $V_{DONE} = 5V$			1	μA
TIMING						
POK Reset Timeout Accuracy	t_{RP_ACC}		-15		+15	%
Power Good Timer Accuracy	t_{PGT_ACC}		-15		+15	%
ON Input Pulse Width	t_{ON_PW}	ON rising	6			μs
$\overline{OFF}$ Input Pulse Width	t_{OFF_PW}	$\overline{OFF}$ falling	6			μs
External $\overline{FAULT}$ Input Pulse Width	t_{FAULT_PW}	$\overline{FAULT}$ falling	6			μs
ON Input, $\overline{OFF}$ Input, External $\overline{FAULT}$ Input Transient Immunity					1	μs
$\overline{FAULT}$ Output Hold Timeout	t_{FAULT_HOLD}		68	80	92	μs
SET_ to $\overline{FAULT}$, OUT_ Low Delay Time	t_{SET_FAULT}	SET_ falling below V_{TH}		1		μs
External $\overline{FAULT}$ to OUT_ Low Delay Time	t_{FAULT_OUT}	$\overline{FAULT}$ falling below V_{TH}		9		μs
ON to $\overline{FAULT}$, OUT_ Low Delay Time	t_{ON_FAULT}	ON rising above V_{TH}		9		μs
$\overline{OFF}$ to $\overline{FAULT}$, OUT_ Low Delay Time	t_{OFF_FAULT}	$\overline{OFF}$ falling below V_{TH}		9		μs

¹⁾ デバイスは $T_A = +25^\circ C$ でテストされており、 $T_A = -40^\circ C \sim +125^\circ C$ の性能は、シングルパス・フローの設計により裏付けられています。

タイミング図




図 2. 電源オン・シーケンスおよびモニタリングのタイミング図 (図 35 のアプリケーション回路を参照)




図 3. 電源オフ・シーケンスおよびモニタリングのタイミング図 (図 35 のアプリケーション回路を参照)




図 4. 電源オン・シーケンスのタイミング図 (図 36 のアプリケーション回路を参照)




図 5. 電源オフ・シーケンスのタイミング図 (図 36 のアプリケーション回路を参照)

絶対最大定格

特に指定のない限り、 $T_A = +25^\circ\text{C}$ 。

表 2. 絶対最大定格

PARAMETER	RATING
V_{DD} , OUT_ to GND	-0.3V to +22V
ABP, DLY to GND	-0.3V to +2.2V
DONE, POK, $\overline{\text{FAULT}}$, ON, $\overline{\text{OFF}}$, SET_ to GND	-0.3V to +6V
Input/Output Current	36mA
Continuous Power Dissipation, WLP, Multilayer board ($T_A = +70^\circ\text{C}$, derate 22.73mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	1819mW
Continuous Power Dissipation, 28L TQFN, Multilayer board ($T_A = +70^\circ\text{C}$, derate 34.50mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	2759mW
Continuous Power Dissipation, 24L TQFN, Multilayer board ($T_A = +70^\circ\text{C}$, derate 27.80mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	2222mW
Operating Temperature Range	-40°C to $+125^\circ\text{C}$
Junction Temperature	$+150^\circ\text{C}$
Storage Temperature Range	-55°C to $+150^\circ\text{C}$
Soldering Temperature (reflow)	$+260^\circ\text{C}$

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

静電放電（ESD）定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したものですが、対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル（HBM）。ANSI/ESDA/JEDEC JS-002 準拠の電界誘起帯電デバイス・モデル（FICDM）。

ADM6840 の ESD 定格

表 3. ADM6840、25 バンプ WLP

ESD MODEL	WITHSTAND THRESHOLD (V)	CLASS
HBM	± 3000	2
FICDM	± 500	C2a

ESD に関する注意



ESD（静電放電）の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

パッケージ情報

表 4. パッケージ情報

WLP	
Package Code	W252Y2+1
Outline Number	21-100778
Land Pattern Number	Refer to <i>Application Note 1891</i>
Thermal Resistance, Multi-Layer Board:	
Junction-to-Ambient (θ_{JA})	43.98°C/W

28L TQFN	
Package Code	T2855+6C
Outline Number	21-0140
Land Pattern Number	90-0026
Thermal Resistance, Multi-Layer Board:	
Junction-to-Ambient (θ_{JA})	29°C/W


24L TQFN	
Package Code	T2444+4C
Outline Number	21-0139
Land Pattern Number	90-0022
Thermal Resistance, Multi-Layer Board:	
Junction-to-Ambient (θ_{JA})	36°C/W

最新のパッケージ外形図とランド・パターン（フットプリント）に関しては、[パッケージ索引](#)で確認してください。パッケージ・コードの「+」、「#」、「-」は RoHS 対応状況のみを示します。パッケージ図面は異なる末尾記号が示されている場合がありますが、図面は RoHS 状況に関わらず該当のパッケージについて図示しています。


パッケージの熱抵抗は、JEDEC 規格 JESD51-7 に記載の方法で 4 層基板を使用して求めたものです。パッケージの熱に対する考慮事項の詳細については、[IC パッケージの熱特性評価](#)を参照してください。

ピン配置およびピン機能の説明

ADM6840S 25 バンプ WLP




ADM6840S 24 ピン TQFN



ADM6840E 25 バンプ WLP


TOP VIEW (BUMP SIDE DOWN)



WLP (2.46mm x 2.46mm)

ADM6840E 28 ピン TQFN

TOP VIEW



THIN QFN (5mm x 5mm)

端子説明

表 5. 端子説明

ピン番号				名称	説明	タイプ
ADM6840S WLP	ADM6840S 24 ピン TQFN	ADM6840E WLP	ADM6840E 28 ピン TQFN			
A1	1	A1	1	ABP	内部電源バイパス入力。0.1 μ F のコンデンサを ABP と GND の間に接続します。ABP は、内部回路に給電するための内部生成電圧です。外部回路には接続せず、無接続のままにするか GND に短絡してください。	Power
A2	2	A2	2	V _{DD}	デバイス電源入力。2.7V～15V の電源に接続します。V _{DD} は 0.1 μ F のコンデンサで GND にバイパスします。	Power
A3	3	A3	3	POK	オープン・ドレインのパワーOK 出力。電源オン・シーケンス処理中は、SET6 (ADM6840S) / SET8 (ADM6840E) の電圧が 0.5V より高く上昇すると、リセット・タイムアウト時間経過後にこの出力が低インピーダンスから高インピーダンスに変化します。 この出力は、SET 入力の電圧が 0.5V より低くなるか、外部信号によって FAULT がプルダウンされると、ローにプルダウンされます。POK には、外付けプルアップ抵抗が必要です。	Digital Output
A4	6	A4	8	OUT1	オープン・ドレイン出力 1。 電源オン・シーケンス処理開始 (ON 入力) がローから 0.5V より高く上昇) 後、シーケンス遅延 t _{DLY} の経過後に OUT1 が低インピーダンスから高インピーダンスに変化します。 電源オフ・シーケンス処理中は、SET2 ピンの電圧が 0.5V 未満に下がると、シーケンス遅延 t _{DLY} の経過後に OUT1 が高インピーダンスから低インピーダンスに切り替わります。OUT1 には、外付けプルアップ抵抗が必要です。	Digital Output
A5	7	A5	9	OUT2	オープン・ドレイン出力 2。 電源オン・シーケンス処理中は、SET1 の電圧がスレッショルド電圧 (立上がり) を超えると、シーケンス遅延 t _{DLY} の経過後に OUT2 が低インピーダンスから高インピーダンスに変化します。電源オフ・シーケンス処理中は、SET3 ピンの電圧が 0.5V 未満に下がると、シーケンス遅延 t _{DLY} の経過後に OUT2 が高インピーダンスから低インピーダンスに切り替わります。OUT2 には、外付けプルアップ抵抗が必要です。	Digital Output

ピン番号				名称	説明	タイプ
ADM6840S WLP	ADM6840S 24 ピン TQFN	ADM6840E WLP	ADM6840E 28 ピン TQFN			
B1	23	B1	27	SET2	監視スレッシュホールド 2 設定入力。外付けの抵抗分圧器でスレッシュホールドを設定して電圧を監視します。SET2 のスレッシュホールドは 0.5V です。チャンネル 2 をディスエーブルするためには、SET2 を ABP に接続します。SET2 を無接続のままにすることや GND に短絡することは避けてください。	Analog Input
B2	24	B2	28	SET1	監視スレッシュホールド 1 設定入力。外付けの抵抗分圧器でスレッシュホールドを設定して電圧を監視します。SET1 のスレッシュホールドは 0.5V です。チャンネル 1 をディスエーブルするためには、SET1 を ABP に接続します。SET1 を無接続のままにすることや GND に短絡することは避けてください。	Analog Input
B3	4	B3	4	$\overline{\text{FAULT}}$	双方向入力およびアクティブ・ローのオープン・ドレイン出力。 入力フォルトが検出されると、このピンはローにアサートされます。外部信号がこのピンをローにプルダウンすると、すべての出力が停止し、ADM6840 が初期化状態に設定されます。	Digital Input/Output
B4	8	B4	10	OUT3	オープン・ドレイン出力 3。 電源オン・シーケンス処理中は、SET2 ピンの電圧がスレッシュホールド電圧（立上がり）を超えると、シーケンス遅延 t_{DLY} の経過後に OUT3 が低インピーダンスから高インピーダンスに変化します。 電源オフ・シーケンス処理中は、SET4 ピンの電圧が 0.5V 未満に下がると、シーケンス遅延 t_{DLY} の経過後に OUT3 が高インピーダンスから低インピーダンスに変化します。OUT3 には、外付けプルアップ抵抗が必要です。	Digital Output

ピン番号				名称	説明	タイプ
ADM6840S WLP	ADM6840S 24 ピン TQFN	ADM6840E WLP	ADM6840E 28 ピン TQFN			
B5	9	B5	11	OUT4	オープン・ドレイン出力 4。 電源オン・シーケンス処理中は、SET3 ピンの電圧がスレッシュホールド電圧（立上がり）を超えると、シーケンス遅延 t_{DLY} の経過後に OUT4 が低インピーダンスから高インピーダンスに変化します。 電源オフ・シーケンス処理中は、SET5 ピンの電圧が 0.5V 未満に下がると、シーケンス遅延 t_{DLY} の経過後に OUT4 が高インピーダンスから低インピーダンスに変化します。OUT4 には、外付けプルアップ抵抗が必要です。	Digital Output
C1	21	C1	25	SET4	監視スレッシュホールド 4 設定入力。外付けの抵抗分圧器でスレッシュホールドを設定して電圧を監視します。SET4 のスレッシュホールドは 0.5V です。チャンネル 4 をディスエーブルするためには、SET4 を ABP に接続します。SET4 を無接続のままにすることや GND に短絡することは避けてください。	Analog Input
C2	22	C2	26	SET3	監視スレッシュホールド 3 設定入力。外付けの抵抗分圧器でスレッシュホールドを設定して電圧を監視します。SET3 のスレッシュホールドは 0.5V です。チャンネル 3 をディスエーブルするためには、SET3 を ABP に接続します。SET3 を無接続のままにすることや GND に短絡することは避けてください。	Analog Input
C3	5	C3	6	DONE	オープン・ドレインのシーケンス処理完了出力。 電源オン・シーケンス処理が完了すると、DONE が低インピーダンスから高インピーダンスに変化します。電源オフ・シーケンス処理中は、このピンは SET1 の電圧がスレッシュホールド未満に下がるまで高インピーダンスの状態を保ちます。 フォルトが発生すると、このピンはローにアサートされます。	Digital Output

ピン番号				名称	説明	タイプ
ADM6840S WLP	ADM6840S 24 ピン TQFN	ADM6840E WLP	ADM6840E 28 ピン TQFN			
C4	11	C4	13	OUT6	オープン・ドレイン出力 6。 電源オン・シーケンス処理中は、SET5 ピンの電圧がスレッシュホールド（立上がり）を超えると、シーケンス遅延 t_{DLY} の経過後に OUT6 が低インピーダンスから高インピーダンスに変化します。電源オフ・シーケンス処理中は、OFF（ADM6840S）／SET7（ADM6840E）の電圧が 0.5V 未満に下がると、シーケンス遅延 t_{DLY} の経過後に OUT6 が高インピーダンスから低インピーダンスに切り替わります。OUT6 には、外付けプルアップ抵抗が必要です。	Digital Output
C5	10	C5	12	OUT5	オープン・ドレイン出力 5。 電源オン・シーケンス処理中は、SET4 ピンの電圧がスレッシュホールド電圧（立上がり）を超えると、シーケンス遅延 t_{DLY} の経過後に OUT5 が低インピーダンスから高インピーダンスに変化します。電源オフ・シーケンス処理中は、SET6 ピンの電圧が 0.5V 未満に下がると、シーケンス遅延 t_{DLY} の経過後に OUT5 が高インピーダンスから低インピーダンスに切り替わります。OUT5 には、外付けプルアップ抵抗が必要です。	Digital Output
D1	20	D1	24	SET5	監視スレッシュホールド 5 設定入力。外付けの抵抗分圧器でスレッシュホールドを設定して電圧を監視します。SET5 のスレッシュホールドは 0.5V です。チャンネル 5 をディスエーブルするためには、SET5 を ABP に接続します。SET5 を無接続のままにすることや GND に短絡することは避けてください。	Analog Input
D2	19	D2	22	SET6	監視スレッシュホールド 6 設定入力。 外付けの抵抗分圧器でスレッシュホールドを設定して電圧を監視します。SET6 のスレッシュホールドは 0.5V です。チャンネル 6 をディスエーブルするためには、SET6 を ABP に接続します。SET6 を無接続のままにすることや GND に短絡することは避けてください。	Analog Input

ピン番号				名称	説明	タイプ
ADM6840S WLP	ADM6840S 24 ピン TQFN	ADM6840E WLP	ADM6840E 28 ピン TQFN			
D3	16	D3	19	ON	非反転コンパレータ入力。このピンの電圧が 0.5V を超えて上昇すると、電源オン・シーケンス処理が開始します。	Digital Input
—	—	D4	15	OUT8	オープン・ドレイン出力 8。 電源オン・シーケンス処理中は、SET7 ピンの電圧がスレッショルド電圧（立上がり）を超えると、シーケンス遅延 t_{DLY} の経過後に OUT8 が低インピーダンスから高インピーダンスに変化します。電源オフ・シーケンス処理中は、OFF の電圧が 0.5V 未満に下がると、シーケンス遅延 t_{DLY} の経過後に OUT8 が高インピーダンスから低インピーダンスに切り替わります。OUT8 には、外付けプルアップ抵抗が必要です。	Digital Output
—	—	D5	14	OUT7	オープン・ドレイン出力 7。 電源オン・シーケンス処理中は、SET6 ピンの電圧がスレッショルド電圧（立上がり）を超えると、シーケンス遅延 t_{DLY} の経過後に OUT7 が低インピーダンスから高インピーダンスに変化します。電源オフ・シーケンス処理中は、SET8 ピンの電圧が 0.5V 未満に下がると、シーケンス遅延 t_{DLY} の経過後に OUT7 が高インピーダンスから低インピーダンスに変化します。OUT7 には、外付けプルアップ抵抗が必要です。	Digital Output
—	—	E1	21	SET7	監視スレッショルド 7 設定入力。外付けの抵抗分圧器でスレッショルドを設定して電圧を監視します。SET7 のスレッショルドは 0.5V です。チャンネル 7 をディスエーブルするためには、SET7 を ABP に接続します。 SET7 を無接続のままにすることや GND に短絡することは避けてください。	Analog Input

ピン番号				名称	説明	タイプ
ADM6840S WLP	ADM6840S 24 ピン TQFN	ADM6840E WLP	ADM6840E 28 ピン TQFN			
—	—	E2	20	SET8	監視スレッシュホールド 8 設定入力。外付けの抵抗分圧器でスレッシュホールドを設定して電圧を監視します。SET8 のスレッシュホールドは 0.5V です。チャンネル 8 をディスエーブルするためには、SET8 を ABP に接続します。SET8 を無接続のままにすることや GND に短絡することは避けてください。	Analog Input
E3	15	E3	18	$\overline{\text{OFF}}$	非反転コンパレータ入力。このピンの電圧が 0.5V より低くなると、電源オフ・シーケンス処理が開始します。このピンを無接続のままにすることやオープンのままにすることは避けてください。	Digital Input
E4	14	E4	17	DLY	調整可能なシーケンス遅延時間入力。DLY と GND の間にコンデンサを接続して、各 OUT の間のシーケンス遅延を設定します。DLY を無接続のままにすると遅延は 58 μ s（代表値）になります。	Analog Input
E5	13	E5	16	GND	グラウンド。	Ground
D4, D5, E1, E2	12, 17, 18	—	5, 7, 23	N.C.	接続なし。 N.C.ピンは、無接続またはオープンのままにします。いかなる電位（グラウンドや電源）にも接続しないでください。	—
—	—	—	—	EP	露出パッド。 放熱を向上するため GND プレーンに接続します。EP のみをグラウンド接続として使用することは避けてください。	—

代表的な性能特性

特に指定のない限り、 $V_{DD} = 5V$ 、 $V_{ON} = V_{OFF} = V_{ABP}$ 、全 $OUT_{-} = HIGH$ 、 $T_A = 25^{\circ}C$ 。




図 6. 電源電流と電源電圧の関係




図 7. V_{DD} の電源電流と温度の関係




図 8. 電源電流と ON 電圧の関係




図 9. ABP の電圧と V_{DD} 電源電圧の関係




図 10. シーケンス遅延と C_{DLY} の関係




図 11. 正規化された C_{DLY} 時間と温度の関係




図 12. 正規化された POK タイムアウト時間と温度の関係




図 13. OUT_電圧ローとシンク電流の関係




図 14. FAULT電圧ローとシンク電流の関係




図 15. POK 電圧ローとシンク電流の関係




図 16. 正規化された UVLO スレッシュホルドと温度の関係




図 17. 正規化された SET_モニタリングと温度の関係




図 18. 正規化された SET_シーケンス $\overline{\text{OFF}}$ と温度の関係




図 19. 電源オン・シーケンス ($C_{\text{DLY}} = \text{OPEN}$)




図 20. 電源オフ・シーケンス ($C_{\text{DLY}} = \text{OPEN}$)




図 21. $\overline{\text{OFF}}$ から POK までの遅延




図 22. UVLO から $\overline{\text{FAULT}}$ までの遅延




図 23. $\overline{\text{FAULT}}$ から OUT8 までの遅延




図 24. ON の立上がり時のデジチチェーン接続した 2 つのデバイス ($C_{DLY} = OPEN$)




図 25. $\overline{OFF}$ の立下がり時のデジチチェーン接続した 2 つのデバイス ($C_{DLY} = OPEN$)

動作原理

ADM6840 は、シーケンサがオンになると（ON ピンの立上がりエッジで）、6 個または 8 個の電源をイネーブルし、シーケンサがオフになると（OFF ピンの立下がりエッジで）逆順で電源をディスエーブルします。各電源がオンになると、ADM6840 はそれを監視します。

シーケンサが電源オン・シーケンス処理を開始すると、ADM6840 はコンデンサで調整可能な遅延時間（ t_{DLY} ）経過後に最初の出力（OUT1）をイネーブルします。OUT1 をイネーブルした後、ADM6840 は、電圧検出入力（SET1）へのフィードバックによってそのイネーブルした電源電圧を監視します。SET1 の電圧が、工場出荷時に調整可能なパワーグッド・タイムアウト時間（ t_{PGT} ）のうちに電源オン・スレッショルド電圧（ $V_{SEQON_TH} = V_{MON_TH} + V_{MON_TH_HYS}$ ）に達すると、シーケンサは遅延時間（ t_{DLY} ）だけ待機してから 2 番目の出力（OUT2）をイネーブルします。最後の出力チャンネルをイネーブルし、最後の検出入力チャンネルがスレッショルドに達するまで、この電源オン・シーケンスが繰り返されます。この時点で、すべての SET スレッショルドは、0.8%の精度の SET モニタ・スレッショルド（ V_{MON_TH} ）に切り替わり、電源オン・シーケンス処理が完了します。電源オン・シーケンス処理中、DONE 出力がハイにアサートされ、リセット・タイムアウト時間（ t_{RP} ）経過後にパワーOK（POK）出力がハイにアサートされます。それによって、システムのマイクロコントローラ（ μC ）がリセットされて動作できるようになります。

ADM6840 は、各チャンネルがイネーブルされた後、シーケンス処理されて SET にフィードバックされたそれぞれの電圧を監視します。いずれかの電圧が V_{MON_TH} 未満に低下すると、POK 出力がローにアサートされ、すべての出力が同時にディスエーブルされて全シーケンス電源が停止します。デバイスはフォルト状態になって、ステート・マシンの初期化フェーズに戻り、再度電源オン・シーケンス処理コマンドが入るのを待ちます。

シーケンサが電源オフ・シーケンスを開始すると、10 μs の遅延の後、POK がローにアサートされ、ADM6840 は遅延時間（ t_{DLY} ）だけ待機してから最後の出力チャンネルをディスエーブルします。最後の検出入力チャンネル電圧がその OFF スレッショルド（ V_{SEQOFF_TH} ）未満に低下すると、ADM6840 は遅延時間（ t_{DLY} ）だけ待機し、その後次の出力をディスエーブルします。この電源オフ・シーケンス処理を、最初の出力チャンネルがディスエーブルされるまで繰り返します。SET1 が V_{SEQOFF_TH} に達すると、DONE 出力がローにアサートされます。

ADM6840 をカスケード接続すると、システム中でより多数の電源を制御できます。[アプリケーション情報の](#)セクションの[デジジェーション接続機能](#)を参照してください。

FAULT 入出力

FAULT は双方向です。これはアクティブ・ローの入力であり、アクティブ・ローのオープン・ドレイン出力でもあります。入力フォルトが検出されると、このピンはローにアサートされます。外部信号がこのピンをローにプルダウンすると、すべての出力が停止し、ADM6840 がフォルト状態に設定されます。FAULT をアサートする条件の全リストについては、[状態遷移図](#)を参照してください。UVLO の低電圧検出を除く何らかのフォルト条件が発生している間に、パルス幅 80 μs （代表値）のワンショット・パルスがアサートされます。マルチチップ・ソリューションでは、全 FAULT 入出力を接続できます。フォルト状態では、全デバイスの全出力が同時にオフになります。




図 26. 外部フォルト応答




図 27. 電源オン・シーケンス ($\overline{\text{OFF}}$ がハイからローに遷移) での内部フォルト応答




図 28. 電源オフ・シーケンス（ON がローからハイに遷移）での内部フォルト応答





図 29. SET フォルト応答



NOTE: $V_{SEQON_TH} = V_{MON_TH} + V_{MON_TH_HYS}$
 $V_{SEQOFF_TH} = V_{MON_TH}$ OR $67\%V_{MON_TH}$ OR $33\%V_{MON_TH}$ OR $10\%V_{MON_TH}$
 FIXED VALUE OF $t_{DISCHARGE}$ IS $51\mu s$.
 NOT NECESSARY TO WAIT FOR t_{PGT} TO EXPIRE BEFORE MOVING TO THE NEXT STEP.
 PGT EXPIRES BEFORE $V_{SET3} > V_{SEQON_TH}$, THUS, FAULT OUT ASSERTED.

図 30. パワーグッド・タイムアウト期間中の OUT およびフォルトの応答

チャンネルのスキップまたはディスエーブル

必要とするチャンネル数が 8 より少ない場合には、SET_n ピンを ABP ピンに接続することによってチャンネルをスキップします。この場合のシーケンス処理は 8 チャンネルのシーケンス処理と同様で、単に ADM6840 のチャンネル数が少ないものとして扱います。例えば、SET8 が ABP に接続されていれば、チャンネル 8 の全ロジックがステート・マシンから削除され、このチャンネルについての遅延、タイマー、低電圧検出、フォルトがトリガされることがなくなります。全チャンネルがスキップされた場合は、初期化直後に DONE と POK をアサートします。

チャンネルのスキップは、フォルト状態後の初期化フェーズ中に判定されます。ADM6840 は初期化フェーズ中に各々の SET_n 電圧を確認します。SET_n の電圧が 0.5V を超えていれば、対応するチャンネルがスキップされます。そのため、フォルト状態後には SET_n の電圧が 0.5V を下回るようにすることが重要です。電源への負荷が適切でない場合、そのチャンネルの SET_n 電圧の放電に時間を要する可能性があります。こうした状況は、スレッショルド電圧レベルが低い場合や、電源の負荷電流が小さい場合に、特に問題になります。

ON 入力およびOFF入力

ON 入力とOFF入力は 0.5V をスレッショルドとしてエッジでトリガする入力であり、電源シーケンス処理の起動に使用します。フォルト状態が存在していなければ、ON 入力の立上がりエッジで電源オン・シーケンス処理が開始し、OFF入力の立下がりエッジでは逆順で電源オフ・シーケンス処理が開始します。

電源オン・シーケンス中、OFFピンで立下がりエッジが検出されるとFAULTがアサートされ、シーケンスが停止すると同時にすべての出力がオフになります（図 27 を参照）。フォルト状態にならないようにするために、電源オン・シーケンスの完了後または通常動作中には、ON ピンで立上がりエッジが検出されてはいけません。

電源オフ・シーケンス中、ON ピンで立上がりエッジが検出されるとFAULTがアサートされ、シーケンスが停止すると同時にすべての出力がオフになります（図 28 を参照）。

ON 入力とOFF入力は通常は相互に接続して使用し、デジチェーンなどの特殊な場合には別々に使用します。アプリケーション情報のセクションのデジチェーン接続機能を参照してください。

DONE 出力

電源オン・シーケンス中、シーケンスの最後のチャンネルがアサートされると、DONE 出力がハイにアサートされます。スキップまたはディスエーブルされたチャンネルは、このシーケンスでは無視されています。例えば、OUT8がスキップされると、OUT7がアサートされた後に DONE 出力がハイにアサートされます。

電源オフ・シーケンス中、最初のチャンネルがスレッシュホールド電圧 (V_{SEQOFF_TH}) 未満になると、DONE 出力はローにアサートされます。

パワーOK (POK) 出力

POK リセット・タイムアウト時間 (t_{RP}) には次のオプションがあります：20 μ s、1ms、5ms、10ms、20ms、30ms、50ms、100ms、200ms、300ms、500ms、1000ms、2000ms。

全チャンネルが電源オン・スレッシュホールド電圧 (V_{SEQON_TH}) に達すると、POK はハイにアサートされます。チャンネルがモニタリング・スレッシュホールド (V_{MON_TH}) 未満に低下すると、POK がローにアサートされ $\overline{FAULT}$ をトリガします。

$\overline{OFF}$ 入力に立下がりエッジがあると、POK は約 10 μ s の遅延の後、ローにアサートされます。

パワーグッド・タイマー (PGT)

PGT を用いると、出荷時に調整されたパワーグッド・タイムアウト時間 (t_{PGT}) 以内に SET_ で電源オン・スレッシュホールド電圧 (V_{SEQON_TH}) に達するかどうかを調べて、電源の機能をチェックできます。

PGT の時間が経過する前に SET_ の電圧が 0.5V に達すると、内部のステート・マシンは PGT を停止します。ADM6840 は t_{PGT} の終了を待たずに、次のステップに移行できます。イネーブルした電圧のいずれかが t_{PGT} の間に SET_ ピンのスレッシュホールドに達しない場合、 $\overline{FAULT}$ 出力がアサートされます。PGT は電源オン・シーケンス処理にのみ有効であり、電源オフ・シーケンス処理では使用されません (図 30 参照)。

PGT (t_{PGT}) には次のオプションがあります：20 μ s、10ms、50ms、100ms、500ms、PGT なし。

PGT なしの場合、電源オン・シーケンスの間、電源出力がそのスレッシュホールドに到達するための時間制限はありません。デバイスは、SET_ ピンがスレッシュホールドを上回るまで待機してから、対応する OUT_ をアサートします。POK リセット・タイムアウトは PGT タイマーを再利用します。

状態遷移図




図 31. 状態遷移図

アプリケーション情報

SET_フィードバック・ループ抵抗の選択

ADM6840 は 8 個の SET_入力を備えており、各 SET_入力モニタリング・スレッショルド電圧 (V_{MON_TH}) は、0.5V (代表値) です。電圧 V1 をモニタするには、図 32 に示すように、抵抗分圧ネットワークを回路に接続します。モニタされるスレッショルド電圧を計算するには、次式を用います。

$$V1 = V_{MON_TH} \times \left(1 + \frac{R1}{R2}\right)$$




図 32. SET_ピンのフィードバック・ループ抵抗

外部抵抗を選択する場合は、精度と消費電力のバランスを図ってください。電圧モニタには、リーク電流が $\pm 100\text{nA}$ の高インピーダンス入力があります。このリーク電流はスレッショルド電圧の全体的な誤差に寄与し、この誤差はスレッショルドを設定するために用いる抵抗値に比例します。小型で値の大きな抵抗は、誤差は小さくなりますが、消費電力が増加します。次式を用いると、許容可能な誤差に応じた抵抗値を見積もることができます。

$$R1 = \frac{eA \times V1}{I_{SET}}$$

ここで、 eA は、入力リーク電流に起因する、許容可能な最大絶対抵抗分圧器誤差 ($\pm 1\%$ の場合 0.01 を使用)、 $V1$ は、モニタされる電源のパワーグッド・スレッショルド、 I_{SET} は、最も厳しい条件の SET_入力リーク電流 (表 1 参照) です。R2 は次式で計算します。

$$R2 = \frac{V_{MON_TH} \times R1}{V1 - V_{MON_TH}}$$

抵抗分圧器に起因する誤差に加え、 eA 誤差が追加されます。

電源オフ・スレッショルドが適用される場合は、POK がローにアサートされた後、逆電源シーケンスが開始され、コンパレータのリファレンス電圧が V_{SEQOFF_TH} に変化します。

V_{SEQOFF_TH} には次のオプションがあります： V_{MON_TH} 、 $67\%V_{MON_TH}$ 、 $33\%V_{MON_TH}$ 、 $10\%V_{MON_TH}$ 。

シーケンスの遅延時間

電源オン・シーケンスが開始する場合、シーケンス遅延時間入力 (DLY) には $4\mu\text{A}$ の内蔵電流源と直列に内部スイッチがあり、DLY ピンの C_{DLY} に接続されています。電圧が 0.5V のスレッショルドに達するまでこの電流が直線的に C_{DLY} を充電し、次のチャンネルのイネーブルを続行する信号を発します。DLY と GND の間にコンデンサ (C_{DLY}) を接続して、シーケンスする各チャンネル間に発生するシーケンス遅延時間 (t_{DLY}) を調整します。次式を用いて遅延時間を見積もります。

$$t_{DLY} = 125\text{k}\Omega \times C_{DLY}$$

ここで、 t_{DLY} の単位は秒、 C_{DLY} の単位はファラッドです。DLY を無接続のままにすると遅延は最短で $58\mu\text{s}$ (代表値) になります。図 33 に示すように、各 t_{DLY} の後、DLY コンデンサは $51\mu\text{s}$ (代表値、 $t_{DISCHARGE}$) の間に (内蔵の 4Ω で) 放電します。 t_{DLY} の精度は C_{DLY} コンデンサのリーク電流および許容誤差の影響を受けます。低リークのセラミック・コンデンサの使用を推奨します。

$51\mu\text{s}$ の放電時間の場合、与えられた式を用いてシーケンス遅延を最大 500ms に正確に見積もるには、外部コンデンサを最大で $4\mu\text{F}$ に制限する必要があります。この容量を超えると、図 10 に示すように、計算した遅延時間との差が生じます。そのため、別の $t_{DISCHARGE}$ オプションを考慮することが必要となる可能性があります。なお、この推奨事項は、8 電源を監視なくシーケンス処理のユース・ケースにのみ適用される点に注意してください。




図 33. シーケンスの遅延タイミングと放電時間

プルアップ抵抗の値

オープン・ドレイン出力のプルアップ抵抗の値には厳密な正確さは必要ありませんが、デバイスが電流を引き込んでいるときのロジック・レベルを正しく保つには考慮が必要です。例えば、 $V_{DD} = 3.3\text{V}$ でプルアップ電圧が 5V であれば、表 1 に示すようにシンク電流を 3.2mA 未満に保持します。これにより、プルアップ抵抗は $1.6\text{k}\Omega$ よりも大きくする必要があります。プルアップが 12V であれば、抵抗値は $3.74\text{k}\Omega$ よりも大きくします。

ADM6840 のデジチェーン接続

複数の ADM6840 デバイスをデジチェーン接続することによって、多数の電圧のシーケンス処理と監視が可能です。監視されている入力のいずれかでフォルトが発生すると、 $\overline{\text{FAULT}}$ がローになり高速パワーダウンをトリガします。ADM6840 の $\overline{\text{FAULT}}$ ピンはすべてまとめて接続し、フォルト時には全電源がオフになるようにします。2つのデバイスをデジチェーン接続した例を図 39 に示します。

レイアウトとバイパス処理

ノイズ耐性を改善するため、 $0.1\mu\text{F}$ のコンデンサをできるだけデバイスの近くに配置して、 V_{DD} を GND にバイパスします。 $0.1\mu\text{F}$ のコンデンサをできるだけデバイスの近くに配置して、ABP を GND にバイパスします。SET 入力の浮遊容量はできるだけ小さくします。分圧器抵抗の配置はできるだけ ADM6840 に近づけます。露出パッド (EP) は放熱を改善するためグラウンド・プレーンに接続します。EP のみをグラウンド接続として使用することは避けてください。

オーダー・ガイド

MODEL	TEMPERATURE RANGE	PACKAGE DESCRIPTION	PACKAGE OPTION
ADM6840EAWABFH+T	-40°C to +125°C	25-BUMP WLP (2.46mm x 2.46mm)	W252Y2+1

+ 鉛 (Pb) フリー／RoHS 適合のパッケージであることを示します。
T = テープのリール巻き

選択ガイド

ADM6840 には、様々なバリエーションやデバイス・オプションがありますが、必ずしもすべてのオプションが市販されているわけではありません。販売されているバリエーションは標準モデルと呼ばれ、[オーダー・ガイド](#)に記載されています。標準モデルの最新リストについては、製品ページのサンプルと購入の項目を参照してください。標準モデル以外についてはアナログ・デバイセズの代理店にお問い合わせください。また、サンプルや製品ユニットのリード・タイムは長期になる可能性がある点をご承知おください。




図 34. 選択ガイド

ユース・ケース

8 電源をシーケンス処理および監視




図 35. 8 電源をシーケンス処理および監視する回路

8 電源を監視なくシーケンス処理




図 36. 8 電源を監視なくシーケンス処理する回路

8 電源をシーケンス処理および監視するためのパワーグッド／パワーOK 出力




図 37. 8 電源をシーケンス処理および監視するためのパワーグッド出力回路

チャンネルをディスエーブル／スキップして電源をシーケンス処理および監視




図 38. チャンネルをディスエーブル／スキップして電源をシーケンス処理および監視する回路

デジチェーン接続機能




図 39. 複数の ADM6840 回路を使用するデジチェーン接続

ここに含まれるすべての情報は、現状のまま提供されるものであり、アナログ・デバイセズはそれに関するいかなる種類の保証または表明も行いません。アナログ・デバイセズは、その情報の利用に関して、また利用によって生じる第三者の特許またはその他の権利の侵害に関して、一切の責任を負いません。仕様は予告なく変更されることがあります。明示か黙示かを問わず、アナログ・デバイセズ製品またはサービスが使用される組み合わせ、機械、またはプロセスに関するアナログ・デバイセズの特許権、著作権、マスクワーク権、またはその他のアナログ・デバイセズの知的財産権に基づくライセンスは付与されません。商標および登録商標は、各社の所有に属します。ここに記載のすべてのアナログ・デバイセズ製品は、販売状況および在庫状況に依存します。