

## 0.62Ω R<sub>ON</sub>、±20V、+36V、4:1 マルチプレクサ

### 特長

- ▶ 低いオン抵抗 (R<sub>ON</sub>) : 0.62Ω
- ▶ 大きな連続電流 : 最大 847mA
- ▶ 信号範囲全体にわたってフラットな R<sub>ON</sub> : 0.003Ω
- ▶ THD : 1kHz で -100dB
- ▶ 1.8V、3.3V、5V のロジックに対応
- ▶ 16 ピン、4mm × 4mm LFCSP
  - ▶ ADG5404 および ADG5404F とピン互換
- ▶ ±20V と +36V で全てを仕様規定
- ▶ 非対称電源で動作可能
- ▶ アナログ信号範囲 : V<sub>SS</sub> ~ V<sub>DD</sub> - 2V

### 機能ブロック図




図 1. 機能ブロック図

### アプリケーション

- ▶ ATE (自動試験装置)
- ▶ データ・アクイジョン
- ▶ 計測器
- ▶ アビオニクス (航空電子機器)
- ▶ オーディオ/ビデオでのスイッチング
- ▶ 通信システム
- ▶ リレー部品の置き換え

### 概要

ADG6404 は 4:1 のアナログ・マルチプレクサです。ADG6404 は、3 ビットのバイナリ・アドレス・ライン (A0、A1、EN) による決定に従い、4 個の入力のうちの 1 つを共通の出力 (D) にスイッチします。マルチプレクサ・アプリケーションで使用する場合、スイッチはブレーク・ビフォア・メークのスイッチング動作を行います。

各チャンネルをオンにすると、双方向に均等に導通します。また、各スイッチの入力信号範囲は V<sub>SS</sub> ~ V<sub>DD</sub> - 2V となります。スイッチがディスエーブルのとき、電源電圧までの信号レベルがブロックされます。

デジタル入力は 5V、3.3V、1.8V のロジック入力に対応可能で、個別のデジタル・ロジック電源ピンは不要です。

オン抵抗のプロファイルは、アナログ入力範囲全体にわたって極めて平坦であるため、オーディオ信号をスイッチングする場合に優れた直線性と低歪みを実現します。

### 製品のハイライト

1. 低いオン抵抗 (R<sub>ON</sub>) : 0.62Ω
2. 大きな連続電流容量 (表 4 を参照)。
3. 両電源動作。アナログ信号がバイポーラのアプリケーションでは、ADG6404 は最大 ±22V の両電源で動作できます。
4. 単電源動作。アナログ信号がユニポーラのアプリケーションでは、ADG6404 は最大 40V の単電源で動作できます。
5. 1.8V ロジック対応のデジタル入力 : V<sub>INH</sub> = 1.3V、V<sub>INL</sub> = 0.8V
6. V<sub>L</sub> ロジック電源は不要。

### Rev. A

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものではありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

## 目次

特長	1	代表的な性能特性	10
アプリケーション	1	テスト回路	14
概要	1	動作原理	16
機能ブロック図	1	スイッチ・アーキテクチャ	16
製品のハイライト	1	1.8V ロジックとの互換性	16
仕様	3	用語の定義	17
動作電源電圧	3	アプリケーション情報	18
±20V 両電源	3	チャンネル間のオン抵抗マッチング	18
36V 単電源	4	高電圧、高周波の信号のトラッキング	18
チャンネルごとの連続電流 (Sx または Dx)	7	電源の推奨事項	18
絶対最大定格	8	超低 THD を達成するデジタル・オーディオ・チャンネル	18
熱抵抗	8	外形寸法	19
静電放電 (ESD) 定格	8	オーダー・ガイド	19
ESD に関する注意	8	評価用ボード	19
ピン配置およびピン機能の説明	9		

## 改訂履歴

6/2025—Rev. 0 to Rev. A

Added On Resistance Matching Across Channels Section and Figure 39; Renumbered Sequentially ..... 18

4/2025—Revision 0: Initial Version

## 仕様

## 動作電源電圧

表 1. 動作電源電圧

Supply Voltage	Min	Max	Unit
Dual Supply	±4.5	±22	V
Single Supply	+5	+40	V

## ±20V 両電源

特に指定がない限り、 $V_{DD} = +20V \pm 10\%$ 、 $V_{SS} = -20V \pm 10\%$ 、GND = 0V。

表 2. ±20V 両電源での仕様

Parameter	+25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range					$V_{DD} = +18V, V_{SS} = -18V$
On Resistance, $R_{ON}$	0.62			Ω typ	Source voltage ( $V_S$ ) = -18V to +14.5V, source current ( $I_S$ ) = -100mA, see <a href="#">Figure 28</a>
	0.7	0.87	1.02	Ω max	$V_S = -18V$ to +15.5V, $I_S = -100mA$
	0.65			Ω typ	
	0.75	0.92	1.07	Ω max	$V_S = -18V$ to +15.5V, $I_S = -100mA$
On-Resistance Match Between Channels, $\Delta R_{ON}$	0.12			Ω typ	$V_S = -18V$ to +15.5V, $I_S = -100mA$
	0.26	0.29	0.31	Ω max	
On-Resistance Flatness, $R_{FLAT(ON)}$	0.003			Ω typ	$V_S = -18V$ to +14.5V, $I_S = -100mA$
	0.035	0.035	0.035	Ω max	
	0.04			Ω typ	$V_S = -18V$ to +15.5V, $I_S = -100mA$
	0.08	0.1	0.1	Ω max	
LEAKAGE CURRENTS					
Source Off Leakage, $I_S$ (Off)	±5			nA typ	$V_{DD} = +22V, V_{SS} = -22V$
					$V_S = +15V/-15V$ , drain current ( $V_D$ ) = -15V/+15V, see <a href="#">Figure 31</a>
Drain Off Leakage, $I_D$ (Off)	±12.5	+90/-14	+430/-14	nA max	
	±20			nA typ	$V_S = +15V/-15V, V_D = -15V/+15V$ , see <a href="#">Figure 31</a>
Channel On Leakage, $I_D$ (On), $I_S$ (On)	±50	+360/-28	+1720/-28	nA max	
	±15			nA typ	$V_S = V_D = \pm 15V$ , see <a href="#">Figure 27</a>
	±38.8	+275/-17	+1340/-17	nA max	
DIGITAL INPUTS					
Input High Voltage, $V_{INH}$			1.3	V min	
Input Low Voltage, $V_{INL}$			0.8	V max	
Input Current, $I_{INL}$ or $I_{INH}$	0.01			μA typ	Input voltage ( $V_{IN}$ ) = GND voltage ( $V_{GND}$ ) or 5V
Digital Input Capacitance, $C_{IN}$	4.6		±0.15	μA max	
				pF typ	
DYNAMIC CHARACTERISTICS					
Transition Time, $t_{TRANSITION}$	349			ns typ	Load resistance ( $R_L$ ) = 300Ω, load capacitance ( $C_L$ ) = 35pF
					$V_S = 10V$ , see <a href="#">Figure 37</a>
On Time, $t_{ON}$	413	455	498	ns max	
	340			ns typ	Load resistance ( $R_L$ ) = 300Ω, load capacitance ( $C_L$ ) = 35pF
	398	440	484	ns max	$V_S = 10V$ , see <a href="#">Figure 36</a>
Off Time, $t_{OFF}$	220			ns typ	$R_L = 300Ω, C_L = 35pF$
	260	262	262	ns max	$V_S = 10V$ , see <a href="#">Figure 36</a>

## 仕様

表 2. ±20V 両電源での仕様（続き）

Parameter	+25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
Break-Before-Make Time Delay, $t_D$	247 198	234	270	ns typ ns min	Load resistance ( $R_L$ ) = 300Ω, load capacitance ( $C_L$ ) = 35pF $V_S$ = 10V, see Figure 35
Charge Injection, $Q_{INJ}$	-2.15			nC typ	$V_S$ = 0V, $R_S$ = 0Ω, $C_L$ = 1nF, see Figure 38
Off Isolation	-78			dB typ	$R_L$ = 50Ω, $C_L$ = 5pF, frequency = 100kHz, see Figure 30
Channel-to-Channel Crosstalk	-84			dB typ	$R_L$ = 50Ω, $C_L$ = 5pF, frequency = 100kHz, see Figure 29
Total Harmonic Distortion + Noise, THD + N	0.02			% typ	$R_L$ = 1kΩ, 20V p-p, frequency = 20Hz to 20kHz, see Figure 33
Total Harmonic Distortion, THD	-100 -74 -60			dB typ dB typ dB typ	$R_L$ = 1kΩ, 20V p-p, frequency = 1kHz $R_L$ = 1kΩ, 20V p-p, frequency = 20kHz $R_L$ = 1kΩ, 20V p-p, frequency = 100kHz
-3dB Bandwidth	38			MHz typ	$R_L$ = 50Ω, $C_L$ = 5pF, signal = 0dBm, see Figure 34
Insertion Loss	-0.11			dB typ	$R_L$ = 50Ω, $C_L$ = 5pF, frequency = 1MHz see Figure 34
Source Off Capacitance, $C_S$ (Off)	69			pF typ	$V_S$ = 0V, frequency = 1MHz
Drain Off Capacitance, $C_D$ (Off)	278			pF typ	$V_S$ = 0V, frequency = 1MHz
Drain On Capacitance, $C_D$ (On), Source On Capacitance, $C_S$ (On)	235			pF typ	$V_S$ = 0V, frequency = 1MHz
Match On Capacitance, $C_{MATCH}$ (On)	0.62			pF typ	$V_S$ = 0V, frequency = 1MHz
POWER REQUIREMENTS					
Power Supply Current, $I_{DD}$	170 260 225 330		260 330	μA typ μA max μA typ μA max	$V_{DD}$ = +22V, $V_{SS}$ = -22V Digital inputs = 0V or 5V Digital inputs = 1.3V Digital inputs = 0V or 5V
Negative Supply Current, $I_{SS}$	85 140		140	μA typ μA max	Digital inputs = 0V or 5V

## 36V 単電源

特に指定がない限り、 $V_{DD}$  = 36V ± 10%、 $V_{SS}$  = 0V、GND = 0V。

表 3. 36V 単電源での仕様

Parameter	+25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range				V	$V_{DD}$ = 32.4V, $V_{SS}$ = 0V
On Resistance, $R_{ON}$	0.62		0 V to $V_{DD}$ - 2 V	Ω typ	Source voltage ( $V_S$ ) = 0V to 28.9V, source current ( $I_S$ ) = -100mA, see Figure 28
	0.7 0.65 0.75 0.12	0.87 0.92 1.02 0.29	1.02 1.07 1.07 0.31	Ω max Ω typ Ω max Ω typ	$V_S$ = 0V to 29.9V, $I_S$ = -100mA $V_S$ = 0V to 29.9V, $I_S$ = -100mA $V_S$ = 0V to 29.9V, $I_S$ = -100mA
On-Resistance Match Between Channels, $\Delta R_{ON}$	0.26		0.31	Ω max	$V_S$ = 0V to 28.9V, $I_S$ = -100mA
On-Resistance Flatness, $R_{FLAT(ON)}$	0.003 0.035 0.04	0.035	0.035	Ω typ Ω max Ω typ	$V_S$ = 0V to 28.9V, $I_S$ = -100mA $V_S$ = 0V to 29.9V, $I_S$ = -100mA

## 仕様

表 3. 36V 単電源での仕様（続き）

Parameter	+25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
LEAKAGE CURRENTS	0.08	0.1	0.1	Ω max	
Source Off Leakage, $I_S$ (Off)	±5			nA typ	$V_{DD} = 39.6V, V_{SS} = 0V$
Drain Off Leakage, $I_D$ (Off)	±12.5 ±20	+90/-14	+430/-14	nA max nA typ	$V_S = 1V/30V$ , drain voltage ( $V_D$ ) = 30V/1V, see <a href="#">Figure 31</a>
Channel On Leakage, $I_D$ (On), $I_S$ (On)	±50 ±15 ±38.8	+360/-28	+1720/-28	nA max nA typ nA max	$V_S = V_D = 1V/30V$ , see <a href="#">Figure 27</a>
DIGITAL INPUTS					
Input High Voltage, $V_{INH}$			1.3	V min	
Input Low Voltage, $V_{INL}$			0.8	V max	
Input Current, $I_{INL}$ or $I_{INH}$	0.01			μA typ	Input voltage ( $V_{IN}$ ) = GND voltage ( $V_{GND}$ ) or 5V
Digital Input Capacitance, $C_{IN}$	4.6		±0.15	μA max pF typ	
DYNAMIC CHARACTERISTICS					
Transition Time, $t_{TRANSITION}$	392			ns typ	Load resistance ( $R_L$ ) = 300Ω, load capacitance ( $C_L$ ) = 35pF
On Time, $t_{ON}$	463 215	482	490	ns max ns typ	$V_S = 18V$ , see <a href="#">Figure 37</a>
Off Time, $t_{OFF}$	251 410	283	308	ns max ns typ	Load resistance ( $R_L$ ) = 300Ω, load capacitance ( $C_L$ ) = 35pF
Break-Before-Make Time Delay, $t_D$	481 108	481	481	ns max ns typ	$V_S = 18V$ , see <a href="#">Figure 36</a>
Charge Injection, $Q_{INJ}$	87 -1.98	109	130	ns min nC typ	Load resistance ( $R_L$ ) = 300Ω, load capacitance ( $C_L$ ) = 35pF
Off Isolation	-64			dB typ	$V_S = 18V, R_S = 0Ω, C_L = 1nF$ , see <a href="#">Figure 38</a>
Channel-to-Channel Crosstalk	-70			dB typ	$R_L = 50Ω, C_L = 5pF$ , frequency = 100kHz, see <a href="#">Figure 30</a>
Total Harmonic Distortion + Noise, THD + N	0.018			% typ	$R_L = 50Ω, C_L = 5pF$ , frequency = 100kHz, see <a href="#">Figure 29</a>
Total Harmonic Distortion, THD	-101			dB typ	$R_L = 1kΩ, 18V$ p-p, frequency = 20Hz to 20kHz, see <a href="#">Figure 33</a>
-3dB Bandwidth	36			dB typ	$R_L = 1kΩ, 18V$ p-p, frequency = 1kHz
Insertion Loss	-0.12			dB typ	$R_L = 1kΩ, 18V$ p-p, frequency = 20kHz
Source Off Capacitance, $C_S$ (Off)	72			pF typ	$R_L = 1kΩ, 18V$ p-p, frequency = 100kHz
Drain Off Capacitance, $C_D$ (Off)	287			pF typ	$V_S = 18V$ , frequency = 1MHz
Drain On Capacitance, $C_D$ (On), Source On Capacitance, $C_S$ (On)	243			pF typ	$V_S = 18V$ , frequency = 1MHz

## 仕様

表 3. 36V 単電源での仕様（続き）

Parameter	+25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
Match On Capacitance, $C_{MATCH(On)}$	0.62			pF typ	$V_S = 18V$ , frequency = 1MHz
POWER REQUIREMENTS					
Power Supply Current, $I_{DD}$	170			$\mu A$ typ	$V_{DD} = 39.6V$
	260		260	$\mu A$ max	Digital inputs = 0V or 5V
	225			$\mu A$ typ	Digital inputs = 1.3V
	330		330	$\mu A$ max	
Negative Supply Current, $I_{SS}$	85			$\mu A$ typ	Digital inputs = 0V or 5V
	140		140	$\mu A$ max	

## 仕様

### チャンネルごとの連続電流 (Sx または Dx)

表 4. 1つのチャンネルをオン、チャンネルごとの仕様

Parameter	25°C	85°C	125°C	Unit	Test Conditions/Comments
CONTINUOUS CURRENT, Sx OR Dx $V_{DD} = +20V, V_{SS} = -20V$ LFCSP ( $\theta_{JA} = 44^{\circ}\text{C}/\text{W}$ )	847	325	123	mA maximum	$V_S = V_{SS}$ to $V_{DD} - 3.5V$
$V_{DD} = 36 V, V_{SS} = 0 V$ LFCSP ( $\theta_{JA} = 44^{\circ}\text{C}/\text{W}$ )	847	325	123	mA maximum	$V_S = V_{SS}$ to $V_{DD} - 3.5V$

## 絶対最大定格

特に指定のない限り、 $T_A = 25^\circ\text{C}$ 。

表 5. 絶対最大定格

Parameter	Rating
$V_{DD}$ to $V_{SS}$	46V
$V_{DD}$ to GND	-0.3V to +46V
$V_{SS}$ to GND	+0.3V to -46V
Analog Inputs <sup>1</sup>	$V_{SS} - 0.3V$ to $V_{DD} + 0.3V$ or 30mA, whichever occurs first
Digital Inputs <sup>1</sup>	GND - 0.3V to +6V or 30mA, whichever occurs first
Peak Current, Sx or Dx Pins <sup>2</sup>	2.6A (pulsed at 1ms, 10% duty cycle maximum)
Continuous Current, Sx or Dx <sup>2</sup>	Data <sup>3</sup> + 15%
Temperature	
Operating Range	-40°C to +125°C
Storage Range	-65°C to +150°C
Junction	150°C
Reflow Soldering Peak, Pb-Free	As per JEDEC J-STD-020

<sup>1</sup> INx、Sx および Dx ピンでの過電圧は、内部ダイオードによりクランプされます。電流は、規定された最大定格に制限してください。

<sup>2</sup> Sx は S1～S4 ピン、Dx は D1～D4 ピンを表します。

<sup>3</sup> 表 4 を参照。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

同時に複数の絶対最大定格を適用することはできません。

## 熱抵抗

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意を払う必要があります。

$\theta_{JA}$  は、1 立方フィートの密閉容器内で測定された、自然対流での周囲とジャンクションとの間の熱抵抗です。 $\theta_{JCB}$  は、ジャンクションとケース底面との間の値です。

表 6. 热抵抗

Package Type	$\theta_{JA}$	$\theta_{JCB}$	Unit
CP-16-17 <sup>1</sup>	44	17.4	°C/W

<sup>1</sup> 热抵抗のシミュレーション値は、サーマル・ビアのない JEDEC 2S2P サーマル・テスト・ボードに基づいています。JEDEC JESD-51 を参照してください。

## 静電放電 (ESD) 定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したものですが、対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル (HBM)。

ANSI/ESDA/JEDEC JS-002 準拠の電界誘起帶電デバイス・モデル (FICDM)。

## ADG6404 の ESD 定格

表 7. ADG6404、16 ピン LFCSP

ESD Model	Withstand Threshold (V)	Class
HBM	±4000	3A
FICDM	±1250	C3


## ESD に関する注意



ESD (静電放電) の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することができます。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

## ピン配置およびピン機能の説明



## NOTES

1. NIC = NOT INTERNALLY CONNECTED.
2. EXPOSED PAD. THE EXPOSED PAD IS CONNECTED INTERNALLY. FOR INCREASED RELIABILITY OF THE SOLDER JOINTS AND MAXIMUM THERMAL CAPABILITY, IT IS RECOMMENDED THAT THE PAD BE SOLDERED TO THE SUBSTRATE, V<sub>ss</sub>.

002

図 2. ピン配置

表 8. ピン機能の説明


ピン番号	記号	説明
1	V <sub>ss</sub>	負電源の電位。V <sub>ss</sub> ピンは、0.1μFのコンデンサでGNDとデカップリングします。
2, 5, 7, 8	NIC	内部接続なし。
3	S1	ソース端子1。このピンは、入力または出力に設定できます。
4	S2	ソース端子2。このピンは、入力または出力に設定できます。
6	D	ドレイン端子。このピンは、入力または出力に設定できます。
9	S4	ソース端子4。このピンは、入力または出力に設定できます。
10	S3	ソース端子3。このピンは、入力または出力に設定できます。
11	V <sub>dd</sub>	正電源の電位。V <sub>dd</sub> ピンは、0.1μFのコンデンサでGNDとデカップリングします。
12, 13	GND	グラウンド(0V)リファレンス電源。
14	A1	ロジック制御入力A1。
15	A0	ロジック制御入力A0。
16	EN	アクティブ・ハイのデジタル入力。このピンがローになると、デバイス動作は無効化され、全てのスイッチがオフになります。このピンがハイになると、Axロジック入力によってオンになるスイッチが決まります。
EP	Exposed Pad	露出パッドは内部接続されています。ハンダ接続の信頼性と熱性能を向上させるため、このパッドを基板のV <sub>ss</sub> にハンダ付けすることを推奨します。

表 9. ADG6404 の真理値表


EN	A1	A0	S1	S2	S3	S4
0	X <sup>1</sup>	X <sup>1</sup>	Off	Off	Off	Off
1	0	0	On	Off	Off	Off
1	0	1	Off	On	Off	Off
1	1	0	Off	Off	On	Off
1	1	1	Off	Off	Off	On

<sup>1</sup> X = ドント・ケア。


## 代表的な性能特性




003




006




004



007









005



008

## 代表的な性能特性

図 9. オフ・リーク電流と温度の関係、 $\pm 20V$  両電源図 12. リーク電流と  $V_S$  ( $V_D$ ) の関係、 $85^{\circ}C$ 、 $20V$  両電源図 10. オフ・リーク電流と温度の関係、 $+36V$  単電源図 13. リーク電流と  $V_S$  ( $V_D$ ) の関係、 $125^{\circ}C$ 、 $20V$  両電源図 11. リーク電流と  $V_S$  ( $V_D$ ) の関係、 $25^{\circ}C$ 、 $20V$  両電源図 14. リーク電流と  $V_S$  ( $V_D$ ) の関係、 $25^{\circ}C$ 、 $36V$  単電源

## 代表的な性能特性




図 15. リーク電流とVs(VD)の関係、85°C、36V 単電源




図 18. クロストークと周波数の関係、±20V 両電源




図 16. リーク電流とVs(VD)の関係、125°C、36V 単電源




図 19. AC PSRRと周波数の関係、±20V 両電源




図 17. オフ・アイソレーションと周波数の関係、±20V 両電源




図 20. 揿入損失と周波数の関係

## 代表的な性能特性







図 21. THD と周波数の関係、 $\pm 20V$  両電源図 22. THD + N と周波数の関係、 $\pm 20V$  両電源

図 24. 大 AC 信号電圧と周波数の関係

図 25. 容量と  $V_S$  の関係、 $\pm 20V$  両電源図 23. チャージ・インジェクションと  $V_S$  の関係図 26.  $t_{ON}$  および  $t_{OFF}$  の時間と温度の関係

## テスト回路




図 27. オン・リーク電流




図 31. オフ・リーク電流




図 28. オン抵抗




図 29. チャンネル間クロストーク





図 30. オフ・アイソレーション



NOTES:  
1. BOARD AND COMPONENT EFFECTS ARE NOT DE-EMBEDDED FROM THE AC PSRR MEASUREMENT.  
2. NC = NO CONNECT.

図 32. AC PSRR




図 33. THD + ノイズ








図 34. 帯域幅

## テスト回路



## 動作原理

### スイッチ・アーキテクチャ

ADG6404 は、N チャンネル拡散金属酸化膜半導体 (NDMOS) 4:1 マルチプレクサであり、優れた  $R_{ON}$  性能を示します。NDMOS のみを使用したアーキテクチャにより、信号のヘッドルームが削減され、信号の制限値は  $V_{DD} - 2V$  になります。低いオン抵抗、高いオン抵抗平坦性、低い全高調波歪を実現するために、信号は  $V_{DD} - 3.5V$  より低く保つことを推奨します。

ADG6404 を正常に動作させるには、 $V_{DD}$  と  $V_{SS}$  の各電源ピンに最小  $0.1\mu F$  のデカッピング・コンデンサが必要です。

ADG6404 は、 $V_{DD}$  が最大 16.5V の単電源システム、最大  $\pm 16.5V$  の両電源システム、および非対称電源に対応できます。

### 1.8V ロジックとの互換性

使いやすくするため、ADG6404 には  $V_L$  ロジック・リファレンス電圧がありません。デジタル入力は、全動作電源範囲で 1.8V のロジック・レベルに対応できます。1.8V ロジックのための制限値は、 $V_{INH} = 1.3V$ 、 $V_{INL} = 0.8V$  です。1.8V ロジック・レベルの入力により、ADG6404 は低い電源レールのプロセッサに対応でき、外部変換器を用いる必要はありません。

1.8V および 1.2V の JEDEC に完全準拠するには、[ADG1412L](#) のように製品番号に L が付いたアナログ・デバイセズ製品を参照してください。

## 用語の定義

### **I<sub>DD</sub>**

正の電源電流。

### **I<sub>SS</sub>**

負の電源電流。

### **V<sub>D</sub> および V<sub>S</sub>**

端子 D と端子 S それぞれのアナログ電圧。

### **V<sub>TRACK</sub>**

V<sub>S</sub> と V<sub>D</sub> の差。

### **R<sub>ON</sub>**

端子 D と端子 S の間の抵抗。

### **ΔR<sub>ON</sub>**

任意の 2 チャンネル間の R<sub>ON</sub> の差。

### **R<sub>FLAT(ON)</sub>**

仕様規定されたアナログ信号範囲における、オン抵抗の最大値と最小値の差として表現される抵抗値の平坦性。

### **I<sub>s</sub> (Off)**

スイッチ・オフ時のソース・リーケ電流。

### **I<sub>d</sub> (Off)**

スイッチ・オフ時のドレイン・リーケ電流。

### **I<sub>d</sub> (On) および I<sub>s</sub> (On)**

スイッチ・オン時のチャンネル・リーケ電流。

### **V<sub>INL</sub>**

ロジック 0 の最大入力電圧。

### **V<sub>INH</sub>**

ロジック 1 の最小入力電圧。

### **I<sub>INL</sub> および I<sub>INH</sub>**

ハイまたはローのときのデジタル入力電流。

### **C<sub>s</sub> (Off) および C<sub>d</sub> (Off)**

スイッチ・オフ時のソース容量およびドレイン容量、グラウンドを基準として測定。

### **C<sub>d</sub> (On) および C<sub>s</sub> (On)**

スイッチ・オン時のドレイン容量およびソース容量、グラウンドを基準として測定。

### **C<sub>IN</sub>**

デジタル入力容量。

### **t<sub>Transition</sub>**

あるアドレスから別のアドレスに切り替わるときの、デジタル入力が 50%変化してからスイッチ・オン状態の 90%に達するまでの遅延時間。

### **t<sub>ON</sub>**

デジタル制御入力が印加されてから出力がオンになるまでの遅延。

### **t<sub>OFF</sub>**

デジタル制御入力が印加されてから出力がオフになるまでの遅延。

### **t<sub>D</sub>**

あるアドレス状態から別のアドレス状態へ切り替わるとき、両方のスイッチの 80%ポイント間で測定されるオフ時間。

### **オフ・アイソレーション**

オフ・スイッチから混入する不要な信号の大きさ。

### **チャージ・インジェクション**

スイッチング中にデジタル入力からアナログ出力に伝達されるグリッヂ・インパルスの大きさ。

### **チャンネル間クロストーク**

寄生容量に起因し、あるチャンネルから別のチャンネルに混入する不要な信号の大きさ。

### **帯域幅**

出力が 3dB 減衰する周波数。

### **オン応答**

オン状態にあるスイッチの周波数応答。

### **挿入損失**

スイッチのオン抵抗に起因する損失。

### **全高調波歪み+ノイズ (THD + N)**

基本波成分に対する全高調波成分+信号ノイズの比。

### **AC 電源電圧変動除去比 (AC PSRR)**

変調振幅に対する出力信号振幅の比。これは、電源電圧ピンに現れるノイズとスプリアス信号がスイッチ出力へ混入するのを防止するデバイスの能力を表します。デバイスの DC 電圧は、0.62V<sub>p-p</sub> のサイン波で変調されます。

## アプリケーション情報

### チャンネル間のオン抵抗マッチング

図 39 に、ADG6404 の各チャンネルの代表的な  $R_{ON}$  を示します。チャンネル S2 は一般的に S1、S3、S4 の各チャンネルに比べて低い  $R_{ON}$  を示します。この結果、 $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$  の温度全域で、S1 と S3 の間の  $\Delta R_{ON}$  値の代表値と最大値は、S2 と S1 の間、あるいは S2 と S3 の間の  $\Delta R_{ON}$  よりも小さくなります。

負荷バランス、ゲイン計測、高精度なアナログ信号処理を含むアプリケーションでは、このパラメータの考慮が必要です。




図 39. チャンネルごとの  $R_{ON}$  と  $V_S$  および  $V_D$  の関係、 $\pm 20\text{V}$  両電源

### 高電圧、高周波の信号のトラッキング

図 24 に、ADG6404 が安定して動作できる電圧範囲とそれに対応する周波数を示します。この図のトラッキング電圧 ( $V_{TRACK}$ ) は、ソース電圧とドレイン電圧の差を示しており、その値は与えられた振幅および周波数に対し 50mV 未満です。電圧が高く周波数が高い信号の場合、周波数は 10MHz 未満であることが必要です。必要な周波数が 10MHz を超える場合は、信号の完全性を維持するため信号範囲を適宜小さくしてください。

### 電源の推奨事項

アナログ・デバイセズでは、高性能シグナル・チェーンの条件を満たす広範なパワー・マネージメント製品を提供しています。

バイポーラ・ソリューションの一例を図 40 に示します。LT3463 (デュアル・スイッチング・レギュレータ) は、典型的なシグナル・チェーンでの ADG6404、アンプ、高精度コンバータ向けに正と負の電源レールを生成します。また、図 40 に示すように、2 つの低ドロップアウト・レギュレータ (LDO)、ADP7142 (正の LDO) と ADP7182 (負の LDO) を使用することもでき、それによって、極めて小さなノイズにも敏感なアプリケーションで LT3463 の出力リップルを削減できます。




図 40. バイポーラ電源ソリューション

表 10. 推奨されるパワー・マネージメント・デバイス

製品	説明
LT3463	ショットキー・ダイオード内蔵のデュアル・マイクロパワーDC/DC コンバータ
ADP7142	40V、200mA、低ノイズ、CMOS、LDO リニア電圧レギュレータ
ADP7182	-28V、-200mA、低ノイズ、LDO リニア電圧レギュレータ

### 超低 THD を達成するデジタル・オーディオ・チャンネル

図 41 に ADG6404 のアプリケーション例を示します。高精度オーディオ・シグナル・チェーンでは THD が重要な仕様値です。スイッチの THD 性能はオン抵抗の平坦性と関係しており、ADG6404 では、約  $3\text{m}\Omega$  という極めて優れたオン抵抗平坦性を実現しています。この例では、ADG6404 はオーディオ・アンプのゲイン選択スイッチとして構成され、ユーザが複数のゲイン・レンジを柔軟に選択できるようにしています。ADG6404 の THD 性能は信号の忠実度を最大にし、またその低いオン抵抗はシステムのゲイン誤差を最小限に抑えます。




図 41. 超低 THD を達成するデジタル・オーディオ・チャンネルのアプリケーション

## 外形寸法




図 42. 16 ピン、リード・フレーム・チップ・スケール・パッケージ [LFCSP]  
4mm × 4mm ボディ、0.75mm パッケージ高  
(CP-16-17)  
単位 : mm

## オーダー・ガイド

Model <sup>1</sup>	Temperature Range	Package Description	Packing Quantity	Package Option
ADG6404BCPZ-REEL7	-40°C to +125°C	16-Lead LFCSP (4mm × 4mm)	Reel, 1500	CP-16-17

<sup>1</sup> Z = RoHS 適合製品。

## 評価用ボード

表 11. 評価用ボード

Model <sup>1</sup>	Description
EVAL-ADG6404EBZ	Evaluation Board

<sup>1</sup> Z = RoHS 適合製品。