

低電圧、 2.4Ω 、4:1 マルチプレクサ ($2\text{mm} \times 2\text{mm}$ LGA パッケージ)

特長

- ▶ 両電源： $\pm 1.08\text{V} \sim \pm 2.75\text{V}$
- ▶ 単電源： $+1.08\text{V} \sim +5.5\text{V}$
- ▶ 低オン抵抗： 2.4Ω
- ▶ 16ピン、 $2\text{mm} \times 2\text{mm}$ LGA
- ▶ 1.8V および 3V の JEDEC 準拠ロジック
- ▶ $\pm 5\text{V}$ 、 $+3.3\text{V}$ 、 $+1.8\text{V}$ 、 $\pm 2.5\text{V}$ ですべての仕様を規定
- ▶ レール to レールの信号範囲
- ▶ 動作温度範囲： $-40^\circ\text{C} \sim +125^\circ\text{C}$

アプリケーション

- ▶ ATE (自動試験装置)
- ▶ データ・アクイジション・システム
- ▶ 医療機器
- ▶ FPGA およびマイクロコントローラ・システム
- ▶ オーディオおよびビデオ信号ルーティング
- ▶ 通信システム
- ▶ リレー部品の置き換え

概要

ADG1704 は $+1.08\text{V} \sim +5.5\text{V}$ の低電圧単電源範囲または $\pm 1.08\text{V} \sim \pm 2.75\text{V}$ の低電圧両電源範囲で動作する 4:1 のアナログ・マルチプレクサです。EN 入力を使うことで全てのスイッチを無効化できます。

ADG1704 は、性能面で妥協をすることなく小型化を実現しています。 $2\text{mm} \times 2\text{mm}$ のランド・グリッド・アレイ (LGA) パッケージは、面積が重視される各種アプリケーションに最適です。

ADG1704 はオン抵抗が 2.4Ω と小さく、入力信号範囲もレール to レールです。オンにしたときの各チャンネルは両方向で均一に導通します。スイッチは、対応するデジタル制御ラインへのロジック 1 入力でもオンになります。デジタル制御入力は、マイクロコントローラやフィールド・プログラマブル・ロジック・アレイ (FPGA) と容易に使用できるように、1.8V と 3V の JEDEC 準拠です。

機能ブロック図




図 1. 機能ブロック図

製品のハイライト

1. 広い電源電圧範囲： $1.08\text{V} \sim 5.5\text{V}$
2. 低オン抵抗： 2.4Ω
3. 1.8V と 3V 両方のロジック・レベルで JEDEC 規格に準拠
4. 16ピン、 $2\text{mm} \times 2\text{mm}$ LGA

目次

特長.....	1	ピン配置およびピン機能の説明.....	11
アプリケーション.....	1	代表的な性能特性.....	12
概要.....	1	テスト回路.....	20
機能ブロック図.....	1	用語の定義.....	22
製品のハイライト.....	1	動作原理.....	23
仕様.....	3	スイッチ・アーキテクチャ.....	23
動作電源電圧.....	3	V _L による柔軟性.....	23
5V 単電源.....	3	3V および 1.8V JEDEC 準拠.....	23
+3V 単電源.....	4	アプリケーション情報.....	24
+1.8V 単電源.....	6	データ・アクイジション・システムでのマルチプレックスさ れた入力.....	24
±2.5V 両電源.....	7	オーバーシュートを小さくする出力負荷.....	24
チャンネルごとの連続電流 (Sx または D).....	9	電源レール.....	24
絶対最大定格.....	10	電源に関する推奨事項.....	24
熱抵抗.....	10	外形寸法.....	25
静電放電 (ESD) 定格.....	10	オーダー・ガイド.....	25
ESD に関する注意.....	10		

改訂履歴

12/2025—Revision 0: Initial Version

仕様

動作電源電圧

表 1. 動作電圧範囲

Supply Voltage	Min	Max	Unit
Dual Supply	±1.08	±2.75	V
Single Supply	+1.08	+5.5	V

5V 単電源

特に指定のない限り、 $V_{DD} = 5V \pm 10\%$ 、 $V_{SS} = 0V$ 、 $GND = 0V$ 、 $V_L = 1.65V \sim 3.6V$ 。

表 2. +5V 単電源での仕様

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range	V_{SS} to V_{DD}			V	$V_{DD} = +4.5V$, $V_{SS} = 0V$
On Resistance, R_{ON}	2.4			Ω typ	Source voltage (V_S) = 0 to V_{DD} , source current (I_S) = -10mA, see Figure 48
	3.2	3.8	4.2	Ω max	
On-Resistance Match Between Channels, ΔR_{ON}	0.04			Ω typ	$V_S = 0$ to V_{DD} , $I_S = -10mA$
	0.12	0.15	0.3	Ω max	
On-Resistance Flatness, $R_{FLAT(ON)}$	0.56			Ω typ	$V_S = 0$ to V_{DD} , $I_S = -10mA$
	1.0	1.1	1.1	Ω max	
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	±0.1			nA typ	$V_{DD} = +5.5V$ $V_S = 4.5V/1V$, drain voltage (V_D) = 1V/4.5V, see Figure 49
	±0.54	±2.1	±5.7	nA max	
Drain Off Leakage, I_D (Off)	±0.6			nA typ	$V_S = 4.5V/1V$, $V_D = 1V/4.5V$, see Figure 49
	±2.16	±8.4	±22.8	nA max	
Channel On Leakage, I_D , I_S (On)	±0.11			nA typ	$V_S = V_D = 1V$ or 4.5V, see Figure 50
	±1.66	±6.36	±17.4	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			$0.65 \times V_L$	V min	$V_L = 1.65V$ to 1.95V
Input Low Voltage, V_{INL}			$0.35 \times V_L$	V max	$V_L = 1.65V$ to 1.95V
Input High Voltage, V_{INH}			2.0	V min	$V_L = 2.7V$ to 3.6V
Input Low Voltage, V_{INL}			0.8	V max	$V_L = 2.7V$ to 3.6V
Input Current, I_{INH} or I_{INL}	0.02			μA typ	$V_{INx} = 0V$ or V_L
			0.8	μA max	
Digital-Input Capacitance, C_{IN}	5			pF typ	
DYNAMIC CHARACTERISTICS					
On Time, $t_{ON(EN)}$	23			ns typ	Load resistance (R_L) = 300 Ω , load capacitance (C_L) = 35pF, $V_S = 3V$, $V_L = 1.8V$, see Figure 55
	27	29	31	ns max	
Off Time, $t_{OFF(EN)}$	72			ns typ	$R_L = 300\Omega$, $C_L = 35pF$, $V_S = 3V$, $V_L = 1.8V$, see Figure 55
	87	90	90	ns max	
Transition Time ($t_{TRANSITION}$)	35			ns typ	$R_L = 300\Omega$, $C_L = 35pF$, $V_S = 3V$, $V_L = 1.8V$, see Figure 56
	45	47	49	ns max	
Break-Before-Make Time Delay (t_D)	13			ns typ	$R_L = 300\Omega$, $C_L = 35pF$, $V_S = 3V$, $V_L = 1.8V$, see Figure 57
	8	7	7	ns min	
Charge Injection, Q_{INJ}	2.63			pC typ	$V_S = 2.5V$, $R_S = 0\Omega$, $C_L = 1nF$, $V_L = 1.8V$, see Figure 58
Off Isolation	-68			dB typ	$R_L = 50\Omega$, $C_L = 5pF$, frequency (f) = 1MHz, see Figure 51

仕様

表 2. +5V 単電源での仕様 (続き)

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
Channel-to-Channel Crosstalk	-48			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 10MHz$
	-74			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 1MHz$, see Figure 52
Total Harmonic Distortion, THD	-54			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 10MHz$
	-92			dB typ	$R_L = 10k\Omega, 3V\ p-p, f = 20kHz$, see Figure 54
	-91			dB typ	$R_L = 10k\Omega, 3V\ p-p, f = 100kHz$, see Figure 54
Total Harmonic Distortion + Noise, THD + N	-89			dB typ	$R_L = 10k\Omega, 3V\ p-p, f = 200kHz$, see Figure 54
	0.003			% typ	$R_L = 10k\Omega, 3V\ p-p, f = 20Hz\ to\ 20kHz$, see Figure 54
-3dB Bandwidth	194			MHz typ	$R_L = 50\Omega, C_L = 5pF$, see Figure 53
Insertion Loss	-0.13			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 1MHz$, see Figure 53
Source Off Capacitance, C_S (Off)	6			pF typ	$V_S = 2.5V, f = 1MHz$
Drain Off Capacitance, C_D (Off)	24			pF typ	$V_S = 2.5V, f = 1MHz$
Drain On Capacitance, C_D (On), Source On Capacitance, C_S (On)	30			pF typ	$V_S = 2.5V, f = 1MHz$
POWER REQUIREMENTS					
Positive Supply Current, I_{DD}	1.0			μA typ	$V_{DD} = +5.5V, V_{SS} = 0V, V_L = 1.8V$
	1.4	1.62	1.62	μA max	Digital inputs = 0V or V_L V
Negative Supply Current, I_{SS}	0.64			nA typ	Digital inputs = 0V or V_L V
	10	11	91	nA max	
Digital Supply Current, I_L	0.05			nA typ	Digital inputs = 0V or V_L V
	1.5	3.0	20	nA max	

+3V 単電源

特に指定のない限り、 $V_{DD} = +2.7V \sim 3.6V$ 、 $V_{SS} = 0V$ 、 $GND = 0V$ 、 $V_L = 1.65V \sim 3.6V$ 。

表 3. +3V 単電源での仕様

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range	V_{SS} to V_{DD}			V	$V_{DD} = 2.7V, V_{SS} = 0V$
On Resistance, R_{ON}	3.9			Ω typ	$V_S = 0$ to $V_{DD}, I_S = -10mA$, see Figure 48
	6.8	7.6	8.0	Ω max	
On-Resistance Match Between Channels, ΔR_{ON}	0.06			Ω typ	$V_S = 0$ to $V_{DD} = -10mA$
On-Resistance Flatness, $R_{FLAT(ON)}$	0.21	0.25	0.3	Ω max	
	1.1	2.3	2.4	Ω typ	$V_S = 0$ to $V_{DD} = -10mA$
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.01			nA typ	$V_{DD} = 3.6V, V_{SS} = 0V$
	± 0.032	± 0.08	± 0.5	nA max	$V_S = 3.3V/1V, V_D = 1V/3.3V$, see Figure 49
Drain Off Leakage, I_D (Off)	± 0.04			nA typ	$V_S = 3.3V/1V, V_D = 1V/3.3V$, see Figure 49
	± 0.128	± 0.32	± 2	nA max	
Channel On Leakage, I_D, I_S (On)	± 0.04			nA typ	$V_S = V_D = 3.3V$ or 1V, see Figure 50
	± 0.136	± 0.29	± 1.77	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			$0.65 \times V_L$	V min	$V_L = 1.65V$ to 1.95V
Input Low Voltage, V_{INL}			$0.35 \times V_L$	V max	$V_L = 1.65V$ to 1.95V
Input High Voltage, V_{INH}			2.0	V min	$V_L = 2.7V$ to 3.6V
Input Low Voltage, V_{INL}			0.8	V max	$V_L = 2.7V$ to 3.6V
Input High Current, I_{INH} or I_{INL}	0.02			μA typ	$V_{INx} = 0V$ or V_L

仕様

表 3. +3V 単電源での仕様 (続き)

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
Digital-Input Capacitance, C_{IN}	5		0.8	μ A max pF typ	
DYNAMIC CHARACTERISTICS					
On Time, $t_{ON}(EN)$	30			ns typ	$R_L = 300\Omega$, $C_L = 35pF$, $V_S = 1.5V$, $V_L = 1.8V$, see Figure 55
Off Time, $t_{OFF}(EN)$	36	39	41	ns max	$R_L = 300\Omega$, $C_L = 35pF$, $V_S = 1.5V$, $V_L = 1.8V$, see Figure 55
	77			ns typ	
Transition Time ($t_{TRANSITION}$)	94	94	96	ns max	$R_L = 300\Omega$, $C_L = 35pF$, $V_S = 1.5V$, $V_L = 1.8V$, see Figure 56
	45			ns typ	
Break-Before-Make Time Delay (t_D)	62	64	66	ns max	$R_L = 300\Omega$, $C_L = 35pF$, $V_S = 1.5V$, $V_L = 1.8V$, see Figure 57
	17			ns typ	
Charge Injection, Q_{INJ}	11	10	10	ns min	$V_S = 1.5V$, $R_S = 0\Omega$, $C_L = 1nF$, $V_L = 1.8V$, see Figure 58
Off Isolation	1.5			pC typ	$R_L = 50\Omega$, $C_L = 5pF$, frequency (f) = 1MHz, see Figure 51
Channel-to-Channel Crosstalk	-68			dB typ	$R_L = 50\Omega$, $C_L = 5pF$, f = 10MHz
	-48				$R_L = 50\Omega$, $C_L = 5pF$, f = 10MHz
Total Harmonic Distortion, THD	-74			dB typ	$R_L = 50\Omega$, $C_L = 5pF$, f = 1MHz, see Figure 52
	-54			dB typ	$R_L = 50\Omega$, $C_L = 5pF$, f = 10MHz
Total Harmonic Distortion + Noise, THD + N	-86			dB typ	$R_L = 10k\Omega$, 1.5V p-p, f = 20kHz, see Figure 54
	-85			dB typ	$R_L = 10k\Omega$, 1.5V p-p, f = 100kHz, see Figure 54
-3dB Bandwidth	-83			dB typ	$R_L = 10k\Omega$, 1.5V p-p, f = 200kHz, see Figure 54
	0.005			% typ	$R_L = 10k\Omega$, 1.5V p-p, f = 20Hz to 20kHz, see Figure 54
Insertion Loss	194			MHz typ	$R_L = 50\Omega$, $C_L = 5pF$, see Figure 53
Source Off Capacitance, C_S (Off)	-0.22			dB typ	$R_L = 50\Omega$, $C_L = 5pF$, f = 1MHz, see Figure 53
Drain Off Capacitance, C_D (Off)	6			pF typ	$V_S = 1.5V$, f = 1MHz
Drain On Capacitance, C_D (On), Source On Capacitance, C_S (On)	24			pF typ	$V_S = 1.5V$, f = 1MHz
	30			pF typ	$V_S = 1.5V$, f = 1MHz
POWER REQUIREMENTS					
Positive Supply Current, I_{DD}	0.21			μ A typ	$V_{DD} = 3.6V$, $V_{SS} = 0V$, $V_L = 1.8V$
	0.26	0.31	0.31	μ A max	Digital inputs = 0V or V_L V
Negative Supply Current, I_{SS}	0.64			nA typ	Digital inputs = 0V or V_L V
	10	11	91	nA max	
Digital Supply Current, I_L	0.05			nA typ	Digital inputs = 0V or V_L V
	1.5	3.0	20	nA max	

+1.8V 単電源

特に指定のない限り、 $V_{DD} = 1.71V \sim 1.95V$ 、 $V_{SS} = 0V$ 、 $GND = 0V$ 、 $V_L = 1.65V \sim 3.6V$ 。

表 4. +1.8V 単電源での仕様

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range	V_{SS} to V_{DD}			V	$V_{DD} = 1.71V, V_{SS} = 0V$
On Resistance, R_{ON}	19.2			Ω typ	$V_S = 0$ to V_{DD} , $I_S = -10mA$, see Figure 48
	63	77	77	Ω max	
On-Resistance Match Between Channels, ΔR_{ON}	0.21			Ω typ	$V_S = 0$ to $V_{DD} = -10mA$
	0.9	1.2	1.2	Ω max	
On-Resistance Flatness, $R_{FLAT(ON)}$	14.5			Ω typ	$V_S = 0$ to $V_{DD} = -10mA$
	56	72	72	Ω max	
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.01			nA typ	$V_{DD} = 1.95V, V_{SS} = 0V$
	± 0.032	± 0.08	± 0.5	nA max	$V_S = 0.6V/1.65V, V_D = 1.65V/0.6V$, see Figure 49
Drain Off Leakage, I_D (Off)	± 0.04			nA typ	$V_S = 1.65V/0.6V, V_D = 0.6V/1.65V$, see Figure 49
	± 0.128	± 0.32	± 2	nA max	
Channel On Leakage, I_D, I_S (On)	± 0.04			nA typ	$V_S = V_D = 0.6V$ or $1.65V$, see Figure 50
	± 0.136	± 0.29	± 1.77	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			$0.65 \times V_L$	V min	$V_L = 1.65V$ to $1.95V$
Input Low Voltage, V_{INL}			$0.35 \times V_L$	V max	$V_L = 1.65V$ to $1.95V$
Input High Voltage, V_{INH}			2.0	V min	$V_L = 2.7V$ to $3.6V$
Input Low Voltage, V_{INL}			0.8	V max	$V_L = 2.7V$ to $3.6V$
Input High Current, I_{INH} or I_{INL}	0.02			μA typ	$V_{INx} = 0V$ or V_L
			0.8	μA max	
Digital-Input Capacitance, C_{IN}	5			pF typ	
DYNAMIC CHARACTERISTICS					
On Time, t_{ON}	56			ns typ	$R_L = 300\Omega, C_L = 35pF, V_S = 1V, V_L = 1.8V$, see Figure 55
	73	77	81	ns max	
Off Time, $t_{OFF(EN)}$	88			ns typ	$R_L = 300\Omega, C_L = 35pF, V_S = 1V, V_L = 1.8V$, see Figure 55
	105	108.3	109	ns max	
Transition Time ($t_{TRANSITION}$)	73			ns typ	$R_L = 300\Omega, C_L = 35pF, V_S = 1V, V_L = 1.8V$, see Figure 56
	93.4	107.3	107.3	ns max	
Break-Before-Make Time Delay (t_D)	33			ns typ	$R_L = 300\Omega, C_L = 35pF, V_S = 1V, V_L = 1.8V$, see Figure 57
	25.3	23.7	23.7	ns min	
Charge Injection, Q_{INJ}	0.72			pC typ	$V_S = 0.9V, R_S = 0\Omega, C_L = 1nF, V_L = 1.8V$, see Figure 58
Off Isolation	-68			dB typ	$R_L = 50\Omega, C_L = 5pF$, frequency (f) = 1MHz, see Figure 51
	-48				$R_L = 50\Omega, C_L = 5pF, f = 10MHz$
Channel-to-Channel Crosstalk	-74			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 1MHz$, see Figure 52
	-54			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 10MHz$
Total Harmonic Distortion, THD	-66			dB typ	$R_L = 10k\Omega, 1.5V$ p-p, f = 20kHz, see Figure 54
	-62			dB typ	$R_L = 10k\Omega, 1.5V$ p-p, f = 100kHz, see Figure 54
	-58			dB typ	$R_L = 10k\Omega, 1.5V$ p-p, f = 200kHz, see Figure 54
Total Harmonic Distortion + Noise, THD + N	0.08			% typ	$R_L = 10k\Omega, 1.5V$ p-p, f = 20Hz to 20kHz, see Figure 54
-3dB Bandwidth	230			MHz typ	$R_L = 50\Omega, C_L = 5pF$, see Figure 53
Insertion Loss	-0.36			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 1MHz$, see Figure 53

仕様

表 4. +1.8V 単電源での仕様 (続き)

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
Source Off Capacitance, C_S (Off)	6			pF typ	$V_S = 0.9V, f = 1MHz$
Drain Off Capacitance, C_D (Off)	24			pF typ	$V_S = 0.9V, f = 1MHz$
Drain On Capacitance, C_D (On), Source On Capacitance, C_S (On)	30			pF typ	$V_S = 0.9V, f = 1MHz$
POWER REQUIREMENTS					
Positive Supply Current, I_{DD}	0.01			nA typ	$V_{DD} = 1.95V, V_{SS} = 0V, V_L = 1.8V$ Digital inputs = 0V or V_L V
	0.26	0.31	0.31	μA max	
Negative Supply Current, I_{SS}	0.64			nA typ	Digital inputs = 0V or V_L V
	10	11	91	nA max	
Digital Supply Current, I_L	0.05			nA typ	Digital inputs = 0V or V_L V
	1.5	3.0	20	nA max	

±2.5V 両電源

特に指定のない限り、 $V_{DD} = +2.5V \pm 10\%$ 、 $V_{SS} = -2.5V \pm 10\%$ 、 $GND = 0V$ 、 $V_L = 1.65V \sim 1.95V$ 。

表 5. ±2.5V 両電源での仕様

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range	V_{SS} to V_{DD}			V	$V_{DD} = +2.25V, V_{SS} = -2.25V$
On Resistance, R_{ON}	2.4			Ω typ	$V_S = V_{SS}$ to V_{DD} , $I_S = -10mA$, see Figure 48
	3.2	3.8	4.2	Ω max	
On-Resistance Match Between Channels, ΔR_{ON}	0.04			Ω typ	$V_S = V_{SS}$ to $V_{DD} = -10mA$
	0.12	0.15	0.3	Ω max	
On-Resistance Flatness, $R_{FLAT(ON)}$	0.56			Ω typ	$V_S = V_{SS}$ to $V_{DD} = -10mA$
	1.0	1.1	1.1	Ω max	
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.3			nA typ	$V_{DD} = +2.75V, V_{SS} = -2.75V$ $V_S = +2.25V/-2.25V, V_D = -2.25V/+2.25V$, see Figure 49
	± 0.54	± 2.1	± 5.7	nA max	
Drain Off Leakage, I_D (Off)	± 1.14			nA typ	$V_S = +2.25V/-2.25V, V_D = -2.25V/+2.25V$, see Figure 49
	± 2.16	± 8.4	± 22.8	nA max	
Channel On Leakage, I_D, I_S (On)	± 0.95			nA typ	$V_S = V_D = -2.25V$ or $+1.25V$, see Figure 50
	± 1.66	± 6.36	± 17.4	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			$0.65 \times V_L$	V min	$V_L = 1.65V$ to $1.95V$
Input Low Voltage, V_{INL}			$0.35 \times V_L$	V max	$V_L = 1.65V$ to $1.95V$
Input High Current, I_{INH} or I_{INL}	0.02			μA typ	$V_{INx} = 0V$ or V_L
			0.8	μA max	
Digital-Input Capacitance, C_{IN}	5			pF typ	
DYNAMIC CHARACTERISTICS					
On Time, t_{ON}	24			ns typ	$R_L = 300\Omega, C_L = 35pF, V_S = 1.5V, V_L = 1.8V$, see Figure 55
	29	31	33	ns max	
Off Time, $t_{OFF(EN)}$	72			ns typ	$R_L = 300\Omega, C_L = 35pF, V_S = 1.5V, V_L = 1.8V$, see Figure 55
	87.3	89	90	ns max	
Transition Time ($t_{TRANSITION}$)	41			ns typ	$R_L = 300\Omega, C_L = 35pF, V_S = 1.5V, V_L = 1.8V$, see Figure 56
	54.8	56.7	58.2	ns max	
Break-Before-Make Time Delay (t_D)	14			ns typ	$R_L = 300\Omega, C_L = 35pF, V_S = 1.5V, V_L = 1.8V$, see Figure 57

仕様

表 5. $\pm 2.5V$ 両電源での仕様 (続き)

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
Charge Injection, Q_{INJ}	7.6	6.6	6.6	ns min	$V_S = 0V, R_S = 0\Omega, C_L = 1nF, V_L = 1.8V$, see Figure 58
Off Isolation	2.65			pC typ	$R_L = 50\Omega, C_L = 5pF$, frequency (f) = 1MHz, see Figure 51
Channel-to-Channel Crosstalk	-68			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 10MHz$
	-48				
Total Harmonic Distortion, THD	-74			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 1MHz$, see Figure 52
	-54			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 10MHz$
Total Harmonic Distortion + Noise, THD + N	-98			dB typ	$R_L = 10k\Omega, 3V$ p-p, f = 20kHz, see Figure 54
	-92			dB typ	$R_L = 10k\Omega, 3V$ p-p, f = 100kHz, see Figure 54
	-87			dB typ	$R_L = 10k\Omega, 3V$ p-p, f = 200kHz, see Figure 54
Total Harmonic Distortion + Noise, THD + N	0.003			% typ	$R_L = 10k\Omega, 3V$ p-p, f = 20Hz to 20kHz, see Figure 54
-3dB Bandwidth	200			MHz typ	$R_L = 50\Omega, C_L = 5pF$, see Figure 53
Insertion Loss	-0.15			dB typ	$R_L = 50\Omega, C_L = 5pF, f = 1MHz$, see Figure 53
Source Off Capacitance, C_S (Off)	6			pF typ	$V_S = 0V, f = 1MHz$
Source Off Capacitance, C_D (Off)	24			pF typ	$V_S = 0V, f = 1MHz$
Drain On Capacitance, C_D (On), Source On Capacitance, C_S (On)	30			pF typ	$V_S = 0V, f = 1MHz$
POWER REQUIREMENTS					
Positive Supply Current, I_{DD}	0.013			μA typ	$V_{DD} = +2.75V, V_{SS} = -2.75V, V_L = 1.8V$
	0.26	0.31	0.31	μA max	Digital inputs = 0V or V_L
Negative Supply Current, I_{SS}	0.06			nA typ	Digital inputs = 0V or V_L
	10	13	105	nA max	
Digital Supply Current, I_L	0.05			μA typ	Digital inputs = 0V or V_L
	1.5	3.0	20	nA max	

仕様

チャンネルごとの連続電流 (Sx または D)

表 6. 1 つのチャンネルがオン、チャンネルごとの仕様

Parameter	25°C	85°C	125°C	Unit
CONTINUOUS CURRENT, Sx OR D ¹ ($\theta_{JA} = 150^{\circ}\text{C/W}$)				
$V_{DD} = +5\text{V}, V_{SS} = 0\text{V}$	254	111	44	mA maximum
$V_{DD} = +3\text{V}, V_{SS} = 0\text{V}$	196	97	43	mA maximum
$V_{DD} = 1.8\text{V}, V_{SS} = 0\text{V}$	123	73	39	mA maximum
$V_{DD} = 2.5\text{V}, V_{SS} = -2.5\text{V}$	239	108	44	mA maximum

¹ Sx は S1 ~ S4 ピンを表します。

絶対最大定格

特に指定のない限り、 $T_A = 25^\circ\text{C}$ 。

表 7. 絶対最大定格

Parameter	Rating
V_{DD} to V_{SS}	6V
V_{DD} to GND	-0.3V to +6V
V_{SS} to GND	+0.3V to -6V
V_L to GND	-0.3V to +6V
V_L to V_{SS}	6V
Analog Inputs ¹	$V_{SS} - 0.3\text{ V}$ to $V_{DD} + 0.3\text{ V}$ or 30mA, whichever occurs first
Digital Inputs ²	GND - 0.3V to 6V or 30mA, whichever occurs first
Peak Current, Sx or D Pins ³	682mA (pulsed at 1ms, 10% duty-cycle maximum)
Continuous Current, Sx or D Pins ³	Data Table 6 + 15%
Temperature	
Operating Range	-40°C to +125°C
Storage Range	-65°C to +150°C
Junction	150°C
Reflow Soldering Peak, Pb-Free	As per JEDEC J-STD-020

¹ Ax、Sx および D ピンでの過電圧は、内部ダイオードによりクランプされます。電流は所定の最大定格に制限する必要があります。

² デジタル入力ピン A0 および A1 での過電圧は、内部ダイオードによりクランプされます。

³ Sx は S1～S4 ピンを表します。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意を払う必要があります。

θ_{JA} は、1 立方フィートの密閉容器内で測定された、自然対流での周囲とジャンクションの間の熱抵抗です。 θ_{JCB} は、ジャンクションとケース底面の間の熱抵抗です。

表 8. 熱抵抗

Package Type	θ_{JA}	θ_{JCB}	Unit
CC-16-10 ¹	150	74.8	°C/W

¹ 熱抵抗のシミュレーション値は、サーマル・ビアのない JEDEC 2S2P サーマル・テスト・ボードに基づいています。JEDEC JESD-51 を参照してください。

静電放電（ESD）定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したものです。対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル（HBM）。

ANSI/ESDA/JEDEC JS-002 準拠の電界誘起帯電デバイス・モデル（FICDM）。

ADG1704 の ESD 定格

表 9. ADG1704、16 ピン LGA

ESD Model	Withstand Threshold (V)	Class
HBM ¹	±4000	3A
FICDM	±1250	C3

¹ 入出力ポートから電源、入出力ポートから入出力ポート、およびその他すべての入力における値です。


ESD に関する注意



ESD（静電放電）の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明



NOTES

1. THE EXPOSED PAD IS CONNECTED INTERNALLY. FOR INCREASED RELIABILITY OF THE SOLDER JOINTS AND MAXIMUM THERMAL CAPABILITY, IT IS RECOMMENDED THAT THE PAD BE SOLDERED TO THE SUBSTRATE, V_{SS} .

002

図 2. ピン配置

表 10. ピン機能の説明

ピン番号	記号	説明
1	S1	ソース端子 1。このピンは、入力または出力に設定できます。
2	A0	ロジック制御入力 A0。
3	AGND	グラウンド (0V) リファレンス。
4	S4	ソース端子 4。このピンは、入力または出力に設定できます。
5, 8, 14, 16	NIC	内部接続なし。
6	D	ドレイン端子 4。このピンは、入力または出力に設定できます。
7	V_{SS}	負電源の電位。 V_{SS} ピンは、0.1 μ F のコンデンサで GND からデカップリングします。
9	S3	ソース端子 3。このピンは、入力または出力に設定できます。
10	EN	アクティブ・ハイのデジタル入力。 EN ピンがロー・レベルになると、デバイス動作は無効化され、全てのスイッチがオフになります。 EN ピンがハイ・レベルになると、オンになるスイッチが Ax ロジック入力によって決まります。
11	V_L	デジタル・ロジック電源。
12	A1	デジタル制御入力 A1。
13	S2	ソース端子 2。このピンは、入力または出力に設定できます。
15	V_{DD}	正電源の電位。 V_{DD} ピンは、0.1 μ F のコンデンサで GND からデカップリングします。
EP	Exposed Pad	露出パッドは内部接続されています。ハンダ接続の信頼性と熱性能を向上させるために、このパッドを基板の V_{SS} にハンダ付けすることを推奨します。

表 11. ADG1704 の真理値表

EN	A1	A0	S1	S2	S3	S4
0	X ¹	X ¹	Off	Off	Off	Off
1	0	0	On	Off	Off	Off
1	0	1	Off	On	Off	Off
1	1	0	Off	Off	On	Off
1	1	1	Off	Off	Off	On

¹X はドント・ケア。

代表的な性能特性




図3. オン抵抗と V_S または V_D の関係、5V 単電源




図6. オン抵抗と V_S または V_D の関係、1.2V 単電源




図4. オン抵抗と V_S または V_D の関係、3V 単電源




図7. オン抵抗と V_S または V_D の関係、2.5V 両電源




図5. オン抵抗と V_S または V_D の関係、1.8V 単電源




図8. 様々な温度でのオン抵抗と V_D または V_S の関係、+5V 単電源

代表的な性能特性




図 9. 様々な温度でのオン抵抗と V_D または V_S の関係、+3V 単電源




図 10. 様々な温度でのオン抵抗と V_D または V_S の関係、+1.8V 単電源




図 11. 様々な温度でのオン抵抗と V_D または V_S の関係、±2.5V 両電源




図 12. オン・リーク電流と温度の関係、+5V 単電源




図 13. オン・リーク電流と温度の関係、+3V 単電源




図 14. オン・リーク電流と温度の関係、+1.8V 単電源

代表的な性能特性




図 15. オン・リーク電流と温度の関係、±2.5V 両電源




図 18. オフ・リーク電流と温度の関係、+1.8V 単電源




図 16. オフ・リーク電流と温度の関係、+5V 単電源




図 19. オフ・リーク電流と温度の関係、±2.5V 両電源




図 17. オフ・リーク電流と温度の関係、+3V 単電源




図 20. リーク電流と V_S (V_D) の関係、+5V 単電源、25°C

代表的な性能特性




図 21. リーク電流と V_S (V_D) の関係、+5V 単電源、85°C




図 24. リーク電流と V_S (V_D) の関係、+3V 単電源、85°C




図 22. リーク電流と V_S (V_D) の関係、+5V 単電源、125°C




図 25. リーク電流と V_S (V_D) の関係、+3V 単電源、125°C




図 23. リーク電流と V_S (V_D) の関係、+3V 単電源、25°C




図 26. リーク電流と V_S (V_D) の関係、+1.8V 単電源、25°C

代表的な性能特性




図 27. リーク電流と V_s (V_D) の関係、+1.8V 単電源、85°C




図 30. リーク電流と V_s (V_D) の関係、±2.5V 両電源、85°C




図 28. リーク電流と V_s (V_D) の関係、+1.8V 単電源、125°C




図 31. リーク電流と V_s (V_D) の関係、±2.5V 両電源、125°C




図 29. リーク電流と V_s (V_D) の関係、±2.5V 両電源、25°C




図 32. オン時間と温度の関係

代表的な性能特性




図 33. オフ時間と温度の関係




図 36. オフ・アイソレーションと周波数の関係、+5V 単電源




図 34. 遷移時間と温度の関係




図 37. クロストークと周波数の関係、+5V 単電源




図 35. チャージ・インジェクションと Vs の関係




図 38. 挿入損失と周波数の関係、+5V 単電源

代表的な性能特性




図 39. オン・ピン容量と V_S (V_D) の関係




図 42. AC PSRR と周波数の関係、+5V 単電源




図 40. オフ・ピン容量と V_S の関係




図 43. THD + N と周波数の関係




図 41. ドレイン・オフ・ピン容量と V_D の関係




図 44. THD + N と周波数の関係、+1.8V 単電源

代表的な性能特性




図 45. THD と周波数の関係




図 46. デジタル電源電流とロジック・レベルの関係




図 47. 正電源電流とデジタル電源の関係

テスト回路




図 48. オン抵抗




図 49. オフ・リーク電流




図 50. オン・リーク電流




図 51. オフ・アイソレーション




図 52. チャンネル間クロストーク




図 53. 帯域幅

テスト回路




図 54. THD + ノイズ




図 55. イネーブル遅延、 $t_{ON(EN)}$ および $t_{OFF(EN)}$




図 56. スイッチング時間




図 57. ブレーク・ビフォア・メークの遅延時間、 t_d




図 58. チャージ・インJECTION

用語の定義

I_{DD}

正の電源電流。

I_{SS}

負の電源電流。

I_{VL}

デジタル電源電流。

V_D および V_S

端子 D と端子 S のアナログ電圧。

R_{ON}

端子 D と端子 S の間の抵抗。

R_{FLAT(ON)}

仕様規定されたアナログ信号範囲における、オン抵抗の最大値と最小値の差として表現される抵抗値の平坦性。

ΔR_{ON}

任意の 2 チャンネル間の R_{ON} の差。

I_{S Off}

スイッチ・オフ時のソース・リーク電流。

I_{D Off}

スイッチ・オフ時のドレイン・リーク電流。

I_D I_{S On}

スイッチ・オン時のチャンネル・リーク電流。

V_D および V_S

端子 D と端子 S のアナログ電圧。

V_{INL}

ロジック 0 の最大入力電圧。

V_{INH}

ロジック 1 の最小入力電圧。

I_{INL}、I_{INH}

ハイまたはローのときのデジタル入力電流。

C_{S(Off)} および C_{D(Off)}

スイッチ・オフ時のソース容量およびドレイン容量、グラウンドを基準として測定。

C_{D(On)} および C_{S(On)}

スイッチ・オン時のドレイン容量およびソース容量、グラウンドを基準として測定。

C_{IN}

デジタル入力容量。

t_{ON}

デジタル制御入力の 50%ポイントから出力スイッチ・オンの 90%ポイントまでの遅延。

t_{OFF}

デジタル制御入力の 50%ポイントから出力スイッチ・オフの 10%ポイントまでの遅延。

t_{Transition}

あるアドレスから別のアドレスに切り替わる時の、デジタル入力が 50%変化してからスイッチ・オン状態の 90%に達するまでの遅延時間。

t_b

あるアドレス状態から別のアドレス状態へ切り替わる時、両方のスイッチの 80%ポイント間で測定されるオフ時間。

チャージ・インジェクション

スイッチング中にデジタル入力からアナログ出力に転送されるグリッチ・インパルス大きさ。

オフ・アイソレーション

オフ・スイッチから混入する不要な信号の大きさ。

チャンネル間クロストーク

寄生容量に起因し、あるチャンネルから別のチャンネルに混入する不要な信号の大きさ。

帯域幅

出力が 3dB 減衰する周波数。

挿入損失

スイッチのオン抵抗に起因する損失。

全高調波歪み (THD)

THD は、基本周波数の電力に対する全高調波成分の電力合計値の比率です。

全高調波歪み+ノイズ (THD + N)

基本波成分に対する全高調波成分+信号ノイズの比。

AC 電源電圧変動除去比 (AC PSRR)

電源電圧ピンに現れるカップリング・ノイズとスプリアス信号がスイッチ出力へ混入するのを防止するデバイスの能力を表します。デバイスの DC 電圧は、0.62V p-p のサイン波で変調されます。変調振幅に対する出力信号振幅の比が AC PSRR です。

動作原理

スイッチ・アーキテクチャ

ADG1704 は、広範な電源電圧に対応できる 4:1 マルチプレクサです。

ADG1704 は、サイズとチャンネル密度が優先される高精度のアプリケーション用に設計されています。ADG1704 は 2mm × 2mm の小型 LGA パッケージで低オン抵抗（代表値 2.4Ω）と低リーク電流（代表値 0.01nA）の最適なバランスを実現し、幅広いユーザ・アプリケーションに適しています。

V_Lによる柔軟性

デジタル制御入力ピン（IN_x）の最大電圧定格は、単電源動作では -0.3V ~ 6V、両電源動作では V_{SS} です。デジタル制御入力は、外部 V_L 電源や V_{DD} だけに限られているわけではありません。したがって V_L 電源なしでもデジタル入力電圧の供給は可能で、ADG1704 の 4 つのスイッチ・チャンネルすべてで V_L ピンをイネーブル・ピンとして使用できます。デジタル入力ピンの入力電圧に関わらず、V_L = 0V の場合はすべてのスイッチ・チャンネルがオフになります。この柔軟性により、必要な場合は V_L 電圧を V_{DD} より高くすることも可能ですが、V_L と V_{SS} 間の最大電圧定格である 6V を越えないようにする必要があります。

3V および 1.8V JEDEC 準拠

外部 V_L 電源を使用することで、低ロジック・レベルにも柔軟に対応できます。スイッチを動作させるには、3V と 1.8V のロジック動作のそれぞれにおいて以下の V_L 条件を満足する必要があります。

- ▶ 3V ロジック : V_L = 2.7V ~ 3.6V
- ▶ 1.8V ロジック : V_L = 1.65V ~ 1.95V

アプリケーション情報

データ・アキュイジション・システムでのマルチプレックスされた入力

ADG1704 は広範なアプリケーションに使用可能で、高精度アナログ信号、デジタル信号、および低電圧電源の、低電圧でのマルチプレックス動作やスイッチングを必要とするシステムに対し、その柔軟性を向上すると共に各種の設定を追加できます。図 59 に、ADG1704 を使用して、複数のセンサー入力をマルチプレックスして 1 つの A/D コンバータ (ADC) に入力する代表的なアプリケーション回路を示します。ADG1704 の小さいパッケージ・サイズは面積が制限されたアプリケーションに適しており、その柔軟な電源電圧によって ADG1704 を既存のシステム電源範囲に適合させることが可能です。




図 59. 代表的なアプリケーション

オーバーシュートを小さくする出力負荷

ADG1704 の各チャンネルは高速のトグル動作が可能で、 T_{ON} の代表値は 23ns、 T_{OFF} の代表値は 72ns です。高速デジタル回路や通信システムなどでは、このような高速スイッチングは利点となります。ただし、高速スイッチング動作は電圧のオーバーシュートを発生させる可能性があります。過電圧のレベルは、スイッチの電源電圧、スイッチを通過する信号電圧レベル、およびスイッチの出力における負荷容量値によって決まります。オーバーシュートによって、スイッチの出力電圧が電源電圧を上回り、ADG1704 の絶対定格値を超えてしまうおそれがあります。これらのオーバーシュートを減らす実用的な対策は、負荷容量を追加して出力電圧を安全な範囲に抑えることです。




図 60. ADG1704 のオーバーシュート

電源レール

ADG1704 を正常に動作させるには、 V_{DD} 、 V_{SS} 、および V_L 電源ピンに $0.1\mu\text{F}$ のデカップリング・コンデンサを接続する必要があります。

ADG1704 は、 $+1.08\text{V}\sim+5.5\text{V}$ の単電源と $\pm 1.08\text{V}\sim\pm 2.75\text{V}$ の両電源で動作可能です。 V_{DD} の電源と V_{SS} の電源は対称である必要はありません。ただし、表 1 に示すように V_{DD} と V_{SS} の電圧差が 5.5V を超えないようにしなければなりません。

電源に関する推奨事項

アナログ・デバイスでは、ほとんどの高性能シグナル・チェーンの条件を満たす広範なパワー・マネージメント製品を提供しています。

3V 単電源ソリューションの例を図 61 に示します。超低自己消費電流の 150mA CMOS リニア・レギュレータである ADP162 は、標準的なシグナル・チェーン内の ADG1704 や、アンプあるいは高精度コンバータといったその他のコンポーネント向けに、正の電源レールを生成します。




図 61. 電源に関する推奨事項

外形寸法




図 62. 16 端子ランド・グリッド・アレイ (LGA)、
2mm × 2mm ボディ、0.74mm パッケージ高
(CC-16-10)
寸法：mm

オーダー・ガイド

Model ¹	Temperature	Package Description	Package Option	Package Quantity
ADG1704BCCZ-RL7	-40°C to +125°C	16-Terminal Land Grid Array [LGA]	CC-16-10	Reel, 3000

¹ Z = RoHS 適合製品。

法的使用条件

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関しては一切の責任を負いません。仕様は予告なく変更される場合があります。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。本紙記載の商標および登録商標は、各社の所有に属します。ここに記載されているすべてのアナログ・デバイセズ製品の提供は、販売状況および在庫状況に依存します。