

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2023年9月5日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日：2023年9月5日

製品名：AD7381-4

対象となるデータシートのリビジョン(Rev)：Rev.0

訂正箇所：1ページ、左の段、概要の欄、最初の行

【誤】

「AD7381-4 は、高速の 16 ビット・クワッド同・・・」

【正】

「AD7381-4 は、高速の 14 ビット・クワッド同・・・」

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2023年9月5日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日：2023年9月5日

製品名：AD7381-4

対象となるデータシートのリビジョン(Rev)：Rev.0

訂正箇所：19ページ、左の段、アラートの欄、下から5行目

【誤】

「ALERTレジスタのアラート・・・」

【正】

「アラート報知レジスタ (alert indication register)のアラート・・・」



差動入力、同時サンプリングの 14ビット・クワッドSAR ADC

データシート

AD7381-4

特長

- 14ビットADCファミリ
- クワッド同時サンプリング
- 完全差動アナログ入力
- 幅広いコモンモード電圧範囲
- 高スループット・レート：4MSPS
- バッファ付き2.5V内部電圧リファレンス（最大10ppm/°C）
- オーバーサンプリング機能搭載
- INL（最大値）：1.5LSB
- S/N比（代表値）
 - 85.3dB ($V_{REF} = 3.3V$)
 - 90.6dB (OSR = 8 × の移動平均オーバーサンプリング、RES = 1)
- 2ビットの分解能増強
- 範囲外インジケータ (ALERT)
- 高速シリアル・インターフェース
- 動作温度：-40°C ~ +125°C
- 4mm × 4mm、24ピンLFCSPパッケージ

アプリケーション

- モータ・コントロールのポジション・フィードバック
- モータ・コントロールの電流検出
- データ・アキュイジション・システム
- エルビウム添加ファイバ増幅器 (EDFA) アプリケーション
- 同相および直交位相の復調

概要

AD7381-4は、高速の16ビット・クワッド同期サンプリング逐次比較型 (SAR) A/Dコンバータ (ADC) で、3.0V~3.6Vの電源で動作し、最大4MSPSのスループット・レートを特長としています。アナログ入力のタイプは差動で、幅広いコモンモード電圧を入力でき、 \overline{CS} の立下がりエッジでアナログ入力のサンプリングと変換を実行します。

AD7381-4はオーバーサンプリング・ブロックを内蔵することで、低帯域幅でダイナミック・レンジを向上させ、ノイズを低減します。オーバーサンプリングにより分解能を最大2ビット増強できます。バッファ付き2.5V内部リファレンス(10 ppm/°C)を備えていますが、代わりに、最大3.3Vの外部リファレンスを使用することも可能です。

変換プロセスとデータ・アキュイジションでは標準的なコントロール入力を使用しているため、マイクロプロセッサやデジタル・シグナル・プロセッサ (DSP) と容易にインターフェース接続できます。変換結果は、高いスループットでは4線モード、低スループットが許容される場合は1線式シリアル・モードを使用して、同時にクロック出力できます。また、別個のロジック電源を使用することにより、1.8V、2.5V、3.3Vのインターフェースに対応できます。

AD7381-4は、24ピン・リード・フレーム・チップ・スケール・パッケージ (LFCSP) を採用し、動作温度範囲は-40°C ~ +125°Cで仕様規定されています。

機能ブロック図




図 1.

表 1. 関連デバイス

No. of Channels	Input Type	16 Bits	14 Bits
4	Differential	AD7380-4	AD7381-4
		AD7389-4	
2	Differential	AD7380	AD7381
		AD4680	
		AD4681	
	Single-ended	AD7386	AD7387

製品のハイライト

- クワッド同時サンプリングおよび変換。
- ピン互換の製品ファミリ。
- 14ビットで4MSPSの高スループット。
- 省スペースの4mm × 4mm LFCSP。
- オーバーサンプリング・ブロック内蔵により、ダイナミック・レンジが向上し、ノイズが抑制され、SCLKの速度条件が緩和。
- コモンモード電圧範囲の広い差動アナログ入力。
- サンプリング・コンデンサの容量が小さいため、アンプの駆動負荷が低減。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。

※日本語版資料はREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。

©2023 Analog Devices, Inc. All rights reserved.

Rev. 0

アナログ・デバイセズ株式会社

本社 / 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 10F
電話03 (5402) 8200
大阪営業所 / 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F
電話06 (6350) 6868
名古屋営業所 / 〒451-6038 愛知県名古屋市中区牛島町 6-1 名古屋ルーセントタワー 38F
電話052 (569) 6300

目次

特長.....	1	分解能増強.....	19
アプリケーション.....	1	アラート.....	19
機能ブロック図.....	1	電力モード.....	19
概要.....	1	内部リファレンス/外部リファレンス.....	20
製品のハイライト.....	1	ソフトウェア・リセット.....	20
改訂履歴.....	2	診断セルフ・テスト.....	20
仕様.....	3	インターフェース.....	21
タイミング仕様.....	5	変換結果の読出し.....	21
絶対最大定格.....	8	低遅延リードバック.....	22
熱抵抗.....	8	デバイス・レジスタからの読出し.....	23
静電放電 (ESD) 定格.....	8	デバイス・レジスタへの書込み.....	23
ESDに関する注意.....	8	CRC.....	23
ピン配置およびピン機能の説明.....	9	レジスタ.....	26
代表的な性能特性.....	10	レジスタのアドレス指定.....	26
用語の定義.....	13	CONFIGURATION 1レジスタ.....	27
動作原理.....	14	CONFIGURATION 2レジスタ.....	28
回路説明.....	14	アラート表示レジスタ.....	28
コンバータの動作.....	14	アラート下限閾値レジスタ.....	30
アナログ入力構造.....	14	アラート上限閾値レジスタ.....	30
ADCの伝達関数.....	15	外形寸法.....	31
アプリケーション情報.....	16	オーダー・ガイド.....	31
電源.....	16		
動作モード.....	17		
オーバーサンプリング.....	17		

改訂履歴

1/2022-Rev. 0: Initial Version

仕様

特に指定のない限り、 $V_{CC} = 3.0V \sim 3.6V$ 、 $V_{LOGIC} = 1.65V \sim 3.6V$ 、リファレンス電圧 (V_{REF}) = 2.5V、 $f_{SAMPLE} = 4MSPS$ 、 $T_A = -40^\circ C \sim +125^\circ C$ 、オーバーサンプリング無効。

表 2.

パラメータ	テスト条件/コメント	最小値	代表値	最大値	単位
RESOLUTION		14			Bits
THROUGHPUT Conversion Rate (f_{SAMPLE})				4	MSPS
ANALOG INPUT					
Voltage Range	$A_{INX+} - A_{INX-}$	$-V_{REF}$		$+V_{REF}$	V
Absolute Input Voltage	A_{INX+} 、 A_{INX-}	-0.1		$V_{REF} + 0.1$	V
Common-Mode Input Range	A_{INX+} 、 A_{INX-}	0.2	$V_{REF} \times 0.5$	$V_{REF} - 0.2$	V
Analog Input Common-Mode Rejection Ratio (CMRR)	$f_{IN} = 500$ kHz		-76		dB
DC Leakage Current			0.1	1	μA
Input Capacitance	トラック・モード		18		pF
	ホールド・モード		5		pF
DC ACCURACY					
No Missing Codes		14			Bits
Differential Nonlinearity (DNL) Error		-1	± 0.7	+1	LSB
Integral Nonlinearity (INL) Error		-1	± 0.4	+1	LSB
	$V_{REF} = 2.5V$ (内部)、2MSPS	-1.5	± 0.4	+1.5	LSB
Gain Error		-0.025	± 0.006	+0.025	% FS
Gain Error Temperature Drift		-1	± 0.2	+1	ppm/ $^\circ C$
Gain Error Match		-0.025	± 0.005	+0.025	% FS
Zero Error		-3	± 0.25	+3	LSB
Zero Error Temperature Drift		-3	± 0.5	+3	$\mu V/^\circ C$
Zero Error Match		-1.5	± 0.25	+1.5	mV
AC ACCURACY	$f_{IN} = 1$ kHz				
Dynamic Range			85.4		dB
Oversampled Dynamic Range	OSR = 4 \times 、RES = 1 (10進数)		91.3		dB
Signal-to-Noise Ratio (SNR)	$V_{REF} = 3.3$ V, 4 MSPS	84.5	85.3		dB
	$V_{REF} = 2.5V$ (内部)、2MSPS	83.5	85		dB
	移動平均OSR = 8 \times 、RES = 1 (10進数)		90.6		dB
	$f_{IN} = 100$ kHz		84.4		dB
Spurious-Free Dynamic Range (SFDR)			-109		dB
Total Harmonic Distortion (THD)			-110		dB
	$f_{IN} = 100$ kHz		-103.2		dB
Signal-to-Noise-and-Distortion (SINAD) Ratio	$V_{REF} = 3.3$ V	84	84.8		dB
Channel to Channel Isolation			-126		dB

特に指定のない限り、 $V_{CC} = 3.0V \sim 3.6V$ 、 $V_{LOGIC} = 1.65V \sim 3.6V$ 、外部 $V_{REF} = 2.5V$ 、 $T_A = -40^\circ C \sim +125^\circ C$ 、オーバーサンプリング無効。

表 3.

パラメータ	テスト条件/コメント	最小値	代表値	最大値	単位
SAMPLING DYNAMICS					
Input Bandwidth	-0.1dBの場合		6.6		MHz
	-3dBの場合		26.8		MHz
Aperture Delay			2		ns
Aperture Delay Match			46.8	145	ps
Aperture Jitter			20		ps
REFERENCE INPUT/OUTPUT					
V_{REF} Input Voltage Range	外部リファレンス	2.49		3.4	V
V_{REF} Input Current			0.9	1.2	mA
V_{REF} Output Voltage	$-40^\circ C \sim 125^\circ C$	2.495	2.5	2.505	V
V_{REF} Temperature Coefficient			1	10	ppm/ $^\circ C$
V_{REF} Noise			7		μV rms
DIGITAL INPUTS (SCLK, SDI, \overline{CS})					
Logic Levels					
Input Low Voltage (V_{IL})				$0.2 \times V_{LOGIC}$	V
Input High Voltage (V_{IH})		$0.8 \times V_{LOGIC}$			V
Input Low Current (I_{IL})		-1		+1	μA
Input High Current (I_{IH})		-1		+1	μA
DIGITAL OUTPUTS (SDOA, SDOB, SDOC, SDOD /ALERT)					
Output Coding			Twos complement		Bits
Output Low Voltage (V_{OL})	電流シンク (I_{SINK}) = 300 μA			0.4	V
Output High Voltage (V_{OH})	電流ソース (I_{SOURCE}) = -300 μA	$V_{LOGIC} - 0.3$			V
Floating State Leakage Current				± 1	μA
Floating State Output Capacitance			10		pF
POWER SUPPLIES					
V_{CC}	External reference = 3.3 V	3.0	3.3	3.6	V
		3.15	3.3	3.6	V
V_{LOGIC}		1.65		3.6	V
V_{CC} Supply Current (I_{VCC})					
Normal Mode (Operational)			38	42	mA
Normal Mode (Static)			1.7	2	mA
Shutdown Mode			101	200	μA
V_{LOGIC} Current (I_{VLOGIC})	正のフルスケールでのアナログ入力				
Normal Mode (Static)			10	200	nA
Normal Mode (Operational)			7.3	8	mA
Shutdown Mode			10	200	nA
Power Dissipation					
Total (P_{TOTAL})			163.1	180	mW
V_{CC} Power (P_{VCC})					
Normal Mode (Operational)			136.8	151.2	mW
Normal Mode (Static)			6.1	7.2	mW
Shutdown Mode			363.6	720	μW
V_{LOGIC} Power (P_{VLOGIC})	正のフルスケールでのアナログ入力				
Normal Mode (Static)			36	720	nW
Normal Mode (Operational)			26.3	29	mW
Shutdown Mode		36	720	nW	

タイミング仕様

特に指定のない限り、 $V_{CC} = 3.0V \sim 3.6V$ 、 $V_{LOGIC} = 1.65V \sim 3.6V$ 、 $V_{REF} = 2.5V$ 、 $T_A = -40^{\circ}C \sim +125^{\circ}C$ 。SCLKの周波数 $\geq 70MHz$ の場合は、負荷容量 (C_{LOAD}) = 10pF。SCLKの周波数 $< 70MHz$ の場合は、負荷容量 (C_{LOAD}) = 20pF。

パラメータの説明で、多機能ピンの特定の機能について示している箇所では、「 \overline{ALERT} 」のように、仕様に関するピン名のみを示しています。多機能ピンのすべての機能を含むピン名については、ピン配置およびピン機能の説明のセクションを参照してください。

表 4.

Parameter	Min	Typ	Max	Unit	Description
t _{CYC}	250			ns	Time between conversions
t _{SCLKED}	5			ns	\overline{CS} falling edge to first SCLK falling edge
t _{SCLK}	12.5			ns	SCLK period
t _{SCLKH}	5.5			ns	SCLK high time
t _{SCLKL}	5.5			ns	SCLK low time
t _{CSH}	20			ns	\overline{CS} pulse width
t _{QUIET}	20			ns	Interface quiet time prior to conversion
t _{SDOEN}					\overline{CS} low to SDOA and SDOB enabled
			5.5	ns	$V_{LOGIC} \geq 2.25V$
			8	ns	$1.65V \leq V_{LOGIC} < 2.25V$
t _{SDOH}	2				SCLK rising edge to SDOA and SDOB hold time
t _{SDOS}					SCLK rising edge to SDOA and SDOB setup time
			5	ns	$V_{LOGIC} \geq 2.25V$
			8	ns	$1.65V \leq V_{LOGIC} < 2.25V$
t _{SDOT}			8	ns	\overline{CS} rising edge to SDOA and SDOB high impedance
t _{SDIS}	4			ns	SDI setup time prior to SCLK falling edge
t _{SDIH}	4			ns	SDI hold time after SCLK falling edge
t _{SCLKCS}	0			ns	SCLK rising edge to \overline{CS} rising edge
t _{CONVERT}			190	ns	Conversion time
t _{ACQUIRE}	110			ns	Acquire time
t _{RESET}					Valid time to start conversion after software reset (see Figure 35)
		250		ns	Valid time to start conversion after soft reset
		800		ns	Valid time to start conversion after hard reset
t _{POWERUP}					Supply active to conversion
			5	ms	First conversion allowed
			11	ms	Settled to within 1% with internal reference
			5	ms	Settled to within 1% with external reference
t _{REGWRITE}			5	ms	Supply active to register read write access allowed
t _{STARTUP}					Exiting shutdown mode to conversion
			11	ms	Settled to within 1% with internal reference
			10	μs	Settled to within 1% with external reference
t _{CONVERT0}	6	8	10	ns	Conversion time for first sample in oversampling (OS) normal mode
t _{CONVERTx}		$t_{CONVERT0} + (250 \times (x - 1))$		ns	Conversion time for x th sample in OS normal mode
t _{ALERTS}			220	ns	Time from \overline{CS} to \overline{ALERT} indication
t _{ALERTC}			10	ns	Time from \overline{CS} to \overline{ALERT} clear
t _{ALERTS_NOS}			20	ns	Time from internal conversion with exceeded threshold to \overline{ALERT} indication

タイミング図




図2. シリアル・インターフェースのタイミング図




図3. 内部変換取得時間




図4. 変換までのパワーアップ時間




図5. レジスタの読書きアクセスまでのパワーアップ時間




図6. シャットダウン・モードからノーマル・モードまでの時間




図7. OSノーマル・モードでの変換タイミング




図8. ALERTのタイミング

22938-008

絶対最大定格

表 5.

Parameter	Rating
V _{CC} to GND	-0.3 V to +4 V
V _{LOGIC} to GND	-0.3 V to +4 V
Analog Input Voltage to GND	-0.3 V to V _{REF} + 0.3 V, or V _{CC} + 0.3 V
Digital Input Voltage to GND	-0.3 V to V _{LOGIC} + 0.3 V
Digital Output Voltage to GND	-0.3 V to V _{LOGIC} + 0.3 V
REFIO Input to GND	-0.3 V to V _{CC} + 0.3 V
Input Current to Any Pin Except Supplies	±10 mA
Temperature Range	
Operating	-40°C to +125°C
Storage	-65°C to +150°C
Maximum Junction Temperature	150°C
Pb-Free Soldering Reflow Temperature	260°C

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。これはストレス定格のみを定めたものであり、本規格の動作セクションに記載する規定値以上でデバイスが正常に動作することを示唆するものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。PCBの熱設計には、細心の注意を払う必要があります。

θ_{JA}は、1立方フィートの密閉容器内で測定された、自然対流での周囲とジャンクションの間の熱抵抗です。θ_{JC}は、ジャンクションとケースの間の熱抵抗です。

表 6. 熱抵抗

Package Type	θ _{JA}	θ _{JC}	Unit
CP-24-25 ¹	48.4	0.43 ²	°C/W

1 テスト条件1：熱抵抗のシミュレーション値は、4つのサーマル・ビアを備えたJEDEC 2S2Pサーマル・テスト・ボードに基づいています。JEDEC JESDS1を参照してください。

2 テスト条件2：冷却板をパッケージの表面に取り付け、露出パッドで測定しています。

静電放電（ESD）定格

以下のESD情報は、ESDに敏感なデバイスを取り扱うために示したのですが、対象はESD保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001準拠の人体モデル（HBM）。

電界誘起帯電デバイス・モデル（FICDM）は、ANSI/ESDA/JEDEC JS-002規格に基づいています。

AD7381-4のESD定格

表 7. AD7381-4、24ピンLFCSP

ESD Model	Withstand Threshold (V)	Class
HBM	±4000	3A
FICDM	±1250	C3

ESDに関する注意



ESD（静電放電）の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術であるESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明




図9. ピン配置

表 8. ピン機能の説明

ピン番号	記号	説明
1, 5, 14, 16	GND	グラウンド基準ポイント。これらのピンは、デバイスの全回路に対するグラウンド基準ポイントです。
2	V _{LOGIC}	ロジック・インターフェースの電源電圧 (1.65V~3.6V)。1μFのコンデンサを使用して、このピンをGNDからデカップリングします。
3	REGCAP	内蔵レギュレータの電圧出力に対するデカップリング・コンデンサ・ピン。1μFのコンデンサを使用して、このピンをGNDからデカップリングします。このピンの標準電圧は1.9Vです。
4	V _{CC}	電源入力電圧。3.0 V~3.6 V。このピンは1μFのコンデンサを使用してGNDからデカップリングします。
6, 7	A _{IND-} , A _{IND+}	ADC Dのアナログ入力。これらのアナログ入力は完全差動ペアを構成します。
8, 9	A _{INC-} , A _{INC+}	ADC Cのアナログ入力。これらのアナログ入力は完全差動ペアを構成します。
10, 11	A _{INB-} , A _{INB+}	ADC Bのアナログ入力。これらのアナログ入力は完全差動ペアを構成します。
12, 13	A _{INA-} , A _{INA+}	ADC Aのアナログ入力。これらのアナログ入力は完全差動ペアを構成します。
15	REFCAP	バンドギャップ・リファレンスのデカップリング・コンデンサ・ピン。このピンは、0.1μFのコンデンサを使用してGNDからデカップリングします。このピンの標準電圧は2.5Vです。デバイスが外部リファレンスで動作するように設定されている場合、0.1μFのコンデンサは不要です。
17	REFIO	リファレンス入力。2.5V~3.3Vの外部リファレンスをこのピンに入力できます。このピンにはデカップリングが必要です。このピンとGNDの間には1μFのコンデンサを接続します。
18	$\overline{\text{CS}}$	チップ・セレクト入力。アクティブ・ローのロジック入力。この入力は、AD7381-4の変換開始とシリアル・データ転送のフレーミングの2通りの機能を提供します。
19	SDOA	シリアル・データ出力A。このピンは、変換結果およびレジスタの内容にアクセスするためのシリアル・データ出力ピンとして機能します。
20	SDOB	シリアル・データ出力B。このピンは、変換結果にアクセスするためのシリアル・データ出力ピンとして機能します。
21	SDI	シリアル・データ入力。このピンは、内蔵コントロール・レジスタに書き込まれたデータを提供します。
22	SCLK	シリアル・クロック入力。このシリアル・クロック入力は、ADCとのデータ転送に使用します。
23	SDOC	シリアル・データ出力C。このピンは、変換結果およびレジスタの内容にアクセスするためのシリアル・データ出力ピンとして機能します。
24	SDOD/ $\overline{\text{ALERT}}$	シリアル・データ出力D (SDOD)。このピンは、変換結果にアクセスするためのシリアル・データ出力ピンとして機能します。 アラート表示出力 ($\overline{\text{ALERT}}$)。このピンは、ローになることで変換結果が設定閾値を超えたことを示すアラート・ピンとして機能します。 このピンは、上記のようにシリアル・データ出力ピン、またはアラート表示出力ピンとして機能できます。
Not applicable	EPAD	露出パッド。露出パッドはグラウンドに接続する必要があります。

代表的な性能特性




図10. 高速フーリエ変換 (FFT)、1kHzの入カトーン、
-0.5dBFS、内部リファレンス=2.5V




図11. FFT、1kHzの入カトーン、-0.5dBFS、外部リファレンス=
3.3V




図12. INLとコードの関係




図13. DNLとコードの関係




図14. コードのヒストグラム




図15. SNRと周波数の関係




図16. THDと周波数の関係




図19. THDと温度の関係




図17. SINADと周波数の関係




図20. SINADと温度の関係




図18. S/N比の温度特性




図21. 動的電流と温度の関係




図22. 動的電流とスループット・レートの関係




図23. S/N比とオーバーサンプリング比の関係、相加平均




図24. S/N比とオーバーサンプリング比の関係、移動平均




図25. CMRRとリップル周波数の関係




図26. PSRRとリップル周波数の関係

用語の定義

微分非直線性 (DNL)

理想的なADCでは、コード遷移は1LSBだけ離れた位置で発生します。DNLとは、この理想値からの最大偏差のことです。多くの場合、DNLはノー・ミス・コードが確保される分解能で仕様規定されます。

積分非直線性 (INL)

INLは、負のフルスケールと正のフルスケールを結ぶ直線と個々のコードとの偏差です。最初のコード遷移より $\frac{1}{2}$ LSBだけ手前の点を負のフルスケールとして使います。正のフルスケールは、最後のコード遷移を1LSB上回ったレベルとして定義されます。偏差は各々のコードの中央から真の直線までの距離として測定されません。

ゲイン誤差

最初の遷移 (100...000から100...001) は負の公称フルスケールより $\frac{1}{2}$ LSB上のレベルで発生します。最後の遷移 (011...110から011...111) は、公称フルスケールより1LSB低いアナログ電圧で発生します。ゲイン誤差とは、最後の遷移の実際のレベルと最初の遷移の実際のレベルとの差が、理論値レベルの差とどれだけ異なるかを示すものです。

ゲイン誤差ドリフト

1°Cの温度変化あたりのゲイン誤差の変化。

ゲイン誤差マッチング

ゲイン誤差マッチングは、負のフルスケール誤差の入力チャンネル間の差と正のフルスケール誤差の入力チャンネル間の差です。

ゼロ誤差

ゼロ誤差は、理想的なミッドスケール電圧 (0V) とミッドスケール出力コード (0LSB) を生成する実際の電圧との差です。

ゼロ誤差温度ドリフト

ゼロ誤差温度ドリフトは、1°Cの温度変化あたりのゼロ誤差の変化です。

ゼロ誤差マッチング

ゼロ誤差マッチングは、入力チャンネル間のゼロ誤差の差です。

S/N比 (SNR)

S/N比は、ナイキスト周波数を下回るすべてのスペクトル成分 (高調波成分と直流成分を除く) のrms総和に対する実際の入力信号のrms値の比です。S/N比の単位はデシベルです。

スプリアスフリー・ダイナミック・レンジ (SFDR)

SFDRは、入力信号の実効値振幅とピーク・スプリアス信号との差で、単位はデシベル (dB) です。

全高調波歪み (THD)

THDは、フルスケール入力信号のrms値に対する最初の5次高調波成分の実効値総和の比率で、単位はデシベルです。

信号/ノイズ+歪み (SINAD) 比

SINADは、ナイキスト周波数を下回るすべてのスペクトル成分のrms総和 (高調波成分は含むが、直流成分は除く) に対する実際の入力信号のrmsの比です。SINADの単位はデシベルです。

同相ノイズ除去比 (CMRR)

CMRRは、 A_{INx+} と A_{INx-} のコモンモード電圧に印加された周波数 f の200mV_{p-p}サイン波の電力に対する、周波数 f のADC出力電力の比です。CMRRはデシベルで表されます。

$$CMRR = 10 \log(P_{ADC_IN}/P_{ADC_OUT})$$

ここで、

P_{ADC_IN} は A_{INx+} および A_{INx-} 入力に印加される周波数 f でのコモンモード電力、

P_{ADC_OUT} は、周波数 f でのADCの出力電力です。

アパーチャ遅延

アパーチャ遅延はアキュジション性能の尺度で、 \overline{CS} 入力の立下がりエッジから入力信号が変換のために保持されるまでの時間です。

アパーチャ遅延マッチ

アパーチャ遅延マッチは、ADCチャンネル間のアパーチャ遅延の差です。

アパーチャ・ジッタ

アパーチャ・ジッタはアパーチャ遅延の変動です。

動作原理

回路説明

AD7381-4は、高速で完全差動の14ビット・クワッドSAR A/Dコンバータです。このデバイスは、3.0V~3.6Vの電源で動作し、最大4MSPSのスループット・レートを特長としています。

AD7381-4は、逐次比較ADC4個と、個別のデータ出力ピン4本を備えたシリアル・インターフェース1個で構成されています。24ピンLFCSPに収容されており、各種代替ソリューションに比べてスペースを大幅に節約できるという利点をもたらします。

データにはデバイスのシリアル・インターフェースを介してアクセスできます。インターフェースは、2つ、4つまたは1つのシリアル出力で動作できます。AD7381-4は、2.5Vの内部リファレンス(10 ppm/°C)を備えています。外部リファレンスが必要な場合は、内部リファレンスをディスエーブルし、2.5V~3.3Vの範囲の外部リファレンス電圧を供給できます。内部リファレンスをシステムの別の場所で使用する場合は、リファレンス出力をバッファする必要があります。差動アナログ入力範囲は $V_{CM} \pm V_{REF}/2$ です。

AD7381-4は、性能向上のためのオーバーサンプリング・ブロックを内蔵しています。相加平均オーバーサンプリング・モードと移動平均オーバーサンプリング・モードを使用可能です。変換間の消費電力を節約できるパワーダウン・オプションも備わっています。デバイスの設定は、インターフェースのセクションで説明するように、標準的なシリアル・インターフェースを介して行うことができます。

コンバータの動作

AD7381-4には4個の逐次比較ADCがあり、それぞれが2個の容量性DACを中心に構成されています。図27にこれらのADCの1つのアキュイジション・フェーズの簡略化回路図、図28に変換フェーズの簡略化回路図を示します。ADCは、コントロール・ロジック、SAR、2個の容量性DACで構成されています。図27（アキュイジション・フェーズ）では、SW3は閉じて、SW1とSW2は位置Aにあります。コンパレータは平衡状態を維持しており、サンプリング・コンデンサ（ C_s ）アレイは入力で差動信号を取得できます。




図27. ADCアキュイジション・フェーズ

ADCが変換を開始すると（図28）、SW3が開いて、SW1とSW2が位置Bに移動し、コンパレータが非平衡状態になります。変換を開始すると、入力は両方とも切断されます。コントロール・ロジックと電荷再配分式DACを使って、サンプリング・コンデンサ・アレイに対して一定量の電荷を加算および減算して、コンパレータを平衡状態に戻すようにします。コンパレータが均衡状態に戻ると、変換が完了します。コントロール・ロジックはADCの出力コードを生成します。A_INX+ピンおよびA_INX-ピンの駆動源の出力イ

ンピーダンスはマッチングさせる必要があります。マッチングしていない場合、2つの入力のセットリング・タイムが異なり、誤差が生じます。




図28. ADC変換フェーズ

アナログ入力構造

図29に、AD7381-4のアナログ入力構造の等価回路を示します。4個のダイオードにより、アナログ入力のESD保護機能を実現しています。アナログ入力信号が電源レールを300mV以上上回ることはないよう、注意してください。この制限を超えると、ダイオードが順方向バイアスとなり、基板への導通が発生します。各ダイオードがデバイスに回復不能な損傷を与えない最大電流は10mAです。

図29に示すコンデンサC1は通常3pFで、主にピン容量によって決まります。抵抗R1はスイッチのオン抵抗で構成される集中定数コンポーネントです。この抵抗の値は通常約200Ωです。C2コンデンサはADCのサンプリング・コンデンサで、容量は15pF（代表値）です。




図29. 等価アナログ入力回路、変換フェーズスイッチ開、トラック・フェーズスイッチ閉

ADCの伝達関数

AD7381-4では、2.5V~3.3Vのリファレンスを使用します。
AD7381-4は、アナログ入力 (A_{INx+}およびA_{INx-}) の差動電圧をデジタル出力に変換します。

変換結果はMSBファーストで、2の補数で表されます。LSBの大きさは(2 × V_{REF})/2^Nで、NはADCの分解能です。ADCの分解能は、選択したデバイスの分解能と分解能増強モードが有効かどうかによって決まります。表9に、異なる分解能と異なるリファレンス電圧に対するLSBの大きさを、マイクロボルト単位で示します。

AD7381-4の理想伝達特性を図30に示します。





図30. ADCの理想的な伝達関数 (FSRはフルスケール・レンジ)

表 9. LSBの大きさ

Resolution (Bits)	2.5 V Reference (μV)	3.3 V Reference (μV)
14	305.2	402.8
16	76.3	100.7



- NOTES
1. V- IS THE EXTERNAL SUPPLY VOLTAGE (-2.5 V) FOR THE DRIVER AMPLIFIER.
 2. PLACE DECOUPLING CAPACITORS CLOSE TO (IDEALLY, RIGHT UP AGAINST) THE DEVICE SUPPLY PINS AND REFERENCE PIN.

図31. 代表的なアプリケーション回路

アプリケーション情報

AD7381-4の代表的なアプリケーション回路を図31に示します。図に示すように、 V_{CC} ピン、 V_{LOGIC} ピン、REGCAPピン、REFIOピンを適切なデカップリング・コンデンサを用いてデカップリングします。露出パッドはデバイス上の回路のグラウンド基準ポイントとなるもので、ボードのグラウンドに接続する必要があります。

差動RCフィルタをアナログ入力に配置することで最適な性能を確保できます。代表的なアプリケーションでは、 $R = 33\Omega$ 、 $C1 = 68pF$ 、 $C2 = 68pF$ とすることを推奨します。このRCの組み合わせは、AD7381-4の全チャンネルに対し同じであることが必要です。

AD7381-4の4つの差動チャンネルは $0V \sim V_{REF}$ の入力電圧範囲に対応し、幅広いコモンモード電圧を備えているため、様々な信号の変換が可能です。これらのアナログ入力ピン ($A_{INx\pm}$) はアンプを使用して容易に駆動できます。表10に、このアプリケーションに最適で付加価値を高める推奨ドライバ・アンプを示します。

AD7381-4の性能は、デジタル・インターフェースのノイズの影響を受ける可能性があります。この影響はボード・レイアウトと設計に依存します。デジタル・ラインとデジタル・インターフェースの距離を最小にするか、 100Ω の抵抗をSDOAピン、SDOBピン、SDOCピン、SDOD/ALERTピンの近くに直列に配置して、AD7381-4にカップリングするデジタル・インターフェースからのノイズを抑制します。

AD7381-4は、ADR4533やADR4525などの、 $2.5V \sim 3.3V$ の超低ノイズで高精度の電圧リファレンスを外部電圧源として使用することができます。 $1\mu F$ のリザーバ・コンデンサをREFIOとグラウンドの間に接続することを推奨します。この外部リファレンス電圧をアプリケーション内の別の回路で用いる場合、例えば、ドライバ・アンプのコモンモード電圧として用いる場合、安定なリファレンスを実現するためにADA4807-2などのバッファ・アンプを用いることを推奨します。

電源

代表的なアプリケーションでは、図31のように、AD7381-4の回路はシステムに給電する $5V (V_+)$ 電源で駆動できます。この $5V (V_+)$ はADP7104で供給できます。ADCドライバには、 $5V (V_+)$ と反転チャージ・ポンプADP5600からの $-2.5V (V_-)$ が供給されます。このADP5600は $5V$ を $-5V$ に変換し、次いでこれをADP7182低ノイズ電圧レギュレータに送り $-2.5V$ を出力します。2つの個別の電源が低ドロップアウト・レギュレータから引き出され、AD7381-4のアナログ回路用の V_{CC} 電源およびデジタル・インターフェース用の V_{LOGIC} 電源に供給されます。ADP166のような非常に低静止電流のLDOレギュレータは、代表的な V_{CC} および V_{LOGIC} レベルである $1.2V \sim 3.3V$ の範囲の固定電圧を出力する最適な電源です。 V_{CC} 電源と V_{LOGIC} 電源は $1\mu F$ のコンデンサを使用して個別にデカップリングする必要があります。更に、LDOレギュレータもAD7381-4に電力を供給します。この内部レギュレータは、デバイスの内部使用専用として $1.9V$ 電源を供給します。REGCAPピンは、 $1\mu F$ のコンデンサでGNDからデカップリングします。

パワーアップ

AD7381-4は、電源シーケンシングによって容易に損傷することはありません。 V_{CC} および V_{LOGIC} には、どのシーケンスでも印加できます。外部リファレンスは、 V_{CC} および V_{LOGIC} 供給後に印加する必要があります。アナログ信号とデジタル信号は、外部リファレンス供給後に印加する必要があります。

AD7381-4では、 V_{CC} および V_{LOGIC} に印加してからADCの変換結果が安定するまでに、 $t_{POWERUP}$ の時間が必要です。セットアップ時間が経過する前にAD7381-4にインターフェース接続を行っても、ADCの動作に悪影響はありません。パワーアップ時の推奨シグナル・コンディションについては図4を参照してください。パワーアップ後にソフトウェア・リセットを行うことを強く推奨します（詳細についてはソフトウェア・リセットのセクションを参照）。ただし、ソフトウェア・リセット中の変換結果は、データシートの仕様を満足していない可能性があります。

表 10. シグナル・チェーンの部品

Companion Devices	Part Name	Description	Typical Application
ADC Driver	ADA4896-2	1 nV/ \sqrt{Hz} , rail to rail output amplifier	Precision, low noise, high frequency
	ADA4940-2	Ultra low power, full differential, low distortion amplifier	Precision, low density, low power
	ADA4807-2	1 mA, rail to rail output amplifier	Precision, low power, high frequency
External Reference	ADR4525	Ultralow noise, high accuracy voltage reference	2.5 V reference voltage
	ADR4533	Ultralow noise, high accuracy voltage reference	3.3 V reference voltage
Reference Buffer	ADA4807-2	1 mA, rail to rail output amplifier	Precision, low power, high frequency
LDO Regulator	ADP166	Very low quiescent, 150 mA LDO regulator	3.0 V to 3.6 V supply for V_{CC} and V_{LOGIC}
	ADP7104	Low noise, CMOS, LDO regulator	5 V supply
	ADP7182	Low noise line regulator	$-2.5 V$ supply for ADC driver amplifier
	ADP5600	Interleaved inverting charge pump with negative LDO	Voltage inverter for negative supply

動作モード

AD7381-4には、デバイスの動作モードを制御できる設定レジスタがいくつか内蔵されています。

オーバーサンプリング

オーバーサンプリングは、アナログ電子機器において広く使用されている手法で、ADCの結果の精度を向上することができます。アナログ入力サンプルを複数取得して平均化することで、ADCの量子化ノイズや熱ノイズ（kTCノイズ）に由来するノイズ成分を削減します。AD7381-4には、オーバーサンプリング機能が内蔵されており、相加平均と移動平均の2つのオーバーサンプリング・モードを設定可能です。

このオーバーサンプリング機能は、CONFIGURATION 1レジスタのOS_MODEビットとOSRビットをプログラムして設定します。

相加平均オーバーサンプリング

相加平均オーバーサンプリング・モードは、出力データ・レートが低くなるのが許容されるアプリケーションと、S/N比やダイナミック・レンジが高いことが必要なアプリケーションで使用できます。相加平均には、多数のサンプリングを行い、それらを加算し、その結果をサンプリング数で除するというプロセスが含まれます。このプロセスの結果がデバイスから出力されます。プロセスが完了すると、サンプリングしたデータはクリアされます。

相加平均オーバーサンプリング・モードは、OS_MODEビットをロジック0にし、OSRビットを有効な非ゼロ値とすることで設定されます。OSRビットに書き込みを行うと、レジスタが更新されるま

で2サイクル分の遅延が生じます。つまり、OSRビットに書き込みを行った後、更新されたOSRビットに従って変換結果がクロックアウトされるまでに2つの変換サイクルが実行されます。デジタル・フィルタのオーバーサンプリング比は、オーバーサンプリング・ビットOSRを使用して制御します（表11参照）。各種オーバーサンプリング・レートを選択するためのオーバーサンプリング・ビットのデコードを表11に示します。出力結果は、14ビットの分解能にデシメートされます。必要に応じて、CONFIGURATION 1レジスタの分解能増強ビット（RES）を設定することで分解能を追加できます。詳細については分解能増強のセクションを参照してください。

OSRビットで定義されたサンプル数（n）が取得、加算されて、nで除算されます。最初のADC変換は \overline{CS} の立下がりエッジで開始され、オーバーサンプリング中の後続の全サンプリングは、AD7381-4内部で制御されます。追加のnサンプルのサンプリング・レートは、デバイスの最大サンプリング・レート時で4MSPSです。データは、次のシリアル・インターフェース・アクセスでリードバックできます。この平均化手法の適用後、計算に使用されたサンプル・データは破棄されます。これは、アプリケーションが新たな変換結果を必要とするたびに繰り返されるプロセスで、 \overline{CS} の次の立下がりエッジで開始されます。

出力データ・レートはオーバーサンプリング比分だけ低下するため、データ転送に必要なシリアル・ペリフェラル・インターフェース（SPI）のSCLK周波数が、これに応じて減少します。

表 11. 相加平均オーバーサンプリングの概要

OSR, Bits[2:0]	OS Ratio	SNR (dB Typical)				Data Output Rate (kSPS Maximum)
		2.5 V Internal Reference		3.3 V External Reference		
		RES = 0	RES = 1	RES = 0	RES = 1	
000	No OS	85	85	85	85.2	4000
001	2	85	88	85	88.2	1500
010	4	85	91.1	85	91.3	750
011	8	85	93	85.5	93.1	375
100	16	85.7	94.6	85.7	94.4	187.5
101	32	85.9	95.6	85.8	95.5	93.75
110	Invalid	Not applicable	Not applicable	Not applicable	Not applicable	Not applicable
111	Invalid	Not applicable	Not applicable	Not applicable	Not applicable	Not applicable




図32. 相加平均オーバーサンプリングの動作

移動平均オーバーサンプリング

移動平均オーバーサンプリング・モードは、出力データ・レートを高くすることが必要なアプリケーションと、S/N比やダイナミック・レンジが高いことが必要なアプリケーションで使用できます。移動平均オーバーサンプリングは、多数のサンプリングを行い、それらを加算し、その結果をサンプリング数で除するというプロセスで構成されます。このプロセスの結果がデバイスから出力されます。プロセスが完了しても、サンプリングしたデータはクリアされません。移動平均オーバーサンプリング・モードでは、平均計算において、最新のサンプルの先入れ先出し (FIFO) バッファを使用し、それによりADCスループット・レートと出力データ・レートを同じ状態に維持できます。

移動平均オーバーサンプリング・モードは、OS_MODEビットをロジック1にし、OSRビットを有効な非ゼロ値とすることで設定されます。デジタル・フィルタのオーバーサンプリング比は、オーバーサンプリング・ビットOSRを使用して制御します (表12参照)。各種オーバーサンプリング・レートを選択するためのオーバーサンプリング・ビットのデコードを表12に示します。出力結

果は、AD7381-4用に16ビットの分解能にデシメートされます。必要に応じて、CONFIGURATION 1レジスタの分解能増強ビットを設定することで分解能を追加できます。詳細については、分解能増強のセクションを参照してください。

移動平均オーバーサンプリング・モードでは、ADCの全変換はCSの立下がりエッジで制御と開始が行われます。変換が完了すると、結果はFIFOにロードされます。FIFOの長さは、オーバーサンプリング比の設定によらず8です。FIFOは、パワーオン・リセット (POR) 後の最初の変換、ソフトウェア制御のハード・リセットまたはソフト・リセット後の最初の変換、または、REFSELビットがトグルされた後の最初の変換で満たされます。新しい変換結果は、OSRビットおよびOS_MODEビットのステータスに関わらず、各ADC変換完了時にFIFOにシフトされます。この変換によって、FIFOが満たされるのを待たずに、オーバーサンプリングなしのモードから移動平均オーバーサンプリングへの継ぎ目のない遷移や、様々な移動平均オーバーサンプリング比が可能となります。

OSRビットで定義されたサンプル数 (n) がFIFOから取得、加算され、その結果がnで除算されます。

表 12. 移動平均オーバーサンプリングの概要

OSR, Bits[2:0] ¹	OS Ratio	SNR (dB Typical)				Data Output Rate (kSPS Maximum)
		2.5 V External Reference		3.3 V External Reference		
		RES = 0	RES = 1	RES = 0	RES = 1	
000	No OS	84.4	84.8	84.2	85.2	4000
001	2	84.4	87.6	84.5	88.0	4000
010	4	84.9	90.4	85.0	90.9	4000
011	8	85.3	92.3	85.4	92.8	4000
1XX	Invalid	Not applicable	Not applicable	Not applicable	Not applicable	Not applicable




図33. 移動平均オーバーサンプリング・モードの設定

分解能増強

AD7381-4の分解能と出力データ・サイズのデフォルト値は14ビットです。内蔵のオーバーサンプリング機能を有効化すると、このデフォルトの分解能を上回るADC性能が可能になります。この性能向上を実現するために、2ビットの分解能を追加することができます。CONFIGURATION 1レジスタのRESビットをロジック1に設定し、AD7381-4を有効なオーバーサンプリング・モードにした場合、AD7381-4の変換結果のサイズは16ビットになります。このモードでは、AD7381-4のデータを伝搬するために16SCLKサイクルが必要です。

アラート

アラート機能は範囲外インジケータで、変換結果が範囲を外れたことを示す初期インジケータとして使用できます。変換結果レジスタの値がアラート上限閾値レジスタのアラート上限値を超えた場合、またはアラート下限閾値レジスタのアラート下限値を下回った場合にアラート・イベントがトリガされます。アラート上限閾値レジスタとアラート下限閾値レジスタは、すべてのADCに共通です。閾値を設定する際には、アラートの上限閾値は常に下限閾値より大きな値にする必要があります。詳細なアラート情報には、アラート表示レジスタでアクセスできます。

このレジスタにはADCあたり2つのステータス・ビットがあり、1つは上限、もう1つは下限に対応しています。すべてのADCのアラート信号の論理ORにより、共通のアラート値が作成されます。この値は、SDOD/ $\overline{\text{ALERT}}$ ピンのALERT機能で出力されるよう設定できます。SDOD/ $\overline{\text{ALERT}}$ ピンは、CONFIGURATION 1レジスタおよびCONFIGURATION 2レジスタの次のビットを設定することで、ALERTに設定できます。

- SDOビットを0b00以外の任意の値に設定。
- ALERT_ENビットを1に設定。
- アラート上限閾値レジスタとアラート下限閾値レジスタに有効な値を設定。

アラート表示機能はオーバーサンプリング（移動平均モード、相加平均モード、および非オーバーサンプリング・モード）で使用できます。

SDOD/ $\overline{\text{ALERT}}$ ピンのアラート機能は、変換の終了時に更新されます。ALERTレジスタのアラート表示ステータス・ビットも更新され、次の変換の終了前に読み出す必要があります。

アラート表示レジスタのビット[7:0]は、アラート表示レジスタの内容を読み出すとクリアされます。SDOD/ $\overline{\text{ALERT}}$ ピンのアラート機能は、 $\overline{\text{CS}}$ の立下がりエッジでクリアされます。ソフトウェア

ア・リセットを発行しても、アラート表示レジスタのアラート・ステータスをクリアできます。

ALERTのタイミング図については、図8を参照してください。

電力モード

AD7381-4では、ノーマル・モードとシャットダウン・モードの2つの電力モードをCONFIGURATION 1レジスタで設定できます。これらの動作モードによって、柔軟なパワー・マネージメント・オプションが提供されるため、様々なアプリケーション条件に対して消費電力とスループット・レートの比を最適化できます。

AD7381-4の電力モードを設定するには、CONFIGURATION 1レジスタのPMODEビットをプログラムします。PMODEをロジック0に設定するとノーマル・モード、ロジック1に設定するとシャットダウン・モードになります。

ノーマル・モード

スループット・レートを最高速にするには、AD7381-4を通常動作モードに維持します。AD7381-4内の全ブロックが常にフルパワーとなり、ADC変換は必要に応じて $\overline{\text{CS}}$ の立下がりエッジで開始できます。AD7381-4が変換を行っていない場合は、デバイスは静的モードになり、消費電力は自動的に削減されます。変換を実行するには、追加電流が必要となります。そのため、AD7381-4の消費電力はスループットに応じて増加します。

シャットダウン・モード

スループット・レートを下げて消費電力を抑制する必要がある場合は、シャットダウン・モードを使用します。シャットダウン・モードにするには、各変換の間にADCをパワーダウンするか、高スループット・レートで一連の変換を実行した後、これらのバースト変換の間に比較的長い時間ADCをパワーダウンします。AD7381-4がシャットダウン・モードになると、すべてのアナログ回路がパワーダウンされます。シリアル・インターフェースはシャットダウン・モードの間もアクティブ状態のままなので、AD7381-4はシャットダウン・モードを終了することができます。

シャットダウン・モードに移行するには、CONFIGURATION 1レジスタの電力モード設定ビットPMODEに書き込みを行います。

AD7381-4は停止し、消費電流が削減されます。シャットダウン・モードを終了しノーマル・モードに戻るには、CONFIGURATION 1レジスタのPMODEビットをロジック0に設定します。すべてのレジスタ設定は、シャットダウン・モードを開始しても終了しても変わりません。シャットダウン・モードの終了後、回路がオンになってから変換を開始するまでには、十分な時間が必要です。




図34. 分解能増強

内部リファレンス／外部リファレンス

AD7381-4は、バッファ付き2.5V内部リファレンスを備えています。また、より正確なリファレンスやダイナミック・レンジが必要な場合は、外部リファレンスを使用できます。外部リファレンスは2.5V～3.3Vの範囲で供給できます。

リファレンスの選択（内部または外部）は、CONFIGURATION 1レジスタのREFSELビットによって設定します。REFSELを0に設定すると、内部リファレンス・バッファがイネーブルされます。外部リファレンスを使用する場合は、REFSELビットを1に設定し、REFIOピンに外部リファレンスを供給する必要があります。

ソフトウェア・リセット

AD7381-4には、ソフト・リセットとハード・リセットの2つのリセット・モードがあります。リセットは、CONFIGURATION 2レジスタのリセット・ビットに書き込むことで開始できます。

ソフト・リセットは、設定可能なレジスタの内容を保持しますが、インターフェースとADCブロックを更新します。すべての内蔵ステート・マシンは再初期化され、オーバーサンプリング・ブロックとFIFOは消去されます。アラート表示レジスタはクリアされます。リファレンスとLDOレギュレータの電源は供給されたままです。

ハード・リセットでは、ソフト・リセットでリセットされるブロックの他、すべてのユーザ・レジスタがデフォルト状態にリセットされ、リファレンス・バッファと内部発振器ブロックもリセットされます。




図35. ソフトウェア・リセット動作

診断セルフ・テスト

AD7381-4は、POR後またはソフトウェア・ハード・リセット後、診断セルフ・テストを実行し、デバイスに正しい設定がロードされるようにします。

セルフ・テストの結果は、アラート表示レジスタのSETUP_Fビットに示されます。SETUP_Fビットがロジック1にセットされた場合、診断セルフ・テストは不合格です。不合格になった場合、ソフトウェア・ハード・リセットが実行され、AD7381-4のレジスタはデフォルト状態にリセットされます。




図36. シャットダウン・モード動作

インターフェース

AD7381-4へのインターフェース接続は、シリアル・インターフェースを通じて行います。インターフェースは、 $\overline{\text{CS}}$ 、SCLK、SDOA、SDOB、SDOC、SDOD、SDIで構成されています。多機能ピンの特定の機能について説明した箇所では、「SDOD」のように仕様に関係するピン名のみを示しています。多機能ピンのすべての機能を含むピン名については、ピン配置およびピン機能の説明のセクションを参照してください。

$\overline{\text{CS}}$ 信号は、シリアル・データ転送をフレーミングし、ADC変換プロセスを開始します。 $\overline{\text{CS}}$ の立下がりエッジは、アナログ入力が増幅された時点でトラック&ホールドをホールド・モードにし、バスはスリーステートから取られます。ADCの変換動作は、内部発振器によって駆動され、SCLK信号には依存しません。

SCLK信号は、SDOA、SDOB、SDOC、SDOD、SDIの各信号を通じて、データをデバイスに同期させたり、同期を解除したりします。レジスタからの読書きを行うには、14 SCLKサイクル以上が必要です。変換の読出しに必要なSCLKサイクルの最小数は、デバイスの分解能と構成設定に依存します（表13参照）。

ADCの変換動作は、内部発振器によって駆動され、SCLK信号には依存しません。

AD7381-4には、SDOA、SDOB、SDOC、SDODの4つのシリアル出力信号があります。CONFIGURATION 2レジスタのSDOビットを設定することで、2線モード、1線モード、あるいは4線モードに設定できます。最大スループットを実現するには、2線モードまたは4線モードで使用して変換結果を読み出す必要があります。スループットを下げる必要がある場合や、オーバーサンプリングを使用する場合は、SDOA信号のみを使用する1線モードで変換結果を読み出すことができます。

分解能増強モードが有効な状態で、SPI読出しやSPI書込み、オーバーサンプリング・モードに巡回冗長性チェック（CRC）動作を設定すると、インターフェースの動作が変わる場合があります。正しい動作を確保するためにはCRCのセクションを参照してください。

変換結果の読出し

$\overline{\text{CS}}$ 信号によって変換プロセスが開始されます。 $\overline{\text{CS}}$ 信号がハイからローに遷移すると、ADC A、ADC B、ADC C、ADC Dの4つのADCが同時に変換を開始します。AD7381-4には1サイクルのリードバック遅延があります。そのため、変換結果は次のSPIアクセスで使用できます。次いで、 $\overline{\text{CS}}$ 信号をローで受けると、変換結果がシリアル出力ピンにクロックに同期して出力されます。次の変換もこの時点で開始されます。

変換結果は、AD7381-4の14ビットの結果としてデバイスからシフト出力されます。変換結果のMSBは、 $\overline{\text{CS}}$ の立下がりエッジでシフト出力されます。その他のデータは、シリアル・クロック（SCLK）入力の制御の下でデバイスからシフト出力されます。データはSCLKの立下がりエッジでシフト出力され、データ・ビットは立下がりエッジと立下がりエッジの両方で有効です。SCLKの最後の立下がりエッジの後、再度 $\overline{\text{CS}}$ をハイで受けると、シリアル・データ出力ピンは高インピーダンス状態に戻ります。

変換結果をシリアル・データ出力ピンに伝搬するのに必要なSCLKサイクル数は、設定されるシリアル動作モード、および分解能増強モードが有効かどうかによって異なります（詳細は、図37および表13を参照）。CRC読出しが有効になっている場合、CRC情報を伝搬するには、追加のSCLKパルスが必要です。詳細についてはCRCのセクションを参照してください。

$\overline{\text{CS}}$ 信号によって変換が開始され、データがフレーミングされるため、すべてのデータ・アクセスは1つのフレーム内で完了する必要があります。

表 13. 変換結果の読出しに必要なSCLKサイクル数 (n)

Interface Configuration	Resolution Boost Mode	CRC Read	No. of SCLK Cycles
4-Wire	Disabled	Disabled	14
	Enabled	Enabled	22
2-Wire	Disabled	Disabled	16
	Enabled	Enabled	24
1-Wire	Disabled	Disabled	28
	Enabled	Enabled	36
4-Wire	Disabled	Disabled	32
	Enabled	Enabled	40
2-Wire	Disabled	Disabled	56
	Enabled	Enabled	64
1-Wire	Disabled	Disabled	64
	Enabled	Enabled	72

シリアル4線モード

4線モードに設定するには、CONFIGURATION 2レジスタのSDOビットを0b10に設定します。4線モードでは、ADC Aの変換結果がSDOA、ADC Bの変換結果がSDOB、ADC Cの変換結果がSDOC、ADC Dの変換結果がSDODに出力されます。

シリアル2線モード

2線モードに設定するには、CONFIGURATION 2レジスタのSDOビットを0b00に設定します。2線モードでは、ADC AとADC Cの変換結果がSDOAに出力されます。ADC BとADC Dの変換結果はSDOBに出力されます。




図37. 変換結果の読出し

シリアル1線モード

スループット・レートが遅くても構わないアプリケーションや、相加平均オーバーサンプリングを使用するアプリケーションでは、1線モードで動作するようシリアル・インターフェースを設定できます。1線モードでは、ADC A、ADC B、ADC C、ADC Dの変換結果がSDOAに出力されます。すべてのデータを伝搬するには、追加のSCLKサイクルが必要です。まずADC Aのデータが出力され、次いでADC B、ADC C、ADC Dの変換結果が出力されます。

低遅延リードバック

AD7381-4のインターフェースには、図38に示すように、1サイクル分の遅延があります。低スループット・レートで動作するアプリケーションの場合、変換結果の読出しの遅延を減少できます。変換時間 ($t_{CONVERT}$) の終了後、変換を開始した最初のCSパルス後の2番目のCSパルスを使用して、変換結果をリードバックできます。この動作を図41に示します。




図38. 変換結果の読出し、4線モード




図39. 変換結果の読出し、2線モード




図40. 変換結果の読出し、1線モード




図41. 低スループットでの低遅延

デバイス・レジスタからの読出し

デバイス内のすべてのレジスタは、シリアル・インターフェースを介して読み出すことができます。レジスタを読み出すには、レジスタの読出しコマンドを発行した後、有効なコマンドまたは無操作コマンド (NOP) のいずれかの追加SPIコマンドを発行します。読出しコマンドのフォーマットを表16に示します。読出しコマンドを選択するには、ビットD15を0に設定する必要があります。ビット [D14:D12] には、レジスタのアドレスが格納されます。後続の12ビット (ビット[D11:D0]) は無視されます。

デバイス・レジスタへの書込み

AD7381-4のすべての読出し/書込みレジスタに、シリアル・インターフェースを介して書き込むことができます。SPIの書込みアクセスの長さは、CRCの書込み機能によって決まります。SPIアクセスは、CRCの書込みが無効な場合は16ビット、CRC書込みが有効な場合は24ビットです。書込みコマンドのフォーマットを表16に示します。書込みコマンドを選択するには、ビットD15を1に設定する必要があります。ビット [D14:D12] には、レジスタのアドレスが格納されます。後続の12ビット (ビット [D11:D0]) には、選択したレジスタに書き込むデータが格納されます。

CRC

AD7381-4にはCRCチェックサム・モードがあり、これを使用してデータ伝送中のエラーを検出することで、インターフェースの堅牢性を向上させることができます。CRC機能は、SPIインターフェ

ースの読出しと書込みに対して個別に選択できます。例えば、SPI書込みにはCRC機能を有効化してデバイス設定の予期しない変更を防止する一方、SPI読出しに対してはCRC機能を有効化せずに高いスループットを維持することができます。CRC機能は、CONFIGURATION 1レジスタのCRC_WビットとCRC_Rビットを設定することで制御されます。

CRC読出し

有効化すると、変換結果またはレジスタ読出しに8ビットからなるCRCが付加されます。CRCはADC A、ADC B、ADC C、ADC Dの変換結果で計算され、SDOAに出力されます。また、CRCはレジスタ読出し出力についても計算され、付加されます。

CRC読出し機能は、2線SPIモード、1線SPIモード、4線SPIモード、分解能増強モードで使用できます。

CRC書込み

CRC書込み機能を有効化するには、CONFIGURATION 1レジスタのCRC_Wビットを1に設定する必要があります。CRC_Wビットを1に設定してCRC機能を有効化するには、リクエスト・フレームに有効なCRCが付加されている必要があります。

CRC機能が有効化されると、有効なCRCコマンドを備えていない限りすべてのレジスタ書込みリクエストは無視されます。有効なCRCは、CRC書込み機能を有効にする場合にも無効にする場合にも必要です。




図42. レジスタ読出し





図43. レジスタ書込み



22038-030

図44. CRCの動作

レジスタ

AD7381-4にはデバイス設定用に、ユーザ設定可能なレジスタが内蔵されています。表15に、AD7381-4で使用可能な全レジスタの概要を示します。

レジスタは、読出し/書込み (R/W) または読出し専用 (R) です。書込み専用レジスタへの読出しリクエストは無視されます。読出し専用レジスタへの書込みリクエストは無視されます。NOPレジスタと予備レジスタへの書込みは無視されます。NOPレジスタまたは予備レジスタへの読出しリクエストは無操作とみなされ、次のSPIフレームで送信されるデータは変換結果となります。

表 15. レジスタの説明

Reg	Name	Bits	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Reset	RW	
			Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0			
0x1	Configuration 1	[15:8]	ADDRESSING				RESERVED		OS_MODE	OSR, Bit 2	0x0000	R/W	
		[7:0]	OSR, Bits[1:0]		CRC_W	CRC_R	ALERT_EN	RES	REFSEL	PMODE			
0x2	Configuration 2	[15:8]	ADDRESSING				RESERVED		SDO		0x0000	R/W	
		[7:0]	RESET										
0x3	Alert indication	[15:8]	ADDRESSING				RESERVED		CRCW_F	SETUP_F	0x0000	R	
		[7:0]	AL_D_HIGH	AL_D_LOW	AL_C_HIGH	AL_C_LOW	AL_B_HIGH	AL_B_LOW	AL_A_HIGH	AL_A_LOW			
0x4	Alert low threshold	[15:8]	ADDRESSING				ALERT_LOW, Bits[11:8]					0x0800	R/W
		[7:0]	ALERT_LOW, Bits[7:0]										
0x5	Alert high threshold	[15:8]	ADDRESSING				ALERT_HIGH, Bits[11:8]					0x07FF	R/W
		[7:0]	ALERT_HIGH, Bits[7:0]										

レジスタのアドレス指定

AD7381-4でのシリアル・レジスタ転送は、16のSCLKサイクルで構成されます。デバイスに書き込まれた4つのMSBは、どのレジスタが指定されているか判断するためにデコードされます。この4つのMSBは、レジスタ・アドレス (REGADDR)、ビット [2:0]、および読出し/書込みビット (WR) で構成されます。レジスタ・アドレス・ビットは、どのオンチップ・レジスタが選択されるかを指定します。アドレス指定されたレジスタが有効な書込みレジスタの場合、WRビットは、指定されたレジスタにSDI入力の残りの12ビット・データをロードするかどうかを決めます。WRビットが1の場合、レジスタ選択ビットによって指定されたレジスタにビットがロードされます。WRビットが0の場合、このコマンドは読出しリクエストとみなされます。アドレス指定したレジスタ・データは、次の読出し操作中に読み出すことができます。

表 16. アドレス指定レジスタのフォーマット

MSB														LSB			
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0		
WR				REGADDR, Bits[2:0]												Data, Bits[11:0]	

表 17. アドレス指定レジスタのビットの説明

ビット	ビット名	説明
D15	WR	このビットに1が書き込まれていると、このレジスタのビット[11:0]をREGADDRで指定されるレジスタに書き込みます (ただし、そのレジスタのアドレスが有効な場合)。代わりに、0が書き込まれていると、次にSDOAピンに送信するデータを指定されたレジスタから読み出します (ただし、そのレジスタのアドレスが有効な場合)。
D14 to D12	REGADDR	WR = 1の場合、REGADDRの内容によって、表15に示したレジスタの中から選択されます。WR = 0でREGADDRビットに有効なレジスタ・アドレスが格納されている場合、指定されたレジスタの内容が次のインターフェース・アクセス時にSDOAピンに出力されます。WR = 0でREGADDRに0x0、0x6、0x7のいずれかが格納されている場合、SDIラインの内容は無視され、次のインターフェース・アクセスによって、変換結果がリードバックされます。
D11 to D0	Data	WRビットが1でREGADDRビットに有効なアドレスが格納されている場合、これらのビットは、REGADDRビットによって指定されたレジスタに書き込まれます。

CONFIGURATION 1 レジスタ




表 18. CONFIGURATION 1 レジスタのビットの説明

ビット	ビット名	説明	リセット	アクセス
[15:12]	ADDRESSING	アドレス指定。ビット [15:12] によって、該当するレジスタのアドレスが指定されます。詳細については、レジスタのアドレス指定のセクションを参照してください。	0x0	R/W
[11:10]	RESERVED	予備。	0x0	R
9	OS_MODE	オーバーサンプリング・モード。ADCのオーバーサンプリング・モードを設定します。 0：相加平均。 1：移動平均。	0x0	R/W
[8:6]	OSR	オーバーサンプリング比。該当するモードのすべてのADCのオーバーサンプリング比を設定します。相加平均モードでは、2×、4×、8×、16×、32×のオーバーサンプリング比に対応します。移動平均モードでは、2×、4×、8×のオーバーサンプリング比に対応します。 000：ディスエーブル。 001：2× 010：4× 011：8× 100：16× 101：32× 110：無効。 111：無効。	0x0	R/W
5	CRC_W	CRC書き込み。SDIインターフェースのCRC機能を制御します。このビットを0から1にセットする場合、コマンドの後に有効なCRCを追加してこの設定ビットをセットする必要があります。有効なCRCが受信されない場合、フレーム全体が無視されます。ビットが1にセットされている場合、CRCではこれを0にクリアする必要があります。 0：CRC機能なし。 1：CRC機能。	0x0	R/W
4	CRC_R	CRC読出し。SDOxインターフェースのCRC機能を制御します。 0：CRC機能なし。 1：CRC機能。	0x0	R/W
3	ALERT_EN	アラート表示機能を有効化。SDOビットが01の場合に、このビットが機能します。それ以外の場合、ALERT_ENビットは無視されます。 0：SDOB。 1：ALERT。	0x0	R/W
2	RES	分解能。変換結果のデータ・サイズを設定します。OSR = 0の場合、これらのビットは無視され、分解能はデフォルトの分解能に設定されます。 0：通常分解能。 1：2ビット高い分解能。	0x0	R/W
1	REFSEL	リファレンスの選択。ADCのリファレンス源を選択します。 0：内部リファレンスを選択。 1：外部リファレンスを選択。	0x0	R/W
0	PMODE	パワーダウン・モード。電力モードを設定します。 0：ノーマル・モード。 1：シャットダウン・モード。	0x0	R/W

CONFIGURATION 2レジスタ




表 19. CONFIGURATION 2レジスタのビットの説明

ビット	ビット名	説明	リセット	アクセス
[15:12]	ADDRESSING	アドレス指定。ビット [15:12] によって、該当するレジスタのアドレスが指定されます。詳細については、レジスタのアドレス指定のセクションを参照してください。	0x0	R/W
[11:10]	RESERVED	予備。	0x0	R
[9:8]	SDO	SDO。変換結果のシリアル・データ出力。 00：2線。変換データはSDOAおよびSDOBの両方に出力されます。 01：1線。変換データはSDOAのみに出力されます。 10：4線。変換データはSDOA、SDOB、SDOC、SDOD/ALERTに出力されます。 11：1線。変換データはSDOAのみに出力されます。	0x0	R/W
[7:0]	RESET	リセット。 0x3C：ソフト・リセットを実行します。一部のブロックが更新されます。レジスタの内容は変わりません。アラート表示レジスタがクリアされ、オーバーサンプリング保存された変数やアクティブ・ステート・マシンは消去されます。 0xFF：ハード・リセットを実行します。デバイス内の可能なブロックはすべてリセットされます。レジスタの内容はデフォルトに戻ります。その他の値はすべて無視されます。	0x0	R/W

アラート表示レジスタ




表 20. アラート表示レジスタのビットの説明

ビット	ビット名	説明	リセット	アクセス
[15:12]	ADDRESSING	アドレス指定。ビット [15:12] によって、該当するレジスタのアドレスが指定されます。詳細については、レジスタのアドレス指定のセクションを参照してください。	0x0	R
[11:10]	RESERVED	予備。	0x0	R
9	CRCW_F	CRCエラー。レジスタ書き込みコマンドがCRCエラーのために失敗したことを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 0：CRCエラーはありません。 1：CRCエラー。	0x0	R
8	SETUP_F	ロード・エラー。SETUP_Fは、起動時にデバイス設定データが正しく読み込まれなかったことを示します。このビットは、アラート表示レジスタの読出し時にはクリアされません。このビットをクリアし、デバイスのセットアップを再起動するには、CONFIGURATION 2レジスタを介したハード・リセットが必要です。 0：セットアップ・エラーなし。 1：セットアップ・エラー。	0x0	R
7	AL_D_HIGH	アラートDハイ。このアラート表示ハイ・ビットは、各入力チャンネルの変換結果がアラート上限閾値レジスタの設定値を超えているかどうかを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 1：アラート表示。 0：アラート表示なし。	0x0	R

表 20. アラート表示レジスタのビットの説明

ビット	ビット名	説明	リセット	アクセス
6	AL_D_LOW	アラートDロー。このアラート表示ロー・ビットは、各入力チャンネルの変換結果がアラート下限閾値レジスタの設定値を超えているかどうかを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 0: アラート表示なし。 1: アラート表示。	0x0	R
5	AL_C_HIGH	アラートCハイ。このアラート表示ハイ・ビットは、各入力チャンネルの変換結果がアラート上限閾値レジスタの設定値を超えているかどうかを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 1: アラート表示。 0: アラート表示なし。	0x0	R
4	AL_C_LOW	アラートCロー。このアラート表示ロー・ビットは、各入力チャンネルの変換結果がアラート下限閾値レジスタの設定値を超えているかどうかを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 1: アラート表示。 0: アラート表示なし。	0x0	R
3	AL_B_HIGH	アラートBハイ。このアラート表示ハイ・ビットは、各入力チャンネルの変換結果がアラート上限閾値レジスタの設定値を超えているかどうかを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 1: アラート表示。 0: アラート表示なし。	0x0	R
2	AL_B_LOW	アラートBロー。このアラート表示ロー・ビットは、各入力チャンネルの変換結果がアラート下限閾値レジスタの設定値を超えているかどうかを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 1: アラート表示。 0: アラート表示なし。	0x0	R
1	AL_A_HIGH	アラートAハイ。このアラート表示ハイ・ビットは、各入力チャンネルの変換結果がアラート上限閾値レジスタの設定値を超えているかどうかを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 0: アラート表示なし。 1: アラート表示。	0x0	R
0	AL_A_LOW	アラートAロー。このアラート表示ロー・ビットは、各入力チャンネルの変換結果がアラート下限閾値レジスタの設定値を超えているかどうかを示します。このフォルト・ビットはスティッキーで、レジスタが読み出されるまでセットされたままになります。 1: アラート表示。 0: アラート表示なし。	0x0	R

アラート下限閾値レジスタ




表 21. アラート下限閾値レジスタのビットの説明

ビット	ビット名	説明	リセット	アクセス
[15:12]	ADDRESSING	アドレス指定。ビット [15:12] によって、該当するレジスタのアドレスが指定されます。詳細については、レジスタのアドレス指定のセクションを参照してください。	0x0	R/W
[11:0]	ALERT_LOW	アラート・ロー。ALERT_LOWのビット[11:0]は、内部アラート・ロー・レジスタのMSB (D[15:4]) に移動します。内部レジスタの残りのビット、D[3:0]は、0x0に固定されません。変換結果がアラート下限閾値レジスタの値を下回るとアラートをセットし、アラート下限閾値レジスタの値を上回るとアラートは無効になります。	0x800	R/W

アラート上限閾値レジスタ





表 22. アラート上限閾値レジスタのビットの説明

ビット	ビット名	説明	リセット	アクセス
[15:12]	ADDRESSING	アドレス指定。ビット [15:12] によって、該当するレジスタのアドレスが指定されます。詳細については、レジスタのアドレス指定のセクションを参照してください。。	0x0	R/W
[11:0]	ALERT_HIGH	アラート・ハイ。ALERT_HIGHのビットD[11:0]は、内部アラート・ハイ・レジスタのMSB (D[15:4]) に移動します。内部レジスタの残りのビット、D[3:0]は、0xFに固定されます。変換結果がアラート上限閾値レジスタの値を上回るとアラートをセットし、アラート上限閾値レジスタの値を下回るとアラートは無効になります。	0x7FF	R/W

外形寸法



COMPLIANT TO JEDEC STANDARDS MO-248-UGGD

01-30-2017-A

図 45. 24ピン・リード・フレーム・チップ・スケール・パッケージ [LFCSP]
 4mm × 4mmボディ、0.55mmパッケージ高
 (CP-24-25)
 寸法 : mm

オーダー・ガイド

Model ^{1,2,3}	Resolution	Temperature Range	Package Description	Package Option
AD7389-4BCPZ	16-Bit	-40°C to +125°C	24-Lead Lead Frame Chip Scale Package [LFCSP]	CP-24-25
AD7389-4BCPZ-RL	16-Bit	-40°C to +125°C	24-Lead Lead Frame Chip Scale Package [LFCSP]	CP-24-25
AD7389-4BCPZ-RL7	16-Bit	-40°C to +125°C	24-Lead Lead Frame Chip Scale Package [LFCSP]	CP-24-25
EVAL-AD7380-4FMCZ			AD7380-4 Evaluation Board	
EVAL-SDP-CH1Z			Evaluation Board Controller	

1 Z = RoHS準拠製品。

2 EVAL-AD7380-4FMCZはAD7381-4の評価用に設定できます。

3 EVAL-AD7380-4FMCZは、[EVAL-SDP-CH1Z](#)高速コントローラ・ボードと互換性があります。