

2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ

概要

デュアル、低電力、高速、ピンエレクトロニクスドライバ/コンパレータ/負荷(DCL)ICのMAX9961/MAX9962は、チャンネルごとに3レベルのピンドライバ、デュアルコンパレータ、可変クランプ、およびアクティブ負荷を内蔵しています。ドライバは、広い電圧範囲と高速動作を特長として、ハイインピーダンスおよびアクティブ終端(第3レベル駆動)モードを備え、低電圧振幅でも高直線性です。デュアルコンパレータは、様々な入力条件に対して小さいばらつき(タイミング変動)を示します。クランプは、デバイスがハイインピーダンスレシーバとして設定されている場合に被測定物(DUT)の高速波形を減衰させます。プログラム可能な負荷は、最大2mAのソース電流とシンク電流を供給します。この負荷によって、ハイ出力インピーダンスデバイスの接触/導通試験とプルアップが容易になります。

MAX9961A/MAX9962Aは、ドライバとコンパレータに対してオフセットが厳密にマッチングされているため、コスト重視のシステムでは複数チャンネル間でリファレンスレベルを共有することができます。チャンネルごとに独立したリファレンスレベルを備えるシステム設計の場合は、MAX9961B/MAX9962Bを使用してください。

MAX9961/MAX9962は、LVPECL、LVDS、およびGTL対応の高速、差動制御入力を備えています。MAX9961/MAX9962では、オプションの内蔵終端抵抗器を利用することができます。オープンコレクタのコンパレータ出力は、内部プルアップ抵抗器の有無に関係なく利用することができます。オプションの内部抵抗器は、回路基板上のディスクリット部品点数を大幅に削減します。

3線式、低電圧、CMOS対応シリアルインタフェースは、MAX9961/MAX9962の低リーク、スルーレート制限、およびトリステート/終端動作構成を設定します。

MAX9961/MAX9962の動作範囲は-1.5V~+6.5Vで、電力損失はチャンネル当たりわずか900mWです。これらのデバイスは、14mm x 14mmボディ、0.5mmピッチの100ピンTQFPパッケージで提供されます。パッケージの上部(MAX9961)または下部(MAX9962)に装着された8mm x 8mmのエクスポーズドダイパッドが放熱を効率化します。これらのデバイスは、+70℃~+100℃の内部ダイ温度で動作が保証され、ダイ温度モニタ出力を備えています。

アプリケーション

- 低コストミックスドシグナル/システムオンチップATE
- コモディティメモリATE
- PCIまたはVXIプログラム可能なデジタル装置

特長

- ◆ 低消費電力：1チャンネル当り900mW/(typ)
- ◆ 高速：500Mbps(3V_{p-p}において)
- ◆ プログラム可能な2mAアクティブ負荷電流
- ◆ 小さいタイミングのばらつき
- ◆ 広い動作範囲：-1.5V~+6.5V
- ◆ アクティブ終端(第3レベル駆動)
- ◆ 低リークモード：15nA(max)
- ◆ クランプ内蔵
- ◆ 多数のロジックファミリと容易にインタフェース可能
- ◆ PMU接続部内蔵
- ◆ デジタルプログラマブルスルーレート
- ◆ 終端抵抗器内蔵
- ◆ 低オフセット誤差

型番

PART	TEMP RANGE	PIN-PACKAGE**
MAX9961ADCCQ	0°C to +70°C	100 TQFP-EPR
MAX9961AGCCQ*	0°C to +70°C	100 TQFP-EPR
MAX9961ALCCQ	0°C to +70°C	100 TQFP-EPR
MAX9961BDCCQ	0°C to +70°C	100 TQFP-EPR
MAX9961BGCCQ*	0°C to +70°C	100 TQFP-EPR
MAX9961BLCCQ	0°C to +70°C	100 TQFP-EPR
MAX9962ADCCQ*	0°C to +70°C	100 TQFP-EP
MAX9962AGCCQ*	0°C to +70°C	100 TQFP-EP
MAX9962ALCCQ*	0°C to +70°C	100 TQFP-EP
MAX9962BDCCQ*	0°C to +70°C	100 TQFP-EP
MAX9962BGCCQ*	0°C to +70°C	100 TQFP-EP
MAX9962BLCCQ*	0°C to +70°C	100 TQFP-EP

*開発中の製品。入手性についてはお問い合わせください。

**EPR = エクスポーズドパッド(上部)。EP = エクスポーズドパッド(下部)。

ピン配置はデータシートの最後に記載されています。
選択ガイドはデータシートの最後に記載されています。

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ABSOLUTE MAXIMUM RATINGS

V _{CC} to GND-0.3V to +11.5V	DHV ₋ to DTV ₋±10V
V _{EE} to GND-7.0V to +0.3V	DLV ₋ to DTV ₋±10V
V _{CC} - V _{EE}-0.3V to +18V	CHV ₋ or CLV ₋ to DUT ₋±10V
GS to GND±1V	CH ₋ , NCH ₋ , CL ₋ , NCL ₋ to GND-2.5V to +5V
DATA ₋ , NDATA ₋ , RCV ₋ , NRCV ₋ , LDEN ₋ , NLDEN ₋ to GND-2.5V to +5.0V	All Other Pins to GND(V _{EE} - 0.3V) to (V _{CC} + 0.3V)
DATA ₋ to NDATA ₋ , RCV ₋ to NRCV ₋ , LDEN ₋ to NLDEN ₋±1.5V	DHV ₋ , DLV ₋ , DTV ₋ , CHV ₋ , CLV ₋ , CPHV ₋ , CPLV ₋ Current	...±10mA
V _{CCO} to GND-0.3V to +5V	TEMP Current-0.5mA to +20mA
SCLK ₋ , DIN ₋ , CS ₋ , RST ₋ , TDATA ₋ , TRCV ₋ , TLDEN ₋ to GND-1.0V to +5V	DUT ₋ Short Circuit to -1.5V to +6.5VContinuous
DHV ₋ , DLV ₋ , DTV ₋ , CHV ₋ , CLV ₋ , COM ₋ , FORCE ₋ , SENSE ₋ to GND-2.5V to +7.5V	Power Dissipation (T _A = +70°C)	
DUT ₋ , LDH ₋ , LDL ₋ to GND-2.5V to +7.5V	MAX9961 ₋ CCQ (derate 167mW/°C above +70°C)	...13.3W*
CPHV ₋ to GND-2.5V to +8.5V	MAX9962 ₋ CCQ (derate 45.5mW/°C above +70°C)	...3.6W*
CPLV ₋ to GND-3.5V to +7.5V	Storage Temperature Range-65°C to +150°C
DHV ₋ to DLV ₋±10V	Junction Temperature+125°C
		Lead Temperature (soldering, 10s)+300°C

*Dissipation wattage values are based on still air with no heat sink for the MAX9961 and slug soldered to board copper for the MAX9962. Actual maximum allowable power dissipation is a function of heat extraction technique and may be substantially higher.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{CC} = +9.75V, V_{EE} = -5.25V, V_{CCO} = +2.5V, SC1 = SC0 = 0, V_{CPHV} = +7.2V, V_{CPLV} = -2.2V, V_{LDH} = V_{LDL} = 0, V_{GS} = 0, T_J = +85°C, unless otherwise noted. All temperature coefficients are measured at T_J = +70°C to +100°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
POWER SUPPLIES						
Positive Supply	V _{CC}		9.5	9.75	10.5	V
Negative Supply	V _{EE}		-6.5	-5.25	-4.5	V
Positive Supply Current (Note 2)	I _{CC}	V _{LDH} = V _{LDL} = 0		90	110	mA
		V _{LDH} = V _{LDL} = 5V		100	120	
Negative Supply Current (Note 2)	I _{EE}	V _{LDH} = V _{LDL} = 0		-180	-200	mA
		V _{LDH} = V _{LDL} = 5V		-190	-210	
Power Dissipation	P _D	(Notes 2, 3)		1.8	2.1	W
DUT CHARACTERISTICS						
Operating Voltage Range	V _{DUT}	(Note 4)	-1.5		+6.5	V
Leakage Current in High-Impedance Mode	I _{DUT}	LLEAK = 0, 0 ≤ V _{DUT} ≤ 3V			±1.5	μA
		LLEAK = 0, V _{DUT} = -1.5V, +6.5V			±3	
Leakage Current in Low-Leakage Mode		LLEAK = 1; V _{DUT} = -1.5V, 0, +3V; V _{LDH} = V _{LDL} = 0, 5V; T _J < +90°C			±15	nA
		LLEAK = 1, V _{DUT} = 6.5V, T _J < +90°C, V _{CHV} = V _{CLV} = 6.5V, V _{LDH} = V _{LDL} = 0, 5V			±30	
Combined Capacitance	C _{DUT}	Driver in term mode (DUT ₋ = DTV ₋)		1		pF
		Driver in high-impedance mode		5		
Low-Leakage Enable Time		(Notes 5, 7)		20		μs

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ELECTRICAL CHARACTERISTICS (continued)

(V_{CC} = +9.75V, V_{EE} = -5.25V, V_{CC0} = +2.5V, SC1 = SC0 = 0, V_{CPHV} = +7.2V, V_{CPLV} = -2.2V, V_{LDH} = V_{LDL} = 0, V_{GS} = 0, T_J = +85°C, unless otherwise noted. All temperature coefficients are measured at T_J = +70°C to +100°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Low-Leakage Disable Time		(Notes 6, 7)		20		μs
Low-Leakage Recovery		Time to return to the specified maximum leakage after a 3V, 4V/ns step at DUT_ (Note 7)		15		μs
LEVEL PROGRAMMING INPUTS (DHV_, DLV_, DTV_, CHV_, CLV_, CPHV_, CPLV_, COM_, LDH_, LDL_)						
Input Bias Current	I _{BIAS}				±25	μA
Settling Time		To 0.1% of full-scale change (Note 7)		1		μs
DIFFERENTIAL CONTROL INPUTS (DATA_, NDATA_, RCV_, NRCV_, LDEN_, NLDEN_)						
Input High Voltage	V _{IH}		0.85		3.50	V
Input Low Voltage	V _{IL}		-0.20		+3.10	V
Differential Input Voltage	V _{DIFF}		±0.15		±1.00	V
Input Bias Current		MAX996_ _DCCQ,			±25	μA
Input Termination Voltage	V _{TDATA} V _{TRCV} V _{TLDEN}	MAX996_ _GCCQ, MAX996_ _LCCQ	-0.2		+3.5	V
Input Termination Resistor		MAX996_ _GCCQ, MAX996_ _LCCQ, between signal and corresponding termination voltage input	48		52	Ω
SINGLE-ENDED CONTROL INPUTS (CS, SCLK, DIN, RST)						
Internal Threshold Reference	V _{THRINT}		1.05	1.25	1.45	V
Internal Reference Output Resistance	R _O			20		kΩ
External Threshold Reference	V _{THR}		0.43		1.73	V
Input High Voltage	V _{IH}		V _{THR} + 0.20		3.5	V
Input Low Voltage	V _{IL}		-0.1		V _{THR} - 0.20	V
Input Bias Current	I _B				±25	μA
SERIAL INTERFACE TIMING (Figure 4)						
SCLK Frequency	f _{SCLK}				50	MHz
SCLK Pulse-Width High	t _{CH}		8			ns
SCLK Pulse-Width Low	t _{CL}		8			ns
CS Low to SCLK High Setup	t _{CSS0}		3.5			ns
CS High to SCLK High Setup	t _{CSS1}		3.5			ns
SCLK High to CS High Hold	t _{CSH1}		3.5			ns
DIN to SCLK High Setup	t _{DS}		3.5			ns
DIN to SCLK High Hold	t _{DH}		3.5			ns
CS Pulse-Width High	t _{CSWH}		20			ns

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -5.25V$, $V_{CCO} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV} = +7.2V$, $V_{CPLV} = -2.2V$, $V_{LDH} = V_{LDL} = 0$, $V_{GS} = 0$, $T_J = +85^\circ C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +70^\circ C$ to $+100^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
TEMPERATURE MONITOR (TEMP)						
Nominal Voltage		$T_J = +70^\circ C$, $R_L \geq 10M\Omega$		3.43		V
Temperature Coefficient				+10		mV/ $^\circ C$
Output Resistance				15		k Ω
DRIVERS (Note 8)						
DC OUTPUT CHARACTERISTICS ($R_L \geq 10M\Omega$)						
DHV ₋ , DLV ₋ , DTV ₋ Output Offset Voltage	V _{OS}	At DUT ₋ with V _{DHV-} , V _{DTV-} , V _{DLV-} independently tested at +1.5V	MAX996_A	±15		mV
			MAX996_B	±100		
DHV ₋ , DLV ₋ , DTV ₋ Output-Offset Temperature Coefficient				±65		μV/ $^\circ C$
DHV ₋ , DLV ₋ , DTV ₋ Gain	A _v	Measured with V _{DHV-} , V _{DLV-} , and V _{DTV-} at 0 and 4.5V	0.960		1.001	V/V
DHV ₋ , DLV ₋ , DTV ₋ Gain Temperature Coefficient				-35		ppm/ $^\circ C$
Linearity Error		V _{DUT-} = 1.5V, 3V (Note 9)		±5		mV
		Full range (Notes 9, 10)		±15		
DHV ₋ to DLV ₋ Crosstalk		V _{DLV-} = 0, V _{DHV-} = 200mV, 6.5V		±2		mV
DLV ₋ to DHV ₋ Crosstalk		V _{DHV-} = 5V, V _{DLV-} = -1.5V, +4.8V		±2		mV
DTV ₋ to DLV ₋ and DHV ₋ Crosstalk		V _{DHV-} = 3V, V _{DLV-} = 0, V _{DTV-} = -1.5V, +6.5V		±2		mV
DHV ₋ to DTV ₋ Crosstalk		V _{DTV-} = 1.5V, V _{DLV-} = 0, V _{DHV-} = 1.6V, 3V		±3		mV
DLV ₋ to DTV ₋ Crosstalk		V _{DTV-} = 1.5V, V _{DHV-} = 3V, V _{DLV-} = 0V, 1.4V		±3		mV
DHV ₋ , DTV ₋ , DLV ₋ DC Power-Supply Rejection Ratio	PSRR	(Note 11)	40			dB
Maximum DC Drive Current	I _{DUT-}		±60	±120		mA
DC Output Resistance	R _{DUT-}	I _{DUT-} = ±30mA (Note 12)	49	50	51	Ω
DC Output Resistance Variation	ΔR _{DUT-}	I _{DUT-} = ±1mA to ±8mA	0.5		Ω	
		I _{DUT-} = ±1mA to ±40mA	1	2.5		
Sense Resistance	R _{SENSE}		7.50	10	13.75	kΩ
Force Resistance	R _{FORCE}		320	400	500	Ω
Force Capacitance	C _{FORCE}		1			pF
DYNAMIC OUTPUT CHARACTERISTICS ($Z_L = 50\Omega$)						
Drive-Mode Overshoot		V _{DLV-} = 0, V _{DHV-} = 0.1V	30		mV	
		V _{DLV-} = 0, V _{DHV-} = 1V	40			
		V _{DLV-} = 0, V _{DHV-} = 3V	50			
Term-Mode Overshoot		(Note 13)	0		mV	

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ELECTRICAL CHARACTERISTICS (continued)

(V_{CC} = +9.75V, V_{EE} = -5.25V, V_{CCO} = +2.5V, SC1 = SC0 = 0, V_{CPHV} = +7.2V, V_{CPLV} = -2.2V, V_{LDH} = V_{LDL} = 0, V_{GS} = 0, T_J = +85°C, unless otherwise noted. All temperature coefficients are measured at T_J = +70°C to +100°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Settling Time to Within 25mV		3V step (Note 14)		10		ns
Settling Time to Within 5mV		3V step (Note 14)		20		ns
TIMING CHARACTERISTICS (Z _L = 50Ω) (Note 15)						
Prop Delay, Data to Output	t _{PDD}			2.2		ns
Prop Delay Match, t _{LH} vs. t _{HL}		3V _{P-P}		±50		ps
Prop Delay Match, Drivers Within Package		(Note 16)		40		ps
Prop Delay Temperature Coefficient				+3		ps/°C
Prop Delay Change vs. Pulse Width		3V _{P-P} , 40MHz, 2.5ns to 22.5ns pulse width, relative to 12.5ns pulse width		±60		ps
Prop Delay Change vs. Common-Mode Voltage		V _{DHV} - V _{DLV} = 1V, V _{DHV} = 0 to 6V		85		ps
Prop Delay, Drive to High Impedance	t _{PDDZ}	V _{DHV} = 1.0V, V _{DLV} = -1.0V, V _{DTV} = 0		3.1		ns
Prop Delay, High Impedance to Drive	t _{PDZD}	V _{DHV} = 1.0V, V _{DLV} = -1.0V, V _{DTV} = 0		3.2		ns
Prop Delay, Drive to Term	t _{PDDT}	V _{DHV} = 3V, V _{DLV} = 0, V _{DTV} = 1.5V		2.4		ns
Prop Delay, Term to Drive	t _{PDTD}	V _{DHV} = 3V, V _{DLV} = 0, V _{DTV} = 1.5V		2.1		ns
DYNAMIC PERFORMANCE (Z _L = 50Ω)						
Rise and Fall Time	t _R , t _F	0.2V _{P-P} , 20% to 80%		0.37		ns
		1V _{P-P} , 10% to 90%		0.63		
		3V _{P-P} , 10% to 90%	1.0	1.2	1.5	
		5V _{P-P} , 10% to 90%		2.0		
Rise- and Fall-Time Match	t _R vs. t _F	3V _{P-P} , 10% to 90%		±0.03		ns
SC1 = 0, SC0 = 1 Slew Rate		Percent of full speed (SC0 = SC1 = 0), 3V _{P-P} , 20% to 80%		75		%
SC1 = 1, SC0 = 0 Slew Rate		Percent of full speed (SC0 = SC1 = 0), 3V _{P-P} , 20% to 80%		50		%
SC1 = 1, SC0 = 1 Slew Rate		Percent of full speed (SC0 = SC1 = 0), 3V _{P-P} , 20% to 80%		25		%
Minimum Pulse Width (Note 17)		0.2V _{P-P}		0.65		ns
		1V _{P-P}		1.0		
		3V _{P-P}		2.0		
		5V _{P-P}		2.9		
Data Rate (Note 18)		0.2V _{P-P}		1700		Mbps
		1V _{P-P}		1000		
		3V _{P-P}		500		
		5V _{P-P}		350		

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ELECTRICAL CHARACTERISTICS (continued)

(VCC = +9.75V, VEE = -5.25V, VCCO_ = +2.5V, SC1 = SC0 = 0, VCPHV_ = +7.2V, VCPLV_ = -2.2V, VLDH_ = VLDL_ = 0, VGS = 0, TJ = +85°C, unless otherwise noted. All temperature coefficients are measured at TJ = +70°C to +100°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Dynamic Crosstalk		(Note 19)		10		mVp-p
Rise and Fall Time, Drive to Term	tDTR, tDTF	V _{DHV_} = 3V, V _{DLV_} = 0, V _{DTV_} = 1.5V, 10% to 90%, Figure 1a (Note 20)		1.6		ns
Rise and Fall Time, Term to Drive	tTDR, tTDF	V _{DHV_} = 3V, V _{DLV_} = 0, V _{DTV_} = 1.5V, 10% to 90%, Figure 1b (Note 20)		0.7		ns
COMPARATORS (Note 8)						
DC CHARACTERISTICS						
Input Voltage Range	V _{IN}	(Note 4)	-1.5		+6.5	V
Differential Input Voltage	V _{DIFF}		±8			V
Hysteresis	V _{HYST}			0		mV
Input Offset Voltage	V _{OS}	V _{DUT_} = 1.5V	MAX996_A		±20	mV
			MAX996_B		±100	
Input-Offset-Voltage Temperature Coefficient				±50		μV/°C
Common-Mode Rejection Ratio (Note 21)	CMRR	V _{DUT_} = 0, 3V	47	78		dB
		V _{DUT_} = 0, 6.5V	54	78		
		V _{DUT_} = -1.5, +6.5V	44	61		
Linearity Error (Note 9)		V _{DUT_} = 1.5V, 3V			±3	mV
		V _{DUT_} = 6.5V			±5	
		V _{DUT_} = -1.5V			±25	
VCC Power-Supply Rejection Ratio (Note 11)	PSRR	V _{DUT_} = -1.5V, +6.5V	57	80		dB
VEE Power-Supply Rejection Ratio (Note 11)	PSRR	V _{DUT_} = 0, 6.5V	44	64		dB
		V _{DUT_} = -1.5V	33	60		
AC CHARACTERISTICS (Note 22)						
Minimum Pulse Width	t _{PW(MIN)}	(Note 23)		0.7		ns
Prop Delay	t _{PDL}			2.2		ns
Prop Delay Temperature Coefficient				+6		ps/°C
Prop Delay Match, High/Low vs. Low/High				±25		ps
Prop Delay Match, Comparators Within Package		(Note 16)		35		ps
Prop Delay Dispersion vs. Common-Mode Input (Note 24)		V _{CHV_} = V _{CLV_} = 0, 6.4V		±75		ps
		V _{CHV_} = V _{CLV_} = -1.4V		±175		
Prop Delay Dispersion vs. Overdrive		100mV to 1V		220		ps

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ELECTRICAL CHARACTERISTICS (continued)

(VCC = +9.75V, VEE = -5.25V, VCCO_ = +2.5V, SC1 = SC0 = 0, VCPHV_ = +7.2V, VCPLV_ = -2.2V, VLDH_ = VLDL_ = 0, VGS = 0, TJ = +85°C, unless otherwise noted. All temperature coefficients are measured at TJ = +70°C to +100°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Prop Delay Dispersion vs. Pulse Width		2.5ns to 22.5ns pulse width, relative to 12.5ns pulse width			±40		ps
Prop Delay Dispersion vs. Slew Rate		0.5V/ns to 2V/ns slew rate			100		ps
Waveform Tracking 10% to 90%		VDUT_ = 1.0VP-P, tr = tf = 1.0ns, 10% to 90% relative to timing at 50% point	Term mode		250		ps
			High-impedance mode		500		
LOGIC OUTPUTS (CH_, NCH_, CL_, NCL_)							
VCCO_ Voltage Range	VVCCO_			0		3.5	V
Output Low-Voltage Compliance		Set by IOL, RTERM, and VCCO_			-0.5		V
Output High Current	IOH	MAX996_ _DCCQ, MAX996_ _GCCQ		-0.05	0	+0.10	mA
Output Low Current	IOL	MAX996_ _DCCQ, MAX996_ _GCCQ		7.6	8	8.4	mA
Output High Voltage	VOH	ICH_ = INCH_ = ICL_ = INCL_ = 0, MAX996_ _LCCQ		VCCO_ - 0.05	VCCO_ - 0.005		V
Output Low Voltage	VOL	ICH_ = INCH_ = ICL_ = INCL_ = 0, MAX996_ _LCCQ			VCCO_ - 0.4		V
Output Voltage Swing		ICH_ = INCH_ = ICL_ = INCL_ = 0, MAX996_ _LCCQ		360	390	440	mV
Output Termination Resistor	RTERM	Single-ended measurement from VCCO_ to CH_, NCH_, CL_, NCL_, MAX996_ _LCCQ		48		52	Ω
Differential Rise Time	tr	20% to 80%	MAX996_ _DCCQ, MAX996_ _GCCQ, RTERM = 50Ω at end of line		280		ps
			MAX996_ _LCCQ		280		
Differential Fall Time	tf	20% to 80%	MAX996_ _DCCQ, MAX996_ _GCCQ, RTERM = 50Ω at end of line		280		ps
			MAX996_ _LCCQ		280		
CLAMPS							
High-Clamp Input Voltage Range	VCPH_			-0.3		+7.5	V
Low-Clamp Input Voltage Range	VCPL_			-2.5		+5.3	V
Clamp Offset Voltage	VOS	At DUT_ with IDUT_ = 1mA, VCPHV_ = 0				±100	mV
		At DUT_ with IDUT_ = -1mA, VCPLV_ = 0				±100	
Offset-Voltage Temperature Coefficient					±0.5		mV/°C
Clamp Power-Supply Rejection Ratio (Note 11)	PSRR	IDUT_ = 1mA, VCPHV_ = 0			54		dB
		IDUT_ = -1mA, VCPLV_ = 0			54		
Voltage Gain	Av			0.96		1.00	V/V

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -5.25V$, $V_{CC0_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +70^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Voltage-Gain Temperature Coefficient				-100		ppm/ $^{\circ}C$
Clamp Linearity		$I_{DUT_} = 1mA$, $V_{CPLV_} = -1.5V$, $V_{CPHV_} = -0.3V$ to $+6.5V$		± 10		mV
		$I_{DUT_} = -1mA$, $V_{CPHV_} = 6.5V$, $V_{CPLV_} = -1.5V$ to $+5.3V$		± 10		
Short-Circuit Output Current	$I_{SCDUT_}$	$V_{CPLV_} = -1.5V$, $V_{CPHV_} = 0$, $V_{DUT_} = 6.5V$	50		95	mA
		$V_{CPLV_} = 5V$, $V_{CPHV_} = 6.5V$, $V_{DUT_} = -1.5V$	-95		-50	
Clamp DC Impedance	R_{OUT}	$V_{CPHV_} = 3V$, $V_{CPLV_} = 0$, $I_{DUT_} = \pm 5mA$ and $\pm 15mA$	50		55	Ω
ACTIVE LOAD (Driver in high-impedance mode, unless otherwise noted.)						
COMMUTATION AMPLIFIER ($V_{COM_} = +2.5V$, $I_{SOURCE} = I_{SINK} = 2mA$, $R_L > 1M\Omega$)						
COM_ Voltage Range	$V_{COM_}$		-1.5		+5.7	V
COM_ Offset Voltage	V_{OS}				± 100	mV
Offset-Voltage Temperature Coefficient				± 100		$\mu V/^{\circ}C$
COM_ Voltage Gain	A_V	$V_{COM_} = 0, 4.5V$	0.98		1.00	V/V
Voltage-Gain Temperature Coefficient				-20		ppm/ $^{\circ}C$
COM_ Linearity Error		$V_{COM_} = -1.5V, +5.7V$ (Note 9)		± 2	± 15	mV
COM_ Output Voltage Power-Supply Rejection Ratio	PSRR		40			dB
OUTPUT CHARACTERISTICS ($I_{SOURCE} = I_{SINK} = 2mA$, $R_L > 1M\Omega$)						
Differential Voltage Range		$V_{DUT_} - V_{COM_}$	-7.2		+8.0	V
Output Resistance, Sink or Source	R_o	$V_{DUT_} = 4.5V, 6.5V$ with $V_{COM_} = -1.5V$, and $V_{DUT_} = -1.5V, +0.5V$ with $V_{COM_} = 5.7V$	200	500		$k\Omega$
Output Resistance, Linear Region	R_o	$I_{DUT_} = \pm 1mA$, $V_{COM_} = +2.5V$		60		Ω
Deadband		95% I_{SOURCE} to 95% I_{SINK} , $V_{COM_} = +2.5V$		310	450	mV
SOURCE CURRENT ($V_{DUT_} = +5V$, $V_{COM_} = +2.5V$)						
Maximum Source Current		$V_{LDL_} = 5.5V$	2.1	2.2	2.3	mA
Source Programming Gain	ATC	$V_{LDL_} = 1.25V, 5V$	392	400	408	$\mu A/V$
Source Current Offset (Combined Offset of $LDL_$ and GS)	I_{OS}	$V_{LDL_} = 20mV$	-5		+10	μA
Source-Current Temperature Coefficient		$V_{LDL_} = 100mV$		-0.02		$\mu A/^{\circ}C$
		$V_{LDL_} = 5V$		-0.3		

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -5.25V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +70^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Source-Current Power-Supply Rejection Ratio	PSRR	$V_{LDL_} = 100mV$		± 0.7	± 4	$\mu A/V$
		$V_{LDL_} = 5V$		± 3	± 100	
Source-Current Linearity (Note 25)		$V_{LDL_} = 100mV, 1.25V, 5V$		± 2	± 10	μA
SINK CURRENT ($V_{DUT_} = 0, V_{COM_} = +2.5V$)						
Maximum Sink Current		$V_{LDH_} = 5.5V$	-2.3	-2.2	-2.1	mA
Sink Programming Gain	ATC	$V_{LDH_} = 1.25V$ to $5V$	-408	-400	-392	mA/V
Sink Current Offset (Combined Offset of LDH_ and GS)	I _{OS}	$V_{LDH_} = 20mV$	-10		+5	μA
Sink-Current Temperature Coefficient		$V_{LDH_} = 100mV$		+0.05		$\mu A/^{\circ}C$
		$V_{LDH_} = 5V$		+0.4		
Sink-Current Power-Supply Rejection Ratio	PSRR	$V_{LDH_} = 100mV$		± 1.3	± 4	$\mu A/V$
		$V_{LDH_} = 5V$		± 3.7	± 100	
Sink-Current Linearity		$V_{LDH_} = 100mV, 1.25V, 5V$ (Note 25)		± 10	± 25	μA
GROUND SENSE (GS)						
Voltage Range	V_{GS}	Verified by GS common-mode error test	± 250			mV
Common-Mode Error		$V_{DUT_} = 0, V_{COM_} = +2.5V$, $V_{GS} = \pm 250mV, V_{LDH_} - V_{GS} = 2.5V$			± 5	μA
		$V_{DUT_} = 5V, V_{COM_} = +2.5V$, $V_{GS} = \pm 250mV, V_{LDL_} - V_{GS} = 2.5V$			± 5	
Input Bias Current		$V_{GS} = 0$			± 25	μA
AC CHARACTERISTICS ($Z_L = 50\Omega$ to GND)						
Enable Time (Note 26)	t_{EN}	$I_{SOURCE} = 2mA, V_{COM_} = -1.5V$		2.5		ns
		$I_{SINK} = 2mA, V_{COM_} = +1.5V$		2.2		
Disable Time (Note 26)	t_{DIS}	$I_{SOURCE} = 2mA, V_{COM_} = -1.5V$		1.7		ns
		$I_{SINK} = 2mA, V_{COM_} = +1.5V$		1.7		
Current Settling Time on Commutation		$I_{SOURCE} = I_{SINK} = 500\mu A$ (Notes 7 and 27)	To 10%	0.4		ns
			To 1%	1.1		
Spike During Enable/Disable Transition		$I_{SOURCE} = I_{SINK} = 2mA, V_{COM_} = 0$		30		mV

- Note 1:** All minimum and maximum limits are 100% production tested. Tests are performed at nominal supply voltages unless otherwise noted.
- Note 2:** Total for dual device at worst-case setting; driver enabled and load disabled. $R_L \geq 10M\Omega$. The supply currents are measured with typical supply voltages.
- Note 3:** Does not include internal dissipation of the comparator outputs. For MAX996_ _LCCQ, additional power dissipation is typically $(32mA) \times (V_{VCCO})$.
- Note 4:** Externally forced voltages can exceed this range provided that the *Absolute Maximum Ratings* are not exceeded.
- Note 5:** Transition time from LLEAK being asserted to leakage current dropping below specified limits.
- Note 6:** Transition time from LLEAK being deasserted to output returning to normal operating mode.
- Note 7:** Based on simulation results only.
- Note 8:** With the exception of Offset and Gain/CMRR tests, reference input values are calibrated for offset and gain.
- Note 9:** Relative to straight line between 0 and 4.5V.

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962


ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -5.25V$, $V_{CCO} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV} = +7.2V$, $V_{CPLV} = -2.2V$, $V_{LDH} = V_{LDL} = 0$, $V_{GS} = 0$, $T_J = +85^\circ C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +70^\circ C$ to $+100^\circ C$, unless otherwise noted.) (Note 1)


- Note 10:** Specifications measured at the end points of the full range. Full ranges are $-1.3V \leq V_{DHFV} \leq +6.5V$, $-1.5V \leq V_{DLV} \leq +6.3V$, $-1.5V \leq V_{DTV} \leq +6.5V$.
- Note 11:** Change in offset voltage with power supplies independently set to their minimum and maximum values.
- Note 12:** Nominal target value is 50Ω . Contact factory for alternate trim selections within the 45Ω to 51Ω range.
- Note 13:** $V_{DTV} = +1.5V$, $R_S = 50\Omega$. External signal driven into T-line is a 0 to $+3V$ edge with 1.2ns rise time (10% to 90%). Measurement is made using the comparator.
- Note 14:** Measured from the crossing point of $DATA_$ inputs to the settling of the driver output.
- Note 15:** Prop delays are measured from the crossing point of the differential input signals to the 50% point of the expected output swing. Rise time of the differential inputs $DATA_$ and $RCV_$ is 250ps (10% to 90%).
- Note 16:** Rising edge to rising edge or falling edge to falling edge.
- Note 17:** Specified amplitude is programmed. At this pulse width, the output reaches at least 95% of its nominal (DC) amplitude. The pulse width is measured at $DATA_$.
- Note 18:** Specified amplitude is programmed. Maximum data rate is specified in transitions per second. A square wave that reaches at least 95% of its programmed amplitude may be generated at one-half this frequency.
- Note 19:** Crosstalk from either driver to the other. Aggressor channel is driving 3V_{P-P} into a 50Ω load. Victim channel is in term mode with $V_{DTV} = +1.5V$.
- Note 20:** Indicative of switching speed from $DHV_$ or $DLV_$ to $DTV_$ and $DTV_$ to $DHV_$ or $DLV_$ when $V_{DLV} < V_{DTV} < V_{DHFV}$. If $V_{DTV} < V_{DLV}$ or $V_{DTV} > V_{DHFV}$, switching speed is degraded by a factor of approximately 3.
- Note 21:** Change in offset voltage over the input range.
- Note 22:** Unless otherwise noted, all propagation delays are measured at 40MHz, $V_{DUT} = 0$ to $+2V$, $V_{CHV} = V_{CLV} = +1V$, slew rate = 2V/ns, $Z_S = 50\Omega$, driver in term mode with $V_{DTV} = 0$. Comparator outputs are terminated with 50Ω to GND at scope input with $V_{CCO} = 2V$. Open-collector outputs are also terminated (internally or externally) with $R_{TERM} = 50\Omega$ to V_{CCO} . Measured from V_{DUT} crossing calibrated $CHV_ / CLV_$ threshold to crossing point of differential outputs.
- Note 23:** $V_{DUT} = 0$ to $+1V$, $V_{CHV} = V_{CLV} = +0.5V$. At this pulse width, the output reaches at least 90% of its DC voltage swing. The pulse width is measured at the crossing points of the differential outputs.
- Note 24:** Relative to propagation delay at $V_{CHV} = V_{CLV} = +1.5V$. $V_{DUT} = 200mV_{P-P}$. Overdrive = 100mV.
- Note 25:** Relative to straight line between 0.5V and 2.5V.
- Note 26:** Measured from crossing of input signals to the 10% point of the output voltage change.
- Note 27:** $V_{COM} = 1.5V$, $Z_S = 50\Omega$, driving voltage = $-3V$ to 0 transition and 0 to $3V$ transition. Settling time is measured from $V_{DUT} = 1.5V$ to I_{SINK} or I_{SOURCE} settling within specified tolerance.

標準動作特性


DRIVER SMALL-SIGNAL RESPONSE



DRIVER LARGE-SIGNAL RESPONSE












DRIVER TRAILING-EDGE TIMING ERROR vs. PULSE WIDTH



2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962


標準動作特性(続き)




2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ

標準動作特性(続き)


CROSSTALK TO DUT_ FROM DTV_ WITH DUT_ = DLV_




CROSSTALK TO DUT_ FROM DLV_ WITH DUT_ = DTV_




CROSSTALK TO DUT_ FROM DHV_ WITH DUT_ = DTV_




DRIVER GAIN vs. TEMPERATURE




DRIVER OFFSET vs. TEMPERATURE




COMPARATOR OFFSET vs. COMMON-MODE VOLTAGE




COMPARATOR RISING-EDGE TIMING VARIATION vs. COMMON-MODE VOLTAGE



COMPARATOR FALLING-EDGE TIMING VARIATION vs. COMMON-MODE VOLTAGE



COMPARATOR TIMING VARIATION vs. OVERDRIVE




2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ


MAX9961/MAX9962

標準動作特性(続き)


COMPARATOR TRAILING-EDGE TIMING ERROR vs. PULSE WIDTH




COMPARATOR TIMING VARIATION vs. INPUT SLEW RATE, DUT_RISING




COMPARATOR TIMING VARIATION vs. INPUT SLEW RATE, DUT_FALLING




COMPARATOR DIFFERENTIAL OUTPUT RESPONSE




COMPARATOR RESPONSE vs. HIGH SLEW-RATE OVERDRIVE




COMPARATOR OFFSET vs. TEMPERATURE




CLAMP RESPONSE



ACTIVE-LOAD VOLTAGE vs. CURRENT




ACTIVE-LOAD LINEARITY ERROR IOUT_ vs. VLDH_




2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ

標準動作特性(続き)


ACTIVE-LOAD LINEARITY ERROR
I_{DUT_} vs. V_{LDL_}




HIGH-IMPEDANCE LEAKAGE CURRENT
vs. DUT_ VOLTAGE




LOW-LEAKAGE CURRENT
vs. DUT_ VOLTAGE




CLAMP CURRENT
vs. DIFFERENCE VOLTAGE




CLAMP CURRENT
vs. DIFFERENCE VOLTAGE




HIGH-IMPEDANCE-TO-LOW-LEAKAGE TRANSITION




DRIVER REFERENCE INPUT CURRENTS
vs. INPUT VOLTAGE



COMPARATOR REFERENCE
INPUT CURRENT vs. INPUT VOLTAGE








INPUT CURRENT
vs. INPUT VOLTAGE, CPHV_



2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ



MAX9961/MAX9962

標準動作特性(続き)



- A: V_{DUT_} = V_{DTV_} = 1.5V, V_{DHV_} = 3V, V_{DLV_} = 0, V_{CHV_} = V_{CLV_} = 0, V_{CPHV_} = 7.2V, V_{CPLV_} = -2.2V, V_{LDH_} = V_{LDL_} = 0
- B: SAME AS 'A' EXCEPT V_{LDH_} = V_{LDL_} = 5V
- C: SAME AS 'A' EXCEPT DRIVER DISABLED HIGH-Z AND LOAD ENABLED
- D: SAME AS 'C' EXCEPT V_{LDH_} = V_{LDL_} = 5V
- E: SAME AS 'A' EXCEPT LOW-LEAKAGE MODE ASSERTED
- F: SAME AS 'E' EXCEPT V_{LDH_} = V_{LDL_} = 5V

- A: V_{DUT_} = V_{DTV_} = 1.5V, V_{DHV_} = 3V, V_{DLV_} = 0, V_{CHV_} = V_{CLV_} = 0, V_{CPHV_} = 7.2V, V_{CPLV_} = -2.2V, V_{LDH_} = V_{LDL_} = 0
- B: SAME AS 'A' EXCEPT V_{LDH_} = V_{LDL_} = 5V
- C: SAME AS 'A' EXCEPT DRIVER DISABLED HIGH-Z AND LOAD ENABLED
- D: SAME AS 'C' EXCEPT V_{LDH_} = V_{LDL_} = 5V
- E: SAME AS 'A' EXCEPT LOW-LEAKAGE MODE ASSERTED
- F: SAME AS 'E' EXCEPT V_{LDH_} = V_{LDL_} = 5V



2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962




図1. 駆動と期間タイミング

端子説明

端子		名称	機能
MAX9961	MAX9962		
1	25	TEMP	温度モニタ出力
2, 9, 12, 14, 17, 24, 35, 45, 46, 60, 80, 81, 91	2, 9, 12, 14, 17, 24, 35, 45, 46, 66, 80, 81, 91	VEE	負電源入力
3, 5, 10, 16, 21, 23, 25, 34, 43, 44, 82, 83, 92	1, 3, 5, 10, 16, 21, 23, 34, 43, 44, 82, 83, 92	GND	グランド接続部
4, 11, 15, 22, 33, 41, 42, 66, 84, 85, 93	4, 11, 15, 22, 33, 41, 42, 60, 84, 85, 93	VCC	正電源入力
6	20	FORCE1	外部PMUからのチャンネル1印加入力
7	19	DUT1	チャンネル1被測定入力/出力。ドライバ、コンパレータ、クランプ、および負荷用統合I/O。
8	18	SENSE1	外部PMUへのチャンネル1検出出力
13	13	GS	グランド検出。GSはLDH_とLDL_に対するグランドリファレンスです。
18	8	SENSE2	外部PMUへのチャンネル2検出出力
19	7	DUT2	チャンネル2被測定入力/出力。ドライバ、コンパレータ、クランプ、および負荷用統合I/O。
20	6	FORCE2	外部PMUからのチャンネル2印加入力
26	100	CLV2	チャンネル2ローコンパレータリファレンス入力
27	99	CHV2	チャンネル2ハイコンパレータリファレンス入力
28	98	DLV2	チャンネル2ドライバローリファレンス入力

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

端子説明(続き)

端子		名称	機能
MAX9961	MAX9962		
29	97	DTV2	チャンネル2ドライバ終端リファレンス入力
30	96	DHV2	チャンネル2ドライバハイリファレンス入力
31	95	CPLV2	チャンネル2ロークランプリファレンス入力
32	94	CPHV2	チャンネル2ハイクランプリファレンス入力
36	90	NCH2	チャンネル2コンパレータハイ出力。チャンネル2ハイコンパレータの差動出力。
37	89	CH2	
38	88	VCCO2	チャンネル2コレクタ電圧入力。チャンネル2コンパレータ出力プルアップ抵抗器の電圧。これは、内部終端抵抗器のプルアップ電圧です。内部終端抵抗器のないバージョンでは内部で接続されていません。
39	87	NCL2	チャンネル2コンパレータロー出力。チャンネル2ローコンパレータの差動出力。
40	86	CL2	
47	79	COM2	チャンネル2アクティブ負荷整流電圧リファレンス入力
48	78	LDL2	チャンネル2アクティブ負荷ソース電流リファレンス入力
49	77	LDH2	チャンネル2アクティブ負荷シンク電流リファレンス入力
50, 76	50, 76	N.C.	接続なし。接続しないでください。
51	75	TDATA2	チャンネル2データ終端電圧入力。DATA2およびNDATA2差動入力に対する終端電圧入力。内部終端抵抗器のないバージョンでは内部で接続されていません。
52	74	NDATA2	チャンネル2マルチプレクサ制御入力。差動制御DATA2とNDATA2は、DHV2またはDLV2からドライバ2の入力を選択します。DHV2を選択するためには、DATA2をNDATA2以上に駆動してください。DLV2を選択するためには、NDATA2をDATA2以上に駆動してください。
53	73	DATA2	
54	72	TRCV2	チャンネル2 RCV終端電圧入力。RCV2およびNRCV2差動入力用の終端電圧入力。内部終端抵抗器のないバージョンでは内部で接続されていません。
55	71	NRCV2	チャンネル2マルチプレクサ制御入力。差動制御RCV2とNRCV2は、チャンネル2を受信モードに入れます。チャンネル2を受信モードに入れるためには、RCV2をNRCV2以上に駆動してください。チャンネル2を駆動モードに入れるためには、NRCV2をRCV2以上に駆動してください。
56	70	RCV2	
57	69	TLDEN2	チャンネル2負荷イネーブル終端電圧入力。LDEN2およびNLDEN2差動入力用の終端電圧入力。内部終端抵抗器のないバージョンでは内部で接続されていません。
58	68	NLDEN2	チャンネル2マルチプレクサ制御入力。差動制御LDEN2とNLDEN2はアクティブ負荷をイネーブル/ディセーブルします。チャンネル2アクティブ負荷をイネーブルするためには、LDEN2をNLDEN2以上に駆動してください。チャンネル2アクティブ負荷をディセーブルするためには、NLDEN2をLDEN2以上に駆動してください。
59	67	LDEN2	
61	65	\overline{RST}	リセット入力。シリアルレジスタの非同期リセット入力。 \overline{RST} は、アクティブローで、低リークモードをアクティブにします。パワーアップ時には、VCCとVEEが安定化するまでRSTをローに保持してください。
62	64	\overline{CS}	チップセレクト入力。シリアルポート駆動入力。 \overline{CS} はアクティブローです。
63	63	THR	シングルエンドロジックスレッショルド。スレッショルドを+1.25Vに設定するためには、THRを無接続のままにするか、またはTHRを所望のスレッショルド電圧に強制してください。
64	62	SCLK	シリアルクロック入力。シリアルポート用クロック。
65	61	DIN	データ入力。シリアルポートデータ入力。

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962


端子説明(続き)

端子		名称	機能
MAX9961	MAX9962		
67	59	LDEN1	チャンネル1マルチプレクサ制御入力。差動制御LDEN1とNLDEN1はアクティブ負荷をイネーブル/ディセーブルします。チャンネル1アクティブ負荷をイネーブルするためには、LDEN1をNLDEN1以上に駆動してください。チャンネル1アクティブ負荷をディセーブルするためには、NLDEN1をLDEN1以上に駆動してください。
68	58	NLDEN1	
69	57	TLDEN1	チャンネル1負荷イネーブル終端電圧入力。LDEN1およびNLDEN1差動入力用の終端電圧入力。内部終端抵抗器のないバージョンでは内部で接続されていません。
70	56	RCV1	チャンネル1マルチプレクサ制御入力。差動制御RCV1とNRCV1は、チャンネル1を受信モードに入れます。チャンネル1を受信モードに入れるためには、RCV1をNRCV1以上に駆動してください。チャンネル1を駆動モードに入れるためには、NRCV1をRCV1以上に駆動してください。
71	55	NRCV1	
72	54	TRCV1	チャンネル1 RCV終端電圧入力。RCV1およびNRCV1差動入力用の終端電圧入力。内部終端抵抗器のないバージョンでは内部で接続されていません。
73	53	DATA1	チャンネル1マルチプレクサ制御入力。差動制御DATA1とNDATA1は、DHV1またはDLV1からドライバ1の入力を選択します。DHV1を選択するためには、DATA1をNDATA1以上に駆動してください。DLV1を選択するためには、NDATA1をDATA1以上に駆動してください。
74	52	NDATA1	
75	51	TDATA1	チャンネル1データ終端電圧入力。DATA1およびNDATA1差動入力に対する終端電圧入力。内部終端抵抗器のないバージョンでは内部で接続されていません。
77	49	LDH1	チャンネル1アクティブ負荷シンク電流リファレンス入力
78	48	LDL1	チャンネル1アクティブ負荷ソース電流リファレンス入力
79	47	COM1	チャンネル1アクティブ負荷整流電圧リファレンス入力
86	40	CL1	チャンネル1ローコンパレータ出力。チャンネル1ローコンパレータの差動出力。
87	39	NCL1	
88	38	VCCO1	チャンネル1コレクタ電圧入力。チャンネル1コンパレータ出力プルアップ抵抗器の電圧。これは、内部終端抵抗器のプルアップ電圧です。内部終端抵抗器のないバージョンでは内部で接続されていません。
89	37	CH1	チャンネル1ハイコンパレータハイ出力。チャンネル1ハイサイドコンパレータの差動出力。
90	36	NCH1	
94	32	CPHV1	チャンネル1ハイクランプリファレンス入力
95	31	CPLV1	チャンネル1ロークランプリファレンス入力
96	30	DHV1	チャンネル1ドライバハイリファレンス入力
97	29	DTV1	チャンネル1ドライバ終端リファレンス入力
98	28	DLV1	チャンネル1ドライバローリファレンス入力
99	27	CHV1	チャンネル1ハイコンパレータリファレンス入力
100	26	CLV1	チャンネル1ローコンパレータリファレンス入力
—	—	PAD	エクスポーズドパッド。放熱用エクスポーズドパッドは、VEE電位にあります。VEEに接続するか、または絶縁状態にしてください。

2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ

ファンクションダイアグラム

MAX9961/MAX9962



2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

詳細

デュアル、低電力、高速、ピンエレクトロニクスDCL ICのMAX9961/MAX9962は、チャンネルごとに3レベルのピンドライバ、デュアルコンパレータ、可変クランプ、およびアクティブ負荷を内蔵しています。ドライバは、-1.5V~+6.5Vの動作範囲と高速動作が特長で、ハイインピーダンスおよびアクティブ終端(第3レベル駆動)モードを備え、低電圧振幅でも高直線性です。デュアルコンパレータは、様々な入力条件に対して小さいばらつき(タイミング変動)を示します。クランプは、このデバイスがハイインピーダンスレシーバとして設定されている場合にDUT_波形を減衰させます。プログラム可能な負荷は、最大2mAのソース電流とシンク電流を供給します。この負荷は、ハイ出力インピーダンスデバイスの接触/導通試験とプルアップを容易にします。

MAX9961A/MAX9962Aは、ドライバとコンパレータのオフセットが厳密に整合されているため、コスト重視のシステムでは複数チャンネル間でリファレンスレベルを共有することができます。チャンネルごとに独立した

リファレンスレベルを備えるシステム設計の場合は、MAX9961B/MAX9962Bを使用してください。

等速入力オプションの内部抵抗器は、LVPECL、LVDS、およびGTLインタフェースと互換性があります。終端電圧入力(TDATA_、TRCV_、TLDEN_)をLVPECL、GTLなどのロジックを終端するのに適した電圧に接続してください。100Ωの差動LVDS終端の場合は、入力を無接続のままにしてください。終端のオプションについては「選択ガイド」をご覧ください。

コンパレータは、コレクタ電圧V_{CC0}へのプルアップが必要なオープンコレクタ出力を備えています。オプションの内部抵抗器を使用すると、50Ωの信号終端とプルアップが行われて外付け部品が不要になります。デバイスの終端オプションについては、「選択ガイド」をご覧ください。終端の詳細については、「コンパレータ」の項をご覧ください。

3線式、低電圧、CMOS対応シリアルインタフェースは、MAX9961/MAX9962の低リーク、負荷キャリブレーション、スルーレート、およびトライステート/終端動作構成を設定します。




図2. 簡略化ドライバチャンネル

2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ

出カドライバ

ドライバ入力は、3つの電圧入力DHV_、DLV_、またはDTV_の1つを選択する高速マルチプレクサです。このスイッチングは、高速入力DATA_とRCV_、およびモード制御ビットTMSELによって制御されます(表1)。スルーレート回路は、バッファ入力のスルーレートを制御します。表2にしたがって4つの可能なスルーレートの1つを選択してください。内蔵マルチプレクサの速度は、100%のドライバスルーレートを設定します(「標準動作特性」の「Driver Large-Signal Response」のグラフ参照)。

DUT_は、バッファ出力とハイインピーダンスモードを高速でトグルすることが可能で、また低リークモードに入れることもできます(図2、表1)。ハイインピーダンスモードでは、クランプが接続されます。高速入力RCV_およびモード制御ビットのTMSELとLLEAKは、スイッチングを制御します。ハイインピーダンスモードでは、DUT_のバイアス電流が0V~3Vの範囲で1.5μA未満で、この間ノードは高速信号を追跡し続けることができます。低リークモードでは、DUT_のバイアス電流がさらに15nA未満に減少し、信号の追跡が遅くなります。詳しくは、「低リークモード」の項をご覧ください。

公称ドライバ出力抵抗は50Ωです。45Ω~51Ωの範囲内の異なる抵抗値については、お問い合わせください。

クランプ

チャネルをハイインピーダンスレシーバとして設定するとき、電圧クランプ(ハイとロー)を設定してDUT_の電圧を制限し反射を抑制してください。クランプは、大電流バッファの出力に接続されたダイオードとして動作します。内部回路は、1mAのクランプ電流におけるダイオード電圧降下を補償します。CPHV_とCPLV_を外部に接続してクランプ電圧を設定してください。クランプは、ドライバがハイインピーダンスモードにあるときのみイネーブルされます(図2)。トランジエントを抑制するために、クランプ電圧を予想されるおおよその最小と最大のDUT_電圧範囲に設定してください。最適なクランプ電圧は、アプリケーションによって異なり、経験的に決定する必要があります。クランプが必要でなければ、クランプ電圧を予想されるDUT_電圧範囲よりも0.7V以上外に設定してください。その場合、過電圧保護はDUT_に負荷をかけずにアクティブ状態を保ちます。

コンパレータ

MAX9961/MAX9962は、各チャネルに対して2つの独立した高速コンパレータを備えています。各コンパレータには、DUT_に内部で接続された1つの入力、

表1. ドライバのロジック

EXTERNAL CONNECTIONS		INTERNAL CONTROL REGISTER		DRIVER OUTPUT
DATA_	RCV_	TMSEL	LLEAK	
1	0	X	0	Drive to DHV_
0	0	X	0	Drive to DLV_
X	1	1	0	Drive to DTV_ (term mode)
X	1	0	0	High-impedance mode (high-z)
X	X	X	1	Low-leakage mode

表2. スルーレートのロジック

SC1	SC0	DRIVER SLEW RATE (%)
0	0	100
0	1	75
1	0	50
1	1	25

表3. コンパレータのロジック

DUT_ > CHV_	DUT_ > CLV_	CH_	CL_
0	0	0	0
0	1	0	1
1	0	1	0
1	1	1	1

およびCHV_またはCLV_のいずれかに接続されたもう1つの入力があります(「ファンクションダイアグラム」参照)。コンパレータ出力は、表3に示すように、入力条件の論理演算結果です。

コンパレータの差動出力はオープンコレクタです。この構成は、8mA電流源を二つの出力間で切り替えます。V_{CC0}に接続された内部終端抵抗器の有無にかかわらず、この構成を利用することができます(図3)。外部終端の場合は、V_{CC0}を無接続のままとし、必要な抵抗器を外付けしてください。これらの抵抗器は、出力トレース受信端のプルアップ電圧に対して50Ω(typ)です。絶対最大定格を超えない場合は、種々の経路インピーダンスを終端するために上記に代る構成を利用することができます。抵抗器の値は電圧振幅も設定することに留意してください。内部終端の場合は、V_{CC0}を所望のV_{OH}電圧に接続してください。出力は、公称振幅が400mV_{p-p}で、ソース終端が50Ωです。

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962




図3. オープンコレクタコンパレータ出力

アクティブ負荷

アクティブ負荷は、直線的に設定可能なソースおよびシンク電流源、整流バッファ、およびダイオードブリッジで構成されます(「ファンクションダイアグラム」参照)。アナログ制御入力のLDH₋とLDL₋は、それぞれシンク電流とソース電流を0mA~2mAの範囲内に設定します。アナログリファレンス入力COM₋は、整流バッファ出力電圧を設定します。ソースとシンクという命名法は被測定物を基準としています。すなわち、MAX9961/MAX9962から流れ出す電流がシンク電流となり、MAX9961/MAX9962に流れ込む電流がソース電流になります。

$V_{DUT_} > V_{COM_}$ のとき、設定されたソース(ロー)電流は被測定物を負荷とします。 $V_{DUT_} < V_{COM_}$ のとき、設定されたシンク(ハイ)電流は被測定物を負荷とします。

GS入力によって、MAX5631やMAX5734などの単レベル設定DACは、MAX9961/MAX9962のアクティブ負荷、ドライバ、コンパレータ、およびクランプを設定することができます。すべての標準的なDACレベルは

表4. アクティブ負荷のプログラミング

EXTERNAL CONNECTIONS	INTERNAL CONTROL REGISTER		MODE
	LDEN ₋	LDCAL	
0	0	0	Normal operating mode, load disabled
1	0	0	Normal operating mode, load enabled
X	1	0	Load enabled for diagnostics
X	X	1	Low-leakage mode

V_{GS} によって補正されますが、MAX9961/MAX9962のグラウンド検出入力はこのオフセットをアクティブ負荷電流に対してゼロにします。GSをDACによって使用されるグラウンドリファレンスに接続してください。 $(V_{LDL_} - V_{GS})$ は、+400 μ A/Vによってソース電流を設定します。 $(V_{LDH_} - V_{GS})$ は、-400 μ A/Vによってシンク電流を設定します。

高速差動入力LDEN₋、および制御ワードの2ビットLDCALとLLEAKは、負荷を制御します(表4)。負荷がイネーブルされると、内部のソースおよびシンク電流源はダイオードブリッジに接続します。負荷がディセーブルされると、内部の電流源はグラウンドに短絡され、ブリッジの上部と下部はフローティング状態になります(「ファンクションダイアグラム」参照)。LLEAKは負荷を低リークモードに入れます。LLEAKはLDEN₋とLDCALに優先します。詳しくは、「低リークモード」の項をご覧ください。

負荷キャリブレーションイネーブル、LDCAL

LDCAL信号は、LDEN₋の状態とは無関係に負荷をイネーブルします。一部のテスト構成では、負荷のイネーブルがドライバハイインピーダンス信号(RCV₋)の補数によって駆動されるため、ドライバをディセーブルすると負荷がイネーブルされ、ドライバをイネーブルすると負荷がディセーブルされます。このテスト構成では、LDCALによって、診断目的で負荷とドライバを同時にイネーブルにすることができます(表4)。

2mA負荷付き、デュアル、低電力、500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962




図4. シリアルインタフェースタイミング

低リークモード、LLEAK

シリアルポートを経由して、またはRSTによってLLEAKをアサートすると、MAX9961/MAX9962は超低リーク状態になります(「ELECTRICAL CHARACTERISTICS(電気的特性)」参照)。コンパレータは最高速度で動作しますが、ドライバ、クランプ、およびアクティブ負荷はディセーブルされます。このモードは、IDDQおよびPMU測定を出力遮断リレーなしで行うため便利です。LLEAKは、チャンネルごとに独立しています。

LLEAKがアサートされている間にDUT_iが高速信号で駆動されると、リーク電流は通常動作に対して規定された制限値を超えて瞬間的に増加します。「ELECTRICAL CHARACTERISTICS(電気的特性)」表の低リーク回復仕様は、この状況におけるデバイスの動作を表わします。

シリアルインタフェースおよびデバイス制御

CMOS対応シリアルインタフェースは、MAX9961/MAX9962のモードを制御します(図5)。図4に示すように、制御データは、7ビットシフトレジスタにシフトインされ(MSB先頭)、CSがハイになるとラッチされます。シフトレジスタからのデータは、その後ビットD5とD6の決定にしたがってラッチの片方または両方にロードされます(図5と表5参照)。ラッチは、デュアルビンドライバの各チャンネルに対して5つのモードビットを備えています。図2および表1と表2に示すように、モードビットは、外部入力のDATA_iおよびRCV_iとともに、各チャンネルの機能を管理します。RSTは、両チャンネルに対してLLEAK = 1を設定し、これらのチャンネルを低リークモードに強制します。パワーアップ時には、V_{CC}とV_{EE}が安定化するまでRSTをローに保持してください。




図5. シリアルインタフェース

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

表5. シフトレジスタの機能

BIT	NAME	DESCRIPTION
D6	CH1	Channel 1 Write Enable. Set to 1 to update the control byte for channel 1. Set to 0 to make no changes to channel 1.
D5	CH2	Channel 2 Write Enable. Set to 1 to update the control byte for channel 2. Set to 0 to make no changes to channel 2.
D4	LLEAK	Low-Leakage Select. Set to 1 to put driver, load, and clamps into low-leakage mode. Comparators remain active in low-leakage mode. Set to 0 for normal operation.
D3	TMSEL	Termination Select. Driver termination select bit. Set to 1 to force the driver output to the DTV_ voltage (term mode) when RCV_ = 1. Set to 0 to place the driver into high-impedance mode (high-Z) when RCV_ = 1. See Table 1.
D2	SC1	Driver Slew Rate Select. SC1 and SC0 set the driver slew rate. See Table 2.
D1	SC0	
D0	LDCAL	Load Calibrate. Overrides LDEN to enable load. Set LDCAL to 1 to enable load. Set LDCAL to 0 for normal operation. See Table 4.

アナログ制御入力THRは、入力ロジックのスレッショルドを設定するため、0.9Vという低いCMOSロジックの動作が可能です。THRを無接続のままにすると、内部リファレンスから1.25Vの公称スレッショルドが得られ、2.5V~3.3Vロジックとの整合性が保たれます。

温度モニタ

MAX9961/MAX9962は、+70°C (343K)のダイ温度で3.43Vの公称出力電圧をアサートする温度出力信号TEMPを供給します。出力電圧は、10mV/°Cの割合で温度とともに増加します。


放熱

通常状態において、MAX9961/MAX9962は、外部ヒートシンクを使用してエクスポーズドパッドから放熱する必要があります。エクスポーズドパッドは、電気的にはV_{EE}の電位にあり、V_{EE}に接続するか、または絶縁する必要があります。パッドは、MAX9961ではパッケージの上部にあり、MAX9962では下部にあります。


2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

標準動作回路(簡略化)

MAX9961/MAX9962



INTERFACING TO PMU WITHOUT EXTERNAL RELAYS. PMU SOURCING 2mA OR LESS.



INTERFACING TO PMU WITHOUT EXTERNAL RELAYS. DCL SOURCING UP TO 60mA.

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

選択ガイド

PART	ACCURACY GRADE	COMPARATOR OUTPUT TERMINATION	HIGH-SPEED DIGITAL INPUT TERMINATION	HEAT EXTRACTION
MAX9961 ADCCQ	A	None	None	Top
MAX9961AGCCQ	A	None	100Ω with center tap	Top
MAX9961ALCCQ	A	50Ω to V _{CCO_}	100Ω with center tap	Top
MAX9961BDCCQ	B	None	None	Top
MAX9961BGCCQ	B	None	100Ω with center tap	Top
MAX9961BLCCQ	B	50Ω to V _{CCO_}	100Ω with center tap	Top
MAX9962 ADCCQ	A	None	None	Bottom
MAX9962AGCCQ	A	None	100Ω with center tap	Bottom
MAX9962ALCCQ	A	50Ω to V _{CCO_}	100Ω with center tap	Bottom
MAX9962BDCCQ	B	None	None	Bottom
MAX9962BGCCQ	B	None	100Ω with center tap	Bottom
MAX9962BLCCQ	B	50Ω to V _{CCO_}	100Ω with center tap	Bottom

チップ情報

TRANSISTOR COUNT: 5130

PROCESS: Bipolar


EXPOSED PAD: At V_{EE} potential; connect to V_{EE} or leave isolated.

パッケージ

最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照ください。

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

ピン配置




MAX9961/MAX9962

2mA負荷付き、デュアル、低電力、 500Mbps ATEドライバ/コンパレータ

MAX9961/MAX9962

ピン配置(続き)



マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

28 **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**

© 2004 Maxim Integrated Products, Inc. All rights reserved.

MAXIM is a registered trademark of Maxim Integrated Products.